KR20150058954A - 전자소자 패키지 및 그 제조 방법 - Google Patents

전자소자 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20150058954A
KR20150058954A KR1020130142345A KR20130142345A KR20150058954A KR 20150058954 A KR20150058954 A KR 20150058954A KR 1020130142345 A KR1020130142345 A KR 1020130142345A KR 20130142345 A KR20130142345 A KR 20130142345A KR 20150058954 A KR20150058954 A KR 20150058954A
Authority
KR
South Korea
Prior art keywords
solder resist
resist layer
dam
opening portion
pad
Prior art date
Application number
KR1020130142345A
Other languages
English (en)
Inventor
최성호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130142345A priority Critical patent/KR20150058954A/ko
Publication of KR20150058954A publication Critical patent/KR20150058954A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

전자소자 패키지 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따르면, 기판; 상기 기판에 형성되는 복수의 패드; 상기 기판에 형성되는 솔더 레지스트층; 상기 패드가 외부로 노출되도록 상기 솔더 레지스트층의 일부가 개방되어 형성되는 복수의 패드 개방부; 상기 복수의 패드를 통해 상기 기판에 실장되는 전자소자; 상기 전자소자가 실장되는 영역의 외측에서 상기 솔더 레지스트층의 일부가 개방되어 형성되는 댐 개방부; 상기 패드 개방부와 상기 댐 개방부 사이를 연결하도록 상기 솔더 레지스트층의 일부가 개방되어 형성되는 연결 개방부; 및 상기 기판과 상기 전자소자 사이에 개재되는 언더필 수지층을 포함하는 전자소자 패키지가 제공된다.

Description

전자소자 패키지 및 그 제조 방법{ELECTRONIC COMPONENT PACKAGES AND METHODS OF MANUFACTURING THE SAME}
본 발명은 전자소자 패키지 및 그 제조 방법에 관한 것이다.
최근 전자 제품들의 소형화, 경량화, 고기능화에 따라, 전자소자 패키지의 I/O가 증가하고 있다. 이에 따라 전자소자를 인쇄회로기판에 실장함에 있어 솔더볼을 이용하는 BGA(ball grid array) 패키지 및 전자소자와 인쇄회로기판 간의 접속 거리를 최소화하여 전기적 특성이 향상된 플립칩(flip-chip) 패키지에 대한 연구가 활발히 진행되고 있다.
BGA 패키지 및 플립칩 패키지의 경우, 솔더링 부위에 크랙(crack)이 발생하기 쉽다. 이는 온도 변화가 발생할 경우 전자소자와 인쇄회로기판 사이의 열팽창계수가 서로 달라, 전자소자와 인쇄회로기판 사이에 위치한 솔더볼에 열응력이 가해지기 때문이다. 솔더링 부위의 크랙은 패키지의 신뢰성을 저하시키는 결과를 초래하게 되므로, 이를 방지하기 위하여 언더필(underfill) 및 댐 앤드 필(dam and fill) 공정이 이루어지게 된다.
언더필 수지는 전자소자 전체를 패키징하는 반도체 몰딩재(EMC)와 달리 전자소자와 인쇄회로기판 사이에 소량 사용되어 솔더링 부위의 크랙 발생을 방지하고, 이물질에 의한 쇼트를 방지하는 기능을 수행한다. 전자소자와 인쇄회로기판 사이에 모세관 작용에 의해 주입된 언더필 수지는 가열에 의해 경화될 수 있다. 언더필 수지가 가열되는 경우, 언더필 수지의 유동성이 증가되어 언더필 수지의 일부가 전자소자와 인쇄회로기판 사이의 공간에서 외측으로 유출될 수 있다. 또한, 언더필 수지의 주입량이 부족할 경우 솔더링 부위에 크랙이 발생되어 전자소자의 동작에 영향을 주는 등 언더필 수지의 본래 기능을 수행하기 어렵기 때문에, 언더필 수지는 다소 과잉 주입되는 것이 일반적이다.
언더필 수지가 외측으로 유출되는 경우, 외관 불량과 함께 인접한 부품 또는 조립 대상물에 영향을 줄 수 있다. 따라서, 언더필 수지의 외부 유출을 방지하기 위하여, 댐 앤드 필 공정에 따라 댐을 형성하게 된다. 예를 들어, 디스펜서를 통해 에폭시 수지 등을 연속적으로 압출함으로서, 선형의 댐을 형성할 수 있다.
본 발명의 배경기술은 대한민국 공개특허공보 제10-2010-0053307호(2010. 05. 20, 흐름 방지용 댐을 구비한 인쇄회로기판 및 그 제조방법)에 개시되어 있다.
본 발명의 실시예들은 전자소자를 실장하는 기판에서 솔더 레지스트층을 패드가 형성되는 영역 이외의 추가 영역에서 특정 패턴으로 개방 설계하는 전자소자 패키지 및 그 제조 방법을 제공하는데 목적이 있다.
본 발명의 일 측면에 따르면, 기판; 상기 기판에 형성되는 복수의 패드; 상기 기판에 형성되는 솔더 레지스트층; 상기 패드가 외부로 노출되도록 상기 솔더 레지스트층의 일부가 개방되어 형성되는 복수의 패드 개방부; 상기 복수의 패드를 통해 상기 기판에 실장되는 전자소자; 상기 전자소자가 실장되는 영역의 외측에서 상기 솔더 레지스트층의 일부가 개방되어 형성되는 댐 개방부; 상기 패드 개방부와 상기 댐 개방부 사이를 연결하도록 상기 솔더 레지스트층의 일부가 개방되어 형성되는 연결 개방부; 및 상기 기판과 상기 전자소자 사이에 개재되는 언더필 수지층을 포함하는 전자소자 패키지가 제공된다.
상기 언더필 수지층은 상기 패드 개방부, 상기 연결 개방부 및 상기 댐 개방부에 형성될 수 있다.
상기 댐 개방부는 고리 형상으로 형성되고, 상기 복수의 패드 개방부는 상기 댐 개방부의 내측에 위치하는 상기 솔더 레지스트층의 일부가 개방되어 형성될 수 있다.
상기 전자소자의 전극과 상기 복수의 패드 사이에 개재되는 솔더층을 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 복수의 패드가 형성된 기판을 제공하는 단계; 상기 기판에 복수의 패드 개방부, 댐 개방부 및 연결 개방부가 개방되어 형성되는 솔더 레지스트층을 형성하는 단계; 상기 복수의 패드를 통해 상기 기판에 전자소자를 실장하는 단계; 및 상기 기판과 상기 전자소자 사이에 언더필 수지를 주입하여 언더필 수지층을 형성하는 단계를 포함하는 전자소자 패키지 제조 방법이 제공된다.
상기 솔더 레지스트층을 형성하는 단계는, 상기 기판에 상기 솔더 레지스트층을 적층하는 단계; 및 상기 솔더 레지스트층의 일부를 개방함으로써, 상기 복수의 패드 개방부, 상기 댐 개방부 및 상기 연결 개방부를 형성하는 단계를 포함할 수 있다.
상기 솔더 레지스트층은 감광성 솔더 레지스트로 이루어지고, 상기 복수의 패드 개방부, 상기 댐 개방부 및 상기 연결 개방부를 형성하는 단계는, 상기 복수의 패드 개방부, 상기 댐 개방부 및 상기 연결 개방부의 위치 및 형상에 상응하는 패턴으로 상기 솔더 레지스트층을 노광 및 현상하는 단계를 포함할 수 있다.
상기 복수의 패드 개방부는 상기 패드가 외부로 노출되도록 상기 솔더 레지스트층의 일부가 개방되어 형성되고, 상기 댐 개방부는 상기 전자소자가 실장되는 영역의 외측에서 상기 솔더 레지스트층의 일부가 개방되어 형성되고, 상기 연결 개방부는 상기 패드 개방부와 상기 댐 개방부 사이를 연결하도록 상기 솔더 레지스트층의 일부가 개방되어 형성될 수 있다.
상기 댐 개방부는 고리 형상으로 형성되고, 상기 복수의 패드 개방부는 상기 댐 개방부의 내측에 위치하는 상기 솔더 레지스트층의 일부가 개방되어 형성될 수 있다.
상기 언더필 수지층은 상기 패드 개방부, 상기 연결 개방부 및 상기 댐 개방부에 형성될 수 있다.
상기 전자소자를 실장하는 단계는, 상기 전자소자의 전극과 상기 복수의 패드 사이에 솔더층을 개재하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 기판과 전자소자 사이에 언더필 수지를 주입하는 경우, 솔더 레지스트층의 추가 개방 영역 중 하나인 연결 개방부는 언더필 수지가 패드 개방부로 충전되는 통로 및 배수로 기능을 하고, 댐 개방부는 언더필 수지가 외측으로 유출되어 인접 조립 부품과 간섭을 일으키는 것을 방지하는 댐 및 저장조 기능을 수행할 수 있다.
도 1은 기판을 나타낸 도면이다.
도 2는 솔더 레지스트층이 형성된 기판을 나타낸 도면이다.
도 3은 본 발명의 일 실시예에 따른 전자소자 패키지를 나타낸 도면이다.
도 4는 본 발명의 일 실시예에 따른 전자소자 패키지를 도 3의 I - I´에서 절단하여 나타낸 도면이다.
도 5는 본 발명의 다른 실시예에 따른 전자소자 패키지 제조 방법을 나타낸 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 발명에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 발명에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 전자소자 패키지 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 기판을 나타낸 도면, 도 2는 솔더 레지스트층이 형성된 기판을 나타낸 도면, 도 3은 본 발명의 일 실시예에 따른 전자소자 패키지를 나타낸 도면, 도 4는 본 발명의 일 실시예에 따른 전자소자 패키지를 도 3의 I - I´에서 절단하여 나타낸 도면이다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 전자소자 패키지는 기판(100), 전자소자(200), 솔더층(300) 및 언더필 수지층(400)을 포함한다.
기판(100)에는 복수의 패드(110)가 형성된다.
복수의 패드(110)는 기판(100)의 외부 노출면에 형성될 수 있다.
복수의 패드(110)는 도전성 물질로 이루어짐으로써, 기판(100)의 회로에 전기적으로 연결될 수 있다.
기판(100)에는 솔더 레지스트층(120)이 적층된다.
솔더 레지스트층(120)은 복수의 패드(110)와 마찬가지로 기판(100)의 외부 노출면에 형성될 수 있다.
솔더 레지스트층(120)은 일부 영역에서 개방 설계된다. 즉, 솔더 레지스트층(120)의 일부가 개방됨으로써, 패드 개방부(130), 댐 개방부(140) 및 연결 개방부(150)가 형성될 수 있다. 패드 개방부(130), 댐 개방부(140) 및 연결 개방부(150)는 솔더 레지스트층(120)의 일부가 개방되어 형성되는 기판(100) 상부의 공간을 의미한다.
패드 개방부(130)는 패드(110)가 배치된 영역에 형성된다.
패드 개방부(130)는 패드(110)가 배치된 영역에 형성됨으로써, 패드(110)를 외부로 노출시킬 수 있다.
패드 개방부(130)는 패드(110)가 배치된 영역을 감싸는 일정 범위의 영역까지 형성될 수 있다. 그 결과, 전자소자(200)가 실장된 후, 패드(110)와 전극(210) 사이에 형성되는 솔더층(300) 주위에 언더필 수지층(400)이 충분히 형성될 수 있는 공간을 제공할 수 있다.
패드 개방부(130)는 패드(110)의 개수만큼 복수로 형성될 수 있다.
댐 개방부(140)는 전자소자(200)가 실장되는 영역의 외측에 형성된다.
댐 개방부(140)는 고리 형상으로 형성될 수 있다. 즉, 댐 개방부(140)의 내측과 외측에는 각각 솔더 레지스트층(120)이 형성될 수 있다. 이 경우, 댐 개방부(140)는 전자소자(200)가 실장되는 영역을 감싸고, 복수의 패드 개방부(130)는 댐 개방부(140)의 내측에 위치하는 솔더 레지스트층(120)의 일부가 개방되어 형성될 수 있다. 전자소자(200)가 실장되는 영역은 도 2에 점선으로 표시되어 있다.
연결 개방부(150)는 패드 개방부(130)와 댐 개방부(140) 사이를 연결한다.
연결 개방부(150)는 패드 개방부(130)의 개수만큼 형성될 수도 있고, 일부 패드 개방부(130)가 연결 개방부(150)에 연결되지 않고 고립된 경우에는 패드 개방부(130)의 개수보다 적게 형성될 수도 있다.
전자소자(200)는 기판(100)에 실장된다.
예를 들어, 전자소자(200)는 전자소자(200)의 전극(210)과 기판(100)의 패드(110) 사이에 형성되는 솔더층(300)에 의해 기판(100)에 실장될 수 있다.
언더필 수지층(400)은 기판(100)과 전자소자(200) 사이에 개재된다.
언더필 수지층(400)은 기판(100)과 전자소자(200) 사이의 공간 중에서도 패드 개방부(130), 댐 개방부(140) 및 연결 개방부(150)에 국한되어 형성될 수 있다.
도 5는 본 발명의 다른 실시예에 따른 전자소자 패키지 제조 방법을 나타낸 도면이다.
도 5를 참조하면, 본 발명의 다른 실시예에 따른 전자소자 패키지 제조 방법은 기판을 제공하는 단계(S100), 솔더 레지스트층을 적층하는 단계(S110), 패드 개방부, 댐 개방부 및 연결 개방부를 형성하는 단계(S120), 전자소자를 실장하는 단계(S130) 및 언더필 수지를 주입하는 단계(S140)를 포함한다.
먼저, 복수의 패드(100)가 형성된 기판(100)을 제공한다(S100).
복수의 패드(110)는 기판(100)의 외부 노출면에 형성될 수 있다.
복수의 패드(110)는 도전성 물질로 이루어짐으로써, 기판(100)의 회로에 전기적으로 연결될 수 있다.
다음으로, 기판(100)에 솔더 레지스트층(120)을 적층한다(S110).
기판(100)에 솔더 레지스트층(110)을 적층함으로써, 기판(100)에 형성되는 복수의 패드(110)는 솔더 레지스트층(110)에 의해 덮힐 수 있다.
다음으로, 솔더 레지스트층(120)을 일부 개방함으로써, 복수의 패드 개방부(130), 댐 개방부(140) 및 연결 개방부(150)를 형성한다(S120).
솔더 레지스트층(120)이 감광성 솔더 레지스트로 이루어진 경우, 복수의 패드 개방부(130), 댐 개방부(140) 및 연결 개방부(150)는 복수의 패드 개방부(130), 댐 개방부(140) 및 연결 개방부(150)의 위치 및 형상에 상응하는 패턴으로 솔더 레지스트층(120)을 노광 및 현상함으로써 형성될 수 있다. 즉, 솔더 레지스트층(120)에서 복수의 패드 개방부(130), 댐 개방부(140) 및 연결 개방부(150)가 형성될 위치에 복수의 패드 개방부(130), 댐 개방부(140) 및 연결 개방부(150)의 형상으로 패터닝 된 마스터 필름을 솔더 레지스트층(120)에 적층하고 노광 및 현상함으로써, 복수의 패드 개방부(130), 댐 개방부(140) 및 연결 개방부(150)가 형성될 수 있다.
복수의 패드(110)는 복수의 패드 개방부(130)를 통해 외부로 노출될 수 있다.
다음으로, 기판(100)에 전자소자(200)를 실장한다(S130).
전자소자(200)는 전자소자(200)의 전극(210)과 기판(100)의 패드(110) 사이에 형성되는 솔더층(300)에 의해 기판(100)에 실장될 수 있다. 복수의 패드 개방부(130) 사이에 형성되는 솔더 레지스트층(120)은 솔더층(300)을 형성하기 위한 솔더링(soldering) 작업 중에 쇼트가 발생하는 것을 방지할 수 있다.
다음으로, 기판(100)과 전자소자(200) 사이에 언더필 수지를 주입하여 언더필 수지층(400)을 형성한다(S140).
기판(100)과 전자소자(200) 사이로 주입된 언더필 수지는 주변보다 상대적으로 낮은 영역인 복수의 패드 개방부(130)로 유동할 수 있다. 그 결과, 복수의 패드 개방부(130)를 채운 언더필 수지는 솔더층(300)을 감싸는 언더필 수지층(400)을 형성함으로써, 솔더층(300)에 크랙이 발생하거나 솔더층(300)에 이물질이 달라붙어 쇼트가 발생하는 것을 방지할 수 있다.
복수의 패드 개방부(130)를 채우고 남은 언더필 수지는 연결 개방부(150)를 거쳐 댐 개방부(140)로 유동할 수 있다. 댐 개방부(140)는 초과 주입된 언더필 수지를 저장함으로써, 언더필 수지가 댐 개방부(140)의 외측으로 유동하는 것을 방지할 수 있다. 또한, 댐 개방부(140)는 복수의 패드 개방부(130)를 감싸는 고리 형상으로 이루어진 경우, 복수의 패드 개방부(130)를 채우고 넘치는 언더필 수지를 모두 수용할 수 있다. 그 결과, 언더필 수지가 전자소자(200)의 실장 영역의 외측으로 유출됨으로써 인접 조립 부품과 간섭을 일으키는 것을 방지할 수 있다
솔더 레지스트층(120)에는 언더필 수지가 댐 개방부(140)의 수용량을 초과하여 주입되는 경우 유출되는 언더필 수지가 인접 조립 부품으로 유동하지 못하도록 막는 추가적인 댐부(500)가 돌출되어 형성될 수도 있다.
댐부(500)는 전자소자(200)의 실장 영역 및 댐 개방부(140)의 외측에 형성될 수 있다.
본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형의 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
100: 기판
110: 패드
120: 솔더 레지스트층
130: 패드 개방부
140: 댐 개방부
150: 연결 개방부
200: 전자소자
300: 솔더층
400: 언더필 수지층
500: 댐부

Claims (11)

  1. 기판;
    상기 기판에 형성되는 복수의 패드;
    상기 기판에 형성되는 솔더 레지스트층;
    상기 패드가 외부로 노출되도록 상기 솔더 레지스트층의 일부가 개방되어 형성되는 복수의 패드 개방부;
    상기 복수의 패드를 통해 상기 기판에 실장되는 전자소자;
    상기 전자소자가 실장되는 영역의 외측에서 상기 솔더 레지스트층의 일부가 개방되어 형성되는 댐 개방부;
    패드 개방부와 상기 댐 개방부 사이를 연결하도록 상기 솔더 레지스트층의 일부가 개방되어 형성되는 연결 개방부; 및
    상기 기판과 상기 전자소자 사이에 개재되는 언더필 수지층을 포함하는 전자소자 패키지.
  2. 제1항에 있어서,
    상기 댐 개방부는 고리 형상으로 이루어지고,
    상기 복수의 패드 개방부는 상기 댐 개방부의 내측에 위치하는 상기 솔더 레지스트층의 일부가 개방되어 형성되는 것을 특징으로 하는 전자소자 패키지.
  3. 제1항에 있어서,
    상기 언더필 수지층은 상기 패드 개방부, 상기 연결 개방부 및 상기 댐 개방부에 형성되는 것을 특징으로 하는 전자소자 패키지.
  4. 제1항에 있어서,
    상기 전자소자의 전극과 상기 복수의 패드 사이에 개재되는 솔더층을 더 포함하는 것을 특징으로 하는 전자소자 패키지.
  5. 복수의 패드가 형성된 기판을 제공하는 단계;
    상기 기판에 복수의 패드 개방부, 댐 개방부 및 연결 개방부가 개방되어 형성되는 솔더 레지스트층을 형성하는 단계;
    상기 복수의 패드를 통해 상기 기판에 전자소자를 실장하는 단계; 및
    상기 전자소자와 상기 기판 사이에 개재되도록 언더필 수지층을 형성하는 단계를 포함하는 전자소자 패키지 제조 방법.
  6. 제5항에 있어서,
    상기 솔더 레지스트층을 형성하는 단계는,
    상기 기판에 상기 솔더 레지스트층을 적층하는 단계; 및
    상기 솔더 레지스트층의 일부를 개방함으로써, 상기 복수의 패드 개방부, 상기 댐 개방부 및 상기 연결 개방부를 형성하는 단계를 포함하는 것을 특징으로 하는 전자소자 패키지 제조 방법.
  7. 제6항에 있어서,
    상기 솔더 레지스트층은 감광성 솔더 레지스트로 이루어지고,
    상기 복수의 패드 개방부, 상기 댐 개방부 및 상기 연결 개방부를 형성하는 단계는,
    상기 복수의 패드 개방부, 상기 댐 개방부 및 상기 연결 개방부의 위치 및 형상에 상응하는 패턴으로 상기 솔더 레지스트층을 노광 및 현상하는 단계를 포함하는 것을 특징으로 하는 전자소자 패키지 제조 방법.
  8. 제5항에 있어서,
    상기 복수의 패드 개방부는 상기 패드가 외부로 노출되도록 상기 솔더 레지스트층의 일부가 개방되어 형성되고,
    상기 댐 개방부는 상기 전자소자가 실장되는 영역의 외측에서 상기 솔더 레지스트층의 일부가 개방되어 형성되고,
    상기 연결 개방부는 상기 패드 개방부와 상기 댐 개방부 사이를 연결하도록 상기 솔더 레지스트층의 일부가 개방되어 형성되는 것을 특징으로 하는 전자소자 패키지 제조 방법.
  9. 제8항에 있어서,
    상기 댐 개방부는 고리 형상으로 이루어지고,
    상기 복수의 패드 개방부는 상기 댐 개방부의 내측에 위치하는 상기 솔더 레지스트층의 일부가 개방되어 형성되는 것을 특징으로 하는 전자소자 패키지 제조 방법.
  10. 제5항에 있어서,
    상기 언더필 수지층은 상기 패드 개방부, 상기 연결 개방부 및 상기 댐 개방부에 형성되는 것을 특징으로 하는 전자소자 패키지 제조 방법.
  11. 제8항에 있어서,
    상기 전자소자를 실장하는 단계는,
    상기 전자소자의 전극과 상기 복수의 패드 사이에 솔더층을 개재하는 단계를 포함하는 것을 특징으로 하는 전자소자 패키지 제조 방법.
KR1020130142345A 2013-11-21 2013-11-21 전자소자 패키지 및 그 제조 방법 KR20150058954A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130142345A KR20150058954A (ko) 2013-11-21 2013-11-21 전자소자 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130142345A KR20150058954A (ko) 2013-11-21 2013-11-21 전자소자 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20150058954A true KR20150058954A (ko) 2015-05-29

Family

ID=53393047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130142345A KR20150058954A (ko) 2013-11-21 2013-11-21 전자소자 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20150058954A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170033603A (ko) * 2015-09-17 2017-03-27 삼성전자주식회사 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170033603A (ko) * 2015-09-17 2017-03-27 삼성전자주식회사 반도체 패키지

Similar Documents

Publication Publication Date Title
US10304890B2 (en) Electronic device package and fabricating method thereof
US6528869B1 (en) Semiconductor package with molded substrate and recessed input/output terminals
KR101070277B1 (ko) 반도체 장치
US6772512B2 (en) Method of fabricating a flip-chip ball-grid-array package without causing mold flash
US7400048B2 (en) Void-free circuit board and semiconductor package having the same
US7872359B2 (en) Electronic component contained substrate
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
US7872360B2 (en) Semiconductor device and method of manufacturing the same
US20080116565A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
KR101878242B1 (ko) 배선 기판 및 그 제조 방법
KR101054440B1 (ko) 전자 소자 패키지 및 그 제조 방법
KR101070814B1 (ko) 반도체패키지 및 그 제조방법
US20050161755A1 (en) Semiconductor package with photosensitive chip and fabrication method thereof
CN106601630A (zh) 芯片封装方法及芯片封装结构
US6989296B2 (en) Fabrication method of semiconductor package with photosensitive chip
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
KR101197189B1 (ko) 반도체 패키지 및 그 제조방법
KR101101550B1 (ko) 솔더 볼 및 반도체 패키지
US7900349B2 (en) Method of fabricating an electronic device
US10580742B2 (en) Wafer level fan-out package and method of manufacturing the same
KR20150002506A (ko) 배선 기판 및 그 제조 방법
KR20150058954A (ko) 전자소자 패키지 및 그 제조 방법
US20110001208A1 (en) Semiconductor device and semiconductor device manufacturing method
JP5437179B2 (ja) 半導体パッケージ及びその製造方法
KR20120062434A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application