KR20150056110A - 도전성 스페이서를 갖는 액정표시장치 - Google Patents

도전성 스페이서를 갖는 액정표시장치 Download PDF

Info

Publication number
KR20150056110A
KR20150056110A KR1020130138277A KR20130138277A KR20150056110A KR 20150056110 A KR20150056110 A KR 20150056110A KR 1020130138277 A KR1020130138277 A KR 1020130138277A KR 20130138277 A KR20130138277 A KR 20130138277A KR 20150056110 A KR20150056110 A KR 20150056110A
Authority
KR
South Korea
Prior art keywords
substrate
electrode
liquid crystal
disposed
crystal display
Prior art date
Application number
KR1020130138277A
Other languages
English (en)
Inventor
전연문
심이섭
장창순
김성만
이유진
조영제
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130138277A priority Critical patent/KR20150056110A/ko
Priority to US14/293,386 priority patent/US20150131018A1/en
Publication of KR20150056110A publication Critical patent/KR20150056110A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/16—Materials and properties conductive

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 도전성을 갖는 스페이서가 구비되어 개구율이 향상된 액정표시장치를 제공한다.

Description

도전성 스페이서를 갖는 액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE HAVING CONDUCTIVE SPACER}
본 발명은 도전성 스페이스가 구비된 액정표시장치에 대한 것으로서, 보다 상세하게는 도전성 스페이서가 구비되어 개구율이 향상된 액정표시장치에 대한 것이다.
액정표시장치는 평판의 박막 형태로 제조할 수 있고 휴대성이 양호하며, 소비전력이 낮기 때문에 현재 평판 디스플레이 소자로서 각광받고 있다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 구동된다. 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 전기장을 인가하여 액정의 분자배열의 방향을 제어할 수 있다. 상기와 같이 액정의 분자배열을 조절함으로써 액정을 통과하는 빛의 양을 조절할 수 있고, 그에 따라 화상정보를 표현할 수 있다.
이러한 액정표시장치는 전계의 형성방법에 따라 수직전계형과 횡전계형으로 구별될 수 있다.
수직전계형 액정표시장치는 일반적으로, TFT 어레이 기판인 제1기판에 제1전극이 형성되고 컬러필터 기판인 제2기판에 제2전극이 형성되어, 두 기판 사이에 액정이 개재되어 이루어지는데, 상기 제1전극과 제2전극 사이에서 상하로 걸리는 전기장에 의해 액정이 구동된다. 상기 수직전계형 액정표시장치는 명암비, 투과율 및 개구율 등의 특성이 우수하다.
횡전계형 액정표시장치는 시야각 특성을 개선하기 위하여 제1전극과 제2전극이 모두 하나의 기판, 예컨대, TFT 어레이 기판인 제1기판에 배치된다. 상기 횡전계형 액정표시장치는 시야각 특성이 우수하지만, 제1기판에 제2전극도 배치되기 때문에 상기 제2전극에 공통전압을 공급하기 위한 제2전극용 배선이 상기 제1기판에 배치되며, 또한 상기 제2전극용 배선과 상기 제2전극을 서로 접촉시키기 위한 콘택홀까지 제1기판에 구비되어야 하기 때문에 화소영역에 면적 손실이 생겨 개구율이 저하된다.
이에 본 발명의 일례는, 개구율이 향상된 액정표시장치를 제공하고자 한다.
본 발명의 다른 일례는, 또한 도전성을 갖는 스페이서를 포함하는 액정표시장치를 제공하고자 한다.
본 발명의 일례는, 제1기판; 상기 제1기판상에 배치된 박막 트랜지스터; 상기 제1기판상에 배치되며, 상기 박막 트랜지스터와 연결된 제1전극; 상기 제1기판에 대향하는 제2기판; 상기 제1기판 및 상기 제2기판 중 어느 하나에 배치된 컬러필터; 상기 제1기판 및 상기 제2기판 중 어느 하나에 형성되어 상기 컬러필터 사이에 배치되는 블랙 매트릭스; 상기 제1전극과 이격되어, 상기 제1기판 및 상기 제2기판 중 어느 하나에 배치된 제2전극; 상기 블랙 매트릭스 상에 배치된 제2전극용 배선; 상기 제1기판과 상기 제2기판 사이에 개재되어 상기 제1기판과 상기 제2기판을 지지하는 스페이서; 및 상기 제1기판과 상기 제2기판 사이에 배치된 액정층;을 포함하며, 상기 스페이서는 상기 제2전극 및 상기 제2전극용 배선과 전기적으로 연결되어 있는 액정표시장치를 제공한다.
본 발명의 일례에서, 상기 스페이서는 전도성 고분자를 포함한다.
본 발명의 일례에서, 상기 전도성 고분자는 폴리아세틸린(Polyacetylene), 폴리티오펜(Polythiophene), 폴리(3-알킬)티포펜(Poly (3-alkyl)thiophene), 폴리피롤(Polypyrrole), 폴리이소티아나프텐(Poly isothianaphthene), 폴리에틸렌디 디옥시티오펜(Polyethylene dioxythiophene), 알코올시 치환 폴리파라페닐렌비닐렌(Alkoxy-substituted poly para-phenylene vinylene), 폴리파라레닐렌비닐렌(polyparaphenylene vinylene), 폴리2,5-디알콕시파라페닐렌비닐렌(Poly (2,5 dialkoxy) paraphenylene vinylene), 폴리파라페닐렌(Polyparaphenylene), 래더타입 폴리파라페닐렌(Ladder-type poly paraphenylene), 폴리파라페닐렌 설파이드(Polyparaphenylene sulphide), 폴리헵타디인(Polyheptadiyne), 폴리3-헥실티오펜(Poly (3-hexyl) thiophene), 폴리아닐린(Polyaniline)으로 이루어진 군에서 선택된 적어도 하나를 포함한다.
본 발명의 일례에서, 상기 스페이서는 고분자 수지 및 상기 고분자 수지에 분산된 도전성 충진제를 포함한다.
본 발명의 일례에서, 상기 고분자 수지는 전도성 고분자 및 광중합 고분자(photo-polymerized polymer) 중에서 선택된 적어도 하나를 포함한다.
본 발명의 일례에서, 상기 도전성 충진제는 금속으로 된 입자, 금속으로 도금된 금속입자, 금속으로 도금된 비(非)금속 입자, 도전성 비금속으로 된 입자, 도전성 비금속으로 도금된 금속입자 및 전도성 고분자 중에서 선택된 적어도 하나를 포함한다.
본 발명의 일례에서, 상기 스페이서는 70% 이상의 압축복원력을 갖는다.
본 발명의 일례에서, 상기 스페이서는 면저항이 150Ω/□ 이하이다.
본 발명의 일례에서, 상기 제1기판은 화면이 표시되는 표시영역과 화면이 표시되지 않는 비표시 영역을 가지며, 상기 제1기판의 비표시 영역에는 공통전압 공급라인이 배치되어 있고, 상기 공통전압 공급라인은 스페이서를 통하여 상기 제2전극용 배선과 전기적으로 연결된다.
본 발명의 일례에서, 상기 제2전극은 상기 제1전극과 이격되어 상기 제1기판상에 배치된다.
본 발명의 일례에서, 상기 컬러필터에 대응되는 영역에서 상기 제1전극과 상기 제2전극은 절연층을 사이에 두고 중첩되어 있다.
본 발명의 일례에서, 상기 제1전극 및 상기 제2전극 중 적어도 하나는 복수개의 가지 전극을 포함한다.
본 발명의 일례에서, 상기 블랙 매트릭스는 상기 제2기판상에 배치된다.
본 발명의 일례는, 박막 트랜지스터 및 상기 박막 트랜지스터와 연결된 제1전극을 형성하는 단계; 상기 제1기판 및 제2기판 중 어느 하나에 컬러필터를 형성하는 단계; 상기 제1기판 및 상기 제2기판 중 어느 하나에 형성하되 상기 컬러필터 사이에 배치되도록 블랙 매트릭스를 형성하는 단계; 상기 제1기판 및 상기 제2기판 중 어느 하나에 형성하되, 상기 제1전극과 이격되도록 제2전극을 형성하는 단계; 상기 블랙 매트릭스 상에 배치된 제2전극용 배선을 형성하는 단계; 상기 제1기판 및 상기 제2기판 중 어느 하나에 스페이서를 형성하는 단계; 상기 제1기판과 상기 제2기판 사이에 액정을 개재하는 단계; 및 상기 스페이서를 사이에 두고, 상기 제1기판과 상기 제2기판을 합착하는 단계;를 포함하며, 상기 스페이서를 형성하는 단계는, 상기 제1기판 또는 제2기판 상에 스페이서 형성용 고분자 조성물을 도포하는 단계; 및 상기 고분자 조성물에 의하여 형성된 고분자 수지를 패턴화하는 단계; 를 포함하며, 상기 제1기판과 상기 제2기판을 합착하는 단계 단계에서 상기 스페이서는 상기 제2전극 및 상기 제2전극용 배선과 전기적으로 연결되는 액정표시장치의 제조방법을 제공한다.
본 발명의 일례에서, 상기 고분자 조성물은 광중합 개시제, 광중합성 모노머, 광중합성 올리고머 및 전도성 충진제를 포함한다.
본 발명의 일례에 따른 액정표시장치는 제2전극과 제2전극용 배선을 전기적으로 연결하는 스페이서를 구비하여 화소면적 손실을 줄일 수 있기 때문에, 개구율이 향상된다. 본 발명에 의하면, 도전성 고분자 수지로 이루어진 스페이서가 제1기판과 제2기판 사이에서 배선기능, 완충기능 및 셀갭 유지기능을 한다.
도 1은 액정표시장치의 일례를 보여주는 배치도이다.
도 2는 도 1에서 I-I'를 따라 자른 단면도이다.
도 3은 도 1에 개시된 액정표시장치에 대한 화소부의 개략적인 회로도이다.
도 4는 본 발명에 따른 액정표시장치의 일례를 보여주는 배치도이다.
도 5는 도 4에서 II-II'를 따라 자른 단면 및 상기 II-II'에서 연장되는 비표시 영역의 단면을 보여준다.
도 6은 도 4에 개시된 액정표시장치에 대한 화소부의 개략적인 회로도이다.
도 7은 도 1에 개시된 액정표시장치(A)와 도 4에 개시된 액정표시장치(B)의 개구부를 비교하는 도면이다.
도 8는 본 발명에 따른 액정표시장치의 다른 일례를 보여주는 배치도이다.
도 9는 도 8에서 II-II'를 따라 자른 단면 및 상기 II-II'에서 연장되는 비표시 영역의 단면을 보여준다.
도 10a 내지 도 10h는 본 발명의 일례에 따른 액정표시장치의 제조과정을 개략적으로 보여준다.
이하, 도면 및 실시예를 중심으로 본 발명을 상세하게 설명한다. 그러나, 본 발명의 범위가 하기 설명하는 도면이나 실시예들에 의하여 한정되는 것은 아니다. 첨부된 도면은 다양한 실시예들 중 본 발명의 설명하기에 적합한 것을 선택하여 표현한 것일 뿐이다.
도면에서, 발명의 이해를 돕기 위하여 각 구성요소와 그 형상 등이 간략하게 그려지거나 또는 과장되어 그려지기도 하며, 실제 제품에 있는 구성요소가 표현되지 않고 생략되기도 한다. 따라서 도면은 발명의 이해를 돕기 위한 것으로 해석해야 한다. 도면에서 동일한 역할을 하는 요소들은 동일한 부호로 표시한다.
또한, 어떤 층이나 구성요소가 다른 층이나 또는 구성요소의 '상'에 있다라고 기재되는 경우에는, 상기 어떤 층이나 구성요소가 상기 다른 층이나 구성요소와 직접 접촉하여 배치된 경우 뿐만 아니라, 그 사이에 제3의 층이 개재되어 배치된 경우까지 모두 포함하는 의미이다.
도 1은 액정표시장치의 일례에 대한 배치도로서 횡전계형 액정표시장치의 일례를 보여준다. 도 2는 상기 도 1의 I-I'를 따라 잘라낸 부분에 대한 단면도이다.
도 1 및 2에서 보는 바와 같이, 일반적으로 액정표시장치는 서로 마주보는 제1기판(110)과 제1기판(210) 및 그 사이 배치된 액정층(300)을 포함한다.
먼저, 제1기판(110)을 포함하는 하판(100)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 이루어진 제1기판(110)상에 게이트 라인(121), 게이트전극(120) 및 제1전극(150)이 배치된다.
상기 게이트 라인(121)과 게이트전극(120)은 알루미늄(Al)이나 알루미늄 합금 등의 알루미늄 계열 금속, 은(Ag)이나 은 합금 등의 은 계열 금속, 구리(Cu)나 구리 합금 등의 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등의 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 등으로 만들어질 수 있다. 상기 게이트 라인(121)과 게이트전극(120)은 물리적 또는 화학적 특성이 다른 두 개 이상의 도전막이 적층된 다중막 구조를 가질 수도 있다.
제1전극(150)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum doped zinc oxide) 등의 투명한 도전성 물질로 만들어질 수 있다. 도 1에서 제1전극은 면전극으로 형성되어 있는데, 한쌍의 굴곡부를 갖는다. 도 1 및 2에 개시된 액정표시장치에서 제1전극(150)이 화소전극 역할을 한다.
상기 게이트 라인(121), 게이트전극(120) 및 제1전극(150)상에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(125)이 배치된다. 상기 게이트 절연막(125)은 물리적 또는 화학적 성질이 다른 두 개 이상의 절연층을 포함하는 다층막 구조를 가질 수 있다.
상기 게이트 절연막(125)상에 반도체 재료에 의하여 형성된 반도체층(130)이 배치된다. 상기 반도체층(130)은 비정질 규소 또는 다결정 규소 등에 의하여 형성될 수 있으며, 산화물에 의하여 형성될 수도 있다. 상기 반도체층(130)은 게이트전극(120)과 적어도 일부 중첩한다.
제2전극용 배선(162)이 배치될 위치에 상기 반도체층 형성재료에 의하여 형성된 배선 패턴(131)이 배치될 수 있다.
도면에 도시하지 않았지만, 상기 반도체층(130)상에 저항성 접촉 부재가 배치될 수 있다. 상기 저항성 접촉부재는 인(phosphorus) 등이 도핑되어 있는 수소화 비정질 규소 등의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다.
상기 반도체층(130) 및 게이트 절연막(125) 상에 도전체에 의하여 형성된 데이터 라인(180), 소스전극(141) 및 드레인전극(142)이 배치된다. 또한, 상기 배선 패턴(131)상에 상기 도전체에 의하여 형성된 제2전극용 배선(162)이 배치된다.
데이터 라인(180), 소스전극(141) 및 드레인전극(142)은, 상기 게이트 라인(121), 게이트전극(120) 및 제1전극(150)과 동일한 도전체로 형성될 수도 있고 다른 도전체로 형성될 수도 있다.
구체적으로, 상기 데이터 라인(180), 소스전극(141) 및 드레인전극(142)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금에 의하여 형성될 수 있으며, 상기 내화성 금속막과 저저항 도전막을 포함하는 다중막 구조를 가질 수도 있다. 상기 다중막 구조의 예로는 크롬 또는 몰리브덴(합금) 하부막과 알루미늄(합금) 상부막으로 된 이중막, 몰리브덴(합금) 하부막과 알루미늄(합금) 중간막과 몰리브덴(합금) 상부막으로 된 삼중막을 들 수 있다.
상기 데이터 라인(180), 소스전극(141) 및 드레인전극(142)은 상기 설명한 재료 이외에도 여러 가지 다양한 금속 또는 도전체에 의하여 형성될 수 있다.
상기 데이터 라인(180)은 다른 층 또는 외부 구동 회로와의 접속을 위한 단자부를 포함할 수 있다. 상기 테이터 라인(180)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 상기 게이트 라인(121) 및 상기 제2전극용 배선(162)과 교차한다. 상기 데이터 라인(180)은 액정표시장치의 투과율 향상을 위하여 굽어진 형상을 갖는 굴곡부를 포함할 수 있는데, 도 1에서 상기 데이터 라인(180)은 화소 영역의 중간 영역에서 V자 형태로 굴곡되어 있다.
화소 영역은 상기 데이터 라인(180)과 상기 게이트 라인(120)에 의하여 정의될 수 있으나, 이에 한정되지 않으며, 제1기판(110) 또는 제2기판(210)에 형성된 블랙 매트릭스(black matrix)에 의하여 정의될 수도 있다.
상기 소스전극(141)은 상기 데이터 라인(180)에서 연장되어 상기 반도체층(130) 상에 배치된다. 또한, 상기 드레인전극(142)은 상기 소스전극(141)과 이격되어 상기 반도체층(130)상에 배치된다.
상기 게이트전극(120), 소스전극(141) 및 드레인전극(142)은 상기 반도체층(130)과 함께 박막 트랜지스터(TFT)를 형성한다. 상기 박막 트랜지스터의 채널(channel)은 상기 소스전극(141)과 드레인전극(142) 사이의 반도체층(130)에 형성된다.
제2전극용 배선(162)은 공통전압을 제2전극(160)에 전달하는데, 상기 제2전극(160)과의 접속을 위한 확장부를 포함한다. 상기 확장부에 제2전극(160)과 제2전극용 배선(162)이 접속하는 제2전극 접촉부(165a)가 위치한다. 상기 제2전극용 배선(162)는 게이트 라인(121)과 평행할 수 있으며, 게이트 라인(121)과 동일 물질로 이루어질 수도 있다.
상기 데이터 라인(180), 상기 소스전극(141), 드레인전극(142), 노출된 반도체층(130)상에 보호막(passivation layer)(145)이 배치되며, 상기 제1전극(150)상에 배치된 게이트 절연막(125)상에도 보호막(145)이 배치된다.
상기 보호막(145)은 질화 규소, 산화 규소 등의 무기 절연물로 만들어질 수 있으며, 유기 절연물로 만들어질 수도 있다. 또한 상기 보호막(145)은 우수한 절연 특성을 살리면서도 노출된 반도체층(130)의 보호를 위하여 무기막과 유기막으로 된 다중막 구조를 가질 수도 있다. 상기 보호막(145)의 두께는 약 5000Å 이상일 수 있고, 약 6000Å내지 약 8000Å일 수 있다.
상기 드레인전극(142)과 상기 제1전극(150)이 전기적으로 연결되도록 하기 위하여, 상기 보호막(145)에 드레인전극(142)을 노출시키는 콘택홀과 상기 제1전극(150)을 노출시키는 콘택홀(152)이 형성된다. 상기 제1전극(150)을 노출시키기 위해 상기 보호막(145)외에 게이트 절연막(125)도 일부 제거된다.
상기와 같이 노출된 드레인전극(142)과 제1전극(150)을 연결하는 제1전극 연결부(151)가 배치되어, 상기 드레인전극(142)과 상기 제1전극(150)이 물리적, 전기적으로 연결되도록 한다.
또한 상기 제2전극용 배선(162)에 배치된 보호막(145)의 일부가 제거되어 제2전극용 배선(162)의 제2전극 접촉부(165a)가 노출되도록 한다. 상기 제2전극 접촉부(165a)에 대응되는 영역이 제2전극 접촉영역(166)이 된다.
상기 보호막(145)상에 제2전극(160)이 배치된다. 상기 제2전극(160)은 제2전극 접촉부(165a)에서 상기 제2전극용 배선(162)과 연결되며, 그에 따라 상기 제2전극(160)에 공통전압이 인가될 수 있다. 상기 제2전극(160)은 상기 제1전극(150)과 중첩되는 영역을 가지며, 상기 영역에 복수개의 가지 전극(161)이 구비된다. 도 1 및 2에 개시된 액정표시장치에서 상기 제2전극(160)은 공통전극 역할을 한다.
상기 제2전극(160)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum doped zinc oxide) 등의 투명한 도전성 물질로 형성될 수 있다. 인접한 화소에 배치되어 있는 제2전극(160)은 서로 연결되어 있다.
상기 제2전극(160) 형성을 위하여 상기 보호막(145) 상부 및 제2전극 접촉부(165a)에 제2전극 형성용 재료가 도포된 후, 제1전극(150)과 중첩되는 영역에서 상기 제2전극 형성용 재료가 일부 제거되어 복수개의 절개부(169)가 형성됨으로써 복수개의 가지 전극(161)이 형성된다.
상기 가지 전극(161)과 제1전극 연결부(151)는 동시에 형성될 수도 있다.
이어서, 제2기판(210)을 포함하는 상판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 제2기판(210)상에 컬러필터(220)와 블랙 매트릭스(black matrix; 230)가 배치된다.
구체적으로, 상기 제2기판(210)상에 복수개의 컬러필터(220)가 존재하며, 이들은 상기 블랙 매트릭스(230)에 의하여 각각 구분될 수 있다. 각각의 컬러필터(220)는 적색, 녹색 및 청색 중 하나를 표시할 수 있으며, 다른 색을 표시할 수도 있다.
상기 블랙 매트릭스(230)는 복수개의 컬러필터(220)를 서로 구분하고 화소영역을 정의해 줄 뿐만 아니라, 빛샘을 방지하는 역할도 한다.
상기 컬러필터(220) 및 블랙 매트릭스(230)상에 절연막(240)이 배치된다. 상기 절연막(240)은 무기 절연물 또는 유기 절연물에 의하여 형성될 수 있으며, 상기 컬러필터(220)가 노출되는 것을 방지하고 평탄면을 제공한다. 상기 절연막(240)은 생략될 수 있다.
상기 제1기판(110)과 제2기판(220) 사이에 스페이서(170)가 배치되어 상기 제1기판(110)과 제2기판(210)을 지지하며 이격공간을 확보한다. 상기 스페이서(170)는 개구영역이 아닌 블랙 매트릭스 영역에 배치될 수 있는데, 도 1과 도 2에 도시된 바와 같이 박막 트랜지스터상에 배치될 수 있다. 상기 스페이서의 안정적인 배치를 위하여, 평탄화층(146)이 박막 트랜지스터 상에 배치될 수도 있다.
상기 스페이서(170)에 의하여 확보된 이격공간에 액정(310)이 개재되어, 액정층(300)이 형성된다. 상기 액정(310)의 장축이 제1기판(110)에 평행하게 배열되어 있다. 또한, 액정(310)의 장축이 상기 제1기판(110)의 가지 전극(161) 방향으로부터 제2기판(210)에 이르기까지 나선상으로 90ㅀ 비틀려 배열될 수 있다.
제1전극(150)에 데이터 전압이 인가되고, 제2전극(160)에 공통전압이 인가되면, 상기 제1전극(150)과 제2전극(160) 사이에 전기장이 생성되며, 액정층(300)에 존재하는 액정(310)은 상기 전기장에 응답하여 회전하면서 배열하게 된다. 상기 액정(310)의 회전 방향에 따라 액정층(300)을 통과하는 빛의 편광이 달라진다.
도 1에 개시된 액정표시장치에서, 전기장이 인가되지 않을 경우, 상기 액정층(300)의 액정(310)은 배향막에 의하여 소정 각도의 선경사로 배열된다. 한편, 전기장이 인가될 경우, 상기 액정(31)은 선경사된 방향으로 전기장에 응답하여 회전될 수 있다.
도 3에, 상기 도 1에 의한 액정표시장치에 대한 화소부의 개략적인 회로도가 개시되어 있다, 여기서, 게이트 라인(121)과 더불어 제2전극용 배선(162)이 하판(100)의 제1기판(110)상에 배치되어 있음을 나타낸다.
도 1과 같은 횡전계 액정표시장치에서, 제2전극(160)에 일정한 크기의 공통전압을 인가하기 위하여 제2전극용 배선(162)이 구비된다. 표시 영역 내에서 제2전극(160)의 전압강하 등을 방지하기 위하여, 상기 제2전극용 배선(162)은 화소 배열을 따라 제1기판(110)에 배치된다. 또한 제2전극용 배선(162)과 제2전극(160)을 서로 연결하는 제2전극 접촉부(165a)가 상기 제1기판의 제2전극 접촉영역(166)에 구비된다. 그런데, 상기 제2전극용 배선(162)과 상기 제2전극 접촉부(165a)가 차지하는 영역은 표시부로서 기능을 하지 못하기 때문에 그 면적만큼 표시장치의 개구율이 줄어든다.
상기 제2전극용 배선(162)과 상기 제2전극 접촉부(165a)는 전력을 공급하는 배선이므로, 그 면적이 비교적 일정하다. 저해상도 액정표시장치의 경우, 각 화소의 크기가 비교적 크기 때문에, 제2전극용 배선(162)과 제2전극 접촉부(165a)가 전체 표시면적에서 차지하는 비율이 크지 않을 수 있다. 따라서, 상기 제2전극용 배선(162)과 상기 제2전극 접촉부(165a)에 의한 액정표시장치의 개구율 손실이 크게 인식되지 않을 수도 있다. 그러나, 고해상도 액정표시장치의 경우, 각 화소가 작기 때문에 상기 제2전극용 배선(162)과 상기 제2전극 접촉부(165a)가 전체 표시면적에서 차지하는 비율이 커진다. 따라서, 액정표시장치의 개구율 손실이 상대적으로 크게 된다.
이에 본 발명은, 도전성을 갖는 스페이서가 배선역할을 하여 개구율 손실을 줄인 액정표시장치를 제공한다. 본 발명의 일례에 따르면, 제1기판(110)에 제2전극용 배선이 형성되지 않아도 제2전극(160)에 공통전압이 인가될 수 있다. 그 결과, 제1기판에서의 개구율 손실이 줄어 액정표시장치의 개구율이 향상될 수 있다.
본 발명의 일례에서, 상기 스페이서는 제1기판(110)과 제2기판(210) 사이에 개재되어 충격을 완화하는 제기능을 할 수 있도록 소정의 강성과 도전성을 갖는 고분자 수지로 이루어진다.
구체적으로, 본 발명의 일례에 의한 액정표시장치는 제1기판(110), 상기 제1기판(110)상에 배치된 박막 트랜지스터, 상기 제1기판(110)상에 배치되며, 상기 박막 트랜지스터와 연결된 제1전극(150), 상기 제1기판(110)에 대향하는 제2기판(210), 상기 제1기판(110) 및 상기 제2기판(210) 중 어느 하나에 배치된 컬러필터(220), 상기 제1기판(110) 및 상기 제2기판(210) 중 어느 하나에 형성되어 상기 컬러필터(220) 사이에 배치되는 블랙 매트릭스(230), 상기 제1전극(150)과 이격되어, 상기 제1기판(110) 및 상기 제2기판(210) 중 어느 하나에 배치된 제2전극(160), 상기 블랙 매트릭스(230) 상에 배치된 제2전극용 배선(163), 상기 제1기판(110)과 상기 제2기판(210) 사이에 개재되어 상기 제1기판(110)과 상기 제2기판(210)을 지지하는 스페이서(172), 및 상기 제1기판(110)과 상기 제2기판(210) 사이에 배치된 액정층(300)을 포함하며, 상기 스페이서(172)는 상기 제2전극(160) 및 상기 제2전극용 배선(163)과 전기적으로 연결되어 있다.
상기 박막 트랜지스터(TFT)는 게이트전극(120), 소스전극(141), 드레인전극(142) 및 반도체층(130)을 포함한다.
도 4 및 도 5에 본 발명의 일례에 따른 액정표시장치가 개시되어 있다. 여기서, 상기 제1기판(110), 상기 박막 트랜지스터, 상기 제1전극(150) 및 상기 제2전극(160)은 하판(100)의 구성요소들이며, 상기 제2기판(210), 상기 컬러필터(220), 상기 블랙 매트릭스(230) 및 상기 상판 제2전극용 배선(163)은 상판(200)의 구성요소들이다.
도 5는 제1전극과 제2전극이 제1기판에 배치된 횡전계형 액정표시장치를 개시하고 있다. VA모드 또는 TN 모드와 같이 기판에 수직한 방향으로 전계가 인가되는 액정표시장치인 경우, 상기 제2기판(210)상에 제2전극(160)이 배치될 수도 있다.
도 5에 블랙 매트릭스(230)와 컬러필터(220)가 모두 제2기판(210)에 배치된 것이 예시되어 있으나, 상기 블랙 매트릭스(230)가 제1기판(110)에 배치될 수도 있으며, 마찬가지로 상기 컬러필터(220)도 제1기판(110)에 배치될 수 있다. 예컨대, TFT 어레이 기판에 칼라필터가 형성된는 COA(color filter on array) 방식의 경우 상기 컬러필터(220)는 박막 트랜지스터 형성된 제1기판(110)상에 배치될 수 있을 것이다. 또한, 컬러필터와 블랙 매트릭스가 모두 TFT 어레이 기판에 형성하는 BOA(black matrix on array) 방식의 경우, 박막 트랜지스터 형성된 제1기판(110)상에 블랙 매트릭스(230)와 컬러필터(220)가 배치될 수 있을 것이다
도 5에서, 상기 컬러필터(220)에 대응되는 영역에서 상기 제1전극(150)과 제2전극(160)은 게이트 절연막(125) 및 보호막(145)을 사이에 두고 서로 중첩되는 영역을 갖는다. 상기 게이트 절연막(125)과 보호막(145)은 절연층에 해당된다.
도 4와 5에서, 제1전극(150)이 화소전극 역할을 하며, 제2전극(160)이 공통전극 역할을 한다.
상기 제1전극(150) 및 상기 제2전극(160) 중 적어도 하나는 복수개의 가지 전극(161)을 갖는다. 도 4 및 도 5를 참조하면, 제2전극(160)이 복수개의 가지 전극(161)을 갖는다. 상기 도 4 및 5와는 달리, 제1전극(150)이 복수개의 가지 전극을 가질 수도 있으며, 제1전극(150)과 제2전극(160)이 모두 복수개의 가지 전극을 가질 수도 있다.
또한, 상기 제1전극(150) 및 상기 제2전극(160) 중 어느 하나는 면전극이며, 다른 하나는 복수개의 가지 전극을 가질 수 있다. 도 4와 5는 상기 제1전극(150)이 면전극이며, 상기 제2전극(160)이 복수개의 가지 전극(161)을 갖는 것을 예시하고 있다. 상기 도 4, 5와는 달리, 상기 제2전극(160)이 면전극이며, 상기 제1전극(150)이 복수개의 가지 전극을 가지도록 구성될 수도 있음은 물론이다.
상기 제1기판(110)은 화면이 표시되는 표시영역(DA)과 화면이 표시되지 않는 비표시 영역(NDA)을 가진다. 상기 비표시 영역(NDA)은 상기 제1기판(110)에서 화소가 배치되어 있지 않은 제1기판의 에지부에 해당된다. 상기 제1기판(110)의 비표시 영역(NDA)에 제2전극에 공통전압을 공급하는 공통전압 공급라인(190)이 배치되어 있다. 이와 같이, 제1기판(110)에서 화소가 배치되지 않은 에지부에 공통전압 공급라인(190)이 배치되기 때문에 화소영역의 손실이 발생하지 않는다.
상기 공통전압 공급라인(190)은 비표시 영역의 도전성 스페이서(175)와 하판 제2전극용 배선(164)에 의하여 상기 제2판(210)에 배치된 상판 제2전극용 배선(163)과 전기적으로 연결된다.
구체적으로, 도 5에, 도 4의 II-II'를 따라 잘라낸 단면 및 상기 단면에서 연장되는 비표시 영역이 개시되어 있다.
도 5에서 보는 바와 같이, 상기 제1기판(110)의 비표시 영역(NDA)에 공통전압 공급라인(190)이 배치되어, 상기 비표시 영역에 위치한 하판 제2전극용 배선(164)과 연결되어 있다. 상기 하판 제2전극용 배선(164)은 비표시 영역의 스페이서(175)와 연결되어 있으며, 상기 비표시 영역의 스페이서(175)는 상기 블랙 매트릭스(230)에 배치된 상판 제2전극용 배선(163)과 전기적으로 연결된다. 또한, 블랙 매트릭스(230)에 배치된 상판 제2전극용 배선(163)은 박막 트랜지스터 상에 배치된 스페이서(172)와 연결되어 있으며, 상기 스페이서(172)는 제2전극(160)과 연결되어 있다. 이러한 연결에 의하여 공통전압 공급라인(190)은 상기 제2전극(160)에 공통전압을 제공할 수 있게 된다.
공통전압 공급라인(190)에 공통 전압이 인가되면 하판 제2전극용 배선(164)을 거쳐 비표시 영역의 스페이서(175)에 공통전압이 인가되고 상판 제2전극용 배선(163)을 거쳐 표시영역의 스페이서(172)에 공통전압이 인가된다. 이에 따라, 표시영역의 스페이서(172)와 전기적으로 연결된 제2전극(160)에 공통 전압이 인가된다.
상기 표시영역(DA)에서 상기 도전성 스페이서(172)의 두께, 즉 높이는 액정표시장치의 크기 및 두께에 따라 달라질 수 있다. 일반적으로 상기 스페이서의 두께는 2 내지 5㎛의 범위가 될 수 있다. 액정표시장치의 크기 및 두께에 따라 상기 스페이서(172)의 두께가 더 두꺼워 질 수 있음은 물론이다. 상기 스페이서(172)는 각각의 화소마다 배치될 수도 있지만, 3 내지 5개의 화소마다 하나의 스페이서(172)가 배치될 수도 있고, 10 내지 20개의 화소마다 하나의 스페이서(172)가 배치될 수도 있다.
상기 스페이서(172)는 또한 상기 제1기판(110)과 제2기판(210) 사이의 셀갭을 유지할 수 있어야 한다. 이를 위하여, 예컨대, 5gf의 압력을 가했을 때 상기 스페이서(172)가 70%이상의 압축복원력을 가질 수 있다.
상기 스페이서(172)는 제2전극에 공통전압을 인가할 수 있을 정도의 전기 전도성을 가진다. 공통전압을 원활하게 인가를 위하여 상기 스페이서의 저항이 작을수록 좋다. 이에 따라, 제2전극이 투명전극인 경우, 상기 스페이서(172)는 제2전극과 동일한 정도의 전기 전도성을 가질 수 있다. 따라서, 상기 스페이서(172)는 150Ω/□ 이하의 면저항을 가질 수 있는데, 예를 들어, ITO 등 투명 전극과 유사하게 40Ω/□ ~ 150Ω/□ 범위의 면저항을 가질 수 있다.
상기 스페이서(172)는 도전성 고분자 수지를 포함한다. 상기 도전성 고분자 수지는, 전도성 고분자 및 도전성 충진제가 분산되어 있는 고분자 수지로 이루어진 군에서 선택된 적어도 하나를 포함한다.
즉, 상기 스페이서(172)는 전도성 고분자를 포함할 수 있다. 이러한 전도성 고분자는, 예를 들어, 폴리아세틸린(Polyacetylene), 폴리티오펜(Polythiophene), 폴리(3-알킬)티포펜(Poly (3-alkyl)thiophene), 폴리피롤(Polypyrrole), 폴리이소티아나프텐(Poly isothianaphthene), 폴리에틸렌디 디옥시티오펜(Polyethylene dioxythiophene), 알코올시 치환 폴리파라페닐렌비닐렌(Alkoxy-substituted poly para-phenylene vinylene), 폴리파라레닐렌비닐렌(polyparaphenylene vinylene), 폴리2,5-디알콕시파라페닐렌비닐렌(Poly (2,5 dialkoxy) paraphenylene vinylene), 폴리파라페닐렌(Polyparaphenylene), 래더타입 폴리파라페닐렌(Ladder-type poly paraphenylene), 폴리파라페닐렌 설파이드(Polyparaphenylene sulphide), 폴리헵타디인(Polyheptadiyne), 폴리3-헥실티오펜(Poly (3-hexyl) thiophene), 폴리아닐린(Polyaniline)으로 이루어진 군에서 선택된 적어도 하나일 수 있다.
또한, 상기 스페이서(172)는 고분자 수지 및 상기 고분자 수지에 분산된 도전성 충진제를 포함할 수 있다. 고분자 수지와 도전성 충진제를 포함함으로써 상기 스페이서(172)는 우수한 전기 전도성과 압축 복원력을 가질 수 있게 된다.
상기 고분자 수지는 전도성 고분자 및 광중합 고분자(photo-polymerized polymer)중 적어도 하나를 포함할 수 있다. 전도성 고분자는 고분자 자체가 전도성을 갖는 물질로서 상기 예시한 종류들이 있다. 광중합 고분자는 광조사에 의하여 중합 및 경화된 고분자로서 일정한 강성과 압축복원력을 가진다.
상기 광중합 고분자는, 예컨대, 아크릴계 고분자, 우레탄계 고분자, 에폭시계 고분자, 폴리카보네이트, 폴리에스테르 및 폴리페레프탈레이트로 이루어진 그룹 중에서 선택된 적어도 하나일 수 있다. 상기 광중합 고분자는, 예를 들어, 폴리에스테르 아크릴레이트, 우레탄 아크릴레이트 및 에폭시 아크릴레이트로 이루어진 군에서 선택된 적어도 하나를 포함할 수도 있다.
상기 도전성 충진제는, 예를 들어, 금속으로 된 입자, 금속으로 코팅된 금속입자, 금속으로 코팅된 비(非)금속 입자, 도전성 비금속으로 된 입자, 도전성 비금속으로 코팅된 금속입자 및 전도성 고분자로 이루어진 그룹 중에서 선택된 적어도 하나를 사용할 수 있다.
상기 스페이서는 일정한 탄성을 확보하고 전도성을 갖기 위하여 전체 중량에 대하여 10 내지 90중량%의 도전성 충진제를 포함할 수 있다.
상기 도전성 충진제는 0.02㎛ 내지 2㎛의 입경을 가질 수 있다. 상기 금속은 금, 은, 백금, 구리, 니켈, 주석, 철 및 알루미늄으로 이루어진 군에서 선택된 적어도 하나일 수 있다. 또한, 상기 도전성 비금속(非金屬)은 카본 블랙, 카본 섬유 및 투명도전성산화물(TCO; transparent conductive oxide)으로 이루어진 군에서 선택된 적어도 하나일 수 있다. 상기 투명도전성산화물(TCO)은 ITO, IZO, AZO 등이다.
상기에서 금속으로 도금된 비(非)금속 입자은 금 도금된 그라파이트, 금 도금된 유리, 금 도금된 세라믹, 금 도금된 플라스틱, 금 도금된 마이카, 은 도금된 그라파이트, 은 도금된 유리, 은 도금된 세라믹, 은 도금된 플라스틱, 은 도금된 마이카, 니켈 도금된 그라파이트, 니켈 도금된 유리, 니켈 도금된 세라믹, 니켈 도금된 플라스틱, 니켈 도금된 마이카으로 이루어진 그룹 중에서 선택된 적어도 하나일 수 있다.
도 6은 도 4에 개시된 액정표시장치에 대한 개략적인 회로도를 보여준다. 상기 회로도에서 수평 점선은 제2기판(210) 상에 형성된 제2전극용 배선(163)을 표시한다. 수직 점선은 상기 페이서(172)에 의하여 상판 제2전극 배선(163)과 제2전극(160)이 전기적으로 연결되는 것을 표시한다.
도 4 및 5에 개시된 본 발명의 일례의 액정표시장치는 블랙 매트릭스(230) 영역에 제2전극용 배선(163)이 배치되기 때문에 개구부 면적의 손실이 없어 액정표시장치의 개구율이 증가된다.
도 7은 도 1에 개시된 액정표시장치(A)의 화소 개구부(A1)와 도 4에 개시된 액정표시장치(B)의 화소 개구부(A2)를 비교하여 나타내고 있다.
예를 들어, 크기가 27인치이고 해상도가 120 ppi인 액정표시장치의 화소부에서 상기 개구부 A1의 개구율을 61.76%이고, 개구부 A2의 개구율은 68.20%가 된다. 개구율 차이는 6.44%이고, 도 4에 개시된 액정표시장치의 개구율이 10.4% 정도 더 크다.
다른 예로서, 크기가 13.3인치이고 해상도가 230 ppi인 액정표시장치의 화소부에서 상기 개구부 A1의 개구율은 48% 정도이고, 개구부 A2의 개구율은 54% 정도이다. 이 때, 개구율 차이는 6%이지만 A2의 개구율이 12.5% 정도 더 크다.
이와 같이, 고해상도 액정표시장치의 경우, 각 화소의 크기는 작은 반면, 제2전극용 배선(162)과 제2전극 접촉부(165a)가 점유하는 영역의 크기는 비교적 일정하기 때문에, 개별 화소 면적 대비 제2전극용 배선(162)과 상기 제2전극 접촉부(165a)가 점유하는 면적의 비율이 커져 개구율 손실이 크게 된다. 이에 본 발명의 일례에 따른 액정표시장치는, 특히 고해상도 제품에서 개구율 향상의 효과를 얻을 수 있다.
도 8 및 9는 본 발명의 다른 일례에 따른 액정표시장치를 개시한다.
또한 도 10a 내지 10h는 에서는 참조하여 본 발명의 일례에 따른 액정표시장치의 제조과정을 보여준다.
이하, 도 10a 내지 도 10h에 개시된 도면을 참조하여 도 8 및 9에 액정표시장치의 구조 및 본 발명의 일례에 따른 액정표시장치의 제조방법을 설명한다.
본 발명의 일례에 따른 액정표시장치의 제조방법은 하판(100) 형성단계, 상판(200) 형성단계 및 상기 하판과 상기 상판을 합착하는 단계를 포함할 수 있다.
도 8 및 9에 개시된 액정표시장치의 제조를 위하여, 먼저 제1기판(110)상에, 박막 트랜지스터, 상기 박막 트랜지스터와 연결된 제1전극(150) 및 상기 제1전극(150)과 이격된 제2전극(160)을 형성됨으로써 하판(100)이 제조될 수 있다.
구체적으로, 도 10a에서 보는 바와 같이, 투명한 유리 또는 플라스틱 등으로 된 제1기판(110)상에 게이트전극(120)이 형성된다. 이때, 게이트 라인(121)이 함께 형성될 수 있다. 상기 게이트 라인(121)과 게이트전극(120)상에 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(125)이 형성된다.
상기 게이트전극(120), 게이트 라인(121) 및 게이트 절연막(125)의 형성은 상기 도 4 및 5와 동일하므로 상세한 설명은 생략하기로 한다.
도 10b에서 보는 바와 같이, 상기 게이트 절연막(125)상에 반도체층(130)이 형성된다. 상기 반도체층(130)은 비정질 규소 또는 다결정 규소 등에 의하여 형성될 수 있으며, 산화물에 의하여 형성될 수도 있다. 상기 반도체층(130)은 게이트전극(120)과 적어도 일부 중첩된다.
한편, 제2전극(160)에 공통전압을 공급하는 공통전압 공급라인(190)이 형성될 제1기판(110)의 에지부인 비표시부(NDA)에 상기 반도체층 형성재료에 의하여 배선 패턴(131)이 형성된다.
상기 반도체층(130)상에 도전체에 의하여 소스전극(141) 및 드레인전극(142)이 형성된다. 아울러, 상기 게이트 절연막(125) 상에 데이터 라인(180)이 형성된다(도 8 참조). 또한 상기 비표시 영역에 형성된 상기 배선 패턴(131)상에 상기 도전체에 의하여 공통전압 공급라인(190)이 형성된다(도 10b).
도면에 도시되지는 않았지만 상기 반도체층(130)과 소스전극(141) 및 드레인전극(142) 사이에는 저항성 접촉 부재가 배치될 수 있다.
상기 게이트전극(120), 소스전극(141) 및 드레인전극(142)은 상기 반도체층(130)과 함께 박막 트랜지스터(TFT)를 구성한다.
상기 상기 소스전극(141), 드레인전극(142), 노출된 반도체층(130), 데이터 라인(180) 및 공통전압 공급라인(190)상에 보호막(145)이 배치되며, 상기 보호막(145) 상에 평탄화층(146)이 배치된다(도 10c).
상기 평탄화층(146)과 보호막(145)이 선택적으로 제거되어 드레인전극(142)상에 콘택홀(152)이 형성되고, 상기 공통전압 공급라인(190)의 상부도 노출된다(도 10d).
상기 평탄화층(146)의 상부로부터 드레인전극(142)상에 형성된 콘택홀(152)까지 이어지도록 제1전극(150)이 형성된다(도 10e). 상기 콘택홀(152)에서 상기 제1전극(150)과 드레인전극(142)이 전기적으로 연결된다. 여기서 상기 제1전극(150)이 면적극인 것의 예시하고 있다.
상기 제1전극(150)의 상부 및 비표시 영역(NDA)에 형성된 평탄화층(146)의 상부까지 이르는 영역에 절연층(147)이 형성되고, 상기 절연층(147)상에 제2전극(160)이 형성된다. 또한 상기 제1기판(110)의 에지부인 비표시 영역에 형성된 공통전압 공급라인(190)의 노출부에 제2전극용 배선(164)이 형성된다(도 10f).
상기 제1전극(150)과 제2전극(160)은 다결정, 단결정 또는 비정질의 ITO(indium tin oxide), IZO(indium zinc oxide), AZO(aluminum doped zinc oxide) 등의 투명한 도전성 물질로 형성될 수 있다.
상기 제2전극(160)은 복수개의 가지 전극(161)을 포함하는 스트라이프 패턴을 갖는다. 제2전극(160) 형성을 위하여, 먼저 상기 절연층(147)상에 제2전극 형성용 재료가 전체 도포된 후, 상기 제1전극(150)과의 중첩 영역에서 상기 제2전극 형성용 재료가 선택적으로 제거되어 복수개의 절개부(169)가 형성됨으로써 복수개의 가지 전극(161)이 형성될 수 있다.
도 9는 제1전극과 제2전극이 제1기판상에 배치되는 횡전계형 액정표시장치를 개시하고 있으나, VA모드 또는 TN 모드와 같이 기판에 수직한 방향으로 전계가 인가되는 액정표시장치인 경우, 제2기판(210)상에 제2전극(160)이 형성될 수 있을 것이다.
한편, 제2기판(210)상에, 컬러필터(220)와 블랙 메트릭스(230)가 형성되고, 상기 컬러필터(220) 및 상기 블랙 매트릭스(230) 상에 절연층(240)이 형성된다.
구체적으로, 투명한 유리 또는 플라스틱 등으로 된 제2기판(210)상에 컬러필터(220) 및 차광부재인 블랙 매트릭스(230)가 형성된다.
상기 컬러필터(220) 및 블랙 매트릭스(230)상에 절연막(240)이 배치되고, 상기 블랙 매트릭스(230) 영역에 상판 제2전극용 배선(163)이 형성된다. 상기 상판 제2전극용 배선(163)은 투명도전성산화물(TCO)에 의하여 형성될 수 있으며, 제2전극(160)에 형성된 것과 같은 가지 전극을 가질 수도 있다. 블랙 매트릭스(130)상에 배치되는 제2전극용 배선(163)은 금속으로 형성될 수도 있다.
도 9 및 도 10h에 블랙 매트릭스(230)와 컬러필터(220)가 모두 제2기판(210)에 배치된 것이 예시되어 있으나, 상기 블랙 매트릭스(230)가 제1기판(110)에 배치될 수도 있으며, 상기 컬러필터(220)도 역시 제1기판(110)에 배치될 수 있다.
상기 제1기판(110) 또는 제2기판(200) 상에 도전성 스페이서가 형성된다.
즉, 도전성 스페이서는 상기 제1기판(110)이 배치된 하판(100)에 형성될 수도 있고, 제2기판(210)이 배치된 상판(200)에 형성될 수도 있다. 도 10g는 하판(100)에 도전성 스페이서가 형성된 일례를 보여준다. 도 10g와 달리 상판(200)에 도전성 스페이서가 형성될 수도 있음은 물론이다.
도 10g에서 도전성 스페이서는 블랙 매트릭스에 대응되는 박막 트랜지스터의 상부(165b) 및 비표시 영역에 형성된다.
상기 도전성 스페이서를 형성한는 단계는, 일례로, 상기 제1기판(110) 또는 제2기판(210) 상에 스페이서 형성용 고분자 조성물을 도포하는 단계, 상기 도포된 고분자 조성물이 선택적으로 중합 및 경화시켜 고분자 수지를 형성하는 단계 및 상기 고분자 수지를 패턴화하는 단계를 포함할 수 있다.
상기 고분자 조성물은 광중합 개시제, 광중합성 모노머, 광중합성 올리고머 및 전도성 충진제를 포함하는 광중합성 고분자 조성물일 수 있다. 상기 고분자 조성물은 제1기판(110) 또는 제2기판(200)상에 도포되었을 때 흘러내리지 않을 정도의 점도를 가질 수 있다.
상기 선택적 경화된 고분자 수지가 형성되는 단계에서는, 광조사가 이루어지는데 위치별로 광투과성에 차이가 있는 패턴 마스크가 이용될 수 있다.
상기 패턴 마스크의 일례로, 스페이서 형성을 위하여 고분자 수지가 잔존해야 할 부분에 광투과도가 큰 광투과부가 배치되고, 고분자 수지가 제거될 부분 광투과도가 작은 광차단부가 배치된 패턴 마스크가 있다. 또한, 상기 패턴 마스크의 상기 광투과부 내에서 위치마다 광투과도가 다를 수 있다. 예컨대, 광투과부 내에서의 위치마다 광투과량에 차이가 있어서, 광조사시 위치별로 고분자 조성물의 중합 및 경화 속도가 다르게 되도록 할 수 있다. 그에 따라, 중합 및 경화가 빨리 진행되는 부분에 있던 도전성 충진제의 일부가 상기 중합 및 경화가 천천히 진행되는 부분으로 이동하여, 상기 중합 및 경화가 천천히 진행되는 부분의 도전성 충진제의 밀도가 상대적으로 높아질 수 있다. 그 결과, 상기 부분에서 고분자 수지의 상단에서 하단까지 연속적으로 이어지는 도전성 네트워크가 용이하게 형성될 수 있다.
이어, 상기 도전성 스페이서를 사이에 두고 상기 제1기판(110)과 상기 제2기판(210) 사이에 액정(310)이 개재되고, 제1기판(110)과 제2기판(210)이 합착되어 액정층(300)이 형성된다(도 10h).
이상에서 도면 및 실시예를 중심으로 본 발명을 설명하였다. 상기 설명된 도면과 실시예는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능할 것이다. 따라서, 본 발명의 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 하판 110: 제1기판
120: 게이트전극 121: 게이트 라인
125: 게이트 절연막 130: 반도체층
141: 소스전극 142: 드레인전극
150: 제1전극 151: 제1전극 연결부
152: 콘택 홀 160: 제2전극
161: 가지 전극 162, 163, 164: 제2전극용 배선
165a: 제2전극 접촉부 170, 172, 175: 스페이서
180: 데이터 라인 190: 공통전원 공급라인
200: 상판 210: 제2기판
220: 컬러필터 230: 블랙 매트리스
240: 상부절연층 300: 액정층
310: 액정

Claims (15)

  1. 제1기판;
    상기 제1기판상에 배치된 박막 트랜지스터;
    상기 제1기판상에 배치되며, 상기 박막 트랜지스터와 연결된 제1전극;
    상기 제1기판에 대향하는 제2기판;
    상기 제1기판 및 상기 제2기판 중 어느 하나에 배치된 컬러필터;
    상기 제1기판 및 상기 제2기판 중 어느 하나에 형성되어 상기 컬러필터 사이에 배치되는 블랙 매트릭스;
    상기 제1전극과 이격되어, 상기 제1기판 및 상기 제2기판 중 어느 하나에 배치된 제2전극;
    상기 블랙 매트릭스 상에 배치된 제2전극용 배선;
    상기 제1기판과 상기 제2기판 사이에 개재되어 상기 제1기판과 상기 제2기판을 지지하는 스페이서; 및
    상기 제1기판과 상기 제2기판 사이에 배치된 액정층;을 포함하며,
    상기 스페이서는 상기 제2전극 및 상기 제2전극용 배선과 전기적으로 연결되어 있는 액정표시장치.
  2. 제1항에 있어서, 상기 스페이서는 전도성 고분자를 포함하는 액정표시장치.
  3. 제2항에 있어서, 상기 전도성 고분자는 폴리아세틸린(Polyacetylene), 폴리티오펜(Polythiophene), 폴리(3-알킬)티포펜(Poly (3-alkyl)thiophene), 폴리피롤(Polypyrrole), 폴리이소티아나프텐(Poly isothianaphthene), 폴리에틸렌디 디옥시티오펜(Polyethylene dioxythiophene), 알코올시 치환 폴리파라페닐렌비닐렌(Alkoxy-substituted poly para-phenylene vinylene), 폴리파라레닐렌비닐렌(polyparaphenylene vinylene), 폴리2,5-디알콕시파라페닐렌비닐렌(Poly (2,5 dialkoxy) paraphenylene vinylene), 폴리파라페닐렌(Polyparaphenylene), 래더타입 폴리파라페닐렌(Ladder-type poly paraphenylene), 폴리파라페닐렌 설파이드(Polyparaphenylene sulphide), 폴리헵타디인(Polyheptadiyne), 폴리3-헥실티오펜(Poly (3-hexyl) thiophene), 폴리아닐린(Polyaniline)으로 이루어진 군에서 선택된 적어도 하나를 포함하는 액정표시장치.
  4. 제1항에 있어서, 상기 스페이서는 고분자 수지 및 상기 고분자 수지에 분산된 도전성 충진제를 포함하는 액정표시장치.
  5. 제4항에 있어서, 상기 고분자 수지는 전도성 고분자 및 광중합 고분자(photo-polymerized polymer) 중에서 선택된 적어도 하나를 포함하는 액정표시장치.
  6. 제4항에 있어서, 상기 도전성 충진제는 금속으로 된 입자, 금속으로 도금된 금속입자, 금속으로 도금된 비(非)금속 입자, 도전성 비금속으로 된 입자, 도전성 비금속으로 도금된 금속입자 및 전도성 고분자 중에서 선택된 적어도 하나를 포함하는 액정표시장치.
  7. 제4항에 있어서, 상기 스페이서는 70% 이상의 압축복원력을 갖는 액정표시장치.
  8. 제4항에 있어서, 상기 스페이서는 면저항이 150Ω/□이하인 액정표시장치.
  9. 제1항에 있어서, 상기 제1기판은 화면이 표시되는 표시영역과 화면이 표시되지 않는 비표시 영역을 가지며,
    상기 제1기판의 비표시 영역에는 공통전압 공급라인이 배치되어 있고,
    상기 공통전압 공급라인은 스페이서를 통하여 상기 제2전극용 배선과 전기적으로 연결되는 액정표시장치.
  10. 제1항에 있어서, 상기 제2전극은 상기 제1전극과 이격되어 상기 제1기판상에 배치된 액정표시장치.
  11. 제1항에 있어서, 상기 컬러필터에 대응되는 영역에서 상기 제1전극과 상기 제2전극은 절연층을 사이에 두고 중첩되어 있는 액정표시장치.
  12. 제1항에 있어서, 상기 제1전극 및 상기 제2전극 중 적어도 하나는 복수개의 가지 전극을 포함하는 액정표시장치.
  13. 제1항에 있어서, 상기 블랙 매트릭스는 상기 제2기판상에 배치된 액정표시장치.
  14. 제1기판 상에, 박막 트랜지스터 및 상기 박막 트랜지스터와 연결된 제1전극을 형성하는 단계;
    상기 제1기판 및 제2기판 중 어느 하나에 컬러필터를 형성하는 단계;
    상기 제1기판 및 상기 제2기판 중 어느 하나에 형성하되 상기 컬러필터 사이에 배치되도록 블랙 매트릭스를 형성하는 단계;
    상기 제1기판 및 상기 제2기판 중 어느 하나에 형성하되, 상기 제1전극과 이격되도록 제2전극을 형성하는 단계;
    상기 블랙 매트릭스 상에 배치된 제2전극용 배선을 형성하는 단계;
    상기 제1기판 및 상기 제2기판 중 어느 하나에 스페이서를 형성하는 단계;
    상기 제1기판과 상기 제2기판 사이에 액정을 개재하는 단계; 및
    상기 스페이서를 사이에 두고, 상기 제1기판과 상기 제2기판을 합착하는 단계;를 포함하며,
    상기 스페이서를 형성하는 단계는,
    상기 제1기판 또는 제2기판 상에 스페이서 형성용 고분자 조성물을 도포하는 단계; 및
    상기 고분자 조성물에 의하여 형성된 고분자 수지를 패턴화하는 단계; 를 포함하며,
    상기 제1기판과 상기 제2기판을 합착하는 단계 단계에서, 상기 스페이서는 상기 제2전극 및 상기 제2전극용 배선과 전기적으로 연결되는 액정표시장치의 제조방법.
  15. 제14항에 있어서, 상기 고분자 조성물은 광중합 개시제, 광중합성 모노머, 광중합성 올리고머 및 전도성 충진제를 포함하는 액정표시장치의 제조방법.
KR1020130138277A 2013-11-14 2013-11-14 도전성 스페이서를 갖는 액정표시장치 KR20150056110A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130138277A KR20150056110A (ko) 2013-11-14 2013-11-14 도전성 스페이서를 갖는 액정표시장치
US14/293,386 US20150131018A1 (en) 2013-11-14 2014-06-02 Liquid crystal display device including conductive spacer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130138277A KR20150056110A (ko) 2013-11-14 2013-11-14 도전성 스페이서를 갖는 액정표시장치

Publications (1)

Publication Number Publication Date
KR20150056110A true KR20150056110A (ko) 2015-05-26

Family

ID=53043534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130138277A KR20150056110A (ko) 2013-11-14 2013-11-14 도전성 스페이서를 갖는 액정표시장치

Country Status (2)

Country Link
US (1) US20150131018A1 (ko)
KR (1) KR20150056110A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10310342B2 (en) 2016-03-29 2019-06-04 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10620497B2 (en) 2017-10-26 2020-04-14 Samsung Display Co., Ltd. Liquid crystal display device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106647057A (zh) * 2016-12-22 2017-05-10 深圳市华星光电技术有限公司 阵列基板、彩膜基板及液晶面板
KR102333549B1 (ko) * 2017-07-05 2021-11-30 엘지디스플레이 주식회사 표시장치
CN107402478B (zh) * 2017-08-17 2021-01-08 惠科股份有限公司 一种显示装置、显示面板及其制作方法
CN107632438B (zh) 2017-09-29 2021-01-15 京东方科技集团股份有限公司 一种显示面板的制备方法、显示面板及显示装置
CN208999729U (zh) * 2018-09-12 2019-06-18 重庆惠科金渝光电科技有限公司 一种显示面板和显示装置
CN109683371A (zh) * 2019-01-29 2019-04-26 深圳市华星光电半导体显示技术有限公司 显示面板
JP7197414B2 (ja) * 2019-03-26 2022-12-27 株式会社ジャパンディスプレイ 表示装置
CN113608390B (zh) * 2021-07-15 2022-04-19 惠科股份有限公司 阵列基板和显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0173324B1 (ko) * 1990-09-29 1999-03-20 가즈오 사이우찌 미세구체, 액정표시소자용 구상 스페이서 및 이것을 사용한 액정표시소자
CN1154148C (zh) * 1996-10-07 2004-06-16 佳能株式会社 图象形成装置及其驱动方法
US20040113127A1 (en) * 2002-12-17 2004-06-17 Min Gary Yonggang Resistor compositions having a substantially neutral temperature coefficient of resistance and methods and compositions relating thereto
US20060274253A1 (en) * 2005-06-03 2006-12-07 Wintek Corporation Conductive spacers for liquid crystal displays
WO2009001946A1 (ja) * 2007-06-28 2008-12-31 Kyocera Corporation タッチパネルおよびタッチパネル型表示装置
JP5235363B2 (ja) * 2007-09-04 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5093725B2 (ja) * 2007-10-29 2012-12-12 Ｎｌｔテクノロジー株式会社 液晶表示装置
WO2011152079A1 (ja) * 2010-05-31 2011-12-08 シャープ株式会社 有機ｅｌ装置、電子機器、及び有機ｅｌ装置の製造方法
JP2012098577A (ja) * 2010-11-04 2012-05-24 Seiko Epson Corp 液晶装置および投射型表示装置
JP6025324B2 (ja) * 2011-12-15 2016-11-16 三菱電機株式会社 液晶表示装置
JP2014174449A (ja) * 2013-03-12 2014-09-22 Japan Display Inc 表示装置
JP2015022914A (ja) * 2013-07-19 2015-02-02 ソニー株式会社 表示装置およびその製造方法、並びに電子機器
JP2015060037A (ja) * 2013-09-18 2015-03-30 株式会社ジャパンディスプレイ 液晶表示パネル
JP2015069844A (ja) * 2013-09-30 2015-04-13 ソニー株式会社 表示装置および電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10310342B2 (en) 2016-03-29 2019-06-04 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10620497B2 (en) 2017-10-26 2020-04-14 Samsung Display Co., Ltd. Liquid crystal display device
US11586083B2 (en) 2017-10-26 2023-02-21 Samsung Display Co., Ltd. Liquid crystal display device

Also Published As

Publication number Publication date
US20150131018A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
KR20150056110A (ko) 도전성 스페이서를 갖는 액정표시장치
US20090059151A1 (en) Liquid crystal display panel and manufacturintg method therreof
US20120206684A1 (en) Liquid crystal display and manufacturing method thereof
KR102039682B1 (ko) 액정 표시 장치의 제조 방법
US20140141554A1 (en) Display device and method of manufacturing the same
JP2006086502A (ja) 有機薄膜トランジスタ及び液晶表示装置用基板並びにそれらの製造方法
KR20170023351A (ko) 액정 표시 장치 및 그 제조 방법
KR20060104093A (ko) 액정 표시 장치 및 그 제조 방법
US8659733B2 (en) Liquid crystal display and method for fabricating the same
KR20170008899A (ko) 액정 표시 장치 및 그 제조 방법
US7817214B2 (en) Liquid crystal display device
US7487722B2 (en) Method of manufacturing a display panel with ink recovery
CN101320739A (zh) 薄膜晶体管阵列面板及其制造方法
KR20140072424A (ko) 디스플레이 장치
US20080062370A1 (en) Liquid crystal display
KR20150107965A (ko) 액정 표시장치 및 그 제조방법
US9864248B2 (en) Semiconductor device and display device
KR20100010224A (ko) 박막 트랜지스터 기판 및 그 제조 방법, 액정 표시장치
KR101250320B1 (ko) 터치인식 횡전계형 액정표시장치 및 이의 제조 방법
US10162229B2 (en) Liquid crystal display
US9459505B2 (en) Display device and manufacturing method thereof
CN106918958B (zh) 边缘场切换型液晶显示器
KR20080051536A (ko) 액정 표시 장치
US20070008479A1 (en) Manufacturing apparatus for a liquid crystal display
KR101382480B1 (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid