KR20150049948A - Radio frequency switch circuit with advanced linearity - Google Patents
Radio frequency switch circuit with advanced linearity Download PDFInfo
- Publication number
- KR20150049948A KR20150049948A KR1020130131166A KR20130131166A KR20150049948A KR 20150049948 A KR20150049948 A KR 20150049948A KR 1020130131166 A KR1020130131166 A KR 1020130131166A KR 20130131166 A KR20130131166 A KR 20130131166A KR 20150049948 A KR20150049948 A KR 20150049948A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- voltage
- transistor
- feed forward
- connection node
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Electronic Switches (AREA)
Abstract
Description
본 발명은 통신 시스템에 적용될 수 있고 선형특성이 개선된 고주파 스위치에 관한 것이다.
The present invention relates to a high-frequency switch that can be applied to a communication system and has an improved linear characteristic.
일반적으로, 통신 시스템에 내장되는 반도체 집적회로에는, 안테나와 송신부/수신부 사이에서 고주파 신호의 전달경로를 제어하는 고주파 스위치 회로가 포함된다. 이러한 고주파 스위치 회로는 무선 LAN(Local Area Network) 뿐만 아니라, 블루투스(Bluetooth(상표)), 셀룰러 PCS(Personal Communication Services)/CDMA(Code Division Multiple Access)/WCDMA(Wideband Code Division Multiple Access)/TDMA(Time Division Multiple Access)/GSM(Global System/Standard for Mobile Communication) 등과 같은 통신 시스템에서 사용된다.Generally, a semiconductor integrated circuit built in a communication system includes a high-frequency switch circuit for controlling a propagation path of a high-frequency signal between an antenna and a transmitter / receiver. Such a high-frequency switch circuit can be used not only in a wireless LAN (Local Area Network) but also in Bluetooth (trademark), cellular PCS (Personal Communication Services), CDMA (Code Division Multiple Access), WCDMA (Wideband Code Division Multiple Access) Time Division Multiple Access) / GSM (Global System / Standard for Mobile Communication).
통상, 고주파 스위치 회로는, 시분할 다중화 방식(Time-Division Multiplexing: TDM)을 사용하는 다양한 통신 시스템에서 송신부와 수신부 사이에 사용된다. 이러한 고주파 스위치 회로를 사용함으로써 송신부와 수신부는 서로 교대로 온/오프(ON/OFF) 되기 때문에 시스템 전체 소비 파워를 낮출 수 있고, 송신부와 수신부 간의 간섭도 줄일 수 있다.
Generally, a high-frequency switch circuit is used between a transmitter and a receiver in various communication systems using Time-Division Multiplexing (TDM). By using such a high-frequency switch circuit, since the transmission section and the reception section alternately turn on / off (ON / OFF), the total power consumption of the system can be reduced and the interference between the transmission section and the reception section can be reduced.
이와 같은 고주파 스위치 회로에 대해, 낮은 삽입 손실(low insertion loss), 높은 격리도(high isolation), 빠른 스위칭 속도(high switching speed) 및 하이파워 처리 능력(high power handling capability)이 요구되며, 또한 대 신호의 입력 시에서도 낮은 고조파 왜곡, 즉 높은 선형성도 요구된다. For such high-frequency switch circuits, low insertion loss, high isolation, high switching speed and high power handling capability are required, Low harmonic distortion, i.e. high linearity, is also required at the input of the signal.
이 중에서 삽입손실(Insertion loss) 특성이 좋을수록 스위치에 의해 발생되는 수신부의 감도(sensitivity) 열화와 송신부의 송신 파워손실을 줄여준다. 파워 처리 능력(Power handling capability)은 송신부 출력 파워의 최대 출력 파워를 보장한다. 그리고 높은 격리도(High isolation) 특성은 송신부 동작시 오프되어 있는 수신부로의 영향을 최소화하며, 반대의 경우도 마찬가지이다. Among these, the better the insertion loss characteristic, the lower the sensitivity of the receiving part caused by the switch and the loss of transmission power of the transmitting part. Power handling capability ensures the maximum output power of the transmitter output power. The high isolation characteristic minimizes the influence on the receiver which is turned off when the transmitter is in operation, and vice versa.
특히 모바일 통신 시스템에서는 이 중 삽입 손실(insertion loss)과 파워 처리 능력(power handling capability)이 더 요구된다.
Particularly, insertion loss and power handling capability are required in the mobile communication system.
기존의 무선 통신기기에서, 고주파 스위치 회로는 복수의 송신부/수신부에 각각 접속되는 복수의 고주파 포트와, 안테나에 접속되는 공통 포트를 구비한다. In a conventional wireless communication device, a high-frequency switch circuit includes a plurality of high-frequency ports connected to a plurality of transmitting / receiving sections, and a common port connected to the antennas.
이러한 고주파 스위치 회로가 복수의 고주파 포트와 공통 포트 사이에서 고주파 신호의 전달경로를 제어함으로써, 고주파 스위치 회로에 접속된 복수의 송신부/수신부 중 하나가 선택되어 안테나에 전기적으로 접속될 수 있다.
This high-frequency switch circuit controls the propagation path of the high-frequency signal between the plurality of high-frequency ports and the common port, so that one of the plurality of transmitting / receiving sections connected to the high-frequency switch circuit can be selected and electrically connected to the antenna.
기존의 고주파 스위치 회로는, 각 고주파 포트와 공통 포트 사이의 고주파 신호의 전달경로를 전환하기 위하여, 각 고주파 포트와 공통 포트 사이에 연결된 스위치 회로부와, 각 고주파 포트와 접지 사이에 연결된 션트 회로부를 포함할 수 있다.A conventional high-frequency switch circuit includes a switch circuit portion connected between each high-frequency port and a common port, and a shunt circuit portion connected between each high-frequency port and the ground for switching the transmission path of a high-frequency signal between each high- can do.
이때, 상기 스위치 회로부는 송신 스위치 회로부(Tx SW)와 수신 스위치 회로부(Rx SW)로 이루어지고, 상기 송신 스위치 회로부 및 수신 스위치 회로부 각각은 복수의 반도체 스위치를 포함할 수 있다.At this time, the switch circuit section includes a transmission switch circuit section (Tx SW) and a reception switch circuit section (Rx SW), and each of the transmission switch circuit section and the reception switch circuit section may include a plurality of semiconductor switches.
상기 반도체 스위치는, SOI(Silicon On Insulator) 기판 상에 형성된 스위치 소자로서 MOS형 전계 효과 트랜지스터(MOSFET)로 이루어질 수 있다.
The semiconductor switch may be a MOS type field effect transistor (MOSFET) as a switching element formed on a SOI (Silicon On Insulator) substrate.
기존의 고주파 스위치 회로에서, 1개의 트랜지스터의 항복 전압(Break Down Voltage)보다 높은 큰 신호의 인가를 대비해서, 스위치 회로부는 복수의 트랜지스터가 스택(Stack)된 구조를 갖는다.In a conventional high-frequency switch circuit, the switch circuit portion has a structure in which a plurality of transistors are stacked in preparation for application of a large signal higher than breakdown voltage of one transistor.
복수의 트랜지스터가 스택(Stack)된 구조에서는, 정격전압보다 높은 큰 전압이 복수의 트랜지스터 각각에 분할되어 인가되므로 1개의 트랜지스터에 걸리는 전압은 낮아지게 되어, 트랜지스터가 큰 전압으로부터 보호될 수 있다.
In a structure in which a plurality of transistors are stacked, a large voltage higher than the rated voltage is applied to each of the plurality of transistors in a divided manner, so that the voltage applied to one transistor is lowered so that the transistor can be protected from a large voltage.
이와 같은 기존의 고주파 스위치 회로에서는, 송신 스위치 회로부 및 수신 스위치 회로부에 포함되는 트랜지스터 각각의 게이트에 트랜지스터의 문턱전압(Vth)보다 낮거나 높은 게이트 신호(Vg)가 제공됨에 따라, 상기 트랜지스터가 온 상태 또는 오프 상태로 제어될 수 있다. 이 게이트 신호(Vg)는 베이스 밴드 칩셋에서 제공될 수 있다.
In such a conventional high-frequency switch circuit, since the gate signal Vg lower or higher than the threshold voltage (Vth) of the transistor is provided to the gate of each transistor included in the transmission switch circuit section and the reception switch circuit section, Or OFF state. This gate signal Vg may be provided in the baseband chipset.
그러나, 기존의 고주파 스위치 회로에서, 고주파 스위치 회로가 송신모드(Tx mode) 동작 시, 수신 경로(Rx path) 스위치는 오프 동작하지만, 송신부에서 큰 파워 출력시 피크 전압에서 게이트의 전압(Vg)이 소스 전압(Vs)나 드레인 전압(Vd)보다 높은 구간이 발생하여 게이트-소스 전압(Vgs)이나 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 높은 상태가 발생하게 된다.However, in the conventional high-frequency switch circuit, when the high-frequency switch circuit operates in the transmission mode (Tx mode), the Rx path switch turns off, A period higher than the source voltage Vs or the drain voltage Vd is generated and the gate-source voltage Vgs or the gate-drain voltage Vgd is higher than the threshold voltage Vth.
이로 인해 낮은 파워와는 다르게, 큰 출력 파워에서는 수신 스위치 회로부의 트랜지스터가 온될 수 있으며, 이 트랜지스터를 통해 누설되는 파워가 발생하고, 이에 따라 선형특성이 나빠지는 문제점이 있다.
Therefore, unlike the low power, the transistor of the receiving switch circuit portion can be turned on at a large output power, and leaked power is generated through the transistor, thereby deteriorating the linear characteristic.
하기 선행기술문헌에 기재된 특허문헌 1은, 고주파 스위치 회로 및 반도체 장치에 관한 것으로, 송신 모드에서 수신 경로에 포함된 트랜지스터의 소스 전압을 게이트로 피드 포워딩시킴으로써, 높은 파워를 갖는 송신 신호가 인가되더라도 수신 경로의 트랜지스터가 오프상태를 유지시킬 수 있는 기술적 사항을 개시하고 있지 않다.
Patent Document 1 described in the following prior art document relates to a high-frequency switch circuit and a semiconductor device. In the transmission mode, by feeding-forwarding a source voltage of a transistor included in a receiving path to a gate, even if a transmission signal having a high power is applied, And does not disclose a technical point that the transistor of the path can maintain the OFF state.
본 발명은, 상기한 종래 기술의 문제점을 해결하기 위한 것으로써, 송신 모드에서 수신 경로에 포함된 트랜지스터의 소스 전압을 게이트로 피드 포워딩시킴으로써, 높은 파워를 갖는 송신 신호가 인가되더라도 수신 경로의 트랜지스터가 오프상태를 유지시킬 수 있어, 선형특성이 개선되는 고주파 스위치 회로를 제공한다.
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems of the prior art, and it is an object of the present invention to provide a method and a device for transmitting and receiving a source signal of a transistor included in a receive path, Off state can be maintained, and a linear characteristic is improved.
본 발명의 제1 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 수신 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및 상기 공통 접속 노드와 상기 제1 내지 제n 트랜지스터중 제1 트랜지스터의 게이트 사이에 연결된 제1 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고, 상기 제1 피드 포워드 스위치는 상기 공통 접속 노드의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 상기 제1 트랜지스터의 게이트에 전달하는 고주파 스위치 회로를 제안한다.
According to a first technical aspect of the present invention, there is provided a first signal port for signal transmission and reception and first to n-th (here, n is at least) connected in series between a common connection node connected to the antenna port 2) transistors, and is operated by a first gate signal; A second signal port for signal transmission and reception, a transmission switch circuit part connected in series between the common connection node and operated by a second gate signal; And a first feedforward switch connected between the common connection node and the gate of the first one of the first through n-th transistors; Wherein the first feedforward switch is turned off by a positive (+) voltage of a source voltage of the common connection node, and is turned on by a negative voltage of the source voltage, To the gate of the first transistor.
또한, 본 발명의 제2 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 수신 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및 상기 공통 접속 노드와 상기 제1 내지 제n 트랜지스터 각각의 게이트 사이에 연결된 제1 내지 제n 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고, 상기 제1 내지 제n 피드 포워드 스위치 각각은 상기 공통 접속 노드의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 해당 트랜지스터의 게이트에 전달하는 고주파 스위치 회로를 제안한다.
According to a second technical aspect of the present invention, there is provided a wireless communication system including first to n-th (where n is a natural number between 1 and n) connected in series between a first signal port for signal transmission and reception and a common connection node connected to an antenna port, A natural number of at least 2) transistors, and is operated by a first gate signal; A second signal port for signal transmission and reception, a transmission switch circuit part connected in series between the common connection node and operated by a second gate signal; And a first to an n-th feed forward switch connected between the common connection node and the gates of the first to the n-th transistors, respectively; Wherein each of the first to n < th > feedforward switches is turned off by a positive (+) voltage of a source voltage of the common connection node, and is turned on by a negative voltage of the source voltage, A high-frequency switch circuit for transmitting a negative voltage of a source voltage to a gate of the transistor.
본 발명의 제1 및 제2 기술적인 측면에서, 상기 제1 피드 포워드 스위치는, 오프 상태인 경우에는 제1 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제1 임피던스에 의해 감쇄시켜 상기 제1 트랜지스터의 게이트에 전달하도록 이루어질 수 있다.In the first and second technical aspects of the present invention, the first feedforward switch has a first impedance in the off state, so that the positive (+) voltage of the source voltage is attenuated by the first impedance To the gate of the first transistor.
상기 제1 피드 포워드 스위치는, 상기 공통 접속 노드에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제2 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.
The first feedforward switch may comprise a MOS transistor having a source coupled to the common connection node, a gate coupled to a ground potential, and a drain coupled to a gate of the second transistor.
본 발명의 제2 기술적인 측면에서, 상기 제k (여기서, k는 적어도 2인 자연수) 피드 포워드 스위치는, 오프 상태인 경우에는 제k 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제k 임피던스에 의해 감쇄시켜 상기 제k 트랜지스터의 게이트에 전달하도록 이루어질 수 있다.In the second technical aspect of the present invention, the feedforward switch of the kth (where k is a natural number of at least 2) has a k-th impedance in the off state, and the positive (+) voltage May be attenuated by the k-th impedance and transferred to the gate of the k-th transistor.
상기 제k 피드 포워드 스위치는, 상기 공통 접속 노드에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.
The kth feed forward switch may comprise a MOS transistor having a source coupled to the common connection node, a gate coupled to a ground potential, and a drain coupled to a gate of the kth transistor.
또한, 본 발명의 제3 기술적인 측면으로써, 본 발명은, 신호 송수신을 위한 제1 신호 포트와, 안테나 포트에 접속된 공통 접속 노드와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터를 포함하고, 제1 게이트 신호에 의해 동작되는 수신 스위치 회로부; 신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및 상기 제1 내지 제n 트랜지스터 각각의 소스 및 게이트 사이에 각각 연결된 제1 내지 제n 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고, 상기 제1 내지 제n 피드 포워드 스위치는 해당 트랜지스터의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 해당 트랜지스터의 게이트에 전달하는 고주파 스위치 회로를 제안한다.
According to a third technical aspect of the present invention, there is provided a wireless communication system comprising first to nth signal ports (n A natural number of at least 2) transistors, and is operated by a first gate signal; A second signal port for signal transmission and reception, a transmission switch circuit part connected in series between the common connection node and operated by a second gate signal; And a first to an n-th feed forward switch connected between a source and a gate of each of the first to n-th transistors, respectively; Wherein the first to n < th > feedforward switches are turned off by the positive (+) voltage of the source voltage of the transistor, and are turned on by the negative voltage of the source voltage, A high-frequency switch circuit for transmitting a negative voltage to the gate of the transistor is proposed.
본 발명의 제3 기술적인 측면에서, 상기 제1 피드 포워드 스위치는, 오프 상태인 경우에는 제1 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제1 임피던스에 의해 감쇄시켜 상기 제1 트랜지스터의 게이트에 전달하도록 이루어질 수 있다.In the third technical aspect of the present invention, the first feed forward switch has a first impedance when in the OFF state, and attenuates the positive (+) voltage of the source voltage by the first impedance, To the gate of one transistor.
상기 제1 피드 포워드 스위치는, 상기 제1 트랜지스터의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제1 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.The first feedforward switch may comprise a MOS transistor having a source coupled to the source of the first transistor, a gate coupled to a ground potential, and a drain coupled to a gate of the first transistor.
상기 제k 피드 포워드 스위치는, 오프 상태인 경우에는 제k 임피던스를 갖게 되어, 상기 트랜지스터의 소스 전압의 양의 전압을 제k 임피던스에 의해 감쇄시켜 상기 제k 트랜지스터의 게이트에 전달하도록 이루어질 수 있다.The kth feed forward switch has a k-th impedance when in the off state so that a positive voltage of the source voltage of the transistor is attenuated by the k-th impedance and is transmitted to the gate of the k-th transistor.
상기 제k 피드 포워드 스위치는, 상기 제k 트랜지스터의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.
The kth feed forward switch may comprise a MOS transistor having a source coupled to the source of the kth transistor, a gate coupled to a ground potential, and a drain coupled to a gate of the kth transistor.
본 발명에 의하면, 송신 모드에서 수신 경로에 포함된 트랜지스터의 소스 전압을 게이트로 피드 포워딩시킴으로써, 높은 파워를 갖는 송신 신호가 인가되더라도 수신 경로의 트랜지스터가 오프상태를 유지시킬 수 있다. According to the present invention, by feed-forwarding the source voltage of the transistor included in the reception path in the transmission mode to the gate, the transistor in the reception path can be kept in the OFF state even if a transmission signal having a high power is applied.
즉, 송신 모드에서 송신 신호의 양의 신호를 감쇄시켜 수신 경로의 트랜지스터의 게이트에 전달하고, 송신 신호의 음의 신호를 감쇄없이 그대로 수신 경로의 트랜지스터의 게이트에 전달함으로서, 높은 파워를 갖는 송신 신호가 인가되어도 수신 경로의 트랜지스터가 오프상태를 확실히 유지시할 수 있고, 이에 따라 선형특성이 개선될 수 있다.
That is, in the transmission mode, the positive signal of the transmission signal is attenuated and transmitted to the gate of the transistor in the reception path, and the negative signal of the transmission signal is transmitted to the gate of the transistor in the reception path without attenuation, The transistor of the receiving path can reliably maintain the OFF state, and therefore, the linear characteristic can be improved.
도 1은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제1 구현 예시도이다.
도 2는 본 발명의 실시 예에 따른 고주파 스위치 회로의 제2 구현 예시도이다.
도 3은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제3 구현 예시도이다.
도 4는 본 발명의 실시 예에 따른 게이트 전압의 파형 예시도이다.
도 5는 본 발명의 실시 예에 따른 피드 포워드 회로부의 오프동작 설명도이다.
도 6은 본 발명의 실시 예에 따른 피드 포워드 회로부의 온동작 설명도이다.
도 7은 기존의 고주파 스위치 회로의 소스 전압, 게이트 전압 및 드레인 전압 각각의 파형 예시도이다.
도 8은 본 발명의 실시 예에 따른 고주파 스위치 회로의 소스 전압, 게이트 전압 및 드레인 전압 각각의 파형 예시도이다.
도 9는 기존의 고주파 스위치 회로의 P1dB 그래프이다.
도 10은 본 발명의 실시 예에 따른 고주파 스위치 회로의 P1dB 그래프이다. 1 is a first embodiment of a high-frequency switch circuit according to an embodiment of the present invention.
2 is a second embodiment of a high-frequency switch circuit according to an embodiment of the present invention.
3 is a diagram illustrating a third embodiment of the high-frequency switch circuit according to the embodiment of the present invention.
4 is a waveform diagram of a gate voltage according to an embodiment of the present invention.
5 is an explanatory diagram of an off operation of the feed forward circuit section according to the embodiment of the present invention.
6 is an explanatory diagram of the on-operation of the feed forward circuit unit according to the embodiment of the present invention.
7 is a waveform diagram of each of a source voltage, a gate voltage and a drain voltage of a conventional high-frequency switch circuit.
8 is a waveform diagram of source voltage, gate voltage, and drain voltage of the high-frequency switch circuit according to the embodiment of the present invention.
9 is a graph of P1dB of a conventional high-frequency switch circuit.
10 is a graph of P1dB of the high-frequency switch circuit according to the embodiment of the present invention.
이하에서는, 본 발명은 설명되는 실시 예에 한정되지 않으며, 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다.It should be understood that the present invention is not limited to the embodiments described and that various changes may be made without departing from the spirit and scope of the present invention.
또한, 본 발명의 각 실시 예에 있어서, 하나의 예로써 설명되는 구조, 형상 및 수치는 본 발명의 기술적 사항의 이해를 돕기 위한 예에 불과하므로, 이에 한정되는 것이 아니라 본 발명의 정신 및 범위를 벗어나지 않으면서 다양하게 변경될 수 있음이 이해되어야 한다. 본 발명의 실시 예들은 서로 조합되어 다양한 새로운 실시 예가 만들어질 수 있다.In addition, in each embodiment of the present invention, the structure, shape, and numerical values described as an example are merely examples for helping understanding of the technical matters of the present invention, so that the spirit and scope of the present invention are not limited thereto. It should be understood that various changes may be made without departing from the spirit of the invention. Embodiments of the invention may be combined with one another to form various new embodiments.
그리고, 본 발명에 참조된 도면에서 본 발명의 전반적인 내용에 비추어 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
In the drawings referred to in the present invention, components having substantially the same configuration and function as those of the present invention will be denoted by the same reference numerals.
이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하기 위해서, 본 발명의 실시 예를 첨부한 도면을 참조하여 상세히 설명한다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention.
도 1은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제1 구현 예시도이고, 도 2는 본 발명의 실시 예에 따른 고주파 스위치 회로의 제2 구현 예시도이고, 도 3은 본 발명의 실시 예에 따른 고주파 스위치 회로의 제3 구현 예시도이다.
FIG. 1 is a first embodiment of a high-frequency switch circuit according to an embodiment of the present invention, FIG. 2 is a second embodiment of a high-frequency switch circuit according to an embodiment of the present invention, FIG. Frequency switching circuit according to a third embodiment of the present invention.
도 1, 도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 고주파 스위치 회로는, 수신 스위치 회로부(100), 송신 스위치 회로부(200) 및 피드 포워드 회로부(300)를 포함할 수 있다.1, 2, and 3, the high-frequency switch circuit according to the embodiment of the present invention may include a reception
상기 수신 스위치 회로부(100)는, 신호 송수신을 위한 제1 신호 포트(Rx)와, 안테나 포트(ANT)에 접속된 공통 접속 노드(NC)와의 사이에 직렬로 연결된 제1 내지 제n (여기서, n은 적어도 2인 자연수) 트랜지스터(M1~Mn)를 포함하고, 제1 게이트 신호(SG1)에 의해 스위칭 동작될 수 있다.The reception
예를 들어, 상기 수신 회로부(100)는, 수신모드에서 상기 제1 게이트 신호(SG1)가 하이레벨이 되면 온상태로 되어, 안테나 포트(ANT)를 통해 입력되는 수신 신호를 수신부(미도시)로 제공할 수 있다. 또는, 상기 수신 회로부(100)는, 송신모드에서 상기 제1 게이트 신호(SG1)가 로우레벨이 되면 오프상태로 될 수 있다.
For example, the
상기 송신 스위치 회로부(200)는, 신호 송수신을 위한 제2 신호 포트(Tx)와, 상기 공통 접속 노드(NC)와의 사이에 직렬로 연결되어, 제2 게이트 신호(SG2)에 의해 스위칭 동작될 수 있다.The transmission
예를 들어, 상기 송신 회로부(200)는, 송신모드에서 상기 제2 게이트 신호(SG2)가 하이레벨이 되면 온상태로 되어, 송신부(미도시)에서 고출력파워로 증폭된 송신신호를 안테나 포트(ANT)로 제공할 수 있다. 또는, 상기 송신 회로부(200)는, 수신모드에서 상기 제2 게이트 신호(SG2)가 로우레벨이 되면 오프상태로 될 수 있다. 여기서, 상기 제1 및 제2 게이트 신호(SG1,SG2)는 베이스밴드 회로부 또는 별도의 신호 처리기 또는 제어기 등에 의해 제공될 수 있다.
For example, when the second gate signal SG2 is at the high level in the transmission mode, the
먼저, 도 1을 참조하면, 피드 포워드 회로부(300)는, 상기 공통 접속 노드(NC)와 상기 제1 내지 제n 트랜지스터(M1~Mn)중 제1 트랜지스터(M1)의 게이트 사이에 연결된 제1 피드 포워드 스위치(FFS1)를 포함할 수 있다.1, the
상기 제1 피드 포워드 스위치(FFS1)는, 상기 공통 접속 노드(NC)에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제1 트랜지스터(M1)의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.
The first feed forward switch FFS1 may comprise a MOS transistor having a source connected to the common connection node NC, a gate connected to the ground potential, and a drain connected to the gate of the first transistor M1.
다음, 도 2를 참조하면, 상기 피드 포워드 회로부(300)는, 상기 공통 접속 노드(NC)와 상기 제1 내지 제n 트랜지스터(M1~Mn) 각각의 게이트 사이에 연결된 제1 내지 제n 피드 포워드 스위치(FFS1~FFSn)를 포함할 수 있다.2, the
상기 제1 피드 포워드 스위치(FFS2)는, 상기 공통 접속 노드(NC)에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제2 트랜지스터(M2)의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다. The first feedforward switch FFS2 may comprise a MOS transistor having a source connected to the common connection node NC, a gate connected to the ground potential, and a drain connected to the gate of the second transistor M2.
또한, 상기 제k (여기서, k는 적어도 2인 자연수) 피드 포워드 스위치(FFSk)는, 상기 공통 접속 노드(NC)에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터(Mk)의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.
Further, the feed forward switch FFSk of the kth (where k is a natural number of at least 2) is connected to the source connected to the common connection node NC, the gate connected to the ground potential and the gate of the kth transistor Mk And a MOS transistor having a drain connected thereto.
그리고, 도 3을 참조하면, 상기 피드 포워드 회로부(300)는, 상기 제1 내지 제n 트랜지스터(M1~Mn) 각각의 소스 및 게이트 사이에 각각 연결된 제1 내지 제n 피드 포워드 스위치(FFS1~FFSn)를 포함할 수 있다.3, the feed
상기 제1 피드 포워드 스위치(FFS1)는, 상기 제1 트랜지스터(M1)의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제1 트랜지스터(M1)의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.The first feed forward switch FFS1 may comprise a MOS transistor having a source connected to the source of the first transistor M1, a gate connected to the ground potential and a drain connected to the gate of the first transistor M1 .
또한, 상기 제k 피드 포워드 스위치(FFSk)는, 상기 제k 트랜지스터(Mk)의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터(Mk)의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어질 수 있다.
The kth feed forward switch FFSk comprises a MOS transistor having a source connected to the source of the k-th transistor Mk, a gate connected to the ground potential and a drain connected to the gate of the k-th transistor Mk .
도 4는 본 발명의 실시 예에 따른 게이트 전압의 파형 예시도이고, 도 5는 본 발명의 실시 예에 따른 피드 포워드 회로부의 오프동작 설명도이고, 도 6은 본 발명의 실시 예에 따른 피드 포워드 회로부의 온동작 설명도이다.5 is a diagram illustrating an off operation of a feed forward circuit according to an embodiment of the present invention, and FIG. 6 is a diagram illustrating an example of a feed forward circuit according to an embodiment of the present invention. Fig.
도 4는 상기 송신부(미도시)에서 고출력파워로 증폭된 송신신호로써, 공통 접속 노드(NC)를 경유해 제1 피드 포워드 스위치(FFS1)에 인가되는 소스전압(Vs)을 예를 들어 도시하였다. 도 4에는 양(+)의 전압이 +7.5V이고, 소스전압(Vs)의 음(-)의 전압이 -7.5V인 소스전압(Vs)을 보이고 있다.
4 shows a source voltage Vs applied to the first feed forward switch FFS1 via the common connection node NC as a transmission signal amplified by the high output power in the transmitter (not shown) . In Fig. 4, the source voltage Vs having a positive (+) voltage of +7.5 V and the negative (-) voltage of the source voltage Vs being -7.5 V is shown.
먼저, 도 1 내지 도 6을 참조하여 제1 피드 포워드 스위치(FFS1)에 대해 설명한다. First, the first feedforward switch FFS1 will be described with reference to Figs. 1 to 6. Fig.
본 발명의 실시 예에 따른 고주파 스위치 회로가 송신모드로 동작하는 경우, 상기 송신부(미도시)에서 고출력파워로 증폭된 송신신호(Vs)(도 4 참조)가 공통 접속 노드(NC)를 통해 안테나 포트(ANT)로 제공될 수 있다.When the high-frequency switch circuit according to the embodiment of the present invention operates in the transmission mode, the transmission signal Vs (see FIG. 4) amplified by the high output power in the transmitter (not shown) Port (ANT).
상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유해 제1 피드 포워드 스위치(FFS1)에 소스전압(Vs)으로 인가되면, 상기 제1 피드 포워드 스위치(FFS1)의 게이트의 접지 전위와 도 5에 도시한 바와 같이 상기 소스 전압(Vs)의 양(+)의 전압에 의해서, 상기 제1 피드 포워드 스위치(FFS1)는 오프 상태로 되어, 제1 트랜지스터(M1)의 게이트 전압은 드레인 전압과 거의 동일하도록 감쇄되어, 상기 제1 트랜지스터(M1)의 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮으므로 상기 제1 피드 포워드 스위치(FFS1)는 오프상태로 될 수 있다.When the transmission signal of the high output power is applied as the source voltage (Vs) to the first feed forward switch (FFS1) via the common connection node (NC), the ground potential of the gate of the first feedforward switch (FFS1) The first feedforward switch FFS1 is turned off by the positive voltage of the source voltage Vs so that the gate voltage of the first transistor M1 becomes equal to the drain voltage The first feed forward switch FFS1 can be turned off since the gate-drain voltage Vgd of the first transistor M1 is lower than the threshold voltage Vth.
이때, 상기 제1 피드 포워드 스위치(FFS1)는, 오프 상태인 경우에는 교류 저항인 제1 임피던스를 갖게 되고, 상기 소스 전압(Vs)의 양(+)의 전압이 제1 임피던스에 의해 감쇄되어 상기 제1 트랜지스터(M1)의 게이트에 전달될 수 있다. 도 4 및 도 5에 도시한 바와 같이, 상기 소스 전압(Vs)의 양(+)의 전압이 +7.5V인 경우, 상기 제1 트랜지스터(M1)의 게이트 전압(Vg) 및 드레인 전압(Vd) 각각은 +3.5V가 될 수 있다. 이와 같이 상기 제1 트랜지스터(M1)의 게이트 전압과 드레인 전압이 거의 동일하므로 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮게 되므로, 결국 제1 트랜지스터(M1)는 오프상태를 계속 유지할 수 있다.
At this time, the first feedforward switch FFS1 has a first impedance which is an AC resistance when in the off state, and the positive (+) voltage of the source voltage Vs is attenuated by the first impedance, And may be transmitted to the gate of the first transistor M1. 4 and 5, the gate voltage Vg and the drain voltage Vd of the first transistor M1 may be set to a positive voltage when the positive voltage of the source voltage Vs is + Each can be + 3.5V. Since the gate voltage and the drain voltage of the first transistor M1 are substantially equal to each other, the gate-drain voltage Vgd is lower than the threshold voltage Vth. As a result, the first transistor M1 can be kept in the off state have.
또한, 상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유해 제1 피드 포워드 스위치(FFS1)에 소스전압(Vs)으로 인가되면, 상기 제1 피드 포워드 스위치(FFS1)는 그 게이트의 접지 전위와 도 6에 도시한 바와 같이 상기 소스 전압(Vs)의 음(-)의 전압에 의해 온상태로 될 수 있다.When the transmission signal of the high output power is applied as the source voltage Vs to the first feed forward switch FFS1 via the common connection node NC, the first feed forward switch FFS1 is grounded to the ground And can be turned on by the potential and the negative (-) voltage of the source voltage Vs as shown in FIG.
이때, 상기 제1 피드 포워드 스위치(FFS1)는, 온상태인 경우에는 상기 소스 전압(Vs)의 음의 전압을 상기 제1 트랜지스터(M1)의 게이트에 그대로 전달할 수 있다. 도 4 및 도 6에 도시한 바와 같이, 상기 소스 전압(Vs)의 음(-)의 전압이 -7.5V인 경우, 상기 제1 트랜지스터(M1)의 게이트 전압(Vg)도 -7.5V가 될 수 있다. 이와 같이 상기 제1 트랜지스터(M1)의 게이트 전압(Vg)이 소스 전압(Vs)과 거의 같게 되므로 제1 트랜지스터(M1)는 오프상태를 계속 유지할 수 있다.
At this time, the first feedforward switch FFS1 can transmit the negative voltage of the source voltage Vs to the gate of the first transistor M1 as it is in the ON state. As shown in FIGS. 4 and 6, when the negative voltage of the source voltage Vs is -7.5 V, the gate voltage Vg of the first transistor M1 also becomes -7.5 V . Since the gate voltage Vg of the first transistor M1 is substantially equal to the source voltage Vs, the first transistor M1 can maintain the off state.
전술한 바와 같이, 상기 제1 피드 포워드 스위치(FFS1)의 동작에 의해서, 상기 제1 트랜지스터(M1)의 소스에 소스 전압으로 고출력파워의 송신신호가 인가되더라도 상기 제1 트랜지스터(M1)는 항상 오프상태를 계속 유지할 수 있다.
As described above, even if a transmission signal of high output power is applied to the source of the first transistor M1 as a source voltage by the operation of the first feed forward switch FFS1, the first transistor M1 is always off State can be maintained.
다음, 도 2를 참조하여 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn)에 대해 설명한다.
Next, the second to n-th feedforward switches FFS2 to FFSn will be described with reference to Fig.
상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유해 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각에 소스전압(Vs)으로 인가되면, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각의 게이트의 접지 전위와 도 4에 도시한 바와 같이 상기 소스 전압(Vs)의 양(+)의 전압에 의해서, 상기 제1 내지 제n 피드 포워드 스위치(FFS1~FFSn) 각각은 오프 상태로 되어, 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트 전압은 드레인 전압과 거의 동일하도록 감쇄되어, 상기 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮으므로 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은 오프상태로 될 수 있다.When the transmission signal of the high output power is applied as the source voltage Vs to the second to nth feedforward switches FFS2 to FFSn via the common node NC, the second to the nth feedforward switches The first through the n-th feed forward switches FFS1 through FFSn are turned on by the ground potential of each of the gates FFS2 through FFSn and the positive voltage of the source voltage Vs as shown in Fig. The gate voltage of each of the second to the n-th transistors M2 to Mn is attenuated to be substantially equal to the drain voltage so that the gate-drain voltage Vgd of each of the second to the n-th transistors M2 to Mn Is lower than the threshold voltage Vth, the second to nth feedforward switches FFS2 to FFSn may be turned off.
이때, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은, 오프 상태인 경우에는 교류 저항인 제2 내지 제n 임피던스를 각각 갖게 되어, 상기 소스 전압(Vs)의 양(+)의 전압을 자신의 해당 임피던스에 의해 감쇄시켜 상기 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트에 전달할 수 있다. 이 경우에는 상기 제1 내지 제n 트랜지스터(M1~Mn) 각각의 게이트 전압(Vg) 및 드레인 전압(Vd) 각각은 +3.5V가 될 수 있다. 이와 같이 상기 제1 트랜지스터(M1)의 게이트 전압과 드레인 전압이 거의 동일하므로 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮게 되므로, 결국 제1 트랜지스터(M1)는 오프상태를 계속 유지할 수 있다.
At this time, each of the second to n-th feedforward switches FFS2 to FFSn has second to n-th impedances, which are alternating current resistances, in the off state, The voltage can be attenuated by its corresponding impedance and transmitted to the gates of the second to the n-th transistors M2 to Mn. In this case, the gate voltage Vg and the drain voltage Vd of each of the first to the n-th transistors M1 to Mn may be + 3.5V. Since the gate voltage and the drain voltage of the first transistor M1 are substantially equal to each other, the gate-drain voltage Vgd is lower than the threshold voltage Vth. As a result, the first transistor M1 can be kept in the off state have.
또한, 상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유해 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각에 소스전압(Vs)으로 인가되면, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은 자신의 게이트가 접지 전위이므로 상기 소스 전압(Vs)의 음(-)의 전압에 의해 온상태로 될 수 있다.When the transmission signal of the high output power is applied to each of the second to the n-th feedforward switches FFS2 to FFSn via the common connection node NC as the source voltage Vs, Each of the switches FFS2 to FFSn can be turned on by the negative voltage of the source voltage Vs since its gate is at the ground potential.
이때, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은, 온상태인 경우에는 상기 소스 전압(Vs)의 음의 전압을 상기 제2 내지 제n 트랜지스터(M1~Mn)각각의 게이트에 그대로 전달할 수 있다. 이 경우에는 상기 제2 내지 제n 트랜지스터(M1~Mn) 각각의 게이트 전압(Vg)이 소스 전압(Vs)과 거의 같게 되므로 게이트-소스 전압(Vgs)이 문턱전압(Vth)보다 낮으므로 제2 내지 제n 트랜지스터(M1~Mn) 각각은 오프상태를 계속 유지할 수 있다.
At this time, each of the second to n-th feedforward switches FFS2 to FFSn is turned on when a negative voltage of the source voltage Vs is applied to the gate of each of the second to the n-th transistors M1 to Mn, As shown in FIG. In this case, since the gate voltage Vg of each of the second to the n-th transistors M1 to Mn is substantially equal to the source voltage Vs, the gate-source voltage Vgs is lower than the threshold voltage Vth, Each of the n-th transistors M1 to Mn can maintain the off state.
전술한 바와 같이, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각의 동작에 의해서, 상기 제2 내지 제n 트랜지스터(M1~Mn) 각각의 소스에 소스 전압으로 고출력파워의 송신신호가 인가되더라도 상기 제1 내지 제n 트랜지스터(M1~Mn)는 항상 오프상태를 계속 유지할 수 있다.
As described above, by the operation of each of the second to n-th feed forward switches FFS2 to FFSn, the transmission signal of the high output power is supplied to the sources of the second to the n-th transistors M1 to Mn as the source voltage The first to the n-th transistors M1 to Mn can always maintain the off state.
그리고, 도 3을 참조하여 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn)에 대해 설명한다.
The second to n-th feedforward switches FFS2 to FFSn will be described with reference to Fig.
상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유하고, 제2 내지 제N 트랜지스터(M2~Mn)중 적어도 하나를 더 경우해 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각에 소스전압(Vs)으로 인가되면, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각의 게이트의 접지 전위와 도 4에 도시한 바와 같이 상기 소스 전압(Vs)의 양(+)의 전압에 의해서, 상기 제2 내지 제n 피드 포워드 스위치(FFS1~FFSn) 각각은 오프 상태로 되어, 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트 전압은 드레인 전압과 거의 동일하도록 감쇄되어, 상기 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮게 되므로, 결국 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은 오프상태로 될 수 있다.When the transmission signal of the high output power passes through the common connection node NC and at least one of the second to Nth transistors M2 to Mn is added to each of the second to nth feedforward switches FFS2 to FFSn (+) Voltage of the source voltage (Vs), as shown in Fig. 4, and the ground potential of the gate of each of the second to the nth feedforward switches FFS2 to FFSn, Each of the second to the n-th feedforward switches FFS1 to FFSn is turned off, and the gate voltages of the second to the n-th transistors M2 to Mn are attenuated so as to be substantially equal to the drain voltage, The gate-drain voltage Vgd of each of the second to the n-th transistors M2 to Mn is lower than the threshold voltage Vth so that the second to nth feedforward switches FFS2 to FFSn are turned off .
이때, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은, 오프 상태인 경우에는 교류 저항인 제2 내지 제n 임피던스를 각각 갖게 되어, 자신의 소스 전압(Vs)의 양(+)의 전압을 자신의 해당 임피던스에 의해 감쇄시켜 상기 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트에 전달할 수 있다. 이 경우에는 상기 제2 내지 제n 트랜지스터(M2~Mn) 각각의 게이트 전압과 드레인 전압이 거의 동일하므로 게이트-드레인 전압(Vgd)이 문턱전압(Vth)보다 낮게 되므로, 결국 제1 트랜지스터(M1)는 오프상태를 계속 유지할 수 있다.At this time, each of the second to n-th feedforward switches FFS2 to FFSn has the second to n-th impedances, which are the AC resistances, when they are in the off state, To the gates of the second to the n < th > transistors M2 to Mn by attenuating the voltage of the second transistor M2 through its corresponding impedance. In this case, the gate-drain voltage Vgd is lower than the threshold voltage Vth because the gate voltage and the drain voltage of each of the second to the n-th transistors M2 to Mn are substantially equal to each other. Can maintain the OFF state.
여기서, 상기 제1 내지 제n 임피던스는 제1 내지 제n 피드 포워드 스위치(FFS1~FFSn) 각각이 MOS트랜지스터로 이루어질 때, 각 MOS 트랜지스터가 오프상태에서 갖게 되는 기생 커패시턴스에 해당될 수 있다.
Here, the first to n-th impedances may correspond to parasitic capacitances of the respective MOS transistors when the first to n-th feedforward switches FFS1 to FFSn are MOS transistors.
또한, 상기 고출력파워의 송신신호가 공통 접속 노드(NC)를 경유하고, 제2 내지 제N 트랜지스터(M2~Mn)중 적어도 하나를 더 경우해 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각에 소스전압(Vs)으로 인가되면, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은 자신의 게이트가 접지 전위이므로 상기 소스 전압(Vs)의 음(-)의 전압에 의해 온상태로 될 수 있다.The second to n-th feedforward switches FFS2 to FFSn may be provided when the transmission signal of the high output power passes through the common connection node NC and at least one of the second to Nth transistors M2 to Mn is added. Each of the second through the n-th feedforward switches FFS2 through FFSn is turned on by the negative voltage of the source voltage Vs because its gate is at the ground potential, State.
이때, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각은, 온상태인 경우에는 상기 소스 전압(Vs)의 음의 전압을 상기 제2 내지 제n 트랜지스터(M1~Mn)각각의 게이트에 그대로 전달할 수 있다. 이 경우에는 상기 제2 내지 제n 트랜지스터(M1~Mn) 각각의 게이트 전압(Vg)이 소스 전압(Vs)과 거의 같게 되므로 게이트-소스 전압(Vgs)이 문턱전압(Vth)보다 낮으므로 제2 내지 제n 트랜지스터(M1~Mn) 각각은 오프상태를 계속 유지할 수 있다.
At this time, each of the second to n-th feedforward switches FFS2 to FFSn is turned on when a negative voltage of the source voltage Vs is applied to the gate of each of the second to the n-th transistors M1 to Mn, As shown in FIG. In this case, since the gate voltage Vg of each of the second to the n-th transistors M1 to Mn is substantially equal to the source voltage Vs, the gate-source voltage Vgs is lower than the threshold voltage Vth, Each of the n-th transistors M1 to Mn can maintain the off state.
전술한 바와 같이, 상기 제2 내지 제n 피드 포워드 스위치(FFS2~FFSn) 각각의 동작에 의해서, 상기 제2 내지 제n 트랜지스터(M1~Mn) 각각의 소스에 소스 전압으로 고출력파워의 송신신호가 인가되더라도 상기 제2 내지 제n 트랜지스터(M2~Mn)는 항상 오프상태를 계속 유지할 수 있다.
As described above, by the operation of each of the second to n-th feed forward switches FFS2 to FFSn, the transmission signal of the high output power is supplied to the sources of the second to the n-th transistors M1 to Mn as the source voltage The second to the n-th transistors M2 to Mn can always maintain the off state.
도 7은 기존의 고주파 스위치 회로의 소스 전압, 게이트 전압 및 드레인 전압 각각의 파형 예시도이고, 도 8은 본 발명의 실시 예에 따른 고주파 스위치 회로의 소스 전압, 게이트 전압 및 드레인 전압 각각의 파형 예시도이다.FIG. 7 is a waveform diagram of each of a source voltage, a gate voltage, and a drain voltage of a conventional high-frequency switch circuit, and FIG. 8 is an example of waveforms of a source voltage, a gate voltage, and a drain voltage of the high-frequency switch circuit according to the embodiment of the present invention .
도 7을 참조하면, 기존의 고주파 스위치 회로의 소스 전압(Vs), 게이트 전압(Vg) 및 드레인 전압(Vd)은 수신 스위치 회로부의 트랜지스터가 오프되어 임피던스로 작용하므로 점차 스윙 레벨이 낮아지는 것을 알 수 있고, 특히 게이트-소스 전압(Vgs)이 트랜지스터의 문턱전압(Vth)보다 높게 될 수 있음을 보이고 있다.
7, the source voltage Vs, the gate voltage Vg, and the drain voltage Vd of the conventional high-frequency switch circuit are turned off by the transistors of the receiving switch circuit portion to act as impedances, And it is shown that the gate-source voltage Vgs can be higher than the threshold voltage Vth of the transistor.
반면, 도 8을 참조하면, 본 발명의 실시 예에 따른 소스 전압(Vs), 게이트 전압(Vg) 및 드레인 전압(Vd)은 수신 스위치 회로부의 트랜지스터가 오프되어 임피던스로 작용하는 것과는 관계없이 피드 포워드 회로부(300)의 동작에 따라 소스 전압(Vg)이 결정된다. 즉, CA1에 보인 바와 같이 소스 전압(Vg)의 양 전압 스윙은 작아져서 드레인 전압과 거의 같아지고, CA2에 보인 바와 같이 소스 전압(Vg)의 음 전압 스윙은 더 커져서 소스 전압(Vs)과 거의 같아지는 것을 알 수 있으며, 소스 전압(Vg)의 양 전압 스윙은 작아지고, 음 전압 스윙은 더 커지는 것을 알 수 있으며, 여기서, 양의 전압에서는 게이트-드레인 전압(Vgd)이 트랜지스터의 문턱전압(Vth)보다 작게 될 수 있음을 보이고 있고, 음의 전압에서는, 게이트-소스 전압(Vgs)이 트랜지스터의 문턱전압(Vth)보다 작게 될 수 있음을 보이고 있다.
8, the source voltage Vs, the gate voltage Vg, and the drain voltage Vd according to the embodiment of the present invention are set such that the feedforward The source voltage (Vg) is determined by the operation of the circuit part (300). That is, as shown in CA1, the positive voltage swing of the source voltage Vg becomes smaller and becomes substantially equal to the drain voltage, and the negative voltage swing of the source voltage Vg becomes larger as shown in CA2, The positive voltage swing becomes larger and the negative voltage swing becomes larger where the gate-drain voltage Vgd becomes higher than the threshold voltage of the transistor Vth), and it can be seen that, at a negative voltage, the gate-source voltage Vgs can be made smaller than the threshold voltage Vth of the transistor.
도 9는 기존의 고주파 스위치 회로의 P1dB 그래프이이고, 도 10은 본 발명의 실시 예에 따른 고주파 스위치 회로의 P1dB 그래프이다. FIG. 9 is a P1dB graph of a conventional high-frequency switch circuit, and FIG. 10 is a P1dB graph of a high-frequency switch circuit according to an embodiment of the present invention.
도 8 및 도 9는 송신부에서 제공되는 신호를 ANT단에서 측정하는 경우, 1dB 낮아지는 점을 의미하는 P1dB 그래프를 보이고 있다. 여기서, G1은 측정 파워이고, G2는 P1dB에 해당되는 가상선을 의미하고, 세로는 출력 P1dB이고, 가로는 입력 P1dB이다. 따라서, 두 그래프(G1,G2)가 만나는 지점이 P1dB이며, 이 지점까지 선형성이 있음을 의미한다.FIG. 8 and FIG. 9 show a P1dB graph indicating that the signal provided by the transmitter is lowered by 1 dB when measured at the ANT stage. Here, G1 is the measurement power, G2 is the imaginary line corresponding to P1dB, the vertical is the output P1dB, and the horizontal is the input P1dB. Therefore, the point at which the two graphs G1 and G2 meet is P1dB, which means that there is linearity up to this point.
도 8을 참조하면, 기존의 고주파 스위치 회로의 출력 P1dB 지점은 27.4077dBm이고, 도 9를 참조하면, 본 발명의 실시 예에 따른 고주파 스위치 회로의 출력 P1dB 지점은 34.0857dBm이다. 이에 따라 본 발명의 실시 예에 따른 고주파 스위치 회로에 의해 선형성이 개선되었음을 알 수 있다.
Referring to FIG. 8, the output P1dB point of the conventional high-frequency switch circuit is 27.4077 dBm. Referring to FIG. 9, the output P1dB point of the high-frequency switch circuit according to the embodiment of the present invention is 34.0857 dBm. Accordingly, it can be seen that the linearity is improved by the high-frequency switch circuit according to the embodiment of the present invention.
100: 수신 스위치 회로부
200: 송신 스위치 회로부
300: 피드 포워드 회로부
Rx: 제1 신호 포트
Tx: 제2 신호 포트
ANT: 안테나 포트
NC: 공통 접속 노드
SG1: 제1 게이트 신호
SG2: 제2 게이트 신호
Vs: 소스 전압
Vg: 게이트 전압
Vd: 드레인 전압
FFS1~FFSn: 제1 내지 제n 피드 포워드 스위치
FFSk: 제k 피드 포워드 스위치
M1~Mn: 제1 내지 제n 트랜지스터100: Receive switch circuit section
200: Transmission switch circuit section
300: Feedforward circuit section
Rx: first signal port
Tx: second signal port
ANT: antenna port
NC: common access node
SG1: first gate signal
SG2: second gate signal
Vs: source voltage
Vg: gate voltage
Vd: drain voltage
FFS1 to FFSn: First to nth feedforward switches
FFSk: kth feed forward switch
M1 to Mn: first to nth transistors
Claims (13)
신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및
상기 공통 접속 노드와 상기 제1 내지 제n 트랜지스터중 제1 트랜지스터의 게이트 사이에 연결된 제1 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고,
상기 제1 피드 포워드 스위치는 상기 공통 접속 노드의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 상기 제1 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
(N is an integer of at least 2) transistors connected in series between a first signal port for signal transmission and reception and a common connection node connected to the antenna port, A receiving switch circuit portion operated by the receiving switch circuit portion;
A second signal port for signal transmission and reception, a transmission switch circuit part connected in series between the common connection node and operated by a second gate signal; And
A feed forward circuit portion including a first feed forward switch connected between the common connection node and a gate of a first one of the first through n-th transistors; Lt; / RTI >
Wherein the first feedforward switch is turned off by a positive (+) voltage of a source voltage of the common connection node, and is turned on by a negative voltage of the source voltage, To the gate of the first transistor.
오프 상태인 경우에는 제1 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제1 임피던스에 의해 감쇄시켜 상기 제1 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
2. The feed forward switch of claim 1,
Off state, a first impedance is obtained, and a positive (+) voltage of the source voltage is attenuated by a first impedance and transmitted to a gate of the first transistor.
상기 공통 접속 노드에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제1 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어진 고주파 스위치 회로.
3. The apparatus of claim 2, wherein the first feedforward switch comprises:
A MOS transistor having a source connected to the common connection node, a gate connected to the ground potential, and a drain connected to the gate of the first transistor.
신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및
상기 공통 접속 노드와 상기 제1 내지 제n 트랜지스터 각각의 게이트 사이에 연결된 제1 내지 제n 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고,
상기 제1 내지 제n 피드 포워드 스위치 각각은 상기 공통 접속 노드의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 해당 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
(N is an integer of at least 2) transistors connected in series between a first signal port for signal transmission and reception and a common connection node connected to the antenna port, A receiving switch circuit portion operated by the receiving switch circuit portion;
A second signal port for signal transmission and reception, a transmission switch circuit part connected in series between the common connection node and operated by a second gate signal; And
A feed forward circuit part including first to n-th feed forward switches connected between the common connection node and the gates of the first to the n-th transistors; Lt; / RTI >
Wherein each of the first to n < th > feedforward switches is turned off by a positive (+) voltage of a source voltage of the common connection node, and is turned on by a negative voltage of the source voltage, To the gate of the transistor.
오프 상태인 경우에는 제1 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제1 임피던스에 의해 감쇄시켜 상기 제1 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
5. The feed forward switch of claim 4, wherein the first feed forward switch comprises:
Off state, a first impedance is obtained, and a positive (+) voltage of the source voltage is attenuated by a first impedance and transmitted to a gate of the first transistor.
상기 공통 접속 노드에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제2 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어진 고주파 스위치 회로.
6. The apparatus of claim 5, wherein the first feedforward switch comprises:
And a MOS transistor having a source connected to the common connection node, a gate connected to the ground potential, and a drain connected to the gate of the second transistor.
오프 상태인 경우에는 제k 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제k 임피던스에 의해 감쇄시켜 상기 제k 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
6. The method of claim 5, wherein the k feed forward switch (k is a natural number of at least 2)
Off state and has a k-th impedance, and attenuates a voltage of positive (+) voltage of the source voltage by a k-th impedance and transfers it to a gate of the k-th transistor.
상기 공통 접속 노드에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어진 고주파 스위치 회로.
8. The apparatus of claim 7, wherein the kth feed forward switch comprises:
A MOS transistor having a source connected to the common connection node, a gate connected to the ground potential, and a drain connected to the gate of the k-th transistor.
신호 송수신을 위한 제2 신호 포트와, 상기 공통 접속 노드와의 사이에 직렬로 연결되어, 제2 게이트 신호에 의해 동작되는 송신 스위치 회로부; 및
상기 제1 내지 제n 트랜지스터 각각의 소스 및 게이트 사이에 각각 연결된 제1 내지 제n 피드 포워드 스위치를 포함하는 피드 포워드 회로부; 를 포함하고,
상기 제1 내지 제n 피드 포워드 스위치는 해당 트랜지스터의 소스 전압의 양(+)의 전압에 의해 오프상태로 되고, 상기 소스 전압의 음의 전압에 의해 온상태로 되어 상기 소스 전압의 음의 전압을 해당 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
(N is an integer of at least 2) transistors connected in series between a first signal port for signal transmission and reception and a common connection node connected to the antenna port, A receiving switch circuit portion operated by the receiving switch circuit portion;
A second signal port for signal transmission and reception, a transmission switch circuit part connected in series between the common connection node and operated by a second gate signal; And
A feed forward circuit portion including first through n-th feed forward switches respectively connected between a source and a gate of each of the first through n-th transistors; Lt; / RTI >
The first to n < th > feedforward switches are turned off by the positive (+) voltage of the source voltage of the transistor, and are turned on by the negative voltage of the source voltage, To the gate of the transistor.
오프 상태인 경우에는 제1 임피던스를 갖게 되어, 상기 소스 전압의 양(+)의 전압을 제1 임피던스에 의해 감쇄시켜 상기 제1 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
10. The feed forward switch of claim 9, wherein the first feed forward switch comprises:
Off state, a first impedance is obtained, and a positive (+) voltage of the source voltage is attenuated by a first impedance and transmitted to a gate of the first transistor.
상기 제1 트랜지스터의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제1 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어진 고주파 스위치 회로.
11. The feed forward switch of claim 10, wherein the first feed forward switch comprises:
A MOS transistor having a source connected to the source of the first transistor, a gate connected to the ground potential, and a drain connected to the gate of the first transistor.
오프 상태인 경우에는 제k 임피던스를 갖게 되어, 상기 트랜지스터의 소스 전압의 양의 전압을 제k 임피던스에 의해 감쇄시켜 상기 제k 트랜지스터의 게이트에 전달하는 고주파 스위치 회로.
10. The feed forward switch of claim 9, wherein the k feed forward switch (k is a natural number of at least 2)
Off state and has a k-th impedance, and attenuates a positive voltage of the source voltage of the transistor by the k-th impedance and transfers it to the gate of the k-th transistor.
상기 제k 트랜지스터의 소스에 연결된 소스, 접지 전위에 연결된 게이트 및 상기 제k 트랜지스터의 게이트에 연결된 드레인을 갖는 MOS 트랜지스터로 이루어진 고주파 스위치 회로. 13. The apparatus of claim 12, wherein the kth feed forward switch comprises:
And a MOS transistor having a source connected to the source of the k-th transistor, a gate connected to the ground potential, and a drain connected to the gate of the k-th transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130131166A KR101588933B1 (en) | 2013-10-31 | 2013-10-31 | Radio frequency switch circuit with advanced linearity |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130131166A KR101588933B1 (en) | 2013-10-31 | 2013-10-31 | Radio frequency switch circuit with advanced linearity |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150049948A true KR20150049948A (en) | 2015-05-08 |
| KR101588933B1 KR101588933B1 (en) | 2016-01-26 |
Family
ID=53387931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130131166A KR101588933B1 (en) | 2013-10-31 | 2013-10-31 | Radio frequency switch circuit with advanced linearity |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101588933B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024022225A1 (en) * | 2022-07-25 | 2024-02-01 | 上海唯捷创芯电子技术有限公司 | Radio frequency switching circuit having high tolerance power, chip and electronic device thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259112A (en) | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | High-frequency switching circuit and semiconductor device |
| JP2009124653A (en) * | 2007-11-19 | 2009-06-04 | Renesas Technology Corp | High frequency switching circuit |
| KR101175905B1 (en) * | 2011-07-19 | 2012-08-21 | 삼성전기주식회사 | An rf antenna swithch circuit, a high-frequency antenna component and a mobile communication device |
| KR101319731B1 (en) * | 2012-04-26 | 2013-10-17 | 삼성전기주식회사 | Circuit for controlling switching time of transmitting and receiving signal in wireless communication system |
-
2013
- 2013-10-31 KR KR1020130131166A patent/KR101588933B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007259112A (en) | 2006-03-23 | 2007-10-04 | Matsushita Electric Ind Co Ltd | High-frequency switching circuit and semiconductor device |
| JP2009124653A (en) * | 2007-11-19 | 2009-06-04 | Renesas Technology Corp | High frequency switching circuit |
| KR101175905B1 (en) * | 2011-07-19 | 2012-08-21 | 삼성전기주식회사 | An rf antenna swithch circuit, a high-frequency antenna component and a mobile communication device |
| KR101319731B1 (en) * | 2012-04-26 | 2013-10-17 | 삼성전기주식회사 | Circuit for controlling switching time of transmitting and receiving signal in wireless communication system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024022225A1 (en) * | 2022-07-25 | 2024-02-01 | 上海唯捷创芯电子技术有限公司 | Radio frequency switching circuit having high tolerance power, chip and electronic device thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101588933B1 (en) | 2016-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8970279B2 (en) | Radio frequency switch circuit | |
| KR101309384B1 (en) | High frequency switch | |
| KR101901693B1 (en) | Switching circuit and high frequency switch including the same | |
| US10686440B2 (en) | RF switch with digital gate threshold voltage | |
| JP2006025062A (en) | High frequency switch circuit | |
| KR101952857B1 (en) | Switching circuit and high frequency switch including the same | |
| JP5652946B2 (en) | High frequency switch | |
| KR101588933B1 (en) | Radio frequency switch circuit with advanced linearity | |
| US9231780B2 (en) | Radio frequency switching circuit and electronic device | |
| US9035716B2 (en) | High frequency switch | |
| KR101616597B1 (en) | High frequency switch | |
| KR101952855B1 (en) | Radio frequency switch circuit with advanced isolation | |
| KR101520580B1 (en) | LDMOS RF switch using power redistribution capacitor and Communication device using the same | |
| KR101532125B1 (en) | High frequency switch | |
| US20150236749A1 (en) | Radio frequency switching circuit | |
| KR20140086487A (en) | Radio frequency switch circuit | |
| KR20150073274A (en) | High frequency switch | |
| KR20150067615A (en) | Radio frequency switch circuit with over-voltage protection function | |
| US20160049931A1 (en) | Radio frequency switch circuit | |
| KR101963268B1 (en) | Frequency switch | |
| KR101539909B1 (en) | High frequency switch | |
| KR20160109930A (en) | High frequency switch | |
| JP2014053853A (en) | High frequency switching module and high frequency switching circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190103 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20200102 Year of fee payment: 5 |