KR20150046647A - 유기발광표시장치 - Google Patents

유기발광표시장치 Download PDF

Info

Publication number
KR20150046647A
KR20150046647A KR20130126115A KR20130126115A KR20150046647A KR 20150046647 A KR20150046647 A KR 20150046647A KR 20130126115 A KR20130126115 A KR 20130126115A KR 20130126115 A KR20130126115 A KR 20130126115A KR 20150046647 A KR20150046647 A KR 20150046647A
Authority
KR
South Korea
Prior art keywords
repair
pixel
dummy
node
sub
Prior art date
Application number
KR20130126115A
Other languages
English (en)
Other versions
KR102208918B1 (ko
Inventor
조영진
황영인
김동규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130126115A priority Critical patent/KR102208918B1/ko
Priority to US14/270,254 priority patent/US9123677B2/en
Priority to CN201911105234.1A priority patent/CN110782841B/zh
Priority to CN201410461310.3A priority patent/CN104576686B/zh
Publication of KR20150046647A publication Critical patent/KR20150046647A/ko
Application granted granted Critical
Publication of KR102208918B1 publication Critical patent/KR102208918B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 유기발광표시장치를 개시한다.
본 발명의 유기발광표시장치는, 표시 영역에 구비되고, 각각이 입력되는 데이터 신호에 대응하는 구동전류를 생성하는 구동부 및 상기 구동전류에 의해 발광하는 발광소자를 포함하는 복수의 서브 발광 화소들로 구성된 발광 화소; 및 상기 표시 영역 주변의 더미 영역에 구비되고, 상기 복수의 서브 발광 화소들 중 하나의 발광소자와 연결된 리페어선에 연결되고, 상기 복수의 서브 발광 화소들에 대응하는 복수의 구동 트랜지스터들을 포함하는 더미 화소;를 포함할 수 있다.

Description

유기발광표시장치{Organic light emitting display apparatus}
본 발명은 유기발광표시장치에 관한 것이다.
유기발광표시장치는 전류 또는 전압에 의해 휘도가 제어되는 자발광 소자인 유기 발광 다이오드(Organic Light Emitting Diode, OLED)를 이용하여 영상을 표시한다. 이러한 유기발광표시장치는 화소 회로가 복잡하고 제작 공정이 까다롭기 때문에 대형화 및 고해상도가 될수록 수율이 떨어지는 문제가 발생한다.
본 발명의 실시예는 불량 화소의 리페어(repair)를 위한 더미 화소가 배치되는 공간을 최소화하여 Dead Space를 줄일 수 있는 유기발광표시장치를 제공하고자 한다.
본 발명의 실시예에 따른 유기발광표시장치는, 표시 영역에 구비되고, 각각이 입력되는 데이터 신호에 대응하는 구동전류를 생성하는 구동부 및 상기 구동전류에 의해 발광하는 발광소자를 포함하는 복수의 서브 발광 화소들로 구성된 발광 화소; 및 상기 표시 영역 주변의 더미 영역에 구비되고, 상기 복수의 서브 발광 화소들 중 하나의 발광소자와 연결된 리페어선에 연결되고, 상기 복수의 서브 발광 화소들에 대응하는 복수의 구동 트랜지스터들을 포함하는 더미 화소;를 포함할 수 있다.
상기 더미 화소는, 입력되는 데이터 신호에 대응하는 구동전류를 생성하는 제1구동부; 상기 제1구동부로부터 전달된 구동전류를 상기 리페어선에 연결된 발광소자로 전달하는 제2구동부; 및 상기 복수의 서브 발광 화소들에 대응하는 복수의 더미 발광소자들;을 포함할 수 있다.
상기 제1구동부는, 각각이 제1노드에 연결된 게이트 전극, 제1전원전압에 연결된 제1전극, 제3노드에 연결된 제2전극을 포함하고, 병렬 연결된 복수의 구동 트랜지스터들; 주사선에 연결된 게이트 전극, 데이터선에 연결된 제1전극, 및 제2노드에 연결된 제2전극을 포함하는 스위칭 트랜지스터; 제1제어선에 연결된 게이트 전극, 상기 제1노드에 연결된 제1전극, 및 상기 제3노드에 연결된 제2전극을 포함하는 보상 트랜지스터; 상기 제1전원전압에 연결된 제1전극과 상기 제2노드에 연결된 제2전극을 포함하는 저장 커패시터; 및 상기 제1노드에 연결된 제1전극과 상기 제2노드에 연결된 제2전극을 포함하는 보상 커패시터;를 포함할 수 있다.
상기 복수의 구동 트랜지스터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 구동 트랜지스터 외의 구동 트랜지스터들은 분리될 수 있다.
상기 복수의 서브 발광 화소에 대응하는 복수의 저장 커패시터들이 병렬 연결되고, 상기 복수의 저장 커패시터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 저장 커패시터 외의 저장 커패시터들은 분리될 수 있다.
상기 제2구동부는, 상기 발광 화소의 발광 기간에 턴 온 되어 상기 제1구동부와 상기 리페어선을 전기적으로 연결하는 제1 리페어 트랜지스터; 상기 제1구동부와 상기 복수의 더미 발광소자들 사이에 구비되어, 상기 발광 화소의 비발광 기간에 턴 온 되고, 상기 발광 화소의 발광 기간에 턴 오프 되는 제2 리페어 트랜지스터; 및 상기 발광 기간 직전의 일정 기간 동안 턴 온 되어 상기 리페어선에 인가된 이전 프레임의 구동 전압을 초기화하는 제3 리페어 트랜지스터;를 포함할 수 있다.
상기 복수의 서브 발광 화소에 대응하는 복수의 제3 리페어 트랜지스터들이 병렬 연결되고, 상기 복수의 제3 리페어 트랜지스터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 제3 리페어 트랜지스터 외의 제3 리페어 트랜지스터들은 분리될 수 있다.
상기 제1 리페어 트랜지스터는, 제1 리페어 제어선에 연결된 게이트 전극, 상기 제1구동부에 연결된 제1전극 및 상기 리페어선에 연결된 제2전극을 포함하고, 상기 제2 리페어 트랜지스터는, 제2 리페어 제어선에 연결된 게이트 전극, 상기 제1구동부에 연결된 제1전극, 및 상기 더미 발광소자에 연결된 제2전극을 포함하고, 상기 제3 리페어 트랜지스터는, 제3 리페어 제어선에 연결된 게이트 전극, 상기 제1구동부에 연결된 제1전극, 및 상기 제3 리페어 트랜지스터의 게이트 전극에 연결된 제2전극을 포함할 수 있다.
상기 제1구동부는, 각각이 제1노드에 연결된 게이트 전극, 제1전원전압에 연결된 제1전극, 제3노드에 연결된 제2전극을 포함하고, 병렬 연결된 복수의 구동 트랜지스터들; 주사선에 연결된 게이트 전극, 데이터선에 연결된 제1전극, 및 제4노드에 연결된 제2전극을 포함하는 스위칭 트랜지스터; 제1제어선에 연결된 게이트 전극, 상기 제1노드에 연결된 제1전극, 및 상기 제3노드에 연결된 제2전극을 포함하는 보상 트랜지스터; 제2제어선에 연결된 게이트 전극, 상기 제4노드에 연결된 제1전극, 및 제2노드에 연결된 제2전극을 포함하는 릴레이 트랜지스터; 상기 제1제어선에 연결된 게이트 전극, 상기 데이터선에 연결된 제1전극, 및 상기 제2노드에 연결된 제2전극을 포함하는 유지 트랜지스터; 상기 제1전원전압에 연결된 제1전극 및 상기 제2노드에 연결된 제2전극을 포함하는 저장 커패시터; 상기 제1노드에 연결된 제1전극과 상기 제2노드에 연결된 제2전극을 포함하는 보상 커패시터; 및 상기 제4노드에 연결된 제1전극과 기준 전압을 전달하는 전원부에 연결된 제2전극을 포함하는 유지 커패시터;를 포함할 수 있다.
상기 복수의 구동 트랜지스터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 구동 트랜지스터 외의 구동 트랜지스터들은 분리될 수 있다.
상기 복수의 서브 발광 화소에 대응하는 복수의 저장 커패시터들 및 복수의 유지 커패시터들이 각각 병렬 연결되고, 상기 복수의 저장 커패시터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 저장 커패시터 외의 저장 커패시터들은 분리되고, 상기 복수의 유지 커패시터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 유지 커패시터 외의 유지 커패시터들은 분리될 수 있다.
상기 제1구동부는, 제1노드에 연결된 게이트 전극, 제1전원전압에 연결된 제1전극, 제3노드에 연결된 제2전극을 포함하고, 병렬 연결된 복수의 구동 트랜지스터들; 주사선에 연결된 게이트 전극, 기준 전압을 인가하는 전원부에 연결된 제1전극, 및 제4노드에 연결된 제2전극을 포함하는 스위칭 트랜지스터; 제1제어선에 연결된 게이트 전극, 상기 제1노드에 연결된 제1전극, 및 상기 제3노드에 연결된 제2전극을 포함하는 보상 트랜지스터; 제2제어선에 연결된 게이트 전극, 상기 제4노드에 연결된 제1전극, 및 제2노드에 연결된 제2전극을 포함하는 릴레이 트랜지스터; 제3제어선에 연결된 게이트 전극, 상기 제1전원전압에 연결된 제1전극, 및 상기 제2노드에 연결된 제2전극을 포함하는 유지 트랜지스터; 상기 제1노드에 연결된 제1전극과 상기 제2노드에 연결된 제2전극을 포함하는 저장 커패시터; 및 데이터선에 연결된 제1전극과 상기 제4노드에 연결된 제2전극을 포함하는 유지 커패시터;를 포함할 수 있다.
상기 복수의 구동 트랜지스터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 구동 트랜지스터 외의 구동 트랜지스터들은 분리될 수 있다.
상기 복수의 서브 발광 화소에 대응하는 복수의 저장 커패시터들 및 복수의 유지 커패시터들이 각각 병렬 연결되고, 상기 복수의 저장 커패시터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 저장 커패시터 외의 저장 커패시터들은 분리되고, 상기 복수의 유지 커패시터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 유지 커패시터 외의 유지 커패시터들은 분리될 수 있다.
본 발명의 실시예에 따른 유기발광표시장치는, 각각이 입력되는 데이터 신호에 대응하는 구동전류를 생성하는 구동부 및 상기 구동전류에 의해 발광하는 발광소자를 포함하는 복수의 서브 발광 화소들로 구성된 발광 화소; 상기 복수의 서브 발광 화소들에 대응하는 복수의 구동 트랜지스터들을 포함하는 제1 더미 구동부, 상기 제1 더미 구동부와 상기 복수의 서브 발광 화소들 중 하나의 발광소자 사이의 전류 경로를 제어하는 제2 더미 구동부, 및 상기 제2더미 구동부와 절연되고 상기 복수의 서브 발광 화소들에 대응하는 복수의 더미 발광소자들을 포함하는 더미 화소; 및 상기 더미 화소 및 상기 발광 화소의 발광 소자와 절연된 리페어선;을 포함할 수 있다.
상기 발광 화소는 표시 영역에 배치되고, 상기 더미 화소는 상기 표시 영역 주변의 더미 영역에 배치되고, 상기 더미 화소는 상기 더미 영역에 배치된 더미 주사선에 연결되고, 상기 더미 주사선은 상기 표시 영역의 복수의 주사선들 중 첫번째 주사선의 이전에 배치된 주사선 또는 마지막 주사선의 다음에 배치된 주사선일 수 있다.
상기 복수의 서브 발광 화소들 중 불량 서브 발광 화소의 발광소자와 상기 더미 화소의 제2 더미 구동부가 상기 리페어선에 전기적으로 연결되고, 상기 복수의 더미 발광소자들 중 상기 불량 서브 발광 화소에 대응하는 더미 발광소자가 상기 제2 더미 구동부와 전기적으로 연결되고, 상기 복수의 구동 트랜지스터들 중 상기 불량 서브 발광 화소에 대응하는 구동 트랜지스터 외의 구동 트랜지스터들은 상기 제1 더미 구동부에서 분리되어, 상기 제1 더미 구동부에 연결된 구동 트랜지스터가 전달한 구동전류를 상기 제2 더미 구동부에 의해 상기 리페어선으로 전달할 수 있다.
상기 제1 더미 구동부는 상기 복수의 서브 발광 화소들에 대응하는 복수의 커패시터들을 포함하고, 상기 복수의 커패시터들 중 상기 불량 서브 발광 화소에 대응하는 커패시터 외의 커패시터들은 상기 제1 더미 구동부에서 분리될 수 있다.
상기 제2 더미 구동부는, 상기 발광 화소의 발광 기간에 턴 온 되어 상기 제1 더미 구동부와 상기 리페어선을 전기적으로 연결하는 제1 리페어 트랜지스터; 상기 제1 더미 구동부와 상기 복수의 더미 발광소자들 사이에 구비되어, 상기 발광 화소의 비발광 기간에 턴 온 되고, 상기 발광 화소의 발광 기간에 턴 오프 되는 제2 리페어 트랜지스터; 및 상기 발광 기간 직전의 일정 기간 동안 턴 온 되어 상기 리페어선에 인가된 이전 프레임의 구동 전압을 초기화하는 제3 리페어 트랜지스터;를 포함할 수 있다.
상기 복수의 서브 발광 화소에 대응하는 복수의 제3 리페어 트랜지스터들이 병렬 연결되고, 상기 복수의 제3 리페어 트랜지스터들 중 상기 불량 서브 발광 화소에 대응하는 제3 리페어 트랜지스터 외의 제3 리페어 트랜지스터들은 분리될 수 있다.
본 발명의 실시예는 복수의 서브 발광 화소들의 구동 회로에 대응하는 구동 회로를 포함하며, 상기 복수의 서브 발광 화소들 중 하나를 리페어하는 더미 화소에 있어서, 상기 더미 화소의 구동 회로는, 상기 복수의 서브 발광 화소들에 대해 동일한 특성을 갖는 회로 소자는 단일로 구비하고, 각 서브 발광 화소마다 상이한 특성을 갖는 회로 소자는 각 서브 발광 화소에 대응하도록 복수로 구비함으로써 유기발광표시장치의 Dead Space를 줄일 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 블록도이다.
도 2 내지 도 4는 도 1에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.
도 5 및 도 6은 본 발명의 실시예에 따른 리페어선을 이용하여 불량 화소를 리페어하는 방법을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 발광 화소의 구조를 나타낸 회로도이다.
도 8은 도 7에 도시된 발광 화소에 대응하는 더미 화소의 구조를 나타낸 회로도이다.
도 9는 도 8의 더미 화소를 리페어선에 연결하는 방법을 설명하는 도면이다.
도 10은 도 8의 더미 화소와 도 7에 도시된 발광 화소의 구동 방법을 설명하는 타이밍도이다.
도 11은 본 발명의 일 실시예에 따른 발광 화소의 구조를 나타낸 회로도이다.
도 12는 도 11에 도시된 발광 화소에 대응하는 더미 화소의 구조를 나타낸 회로도이다.
도 13은 도 12에 도시된 더미 화소를 리페어선에 연결하는 방법을 설명하는 도면이다.
도 14는 도 12에 도시된 더미 화소와 도 11에 도시된 발광 화소의 구동 방법을 설명하는 타이밍도이다.
도 15는 본 발명의 일 실시예에 따른 발광 화소의 구조를 나타낸 회로도이다.
도 16은 도 15에 도시된 발광 화소에 대응하는 더미 화소의 구조를 나타낸 회로도이다.
도 17은 도 16의 더미 화소를 리페어선에 연결하는 방법을 설명하는 도면이다.
도 18은 도 16에 도시된 더미 화소와 도 15에 도시된 발광 화소의 구동 방법을 설명하는 타이밍도이다.
도 19 내지 도 21은 본 발명의 일 실시예에 따른 더미 화소의 구조를 도시한 회로도이다.
도 22는 본 발명의 일 실시예에 따른 더미 발광화소의 예를 도시한다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다. 또한 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 블록도이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(10), 주사 구동부(20), 데이터 구동부(30), 및 제어부(40)를 포함할 수 있다. 주사 구동부(20), 데이터 구동부(30) 및 제어부(40)는 각각 별개의 반도체 칩에 형성될 수도 있고, 하나의 반도체 칩에 집적될 수도 있다. 또한, 주사 구동부(20)는 표시 패널(10)과 동일한 기판 상에 형성될 수도 있다.
표시 패널(10)에는 표시 영역(AA)과 표시 영역(AA) 주변의 더미 영역(DA)이 형성될 수 있다. 더미 영역(DA)은 표시 영역(AA)의 상측 및 하측 중 적어도 하나 의 영역에 형성될 수 있다. 표시 영역(AA)에는 주사선(SL) 및 데이터선(DL)에 연결된 발광 화소(EP)가 복수 배열되고, 더미 영역(DA)에는 더미 주사선(DSL) 및 데이터선(DL)에 연결된 복수의 더미 화소(DP)가 배열된다. 표시 패널(10)에는 각 화소 열마다 데이터선(DL)과 평행하게 리페어선(RL)을 구비할 수 있다. 리페어선(RL)은 불량인 발광 화소(EP)의 발광 소자를 더미 화소(DP)와 연결한다. 리페어선(RL)은 더미 화소(DP)가 생성한 구동 전류를 불량인 발광 화소(EP)로 전달하는 경로를 제공할 수 있다.
주사 구동부(20)는 복수의 주사선(SL)을 통하여 발광 화소(EP)에 주사 신호를 생성하여 순차적으로 공급할 수 있다. 또한 주사 구동부(20)는 더미 주사선(DSL)을 통하여 더미 화소(DP)에 더미 주사 신호를 생성하여 공급할 수 있다. 더미 주사선(DSL)은 표시 영역(AA)의 첫번째 주사선의 이전 주사선 또는 마지막 주사선의 다음 주사선일 수 있다. 따라서, 더미 주사 신호는 표시 영역(AA)의 첫번째 주사 신호의 이전 주사 신호 또는 마지막 주사 신호의 다음 주사 신호일 수 있다.
데이터 구동부(30)는 복수의 데이터선(DL)을 통하여 발광 화소(EP)에 데이터 신호를 공급할 수 있다. 데이터 구동부(30)는 제어부(40)로부터 입력되는 계조를 가지는 입력 영상 데이터(DATA)를 전압 또는 전류 형태의 데이터 신호로 변환한다.
동일 화소 열의 발광 화소(EP)가 불량인 경우, 리페어선(RL)에 불량인 발광 화소(EP)의 발광소자와 더미 화소(DP)가 연결되면, 더미 화소(DP)에는 리페어선(RL)에 연결된 발광 화소(EP)로 인가된 또는 인가될 데이터 신호와 동일한 데이터 신호가 인가되어 리페어선(RL)에 연결된 발광 화소(EP)가 발광할 수 있다.
제어부(40)는 주사 제어 신호(SCS)와 데이터 제어 신호(DCS)를 생성하여 주사 구동부(20)와 데이터 구동부(30)로 각각 전달한다. 이에 따라 주사 구동부(20)는 주사선(SL) 및 더미 주사선(DSL)에 차례로 주사 신호를 인가하고, 주사 신호에 응답하여 데이터 구동부(30)는 발광 화소(EP)와 더미 화소(DP)에 데이터 신호를 인가한다.
또한 화소의 구성과 표시 장치의 구동 방식에 따라서 제1전원전압(ELVDD), 제2전원전압(ELVSS), 기준전압(Vref), 복수의 제어 신호(GC, GW, GS, GE) 등이 제어부(40)의 제어하에 발광 화소(EP)와 더미 화소(DP)에 인가될 수 있다.
도 2 내지 도 4는 도 1에 도시된 표시 패널(10)의 일 예를 개략적으로 나타낸 도면이다.
더미 영역(DA)은 표시 영역(AA)의 상하 또는 좌우 중 적어도 하나의 영역에 형성될 수 있다. 이에 따라 더미 화소(DP)는 화소 열의 상하 중 적어도 하나의 영역에 화소 열마다 하나 이상 형성되거나, 화소 행의 좌우 중 적어도 하나의 영역에 화소 행마다 하나 이상 형성될 수 있다. 도 2 내지 도 4에서는 표시 영역(AA)의 상하 더미 영역(DA)의 화소 열에 더미 화소(DP)가 형성된 예를 설명하겠으며, 이는 표시 영역(AA)의 좌우 더미 영역(DA)의 화소 행에 더미 화소(DP)가 형성된 경우에 동일하게 적용할 수 있다.
그러나, 본 발명의 실시예는 이에 한정되지 않고, 더미 화소(DP)는 표시 영역(AA) 내부에 수십 또는 수백 화소 행 또는 화소 열 단위마다 반복적으로 행 방향 또는 열 방향으로 연장되어 형성될 수도 있다.
도 2를 참조하면, 표시 패널(10a)에는 복수의 주사선(SL1 내지 SLn), 복수의 데이터선(DL1 내지 DLm), 복수의 리페어선(RL1 내지 RLm) 및 더미 주사선(SL0)이 형성된다. 표시 영역(AA)에는 복수의 주사선(SL1 내지 SLn) 및 복수의 데이터선(DL1 내지 DLm)에 연결된 복수의 발광 화소(EP)가 형성되고, 더미 영역(DA)에는 더미 주사선(SL0)과 복수의 데이터선(DL1 내지 DLm)에 연결된 복수의 더미 화소(DP)가 형성된다.
더미 주사선(SL0)은 표시 영역(AA)의 첫번째 주사선(SL1) 이전의 0번째 주사선일 수 있으며, 첫번째 주사선(SL1)에 인가되는 제1 주사 신호에 앞서 제0 주사 신호를 인가받을 수 있다. 그리고, 복수의 데이터선(DL1 내지 DLm)과 복수의 리페어선(RL1 내지 RLm)은 표시 영역(AA)과 더미 영역(DA)에 화소 열마다 형성된다.
도 3을 참조하면, 표시 패널(10b)에는 복수의 주사선(SL1 내지 SLn), 복수의 데이터선(DL1 내지 DLm), 복수의 리페어선(RL1 내지 RLm) 및 더미 주사선(SLn+1)이 형성된다. 표시 영역(AA)에는 복수의 주사선(SL1 내지 SLn) 및 복수의 데이터선(DL1 내지 DLm)에 연결된 복수의 발광 화소(EP)가 형성되고, 더미 영역(DA)에는 더미 주사선(SLn+1)과 복수의 데이터선(DL1 내지 DLm)에 연결된 복수의 더미 화소(DP)가 형성된다.
더미 주사선(SLn+1)은 표시 영역(AA)의 마지막 n번째 주사선(SLn) 다음의 n+1번째 주사선일 수 있으며, n번째 주사선(SLn)에 인가되는 제n 주사 신호 다음에 제n+1 주사 신호를 인가받을 수 있다. 그리고, 복수의 데이터선(DL1 내지 DLm)과 복수의 리페어선(RL1 내지 RLm)은 표시 영역(AA)과 더미 영역(DA)에 화소 열마다 형성된다.
도 4를 참조하면, 표시 패널(10c)에는 복수의 주사선(SL1 내지 SLn), 복수의 데이터선(DL1 내지 DLm), 복수의 리페어선(RL1 내지 RLm), 제1 및 제2 더미 주사선(SL0 및 SLn+1)이 형성된다. 표시 영역(AA)에는 복수의 주사선(SL1 내지 SLn) 및 복수의 데이터선(DL1 내지 DLm)에 연결된 복수의 발광 화소(EP)가 형성되고, 더미 영역(DA)에는 제1 및 제2 더미 주사선(SL0 및 SLn+1)과 복수의 데이터선(DL1 내지 DLm)에 연결된 복수의 더미 화소(DP1, DP2)가 형성된다.
제1 더미 주사선(SL0)은 표시 영역(AA)의 첫번째 주사선(SL1) 이전의 0번째 주사선일 수 있으며, 첫번째 주사선(SL1)에 인가되는 제1 주사 신호에 앞서 제0 주사 신호를 인가받을 수 있다. 제2 더미 주사선(SLn+1)은 표시 영역(AA)의 마지막 n번째 주사선(SLn) 다음의 n+1번째 주사선일 수 있으며, n번째 주사선(SLn)에 인가되는 제n 주사 신호 다음에 제n+1 주사 신호를 인가받을 수 있다. 그리고, 복수의 데이터선(DL1 내지 DLm)과 복수의 리페어선(RL1 내지 RLm)은 표시 영역(AA)과 더미 영역(DA)에 화소 열마다 형성된다.
도 2 내지 도 4에서는 각 더미 영역(DA)에 화소 열마다 하나의 더미 화소(DP)가 도시되어 있으나, 본 발명의 실시예는 이에 한정되지 않고, 더미 영역(DA)에 화소 열마다 하나 이상의 더미 화소(DP)가 형성될 수 있다.
도 5 및 도 6은 본 발명의 실시예에 따른 리페어선을 이용하여 불량 화소를 리페어하는 방법을 설명하기 위한 도면이다.
도 5를 참조하면, 발광 화소(EPij)는 i번째 화소 행의 주사선(SLi)과 j번째 화소 열의 데이터선(DLj)에 연결된다. 발광 화소(EPij)는 복수의 서브 발광 화소를 포함할 수 있다. 서브 발광 화소들 각각은 하나의 색을 방출하며, 예를 들어, 적색, 청색, 녹색, 백색 중 하나의 색을 방출할 수 있다. 그러나, 본 발명은 이에 한정되지 않으며, 서브 발광 화소는 적색, 청색, 녹색, 백색 외의 다른 색을 방출할 수도 있다. 도 5의 실시예에서는 발광 화소(EPij)가 적색 서브 발광 화소(SPRij), 녹색 서브 발광 화소(SPGij), 청색 서브 발광 화소(SPBij)를 포함하는 예를 도시한다.
발광 화소(EPij)에 포함된 복수의 서브 발광 화소(SPRij, SPGij, SPBij)는 i번째 화소 행의 주사선(SLi)에 연결되어 동일한 주사 신호(Si)를 공급받을 수 있고, j번째 화소 열의 데이터선들(DLj_R, DLj_G, DLj_B)로부터 별도의 데이터 신호를 각각 공급받을 수 있다.
서브 발광 화소(SPRij, SPGij, SPBij) 각각의 구동부(PC_R, PC_G, PC_B)는 주사선(SLi)으로부터 전달된 주사 신호(Si)에 따라 동작이 활성화되고, 데이터 신호에 대응하여 각 구동부(PC_R, PC_G, PC_B)에서 생성된 구동 전류는 각 발광소자(PE_R, PE_G, PE_B)에 전달되어 각각 해당 휘도의 빛을 방출하면서 영상이 표시된다.
더미 화소(DPj)는 더미 주사선(DSL)에 연결되고, j번째 화소 열의 데이터선(DLj)과 절연되어 있다. 더미 주사선(DSL)은 0번째 화소 행의 주사선(SL0) 또는 n+1번째 화소 행의 주사선(SLn+1)일 수 있다. 더미 화소(DPj)는 더미 구동부(DPC)와 더미 발광소자(DPE)로 구성된다. 더미 발광소자(DPE)는 실제로 발광하지 않고 회로 소자로써 기능할 수 있다. 예를 들어, 발광 소자는 커패시터로써 기능할 수 있다. 더미 화소(DPj)는 발광 화소(EPij)에 포함된 서브 발광 화소들(SPRij, SPGij, SPBij)에 대응한 복수의 구동 트랜지스터들을 구비할 수 있다.
도 6을 참조하면, 발광 화소(EPij)에 포함된 복수의 서브 발광 화소들(SPRij, SPGij, SPBij) 중 하나와 더미 화소(DPj)는 리페어선(RLj)을 통해 임의로 연결될 수 있다. 예를 들어, 청색 서브 발광 화소(SPBij)가 구동부(PC_B)의 결함에 의한 불량 화소인 경우, 청색 서브 발광 화소(SPBij)의 구동부(PC_B)와 발광소자(PE_B)를 컷팅에 의해 분리하고, 발광소자(PE_B)를 레이저 쇼트에 의해 리페어선(RLj)과 연결한다. 그리고, 더미 화소(DPj)의 더미 구동부(DPC)를 레이저 쇼트에 의해 청색 데이터선(DLj_B) 및 리페어선(RLj)과 각각 연결한다. 그리고, 리페어선(RLj)은 제1전원으로부터 컷팅에 의해 분리된다. 이때 더미 구동부(DPC)는 청색 서브 발광 화소(SPBij)에 대응하는 구동 트랜지스터만 동작하도록 구현된다.
이에 따라, 리페어선(RLj)을 통해 불량인 청색 서브 발광 화소(SPBij)에 대응하는 데이터 신호에 따른 구동 전류가 더미 화소(DPj)의 더미 구동부(DPC)에서 청색 서브 발광 화소(SPBij)의 발광소자(PE_B)로 전달된다. 따라서, 불량인 청색 서브 발광 화소(SPBij)는 정상 화소로 리페어되어 정상적인 휘도의 빛을 발생할 수 있다.
도 7은 본 발명의 일 실시예에 따른 발광 화소의 구조를 나타낸 회로도이다.
도 7은 i번째 화소 행의 주사선(SLi)과 j번째 화소 열의 데이터선(DLj)에 연결된 발광 화소(EPij)에 포함된 복수의 서브 발광 화소들 중 하나의 서브 발광 화소(SP1ij)를 도시한다. 서브 발광 화소(SP1ij)는 적색 서브 발광 화소(SPRij), 녹색 서브 발광 화소(SPGij) 또는 청색 서브 발광 화소(SPBij)일 수 있다. 데이터선(DLj)은 서브 발광 화소에 따라 적색 데이터 신호(Dj_R)를 인가하는 적색 데이터선(DLj_R), 녹색 데이터 신호(Dj_G)를 인가하는 녹색 데이터선(DLj_G), 또는 청색 데이터 신호(Dj_B)를 인가하는 청색 데이터선(DLj_B)일 수 있다.
서브 발광 화소(SP1ij)는 구동부(PC1)와 발광소자(PE1)로 구성된다. 발광소자(PE1)는 리페어선(RLj)과 절연되어 있고, 추후 리페어시, 컷팅에 의해 구동부(PC1)와 분리되고, 레이저 쇼트에 의해 리페어선(RLj)과 연결될 수 있다.
구동부(PC1)는 구동 트랜지스터(TA1), 스위칭 트랜지스터(TA2), 보상 트랜지스터(TA3), 저장 커패시터(Cst1), 및 보상 커패시터(Cth1)를 포함한다.
구동 트랜지스터(TA1)는 제1노드(N1)에 연결되어 있는 게이트 전극, 제1전원전압(ELVDD)에 연결되어 있는 제1전극, 제3노드(N3)에 연결된 제2전극을 포함한다. 구동 트랜지스터(TA1)는 제1노드(N1)에 전달된 데이터 신호(Dj)에 대응하는 구동 전류를 생성하여 발광소자(PE1)의 유기 발광 다이오드(OLED)에 전달한다.
스위칭 트랜지스터(TA2)는 주사선(SLi)에 연결된 게이트 전극, 데이터선(DLi)에 연결된 제1전극 및 제2노드(N2)에 연결된 제2전극을 포함한다. 스위칭 트랜지스터(TA2)는 주사선(SLi)을 통해 전달되는 게이트 온 레벨의 주사 신호(Si)에 의해 턴 온 되어 데이터선(DLj)을 통해 전달되는 데이터 신호(Dj)에 따른 데이터 전압을 제2노드(N2)에 전달한다.
보상 트랜지스터(TA3)는 제1제어선(GCL)에 연결된 게이트 전극, 제1노드(N1)에 연결된 제1전극, 및 제3노드(N3)에 연결된 제2전극을 포함한다. 보상 트랜지스터(TA3)는 제1제어선(GCL)을 통해 전달되는 게이트 온 레벨의 제1제어신호(GC)에 의해 턴 온 되어 구동 트랜지스터(TA1)의 게이트 전극과 제2전극을 다이오드 연결한다. 그래서 구동 트랜지스터(TA1)의 게이트 전극에 인가되는 데이터 전압에 대응하는 구동 전류를 구하는 산술식에서 구동 트랜지스터의 문턱전압이 소거되도록 하여 구동 트랜지스터(TA1)의 문턱전압 편차를 제거 및 보상한다.
저장 커패시터(Cst1)는 제1전원전압(ELVDD)에 연결된 제1전극과 제2노드(N2)에 연결된 제2전극을 포함한다. 저장 커패시터(Cst1)는 양단에 걸리는 전압 차이만큼의 전압값을 저장하므로, 제2노드(N2)에 인가되는 데이터 전압을 유지 및 저장한다.
보상 커패시터(Cth1)는 제1노드(N1)에 연결된 제1전극과 제2노드(N2)에 연결된 제2전극을 포함한다. 보상 커패시터(Cth1)는 양단에 걸리는 전압 차를 유지하므로, 구동 트랜지스터(TA1)의 보상 기간 동안 제1노드(N1)에 인가되는 구동 트랜지스터(TA1)의 문턱전압이 고려된 전압값을 유지한다.
발광소자(PE1)인 유기 발광 다이오드(OLED)는 구동부(PC1)에 연결된 애노드, 제2전원전압(ELVSS)에 연결되어 있는 캐소드, 및 애노드와 캐소드 사이의 발광층을 포함한다. 유기 발광 다이오드(OLED)는 서브 발광 화소에 따라 적색, 녹색, 청색을 표시할 수 있다. 유기 발광 다이오드(OLED)는 구동 트랜지스터(TA1)에서 전달되는 구동 전류에 대응하는 휘도값으로 빛을 방출하여 영상을 표시한다.
도 8은 도 7에 도시된 발광 화소에 대응하는 더미 화소의 구조를 나타낸 회로도이다.
더미 화소(DP1)는 더미 구동부(DPC1)와 더미 발광소자(DPE1)로 구성된다.
더미 구동부(DPC1)는 표시 영역(AA)에서 불량 화소가 검출될 때 리페어선(RLj)과 레이저 쇼트로 연결되어 불량 화소의 발광소자와 전기적으로 연결된다. 더미 구동부(DPC1)는 제1구동부, 즉 발광 구동부(DPC1a)와 제2구동부, 즉 리페어 구동부(DPC1b)로 구성될 수 있다.
발광 구동부(DPC1a)는 더미 화소(DP1)를 활성화시켜 데이터 신호에 대응하는 구동 전류를 생성하는 회로부이다.
리페어 구동부(DPC1b)는, 표시 영역(AA)에서 불량 화소가 검출될 때 더미 화소(DP1)가 리페어선(RLj)과 레이저 쇼트로 연결되면, 발광 구동부(DPC1a)에서 생성한 구동 전류를 불량 화소의 발광소자로 전달하는 회로부이다.
도 8을 참조하면, 발광 구동부(DPC1a)는 구동 트랜지스터(TA1), 스위칭 트랜지스터(TA2), 보상 트랜지스터(TA3), 저장 커패시터(Cst1), 및 보상 커패시터(Cth1)를 포함한다. 도 8의 발광 구동부(DPC1a)는 도 7에 도시된 서브 발광 화소(SP1)의 구동부(PC1)와 비교하여 구동 트랜지스터만 상이하므로, 이하에서는 상이한 구성을 중심으로 설명하겠다.
더미 화소(DP1)의 구동 트랜지스터(TA1)는 병렬 연결된 복수의 제1 내지 제3 구동 트랜지스터(TA1_R, TA1_G, TA1_B)를 포함한다. 구동 트랜지스터(TA1)는 적색 서브 발광 화소에 대응하는 제1 구동 트랜지스터(TA1_R), 녹색 서브 발광 화소에 대응하는 제2 구동 트랜지스터(TA1_G), 청색 서브 발광 화소에 대응하는 제3 구동 트랜지스터(TA1_B)를 포함할 수 있다. 발광 화소가 RGBW 네 개의 서브 발광 화소로 구성되는 경우, 구동 트랜지스터(TA1)는 복수의 제1 내지 제4 구동 트랜지스터(TA1)가 병렬 연결된 구조를 갖는다.
제1 내지 제3 구동 트랜지스터(TA1_R, TA1_G, TA1_B) 각각은 제1노드(N1)에 연결되어 있는 게이트 전극, 제1전원전압(ELVDD)에 연결되어 있는 제1전극, 제3노드(N3)에 연결된 제2전극을 포함한다. 제1 내지 제3 구동 트랜지스터(TA1_R, TA1_G, TA1_B)는 각각 제1노드(N1)에 전달된 데이터 신호(Dj)에 대응하는 구동 전류를 생성한다.
발광 화소(EP)가 복수의 서브 발광 화소로 구성되고, 이에 대응하여 더미 화소를 복수의 서브 더미 화소로 구성하는 경우, 더미 영역(DA)의 공간 증가에 따라 비표시 영역(Dead Space)이 증가한다. 본 발명의 실시예에서는 하나의 더미 화소에 서브 발광 화소마다 상이한 특성을 갖는 회로 소자, 예를 들어, 구동 전류를 전달하는 구동 트랜지스터만 서브 발광 화소들에 대응하여 복수로 구비하고, 복수의 서브 발광 화소에 동일한 특성을 갖는 나머지 회로 소자는 단일로 구비하여 공유한다. 따라서, 하나의 더미 화소가 복수의 서브 발광 화소의 특성을 갖고 리페어에 이용될 수 있기 때문에, 공간 제약을 줄일 수 있다.
스위칭 트랜지스터(TA2)는 더미 주사선(DSL)에 연결된 게이트 전극, 데이터선(DLj)과 절연된 제1전극, 및 제2노드(N2)에 연결된 제2전극을 포함한다. 스위칭 트랜지스터(TA2)는 추후 데이터선(DLj)과 연결되면, 더미 주사선(DSL)으로 인가되는 주사 신호(Sd)에 의해 턴온 되어 데이터선(DLj)을 통해 전달되는 데이터 신호(Dj)를 제2노드(N2)에 전달한다. 여기서 데이터선(DLj)은 복수의 데이터 신호(Dj_R, Dj_G, Dj_B)가 각각 인가되는 복수의 데이터선들(DLj_R, DLj_G, DLj_B)을 포함한다.
리페어 구동부(DPC1b)는 제1 리페어 트랜지스터(G1), 제2 리페어 트랜지스터(G2), 및 복수의 제3 리페어 트랜지스터(G3)를 포함한다.
제1 리페어 트랜지스터(G1)는 제1 리페어 제어선(GE1_L)에 연결된 게이트 전극, 제3노드(N3)에 연결된 제1전극, 및 리페어선(RL)과 절연된 제2전극을 포함한다. 제1 리페어 트랜지스터(G1)는 제1 리페어 제어선(GE1_L)을 통해 전달되는 제1 리페어 제어신호(GE1)에 응답하여 턴온 된다. 그러면 제1 내지 제3 구동 트랜지스터(TA1_R, TA1_G, TA1_B) 중 하나에서 전달된 구동 전류를 리페어선(RLj)으로 우회시켜 전달한다. 제1 리페어 트랜지스터(G1)는 표시 영역(AA)의 발광 기간 동안에만 턴온되고, 이때 리페어선(RLj)에 구동 전류를 우회 전달함으로써 표시 영역(AA)의 불량인 서브 발광 화소(SP)의 발광소자(PE)를 발광시킨다.
제2 리페어 트랜지스터(G2)는 제2 리페어 제어선(GE2_L)에 연결된 게이트 전극, 제3노드(N3)에 연결된 제1전극, 및 더미 발광소자(DPE1)의 애노드와 절연된 제2전극을 포함한다. 제2 리페어 트랜지스터(G2)는 제2 리페어 제어선(GE2_L)을 통해 전달되는 제2 리페어 제어신호(GE2)에 응답하여 턴온 된다. 그러면, 제2 리페어 트랜지스터(G2)는 제2전극에 연결된 더미 발광소자(DPE1)에 존재하는 유기 발광 다이오드 커패시터(Coled)를 이용하여 초기화(또는 리셋), 구동 트랜지스터(TA1)의 문턱전압 보상을 발광 화소(EP)들과 동일하게 수행하게 된다. 제2 리페어 트랜지스터(G2)는 표시 영역(AA)의 발광 기간 동안에는 턴 오프를 유지한다.
제3 리페어 트랜지스터(G3)는 병렬 연결된 복수의 트랜지스터들을 포함한다. 제3 리페어 트랜지스터(G3)는 적색 서브 발광 화소에 대응하는 제3 적색 리페어 트랜지스터(G3_R), 녹색 서브 발광 화소에 대응하는 제3 녹색 리페어 트랜지스터(G3_G), 및 청색 서브 발광 화소에 대응하는 제3 청색 리페어 트랜지스터(G3_B)를 포함할 수 있다. 제3 리페어 트랜지스터(G3_R, G3_G, G3_B) 각각은 제3 리페어 제어선(GE3_L)에 연결된 게이트 전극 및 제2전극, 제3노드(N3)에 연결된 제1전극을 포함한다. 즉, 제3 리페어 트랜지스터(G3_R, G3_G, G3_B) 각각은 유기 발광 다이오드의 특성과 동일한 특성을 갖게 하기 위해 다이오드 연결 구조를 가진다.
서브 발광 화소마다 유기 발광 다이오드 특성이 상이하므로, 유기 발광 다이오드의 특성을 갖는 제3 리페어 트랜지스터(G3) 또한 서브 발광 화소들에 대응하도록 복수로 구비된다.
제3 리페어 트랜지스터(G3_R, G3_G, G3_B) 각각은 제3 리페어 제어선(GE3_L)을 통해 전달되는 제3 리페어 제어신호(GE3)에 응답하여 턴온 된다. 그러면, 제3노드(N3)의 구동 전류가 턴온된 제3 리페어 트랜지스터(G3_R, G3_G, G3_B) 중 하나를 통해 대응하는 유기 발광 다이오드와 동일한 특성으로 흐르게 된다. 이에 따라 리페어선(RLj)에 인가되어 있는 이전 프레임의 유기 발광 다이오드의 전압을 현재 발광할 유기 발광 다이오드의 전압으로 초기화할 수 있다. 이러한 초기화를 위하여 제3 리페어 제어신호(GE3)는 제1 리페어 트랜지스터(G1)와 동시에, 즉 발광 기간 최초의 소정 기간에 게이트 온 전압 레벨로 전달된다.
더미 발광소자(DPE1)는 애노드 및 제2전원전압(ELVSS)에 연결된 캐소드를 포함하는 복수의 제1 내지 제3 유기발광다이오드(OLED_R, OLED_G, OLED_B)를 포함할 수 있다. 더미 발광소자(DPE1)는 적색 서브 발광 화소에 대응하는 제1 유기발광다이오드(OLED_R), 녹색 서브 발광 화소에 대응하는 제2 유기발광다이오드(OLED_G), 청색 서브 발광 화소에 대응하는 제3 유기발광다이오드(OLED_B)일 수 있다. 제1 내지 제3 유기발광다이오드(OLED_R, OLED_G, OLED_B) 각각의 애노드는 리페어 구동부(DPC1b)와 절연되어 있다. 제1 내지 제3 유기발광다이오드(OLED_R, OLED_G, OLED_B)는 발광하지 않고, 커패시터로 기능한다.
도 9는 도 8의 더미 화소(DP1)를 리페어선(RL)에 연결하는 방법을 설명하는 도면이다.
도 9는 도시되지 않은 i번째 주사선(SLi)과 j번째 데이터선(DLj)에 연결된 발광 화소(EPij) 중 적색 서브 발광 화소(SPRij)가 불량인 경우, 적색 서브 발광 화소(SPRij)를 더미 화소(DP1)를 이용하여 리페어하는 방법이다.
불량인 적색 서브 발광 화소(SPRij)의 구동부(PC_R)와 발광소자(PE_R)를 컷팅에 의해 분리하고, 발광소자(PE_R)를 레이저 쇼트에 의해 리페어선(RLj)과 연결한다.
더미 화소(DP1)의 발광 구동부(DPC1a)에서 스위칭 트랜지스터(TA2)의 제1전극을 적색 데이터 신호(Dj_R)를 인가하는 적색 데이터선(DLj_R)에 레이저 쇼트에 의해 연결한다. 그리고, 적색 서브 발광 화소에 대응하는 제1 구동 트랜지스터(TA1_R)를 제외한 제2 구동 트랜지스터(TA1_G)와 제3 구동 트랜지스터(TA1_B)를 컷팅하여 분리한다. 이때 제2 구동 트랜지스터(TA1_G)와 제3 구동 트랜지스터(TA1_B)의 제1전극 및 제2전극 중 적어도 하나를 컷팅함으로써 분리할 수 있다.
또한 리페어 구동부(DPC1b)에서 제3 적색 리페어 트랜지스터(G3_R)를 제외한 제3 녹색 리페어 트랜지스터(G3_G) 및 제3 청색 리페어 트랜지스터(G3_B)를 컷팅하여 분리한다. 이때 제3 녹색 리페어 트랜지스터(G3_G) 및 제3 청색 리페어 트랜지스터(G3_B)의 제1전극을 컷팅함으로써 분리할 수 있다. 그리고, 제1 리페어 트랜지스터(G1)의 제2전극을 레이저 쇼트에 의해 리페어선(RLj)과 연결한다.
그리고 더미 발광소자(DPE1)에서 제1 유기발광다이오드(OLED_R)의 애노드를 리페어 구동부(DPC1b)와 레이저 쇼트에 의해 연결한다.
이와 같이 리페어선(RLj)에 더미 화소(DP1)와 적색 서브 발광 화소(SPRij)가 연결됨으로써, 더미 화소(DP1)의 더미 구동부(DPC1)에서 생성된 구동 전류가 리페어선(RLj)을 통해 적색 서브 발광 화소(SPRij)의 발광소자(PE_R)로 전달되어 적색 서브 발광 화소(SPRij)가 발광할 수 있다. 그러면, 구동 불량인 화소가 발생하더라도 그 화소의 유기 발광 다이오드는 정상적으로 빛을 방출하게 되어 전체 표시 영역(AA)의 휘도 저하를 방지할 수 있다.
도 10은 도 8의 더미 화소(DP1)와 도 7에 도시된 발광 화소(EP)의 구동 방법을 설명하는 타이밍도이다.
도 7 및 도 8에 도시된 더미 화소(DP1)와 발광 화소(EP)의 구성 트랜지스터는 PMOS 트랜지스터이므로, 이를 턴온 시키기 위한 전압 레벨은 로우 레벨이다.
도 10의 타이밍도는, 더미 영역(DA)의 더미 주사선(DSL)이 표시 영역(AA)의 마지막 주사선(SLn) 다음의 주사선(SLn+1)인 예이며, 따라서 다른 다양한 실시 예로 타이밍도가 그려질 수 있음은 물론이다.
이하에서는 더미 화소(DP1)가 리페어되는 서브 발광 화소에 대응하여, 복수의 제1 내지 제3 구동 트랜지스터들(TA1_R, TA1_G, TA1_B) 중 하나의 구동 트랜지스터, 복수의 제3 리페어 트랜지스터들(G3_R, G3_G, G3_B) 중 하나의 제3 리페어 트랜지스터, 및 복수의 제1 내지 제3 유기발광다이오드들(OLED_R, OLED_G, OLED_B) 중 하나의 유기발광다이오드가 연결되어 구동하는 것을 전제로 설명하겠다.
도 10을 참조하면, 표시 영역(AA)에 하나의 영상이 표시되는 한 프레임(1Frame) 기간은 응답 파형을 개선하기 위한 온 바이어스 기간(Po), 유기발광 다이오드의 구동 전압을 리셋하는 리셋 기간(Pr), 구동 트랜지스터의 문턱 전압을 보상하는 보상 기간(Pth), 데이터 신호가 전달되는 주사 기간(Ps), 및 데이터 신호에 대응하여 복수의 화소가 동시에 발광하는 발광 기간(Pe)을 포함한다.
온 바이어스 기간(Po) 동안, 제1전원전압(ELVDD) 및 제2전원전압(ELVSS)은 하이 레벨 전압으로 인가된다. 그리고 복수의 서브 발광 화소(SP) 및 더미 화소(DP1)로 전달되는 복수의 주사 신호(S1 내지 Sd)는 로우 레벨 전압으로 인가된다. 여기서, 복수의 주사 신호(S1 내지 Sd) 중 S1 내지 Sn은 표시 영역(AA)의 복수의 발광 화소(EP)에 전달되는 주사 신호이고, Sd는 더미 영역(DA)의 더미 화소(DP1)에 전달되는 주사 신호이다.
또한 온 바이어스 기간(Po) 동안, 제1제어신호(GC)는 하이 레벨 전압으로 인가되고, 복수의 데이터 신호(D1 내지 Dm)는 소정의 온 바이어스 전압(Von-bias)으로 인가된다. 이 기간 동안 더미 화소(DP1)에는, 제1 리페어 제어신호(GE1) 및 제3 리페어 제어신호(GE3)가 하이 레벨 전압으로 인가되고, 제2 리페어 제어신호(GE2)가 로우 레벨 전압으로 인가된다.
온 바이어스 기간(Po) 동안, 복수의 주사 신호(S1 내지 Sn)에 대응하여 데이터선(DL1 내지 DLm)을 통해 각 발광 화소(EP)와 리페어에 사용된 더미 화소(DP1)에 온 바이어스 전압(Von-bias)이 제1노드(N1)에 인가된다. 즉 모든 서브 발광 화소(SP)와 더미 화소(DP1)의 구동 트랜지스터(TA1)의 게이트 전극에는 온 바이어스 전압(Von-bias)이 인가된다. 모든 화소들의 구동 트랜지스터(TA1)의 게이트 전극 전압이 특정 전압(온 바이어스 전압(Von-bias))으로 미리 인가되므로 화소의 응답 파형이 개선될 수 있다. 실시 형태에 따라서 상기 온 바이어스 기간(Po)은 생략 가능하다.
다음으로, 리셋 기간(Pr) 동안 제1전원전압(ELVDD)은 로우 레벨 전압으로 인가된다. 리셋 기간(Pr)에 제2전원전압(ELVSS)은 여전히 하이 레벨 전압으로 인가된다. 따라서, 서브 발광 화소(SP)와 더미 화소(DP1)의 구동 트랜지스터(TA1)에서 유기 발광 다이오드(OLED) 측으로 전류의 흐름이 생성되지는 않지만, 턴온된 구동 트랜지스터(TA1)를 통과하여 제3노드(N3)의 전압은 제1전원전압(ELVDD)의 로우 레벨 전압이 된다. 즉, 제3노드(N3)는 이전 프레임에서 전달된 데이터 신호에 따른 구동 전류량이 로우 레벨의 제1전원전압(ELVDD)의 전압값에 의해 리셋된다.
한편, 더미 화소(DP1)의 경우, 로우 레벨로 인가되는 제2 리페어 제어신호(GE2)에 의해 제2 리페어 트랜지스터(G2)만 턴온 되어 있는 상태이므로 제3노드(N3)가 로우 레벨의 제1전원전압(ELVDD)에 의해 리셋된다.
다음으로 보상 기간(Pth) 동안, 복수의 주사 신호(S1 내지 Sd)가 인가된 상태에서, 제1전원전압(ELVDD) 및 제2전원전압(ELVSS)은 하이 레벨 전압으로 인가된다. 이때, 제1제어신호(GC)는 로우 레벨인 게이트 온 전압으로 인가된다.
서브 발광 화소(SP)와 더미 화소(DP1)는 제1제어신호(GC)에 의해 보상 트랜지스터(TA3)가 턴온된다. 보상 트랜지스터(TA3)가 턴온 됨에 따라 구동 트랜지스터(TA1)는 다이오드 연결되고, 제1노드(N1)에 구동 트랜지스터(TA1)의 문턱전압이 반영된다. 이에 따라, 보상 커패시터(Cth1)에 구동 트랜지스터(TA1)의 문턱전압이 반영된 전압값이 저장된다. 구동 트랜지스터(TA1)의 문턱전압은 입력되는 데이터 신호에 따른 구동 전류량을 산출하는 과정에서 소거되므로, 모든 서브 발광 화소(SP)에서 구동 트랜지스터(TA1)의 문턱전압 특성 편차가 제거될 수 있다. 즉, 보상 기간(Pth) 동안 각 서브 발광 화소(SP)의 구동 트랜지스터(TA1)의 문턱전압이 보상된다. 그래서 표시 장치는 구동 트랜지스터의 특성에 따른 문턱전압의 편차에 상관없이 균일한 휘도의 영상을 표시할 수 있게 된다.
보상 기간(Pth)이 종료되고 난 후 복수의 주사 신호(S1 내지 Sd)는 일제히 하이 레벨로 상승된다. 또한 제1제어신호(GC) 역시 하이 레벨로 상승한다.
이어지는 주사 기간(Ps) 동안, 복수의 주사 신호(S1 내지 Sd)는 순차적으로 복수의 서브 발광 화소(SP)와 더미 화소(DP1) 각각에 전달된다.
그러면, 서브 발광 화소(SP)와 더미 화소(DP1)의 스위칭 트랜지스터(TA2)가 턴온 되고, 스위칭 트랜지스터(TA2)의 제1전극에 연결된 데이터선(DL)을 통해 복수의 데이터 신호(D1 내지 Dm)에 따른 데이터 전압(Vdata)이 각각 전달된다. 데이터 전압(Vdata)은 각 서브 발광 화소(SP)와 더미 화소(DP1)의 제2노드(N2)에 전달되어, 저장 커패시터(Cst1)에 저장된다. 이때, 더미 화소(DP1)에 인가되는 데이터 신호는 리페어된 서브 발광 화소에 인가된 데이터 신호와 동일한 데이터 신호이다.
상기 온 바이어스 기간(Po), 리셋 기간(Pr), 보상 기간(Pth), 및 주사 기간(Ps) 동안 제2전원전압(ELVSS)은 하이 레벨 전압으로 인가되므로, 각 서브 발광 화소(SP)와 더미 화소(DP1)의 유기발광 다이오드(OLED)는 발광하지 않는다.
더미 화소(DP1)의 리페어 구동부(DPC1b)에 전달되는 제1 및 제3 리페어 제어신호(GE1, GE3)는 온 바이어스 기간(Po), 리셋 기간(Pr), 보상 기간(Pth), 및 주사 기간(Ps) 동안 하이 레벨 전압으로 인가되고, 제2 리페어 제어신호(GE2)는 온 바이어스 기간(Po), 리셋 기간(Pr), 보상 기간(Pth), 및 주사 기간(Ps) 동안 로우 레벨 전압으로 인가된다.
따라서, 더미 화소(DP1)의 리페어 구동부(DPC1b)의 제1 리페어 트랜지스터(G1)는 비 발광 기간(온 바이어스 기간(Po), 리셋 기간(Pr), 보상 기간(Pth), 및 주사 기간(Ps)) 동안 턴오프 상태로 유지되어 더미 구동부(DPC1)의 리셋과 구동 트랜지스터(TA1)의 문턱전압 보상시에 리페어선(RL)의 레이저 쇼트 연결로 생기는 기생 커패시터를 분리시킬 수 있다.
그리고 비 발광 기간 동안 리페어 구동부(DPC1b)의 제3 리페어 트랜지스터(G3) 역시 턴오프 상태를 유지한다.
또한 비 발광 기간 동안 리페어 구동부(DPC1b)의 제2 리페어 트랜지스터(G2)는 턴온 상태를 유지하여 유기 발광 다이오드(OLED)의 커패시터(Coled)를 이용하여 초기화, 리셋, 및 문턱전압 보상이 서브 발광 화소(SP)와 동일하게 일어나게 한다.
다만 이 기간 동안 더미 화소(DP1)의 유기 발광 다이오드(OLED)의 캐소드에 연결된 제2전원전압(ELVSS) 역시 하이 레벨 전압으로 인가되기 때문에 유기 발광 다이오드(OLED) 측으로 전류의 흐름이 생기지 않는다.
한편, 발광 기간(Pe) 동안 제1전원전압(ELVDD)은 하이 레벨 전압으로, 제2전원전압(ELVSS)은 로우 레벨 전압으로 인가된다.
그러면 서브 발광 화소(SP)에서는 제1전원전압(ELVDD)으로부터 유기발광 다이오드(OLED)로 전류가 흐르는 경로가 형성되고, 발광 기간(Pe) 동안 저장 커패시터(Cst1)에 저장된 데이터 신호에 따른 데이터 전압에 대응하는 구동 전류가 흐르게 된다. 이에 따라 각 서브 발광 화소(SP)의 유기 발광 다이오드(OLED)는 구동 전류에 대응하는 밝기(휘도값)로 발광한다. 발광 기간(Pe)은 표시 영역(AA)의 모든 서브 발광 화소(SP)에서 일괄적으로 수행되므로 복수의 서브 발광 화소(SP)는 동시에 각각에 대응하는 휘도값으로 빛을 방출하여 영상을 표시한다.
한편 발광 기간(Pe) 동안 더미 화소(DP1)의 리페어 구동부(DPC1b)에 전달되는 제2 및 제3 리페어 제어신호(GE2, GE3)는 하이 레벨 전압으로 인가되고, 제1 리페어 제어신호(GE1)는 로우 레벨 전압으로 인가된다.
따라서, 더미 화소(DP1)의 리페어 구동부(DPC1b)의 제2 리페어 트랜지스터(G2)는 발광 기간(Pe) 동안 턴오프 상태로 유지되어 유기 발광 다이오드(OLED)로 구동 전류가 흘러 더미 화소(DP1)가 발광하는 것을 막는다.
또한 더미 화소(DP1)의 리페어 구동부(DPC1b)의 제3 리페어 트랜지스터(G3)는 발광 기간(Pe) 동안 턴오프 상태로 유지된다. 그러나, 제3 리페어 제어신호(GE3)는 발광 기간(Pe)의 시작 직전의 시점 t1 내지 시점 t2의 기간 동안 로우 레벨의 전압으로 전달된다. 그래서 시점 t1 내지 시점 t2의 기간 동안 제3 리페어 트랜지스터(G3)를 턴온 시킨다. 즉, 제3 리페어 트랜지스터(G3)는 발광 기간(Pe) 이전에 제1 리페어 트랜지스터(G1)과 함께 턴온 되고, 게이트 전극을 다이오드 연결한다. 그래서 리페어선(RL)에 저장되어 있던 이전 프레임의 유기 발광 다이오드 구동 전압을 현재 발광할 유기 발광 다이오드의 구동 전압으로 초기화한다. 즉, 제3 리페어 트랜지스터(G3)가 턴온 일 때 구동 트랜지스터(TA1)에서 흐르는 전류가 제3 리페어 트랜지스터(G3)를 통해 유기 발광 다이오드와 동일한 특성으로 흐르기 때문에 리페어선(RL)은 발광 시와 동일한 유기 발광 다이오드 전압으로 초기화될 수 있다.
한편, 발광 기간(Pe) 동안 더미 화소(DP1)의 리페어 구동부(DPC1b)의 제1 리페어 트랜지스터(G1)는 턴온 상태가 되어 레이저 쇼트로 전기적으로 연결된 리페어선(RLj)을 통해 리페어된 서브 발광 화소(SP)의 발광소자(PE), 즉 유기 발광 다이오드로 구동 전류를 전달한다. 이에 따라 불량인 서브 발광 화소(SP) 또한 빛을 방출할 수 있게 되어 전체 표시 영역(AA)의 휘도 균일도가 저하되지 않는다.
도 11은 본 발명의 일 실시예에 따른 발광 화소의 구조를 나타낸 회로도이다.
도 11은 i번째 화소 행의 주사선(SLi)과 j번째 화소 열의 데이터선(DLj)에 연결된 발광 화소(EPij)에 포함된 하나의 서브 발광 화소(SP2ij)를 도시한다. 서브 발광 화소(SP2ij)는 적색 서브 발광 화소(SPRij), 녹색 서브 발광 화소(SPGij) 또는 청색 서브 발광 화소(SPBij)일 수 있다. 데이터선(DLj)은 서브 발광 화소에 따라 적색 데이터 신호(Dj_R)를 인가하는 적색 데이터선(DLj_R), 녹색 데이터 신호(Dj_G)를 인가하는 녹색 데이터선(DLj_G), 또는 청색 데이터 신호(Dj_B)를 인가하는 청색 데이터선(DLj_B)일 수 있다.
서브 발광 화소(SP2ij)는 구동부(PC2)와 발광소자(PE2)로 구성된다. 발광소자(PE2)는 리페어선(RLj)과 절연되어 있고, 추후 리페어시, 컷팅에 의해 구동부(PC2)와 분리되고, 레이저 쇼트에 의해 리페어선(RLj)과 연결될 수 있다.
구동부(PC2)는 구동 트랜지스터(TB1), 스위칭 트랜지스터(TB2), 보상 트랜지스터(TB3), 릴레이 트랜지스터(TB4), 유지 트랜지스터(TB5), 저장 커패시터(Cst2), 유지 커패시터(Chold), 및 보상 커패시터(Cth2)를 포함한다.
구동 트랜지스터(TB1)는 제1노드(Q1)에 연결되어 있는 게이트 전극, 제1전원전압(ELVDD)에 연결되어 있는 제1전극, 제3노드(Q3)에 연결된 제2전극을 포함한다. 구동 트랜지스터(TB1)는 제1노드(Q1)에 전달된 데이터 신호에 따른 데이터 전압에 대응하는 구동 전류를 생성하여 발광소자(PE2)의 유기 발광 다이오드(OLED)에 전달한다.
스위칭 트랜지스터(TB2)는 주사선(SLi)에 연결된 게이트 전극, 데이터선(DLj)에 연결된 제1전극 및 제4노드(Q4)에 연결된 제2전극을 포함한다. 스위칭 트랜지스터(TB2)는 주사선(SLi)을 통해 전달되는 주사 신호(Si)에 의해 턴 온 되어 데이터선(DLj)을 통해 전달되는 데이터 신호(Dj)에 따른 데이터 전압을 제4노드(Q4)에 전달한다. 제4노드(Q4)에는 유지 커패시터(Chold)의 제1전극이 연결되어 있고, 유지 커패시터(Chold)의 제2전극은 소정의 기준 전압(Vref)을 인가하는 전압 공급선에 연결되어 있다. 따라서 유지 커패시터(Chold)는 소정의 기간 동안 제4노드(Q4)에 전달된 데이터 전압과 기준 전압(Vref)의 차이에 따른 전압값을 저장함으로써 데이터선(DLj)을 통해 전달되는 데이터 신호(Dj)에 따른 데이터 전압을 유지하는 기능을 수행한다.
릴레이 트랜지스터(TB4)는 제2제어선(GWL)에 연결된 게이트 전극, 제4노드(Q4)에 연결된 제1전극, 및 제2노드(Q2)에 연결된 제2전극을 포함한다. 릴레이 트랜지스터(TB4)는 제2제어선(GWL)을 통해 전달되는 제2제어신호(GW)에 의해 턴 온 되어 제4노드(Q4)에 인가되어 유지된 데이터 전압을 제2노드(Q2) 쪽으로 전달한다.
제2노드(Q2)에는 저장 커패시터(Cst2)의 제1전극이 연결되어 있고, 저장 커패시터(Cst2)의 제2전극은 제1전원전압(ELVDD)에 연결되어 있다. 따라서 저장 커패시터(Cst2)는 소정의 기간 동안 제2노드(Q2)에 전달된 데이터 전압과 제1전원전압(ELVDD)의 차이에 따른 전압값을 저장함으로써 데이터 전압을 소정 기간 동안 유지한다.
보상 트랜지스터(TB3)는 제1제어선(GCL)에 연결된 게이트 전극, 제1노드(Q1)에 연결된 제1전극, 및 제3노드(Q3)에 연결된 제2전극을 포함한다.
보상 트랜지스터(TB3)는 제1제어선(GCL)을 통해 전달되는 제1제어신호(GC)에 의해 턴 온 되어 구동 트랜지스터(TB1)의 게이트 전극과 제2전극을 다이오드 연결한다. 보상 트랜지스터(TB3)는 구동 트랜지스터(TB1)의 문턱전압 편차를 제거 및 보상한다.
보상 커패시터(Cth2)는 제1노드(Q1)에 연결된 제1전극과 제2노드(Q2)에 연결된 제2전극을 포함한다. 보상 커패시터(Cth2)는 양단에 걸리는 전압 차를 유지하므로, 구동 트랜지스터(TB1)의 보상 기간 동안 제1노드(Q1)에 인가되는 구동 트랜지스터(TB1)의 문턱전압이 고려된 전압값을 유지한다.
한편, 유지 트랜지스터(TB5)는 제1제어선(GCL)에 연결된 게이트 전극, 데이터선(DLj)에 연결된 제1전극, 및 제2노드(Q2)에 연결된 제2전극을 포함한다. 유지 트랜지스터(TB5)는 제1제어선(GCL)을 통해 전달되는 제1제어신호(GC)에 의해 보상 트랜지스터(TB3)와 동시에 턴 온 되어 제2노드(Q2)의 전압을 데이터선(DLj)을 통해 인가되는 소정의 전압으로 유지되도록 한다.
도 12는 도 11에 도시된 발광 화소에 대응하는 더미 화소의 구조를 나타낸 회로도이다.
더미 화소(DP2)는 더미 구동부(DPC2)와 더미 발광소자(DPE2)로 구성된다.
더미 구동부(DPC2)는 표시 영역(AA)에서 불량 화소가 검출될 때 리페어선(RLj)과 레이저 쇼트로 연결되어 불량 화소의 발광소자와 전기적으로 연결된다. 더미 구동부(DPC2)는 제1구동부, 즉 발광 구동부(DPC2a)와 제2구동부, 즉 리페어 구동부(DPC2b)로 구성될 수 있다.
발광 구동부(DPC2a)는 더미 화소(DP2)를 활성화시켜 데이터 신호에 대응하는 구동 전류를 생성하는 회로부이다.
리페어 구동부(DPC2b)는 표시 영역(AA)에서 불량 화소가 검출될 때 더미 화소(DP2)에서 리페어선(RLj)과 레이저 쇼트로 연결되어, 발광 구동부(DPC2a)에서 생성한 구동 전류를 불량 화소의 발광소자로 전달하는 회로부이다.
도 12에서 더미 화소(DP2)의 리페어 구동부(DPC2b)와 더미 발광소자(DPE2)의 구조는 도 8과 동일하므로 설명을 생략하기로 한다. 또한, 도 12의 발광 구동부(DPC2a)는 도 11에 도시된 서브 발광 화소(SP2)의 구동부(PC2)와 비교하여 구동 트랜지스터만 상이하므로, 이하에서는 상이한 구성을 중심으로 설명하겠다.
도 12를 참조하면, 더미 화소(DP2)의 발광 구동부(DPC2a)는 구동 트랜지스터(TB1), 스위칭 트랜지스터(TB2), 보상 트랜지스터(TB3), 릴레이 트랜지스터(TB4), 유지 트랜지스터(TB5), 저장 커패시터(Cst2), 유지 커패시터(Chold), 및 보상 커패시터(Cth2)를 포함한다.
더미 화소(DP2)의 구동 트랜지스터(TB1)는 병렬 연결된 복수의 제1 내지 제3 구동 트랜지스터(TB1_R, TB1_G, TB1_B)를 포함한다. 구동 트랜지스터(TB1)는 적색 서브 발광 화소에 대응하는 제1 구동 트랜지스터(TB1_R), 녹색 서브 발광 화소에 대응하는 제2 구동 트랜지스터(TB1_G), 청색 서브 발광 화소에 대응하는 제3 구동 트랜지스터(TB1_B)를 포함할 수 있다.
제1 내지 제3 구동 트랜지스터(TB1_R, TB1_G, TB1_B) 각각은 제1노드(Q1)에 연결되어 있는 게이트 전극, 제1전원전압(ELVDD)에 연결되어 있는 제1전극, 제3노드(Q3)에 연결된 제2전극을 포함한다. 제1 내지 제3 구동 트랜지스터(TB1_R, TB1_G, TB1_B)는 각각 제1노드(N1)에 전달된 데이터 신호에 대응하는 구동 전류를 생성한다.
스위칭 트랜지스터(TB2)는 더미 주사선(DSL)에 연결된 게이트 전극, 데이터선(DLj)과 절연된 제1전극, 및 제4노드(Q4)에 연결된 제2전극을 포함한다. 스위칭 트랜지스터(TB2)는 추후 데이터선(DLj)과 연결되면, 더미 주사선(DSL)으로 인가되는 주사 신호(Sd)에 의해 턴온 되어 데이터선(DLj)을 통해 전달되는 데이터 신호(Dj)를 제4노드(Q4)에 전달한다. 여기서 데이터선(DLj)은 복수의 데이터 신호(Dj_R, Dj_G, Dj_B)가 각각 인가되는 복수의 데이터선들(DLj_R, DLj_G, DLj_B)을 포함한다.
유지 트랜지스터(TB5)는 제1제어선(GCL)에 연결된 게이트 전극, 데이터선(DLj)과 절연된 제1전극, 및 제2노드(Q2)에 연결된 제2전극을 포함한다. 유지 트랜지스터(TB5)는 추후 데이터선(DLj)과 연결되면, 제1제어선(GCL)을 통해 전달되는 제1제어신호(GC)에 의해 보상 트랜지스터(TB3)와 동시에 턴온 되어 제2노드(Q2)의 전압을 데이터선(DLj)을 통해 인가되는 소정의 전압으로 유지되도록 한다.
도 13은 도 12에 도시된 더미 화소(DP2)를 리페어선(RL)에 연결하는 방법을 설명하는 도면이다.
도 13은 도시되지 않은 i번째 주사선(SLi)과 j번째 데이터선(DLj)에 연결된 발광 화소(EPij) 중 적색 서브 발광 화소(SPRij)가 불량인 경우, 적색 서브 발광 화소(SPRij)를 더미 화소(DP2)를 이용하여 리페어하는 방법이다.
불량인 적색 서브 발광 화소(SPRij)의 구동부(PC_R)와 발광소자(PE_R)를 컷팅에 의해 분리하고, 발광소자(PE_R)를 레이저 쇼트에 의해 리페어선(RLj)과 연결한다.
더미 화소(DP2)의 발광 구동부(DPC2a)에서 스위칭 트랜지스터(TB2)의 제1전극과 유지 트랜지스터(TB5)의 제1전극을 각각 적색 데이터 신호(Dj_R)를 인가하는 적색 데이터선(DLj_R)에 레이저 쇼트에 의해 연결한다. 그리고, 적색 서브 발광 화소에 대응하는 제1 구동 트랜지스터(TB1_R)를 제외한 제2 구동 트랜지스터(TB1_G)와 제3 구동 트랜지스터(TB1_B)를 컷팅하여 분리한다. 이때 제2 구동 트랜지스터(TB1_G)와 제3 구동 트랜지스터(TB1_B)의 제1전극 및 제2전극 중 적어도 하나를 컷팅함으로써 분리할 수 있다.
또한 리페어 구동부(DPC2b)에서 제3 적색 리페어 트랜지스터(G3_R)를 제외한 제3 녹색 리페어 트랜지스터(G3_G) 및 제3 청색 리페어 트랜지스터(G3_B)를 컷팅하여 분리한다. 이때 제3 녹색 리페어 트랜지스터(G3_G) 및 제3 청색 리페어 트랜지스터(G3_B)의 제1전극을 컷팅함으로써 분리할 수 있다. 그리고, 제1 리페어 트랜지스터(G1)의 제2전극을 레이저 쇼트에 의해 리페어선(RLj)과 연결한다.
그리고 더미 발광소자(DPE2)에서 제1 유기발광다이오드(OLED_R)의 애노드를 리페어 구동부(DPC2b)와 레이저 쇼트에 의해 연결한다.
이와 같이 리페어선(RLj)에 더미 화소(DP2)와 적색 서브 발광 화소(SPRij)가 연결됨으로써, 더미 화소(DP2)의 더미 구동부(DPC2)에서 생성된 구동 전류가 리페어선(RLj)을 통해 적색 서브 발광 화소(SPRij)의 발광소자(PE_R)로 전달되어 적색 서브 발광 화소(SPRij)가 발광할 수 있다. 그러면, 구동 불량인 화소가 발생하더라도 그 화소의 유기 발광 다이오드는 정상적으로 빛을 방출하게 되어 전체 표시 영역(AA)의 휘도 저하를 방지할 수 있다.
도 14는 도 12에 도시된 더미 화소(DP2)와 도 11에 도시된 발광 화소(EP)의 구동 방법을 설명하는 타이밍도이다.
이하에서는 더미 화소(DP2)가, 리페어되는 서브 발광 화소에 대응하여, 복수의 제1 내지 제3 구동 트랜지스터들(TB1_R, TB1_G, TB1_B) 중 하나의 구동 트랜지스터, 복수의 제3 리페어 트랜지스터들(G3_R, G3_G, G3_B) 중 하나의 제3 리페어 트랜지스터, 및 복수의 제1 내지 제3 유기발광다이오드들(OLED_R, OLED_G, OLED_B) 중 하나의 유기발광다이오드가 연결되어 구동하는 것을 전제로 설명하겠다.
도 14를 참조하면, 표시 영역(AA)에 하나의 영상이 표시되는 한 프레임(1Frame) 기간은 제1 리셋 기간(Pr1_1)과 제2 리셋 기간(Pr1_2)으로 구성된 리셋 기간(Pr1), 구동 트랜지스터의 문턱 전압을 보상하는 보상 기간(Pth1), 이전 프레임에서 전달된 데이터 신호에 따른 데이터 전압(이하, '이전 프레임 데이터 전압'이라 함)을 발광을 위해 제2노드(Q2)에 전달되는 전달 기간(Pt), 현재 프레임에 대응하는 데이터 전압(이하, '현재 프레임 데이터 전압'이라 함)이 전달되는 주사 기간(Ps1), 및 주사 기간(Ps1)과 거의 동일한 기간에 이전 프레임 데이터 전압에 대응하여 복수의 화소가 동시에 발광하는 발광 기간(Pe1)을 포함한다.
도 14의 실시예에 따른 구동 방식은 전원전압의 레벨을 조정하여 각 구동 단계를 진행하고, 전체 화소가 동시에 발광하는 방식이다. 그리고, 각각의 화소에서 이전 프레임의 데이터 신호에 대응하는 발광과 동시에 해당 프레임의 데이터 신호에 따른 데이터 전압을 기입(프로그래밍)하는 방식이다. 즉, 주사(scan)와 발광이 하나의 화소 내에서 동시에 이루어진다.
리셋 기간(Pr1)에 포함되는 제1 리셋 기간(Pr1_1) 동안, 제1전원전압(ELVDD)은 로우 레벨 전압으로 인가되고, 제2전원전압(ELVSS)은 하이 레벨 전압으로 인가된다. 이때, 제1제어신호(GC)가 로우 레벨인 게이트 온 전압으로 인가된다.
서브 발광 화소(SP)와 더미 화소(DP2) 각각은 제1제어신호(GC)에 의해 보상 트랜지스터(TB3) 및 유지 트랜지스터(TB5)가 턴온 된다. 보상 트랜지스터(TB3)가 턴온 됨에 따라 구동 트랜지스터(TB1)의 게이트 전극과 제2전극이 연결된다.
유지 트랜지스터(TB5)가 턴온 됨에 따라 데이터선(DLj)에 인가되는 전압이 제2노드(Q2)에 전달된다. 이때, 데이터선(DLj)에는 소정의 오프 바이어스 전압(Voff-bias)이 인가되며, 제2노드(Q2)의 전압은 오프 바이어스 전압(Voff-bias)으로 리셋된다. 오프 바이어스 전압(Voff-bias)의 전압값은 특별히 제한되지 않지만, 소정의 로우 레벨 전압일 수 있다. 모든 서브 발광 화소(SP)와 더미 화소(DP2)에 일괄적으로 제1 리셋 기간(Pr1_1)에 제2노드(Q2)에 오프 바이어스 전압을 인가하므로, 이전 프레임에서 발광을 위해 제2노드(Q2)에 연결된 저장 커패시터(Cst2)에 저장된 데이터 전압에 대응하는 전압값이 리셋된다.
제2노드(Q2)의 전압이 오프 바이어스 전압(Voff-bias)으로 리셋될 때 보상 커패시터(Cth2)에 의한 커플링으로 인해, 제1노드(Q1)의 전압은 제2노드(Q2)의 전압 변화량에 대응하여 변동된다. 그러면, 구동 트랜지스터(TB1)가 턴 온 될 수 있다. 이에 따라, 제3노드(Q3) 쪽으로 제1 전원전압(ELVDD)으로 전류가 흘러 제3노드(Q3)의 전압은 낮아진다. 즉, 유기 발광 다이오드(OLED)의 애노드 전압이 로우 레벨 전압으로 리셋된다.
더미 화소(DP2)에서도 이러한 리셋 과정이 가능하게 되는 것은 제2 리페어 제어신호(GE2)가 리셋 기간(Pr1) 동안 로우 레벨 전압으로 전달되어 리페어 구동부(DPC2b)의 제2 리페어 트랜지스터(G2)가 턴 온 됨으로써 제3노드(Q3)에서 제1 유기 발광 다이오드(OLED_R)의 애노드 쪽으로 연결 경로가 형성될 수 있기 때문이다.
또한 리셋 기간(Pr1)에 포함되는 제2 리셋 기간(Pr1_2) 동안, 제1전원전압(ELVDD)은 여전히 로우 레벨 전압으로 유지되면서 인가되고, 제2전원전압(ELVSS)은 하이 레벨에서 로우 레벨 전압으로 변동된다. 이때, 제2제어신호(GC)는 하이 레벨 전압인 게이트 오프 전압으로 변동되어 인가된다. 따라서 제2제어신호(GC)의 게이트 오프 전압에 따라 보상 트랜지스터(TB3) 및 유지 트랜지스터(TB5)는 턴 오프된다. 제2전원전압(ELVSS)이 로우 레벨 전압으로 변동됨에 따라 유기 발광 다이오드(OLED)의 커패시터(Coled)에 의한 커플링으로 제3노드(Q3)의 전압은 더 낮은 전압으로 리셋된다.
보상 기간(Pth1) 동안, 제1전원전압(ELVDD) 및 제2전원전압(ELVSS)은 하이 레벨 전압으로 인가된다. 이때, 제1제어신호(GC)가 로우 레벨인 게이트 온 전압으로 인가된다. 제1제어신호(GC)에 의해 보상 트랜지스터(TB3) 및 유지 트랜지스터(TB5)가 턴 온 된다.
이때, 발광 화소(EP)와 더미 화소(DP2)의 데이터선(DLj)에는 소정의 유지 전압이 인가될 수 있다. 유지 전압은 오프 바이어스 전압(Voff-bias)과 동일하거나 유사한 전압일 수 있다. 유지 트랜지스터(TB5)가 턴 온 됨에 따라 제2노드(Q2)에는 유지 전압이 인가된다. 보상 트랜지스터(TB3)가 턴 온 됨에 따라 구동 트랜지스터(TB1)는 다이오드 연결되고, 제1노드(Q1)에는 구동 트랜지스터(TB1)의 문턱전압이 전달된다. 이에 따라, 보상 커패시터(Cth2)에 구동 트랜지스터(TB1)의 문턱전압이 반영된 전압이 저장되어, 구동 트랜지스터(TB1)의 문턱전압이 보상된다. 이때, 제2전원전압(ELVSS)은 하이 레벨 전압으로 인가되므로, 유기 발광 다이오드(OLED)는 발광하지 않는다.
그리고, 전달 기간(Pt) 동안, 제1전원전압(ELVDD) 및 제2전원전압(ELVSS)은 하이 레벨 전압으로 인가된다. 이때, 제2제어신호(GW)가 로우 레벨의 게이트 온 전압으로 인가된다. 제2제어신호(GW)에 의해 릴레이 트랜지스터(TB4)가 턴 온 된다. 릴레이 트랜지스터(TB4)가 턴 온 됨에 따라 제4노드(Q4)와 제2노드(Q2)가 연결되고, 유지 커패시터(Chold)에 저장되어 있는 전압이 제2노드(Q2)에 전달된다. 유지 커패시터(Chold)에는 이전 프레임에서 인가된 데이터 전압이 저장되어 있다. 즉, 이전 프레임에서 인가된 데이터 전압이 제2노드(Q2)에 전달된다. 데이터 전압이 제2노드(Q2)에 전달됨에 따라 제1노드(Q1)의 전압은 보상 커패시터(Cth2)에 의한 커플링으로 제2노드(Q2)의 전압이 데이터 전압으로 인해 변동된 값만큼 변동된다. 즉, 서브 발광 화소(SP)와 더미 화소(DP2)의 제1노드(Q1)에 이전 프레임에 대응하는 데이터 전압이 반영된다.
이전 프레임의 데이터 전압이 제2노드(Q2)에 전달된 후 제2제어신호(GW)는 하이 레벨인 게이트 오프 전압으로 상승하여 인가되고, 제4노드(Q4)와 제2노드(Q2)의 연결이 차단된다.
주사 기간(Ps1) 동안, 로우 레벨의 게이트 온 전압의 복수의 주사 신호(S1 내지 Sd)가 순차적으로 인가되고, 이에 대응하여 복수의 데이터 신호(D1 내지 Dm)에 따른 데이터 전압(Vdata)이 각각 전달된다. 여기서 복수의 데이터 신호(D1 내지 Dm)은 현재 프레임에 대응하는 데이터 신호이다.
더미 화소(DP2)의 경우, 게이트 온 전압의 주사 신호(Sd)에 의해 스위칭 트랜지스터(TB2)가 턴온 되고, 턴온 된 스위칭 트랜지스터(TB2)를 통해 데이터선(DLj)에 인가되는 데이터 신호(Dj)가 제4노드(Q4)에 전달된다. 이에 따라, 데이터 신호(Dj)에 대응하는 데이터 전압이 유지 커패시터(Chold)에 저장된다. 이때, 더미 화소(DP2)에 인가되는 데이터 신호는 리페어된 서브 발광 화소에 인가된 데이터 신호와 동일한 데이터 신호이다.
유지 커패시터(Chold)의 타 전극에는 소정의 기준 전압(Vref)이 인가되므로 유지 커패시터(Chold)는 양 전극에 인가되는 전압차에 따른 전압값을 저장함으로써 현재 프레임의 데이터 전압을 저장 및 유지하게 된다. 소정의 기준 전압(Vref)은 로우 레벨의 전압값으로 설정될 수 있다.
또한 발광 기간(Pe1) 동안, 제1전원전압(ELVDD)이 하이 레벨 전압으로 인가된 상태에서 제2전원전압(ELVSS)이 로우 레벨 전압으로 변동되어 인가된다. 제2전원전압(ELVSS)이 로우 레벨 전압으로 인가되면, 서브 발광 화소(SP)의 구동 트랜지스터(TB1)가 턴 온 되고 제1전원전압(ELVDD)으로부터 유기 발광 다이오드(OLED)로 구동 전류가 흐른다. 구동 전류는 제1노드(Q1)에 반영된 이전 프레임의 데이터 전압에 대응한 전류량으로 흐른다. 그러면 유기 발광 다이오드(OLED)는 전류량에 대응한 밝기로 발광한다. 발광 기간(Pe1) 동안 표시 영역(AA)의 모든 서브 발광 화소(SP)가 동시에 발광한다.
발광 기간(Pe1)의 길이는 주사 기간(Ps1)보다 길게 정해질 수 있다. 발광 기간(Pe1)은 한 프레임 내에서 제2전원전압(ELVSS)이 로우 레벨 전압으로 인가되는 시간을 제어함으로써 길이를 조절할 수 있다.
이때 발광 기간(Pe1)과 주사 기간(Ps1)이 시간상으로 겹쳐질 수 있다. 즉, 발광 기간(Pe1)의 길이를 조절함에 따라 발광 기간(Pe1)과 주사 시간(Ps1)은 시간상으로 일부 또는 전부 겹쳐질 수 있다.
한편, 도 14의 구동 방식에서 각 기간별로 제1 내지 제3 리페어 제어신호(GE1-GE3)의 구동 타이밍은 도 10에서 설명한 바와 동일하다.
그리고 제1 내지 제3 리페어 제어신호(GE1 내지 GE3)에 대응하여 더미 화소(DP2)의 리페어 구동부(DPC2b)의 제1 내지 제3 리페어 트랜지스터(G1 내지 G3)의 역할과 기능 역시 동일하다.
즉, 발광 기간(Pe1) 이전의 기간(Pr1, Pth1, Pt) 동안 더미 화소(DP2)의 리페어 구동부(DPC2b)에 전달되는 제1 및 제3 리페어 제어신호(GE1, GE3)는 하이 레벨 전압으로 인가되고, 제2 리페어 제어신호(GE2)는 로우 레벨 전압으로 인가된다.
그리고 발광 기간(Pe1) 동안, 제2 및 제3 리페어 제어신호(GE2, GE3)는 하이 레벨 전압으로 인가되고, 제1 리페어 제어신호(GE1)는 로우 레벨 전압으로 인가된다. 따라서, 발광 기간(Pe1) 동안 제2 리페어 트랜지스터(G2)는 턴 오프 상태로 유지되어 유기 발광 다이오드(OLED)로 구동 전류가 흘러 더미 화소(DP2)가 발광하는 것을 막을 수 있다.
한편 발광 기간(Pe1)의 시작 직전의 시점 t3 내지 시점 t4의 기간 동안 제3 리페어 제어신호(GE3)는 로우 레벨의 전압으로 전달된다. 그래서 시점 t3 내지 시점 t4의 기간 동안 제3 리페어 트랜지스터(G3)를 턴 온 시킨다. 제3 리페어 트랜지스터(G3)는 자신의 게이트 전극을 다이오드 연결함으로써, 리페어선(RLj)에 저장되어 있던 이전 프레임의 유기 발광 다이오드 구동 전압을 현재 발광할 유기 발광 다이오드의 구동 전압으로 초기화한다.
한편, 발광 기간(Pe1) 동안 더미 화소(DP2)의 리페어 구동부(DPC2b)의 제1 리페어 트랜지스터(G1)는 턴 온 상태가 되어 레이저 쇼트로 전기적으로 연결된 리페어선(RLj)을 통해 리페어된 서브 발광 화소(SP)의 발광소자(PE), 즉 유기 발광 다이오드로 구동 전류를 전달한다. 이에 따라 불량인 서브 발광 화소(SP) 또한 빛을 방출할 수 있게 되어 전체 표시 영역(AA)의 휘도 균일도가 저하되지 않는다.
도 15는 본 발명의 일 실시예에 따른 발광 화소의 구조를 나타낸 회로도이다.
도 15는 i번째 화소 행의 주사선(SLi)과 j번째 화소 열의 데이터선(DLj)에 연결된 발광 화소(EPij)에 포함된 하나의 서브 발광 화소(SP3ij)를 도시한다. 서브 발광 화소(SP3ij)는 적색 서브 발광 화소(SPRij), 녹색 서브 발광 화소(SPGij) 또는 청색 서브 발광 화소(SPBij)일 수 있다. 데이터선(DLj)은 서브 발광 화소에 따라 적색 데이터 신호(Dj_R)를 인가하는 적색 데이터선(DLj_R), 녹색 데이터 신호(Dj_G)를 인가하는 녹색 데이터선(DLj_G), 또는 청색 데이터 신호(Dj_B)를 인가하는 청색 데이터선(DLj_B)일 수 있다.
서브 발광 화소(SP3ij)는 구동부(PC3)와 발광소자(PE3)로 구성된다. 발광소자(PE3)는 리페어선(RLj)과 절연되어 있고, 추후 리페어시, 컷팅에 의해 구동부(PC3)와 분리되고, 레이저 쇼트에 의해 리페어선(RLj)과 연결될 수 있다.
구동부(PC3)는 구동 트랜지스터(TC1), 스위칭 트랜지스터(TC2), 보상 트랜지스터(TC3), 릴레이 트랜지스터(TC4), 유지 트랜지스터(TC5), 저장 커패시터(Cst3), 및 유지 커패시터(Chold)를 포함한다.
구동 트랜지스터(TC1)는 제1노드(W1)에 연결되어 있는 게이트 전극, 제1전원전압(ELVDD)에 연결되어 있는 제1전극, 제3노드(W3)에 연결된 제2전극을 포함한다. 구동 트랜지스터(TC1)는 제1노드(W1)에 전달된 데이터 신호에 따른 데이터 전압에 대응하는 구동 전류를 생성하여 발광소자(PE3)의 유기 발광 다이오드(OLED)에 전달한다.
스위칭 트랜지스터(TC2)는 주사선(SLi)에 연결된 게이트 전극, 소정의 기준 전압(Vref)을 인가하는 전원부에 연결된 제1전극, 및 제4노드(W4)에 연결된 제2전극을 포함한다. 스위칭 트랜지스터(TC2)는 주사선(SLi)을 통해 전달되는 주사 신호(Si)에 의해 턴 온 되어 제4노드(W4)에 소정의 기준 전압(Vref)을 전달한다.
제4노드(W4)에는 유지 커패시터(Chold)의 제1전극이 연결되어 있고, 유지 커패시터(Chold)의 제2전극은 데이터선(DLj)에 연결되어 있다. 따라서 유지 커패시터(Chold)는 데이터선(DLj)을 통해 공급되는 데이터 신호(Dj)에 따른 데이터 전압과 제4노드(W4)에 전달된 기준 전압(Vref)의 차이에 따른 전압값을 저장함으로써 데이터 전압을 유지하는 기능을 수행한다.
한편, 릴레이 트랜지스터(TC4)는 제2제어선(GWL)에 연결된 게이트 전극, 제4노드(W4)에 연결된 제1전극, 및 제2노드(W2)에 연결된 제2전극을 포함한다. 릴레이 트랜지스터(TC4)는 제2제어선(GWL)을 통해 전달되는 제2제어신호(GW)에 의해 턴 온 되어 유지 커패시터(Chold)의 데이터 전압을 제2노드(W2) 쪽으로 전달한다.
제2노드(W2)에는 저장 커패시터(Cst3)의 제1전극이 연결되어 있고, 저장 커패시터(Cst3)의 제2전극은 제1노드(W1)에 연결되어 있다. 따라서, 저장 커패시터(Cst3)의 커플링 효과에 의해 제2노드(W2)의 전압 변동값에 대응하여 제1노드(W1)에 인가되는 전압값이 변동하게 된다.
유지 트랜지스터(TC5)는 제3제어선(GSL)에 연결된 게이트 전극, 제1전원전압(ELVDD)에 연결된 제1전극, 및 제2노드(W2)에 연결된 제2전극을 포함한다. 유지 트랜지스터(TC5)는 제3제어선(GSL)을 통해 전달되는 제3제어신호(GS)에 의해 턴 온 되어 제1전원전압(ELVDD)을 제2노드(W2)에 전달한다.
한편 보상 트랜지스터(TC3)는 제1제어선(GCL)에 연결된 게이트 전극, 제1노드(W1)에 연결된 제1전극, 및 제3노드(W3)에 연결된 제2전극을 포함한다. 보상 트랜지스터(TC3)는 제1제어선(GCL)을 통해 전달되는 제1제어신호(GC)에 의해 턴 온 되어 구동 트랜지스터(TC1)의 게이트 전극과 제2전극을 다이오드 연결한다. 보상 트랜지스터(TC3)는 구동 트랜지스터의 문턱전압 편차를 제거 및 보상한다.
도 16은 도 15에 도시된 발광 화소에 대응하는 더미 화소의 구조를 나타낸 회로도이다.
더미 화소(DP3)는 더미 구동부(DPC3)와 더미 발광소자(DPE3)로 구성된다.
더미 구동부(DPC3)는 표시 영역(AA)에서 불량 화소가 검출될 때 리페어선(RLj)과 레이저 쇼트로 연결되어 불량 화소의 발광소자와 전기적으로 연결된다. 더미 구동부(DPC3)는 제1구동부, 즉 발광 구동부(DPC3a)와 제2구동부, 즉 리페어 구동부(DPC3b)로 구성될 수 있다.
발광 구동부(DPC3a)는 더미 화소(DP3)를 활성화시켜 데이터 신호에 대응하는 구동 전류를 생성하는 회로부이다.
리페어 구동부(DPC3b)는 표시 영역(AA)에서 불량 화소가 검출될 때 더미 화소(DP3)에서 리페어선(RLj)과 레이저 쇼트로 연결되어, 발광 구동부(DPC3a)에서 생성한 구동 전류를 불량 화소의 발광소자로 전달하는 회로부이다.
도 16에서 더미 화소(DP3)의 리페어 구동부(DPC3b)와 발광부(DPE3)의 구조는 도 8과 동일하므로 설명을 생략하기로 한다. 도 16의 발광 구동부(DPC3a)는 도 15에 도시된 서브 발광 화소(SP3)의 구동부(PC3)와 비교하여 구동 트랜지스터만 상이하므로, 이하에서는 상이한 구성을 중심으로 설명하겠다.
도 16을 참조하면, 더미 화소(DP3)의 발광 구동부(DPC3a)는 구동 트랜지스터(TC1), 스위칭 트랜지스터(TC2), 보상 트랜지스터(TC3), 릴레이 트랜지스터(TC4), 유지 트랜지스터(TC5), 저장 커패시터(Cst3), 및 유지 커패시터(Chold)를 포함한다.
더미 화소(DP3)의 구동 트랜지스터(TC1)는 병렬 연결된 복수의 제1 내지 제3 구동 트랜지스터(TC1_R, TC1_G, TC1_B)를 포함한다. 구동 트랜지스터(TC1)는 적색 서브 발광 화소에 대응하는 제1 구동 트랜지스터(TC1_R), 녹색 서브 발광 화소에 대응하는 제2 구동 트랜지스터(TC1_G), 청색 서브 발광 화소에 대응하는 제3 구동 트랜지스터(TC1_B)를 포함할 수 있다.
제1 내지 제3 구동 트랜지스터(TC1_R, TC1_G, TC1_B) 각각은 제1노드(W1)에 연결되어 있는 게이트 전극, 제1전원전압(ELVDD)에 연결되어 있는 제1전극, 제3노드(W3)에 연결된 제2전극을 포함한다. 제1 내지 제3 구동 트랜지스터(TC1_R, TC1_G, TC1_B)는 각각 제1노드(W1)에 전달된 데이터 신호에 대응하는 구동 전류를 생성한다.
스위칭 트랜지스터(TC2)는 더미 주사선(DSL)에 연결된 게이트 전극, 소정의 기준 전압(Vref)을 인가하는 전원 공급부에 연결된 제1전극, 및 제4노드(W4)에 연결된 제2전극을 포함한다. 스위칭 트랜지스터(TC2)는 더미 주사선(DSL)을 통해 전달되는 주사 신호(Sd)에 의해 턴온 되어 제4노드(W4)에 소정의 기준 전압(Vref)을 전달한다.
제4노드(W4)에는 유지 커패시터(Chold)의 제1전극이 연결되어 있고, 유지 커패시터(Chold)의 제2전극은 데이터선(DLj)과 절연되어 있다. 추후 유지 커패시터(Chold)의 제2전극이 데이터선(DLj)과 연결되면, 유지 커패시터(Chold)는 데이터선(DLj)을 통해 공급되는 데이터 신호(Dj)에 따른 데이터 전압과 제4노드(W4)에 전달된 기준 전압(Vref)의 차이에 따른 전압값을 저장함으로써 데이터 전압을 유지하는 기능을 수행한다.
도 17은 도 16의 더미 화소(DP3)를 리페어선(RL)에 연결하는 방법을 설명하는 도면이다.
도 17은 도시되지 않은 i번째 주사선(SLi)과 j번째 데이터선(DLj)에 연결된 발광 화소(EPij) 중 적색 서브 발광 화소(SPRij)가 불량인 경우, 적색 서브 발광 화소(SPRij)를 더미 화소(DP3)를 이용하여 리페어하는 방법이다.
불량인 적색 서브 발광 화소(SPRij)의 구동부(PC_R)와 발광소자(PE_R)를 컷팅에 의해 분리하고, 발광소자(PE_R)를 레이저 쇼트에 의해 리페어선(RLj)과 연결한다.
더미 화소(DP3)의 발광 구동부(DPC3a)에서 유지 커패시터(Chold)의 제2전극을 적색 데이터 신호(Dj_R)를 인가하는 적색 데이터선(DLj_R)에 레이저 쇼트에 의해 연결한다. 그리고, 적색 서브 발광 화소에 대응하는 제1 구동 트랜지스터(TC1_R)를 제외한 제2 구동 트랜지스터(TC1_G)와 제3 구동 트랜지스터(TC1_B)를 컷팅하여 분리한다. 이때 제2 구동 트랜지스터(TC1_G)와 제3 구동 트랜지스터(TC1_B)의 제1전극 및 제2전극 중 적어도 하나를 컷팅함으로써 분리할 수 있다.
또한 리페어 구동부(DPC3b)에서 제3 적색 리페어 트랜지스터(G3_R)를 제외한 제3 녹색 리페어 트랜지스터(G3_G) 및 제3 청색 리페어 트랜지스터(G3_B)를 컷팅하여 분리한다. 이때 제3 녹색 리페어 트랜지스터(G3_G) 및 제3 청색 리페어 트랜지스터(G3_B)의 제1전극을 컷팅함으로써 분리할 수 있다. 그리고, 제1 리페어 트랜지스터(G1)의 제2전극을 레이저 쇼트에 의해 리페어선(RLj)과 연결한다.
그리고 더미 발광소자(DPE3)에서 제1 유기발광다이오드(OLED_R)의 애노드를 리페어 구동부(DPC3b)와 레이저 쇼트에 의해 연결한다.
이와 같이 리페어선(RLj)에 더미 화소(DP3)와 적색 서브 발광 화소(SPRij)가 연결됨으로써, 더미 화소(DP3)의 더미 구동부(DPC3)에서 생성된 구동 전류가 리페어선(RLj)을 통해 적색 서브 발광 화소(SPRij)의 발광소자(PE_R)로 전달되어 적색 서브 발광 화소(SPRij)가 발광할 수 있다. 그러면, 구동 불량인 화소가 발생하더라도 그 화소의 유기 발광 다이오드는 정상적으로 빛을 방출하게 되어 전체 표시 영역(AA)의 휘도 저하를 방지할 수 있다.
도 18은 도 16에 도시된 더미 화소(DP3)와 도 15에 도시된 발광 화소(EP)의 구동 방법을 설명하는 타이밍도이다.
이하에서는 더미 화소(DP3)가, 리페어되는 서브 발광 화소에 대응하여, 복수의 제1 내지 제3 구동 트랜지스터들(TB1_R, TB1_G, TB1_B) 중 하나의 구동 트랜지스터, 복수의 제3 리페어 트랜지스터들(G3_R, G3_G, G3_B) 중 하나의 제3 리페어 트랜지스터, 및 복수의 제1 내지 제3 유기발광다이오드들(OLED_R, OLED_G, OLED_B) 중 하나의 유기발광다이오드가 연결되어 구동하는 것을 예로 설명하겠다.
도 18을 참조하면, 표시 영역(AA)에 하나의 영상이 표시되는 한 프레임(1Frame) 기간은 리셋 기간(Pr2), 구동 트랜지스터의 문턱 전압을 보상하는 보상 기간(Pth2), 이전 프레임 데이터 전압을 발광을 위해 제2 노드(W2)에 전달되는 전달 기간(Pt1), 현재 프레임 데이터 전압이 전달되는 주사 기간(Ps2), 주사 기간(Ps2)과 거의 동일한 기간에 중첩되어 이전 프레임 데이터 전압에 따른 구동 전류량으로 복수의 화소가 동시에 발광하는 발광 기간(Pe2), 및 화소의 응답 파형을 개선하는 바이어스 기간(Poff)을 포함한다.
시점 t5 내지 시점 t6의 리셋 기간(Pr2) 동안, 제1전원전압(ELVDD)은 로우 레벨 전압으로 인가되고, 제2전원전압(ELVSS)은 하이 레벨 전압으로 인가된다. 이 기간 동안 제3제어신호(GS)는 로우 레벨의 게이트 온 전압으로 전달되므로, 유지 트랜지스터(TC5)가 턴 온 된다. 그래서 로우 레벨의 제1전원전압(ELVDD)이 제2노드(W2)에 인가된다. 제2노드(W2)에 인가되는 전압 변동값은 저장 커패시터(Cst3)의 커플링 효과에 의해 제1노드(W1)의 전압을 변화시킨다. 따라서, 구동 트랜지스터(TC1)가 턴 온 되어 제1전원전압(ELVDD)에서 제3노드(W3) 쪽으로 전류가 흐른다. 그러면 제3노드(W3)의 전압이 제1전원전압(ELVDD)으로 인해 로우 레벨로 낮아진다. 즉, 유기 발광 다이오드(OLED)의 애노드 전압이 로우 레벨 전압으로 리셋된다.
시점 t6에 제1제어신호(GC)가 하이 레벨에서 로우 레벨로 하강하고, 보상 기간(Pth2) 동안 로우 레벨로 유지된다. 이 기간 동안 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)은 하이 레벨 전압으로 인가된다.
제1제어신호(GC)에 의해 보상 트랜지스터(TC3)가 턴 온된다. 보상 트랜지스터(TC3)가 턴 온 됨에 따라 구동 트랜지스터(TC1)는 다이오드 연결되고, 제1노드(W1)에 구동 트랜지스터(TC1)의 문턱전압이 반영된다. 이에 따라, 저장 커패시터(Cst3)에 구동 트랜지스터(TC1)의 문턱전압이 반영된 전압이 저장된다. 즉, 구동 트랜지스터(TC1)의 문턱전압이 보상된다.
한편, 구동 트랜지스터(TC1)의 문턱 전압 보상이 진행되는 중, 시점 t8에 제3제어신호(GS)가 로우 레벨에서 하이 레벨로 상승하고, 시점 t9까지 하이 레벨의 펄스 전압을 유지하면서 전달된다.
시점 t8 내지 시점 t9 동안 제3제어신호(GS)에 대응하여 유지 트랜지스터(TC5)가 턴 오프 된다. 그리고 시점 t8 내지 시점 t9의 기간 내의 전달 기간(Pt1) 동안, 제2제어신호(GW)가 로우 레벨의 게이트 온 전압으로 전달된다.
게이트 온 전압의 제2제어신호(GW)에 의해 릴레이 트랜지스터(TC4)가 턴 온된다. 릴레이 트랜지스터(TC4)가 턴 온됨에 따라 제4노드(W4)와 제2노드(W2)가 연결되고, 유지 커패시터(Chold)에 저장되어 있는 이전 프레임의 데이터 전압이 제2노드(W2)에 전달된다. 이전 프레임 데이터 전압이 제2노드(W2)에 전달됨에 따라 제1노드(W1)의 전압은 저장 커패시터(Cst3)에 의한 커플링으로 제2노드(W2)의 전압이 데이터 전압으로 변동된 값만큼 변동된다. 이때, 제2전원전압(ELVSS)은 하이 레벨 전압으로 인가되므로, 유기 발광 다이오드(OLED)는 발광하지 않는다.
주사 기간(Ps2) 동안, 복수의 주사 신호(S1 내지 Sd)가 순차적으로 인가되고, 이에 대응하여 복수의 데이터 신호(D1 내지 Dm)에 따른 데이터 전압(Vdata)이 각각 전달된다. 주사 신호(S1 내지 Sd)에 의해 스위칭 트랜지스터(TC2)가 턴 온 되고, 턴 온 된 스위칭 트랜지스터(TC2)를 통해 소정의 기준 전압(Vref)이 제4노드(W4)에 인가된다.
한편 이 기간 동안 데이터선(DLj)을 통해 현재 프레임 데이터 전압이 유지 커패시터(Chold)의 타 전극에 인가된다. 유지 커패시터(Chold)의 제1전극은 제4노드(W4)에 연결되어 있으므로, 주사 기간(Ps2) 동안 유지 커패시터(Chold)는 양 전극의 인가된 전압차에 대응하는 전압값을 저장하게 된다. 이때 전압값은 현재 프레임 데이터 전압과 기준 전압(Vref)의 차이값에 대응하므로, 유지 커패시터(Chold)는 현재 프레임에 대응하는 데이터 신호에 따른 데이터 전압을 기입한다. 유지 커패시터(Chold)에 기입된 현재 프레임 데이터 전압은 다음 프레임에서의 발광에 사용된다.
발광 기간(Pe2)은 제1전원전압(ELVDD)이 하이 레벨 전압으로 인가된 상태에서 제2전원전압(ELVSS)이 로우 레벨 전압으로 변동되어 인가되는 시간으로 정해진다. 제2전원전압(ELVSS)이 로우 레벨 전압으로 인가되면, 구동 트랜지스터(TC1)가 턴 온 되고 제1전원전압(ELVDD)으로부터 유기 발광 다이오드(OLED)로 구동 전류가 흐른다. 구동 전류는 제1노드(W1)에 반영된 이전 프레임 데이터 전압에 대응한 전류량으로 흐른다. 발광 기간(Pe2) 동안 표시 영역(AA)의 모든 서브 발광 화소(SP)가 동시에 발광한다. 한편 더미 화소(DP3)의 유기 발광 다이오드(OLED)는 전술된 실시예에서 설명한 바와 같이 발광 기간(Pe2) 동안 발광하지 않는다.
바이어스 기간(Poff) 동안, 제1전원전압(ELVDD)은 로우 레벨로 인가되고, 제2전원전압(ELVSS)은 하이 레벨 전압으로 인가된다. 이 기간 동안, 제1제어신호(GC)가 로우 레벨 전압으로 인가되고 제3제어신호(GS)가 하이 레벨 전압으로 인가된다. 제1제어신호(GC)에 의해 보상 트랜지스터(TC3)가 턴 온 되고, 제3제어신호(GS)에 의해 유지 트랜지스터(TC5)가 턴 오프 된다.
이에 따라, 보상 트랜지스터(TC3)에 의해 제3노드(W3) 전압이 제1전원전압(ELVDD)의 로우 레벨 전압으로 인가되어 화소의 응답 파형이 개선될 수 있다. 바이어스 기간(Poff)은 생략 가능하다.
도 18의 타이밍도에 더미 화소(DP3)의 리페어 구동부(DPC3b)에 인가되는 제1 내지 제3 리페어 제어신호(GE1-GE3)의 펄스 전압의 레벨을 도시하였으나, 도 10 및 도 14의 타이밍도와 동일하다. 그리고 이로 인한 더미 화소(DP3)의 리페어 구동부(DPC3b)의 제1 내지 제3 리페어 트랜지스터(G1 내지 G3)의 역할과 기능 역시 동일하므로 중복되는 설명은 생략하기로 한다.
도 19는 본 발명의 일 실시예에 따른 더미 화소의 구조를 도시한 회로도이다.
도 19에 도시된 더미 화소(DP4)는 도 8에 도시된 더미 화소(DP1)와 비교하여, 발광 구동부(DPC4a)의 저장 커패시터(Cst1)가 상이하고, 그 외 구성 및 동작은 동일하다.
저장 커패시터(Cst1)는 병렬 연결된 복수의 제1 내지 제3 저장 커패시터(Cst1_R, Cst1_G, Cst1_B)를 포함한다. 저장 커패시터(Cst1)는 적색 서브 발광 화소에 대응하는 제1 저장 커패시터(Cst1_R), 녹색 서브 발광 화소에 대응하는 제2 저장 커패시터(Cst1_G), 청색 서브 발광 화소에 대응하는 제3 저장 커패시터(Cst1_B)를 포함할 수 있다.
추후 더미 화소(DP4)가 리페어선(DLj)에 연결되는 경우, 리페어되는 서브 발광 화소에 따라 대응하는 저장 커패시터 이외의 저장 커패시터들은 컷팅에 의해 분리된다. 이때 제1 내지 제3 저장 커패시터(Cst1_R, Cst1_G, Cst1_B)의 제1전극 및 제2전극 중 적어도 하나를 컷팅함으로써 분리할 수 있다. 예를 들어, 더미 화소(DP4)가 적색 서브 발광 화소(SPR)의 리페어에 사용되는 경우, 제1 저장 커패시터(Cst1_R)를 제외한 제2 저장 커패시터(Cst1_G)와 제3 저장 커패시터(Cst1_B)가 컷팅에 의해 분리될 수 있다.
도시되지 않았으나, 보상 커패시터(Cth1) 또한 서브 발광 화소에 대응하도록 복수의 제1 내지 제3 보상 커패시터(Cth1_R, Cth1_G, Cth1_B)로 구현할 수 있다.
도 20은 본 발명의 일 실시예에 따른 더미 화소의 구조를 도시한 회로도이다.
도 20에 도시된 더미 화소(DP5)는 도 12에 도시된 더미 화소(DP2)와 비교하여, 발광 구동부(DPC5a)의 저장 커패시터(Cst2)와 유지 커패시터(Chold)가 상이하고, 그 외 구성 및 동작은 동일하다.
저장 커패시터(Cst2)는 병렬 연결된 복수의 제1 내지 제3 저장 커패시터(Cst2_R, Cst2_G, Cst2_B)를 포함한다. 저장 커패시터(Cst2)는 적색 서브 발광 화소에 대응하는 제1 저장 커패시터(Cst2_R), 녹색 서브 발광 화소에 대응하는 제2 저장 커패시터(Cst2_G), 청색 서브 발광 화소에 대응하는 제3 저장 커패시터(Cst2_B)를 포함할 수 있다.
추후 더미 화소(DP5)가 리페어선(DLj)에 연결되는 경우, 리페어되는 서브 발광 화소에 따라 대응하는 저장 커패시터 이외의 저장 커패시터들은 컷팅에 의해 분리된다. 이때 제1 내지 제3 저장 커패시터(Cst2_R, Cst2_G, Cst2_B)의 제1전극 및 제2전극 중 적어도 하나를 컷팅함으로써 분리할 수 있다. 예를 들어, 더미 화소(DP5)가 적색 서브 발광 화소(SPR)의 리페어에 사용되는 경우, 제1 저장 커패시터(Cst2_R)를 제외한 제2 저장 커패시터(Cst2_G)와 제3 저장 커패시터(Cst2_B)이 컷팅에 의해 분리될 수 있다.
유지 커패시터(Chold) 또한 병렬 연결된 복수의 제1 내지 제3 유지 커패시터(Chold_R, Chold_G, Chold_B)를 포함한다. 유지 커패시터(Chold)는 적색 서브 발광 화소에 대응하는 제1 유지 커패시터(Chold_R), 녹색 서브 발광 화소에 대응하는 제2 유지 커패시터(Chold_G), 청색 서브 발광 화소에 대응하는 제3 유지 커패시터(Chold_B)를 포함할 수 있다.
추후 더미 화소(DP5)가 리페어선(DLj)에 연결되는 경우, 리페어되는 서브 발광 화소에 따라 대응하는 유지 커패시터 이외의 유지 커패시터들은 컷팅에 의해 분리된다. 이때 제1 내지 제3 유지 커패시터(Chold_R, Chold_G, Chold_B)의 제1전극 및 제2전극 중 적어도 하나를 컷팅함으로써 분리할 수 있다. 예를 들어, 더미 화소(DP5)가 적색 서브 발광 화소(SPR)의 리페어에 사용되는 경우, 제1 유지 커패시터(Chold_R)를 제외한 제2 유지 커패시터(Chold_G)와 제3 유지 커패시터(Chold_B)가 컷팅에 의해 분리될 수 있다.
도시되지 않았으나, 보상 커패시터(Cth2) 또한 서브 발광 화소에 대응하도록 복수의 제1 내지 제3 보상 커패시터(Cth2_R, Cth2_G, Cth2_B)로 구현할 수 있다.
도 21은 본 발명의 일 실시예에 따른 더미 화소의 구조를 도시한 회로도이다.
도 21에 도시된 더미 화소(DP6)는 도 16에 도시된 더미 화소(DP2)와 비교하여, 발광 구동부(DPC6a)의 저장 커패시터(Cst3)와 유지 커패시터(Chold)가 상이하고, 그 외 구성 및 동작은 동일하다.
저장 커패시터(Cst3)는 병렬 연결된 복수의 제1 내지 제3 저장 커패시터(Cst3_R, Cst3_G, Cst3_B)를 포함한다. 저장 커패시터(Cst3)는 적색 서브 발광 화소에 대응하는 제1 저장 커패시터(Cst3_R), 녹색 서브 발광 화소에 대응하는 제2 저장 커패시터(Cst3_G), 청색 서브 발광 화소에 대응하는 제3 저장 커패시터(Cst3_B)를 포함할 수 있다.
추후 더미 화소(DP6)가 리페어선(DLj)에 연결되는 경우, 리페어되는 서브 발광 화소에 따라 대응하는 저장 커패시터 이외의 저장 커패시터들은 컷팅에 의해 분리된다. 이때 제1 내지 제3 저장 커패시터(Cst3_R, Cst3_G, Cst3_B)의 제1전극 및 제2전극 중 적어도 하나를 컷팅함으로써 분리할 수 있다. 예를 들어, 더미 화소(DP6)가 적색 서브 발광 화소(SPR)의 리페어에 사용되는 경우, 제1 저장 커패시터(Cst3_R)를 제외한 제2 저장 커패시터(Cst3_G)와 제3 저장 커패시터(Cst3_B)이 컷팅에 의해 분리될 수 있다.
유지 커패시터(Chold) 또한 병렬 연결된 복수의 제1 내지 제3 유지 커패시터(Chold_R, Chold_G, Chold_B)를 포함한다. 유지 커패시터(Chold)는 적색 서브 발광 화소에 대응하는 제1 유지 커패시터(Chold_R), 녹색 서브 발광 화소에 대응하는 제2 유지 커패시터(Chold_G), 청색 서브 발광 화소에 대응하는 제3 유지 커패시터(Chold_B)를 포함할 수 있다.
추후 더미 화소(DP6)가 리페어선(DLj)에 연결되는 경우, 리페어되는 서브 발광 화소에 따라 대응하는 유지 커패시터 이외의 유지 커패시터들은 컷팅에 의해 분리된다. 이때 제1 내지 제3 유지 커패시터(Chold_R, Chold_G, Chold_B)의 제1전극 및 제2전극 중 적어도 하나를 컷팅함으로써 분리할 수 있다. 예를 들어, 더미 화소(DP6)가 적색 서브 발광 화소(SPR)의 리페어에 사용되는 경우, 제1 유지 커패시터(Chold_R)를 제외한 제2 유지 커패시터(Chold_G)와 제3 유지 커패시터(Chold_B)가 컷팅에 의해 분리될 수 있다.
도 22는 본 발명의 일 실시예에 따른 더미 발광화소(DPE)의 예를 도시한다.
도 22를 참조하면, 더미 발광화소(DPE)는 유기 발광 다이오드 대신 제1 내지 제3 커패시터(Coled_R, Coled_G, Coled_B)를 포함한다. 제1 내지 제3 커패시터(Coled_R, Coled_G, Coled_B)는 제1전극이 더미 구동부(DPC)와 절연되고, 제2전극이 제2전원전압(ELVSS)에 연결된다. 제1 내지 제3 커패시터(Coled_R, Coled_G, Coled_B)의 제1전극은 추후 리페어되는 서브 발광 화소에 따라 대응하는 커패시터를 레이저 쇼트에 의해 연결할 수 있다.
도 22의 실시예와 달리, 제1 내지 제3 커패시터(Coled_R, Coled_G, Coled_B)는 더미 구동부(DPC)에 연결되고, 추후 리페어시 해당 커패시터를 제외한 나머지 커패시터들을 레이저 컷팅에 의해 분리할 수도 있다.
본 발명의 실시예들은 단위 발광 화소가 복수의 서브 발광 화소를 구비하는 경우, 리페어를 위한 더미 화소의 회로 소자들 중 서브 발광 화소마다 상이한 특성을 갖는 회로 소자는 서브 발광 화소에 대응하여 복수로 구비한다. 그리고, 리페어되는 서브 발광 화소에 대응하는 회로 소자만 동작하도록 한다. 이에 따라, 서브 발광 화소에 대응하는 복수의 더미 화소를 구비할 필요가 없어 Dead Space를 줄일 수 있다. 또한 하나의 더미 화소가 복수의 서브 발광 화소들 중 리페어되는 서브 발광 화소와 동일한 특성을 갖고 동작할 수 있다.
전술된 실시예들의 화소를 구성하는 트랜지스터의 유형은 모두 PMOS 트랜지스터이나, 본 발명은 이에 반드시 제한되지 않고, NMOS 트랜지스터로 구성될 수 있다.
본 발명의 실시예들은 전술된 특정 화소 구조에 한정되지 않으며, 다양한 화소에 적용되어, 화소 회로 불량에 의한 불량 화소의 명점 또는 암점을 리페어하여 휘도 손실 없이 발광할 수 있도록 할 수 있다. 따라서, 불량 화소에 대한 리페어(repair) 공정을 통해 정상적인 화소로 활용하여 수율을 높일 수 있다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.

Claims (20)

  1. 표시 영역에 구비되고, 각각이 입력되는 데이터 신호에 대응하는 구동전류를 생성하는 구동부 및 상기 구동전류에 의해 발광하는 발광소자를 포함하는 복수의 서브 발광 화소들로 구성된 발광 화소; 및
    상기 표시 영역 주변의 더미 영역에 구비되고, 상기 복수의 서브 발광 화소들 중 하나의 발광소자와 연결된 리페어선에 연결되고, 상기 복수의 서브 발광 화소들에 대응하는 복수의 구동 트랜지스터들을 포함하는 더미 화소;를 포함하는 유기발광표시장치.
  2. 제1항에 있어서, 상기 더미 화소는,
    입력되는 데이터 신호에 대응하는 구동전류를 생성하는 제1구동부;
    상기 제1구동부로부터 전달된 구동전류를 상기 리페어선에 연결된 발광소자로 전달하는 제2구동부; 및
    상기 복수의 서브 발광 화소들에 대응하는 복수의 더미 발광소자들;을 포함하는 유기발광표시장치.
  3. 제2항에 있어서, 상기 제1구동부는,
    각각이 제1노드에 연결된 게이트 전극, 제1전원전압에 연결된 제1전극, 제3노드에 연결된 제2전극을 포함하고, 병렬 연결된 복수의 구동 트랜지스터들;
    주사선에 연결된 게이트 전극, 데이터선에 연결된 제1전극, 및 제2노드에 연결된 제2전극을 포함하는 스위칭 트랜지스터;
    제1제어선에 연결된 게이트 전극, 상기 제1노드에 연결된 제1전극, 및 상기 제3노드에 연결된 제2전극을 포함하는 보상 트랜지스터;
    상기 제1전원전압에 연결된 제1전극과 상기 제2노드에 연결된 제2전극을 포함하는 저장 커패시터; 및
    상기 제1노드에 연결된 제1전극과 상기 제2노드에 연결된 제2전극을 포함하는 보상 커패시터;를 포함하는 유기발광표시장치.
  4. 제3항에 있어서,
    상기 복수의 구동 트랜지스터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 구동 트랜지스터 외의 구동 트랜지스터들은 분리된, 유기발광표시장치.
  5. 제3항에 있어서,
    상기 복수의 서브 발광 화소에 대응하는 복수의 저장 커패시터들이 병렬 연결되고,
    상기 복수의 저장 커패시터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 저장 커패시터 외의 저장 커패시터들은 분리된, 유기발광표시장치.
  6. 제2항에 있어서, 상기 제2구동부는,
    상기 발광 화소의 발광 기간에 턴 온 되어 상기 제1구동부와 상기 리페어선을 전기적으로 연결하는 제1 리페어 트랜지스터;
    상기 제1구동부와 상기 복수의 더미 발광소자들 사이에 구비되어, 상기 발광 화소의 비발광 기간에 턴 온 되고, 상기 발광 화소의 발광 기간에 턴 오프 되는 제2 리페어 트랜지스터; 및
    상기 발광 기간 직전의 일정 기간 동안 턴 온 되어 상기 리페어선에 인가된 이전 프레임의 구동 전압을 초기화하는 제3 리페어 트랜지스터;를 포함하는, 유기발광표시장치.
  7. 제6항에 있어서,
    상기 복수의 서브 발광 화소에 대응하는 복수의 제3 리페어 트랜지스터들이 병렬 연결되고,
    상기 복수의 제3 리페어 트랜지스터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 제3 리페어 트랜지스터 외의 제3 리페어 트랜지스터들은 분리된, 유기발광표시장치.
  8. 제6항에 있어서,
    상기 제1 리페어 트랜지스터는, 제1 리페어 제어선에 연결된 게이트 전극, 상기 제1구동부에 연결된 제1전극 및 상기 리페어선에 연결된 제2전극을 포함하고,
    상기 제2 리페어 트랜지스터는, 제2 리페어 제어선에 연결된 게이트 전극, 상기 제1구동부에 연결된 제1전극, 및 상기 더미 발광소자에 연결된 제2전극을 포함하고,
    상기 제3 리페어 트랜지스터는, 제3 리페어 제어선에 연결된 게이트 전극, 상기 제1구동부에 연결된 제1전극, 및 상기 제3 리페어 트랜지스터의 게이트 전극에 연결된 제2전극을 포함하는, 유기발광표시장치.
  9. 제2항에 있어서, 상기 제1구동부는,
    각각이 제1노드에 연결된 게이트 전극, 제1전원전압에 연결된 제1전극, 제3노드에 연결된 제2전극을 포함하고, 병렬 연결된 복수의 구동 트랜지스터들;
    주사선에 연결된 게이트 전극, 데이터선에 연결된 제1전극, 및 제4노드에 연결된 제2전극을 포함하는 스위칭 트랜지스터;
    제1제어선에 연결된 게이트 전극, 상기 제1노드에 연결된 제1전극, 및 상기 제3노드에 연결된 제2전극을 포함하는 보상 트랜지스터;
    제2제어선에 연결된 게이트 전극, 상기 제4노드에 연결된 제1전극, 및 제2노드에 연결된 제2전극을 포함하는 릴레이 트랜지스터;
    상기 제1제어선에 연결된 게이트 전극, 상기 데이터선에 연결된 제1전극, 및 상기 제2노드에 연결된 제2전극을 포함하는 유지 트랜지스터;
    상기 제1전원전압에 연결된 제1전극 및 상기 제2노드에 연결된 제2전극을 포함하는 저장 커패시터;
    상기 제1노드에 연결된 제1전극과 상기 제2노드에 연결된 제2전극을 포함하는 보상 커패시터; 및
    상기 제4노드에 연결된 제1전극과 기준 전압을 전달하는 전원부에 연결된 제2전극을 포함하는 유지 커패시터;를 포함하는 유기발광표시장치.
  10. 제9항에 있어서,
    상기 복수의 구동 트랜지스터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 구동 트랜지스터 외의 구동 트랜지스터들은 분리된, 유기발광표시장치.
  11. 제9항에 있어서,
    상기 복수의 서브 발광 화소에 대응하는 복수의 저장 커패시터들 및 복수의 유지 커패시터들이 각각 병렬 연결되고,
    상기 복수의 저장 커패시터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 저장 커패시터 외의 저장 커패시터들은 분리되고, 상기 복수의 유지 커패시터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 유지 커패시터 외의 유지 커패시터들은 분리된, 유기발광표시장치.
  12. 제2항에 있어서, 상기 제1구동부는,
    제1노드에 연결된 게이트 전극, 제1전원전압에 연결된 제1전극, 제3노드에 연결된 제2전극을 포함하고, 병렬 연결된 복수의 구동 트랜지스터들;
    주사선에 연결된 게이트 전극, 기준 전압을 인가하는 전원부에 연결된 제1전극, 및 제4노드에 연결된 제2전극을 포함하는 스위칭 트랜지스터;
    제1제어선에 연결된 게이트 전극, 상기 제1노드에 연결된 제1전극, 및 상기 제3노드에 연결된 제2전극을 포함하는 보상 트랜지스터;
    제2제어선에 연결된 게이트 전극, 상기 제4노드에 연결된 제1전극, 및 제2노드에 연결된 제2전극을 포함하는 릴레이 트랜지스터;
    제3제어선에 연결된 게이트 전극, 상기 제1전원전압에 연결된 제1전극, 및 상기 제2노드에 연결된 제2전극을 포함하는 유지 트랜지스터;
    상기 제1노드에 연결된 제1전극과 상기 제2노드에 연결된 제2전극을 포함하는 저장 커패시터; 및
    데이터선에 연결된 제1전극과 상기 제4노드에 연결된 제2전극을 포함하는 유지 커패시터;를 포함하는, 유기발광표시장치.
  13. 제12항에 있어서,
    상기 복수의 구동 트랜지스터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 구동 트랜지스터 외의 구동 트랜지스터들은 분리된, 유기발광표시장치.
  14. 제12항에 있어서,
    상기 복수의 서브 발광 화소에 대응하는 복수의 저장 커패시터들 및 복수의 유지 커패시터들이 각각 병렬 연결되고,
    상기 복수의 저장 커패시터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 저장 커패시터 외의 저장 커패시터들은 분리되고, 상기 복수의 유지 커패시터들 중 상기 리페어선에 연결된 서브 발광 화소에 대응하는 유지 커패시터 외의 유지 커패시터들은 분리된, 유기발광표시장치.
  15. 각각이 입력되는 데이터 신호에 대응하는 구동전류를 생성하는 구동부 및 상기 구동전류에 의해 발광하는 발광소자를 포함하는 복수의 서브 발광 화소들로 구성된 발광 화소;
    상기 복수의 서브 발광 화소들에 대응하는 복수의 구동 트랜지스터들을 포함하는 제1 더미 구동부, 상기 제1 더미 구동부와 상기 복수의 서브 발광 화소들 중 하나의 발광소자 사이의 전류 경로를 제어하는 제2 더미 구동부, 및 상기 제2더미 구동부와 절연되고 상기 복수의 서브 발광 화소들에 대응하는 복수의 더미 발광소자들을 포함하는 더미 화소; 및
    상기 더미 화소 및 상기 발광 화소의 발광 소자와 절연된 리페어선;을 포함하는 유기발광표시장치.
  16. 제15항에 있어서,
    상기 발광 화소는 표시 영역에 배치되고,
    상기 더미 화소는 상기 표시 영역 주변의 더미 영역에 배치되고,
    상기 더미 화소는 상기 더미 영역에 배치된 더미 주사선에 연결되고,
    상기 더미 주사선은 상기 표시 영역의 복수의 주사선들 중 첫번째 주사선의 이전에 배치된 주사선 또는 마지막 주사선의 다음에 배치된 주사선인, 유기발광표시장치.
  17. 제15항에 있어서,
    상기 복수의 서브 발광 화소들 중 불량 서브 발광 화소의 발광소자와 상기 더미 화소의 제2 더미 구동부가 상기 리페어선에 전기적으로 연결되고,
    상기 복수의 더미 발광소자들 중 상기 불량 서브 발광 화소에 대응하는 더미 발광소자가 상기 제2 더미 구동부와 전기적으로 연결되고,
    상기 복수의 구동 트랜지스터들 중 상기 불량 서브 발광 화소에 대응하는 구동 트랜지스터 외의 구동 트랜지스터들은 상기 제1 더미 구동부에서 분리되어, 상기 제1 더미 구동부에 연결된 구동 트랜지스터가 전달한 구동전류를 상기 제2 더미 구동부에 의해 상기 리페어선으로 전달하는, 유기발광표시장치.
  18. 제15항에 있어서,
    상기 제1 더미 구동부는 상기 복수의 서브 발광 화소들에 대응하는 복수의 커패시터들을 포함하고,
    상기 복수의 커패시터들 중 상기 불량 서브 발광 화소에 대응하는 커패시터 외의 커패시터들은 상기 제1 더미 구동부에서 분리된, 유기발광표시장치.
  19. 제15항에 있어서, 상기 제2 더미 구동부는,
    상기 발광 화소의 발광 기간에 턴 온 되어 상기 제1 더미 구동부와 상기 리페어선을 전기적으로 연결하는 제1 리페어 트랜지스터;
    상기 제1 더미 구동부와 상기 복수의 더미 발광소자들 사이에 구비되어, 상기 발광 화소의 비발광 기간에 턴 온 되고, 상기 발광 화소의 발광 기간에 턴 오프 되는 제2 리페어 트랜지스터; 및
    상기 발광 기간 직전의 일정 기간 동안 턴 온 되어 상기 리페어선에 인가된 이전 프레임의 구동 전압을 초기화하는 제3 리페어 트랜지스터;를 포함하는, 유기발광표시장치.
  20. 제19항에 있어서,
    상기 복수의 서브 발광 화소에 대응하는 복수의 제3 리페어 트랜지스터들이 병렬 연결되고,
    상기 복수의 제3 리페어 트랜지스터들 중 상기 불량 서브 발광 화소에 대응하는 제3 리페어 트랜지스터 외의 제3 리페어 트랜지스터들은 분리된, 유기발광표시장치.
KR1020130126115A 2013-10-22 2013-10-22 유기발광표시장치 KR102208918B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130126115A KR102208918B1 (ko) 2013-10-22 2013-10-22 유기발광표시장치
US14/270,254 US9123677B2 (en) 2013-10-22 2014-05-05 Organic light-emitting display apparatus
CN201911105234.1A CN110782841B (zh) 2013-10-22 2014-09-11 有机发光显示设备
CN201410461310.3A CN104576686B (zh) 2013-10-22 2014-09-11 有机发光显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126115A KR102208918B1 (ko) 2013-10-22 2013-10-22 유기발광표시장치

Publications (2)

Publication Number Publication Date
KR20150046647A true KR20150046647A (ko) 2015-04-30
KR102208918B1 KR102208918B1 (ko) 2021-01-29

Family

ID=52825383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126115A KR102208918B1 (ko) 2013-10-22 2013-10-22 유기발광표시장치

Country Status (3)

Country Link
US (1) US9123677B2 (ko)
KR (1) KR102208918B1 (ko)
CN (2) CN104576686B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148130A (ko) * 2015-06-15 2016-12-26 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR20170123380A (ko) * 2016-04-28 2017-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102208918B1 (ko) * 2013-10-22 2021-01-29 삼성디스플레이 주식회사 유기발광표시장치
KR102154709B1 (ko) * 2013-11-08 2020-09-11 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 리페어 방법
KR102177216B1 (ko) * 2014-10-10 2020-11-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제어 방법
KR102368772B1 (ko) * 2014-12-05 2022-03-02 삼성디스플레이 주식회사 표시 장치
KR102282943B1 (ko) * 2015-05-13 2021-07-29 삼성디스플레이 주식회사 표시장치 및 그 리페어 방법
DE102015216694B3 (de) * 2015-09-01 2016-09-29 Robert Bosch Gmbh Elektronisches Bauelement mit selbstisolierenden Zellen und Verfahren zur Isolierung fehlerhafter Zellen
KR102401983B1 (ko) 2015-09-30 2022-05-25 엘지디스플레이 주식회사 투명표시장치 및 투명표시패널
CN107945735B (zh) * 2016-03-31 2020-02-14 Oppo广东移动通信有限公司 一种像素调用方法及装置和相关介质产品
CN106531079B (zh) * 2016-12-21 2023-10-31 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN106782318B (zh) 2016-12-21 2019-06-14 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN108877649B (zh) * 2017-05-12 2020-07-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
KR102344964B1 (ko) * 2017-08-09 2021-12-29 엘지디스플레이 주식회사 표시장치, 전자기기 및 바디 바이어싱 회로
KR102435975B1 (ko) * 2017-08-18 2022-08-24 삼성디스플레이 주식회사 표시 장치
CN107565054B (zh) * 2017-08-25 2020-04-07 深圳市华星光电半导体显示技术有限公司 Oled像素结构及其修复方法
DE102018122048A1 (de) * 2017-09-11 2019-03-14 Vuereal Inc. Reparaturtechniken für mikro-led geräte und arrays
CN110021275B (zh) * 2018-01-10 2020-07-31 京东方科技集团股份有限公司 像素驱动电路、像素驱动方法、像素电路和显示装置
CN110390900B (zh) * 2018-04-19 2023-10-13 群创光电股份有限公司 显示器装置以及拼接式电子装置
US11049439B2 (en) 2018-04-19 2021-06-29 Innolux Corporation Display device, tiling electronic device and method for repairing a display device
TWI668508B (zh) * 2018-08-13 2019-08-11 友達光電股份有限公司 畫素單元
US11100846B2 (en) * 2018-11-22 2021-08-24 Boe Technology Group Co., Ltd. Display-driving circuit for multi-row pixels in a single column, a display apparatus, and a display method
KR102581375B1 (ko) * 2018-12-31 2023-09-22 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR20200111873A (ko) * 2019-03-19 2020-10-05 삼성디스플레이 주식회사 표시 장치
CN110136623A (zh) * 2019-04-26 2019-08-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110047425A (zh) * 2019-05-17 2019-07-23 京东方科技集团股份有限公司 像素电路及其控制方法、显示面板
US11087686B2 (en) 2019-09-12 2021-08-10 Innolux Corporation Electronic device
CN110890055A (zh) * 2019-11-25 2020-03-17 南京中电熊猫平板显示科技有限公司 一种自发光显示装置以及像素内补偿电路
CN111383600B (zh) * 2020-04-28 2022-04-19 厦门天马微电子有限公司 像素驱动电路、驱动方法、显示面板及显示装置
US11783739B2 (en) * 2020-09-10 2023-10-10 Apple Inc. On-chip testing architecture for display system
US11645957B1 (en) * 2020-09-10 2023-05-09 Apple Inc. Defective display source driver screening and repair
WO2022082751A1 (zh) 2020-10-23 2022-04-28 京东方科技集团股份有限公司 像素电路、显示面板及显示装置
KR20230044091A (ko) * 2021-09-24 2023-04-03 삼성디스플레이 주식회사 픽셀 회로 및 이를 포함하는 표시 장치
KR20230059861A (ko) * 2021-10-25 2023-05-04 삼성디스플레이 주식회사 표시 장치
KR20230167180A (ko) * 2022-05-30 2023-12-08 삼성디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666639B1 (ko) * 2005-09-13 2007-01-09 삼성에스디아이 주식회사 더미 셀을 구비하는 평판표시장치 및 그의 제조방법
KR20100079095A (ko) * 2008-12-30 2010-07-08 엘지디스플레이 주식회사 유기전계발광 소자 및 이를 이용한 리페어 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697037B1 (en) * 1996-04-29 2004-02-24 International Business Machines Corporation TFT LCD active data line repair
TWI282457B (en) * 2000-04-06 2007-06-11 Chi Mei Optoelectronics Corp Liquid crystal display component with defect restore ability and restoring method of defect
KR100444030B1 (ko) * 2002-07-16 2004-08-12 엘지.필립스 엘시디 주식회사 유기전계 발광소자
JP4239890B2 (ja) 2004-04-26 2009-03-18 セイコーエプソン株式会社 有機ｅｌ装置、電子機器
TWI294254B (en) * 2006-01-02 2008-03-01 Au Optronics Corp Pixel structure organic electro-luminescence displaying unit and repairing method thereo
JP2007316511A (ja) 2006-05-29 2007-12-06 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
KR100872352B1 (ko) * 2006-11-28 2008-12-09 한국과학기술원 데이터 구동회로 및 이를 포함하는 유기발광표시장치
CN100592181C (zh) * 2007-05-30 2010-02-24 北京京东方光电科技有限公司 一种可修复的像素结构
CN101784949B (zh) * 2007-08-30 2013-10-02 夏普株式会社 显示装置及其制造方法
JP5359073B2 (ja) 2008-07-09 2013-12-04 ソニー株式会社 表示装置
JP5293267B2 (ja) * 2009-02-26 2013-09-18 株式会社リコー 表示装置
KR20110023028A (ko) 2009-08-28 2011-03-08 엘지디스플레이 주식회사 유기전계발광소자
JP5598053B2 (ja) * 2010-03-30 2014-10-01 ソニー株式会社 信号処理装置、表示装置、電子機器、信号処理方法およびプログラム
TW201216233A (en) * 2010-10-15 2012-04-16 Chunghwa Picture Tubes Ltd Display device and repair method thereof
KR101900915B1 (ko) * 2011-10-14 2018-09-27 삼성디스플레이 주식회사 표시 장치
KR101878333B1 (ko) * 2012-01-09 2018-07-16 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 리페어 방법
KR102038983B1 (ko) * 2012-05-04 2019-11-01 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치 검사 방법 및 유기 발광 표시 장치 검사 장치
KR101990550B1 (ko) * 2012-10-26 2019-06-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 리페어 방법
KR102041481B1 (ko) * 2013-02-27 2019-11-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101993334B1 (ko) * 2013-04-01 2019-06-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
KR102030632B1 (ko) * 2013-04-22 2019-10-14 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
US9911799B2 (en) * 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
KR102051633B1 (ko) * 2013-05-27 2019-12-04 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR102047002B1 (ko) * 2013-05-31 2019-11-21 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 수리 방법
KR102208918B1 (ko) * 2013-10-22 2021-01-29 삼성디스플레이 주식회사 유기발광표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100666639B1 (ko) * 2005-09-13 2007-01-09 삼성에스디아이 주식회사 더미 셀을 구비하는 평판표시장치 및 그의 제조방법
KR20100079095A (ko) * 2008-12-30 2010-07-08 엘지디스플레이 주식회사 유기전계발광 소자 및 이를 이용한 리페어 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160148130A (ko) * 2015-06-15 2016-12-26 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR20170123380A (ko) * 2016-04-28 2017-11-08 삼성디스플레이 주식회사 유기 발광 표시 장치

Also Published As

Publication number Publication date
CN110782841B (zh) 2023-02-28
CN110782841A (zh) 2020-02-11
CN104576686A (zh) 2015-04-29
US9123677B2 (en) 2015-09-01
CN104576686B (zh) 2019-12-10
KR102208918B1 (ko) 2021-01-29
US20150108437A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
KR102208918B1 (ko) 유기발광표시장치
KR102293409B1 (ko) 유기 발광 표시 장치
KR102579142B1 (ko) 화소와 이를 이용한 유기전계발광 표시장치 및 그의 구동방법
KR102051633B1 (ko) 화소, 이를 포함하는 표시 장치 및 그 구동 방법
KR102030632B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
JP5612988B2 (ja) 有機電界発光表示装置用画素及びこれを利用した有機電界発光表示装置
US10056023B2 (en) Display device and method of repairing the same
KR102041481B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR100911980B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR102368772B1 (ko) 표시 장치
US9412301B2 (en) Organic light-emitting display apparatus and pixel
KR102578715B1 (ko) 유기발광 표시장치
KR20180029133A (ko) 표시장치 및 그의 구동방법
KR102363339B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20160066588A (ko) 유기 발광 표시 장치 및 이의 구동 방법
JP5552336B2 (ja) 有機電界発光表示装置
KR101578865B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20170001877A (ko) 유기발광다이오드 표시장치 및 이의 구동방법
TW201546787A (zh) 顯示裝置
KR20170026757A (ko) 화소 및 그의 구동방법
KR102480426B1 (ko) 표시 장치 및 그 구동 방법
KR20160074780A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR20150070718A (ko) 유기전계 발광 표시장치
US20100201673A1 (en) Light emitting display device and method of driving the same
KR102406609B1 (ko) 화소 및 이를 포함하는 유기전계발광 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right