KR20150042842A - 전자 부품 실장 장치 및 전자 부품의 제조 방법 - Google Patents

전자 부품 실장 장치 및 전자 부품의 제조 방법 Download PDF

Info

Publication number
KR20150042842A
KR20150042842A KR1020157006425A KR20157006425A KR20150042842A KR 20150042842 A KR20150042842 A KR 20150042842A KR 1020157006425 A KR1020157006425 A KR 1020157006425A KR 20157006425 A KR20157006425 A KR 20157006425A KR 20150042842 A KR20150042842 A KR 20150042842A
Authority
KR
South Korea
Prior art keywords
substrate
mounting
stage
heating
semiconductor chip
Prior art date
Application number
KR1020157006425A
Other languages
English (en)
Other versions
KR101994667B1 (ko
Inventor
코헤이 세야마
Original Assignee
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 신가와 filed Critical 가부시키가이샤 신가와
Publication of KR20150042842A publication Critical patent/KR20150042842A/ko
Application granted granted Critical
Publication of KR101994667B1 publication Critical patent/KR101994667B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/02—Feeding of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2731—Manufacturing methods by local deposition of the material of the layer connector in liquid form
    • H01L2224/27318—Manufacturing methods by local deposition of the material of the layer connector in liquid form by dispensing droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/755—Cooling means
    • H01L2224/75501—Cooling means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/756—Means for supplying the connector to be connected in the bonding apparatus
    • H01L2224/75611—Feeding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75701—Means for aligning in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75702—Means for aligning in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75733—Magnetic holding means
    • H01L2224/75734—Magnetic holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75743—Suction holding means
    • H01L2224/75744—Suction holding means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75802—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75801—Lower part of the bonding apparatus, e.g. XY table
    • H01L2224/75804—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75822—Rotational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758—Means for moving parts
    • H01L2224/75821—Upper part of the bonding apparatus, i.e. bonding head
    • H01L2224/75824—Translational mechanism
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

기판(200)에 반도체 칩(400)의 실장을 행하는 플립칩 실장 장치에 있어서, 그 표면에 고정한 기판(200)을 가열하는 가열 영역(452)과, 그 표면에 고정한 기판(200)을 가열하지 않는 비가열 영역(456)으로 구분된 적어도 1개의 구분 실장 스테이지(45)를 가진다. 이것에 의해, 간편한 장치로 기판에 다수의 전자 부품을 효율적으로 실장할 수 있는 전자 부품 실장 장치를 제공한다.

Description

전자 부품 실장 장치 및 전자 부품의 제조 방법{ELECTRONIC COMPONENT MOUNTING DEVICE AND METHOD FOR PRODUCING ELECTRONIC COMPONENT}
본 발명은 전자 부품 실장 장치의 구조, 특히 전자 부품 실장 장치의 실장 스테이지의 구조, 및 그 전자 부품 실장 장치를 사용한 전자 부품의 제조 방법에 관한 것이다.
전자 부품인 반도체 칩을 회로 기판에 실장하는 방법으로서, 반도체 칩에 범프라고 불리는 돌기 전극을 형성하고, 반도체 칩을 회로 기판에 직접 실장하는 플립칩 실장이 널리 채용되고 있다. 플립칩 실장은 반도체 칩의 회로면에 대하여 땜납 등의 재료로 범프(돌기 전극)를 복수 형성하고, 이 범프를 회로 기판 상에 형성된 복수의 전극에 가열 용융에 의해 접합함으로써, 반도체 칩과 회로 기판을 접합하는 것이며, 종래의 와이어 실장 방식에 비해 실장 면적을 작게 할 수 있음과 아울러, 전기적 특성이 양호하고, 몰드 밀봉이 불필요하거나 한 이점을 가지고 있다.
플립칩 실장에 있어서는, 반도체 칩과 회로 기판과의 접합부의 접속 신뢰성을 확보하기 위해서, 반도체 칩과 회로 기판의 공극을 언더필 등에 의해 수지 밀봉하는 것이 필요하게 되지만, 언더필을 사용하면 액상 수지의 충전에 시간이 걸리는 등의 문제가 있음과 아울러, 반도체 칩과 회로 기판 사이의 간극이 좁아지고 있는 최근의 현상황에서는 액상 수지의 주입이 곤란하게 된다는 문제도 있다. 이 때문에, 디스펜서에 의해 회로 기판에 미리 열경화성의 비도전성 페이스트(NCP)를 도포해 두고, 가열한 실장 툴에 의해 반도체 칩의 범프를 회로 기판의 전극에 압압하여 범프를 가열 용융시켜 반도체 칩과 회로 기판을 전기적으로 실장함과 동시에, 비도전성 페이스트(NCP)를 가열 경화시켜 반도체 칩과 회로 기판 사이를 수지 밀봉하는 플립칩 실장 방법이 사용되고 있다(예를 들면, 특허문헌 1 참조).
또, 최근 하나의 기판에 실장되는 반도체 칩의 수가 많아지고 있어, 100~200, 드물게는 1000 이상의 반도체 칩을 기판에 실장하는 경우도 있다. 이러한 경우, 효율적으로 실장을 행할 수 있도록, 실장 헤드를 복수 구비한 실장 장치가 제안되어 있다(예를 들면, 특허문헌 2 참조).
일본 공개특허공보 2005-150446호 일본 공개특허공보 2005-72444호
그런데, 반도체 칩을 회로 기판에 실장할 때는, 반도체 칩을 흡착한 실장 툴을 예를 들면 300℃정도까지 가열함과 아울러, 회로 기판을 70℃정도로 가열하여 실장을 행하는 경우가 많다. 1개의 반도체 칩의 실장 시간은 대체로 15~20초정도이므로, 예를 들면, 1개의 기판에 100개정도의 반도체 칩을 실장하는 경우, 실장 개시로부터 모든 반도체 칩의 실장이 완료할 때까지 30분정도 걸리게 된다.
한편, 플립칩 실장 장치에서는 상온의 상태에서 반도체 칩을 실장하는 모든 위치에 디스펜서에 의해 비도전성 페이스트(NCP)를 도포하고나서, 기판을 70℃정도까지 가열한 상태에서 실장하는 경우가 많다. 1개의 기판에 100개정도의 반도체 칩을 실장하는 경우, 최초의 실장 위치에서는 비도전성 페이스트(NCP)가 70℃로 가열된 직후에 반도체 칩이 실장되는 것에 대해, 최후의 실장 위치에서는 비도전성 페이스트(NCP)가 70℃로 가열된 상태에서 30분정도 경과한 후에, 반도체 칩이 실장되게 된다.
그런데, 비도전성 페이스트(NCP)는 열경화성이기 때문에, 시간이 흐르면 70℃정도의 온도에서도 변질하는 것이 많고, 예를 들면, 70℃로 가열 후, 30분 이내에 실장을 행해야 하는 것이 많다. 이 때문에, 예를 들면, 1개의 반도체 칩의 실장에 15~20초가 걸리는 경우에는, 디스펜서에 의해 비도전성 페이스트(NCP)를 기판에 도포하고, 기판을 70℃정도까지 가열한 후에 연속하여 실장을 행할 수 있는 반도체 칩의 수는 100개정도(기판을 70℃정도로 가열 후 30분 이내에 실장할 수 있는 수)가 되고, 1장의 기판에 실장하는 반도체 칩의 수가 이 이상이 되는 경우에는, 비도전성 페이스트(NCP)가 변질하지 않는 상온까지 일단 기판을 냉각한 후, 다시 디스펜서에 의해 비도전성 페이스트(NCP)를 기판에 도포하고, 다시 70℃정도까지 기판을 가열한 후에, 다시 실장하는 것이 필요하게 된다. 이 때문에, 디스펜서가 복수 필요하게 되거나, 기판을 냉각하는 장치가 필요하게 되거나 하여 설비가 대형화함과 아울러, 기판의 냉각에 시간이 걸려, 전체적인 실장 시간이 길어져버린다는 문제가 있었다. 또, 반도체 칩의 실장 뿐만아니라 LED 등 다른 전자 부품을 기판에 실장할 때에도 마찬가지의 문제가 있었다.
그래서, 본 발명은 간편한 장치로 기판에 다수의 전자 부품을 효율적으로 실장할 수 있는 전자 부품 실장 장치를 제공하는 것을 목적으로 한다.
본 발명의 전자 부품 실장 장치는 그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 기판을 가열하지 않는 비가열 영역으로 구분된 적어도 1개의 구분 실장 스테이지를 가지고, 기판에 전자 부품의 실장을 행하는 전자 부품 실장 장치이다.
본 발명의 전자 부품 실장 장치에 있어서, 구분 실장 스테이지는 평면형상의 단차부를 가지는 평판형상의 기체부와, 그 표면이 기체부의 표면과 동일면이 되도록 단차부에 중첩된 단열층을 구비하고, 기체부의 표면과 단열층의 표면에 기판을 고정하고, 가열 영역은 기체부의 표면이며, 비가열 영역은 단열층의 표면인 것으로 해도 적합하다.
본 발명의 전자 부품 실장 장치에 있어서, 그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 기판을 가열하지 않는 비가열 영역으로 구분된 제1 구분 실장 스테이지와, 가열 영역과 비가열 영역의 배치를 제1 구분 실장 스테이지와 반대로 한 제2 구분 실장 스테이지를 가지는 것으로 해도 적합하다.
본 발명의 전자 부품 실장 장치에 있어서, 또한, 표면에 고정한 기판 전체를 가열하는 적어도 1개의 전체 가열 실장 스테이지를 가지는 것으로 해도 적합하다.
본 발명의 전자 부품의 제조 방법은 그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 기판을 가열하지 않는 비가열 영역으로 구분된 제1 구분 실장 스테이지와, 가열 영역과 비가열 영역의 배치를 제1 구분 실장 스테이지와 반대로 한 제2 구분 실장 스테이지를 가지는 전자 부품 실장 장치를 준비하는 공정과, 전자 부품 실장 장치를 사용하여, 기판 상의 각 전자 부품을 실장하는 각 위치에 비도전성 페이스트를 도포하는 페이스트 도포 공정과, 기판을 제1 구분 실장 스테이지에 고정하는 제1 고정 공정과, 기판의 제1 구분 실장 스테이지의 가열 영역 상에 고정된 부분만을 가열하는 제1 가열 공정과, 기판의 가열된 부분의 각 위치에 각 전자 부품을 실장하는 제1 실장 공정과, 기판을 제2 구분 실장 스테이지에 고정하는 제2 고정 공정과, 기판의 제2 구분 실장 스테이지의 가열 영역 상에 고정된 부분만을 가열하는 제2 가열 공정과, 기판의 가열된 부분의 각 위치에 각 전자 부품을 실장하는 제2 실장 공정을 가지고, 기판에 복수의 전자 부품의 실장을 행하는 전자 부품의 제조 방법이다.
본 발명의 전자 부품의 제조 방법은 그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 기판을 가열하지 않는 비가열 영역으로 구분된 구분 실장 스테이지와, 그 표면에 고정한 기판 전체를 가열하는 전체 가열 실장 스테이지를 가지는 전자 부품 실장 장치를 준비하는 공정과, 기판 상의 각 전자 부품을 실장하는 각 위치에 비도전성 페이스트를 도포하는 페이스트 도포 공정과, 기판을 구분 실장 스테이지에 고정하는 제1 고정 공정과, 기판의 구분 실장 스테이지의 가열 영역 상에 고정된 부분만을 가열하는 제1 가열 공정과, 기판의 가열된 부분의 각 위치에 각 전자 부품을 실장하는 제1 실장 공정과, 기판을 전체 가열 실장 스테이지에 고정하는 제3 고정 공정과, 기판 전체를 가열하는 제3 가열 공정과, 제1 실장 공정에서 전자 부품을 실장하고 있지 않은 각 위치에 각 전자 부품을 실장하는 제3 실장 공정을 가지고, 기판에 복수의 전자 부품의 실장을 행하는 전자 부품의 제조 방법이다.
본 발명의 전자 부품의 제조 방법은 그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 기판을 가열하지 않는 비가열 영역으로 구분된 구분 실장 스테이지를 가지는 전자 부품 실장 장치를 준비하는 공정과, 전자 부품 실장 장치를 사용하여, 기판 상의 각 전자 부품을 실장하는 각 위치에 비도전성 페이스트를 도포하는 페이스트 도포 공정과, 기판을 구분 실장 스테이지에 고정하는 제1 고정 공정과, 기판의 구분 실장 스테이지의 가열 영역 상에 고정된 부분만을 가열하는 제1 가열 공정과, 기판의 가열된 부분의 각 위치에 각 전자 부품을 실장하는 제1 실장 공정과, 기판을 수평면 내에서 180도 회전시키고, 제1 실장 공정에서 전자 부품이 실장되어 있지 않은 영역을 구분 실장 스테이지의 가열 영역에 고정하는 제4 고정 공정과, 기판의 구분 실장 스테이지의 가열 영역 상에 고정된 부분만을 가열하는 제4 가열 공정과, 기판의 가열된 부분의 각 위치에 각 전자 부품을 실장하는 제4 실장 공정을 가지고, 기판에 복수의 전자 부품의 실장을 행하는 전자 부품의 제조 방법이다.
본 발명은 간편한 장치로 기판에 다수의 전자 부품을 효율적으로 실장할 수 있는 전자 부품 실장 장치를 제공할 수 있다는 효과를 나타낸다.
도 1은 본 발명의 실시형태에 있어서의 플립칩 실장 장치의 구성을 나타내는 평면도이다.
도 2는 본 발명의 실시형태에 있어서의 플립칩 실장 장치의 실장 스테이지의 배치를 나타내는 평면도이다.
도 3은 본 발명의 실시형태에 있어서의 플립칩 실장 장치의 상류측 프리히팅 스테이지, 상류측 실장 스테이지의 단면도이다.
도 4는 본 발명의 실시형태에 있어서의 플립칩 실장 장치의 하류측 프리히팅 스테이지, 하류측 실장 스테이지의 단면도이다.
도 5는 본 발명의 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중 NCP 도포 공정과, 상류측 프리히팅 공정과, 상류측 실장 스테이지로의 이송 공정을 나타내는 설명도이다.
도 6은 본 발명의 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중, 반도체 칩을 픽업하고나서 반전하여 이송 스테이지에 재치할 때까지의 공정을 나타내는 설명도이다.
도 7은 본 발명의 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중 상류측 실장 공정을 나타내는 설명도이다.
도 8은 본 발명의 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중, 하류측 프리히팅 공정과, 하류측 실장 스테이지로의 이송 공정을 나타내는 설명도이다.
도 9는 본 발명의 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중 하류측 실장 공정을 나타내는 설명도이다.
도 10은 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치의 실장 스테이지의 배치를 나타내는 평면도이다.
도 11은 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치의 하류측 프리히팅 스테이지, 하류측 실장 스테이지의 단면도이다.
도 12는 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중, 하류측 프리히팅 공정과, 하류측 실장 스테이지로의 이송 공정을 나타내는 설명도이다.
도 13은 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중 하류측 실장 공정을 나타내는 설명도이다.
도 14a는 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치의 실장 스테이지의 구성을 나타내는 평면도이다.
도 14b는 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치의 실장 스테이지의 구성을 나타내는 평면도이다.
도 15a는 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치의 실장 스테이지의 구성을 나타내는 평면도이다.
도 15b는 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치의 실장 스테이지의 구성을 나타내는 평면도이다.
도 15c는 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치의 실장 스테이지의 구성을 나타내는 평면도이다.
도 16은 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치의 구성을 나타내는 평면도이다.
도 17은 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중 NCP 도포 공정과, 프리히팅 공정과, 실장 스테이지로의 이송 공정을 나타내는 설명도이다.
도 18은 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중 실장 공정을 나타내는 설명도이다.
도 19는 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중, 프리히팅 공정과, 실장 스테이지로의 이송 공정을 나타내는 설명도이다.
도 20은 본 발명의 다른 실시형태에 있어서의 플립칩 실장 장치를 사용한 실장 공정 중 실장 공정을 나타내는 설명도이다.
이하, 도면을 참조하면서 본 발명을 플립칩 실장 장치에 적용한 경우의 실시형태에 대해서 설명한다. 도 1에 나타내는 바와 같이, 본 실시형태의 플립칩 실장 장치(500)는 기판 공급 블록(10)과, NCP(비도전성 페이스트) 도포 블록(20)과, 상류측 프리히팅 블록(30)과, 상류측 실장 블록(40)과, 하류측 프리히팅 블록(60)과, 하류측 실장 블록(70)과, 제품 반출 블록(80)과, 제품 격납 블록(90)과, 반도체 칩 픽업 블록(50)과, 반도체 칩 반송 블록(110)과, 기판 바이패스 반송 블록(100)을 구비하고 있다. 기판(200)은 기판 공급 블록(10)으로부터 제품 격납 블록(90)을 향하여 흰 화살표(19, 29, 39, 49, 69, 79, 89)와 같이 반송되어간다. 본 실시형태에서는 기판(200)의 반송 방향을 X방향, 기판의 반송 방향과 직각의 수평 방향을 Y방향, 기판(200)의 면에 수직 방향(높이 방향)을 Z방향으로 하여 설명한다. 또한, 이하의 실시형태에서는 기판(200)을 상류측 프리히팅 블록(30)과, 상류측 실장 블록(40)과, 하류측 프리히팅 블록(60)과, 하류측 실장 블록(70)으로 고정하는 방법으로서, 흡착 또는 진공 흡착을 사용하는 것으로서 설명하지만, 기판(200)을 각 블록(30, 40, 60, 70)에 고정하는 방법은 흡착 또는 진공 흡착에 한정되지 않고, 예를 들면 자기 흡착 또는 전자 클램프 등을 사용하여 고정하도록 해도 된다.
기판 공급 블록(10)은 내부에 도시하지 않는 기판 스토리지 선반을 가지고, 선반에 격납되어 있는 기판(200)을 1장씩 NCP 도포 블록(20)에 공급하는 것이다.
NCP 도포 블록(20)은 프레임(21)과, 프레임(21)에 부착된 X방향 가이드(22)와, X방향 가이드(22)에 가이드되어 X방향으로 이동하는 Y방향 가이드(23)와, Y방향 가이드(23)에 가이드되어 Y방향으로 이동하는 디스펜서 헤드(24)와, 기판(200)을 흡착 고정하는 디스펜서 스테이지(25)와, 기판 공급 블록(10)으로부터 공급된 기판(200)을 디스펜서 스테이지(25)에 반송하는 반송 레일(26)을 구비하고 있다. 디스펜서 헤드(24)는 X방향 가이드(22)와 Y방향 가이드(23)에 의해 XY방향으로 자유롭게 이동할 수 있도록 구성되어 있다. 또, 디스펜서 헤드(24)에는 도 5(a)에 나타내는 디스펜서(241)가 부착되어 있다.
상류측 프리히팅 블록(30)은 프레임(31)과, 프레임(31)에 부착된 기판 반송 로봇(32)과, 상류측 프리히팅 스테이지(35)를 구비하고 있다. 기판 반송 로봇(32)은 회전이 자유로운 본체(33)와, 본체(33)에 부착된 신축이 자유로운 암(34)을 구비하고 있다. 암(34)은 선단에 기판(200)을 붙잡는 핸드(도시하지 않음)를 구비하여, 디스펜서 스테이지(25) 상으로부터 기판(200)을 픽업하고, 상류측 프리히팅 스테이지(35) 상에 이동, 재치함과 아울러, 상류측 프리히팅 스테이지(35) 상으로부터 기판(200)을 픽업하고, 상류측 실장 스테이지(45) 상에 이동, 재치한다.
상류측 실장 블록(40)은 프레임(41)과, 프레임(41)에 부착된 X방향 프레임(42)과, X방향 프레임(42)에 부착된 Y방향 프레임(43)과, Y방향 프레임(43)에 부착된 상류측 실장 헤드(44)와, 기판(200)을 흡착 고정하는 상류측 실장 스테이지(45)를 구비하고 있다. 상류측 실장 스테이지(45)는 도시하지 않는 XY테이블 상에 부착되어, XY방향으로 이동할 수 있고, 상류측 실장 헤드(44)는 Z방향으로 자유롭게 이동할 수 있도록 구성되어 있다. 또, 상류측 실장 헤드(44)에는 도 7(n)에 나타내는 상류측 실장 툴(441)이 부착되어 있다.
하류측 프리히팅 블록(60)은 상류측 프리히팅 블록(30)과 마찬가지로 프레임(61)과, 프레임(61)에 부착된 기판 반송 로봇(62)과, 하류측 프리히팅 스테이지(65)를 구비하고 있다. 기판 반송 로봇(62)은 회전이 자유로운 본체(63)와, 본체(63)에 부착된 신축이 자유로운 암(64)을 구비하고 있다. 암(64)은 선단에 기판(200)을 붙잡는 핸드(도시하지 않음)를 구비하여, 상류측 실장 스테이지(45) 상으로부터 기판(200)을 픽업하고, 하류측 프리히팅 스테이지(65) 상에 이동, 재치함과 아울러, 하류측 프리히팅 스테이지(65) 상으로부터 기판(200)을 픽업하고, 하류측 실장 스테이지(75) 상에 이동, 재치한다.
하류측 실장 블록(70)은 프레임(71)과, 프레임(71)에 부착된 X방향 프레임(72)과, X방향 프레임(72)에 부착된 Y방향 프레임(73)과, Y방향 프레임(73)에 부착된 하류측 실장 헤드(74)와, 기판(200)을 흡착 고정하는 하류측 실장 스테이지(75)를 구비하고 있다. 하류측 실장 스테이지(75)는 도시하지 않는 XY테이블 상에 부착되어, XY방향으로 이동할 수 있고, 하류측 실장 헤드(74)는 Z방향으로 자유롭게 이동할 수 있도록 구성되어 있다. 또, 하류측 실장 헤드(74)에는 도 9(t)에 나타내는 하류측 실장 툴(741)이 부착되어 있다.
제품 반출 블록(80)은 프레임(81)과, 프레임(81)에 부착된 기판 반송 로봇(82)과, 프레임(81)에 부착된 반송 레일(86)을 구비하고 있다. 기판 반송 로봇(82)은 회전이 자유로운 본체(83)와, 본체(83)에 부착된 신축이 자유로운 암(84)을 구비하고 있다. 암(84)은 선단에 기판(200)을 붙잡는 핸드(도시하지 않음)를 구비하여, 하류측 실장 스테이지(75) 상으로부터 기판(200)을 픽업하고, 반송 레일(86) 상에 이동, 재치한다. 반송 레일(86)은 도시하지 않는 반송 장치에 의해 기판(200)을 제품 격납 블록(90)에 반송한다.
제품 격납 블록(90)은 내부에 도시하지 않는 기판 격납 선반을 가지고, 실장이 종료된 기판(200)을 각각의 선반에 격납하고 있다. 제품 격납 블록(90)의 선반에 소정의 수의 기판(200)이 격납되면, 제품 격납 블록(90)의 기판(200)은 도시하지 않는 큐어링 장치에 반송된다.
반도체 칩 픽업 블록(50)은 프레임(51)과, 프레임(51)에 부착된 웨이퍼(300)를 흡착 고정하는 픽업 스테이지(55)와, 프레임(51)에 부착된 Y방향 가이드(52)와, Y방향 가이드(52)에 부착된 X방향 가이드(53)에 의해 픽업 스테이지(55) 상을 XY방향으로 자유롭게 이동 가능한 픽업 헤드(54)와, Y방향 가이드(52)에 가이드되는 X방향 가이드(56)에 부착되어, XY방향으로 자유롭게 이동 가능한 이송 헤드(57)를 구비하고 있다. 픽업 헤드(54)는 도 6(c)에 나타내는 회전축(543)의 둘레에 회전이 자유로운 픽업 콜릿(541)을 구비하고 있다. 또, 이송 헤드(57)는 도 6(g), 도 6(h)에 나타내는 바와 같이, 픽업 콜릿(541)으로부터 반전한 반도체 칩(400)을 수취하여 이송 스테이지(112)에 이동시키는 이송 콜릿(571)이 부착되어 있다.
반도체 칩 반송 블록(110)은 반전한 반도체 칩(400)을 수취하는 이송 스테이지(112)(도 6(g), 도 6(h)에 나타냄)를 상류측 실장 블록(40), 하류측 실장 블록(70)에 반송하는 반송로이다.
기판 바이패스 반송 블록(100)은 상류측 프리히팅 블록(30)으로부터 하류측 프리히팅 블록(60) 또는 제품 반출 블록(80)에 상류측 실장 블록(40) 또는 하류측 실장 블록(70)을 바이패스하여 기판(200)을 반송하는 것이다.
도 2에 나타내는 바와 같이, 상류측 프리히팅 스테이지(35), 상류측 실장 스테이지(45), 하류측 프리히팅 스테이지(65), 하류측 실장 스테이지(75)는 그 표면에 흡착한 기판(200)을 가열하는 가열 영역(352, 452, 652, 752)과, 그 표면에 흡착한 기판(200)을 가열하지 않는 비가열 영역(356, 456, 656, 756)으로 구분된 구분 실장 스테이지이다. 가열 영역(352, 452, 652, 752)은 비가열 영역(356, 456, 656, 756)보다 조금 넓고, 각 스테이지의 Y축 방향의 각 중심선(360, 460, 660, 760)을 넘어 연장되어 있다. 상류측 프리히팅 스테이지(35)와 상류측 실장 스테이지(45)는 기판(200)의 반송 방향의 하류측에 가열 영역(352, 452)이 배치되고, 기판(200)의 반송 방향의 상류측에 비가열 영역(356, 456)이 배치된 제1 타입 구분 스테이지, 제1 타입의 구분 실장 스테이지이며, 하류측 프리히팅 스테이지(65)와 하류측 실장 스테이지(75)는 가열 영역과 비가열 영역의 배치를 제1 타입의 구분 실장 스테이지인 상류측 프리히팅 스테이지(35), 상류측 실장 스테이지(45)의 배치와 반대로, 기판(200)의 반송 방향의 상류측에 가열 영역(652, 752)이 배치되고, 기판(200)의 반송 방향의 하류측에 비가열 영역(656, 756)이 배치된 제2 타입 구분 스테이지, 제2 타입의 구분 실장 스테이지이다. 하류측 프리히팅 스테이지(65)의 가열 영역(652)과 비가열 영역(656)의 배치는 상류측 프리히팅 스테이지(35)의 가열 영역(352)과 비가열 영역(356)의 배치를 Y방향의 중심축(360)의 둘레에 반전시킨 배치로 되어 있다. 마찬가지로, 하류측 실장 스테이지(75)의 가열 영역(752)과 비가열 영역(756)의 배치는 상류측 실장 스테이지(45)의 가열 영역(452)과 비가열 영역(456)의 배치를 Y방향의 중심축(460)의 둘레에 반전시킨 배치로 되어 있다.
도 3에 나타내는 바와 같이, 상류측 프리히팅 스테이지(35), 상류측 실장 스테이지(45)는 기판(200)의 반송 방향의 상류측에 평면형상의 단차부(353, 453)를 가지는 평판형상의 기체부(351, 451)와, 단차부(353, 453)에 중첩된 단열층(354, 454)과, 기체부(351, 451) 밑에 중첩된 히터 베이스(358, 458)를 구비하고 있다. 기체부(351, 451)는 예를 들면 스테인레스강 등의 열전도율이 좋은 금속제이며, 단열층(354, 454)은 예를 들면 플라스틱 등의 열전도율이 낮은 재료의 단열 스페이서(355, 455)로 구성되어 있다. 단열 스페이서(355, 455)는 단차부(353, 453)의 측의 면에 오목부(357, 457)를 구비하고, 단차부(353, 453)의 표면과의 사이에 공기의 단열층을 형성하여 단차부(353, 453)의 표면과의 사이를 효과적으로 단열할 수 있도록 구성되어 있다. 또, 히터 베이스(358)는 내부에 히터(359, 459)가 배치되어 있다. 기체부(351, 451)의 표면은 가열 영역(352, 452)이며, 단열 스페이서(355, 455)의 표면은 비가열 영역(356, 456)이다. 단열 스페이서(355, 455)는 각각 단차부(353, 453)에 도시하지 않는 볼트 등의 체결구에 의해 부착되어 있고, 간단히 분리, 교환이 가능하게 되어 있다. 마찬가지로 기체부(351, 451)도 히터 베이스(358, 458)에 볼트 등의 체결 부재로 부착되어 있고, 단열 스페이서(355, 455)와 함께 간단히 교환할 수 있도록 구성되어 있다.
도 4에 나타내는 바와 같이, 하류측 프리히팅 스테이지(65), 하류측 실장 스테이지(75)는 상류측 프리히팅 스테이지(35), 상류측 실장 스테이지(45)의 가열 영역과 비가열 영역의 배치를 중심선(360, 460)의 둘레에 반전한 것으로, 기판(200)의 반송 방향의 하류측에 평면형상의 단차부(653, 753)를 가지는 평판형상의 기체부(651, 751)와, 단차부(653, 753)에 중첩된 단열층(654, 754)과, 기체부(651, 751) 밑에 중첩된 히터 베이스(658, 758)를 구비하고 있고, 기체부(651, 751)의 표면은 가열 영역(652, 752)이며, 단열층(654, 754)을 구성하는 단열 스페이서(655, 755)의 표면은 비가열 영역(656, 756)이다. 또, 단열 스페이서(655, 755)는 단차부(653, 753)의 측의 면에 오목부(657, 757)를 구비하고, 단차부(653, 753)의 표면과의 사이에 공기의 단열층을 형성하여 단차부(653, 753)의 표면과의 사이를 효과적으로 단열할 수 있도록 구성되어 있다. 상류측 프리히팅 스테이지(35), 상류측 실장 스테이지(45)와 마찬가지로 단열 스페이서(655, 755)는 각각 단차부(653, 753)에 도시하지 않는 볼트 등의 체결구에 의해 부착되어 있고, 기체부(651, 751)도 히터 베이스(658, 758)에 볼트 등의 체결 부재로 부착되어 있다.
이상과 같이 구성된 플립칩 실장 장치(500)를 사용하여 반도체 칩(400)을 기판(200) 상에 실장하는 공정에 대해서 도 5 내지 도 9를 사용하여 설명한다.
도 1에 나타내는 NCP 도포 블록(20)은 기판 공급 블록(10)으로부터 반송된 기판(200)을 디스펜서 스테이지(25) 상에 흡착 고정하고, 도 5(a)에 나타내는 바와 같이, 디스펜서 헤드(24)를 XYZ방향으로 이동시키면서 기판(200) 상의 반도체 칩(400)을 실장하는 복수의 위치에 디스펜서(241)에 의해 NCP(비도전성 페이스트)(201)를 도포해간다. NCP(비도전성 페이스트)(201)의 도포는 기판(200)이 상온으로 되어 있는 상태에서 행한다(페이스트 도포 공정).
기판(200)의 소정의 위치에 NCP(비도전성 페이스트)(201)가 도포되면, 기판(200)은 도 1에 나타내는 기판 반송 로봇(32)에 의해 디스펜서 스테이지(25)로부터 픽업되고, 도 5(a), 도 5(b)의 화살표(a)와 같이, 상류측 프리히팅 스테이지(35) 상에 반송되어, 상류측 프리히팅 스테이지(35) 상에 재치된다. 상류측 프리히팅 스테이지(35)는 그 표면에 기판(200)을 흡착 고정한다. 도 2, 도 5(b)에 나타내는 바와 같이, 상류측 프리히팅 스테이지(35)는 기판(200)의 반송 방향의 하류측에 가열 영역(352)이 배치되고, 기판(200)의 반송 방향의 상류측에 비가열 영역(356)이 배치된 제1 타입 구분 스테이지이며, 기판(200)의 반송 방향 하류측의 절반보다 조금 큰 영역(가열 영역(352)에 흡착 고정되어 있는 부분)은 히터(359)에 의해 70℃정도가 될 때까지 가열된다. 이것에 의해, 이 영역의 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)의 온도도 70℃정도로 상승한다. 한편, 기판(200)의 반송 방향 상류측의 절반보다 조금 작은 영역(비가열 영역(356)에 흡착 고정되어 있는 부분)은 단열층(354)에 의해 히터(359)의 열이 차단되므로 가열되지 않고, 상온 또는 상온보다 조금 높은 정도로 유지된다. 이 때문에, 이 영역의 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)의 온도도 상온 또는 상온보다 조금 높은 정도로 유지된다.
그리고, 기판(200)의 가열 영역(352)에 흡착 고정되어 있는 부분의 온도가 70℃정도까지 상승하면, 기판(200)은 도 1에 나타내는 기판 반송 로봇(32)에 의해 상류측 프리히팅 스테이지(35)로부터 픽업되고, 도 5(b), 도 5(c)의 화살표(b)와 같이, 상류측 실장 스테이지(45) 상에 반송되어, 상류측 실장 스테이지(45) 상에 재치된다. 상류측 실장 스테이지(45)는 그 표면에 기판(200)을 흡착 고정한다(제1 흡착(고정) 공정).
상류측 실장 스테이지(45)는 상류측 프리히팅 스테이지(35)와 마찬가지로 기판(200)의 반송 방향의 하류측에 가열 영역(452)이 배치되고, 기판(200)의 반송 방향의 상류측에 비가열 영역(456)이 배치된 제1 타입 구분 스테이지이며, 기판(200)의 반송 방향 하류측의 절반보다 조금 큰 영역(가열 영역(452)에 흡착 고정되어 있는 부분)은 히터(459)에 의해 70℃정도의 온도로 유지되고, 이 영역의 기판(200)에 도포된 NCP(비도전성 페이스트)(201)의 온도도 70℃정도로 유지된다. 기판(200)의 반송 방향 상류측의 절반보다 조금 작은 영역(비가열 영역(456)에 흡착 고정되어 있는 부분)은 단열층(454)에 의해 히터(459)의 열이 차단되어, 상온 또는 상온보다 조금 높은 정도로 유지되고, 이 영역의 기판(200)에 도포된 NCP(비도전성 페이스트)(201)의 온도도 상온 또는 상온보다 조금 높은 정도로 유지된다(제1 가열 공정).
한편, 도 6(c)에 나타내는 바와 같이, 픽업 스테이지(55)의 상면(551)에는 도 1에 나타내는 웨이퍼(300)를 다이싱한 반도체 칩(400)이 유지되어 있다. 반도체 칩(400)의 실장면(도 6(c)에 있어서의 상측의 면)에는 범프(401)가 형성되어 있다. 우선, 도 6(c)의 화살표(c)에 나타내는 바와 같이, 픽업 콜릿(541)이 픽업하고자 하는 반도체 칩(400)의 실장면에 하강해온다. 도 6(d)에 나타내는 바와 같이, 픽업 콜릿(541)이 반도체 칩(400)을 향하여 하강하고, 픽업 콜릿(541) 선단의 흡착면(542)이 반도체 칩(400)의 실장면에 접하면, 반도체 칩(400)이 픽업 콜릿(541) 선단의 흡착면(542)에 흡착된다. 그리고, 도 6(e)에 나타내는 바와 같이, 픽업 콜릿(541)을 화살표(e)와 같이 상승시키면, 반도체 칩(400)이 픽업 스테이지(55)의 상면(551)으로부터 픽업된다. 도 6(e)에 나타내는 바와 같이, 반도체 칩(400)을 픽업하면, 픽업 콜릿(541)의 회전축(543)을 도 6(f)의 화살표(f)의 방향으로 180도 회전시킴으로써 하측을 향하고 있던 픽업 콜릿(541)의 흡착면(542)을 상방향으로 하고, 반도체 칩(400)의 표면(402)(범프(401)가 형성되어 있는 실장면과 반대측의 면)이 도 6(f)에 있어서 상방향이 되도록 반도체 칩(400)을 반전시킨다.
도 6(g)의 흰 화살표(g1)에 나타내는 바와 같이, 픽업 콜릿(541)의 흡착면(542)을 상방향으로 유지한 채, 반도체 칩(400)을 유지한 상태에서, 픽업 헤드(54)를 XY방향으로 이동시키고, 픽업 콜릿(541)을 이송 콜릿(571)과의 사이에서 반도체 칩(400)의 전달을 행하는 위치까지 이동시킨다. 또, 도 6(g)의 흰 화살표(g2)에 나타내는 바와 같이, 이송 헤드(57)도 이송 콜릿(571)을 상기한 전달 위치까지 이동시킨다. 그리고, 도 6(g)의 화살표(g)에 나타내는 바와 같이, 이송 콜릿(571)의 흡착면(572)을 반전한 픽업 콜릿(541)의 흡착면(542)에 흡착되어 있는 반도체 칩(400)의 표면(402)을 향하여 하강시킨다. 그리고, 이송 콜릿(571)의 흡착면(572)이 반도체 칩(400)의 표면(402)에 접하면, 픽업 콜릿(541)에 의한 반도체 칩(400)의 흡착을 해제함과 아울러, 이송 콜릿(571)의 흡착면(572)에 반도체 칩(400)을 흡착시켜, 픽업 콜릿(541)으로부터 이송 콜릿(571)에 반도체 칩(400)을 전달한다.
도 6(h)의 화살표(h)에 나타내는 바와 같이, 이송 헤드(57)는 반도체 칩(400)을 수취한 이송 콜릿(571)을 이송 스테이지(112)로의 전달 위치까지 이동시킨다. 그리고, 이송 스테이지(112) 상에 이송 콜릿(571)을 하강시켜, 이송 스테이지(112)의 표면(113)에 반도체 칩(400)을 전달한다. 반도체 칩(400)은 표면(402)이 Z방향 상측이며, 범프(401)가 형성되어 있는 실장면이 Z방향 하측인 상태로 이송 스테이지(112)의 표면(113) 상에 재치되어, 이송 스테이지(112)에 전달된다. 이송 헤드(57)는 이송 스테이지(112)의 표면(113)에 반도체 칩(400)을 전달하면, 도 7(k)의 화살표(k)에 나타내는 바와 같이 상승하고, 반도체 칩(400)으로부터 떨어진다. 그리고, 반도체 칩(400)을 수취한 이송 스테이지(112)는 도 1에 나타내는 반도체 칩 픽업 블록(50)으로부터 반도체 칩 반송 블록(110)의 반송로(111)를 따라 도 7(k), 도 7(m)의 흰 화살표(k2)에 나타내는 바와 같이, 상류측 실장 블록(40)에 반송된다.
도 7(m)의 화살표(m)에 나타내는 바와 같이, 이송 스테이지(112)가 상류측 실장 블록(40)에 반송되면, 상류측 실장 헤드(44)는 상류측 실장 툴(441)을 이송 스테이지(112) 상에 하강시켜 흡착면(442)을 반도체 칩(400)의 표면(402)에 접촉시키고, 상류측 실장 툴(441)의 흡착면(442)에 반도체 칩(400)을 흡착시킨다. 상류측 실장 툴(441)은 흡착면(442)에 반도체 칩(400)을 흡착하면, 내부에 배치되어 있는 히터(도시하지 않음)에 의해 반도체 칩(400)을 300℃정도까지 가열하고, 도 7(n)의 화살표(n)와 같이, 상류측 실장 스테이지(45)의 가열 영역(452) 상에 흡착 고정되어 있는 기판(200)의 부분의 소정의 위치에 반도체 칩(400)을 실장한다. 가열 영역(452) 상에 흡착 고정되어 있는 기판(200) 및 그 영역의 기판(200)에 도포되어 있는 NCP(비도전성 페이스트)(201)의 온도는 70℃정도로 되어 있으므로, 300℃정도로 가열된 반도체 칩(400)이 실장되면, 반도체 칩(400)의 실장면에 형성되어 있는 범프(401)가 용융하여 기판(200)의 전극과 접합됨과 아울러, NCP(비도전성 페이스트)(201)가 가열되어 경화하고, 반도체 칩(400)이 기판(200) 상에 고정, 실장된다(제1 실장 공정).
이 제1 실장 공정에 있어서는, 기판(200)의 반도체 칩(400)의 실장은, 도 7(n)의 가장 우측(X방향+측)의 열의 지면 안측(Y방향+측)으로부터 지면 앞측(Y방향 마이너스측)을 향하여 행하고, 도 7(n)에 나타내는 가장 우측의 열의 반도체 칩(400)의 실장이 끝나면, 도시하지 않는 XY테이블에 의해 상류측 실장 스테이지(45)를 1칩분X(+)방향으로 이동시키고, 가장 우측으로부터 두번째의 열에 반도체 칩(400)의 실장을 행한다. 이하, 하나의 열의 반도체 칩(400)의 실장이 종료하면, 도시하지 않는 XY테이블에 의해 상류측 실장 스테이지(45)를 1칩분X(+)방향으로 이동시키고, 다음 열의 반도체 칩(400)의 실장을 행한다. 그리고, 상류측 실장 스테이지(45)의 가열 영역(452) 상에 흡착 고정되어 있는 기판(200)의 부분의 모든 소정의 위치에 반도체 칩(400)을 실장하면, 상류측 실장 스테이지(45)에서의 제1 실장 공정을 종료한다.
이 때, 상류측 실장 스테이지(45)의 기판(200)의 반송 방향(X방향)의 상류측에 배치되어 있는 비가열 영역(456) 상에 흡착된 기판(200)의 부분에는 반도체 칩(400)은 실장되지 않는다. 이 부분은 히터(459)로부터의 열이 단열층(454)에 의해 차단되어 있으므로, 상온 또는 상온보다 조금 높은 정도로 유지되어 있고, 기판(200) 및 기판(200)에 도포되어 있는 NCP(비도전성 페이스트)(201)도 상온 또는 상온보다 조금 높은 정도로 유지되어 있다. 따라서, 상류측 실장 스테이지(45)에서는 기판(200)의 반송 방향 상류측의 절반보다 조금 좁은 범위는 반도체 칩(400)을 실장하고 있는 동안도 NCP(비도전성 페이스트)(201)의 온도가 상온 또는 상온보다 조금 높은 정도로 유지되어, NCP(비도전성 페이스트)(201)의 온도의 상승에 의한 변질을 억제할 수 있다.
상류측 실장 스테이지(45)의 가열 영역(452) 상에 흡착 고정되어 있는 기판(200)의 부분의 소정의 위치로의 반도체 칩(400)의 실장이 종료되면, 도 1에 나타내는 기판 반송 로봇(62)은 상류측 실장 스테이지(45) 상으로부터 기판(200)을 픽업하고, 도 8(p)의 화살표(p)에 나타내는 바와 같이, 하류측 프리히팅 스테이지(65) 상에 반송하여, 그 위에 재치한다. 하류측 프리히팅 스테이지(65)는 기판(200)을 그 표면에 흡착 고정한다.
하류측 프리히팅 스테이지(65) 상에 흡착 고정되었을 때, 상류측 실장 스테이지(45)에 있어서 반도체 칩(400)이 실장된 기판(200)의 부분, 또는 상류측 실장 스테이지(45)의 가열 영역(452) 상에 흡착 고정되어 있던 기판(200)의 부분(기판(200)의 하류측의 절반보다 조금 큰 영역)은 70℃정도의 온도로 되어 있지만, 반도체 칩(400)이 실장되지 않은 기판(200)의 부분, 또는 상류측 실장 스테이지(45)의 비가열 영역(456) 상에 흡착 고정되어 있던 기판(200)의 부분(기판(200)의 상류측의 절반보다 조금 작은 영역)은 상온 또는 상온보다 조금 높은 정도의 온도로 되어 있다.
도 2, 도 8(p)에 나타내는 바와 같이, 하류측 프리히팅 스테이지(65)는 기판(200)의 반송 방향의 상류측에 가열 영역(652)이 배치되고, 기판(200)의 반송 방향의 하류측에 비가열 영역(656)이 배치된 제2 타입 구분 스테이지이며, 기판(200)의 반송 방향 상류측의 절반보다 조금 큰 영역(가열 영역(652)에 흡착 고정되어 있는 부분)은 히터(659)에 의해 70℃정도가 될 때까지 가열된다. 이것에 의해, 상온 또는 상온보다 조금 높은 정도의 온도였던 반도체 칩(400)이 실장되지 않은 기판(200)의 부분, 또는 상류측 실장 스테이지(45)의 비가열 영역(456) 상에 흡착 고정되어 있던 기판(200)의 부분(기판(200)의 상류측의 절반보다 조금 작은 영역)은 상온 또는 상온보다 조금 높은 정도로부터 70℃정도까지 가열되고, 이 영역의 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)의 온도도 70℃정도로 상승한다.
한편, 상류측 실장 스테이지(45)에 있어서 반도체 칩(400)이 실장된 기판(200)의 부분, 또는 상류측 실장 스테이지(45)의 가열 영역(452) 상에 흡착 고정되어 있던 기판(200)의 부분(기판(200)의 하류측의 절반보다 조금 큰 영역)은 70℃정도의 온도에서 하류측 프리히팅 스테이지(65)의 기판(200)의 반송 방향 하류측의 절반보다 조금 작은 영역(비가열 영역(656)에 흡착 고정되어 있는 부분)에 흡착 고정된다. 이 부분은 단열층(654)에 의해 히터(659)의 열이 차단되어 있으므로, 반도체 칩(400)이 실장된 기판(200)의 부분의 온도는 70℃정도로부터 점차 저하되어간다. 이 때문에, 이 영역의 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)의 온도도 70℃정도의 온도로부터 점차 저하되어간다.
그리고, 기판(200)의 가열 영역(652)에 흡착 고정되어 있는 부분의 온도가 70℃정도까지 상승하면, 기판(200)은 도 1에 나타내는 기판 반송 로봇(62)에 의해 하류측 프리히팅 스테이지(65)로부터 픽업되고, 도 8(p), 도 8(q)의 화살표(q)와 같이, 하류측 실장 스테이지(75) 상에 반송되어, 하류측 실장 스테이지(75) 상에 재치된다. 하류측 실장 스테이지(75)는 그 표면에 기판(200)을 흡착 고정한다(제2 흡착(고정) 공정).
하류측 실장 스테이지(75)는 하류측 프리히팅 스테이지(65)와 마찬가지로 기판(200)의 반송 방향의 상류측에 가열 영역(752)이 배치되고, 기판(200)의 반송 방향의 하류측에 비가열 영역(756)이 배치된 제2 타입 구분 스테이지이며, 기판(200)의 반송 방향 상류측의 절반보다 조금 큰 영역(가열 영역(752)에 흡착 고정되어 있는 부분)은 히터(759)에 의해 70℃정도의 온도로 유지되고, 이 영역의 기판(200)에 도포된 NCP(비도전성 페이스트)(201)의 온도도 70℃정도로 유지된다. 기판(200)의 반송 방향 하류측의 절반보다 조금 작은 영역(비가열 영역(756)에 흡착 고정되어 있는 부분)은 단열층(754)에 의해 히터(759)의 열이 차단되므로, 하류측 프리히팅 스테이지(65) 상에 재치되어 있었을 때의 온도보다 더욱 온도가 저하되어간다(제2 가열 공정).
앞서 도 6(c) 내지 도 7(k)을 참조하여 설명한 바와 같이, 픽업 스테이지(55)의 상면(551)의 반도체 칩(400)은 픽업 콜릿(541)에 의해 픽업되고, 180도 반전된 후, 이송 콜릿(571)에 전달되고, 또한 이송 콜릿(571)으로부터 이송 스테이지(112)에 전달된다. 이송 헤드(57)는 이송 스테이지(112)의 표면(113)에 반도체 칩(400)을 전달하면, 도 9(r)의 화살표(r)에 나타내는 바와 같이 상승하고, 반도체 칩(400)으로부터 떨어진다. 그리고, 반도체 칩(400)을 수취한 이송 스테이지(112)는 도 1에 나타내는 반도체 칩 픽업 블록(50)으로부터 반도체 칩 반송 블록(110)의 반송로(111)를 따라 도 9(r), 도 9(s)의 흰 화살표(r2)에 나타내는 바와 같이 하류측 실장 블록(70)에 반송된다.
도 9(s)의 화살표(s)에 나타내는 바와 같이, 이송 스테이지(112)가 하류측 실장 블록(70)에 반송되면, 하류측 실장 헤드(74)는 하류측 실장 툴(741)을 이송 스테이지(112) 상에 하강시켜, 하류측 실장 툴(741)의 흡착면(742)을 반도체 칩(400)의 표면(402)에 접촉시키고, 하류측 실장 툴(741)의 흡착면(742)에 반도체 칩(400)을 흡착시킨다. 하류측 실장 툴(741)은 흡착면(742)에 반도체 칩(400)을 흡착하면, 내부에 배치되어 있는 히터(도시하지 않음)에 의해 반도체 칩(400)을 300℃정도까지 가열하고, 도 9(t)의 화살표(t)와 같이, 하류측 실장 스테이지(75)의 가열 영역(752) 상에 흡착 고정되어 있는 기판(200)의 부분의 소정의 위치에 반도체 칩(400)을 실장한다. 가열 영역(752) 상에 흡착 고정되어 있는 기판(200) 및 그 영역의 기판(200)에 도포되어 있는 NCP(비도전성 페이스트)(201)의 온도는 70℃정도로 되어 있으므로, 300℃정도로 가열된 반도체 칩(400)이 실장되면, 반도체 칩(400)의 실장면에 형성되어 있는 범프(401)가 용융하여 기판(200)의 전극과 접합됨과 아울러, NCP(비도전성 페이스트)(201)가 가열되어 경화하고, 반도체 칩(400)이 기판(200) 상에 고정, 실장된다(제2 실장 공정).
이 제2 실장 공정에 있어서는, 기판(200)의 반도체 칩(400)의 실장은 제1 실장 공정에서 마지막에 실장한 반도체 칩(400)의 열에 인접하는 열, 즉 도 9(t)에 나타내는 하류측 실장 스테이지(75)의 가열 영역(752) 중의 가장 우측(X방향+측)의 열의 지면 안측(Y방향+측)으로부터 지면 앞측(Y방향 마이너스측)을 향하여 행하고, 그 열의 반도체 칩(400)의 실장이 끝나면, 도시하지 않는 XY테이블에 의해 하류측 실장 스테이지(75)를 1칩분X(+)방향으로 이동시키고, 다음 열에 반도체 칩(400)의 실장을 행한다. 이하, 하나의 열의 반도체 칩(400)의 실장이 종료되면, 도시하지 않는 XY테이블에 의해 하류측 실장 스테이지(75)를 1칩분X(+)방향으로 이동시키고, 다음 열의 반도체 칩(400)의 실장을 행한다. 그리고, 하류측 실장 스테이지(75)의 가열 영역(752) 상에 흡착 고정되어 있는 기판(200)의 부분의 모든 소정의 위치에 반도체 칩(400)을 실장하면, 하류측 실장 스테이지(75)에서의 제2 실장 공정을 종료한다.
하류측 실장 스테이지(75)의 가열 영역(752) 상에 흡착 고정되어 있는 기판(200)의 부분의 소정의 위치로의 반도체 칩(400)의 실장이 종료되면, 도 1에 나타내는 기판 반송 로봇(82)은 하류측 실장 스테이지(75) 상으로부터 기판(200)을 픽업하여, 반송 레일(86) 상에 이동, 재치한다. 모든 반도체 칩(400)의 실장이 종료되어 제품이 된 기판(200)은 도시하지 않는 반송 장치에 의해 반송 레일(86) 상에서 제품 격납 블록(90)에 반송된다. 제품 격납 블록(90)의 선반에 소정의 수의 기판(200)이 격납되면, 제품 격납 블록(90)의 기판(200)은 도시하지 않는 큐어링 장치에 반송되어, 예를 들면, 200℃정도의 온도에서 1시간정도 큐어링된다. 이것에 의해 NCP(비도전성 페이스트)(201)는 완전히 경화한다.
이상 설명한 바와 같이, 본 실시형태에서는 상류측 프리히팅 스테이지(35)에서 기판(200)의 반송 방향 하류측의 대략 절반의 영역만을 70℃정도까지 가열하고, 상류측 실장 스테이지(45)에서는 기판(200)의 반송 방향 하류측의 대략 절반의 영역만을 70℃정도로 유지하여, 이 부분에만 반도체 칩(400)을 실장하고, 그 동안, 기판(200)의 반송 방향 상류측의 대략 절반의 영역을 상온 또는 상온보다 조금 높은 정도의 온도로 유지하여, 기판(200)의 반송 방향 상류측의 대략 절반의 영역에 도포되어 있는 NCP(비도전성 페이스트)(201)의 변질을 억제하고, 하류측 프리히팅 스테이지(65), 하류측 실장 스테이지(75)에서는 우선 상온에 가까운 온도로 유지된 기판(200)의 반송 방향 상류측의 대략 절반의 영역을 70℃정도까지 가열함과 아울러, 이 영역으로의 반도체 칩(400)의 실장을 행하도록 했으므로, 기판(200)의 하류측 절반에 반도체 칩(400)을 실장하고 있는 동안, 기판(200)의 상류측의 절반을 상온 또는 상온보다 조금 높은 정도의 온도로 유지하여, 기판(200)의 상류측 절반의 실장을 행하기 전에 NCP(비도전성 페이스트)(201)가 열로 변질되는 것을 억제할 수 있다. 이 때문에, 기판(200) 상에 NCP(비도전성 페이스트)(201)가 도포되고나서, 70℃정도까지 가열된 상태에서 반도체 칩(400)이 실장되는 것을 대기하는 최대 시간이 기판(200)의 상류측 절반, 또는 하류측 절반의 각 영역에 반도체 칩(400)을 실장하는 시간이 된다. 종래기술의 플립칩 실장 장치에서는 기판(200) 상에 NCP(비도전성 페이스트)(201)가 도포되고나서, 70℃정도까지 가열된 상태에서 반도체 칩(400)이 실장되는 것을 대기하는 최대 시간이 기판(200)의 전체면에 반도체 칩(400)을 실장하는 시간인 것과 비교하면, 본 실시형태의 플립칩 실장 장치(500)에 있어서의 상기 대기 시간은 종래기술의 플립칩 실장 장치의 약 절반의 시간이 된다. 따라서, 본 실시형태의 플립칩 실장 장치(500)는 종래기술의 플립칩 실장 장치에 비해, 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)가 열에 의해 변질되기 전에 실장하는 것이 가능한 반도체 칩(400)의 수는 2배가 된다. 즉, 본 실시형태는 NCP(비도전성 페이스트)(201)가 열에 의해 변질되는 것을 억제하면서, 기판(200)에 다수의 반도체 칩(400)을 실장할 수 있다는 효과를 나타내는 것이다.
또, 본 실시형태에서는 상류측 실장 스테이지(45)에서 실장이 종료된 기판(200)의 하류측의 약 절반의 영역에 대해서, 하류측 프리히팅 스테이지(65), 하류측 실장 스테이지(75)에서는 가열하지 않도록 하고 있으므로, 기판(200)에 NCP(비도전성 페이스트)(201)가 도포되고나서, 하류측 실장 스테이지(75)에서 모든 반도체 칩(400)의 실장이 종료될 때까지의 동안에, 기판(200) 상에 도포되어 있는 NCP(비도전성 페이스트)(201)가 70℃정도로 가열되어 있는 기간이 대략 동일한 시간이 되므로, 큐어링에 의해 NCP(비도전성 페이스트)(201)를 대략 균일하게 경화시킬 수 있다는 효과를 나타낸다.
이상의 설명에서는 본 실시형태의 플립칩 실장 장치(500)는 도 1에 나타내는 흰 화살표(19, 29, 39)로 나타내는 바와 같이, 기판(200)을 기판 공급 블록(10), NCP(비도전성 페이스트) 도포 블록(20), 상류측 프리히팅 블록(30), 상류측 실장 블록(40)에 순차 반송하고, 기판(200)의 하류측 절반에 반도체 칩(400)을 실장한 후, 흰 화살표(49, 69)로 나타내는 바와 같이, 기판(200)을 하류측 프리히팅 블록(60), 하류측 실장 블록(70)에 순차 반송하고, 기판(200)의 상류측 절반에 반도체 칩(400)을 실장하는 것으로서 설명했지만, 다음에 설명하는 바와 같이 다양한 방식의 실장을 행할 수도 있다.
예를 들면, 기판의 상류측 절반에만 반도체 칩(400)을 실장하고자 하는 경우에는 NCP 도포 블록(20)으로 기판(200)의 상류측 절반에만 NCP(비도전성 페이스트)(201)를 도포한 후, 기판 반송 로봇(32)에 의해 디스펜서 스테이지(25) 상으로부터 기판(200)을 픽업하여 기판 바이패스 반송 블록(100)의 상류측 프리히팅 블록 라인(101)에 싣고, 도 1에 나타내는 흰 화살표(109)에 나타내는 바와 같이, X방향 반송 라인(104), 하류측 프리히팅 블록 라인(102)과 기판(200)을 반송하고, 기판 반송 로봇(62)에 의해 하류측 프리히팅 블록 라인(102)으로부터 기판(200)을 픽업하여 하류측 프리히팅 스테이지(65) 상에 재치하고, 하류측 프리히팅 블록(60), 하류측 실장 블록(70)으로 기판(200)의 상류측 절반에만 반도체 칩(400)을 실장하도록 해도 된다. 또, 반대로 기판의 하류측 절반에만 반도체 칩(400)을 실장하고자 하는 경우에는, 기판(200)을 기판 공급 블록(10), NCP(비도전성 페이스트) 도포 블록(20), 상류측 프리히팅 블록(30), 상류측 실장 블록(40)에 순차 반송하고, 기판(200)의 하류측 절반에 반도체 칩(400)을 실장한 후, 기판 반송 로봇(62)에 의해 상류측 실장 스테이지(45) 상으로부터 기판(200)을 픽업하여 기판 바이패스 반송 블록(100)의 하류측 프리히팅 블록 라인(102)에 싣고, X방향 반송 라인(104), 제품 반출 블록 라인(103)과 기판(200)을 반송하고, 기판 반송 로봇(82)에 의해 제품 반출 블록 라인(103)으로부터 기판(200)을 픽업하여 제품 반출 블록(80)의 반송 레일(86) 상에 재치하도록 해도 된다.
또한, 기판(200)의 크기가 각 스테이지(25, 35, 45, 65, 75)의 절반 이하의 크기인 경우에는, NCP 도포 블록(20)으로 NCP(비도전성 페이스트)(201)를 도포한 후, 기판 반송 로봇(32), 기판 바이패스 반송 블록(100)을 사용하여 기판(200)을 상류측 프리히팅 블록(30), 상류측 실장 블록(40)과, 하류측 프리히팅 블록(60), 하류측 실장 블록(70)에 평행하게 하여 반송하고, 각 실장 블록으로 각각 기판(200)과 평행하게 하여 실장을 행하고, 실장한 후의 기판(200)을 기판 반송 로봇(82), 기판 바이패스 반송 블록(100)을 사용하여 제품 반출 블록(80)으로부터 제품 격납 블록(90)에 반송하도록 해도 된다. 이 경우에는 1대의 플립칩 실장 장치(500)로 작은 기판에 효율적으로 실장을 행할 수 있다.
다음에, 도 10 내지 도 13을 참조하면서 본 발명의 다른 실시형태의 플립칩 실장 장치(600)에 대해서 설명한다. 도 1 내지 도 9를 참조하여 설명한 실시형태와 동일한 부분에는 동일한 부호를 붙이고 설명은 생략한다. 도 10에 나타내는 바와 같이, 본 실시형태는 하류측 프리히팅 블록(120), 하류측 실장 블록(130)의 하류측 프리히팅 스테이지(125), 하류측 실장 스테이지(135)를 비가열 영역이 없는 전체 가열 스테이지로 한 것이다. 하류측 프리히팅 블록(120)은 프레임(121)과, 프레임(121)에 부착된 기판 반송 로봇(122)과, 하류측 프리히팅 스테이지(125)를 구비하고 있다. 기판 반송 로봇(122)은 회전이 자유로운 본체(123)와, 본체(123)에 부착된 신축이 자유로운 암(124)을 구비하고 있다. 하류측 실장 블록(130)은 프레임(131)과, 프레임(131)에 부착된 X방향 프레임(132)과, X방향 프레임(132)에 부착된 Y방향 프레임(133)과, Y방향 프레임(133)에 부착된 하류측 실장 헤드(134)와, 기판(200)을 흡착 고정하는 하류측 실장 스테이지(135)를 구비하고 있다. 그리고, 흰 화살표(49, 129)로 나타내는 바와 같이, 기판(200)을 하류측 프리히팅 블록(120), 하류측 실장 블록(130)에 순차 반송한다.
도 10에 나타내는 바와 같이, 본 실시형태의 하류측 프리히팅 스테이지(125), 하류측 실장 스테이지(135)는 그 표면 전체가 가열 영역(1252, 1352)으로 되어 있는 것이며, 도 11에 나타내는 바와 같이, 각 스테이지(125, 135)는 각각 스테인레스강 등의 금속제의 평판의 기체부(1251, 1351)의 하측에 내부에 히터(1259, 1359)가 내장된 히터 베이스(1258, 1358)를 중첩하여 볼트 등의 체결구에 의해 일체로 한 것이다. 히터(1259, 1359)의 열은 기체부(1251, 1351)로 전달되어, 기판(200)을 흡착하는 표면의 가열 영역(1252, 1352)의 온도를 상승시키는 것이다.
본 실시형태의 플립칩 실장 장치(600)를 사용하여 기판(200)에 반도체 칩(400)을 실장하는 공정에 대해서 도 12, 도 13을 참조하여 설명한다. 기판(200)에 디스펜서(241)에 의해 NCP(비도전성 페이스트)(201)를 도포하는 공정으로부터 상류측 프리히팅 스테이지(35)에 의해 기판(200)의 하류측의 약 절반의 영역을 70℃정도로 가열하고, 상류측 실장 스테이지(45)에 이송, 재치하는 공정과, 웨이퍼(300)로부터 반도체 칩(400)을 픽업하여 반전하고, 이송 스테이지(112)에 재치하여 상류측 실장 블록(40)에 반송하는 공정, 상류측 실장 스테이지(45)에 있어서 반도체 칩(400)을 실장하는 공정에 대해서는, 도 5 내지 도 7을 참조하여 설명한 실시형태와 마찬가지이다(페이스트 도포 공정, 제1 흡착(고정) 공정, 제1 가열 공정, 제1 실장 공정).
도 10, 도 12(p)에 나타내는 바와 같이, 기판(200)은 도 1에 나타내는 기판 반송 로봇(62)에 의해 상류측 실장 스테이지(45)로부터 픽업되고, 도 12(p)의 화살표(p)와 같이, 하류측 프리히팅 스테이지(125) 상에 반송되어, 하류측 실장 스테이지(135) 상에 재치된다. 하류측 실장 스테이지(135)는 그 표면에 기판(200)을 흡착 고정한다. 하류측 프리히팅 스테이지(125)는 표면 전체가 가열 영역(1252)인 전체 가열의 프리히팅 스테이지이며, 표면(가열 영역(1252))에 흡착 고정된 기판(200) 전체가 히터(1259)에 의해 70℃정도가 될 때까지 가열된다. 이것에 의해, 도 5 내지 도 7을 참조하여 설명한 바와 같이, 상류측 실장 스테이지(45)에서 반도체 칩(400)이 실장되지 않은 기판(200)의 부분, 또는 상류측 실장 스테이지(45)의 비가열 영역(456) 상에 흡착 고정되어 있던 기판(200)의 부분(기판(200)의 상류측의 절반보다 조금 작은 영역)의 온도는 상온 또는 상온보다 조금 높은 정도로부터 70℃정도까지 가열되고, 이 영역의 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)의 온도도 70℃정도로 상승한다. 또, 상류측 실장 스테이지(45)에서 반도체 칩(400)이 실장된 기판(200)의 부분, 또는 상류측 실장 스테이지(45)의 가열 영역(452) 상에 흡착 고정되어 있던 기판(200)의 부분(기판(200)의 하류측의 절반보다 큰 영역)은 70℃정도의 온도로 유지된다.
그리고, 하류측 프리히팅 스테이지(125)의 표면에 흡착되어 있는 기판(200) 전체의 온도가 70℃정도가 되면, 기판(200)은 도 1에 나타내는 기판 반송 로봇(62)에 의해 하류측 프리히팅 스테이지(125)로부터 픽업되고, 도 12(p), 도 12(q)의 화살표(q)와 같이, 하류측 실장 스테이지(135) 상에 반송되어, 하류측 실장 스테이지(135) 상에 재치된다. 하류측 실장 스테이지(135)는 그 표면에 기판(200)을 흡착 고정한다(제3 흡착(고정) 공정).
하류측 실장 스테이지(135)는 하류측 프리히팅 스테이지(125)와 마찬가지로 기판(200) 전체를 가열하는 전체 가열 실장 스테이지이며, 가열 영역(1352)인 표면에 흡착 고정된 기판(200) 전체가 70℃정도의 온도로 유지된다(제3 가열 공정).
앞서 도 6(c) 내지 도 7(k)을 참조하여 설명한 바와 같이, 픽업 스테이지(55)의 상면(551)의 반도체 칩(400)은 픽업 콜릿(541)에 의해 픽업되고, 180도 반전된 후, 이송 콜릿(571)에 전달되고, 또한 이송 콜릿(571)으로부터 이송 스테이지(112)에 전달된다. 이송 헤드(57)는 이송 스테이지(112)의 표면(113)에 반도체 칩(400)을 전달하면, 도 13(r)의 화살표(r)에 나타내는 바와 같이 상승하고, 반도체 칩(400)으로부터 떨어진다. 그리고, 반도체 칩(400)을 수취한 이송 스테이지(112)는 도 1에 나타내는 반도체 칩 픽업 블록(50)으로부터 반도체 칩 반송 블록(110)의 반송로(111)를 따라 도 13(r), 도 13(s)의 흰 화살표(r2)에 나타내는 바와 같이, 하류측 실장 블록(130)에 반송된다.
도 13(s)의 화살표(s)에 나타내는 바와 같이, 이송 스테이지(112)가 하류측 실장 블록(130)에 반송되면, 하류측 실장 헤드(74)는 하류측 실장 툴(741)을 이송 스테이지(112) 상에 하강시켜 하류측 실장 툴(741)의 흡착면(742)을 반도체 칩(400)의 표면(402)에 접촉시키고, 하류측 실장 툴(741)의 흡착면(742)에 반도체 칩(400)을 흡착시킨다. 하류측 실장 툴(741)은 흡착면(742)에 반도체 칩(400)을 흡착하면, 내부에 배치되어 있는 히터(도시하지 않음)에 의해 반도체 칩(400)을 300℃정도까지 가열하고, 도 13(t)의 화살표(t)와 같이, 하류측 실장 스테이지(135)에 흡착 고정되어 있는 기판(200)의 부분의 상류측의 약 절반의 영역 상의 소정의 위치에 반도체 칩(400)을 실장한다. 하류측 실장 스테이지(135)의 가열 영역(1352)인 표면에 흡착 고정되어 있는 기판(200) 및 기판(200)에 도포되어 있는 NCP(비도전성 페이스트)(201)의 온도는 70℃정도로 되어 있으므로, 300℃정도로 가열된 반도체 칩(400)이 실장되면, 반도체 칩(400)의 실장면에 형성되어 있는 범프(401)가 용융하여 기판(200)의 전극과 접합됨과 아울러, NCP(비도전성 페이스트)(201)가 가열되어 경화하고, 반도체 칩(400)이 기판(200) 상에 고정, 실장된다(제3 실장 공정).
이 제3 실장 공정에 있어서는, 기판(200)의 반도체 칩(400)의 실장은 앞서 도 9(t)를 참조하여 설명한 바와 같이 도 13(t)에 나타내는 하류측 실장 스테이지(135)의 가열 영역(1352) 중의 가장 우측(X방향+측)의 열의 지면 안측(Y방향+측)으로부터 지면 앞측(Y방향 마이너스측)을 향하여 행하고, 그 열의 반도체 칩(400)의 실장이 끝나면, 도시하지 않는 XY테이블에 의해 하류측 실장 스테이지(135)를 1칩분X(+)방향으로 이동시키고, 다음 열에 반도체 칩(400)의 실장을 행한다. 이하, 하나의 열의 반도체 칩(400)의 실장이 종료되면, 도시하지 않는 XY테이블에 의해 하류측 실장 스테이지(135)를 1칩분X(+)방향으로 이동시키고, 다음 열의 반도체 칩(400)의 실장을 행한다. 그리고, 하류측 실장 스테이지(135)의 가열 영역(1352) 상에 흡착 고정되어 있는 기판(200)의 부분의 모든 소정의 위치에 반도체 칩(400)을 실장하면, 하류측 실장 스테이지(135)에서의 제3 실장 공정을 종료한다.
하류측 실장 스테이지(135)의 가열 영역(1352) 상에 흡착 고정되어 있는 기판(200)의 부분의 소정의 위치로의 반도체 칩(400)의 실장이 종료되면, 기판(200)은 도시하지 않는 큐어링 장치에 반송되어, 예를 들면, 200℃정도의 온도에서 1시간정도 큐어링된다. 이것에 의해 NCP(비도전성 페이스트)(201)는 완전히 경화한다.
본 실시형태의 플립칩 실장 장치(600)는 앞서 도 1 내지 도 9를 참조하여 설명한 실시형태의 플립칩 실장 장치(500)와 마찬가지로 기판(200)의 하류측 절반에 반도체 칩(400)을 실장하고 있는 동안, 기판(200)의 상류측의 절반을 상온 또는 상온보다 조금 높은 정도의 온도로 유지하여, 기판(200)의 상류측 절반의 실장을 행하기 전에 NCP(비도전성 페이스트)(201)가 열로 변질되는 것을 억제할 수 있다. 이 때문에, 종래기술의 플립칩 실장 장치에 비해, 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)가 열에 의해 변질되기 전에 실장하는 것이 가능한 반도체 칩(400)의 수는 2배가 되고, NCP(비도전성 페이스트)(201)가 열에 의해 변질되는 것을 억제하면서, 기판(200)에 다수의 반도체 칩(400)을 실장할 수 있다는 점에 대해서는 동일한 효과를 나타내는 것이다.
또, 본 실시형태의 플립칩 실장 장치(600)는 앞서 도 1 내지 도 9를 참조하여 설명한 실시형태의 플립칩 실장 장치(500)와 같이, 기판(200)에 NCP(비도전성 페이스트)(201)가 도포되고나서, 하류측 실장 스테이지(75)에서 모든 반도체 칩(400)의 실장이 종료될 때까지의 동안에, 기판(200) 상에 도포되어 있는 NCP(비도전성 페이스트)(201)가 70℃정도로 가열되어 있는 기간이 대략 동일한 시간이 아니고, 기판(200)의 하류측 절반 상에 도포되어 있는 NCP(비도전성 페이스트)(201)가 70℃정도로 가열되어 있는 기간은 기판(200)의 상류측 절반 상에 도포되어 있는 NCP(비도전성 페이스트)(201)가 70℃정도로 가열되어 있는 기간의 2배가 된다. 그러나, 기판(200)의 상류측 절반 상에 도포되어 있는 NCP(비도전성 페이스트)(201)는 상류측 실장 스테이지(45)에서의 실장에 의해 경화하고 있으므로, 그 후 70℃의 온도가 유지되어도, 큐어링에 있어서의 경화 상태에는 그다지 영향이 없는 경우가 있다. 이러한 경우에는 플립칩 실장 장치(500)보다 구성이 간편하게 되는 본 실시형태의 플립칩 실장 장치(600)는 유리하다.
다음에, 도 14a, 도 14b를 참조하면서 본 발명의 다른 실시형태에 대해서 설명한다. 도 1 내지 도 9를 참조하여 설명한 실시형태에서는, 제1 타입 구분 스테이지, 제1 타입의 구분 실장 스테이지와, 제2 타입 구분 스테이지, 제2 타입의 구분 실장 스테이지는 각각 기판(200)의 반송 방향(X방향)의 상류측과 하류측에서 가열 영역과 비가열 영역을 구분한 것으로서 설명했지만, 도 14a, 도 14b에 나타내는 바와 같이, 상류측 실장 블록(140)의 상류측 실장 스테이지(145), 하류측 실장 블록(150)의 하류측 실장 스테이지(155)의 가열 영역(1452, 1552)과 비가열 영역(1456, 1556)을 기판(200)의 반송 방향과 직각 방향(Y방향)의 상측과 하측으로 구분하도록 해도 된다. 본 실시형태의 효과는 도 1 내지 도 9를 참조하여 설명한 실시형태와 마찬가지이다.
또, 도 15a, 도 15b, 도 15c에 나타내는 바와 같이, 3개의 실장 블록(160, 170, 180)에 각각 구분 실장 스테이지(165, 175, 185)를 배치하고, 각 실장 스테이지(165, 175, 185)의 약1/3을 가열 영역(1652, 1752, 1852)으로 하고, 약2/3를 비가열 영역(1656, 1756, 1856)으로 하고, 그 배치를 도 15a, 도 15b, 도 15c에 나타내는 바와 같이 X방향 길이의 1/3씩 어긋나게 하여 배치하도록 해도 된다. 본 실시형태는 도 1 내지 도 9를 참조하여 설명한 실시형태보다 많은 반도체 칩(400)을 NCP(비도전성 페이스트)(201)가 열에 의해 변질되는 것을 억제하면서 기판(200)에 실장할 수 있다는 효과를 나타낸다.
다음에 도 16 내지 도 20을 참조하면서, 본 발명의 다른 실시형태에 대해서 설명한다. 앞서 도 1 내지 도 9를 참조하여 설명한 실시형태와 동일한 부분에는 동일한 부호를 붙이고 설명은 생략한다. 본 실시형태의 플립칩 실장 장치(700)는 프리히팅 블록, 실장 블록을 각각 1개만 가지는 것이다. 도 16에 나타내는 바와 같이, 본 실시형태의 플립칩 실장 장치(700)는 기판 공급 블록(10)과, NCP(비도전성 페이스트) 도포 블록(20)과, 프리히팅 블록(7030)과, 실장 블록(7040)과, 제품 반출 블록(80)과, 제품 격납 블록(90)과, 반도체 칩 픽업 블록(50)과, 반도체 칩 반송 블록(110)을 구비하고 있다. 실장 블록(7040)은 프레임(7041)과, 프레임(7041)에 부착된 X방향 프레임(7042)과, X방향 프레임(7042)에 부착된 Y방향 프레임(7043)과, Y방향 프레임(7043)에 부착된 실장 헤드(7044)와, 기판(200)을 흡착 고정하는 실장 스테이지(7045)를 구비하고 있다. 기판(200)은 기판 공급 블록(10)으로부터 NCP(비도전성 페이스트) 도포 블록(20), 프리히팅 블록(7030), 실장 블록(7040)을 향하여 흰 화살표(19, 29, 7039)와 같이 반송되고, 실장 블록(7040)에서 기판(200)의 하류측 절반에 반도체 칩(400)을 실장한 후, 프레임(7031)에 부착된 기판 반송 로봇(7032)에 의해 기판(200)을 수평면 내에서 180도 회전시켜, 프리히팅 블록(7030)을 향하여 역반송하고, 그 후, 흰 화살표(7039)에 나타내는 바와 같이, 다시 프리히팅 블록(7030)으로부터 실장 블록(7040)에 반송된 후, 흰 화살표(7049, 89)에 나타내는 바와 같이, 제품 반출 블록(80)으로부터 제품 격납 블록(90)으로 반송되어간다.
도 17(b), 도 17(c)에 나타내는 바와 같이, 프리히팅 스테이지(7035), 실장 스테이지(7045)는 앞서 도 2를 참조하여 설명한 상류측 프리히팅 스테이지(35), 상류측 실장 스테이지(45)와 마찬가지로 그 표면에 흡착한 기판(200)을 가열하는 가열 영역(70352, 70452)과, 그 표면에 흡착한 기판(200)을 가열하지 않는 비가열 영역(70356, 70456)으로 구분된 구분 실장 스테이지이다. 가열 영역(70352, 70452)은 비가열 영역(70356, 70456)보다 조금 넓고, 각 스테이지의 Y축 방향의 각 중심선(70360, 70460)을 넘어 연장되어 있다. 프리히팅 스테이지(7035)와 실장 스테이지(7045)는 기판(200)의 반송 방향의 하류측에 가열 영역(70352, 70452)이 배치되고, 기판(200)의 반송 방향의 상류측에 비가열 영역(70356, 70456)이 배치된 제1 타입 구분 스테이지, 제1 타입의 구분 실장 스테이지이다.
도 17(b), 도 17(c)에 나타내는 바와 같이, 프리히팅 스테이지(7035), 실장 스테이지(7045)는 도 3을 참조하여 설명한 상류측 프리히팅 스테이지(35), 상류측 실장 스테이지(45)와 마찬가지로 기판(200)의 반송 방향의 상류측에 평면형상의 단차부(70353, 70453)를 가지는 평판형상의 기체부(70351, 70451)와, 단차부(70353, 70453)에 중첩된 단열층(70354, 70454)과, 기체부(70351, 70451) 밑에 중첩된 히터 베이스(70358, 70458)를 구비하고 있다. 기체부(70351, 70451)는 예를 들면 스테인레스강 등의 열전도율이 좋은 금속제이며, 단열층(70354, 70454)은 예를 들면 플라스틱 등의 열전도율이 낮은 재료의 단열 스페이서(70355, 70455)로 구성되어 있다. 단열 스페이서(70355, 70455)는 단차부(70353, 70453)의 측의 면에 오목부(70357, 70457)를 구비하고, 단차부(70353, 70453)의 표면과의 사이에 공기의 단열층을 형성하여 단차부(70353, 70453)의 표면과의 사이를 효과적으로 단열할 수 있도록 구성되어 있다. 또, 히터 베이스(70358)는 내부에 히터(70359, 70459)가 배치되어 있다. 기체부(70351, 70451)의 표면은 가열 영역(70352, 70452)이며, 단열 스페이서(70355, 70455)의 표면은 비가열 영역(70356, 70456)이다.
이상과 같이 구성된 플립칩 실장 장치(700)를 사용하여 반도체 칩(400)을 기판(200) 상에 실장하는 공정에 대해서 도 17 내지 도 20을 사용하여 설명한다.
도 16에 나타내는 NCP 도포 블록(20)은 기판 공급 블록(10)으로부터 반송된 기판(200)을 디스펜서 스테이지(25) 상에 흡착 고정하고, 도 17(a)에 나타내는 바와 같이, 디스펜서 헤드(24)를 XYZ방향으로 이동시키면서 기판(200) 상의 반도체 칩(400)을 실장하는 복수의 위치에 디스펜서(241)에 의해 NCP(비도전성 페이스트)(201)를 도포해간다. NCP(비도전성 페이스트)(201)의 도포는 기판(200)이 상온으로 되어 있는 상태에서 행한다(페이스트 도포 공정).
기판(200)의 소정의 위치에 NCP(비도전성 페이스트)(201)가 도포되면, 기판(200)은 도 16에 나타내는 기판 반송 로봇(7032)에 의해 디스펜서 스테이지(25)로부터 픽업되고, 도 17(a), 도 17(b)의 화살표(a)와 같이, 프리히팅 스테이지(7035) 상에 반송되어, 프리히팅 스테이지(7035) 상에 재치된다. 프리히팅 스테이지(7035)는 그 표면에 기판(200)을 흡착 고정한다. 도 17(b)에 나타내는 바와 같이, 프리히팅 스테이지(7035)는 기판(200)의 반송 방향의 하류측에 가열 영역(70352)이 배치되고, 기판(200)의 반송 방향의 상류측에 비가열 영역(70356)이 배치된 제1 타입 구분 스테이지이며, 기판(200)의 반송 방향 하류측의 절반보다 조금 큰 영역(가열 영역(70352)에 흡착 고정되어 있는 부분)은 히터(70359)에 의해 70℃정도가 될 때까지 가열된다. 이것에 의해, 이 영역의 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)의 온도도 70℃정도로 상승한다. 한편, 기판(200)의 반송 방향 상류측의 절반보다 조금 작은 영역(비가열 영역(70356)에 흡착 고정되어 있는 부분)은 단열층(70354)에 의해 히터(70359)의 열이 차단되므로 가열되지 않고, 상온 또는 상온보다 조금 높은 정도로 유지된다. 이 때문에, 이 영역의 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)의 온도도 상온 또는 상온보다 조금 높은 정도로 유지된다.
그리고, 기판(200)의 가열 영역(70352)에 흡착 고정되어 있는 부분의 온도가 70℃정도까지 상승하면, 기판(200)은 도 16에 나타내는 기판 반송 로봇(7032)에 의해 프리히팅 스테이지(7035)로부터 픽업되고, 도 17(b), 도 17(c)의 화살표(b)와 같이, 실장 스테이지(7045) 상에 반송되어, 실장 스테이지(7045) 상에 재치된다. 실장 스테이지(7045)는 그 표면에 기판(200)을 흡착 고정한다(제1 흡착(고정) 공정).
실장 스테이지(7045)는 기판(200)의 반송 방향의 하류측에 가열 영역(70452)이 배치되고, 기판(200)의 반송 방향의 상류측에 비가열 영역(70456)이 배치된 제1 타입 구분 스테이지이며, 기판(200)의 반송 방향 하류측의 절반보다 조금 큰 영역(가열 영역(70452)에 흡착 고정되어 있는 부분)은 히터(70459)에 의해 70℃정도의 온도로 유지되고, 이 영역의 기판(200)에 도포된 NCP(비도전성 페이스트)(201)의 온도도 70℃정도로 유지된다. 기판(200)의 반송 방향 상류측의 절반보다 조금 작은 영역(비가열 영역(70456)에 흡착 고정되어 있는 부분)은 단열층(70454)에 의해 히터(70459)의 열이 차단되어, 상온 또는 상온보다 조금 높은 정도로 유지되고, 이 영역의 기판(200)에 도포된 NCP(비도전성 페이스트)(201)의 온도도 상온 또는 상온보다 조금 높은 정도로 유지된다(제1 가열 공정).
앞서 도 6(c) 내지 도 7(n)을 참조하여 설명한 바와 같이, 반도체 칩(400)은 픽업 스테이지(55)로부터 픽업되고 반전되어, 도 16에 나타내는 반도체 칩 반송 블록(110)의 반송로(111)를 따라 실장 블록(7040)에 반송된다.
그리고, 도 18(d)의 2점쇄선으로 나타내는 바와 같이, 실장 툴(70441)은 반송된 반도체 칩(400)을 흡착면(70442)에 흡착하면, 내부에 배치되어 있는 히터(도시하지 않음)에 의해 반도체 칩(400)을 300℃정도까지 가열하고, 도 18(c)의 화살표(c)와 같이, 실장 스테이지(7045)의 가열 영역(70452) 상에 흡착 고정되어 있는 기판(200)의 부분의 소정의 위치에 반도체 칩(400)을 실장한다. 가열 영역(70452) 상에 흡착 고정되어 있는 기판(200) 및 그 영역의 기판(200)에 도포되어 있는 NCP(비도전성 페이스트)(201)의 온도는 70℃정도로 되어 있으므로, 300℃정도로 가열된 반도체 칩(400)이 실장되면, 반도체 칩(400)의 실장면에 형성되어 있는 범프(401)가 용융하여 기판(200)의 전극과 접합됨과 아울러, NCP(비도전성 페이스트)(201)가 가열되어 경화하고, 반도체 칩(400)이 기판(200) 상에 고정, 실장된다(제1 실장 공정).
이 제1 실장 공정에 있어서는, 기판(200)의 반도체 칩(400)의 실장은 도 18(c)의 가장 우측(X방향+측)의 열의 지면 안측(Y방향+측)으로부터 지면 앞측(Y방향 마이너스측)을 향하여 행하고, 도 18(c)에 나타내는 가장 우측의 열의 반도체 칩(400)의 실장이 끝나면, 도시하지 않는 XY테이블에 의해 실장 스테이지(7045)를 1칩분X(+)방향으로 이동시키고, 가장 우측에서 두번째의 열에 반도체 칩(400)의 실장을 행한다. 이하, 하나의 열의 반도체 칩(400)의 실장이 종료되면, 도시하지 않는 XY테이블에 의해 실장 스테이지(7045)를 1칩분X(+)방향으로 이동시키고, 다음 열의 반도체 칩(400)의 실장을 행한다. 그리고, 실장 스테이지(7045)의 가열 영역(70452) 상에 흡착 고정되어 있는 기판(200)의 부분의 모든 소정의 위치에 반도체 칩(400)을 실장하면, 실장 스테이지(7045)에서의 제1 실장 공정을 종료한다.
이 때, 실장 스테이지(7045)의 기판(200)의 반송 방향(X방향)의 상류측에 배치되어 있는 비가열 영역(70456)의 부분은 히터(459)로부터의 열이 단열층(454)에 의해 차단되어 있으므로, 상온 또는 상온보다 조금 높은 정도로 유지되어 있고, 기판(200) 및 기판(200)에 도포되어 있는 NCP(비도전성 페이스트)(201)도 상온 또는 상온보다 조금 높은 정도로 유지되어 있다. 따라서, 실장 스테이지(7045)에서는 기판(200)의 반송 방향 상류측의 절반보다 조금 좁은 범위는 반도체 칩(400)을 실장하고 있는 동안도 NCP(비도전성 페이스트)(201)의 온도가 상온 또는 상온보다 조금 높은 정도로 유지되어, NCP(비도전성 페이스트)(201)의 온도의 상승에 의한 변질을 억제할 수 있다.
제1 실장 공정이 종료되면, 도 16에 나타내는 기판 반송 로봇(7032)은 실장 스테이지(7045) 상으로부터 기판(200)을 픽업하고, 기판(200)을 수평면 내(XY면 내)에서 하류측단(X방향+측단)이 상류측단(X방향-측단)이 되도록 180도 회전시킨다. 이 결과, 제1 실장 공정에서 기판(200) 상에 실장한 반도체 칩(400)은 반송 방향 상류측에 위치하게 된다. 그리고, 기판 반송 로봇(7032)은 도 19(e)의 화살표(d)에 나타내는 바와 같이, 프리히팅 스테이지(7035)를 향하여 기판(200)을 역방향으로 반송하고, 또한 반도체 칩(400)이 실장되어 있는 부분이 반송 방향 상류측(X방향-측)이며, 반도체 칩(400)이 실장되어 있지 않은 부분을 반송 방향 하류측(X방향+측)이 되도록 기판(200)을 재치한다. 프리히팅 스테이지(7035)는 재치 된 기판(200)을 흡착 고정한다(제4 흡착(고정) 공정).
프리히팅 스테이지(7035)는 앞서 설명한 바와 같이 기판(200)의 반송 방향의 하류측에 가열 영역(70352)이 배치되고, 기판(200)의 반송 방향의 상류측에 비가열 영역(70356)이 배치된 제1 타입 구분 스테이지이며, 기판(200)의 반도체 칩(400)이 실장되어 있지 않은 부분(가열 영역(70352)에 흡착 고정되어 있는 부분)은 히터(70359)에 의해 70℃정도가 될 때까지 가열된다. 이것에 의해, 도 19(e)에 나타내는 바와 같이, 기판(200)의 반도체 칩(400)이 실장되어 있지 않은 부분의 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)의 온도도 70℃정도로 상승한다. 한편, 반도체 칩(400)이 실장되어 있는 부분(비가열 영역(70356)에 흡착 고정되어 있는 부분)은 단열층(70354)에 의해 히터(70359)의 열이 차단되므로 가열되지 않고, 상온 또는 상온보다 조금 높은 정도로 유지된다. 이 때문에, 기판(200)의 반도체 칩(400)이 실장되어 있는 부분은 히터(70359)에 의해 가열되지 않으므로, 점차 그 온도가 저하되어간다(제4 가열 공정).
그리고, 기판(200)의 반도체 칩(400)이 실장되어 있지 않은 부분(가열 영역(70352)에 흡착 고정되어 있는 부분)의 온도가 70℃정도까지 상승하면, 기판(200)은 도 16에 나타내는 기판 반송 로봇(7032)에 의해 프리히팅 스테이지(7035)로부터 픽업되고, 도 19(e), 도 19(f)의 화살표(e)와 같이, 다시 실장 스테이지(7045) 상에 반송되어, 실장 스테이지(7045) 상에 재치된다. 이 때, 기판(200)에 반도체 칩(400)이 실장되어 있는 부분이 반송 방향 상류측(X방향-측)이며, 기판(200)에 반도체 칩(400)이 실장되어 있지 않은 부분이 반송 방향 하류측(X방향-측)이 되도록 기판(200)을 재치한다. 실장 스테이지(7045)는 그 표면에 기판(200)을 흡착 고정한다(제4 흡착(고정) 공정).
실장 스테이지(7045)는 앞서 설명한 바와 같이 기판(200)의 반송 방향의 하류측에 가열 영역(70452)이 배치되고, 기판(200)의 반송 방향의 상류측에 비가열 영역(70456)이 배치된 제1 타입 구분 스테이지이며, 기판(200)의 반도체 칩(400)이 실장되어 있지 않은 부분(가열 영역(70452)에 흡착 고정되어 있는 부분)은 히터(70459)에 의해 70℃정도가 될 때까지 가열된다. 이것에 의해, 도 19(f)에 나타내는 바와 같이, 기판(200)의 반도체 칩(400)이 실장되어 있지 않은 부분의 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)의 온도도 70℃정도로 상승한다. 한편, 반도체 칩(400)이 실장되어 있는 부분(비가열 영역(70456)에 흡착 고정되어 있는 부분)은 단열층(70454)에 의해 히터(70459)의 열이 차단되므로, 점차 그 온도가 저하되어간다(제4 가열 공정).
앞서 도 6(c) 내지 도 7(n)을 참조하여 설명한 바와 같이, 반도체 칩(400)은 픽업 스테이지(55)로부터 픽업되고 반전되어, 도 16에 나타내는 반도체 칩 반송 블록(110)의 반송로(111)를 따라 실장 블록(7040)에 반송된다.
그리고, 도 20(g)의 2점쇄선으로 나타내는 바와 같이, 실장 툴(70441)은 반송된 반도체 칩(400)을 흡착면(70442)에 흡착하면, 내부에 배치되어 있는 히터(도시하지 않음)에 의해 반도체 칩(400)을 300℃정도까지 가열하고, 도 20(g)의 화살표(f)와 같이, 실장 스테이지(7045)의 가열 영역(70452) 상에 흡착 고정되어 있는 기판(200)의 부분의 소정의 위치에 반도체 칩(400)을 실장한다. 가열 영역(70452) 상에 흡착 고정되어 있는 기판(200) 및 그 영역의 기판(200)에 도포되어 있는 NCP(비도전성 페이스트)(201)의 온도는 70℃정도로 되어 있으므로, 300℃정도로 가열된 반도체 칩(400)이 실장되면, 반도체 칩(400)의 실장면에 형성되어 있는 범프(401)가 용융하여 기판(200)의 전극과 접합됨과 아울러, NCP(비도전성 페이스트)(201)가 가열되어 경화하고, 반도체 칩(400)이 기판(200) 상에 고정, 실장된다(제4 실장 공정).
이 제4 실장 공정에 있어서는, 앞서 설명한 제1 실장 공정과 마찬가지로 하나의 열의 반도체 칩(400)의 실장이 종료되면, 도시하지 않는 XY테이블에 의해 실장 스테이지(7045)를 1칩분X(+)방향으로 이동시키고, 다음 열의 반도체 칩(400)의 실장을 행한다. 그리고, 실장 스테이지(7045)의 가열 영역(70452) 상에 흡착 고정되어 있는 기판(200)의 부분의 모든 소정의 위치에 반도체 칩(400)을 실장하면, 실장 스테이지(7045)에서의 제4 실장 공정을 종료한다.
제4 실장 공정이 종료되면, 도 16에 나타내는 기판 반송 로봇(82)은 실장 스테이지(7045) 상으로부터 기판(200)을 픽업하고, 반송 레일(86) 상에 이동, 재치한다. 모든 반도체 칩(400)의 실장이 종료되어 제품이 된 기판(200)은 도시하지 않는 반송 장치에 의해 반송 레일(86) 상에서 제품 격납 블록(90)에 반송된다. 제품 격납 블록(90)의 선반에 소정의 수의 기판(200)이 격납되면, 제품 격납 블록(90)의 기판(200)은 도시하지 않는 큐어링 장치에 반송되어, 예를 들면, 200℃정도의 온도에서 1시간정도 큐어링된다. 이것에 의해 NCP(비도전성 페이스트)(201)는 완전히 경화한다.
이상 설명한 바와 같이, 본 실시형태에서는 제1 타입 구분 스테이지(제1 타입의 구분 실장 스테이지)인 프리히팅 스테이지, 실장 스테이지를 1개씩 구비하는 플립칩 실장 장치(700)에 있어서, 기판(200)의 방향을 반전시킴으로써, 도 1 내지 도 9를 참조하여 설명한 실시형태와 마찬가지로 종래기술의 플립칩 실장 장치에 비해, 기판(200) 상에 도포된 NCP(비도전성 페이스트)(201)가 열에 의해 변질되기 전에 실장하는 것이 가능한 반도체 칩(400)의 수를 많게 할 수 있어, NCP(비도전성 페이스트)(201)가 열에 의해 변질되는 것을 억제하면서, 기판(200)에 다수의 반도체 칩(400)을 실장할 수 있다는 효과를 나타내는 것이다.
이상 설명한 각 실시형태는 플립칩 실장 장치를 예로서 설명했지만, 본 발명은 플립칩 실장 장치에 한정되지 않고, 예를 들면, 다이본딩 장치와 같은 반도체 칩을 기판에 실장하는 다른 형식의 실장 장치나, LED 등의 전자 부품을 기판에 부착하는 것 같은 전자 부품을 기판에 실장하는 다양한 기기에 적용할 수 있다.
본 발명은 이상 설명한 실시형태에 한정되는 것은 아니며, 청구의 범위에 의해 규정되어 있는 본 발명의 기술적 범위 내지 본질로부터 일탈하지 않는 모든 변경 및 수정을 포함하는 것이다.
10…기판 공급 블록
20…NCP 도포 블록
21, 31, 41, 51, 61, 71, 81…프레임
22, 53, 56…X방향 가이드
23, 52…Y방향 가이드
24…디스펜서 헤드
25…디스펜서 스테이지
26, 86…반송 레일
30…상류측 프리히팅 블록
32, 62, 82…기판 반송 로봇
33, 63, 83…본체
34, 64, 84…암
35…상류측 프리히팅 스테이지
40, 140…상류측 실장 블록
42, 72…X방향 프레임
43, 73…Y방향 프레임
44…상류측 실장 헤드
45, 145…상류측 실장 스테이지
50…반도체 칩 픽업 블록
54…픽업 헤드
55…픽업 스테이지
57…이송 헤드
60, 120…하류측 프리히팅 블록
65, 125…하류측 프리히팅 스테이지
70, 130, 150…하류측 실장 블록
74…하류측 실장 헤드
75, 135, 155…하류측 실장 스테이지
80…제품 반출 블록
90…제품 격납 블록
100…기판 바이패스 반송 블록
101…상류측 프리히팅 블록 라인
102…하류측 프리히팅 블록 라인
103…제품 반출 블록 라인
104…X방향 반송 라인
110…반도체 칩 반송 블록
111…반송로
112…이송 스테이지
113…표면
160, 170, 180…실장 블록
165, 175, 185…구분 실장 스테이지
200…기판
201…NCP(비도전성 페이스트)
241…디스펜서
300…웨이퍼
351, 451, 651, 751, 1251, 1351, 70351, 70451…기체부
352, 452, 652, 752, 1252, 1352, 1452, 1552, 1652, 1752, 1852, 70352, 70452…가열 영역
353, 453, 653, 753, 70353, 70453…단차부
354, 454, 654, 754, 70354, 70454…단열층
355, 455, 655, 755, 70355, 70455…단열 스페이서
356, 456, 656, 756, 1456, 1556, 1656, 1756, 1856, 70356, 70456…비가열 영역
357, 457, 657, 757, 70357, 70457…오목부
358, 458, 658, 758, 1258, 1358, 70358, 70458…히터 베이스
359, 459, 659, 759, 1259, 1359, 70359, 70459…히터
360, 460, 660, 760, 1260, 1360, 70360, 70460…중심선
400…반도체 칩
401…범프
402…표면
441…상류측 실장 툴
442, 542, 572, 742, 70442…흡착면
500, 600, 700…플립칩 실장 장치
541…픽업 콜릿
543…회전축
551…상면
571…이송 콜릿
741…하류측 실장 툴
7030…프리히팅 블록
7032…기판 반송 로봇
7035…프리히팅 스테이지
7040…실장 블록
7045…실장 스테이지
70441…실장 툴

Claims (10)

  1. 전자 부품 실장 장치로서,
    그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 상기 기판을 가열하지 않는 비가열 영역으로 구분된 적어도 1개의 구분 실장 스테이지를 가지고, 기판에 전자 부품의 실장을 행하는 것을 특징으로 하는 전자 부품 실장 장치.
  2. 제 1 항에 있어서,
    상기 구분 실장 스테이지는,
    평면형상의 단차부를 가지는 평판형상의 기체부와, 그 표면이 상기 기체부의 표면과 동일면이 되도록 상기 단차부에 중첩된 단열층을 구비하고, 상기 기체부의 표면과 상기 단열층의 표면에 상기 기판을 고정하고,
    상기 가열 영역은 상기 기체부의 표면이며,
    상기 비가열 영역은 상기 단열층의 표면인 것을 특징으로 하는 전자 부품 실장 장치.
  3. 제 1 항에 있어서,
    그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 상기 기판을 가열하지 않는 비가열 영역으로 구분된 제1 구분 실장 스테이지와,
    상기 가열 영역과 상기 비가열 영역의 배치를 상기 제1 구분 실장 스테이지와 반대로 한 제2 구분 실장 스테이지를 가지는 것을 특징으로 하는 전자 부품 실장 장치.
  4. 제 2 항에 있어서,
    그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 상기 기판을 가열하지 않는 비가열 영역으로 구분된 제1 구분 실장 스테이지와,
    상기 가열 영역과 상기 비가열 영역의 배치를 상기 제1 구분 실장 스테이지와 반대로 한 제2 구분 실장 스테이지를 가지는 것을 특징으로 하는 전자 부품 실장 장치.
  5. 제 1 항에 있어서,
    또한, 표면에 고정한 상기 기판 전체를 가열하는 적어도 1개의 전체 가열 실장 스테이지를 가지는 것
    을 특징으로 하는 전자 부품 실장 장치.
  6. 제 2 항에 있어서,
    또한, 표면에 고정한 상기 기판 전체를 가열하는 적어도 1개의 전체 가열 실장 스테이지를 가지는 것
    을 특징으로 하는 전자 부품 실장 장치.
  7. 제 3 항에 있어서,
    또한, 표면에 고정한 상기 기판 전체를 가열하는 적어도 1개의 전체 가열 실장 스테이지를 가지는 것
    을 특징으로 하는 전자 부품 실장 장치.
  8. 전자 부품의 제조 방법으로서,
    그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 상기 기판을 가열하지 않는 비가열 영역으로 구분된 제1 구분 실장 스테이지와,
    상기 가열 영역과 상기 비가열 영역의 배치를 상기 제1 구분 실장 스테이지와 반대로 한 제2 구분 실장 스테이지를 가지는 전자 부품 실장 장치를 준비하는 공정과,
    상기 전자 부품 실장 장치를 사용하여, 상기 기판 상의 각 전자 부품을 실장하는 각 위치에 비도전성 페이스트를 도포하는 페이스트 도포 공정과,
    상기 기판을 제1 구분 실장 스테이지에 고정하는 제1 고정 공정과,
    상기 기판의 상기 제1 구분 실장 스테이지의 가열 영역 상에 고정된 부분만을 가열하는 제1 가열 공정과,
    상기 기판의 가열된 부분의 상기 각 위치에 상기 각 전자 부품을 실장하는 제1 실장 공정과,
    상기 기판을 제2 구분 실장 스테이지에 고정하는 제2 고정 공정과,
    상기 기판의 상기 제2 구분 실장 스테이지의 가열 영역 상에 고정된 부분만을 가열하는 제2 가열 공정과,
    상기 기판의 가열된 부분의 상기 각 위치에 상기 각 전자 부품을 실장하는 제2 실장 공정을 가지고, 기판에 복수의 전자 부품의 실장을 행하는 것을 특징으로 하는 전자 부품의 제조 방법.
  9. 전자 부품의 제조 방법으로서,
    그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 상기 기판을 가열하지 않는 비가열 영역으로 구분된 구분 실장 스테이지와,
    그 표면에 고정한 상기 기판 전체를 가열하는 전체 가열 실장 스테이지를 가지는 전자 부품 실장 장치를 준비하는 공정과,
    상기 전자 부품 실장 장치를 사용하여, 상기 기판 상의 상기 각 전자 부품을 실장하는 각 위치에 비도전성 페이스트를 도포하는 페이스트 도포 공정과,
    상기 기판을 상기 구분 실장 스테이지에 고정하는 제1 고정 공정과,
    상기 기판의 상기 구분 실장 스테이지의 상기 가열 영역 상에 고정된 부분만을 가열하는 제1 가열 공정과,
    상기 기판의 가열된 부분의 상기 각 위치에 상기 각 전자 부품을 실장하는 제1 실장 공정과,
    상기 기판을 전체 가열 실장 스테이지에 고정하는 제3 고정 공정과,
    상기 기판 전체를 가열하는 제3 가열 공정과,
    상기 제1 실장 공정에서 상기 전자 부품을 실장하고 있지 않은 상기 각 위치에 상기 각 전자 부품을 실장하는 제3 실장 공정을 가지고, 기판에 복수의 전자 부품의 실장을 행하는 것을 특징으로 하는 전자 부품의 제조 방법.
  10. 전자 부품의 제조 방법으로서,
    그 표면에 고정한 기판을 가열하는 가열 영역과, 그 표면에 고정한 상기 기판을 가열하지 않는 비가열 영역으로 구분된 구분 실장 스테이지를 가지는 전자 부품 실장 장치를 준비하는 공정과,
    상기 전자 부품 실장 장치를 사용하여, 상기 기판 상의 각 전자 부품을 실장하는 각 위치에 비도전성 페이스트를 도포하는 페이스트 도포 공정과,
    상기 기판을 구분 실장 스테이지에 고정하는 제1 고정 공정과,
    상기 기판의 상기 구분 실장 스테이지의 가열 영역 상에 고정된 부분만을 가열하는 제1 가열 공정과,
    상기 기판의 가열된 부분의 상기 각 위치에 상기 각 전자 부품을 실장하는 제1 실장 공정과,
    상기 기판을 수평면 내에서 180도 회전시키고, 상기 제1 실장 공정에서 전자 부품이 실장되어 있지 않은 영역을 상기 구분 실장 스테이지의 가열 영역에 고정하는 제4 고정 공정과,
    상기 기판의 상기 구분 실장 스테이지의 가열 영역 상에 고정된 부분만을 가열하는 제4 가열 공정과,
    상기 기판의 가열된 부분의 상기 각 위치에 상기 각 전자 부품을 실장하는 제4 실장 공정을 가지고, 기판에 복수의 전자 부품의 실장을 행하는 것을 특징으로하는 전자 부품의 제조 방법.
KR1020157006425A 2013-05-23 2014-03-18 전자 부품 실장 장치 및 전자 부품의 제조 방법 KR101994667B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-108658 2013-05-23
JP2013108658 2013-05-23
PCT/JP2014/057293 WO2014188768A1 (ja) 2013-05-23 2014-03-18 電子部品実装装置および電子部品の製造方法

Publications (2)

Publication Number Publication Date
KR20150042842A true KR20150042842A (ko) 2015-04-21
KR101994667B1 KR101994667B1 (ko) 2019-07-01

Family

ID=51933334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157006425A KR101994667B1 (ko) 2013-05-23 2014-03-18 전자 부품 실장 장치 및 전자 부품의 제조 방법

Country Status (7)

Country Link
US (2) US9968020B2 (ko)
JP (1) JP6142276B2 (ko)
KR (1) KR101994667B1 (ko)
CN (1) CN104871300B (ko)
SG (1) SG11201509575WA (ko)
TW (1) TWI514489B (ko)
WO (1) WO2014188768A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101923531B1 (ko) 2011-12-23 2018-11-30 삼성전자주식회사 반도체 칩 본딩 장치
TWI514489B (zh) * 2013-05-23 2015-12-21 Shinkawa Kk 電子零件安裝裝置以及電子零件的製造方法
US9929121B2 (en) * 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines
KR102196378B1 (ko) * 2020-04-13 2020-12-30 제엠제코(주) 반도체 부품 부착 장비

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618937A (ja) * 1984-06-25 1986-01-16 Shinkawa Ltd ボンダ−用加熱装置
JP2005072444A (ja) 2003-08-27 2005-03-17 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
JP2005150446A (ja) 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4552300A (en) * 1983-05-09 1985-11-12 Pace, Incorporated Method and apparatus for soldering and desoldering leadless semiconductor modules for printed wiring boards
US5609290A (en) * 1995-04-20 1997-03-11 The University Of North Carolina At Charlotte Fluxless soldering method
US5778638A (en) * 1996-03-06 1998-07-14 Mitsubishi Gas Chemical Company, Inc. Process for preserving solder paste
US6036084A (en) * 1997-02-06 2000-03-14 Tdk Corporation Screen printing method and apparatus therefor, and electronic component soldering method using screen printing and apparatus therefor
JP3207147B2 (ja) * 1997-12-19 2001-09-10 日本エー・エス・エム株式会社 半導体処理用の基板保持装置
US6246030B1 (en) * 1998-07-22 2001-06-12 Tokyo Electron Limited Heat processing method and apparatus
JP4681351B2 (ja) * 2005-05-20 2011-05-11 アスリートＦａ株式会社 電子部品の接合装置
KR20070074118A (ko) * 2006-01-06 2007-07-12 삼성전자주식회사 표시패널 솔더링 설비 및 이를 이용한 표시패널의 솔더링방법
JP4720608B2 (ja) * 2006-05-10 2011-07-13 パナソニック株式会社 部品実装装置および部品実装方法
JP4788759B2 (ja) * 2008-11-20 2011-10-05 パナソニック株式会社 部品実装装置
JP5401709B2 (ja) * 2010-02-02 2014-01-29 アピックヤマダ株式会社 半導体装置の接合装置及び接合方法
JP5865639B2 (ja) * 2011-09-15 2016-02-17 ファスフォードテクノロジ株式会社 ダイボンダ及びボンディング方法
TWI514489B (zh) * 2013-05-23 2015-12-21 Shinkawa Kk 電子零件安裝裝置以及電子零件的製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS618937A (ja) * 1984-06-25 1986-01-16 Shinkawa Ltd ボンダ−用加熱装置
JP2005072444A (ja) 2003-08-27 2005-03-17 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
JP2005150446A (ja) 2003-11-17 2005-06-09 Matsushita Electric Ind Co Ltd 電子部品の製造方法
JP2011199184A (ja) * 2010-03-23 2011-10-06 Fujifilm Corp 基板実装装置及び基板実装方法

Also Published As

Publication number Publication date
US10568245B2 (en) 2020-02-18
KR101994667B1 (ko) 2019-07-01
TWI514489B (zh) 2015-12-21
CN104871300A (zh) 2015-08-26
US9968020B2 (en) 2018-05-08
US20160081241A1 (en) 2016-03-17
CN104871300B (zh) 2017-11-21
US20170347504A1 (en) 2017-11-30
JPWO2014188768A1 (ja) 2017-02-23
SG11201509575WA (en) 2015-12-30
TW201445652A (zh) 2014-12-01
WO2014188768A1 (ja) 2014-11-27
JP6142276B2 (ja) 2017-06-14

Similar Documents

Publication Publication Date Title
KR101639253B1 (ko) 수지 밀봉 장치 및 수지 밀봉 방법
US10568245B2 (en) Electronic-component mounting apparatus
US11664344B2 (en) Mounting apparatus
KR102403569B1 (ko) 열압착 본더, 열압착 본더 작동 방법, 및 미세 피치의 플립 칩 조립체 상호 접속 방법
KR20140141436A (ko) 반도체 칩 접합 장치 및 이를 이용한 반도체 칩 접합 방법
KR102372519B1 (ko) 실장 장치
JP7090194B2 (ja) 半導体部品取付け装備
US20130032270A1 (en) Thermal compression bonding with separate bond heads
JP2005252072A (ja) 素子の実装方法及び搬送装置
JP7023700B2 (ja) 実装装置及び実装方法
JP3055511B2 (ja) 半導体装置の製造方法
JP2001351938A (ja) 半導体装置の製造方法および半導体製造装置
TWI656582B (zh) Semiconductor device mounting method and mounting device
TWI531013B (zh) 覆晶黏晶用晶片保持工具以及覆晶黏晶方法
JP2003303838A (ja) 半導体パッケージ製造装置および製造方法
JP2010278250A (ja) 半導体装置の製造方法
JP2007281264A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101000637; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170208

Effective date: 20190313

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant