KR20150040477A - 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법 - Google Patents

반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20150040477A
KR20150040477A KR20130119040A KR20130119040A KR20150040477A KR 20150040477 A KR20150040477 A KR 20150040477A KR 20130119040 A KR20130119040 A KR 20130119040A KR 20130119040 A KR20130119040 A KR 20130119040A KR 20150040477 A KR20150040477 A KR 20150040477A
Authority
KR
South Korea
Prior art keywords
memory
word line
electronic device
address
data
Prior art date
Application number
KR20130119040A
Other languages
English (en)
Inventor
배지혜
김용호
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20130119040A priority Critical patent/KR20150040477A/ko
Priority to US14/256,711 priority patent/US20150098288A1/en
Publication of KR20150040477A publication Critical patent/KR20150040477A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

반도체 메모리를 포함하는 전자 장치에서, 상기 반도체 메모리는 제1 내지 제N워드라인을 포함하는 셀 어레이(N은 2이상의 정수); 상기 제1 내지 제N워드라인 각각에 대응하는 제1 내지 제N메모리 셋; 및 제K워드라인의 활성화시에(K는 1이상 N이하의 정수), 제K메모리 셋에 저장된 값을 초기화하고, 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들에 저장된 값들을 증가시키는 활성화 회수 갱신부를 포함할 수 있다.

Description

반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법{ELECTRONIC DEVICE INCLUDING SEMICONDUCTOR MEMORY AND OPERATION METHOD OF THE SAME}
본 특허 문헌은 메모리 회로 또는 장치와, 전자 장치에서의 이들의 응용에 관한 것이다.
메모리의 집적도가 증가하면서 메모리에 포함된 다수의 워드라인 사이의 간격이 줄어들고 있다. 워드라인 사이의 간격이 줄어들면서 인접한 워드라인 사이의 커플링 효과가 증가하고 있다.
한편, 메모리 셀에 데이터가 입출력될 때마다 워드라인이 활성화(액티브) 상태와 비활성화 상태 사이에서 토글하게 되는데 상술한 바와 같이 인접한 워드라인 사이의 커플링 효과가 커지면서 자주 활성화되는 워드라인에 인접한 워드라인에 연결된 메모리 셀의 데이터가 손상되는 현상이 발생하고 있다. 이러한 현상을 워드라인 디스터번스(word line disturbance)라고도 하는데 워드라인 디스터번스로 인해 메모리 셀이 리프레시되기 전에 메모리 셀의 데이터가 손상되는 현상이 발생하여 문제가 되고 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위한 도면으로 메모리에 포함된 셀 어레이의 일부를 나타낸 도면이다.
도 1에서 'WLL'은 활성화 횟수가 많은 워드라인에 해당하며 'WLL-1', 'WLL+1'은 각각 'WLL'에 인접하게 배치된 워드라인, 즉 활성화 횟수가 워드라인에 인접한 워드라인에 해당한다. 그리고 'CL'은 'WLL'에 연결된 메모리셀, 'CL-1'은 'WLL-1'에 연결된 메모리 셀, 'CL+1'은 'WLL+1'에 연결된 메모리 셀을 나타낸다. 각각의 메모리 셀은 셀 트랜지스터(TL, TL-1, TL+1) 및 셀 캐패시터(CAPL, CAPL-1, CAPL+1)를 포함한다.
도 1에서 'WLL'이 활성화되거나 비활성화되면 'WLL'과 'WLL-1' 및 'WLL+1' 사이에 발생하는 커플링 현상으로 인해 'WLL-1' 및 'WLL+1'의 전압이 상승하거나 하강하면서 셀 캐패시터(CL-1, CL+1)의 전하량에도 영향을 미친다. 따라서 'WLL'의 활성화가 빈번하게 일어나서 'WLL'이 활성화 상태와 비활성화 상태 사이에서 토글하는 경우 'CL-1' 및 'CL+1'에 포함된 셀 캐패시터(CAPL-1, CAPL+1)에 저장된 전하의 양의 변화가 증가하고 메모리 셀의 데이터가 열화될 수 있다.
또한 워드라인이 활성화 상태와 비활성화 상태를 토글하면서 발생한 전자기파가 인접한 워드라인에 연결된 메모리 셀의 셀 캐패시터에 전자를 유입시키거나 셀 캐패시터로부터 전자를 유출 시킴으로써 데이터를 손상시킨다.
본 발명의 실시예들이 해결하려는 과제는, 특정 워드라인이 여러번 활성화되는 것에 의해 주변 워드라인들의 데이터가 소실되는 현상을 방지하는 기술을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일실시예에 따른 반도체 메모리를 포함하는 전자 장치에서, 상기 반도체 메모리는 제1 내지 제N워드라인을 포함하는 셀 어레이(N은 2이상의 정수); 상기 제1 내지 제N워드라인 각각에 대응하는 제1 내지 제N메모리 셋; 및 제K워드라인의 활성화시에(K는 1이상 N이하의 정수), 제K메모리 셋에 저장된 값을 초기화하고, 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들에 저장된 값들을 증가시키는 활성화 회수 갱신부를 포함할 수 있다.
상기 반도체 메모리는 상기 제1 내지 제N메모리 셋에 저장된 값이 임계값에 이상이면, 상기 임계값에 도달한 메모리 셋에 대응하는 워드라인의 어드레스를 저장하는 취약(weak) 어드레스 저장부를 더 포함할 수 있다.
상기 반도체 메모리의 리프레쉬 동작시에 상기 취약 어드레스 저장부에 저장된 어드레스에 대응하는 워드라인은 우선적으로 리프레쉬될 수 있다.
상기 반도체 메모리는 상기 제K워드라인을 지정하는 어드레스에 응답해 상기 제K메모리 셋과 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들을 지정하는 어드레스를 생성하는 어드레스 맵핑부를 더 포함할 수 있다.
상기 활성화 회수 갱신부는 상기 제K메모리 셋의 값을 초기화하기 위한 초기화부; 및 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들의 값들을 1만큼 증가시키기 위한 증가부를 포함할 수 있다.
상기 반도체 메모리는 상기 증가부에 의해 증가된 값들이 임계값에 도달했는지를 판단하는 임계 판단부를 더 포함할 수 있다.
상기 전자 장치는 프로세싱 시스템을 더 포함하고, 상기 프로세싱 시스템은 수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서; 상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치; 상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및 상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고, 상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 주기억장치의 일부일 수 있다.
상기 전자 장치는 데이터 저장 시스템을 더 포함하고, 상기 데이터 저장 시스템은 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치; 외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러; 상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및 상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 임시 저장 장치의 일부일 수 있다.
상기 전자 장치는 메모리 시스템을 더 포함하고, 상기 메모리 시스템은 데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리; 외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러; 상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및 상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고, 상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 버퍼 메모리의 일부일 수 있다.
상기 과제를 해결하기 위한 본 발명의 일실시예에 따른 반도체 메모리의 동작 방법은 노멀 셀 어레이에서 제K워드라인이 활성화되는 단계; 더미 셀 어레이에서 상기 제K워드라인에 대응하는 제K메모리 셋에 저장된 값이 초기화되는 단계; 및 상기 더미 셀 어레이에서 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들에 저장된 값들이 증가되는 단계를 포함할 수 있다.
상기 동작 방법은 상기 더미 셀 어레이의 다수의 메모리 셋들에 저장된 값들이 임계값에 도달했는지 판단하는 단계; 및 저장된 값이 임계값에 도달한 메모리 셋에 대응하는 워드라인의 어드레스가 취약(weak) 어드레스로 저장되는 단계를 더 포함할 수 있다.
상기 반도체 메모리의 리프레쉬 동작시에, 상기 취약 어드레스에 대응하는 워드라인은 우선적으로 리프레쉬될 수 있다.
상술한 실시예들에 의한 전자 장치에 의하면, 특정 워드라인이 여러번 활성화되는 것에 의해 주변 워드라인들의 데이터가 소실되는 현상을 방지할 수 있다.
도 1은 워드라인 디스터번스 현상을 설명하기 위한 도면으로 메모리에 포함된 셀 어레이의 일부를 나타낸 도면.
도 2는 반도체 메모리 장치(회로)의 구성도의 일예.
도 3은 반도체 메모리 장치(회로)의 보다 상세한 예.
도 4는 도 2 내지 도 3에서 설명한 메모리 장치의 동작을 나타낸 순서도.
도 5는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 ㄱ구성도의 일 예.
도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2는 반도체 메모리 장치(회로)의 구성도의 일예이다. 도 2에서는 메모리 장치에서 데이터가 손상될 가능성이 높은 워드라인을 검출하는 원리를 설명하기 위해, 메모리 장치의 구성을 단순화해 도시했다.
도 2를 참조하면, 메모리 장치는, 노멀 셀 어레이(210)와, 더미 셀 어레이(220)를 포함할 수 있다. 노멀 셀 어레이(210)는 메모리 장치 외부로부터 입력된 데이터를 저장하는 셀 어레이일 수 있으며, 더미 셀 어레이(220)는 노멀 셀 어레이에서 데이터가 손상될 가능성이 높은 워드라인을 기록하기 위한 셀 어레이일 수 있다.
노멀 셀 어레이(210)는 32개의 워드라인(WL0~WL31)을 포함할 수 있다. 이 중 워드라인들(WL0~WL15)과 워드라인들(WL16~WL31)은 서로 이격되어 형성될 수 있다. 즉, 워드라인들(WL0~WL15)과 워드라인들(WL16~WL31)은 서로 다른 셀 메트릭스(211, 212)에 포함될 수 있다. 노멀 셀 어레이(210)에서 컬럼(column, 비트라인)의 개수는 512개일 수 있다. 즉, 하나의 워드라인 당 512개의 메모리 셀이 대응될 수 있다. 그러므로, 노멀 셀 어레이(210) 내부에 32 로우 X 512 컬럼 = 16384개의 메모리 셀이 포함될 수 있다. 설명을 위해 하나의 셀 어레이 내부의 워드라인의 개수와 컬럼의 개수를 작게 예시하였지만, 실제의 노멀 셀 어레이에서 로우(워드라인) 및 컬럼(비트라인)의 개수가 수천 수만개가 될 수 있음은 당연하다. 그리고, 노멀 셀 어레이(210)에 저장된 데이터의 감지 및 증폭을 위한 비트라인 센스앰프 어레이들(213, 214)이 셀 메트릭스(211, 212) 사이에 구비될 수 있다.
더미 셀 어레이(220)는 2개의 더미 워드라인(DWL0, DWL1)과 512개의 컬럼을 포함할 수 있다. 더미 셀 어레이(220)의 메모리 셀들은 16개씩 묶여 하나의 메모리 셋(SET)을 형성할 수 있다. 더미 셀 어레이(220) 내부에 2 로우 X 512 컬럼 = 1024개의 메모리 셀들이 포함되므로, 더미 셀 어레이(220) 내부의 메모리 셋들(SET0~SET32)의 개수는 1024/16 = 32개가 될 수 있다. 더미 셀 어레이(220) 내부의 메모리 셋들(SET0~SET31) 각각은 워드라인들(WL0~WL31) 각각에 대응한다. 그러므로, 더미 셀 어레이(220)의 로우의 개수와 컬럼의 개수 및 메모리 셋(SET)의 개수는 노멀 셀 어레이(210) 내부의 워드라인(WL)의 개수에 따라 변경될 수 있다. 그리고, 더미 셀 어레이(220)에 저장된 데이터의 감지 및 증폭을 위한 비트라인 센스앰프 어레이(221)가 구비될 수 있다.
메모리 셋들(SET0~SET31) 각각은 자신에 대응하는 워드라인들(WL0~WL31)의 인접 워드라인이 활성화된 회수를 저장한다. 그리고, 자신에 대응하는 워드라인이 활성화되면 저장된 값이 초기화된다. 예를 들어, 워드라인(WL3)이 활성화되면 인접 워드라인들(WL2, WL4)에 대응하는 메모리 셋(SET2)과 메모리 셋(SET4)에 저장된 값은 1만큼 증가하고, 메모리 셋(SET3)에 저장된 값은 0으로 초기화된다. 또한, 워드라인(WL15)이 활성화되면 인접 워드라인(WL14)에 대응하는 메모리 셋(SET14)에 저장된 값은 1만큼 증가하고, 메모리 셋(SET15)에 저장된 값은 0으로 초기화된다. 참고로, 워드라인(WL16)은 워드라인(WL15)과 서로 이격되어 형성되어 서로 영향을 주지 않으므로, 워드라인(WL16)은 워드라인(WL15)의 인접 워드라인이 아니다.
여기서, 특정 워드라인이 활성화되는 경우에 활성화된 워드라인의 인접 워드라인에 대응하는 메모리 셋에 저장된 값을 1만큼 증가시키는 것은, 활성화된 워드라인의 영향으로 인접한 워드라인의 데이터가 소실될 위험이 높아지기 때문이다. 또한, 특정 워드라인이 활성화되는 경우에 활성화된 워드라인에 대응하는 메모리 셋에 저장된 값을 0으로 초기화하는 것은, 활성화된 워드라인의 데이터는 워드라인의 활성화와 동시에 리프레쉬되므로 데이터의 안정성이 높아지기 때문이다.
도 3은 반도체 메모리 장치(회로)의 보다 상세한 예이다.
도 3을 참조하면, 메모리 장치는, 노멀 셀 어레이(210)와 더미 셀 어레이(220)이외에, 노멀 로우 회로(310), 노멀 컬럼 회로(320), 더미 로우 회로(330), 더미 컬럼 회로(340), 활성화 회수 갱신부(350), 어드레스 맵핑부(360), 임계값 판단부(370), 및 취약 어드레스 저장부(380)를 포함할 수 있다.
노멀 로우 회로(310)는 액티브 동작 또는 리프레쉬 동작시에 노멀 셀 어레이(210)의 워드라인들(WL0~WL31) 중 로우 어드레스(R_ADD)에 의해 지정되는 워드라인을 활성화할 수 있다. 액티브 신호(ACT)는 액티브 동작시에 활성화되는 신호이며, 리프레쉬 신호(REF)는 리프레쉬 동작시에 활성화되는 신호일 수 있다. 로우 어드레스(R_ADD)는 액티브 동작시에는 메모리 장치 외부로부터 입력될 수 있으며, 리프레쉬 동작시에는 메모리 장치 내부적으로 생성될 수 있다.
노멀 컬럼 회로(320)는 리드 및 라이트 동작시에 노멀 셀 어레이(210)에서 컬럼 어드레스(C_ADD)에 의해 선택되는 컬럼을 억세스 할 수 있다. 리드 동작시에는 선택된 컬럼의 메모리 셀로부터 데이터를 리드하고, 라이트 동작시에는 선택된 컬럼으로 데이터를 라이트할 수 있다. 리드 신호(RD)는 리드 동작시에 활성화되는 신호이고, 라이트 신호(WT)는 라이트 동작시에 활성화되는 신호일 수 있다.
어드레스 맵핑부(360)는 액티브 및 리프레쉬 동작시에 로우 어드레스(R_ADD)에 응답해 더미 어드레스(D_R_ADD, D_C_ADD)를 생성할 수 있다. 더미 어드레스(D_R_ADD, D_C_ADD)는 로우 어드레스(D_R_ADD)와 컬럼 어드레스(D_C_ADD)로 구성될 수 있다. 더미 어드레스(D_R_ADD, D_C_ADD)는 로우 어드레스(R_ADD)에 의해 활성화된 워드라인에 대응하는 메모리 셋과 활성화된 워드라인에 인접한 워드라인들에 대응하는 메모리 셋들이 선택될 수 있도록 생성될 수 있다. 로우 어드레스(R_ADD)에 의해 32개의 워드라인(WL0~WL31) 중 하나가 선택되며, 더미 어드레스(D_R_ADD, D_C_ADD)에 의해 선택되는 메모리 셋들의 조합도 32개 중 하나의 조합이므로, 로우 어드레스(R_ADD)와 더미 어드레스(D_R_ADD, D_C_ADD)가 맵핑되는 것이 가능하다. 표 1은 로우 어드레스(R_ADD)에 의해 선택되는 워드라인과 이에 대응하는 더미 어드레스(D_R_ADD, D_C_ADD)에 의해 선택되는 메모리 셋들의 관계를 나타낸다.
R_ADD에 의해 선택되는 워드라인 D_R_ADD와 D_C_ADD에 의해 선택되는 메모리 셋들 R_ADD에 의해 선택되는 워드라인 D_R_ADD와 D_C_ADD에 의해 선택되는 메모리 셋들
WL0 SET0, SET1 WL16 SET16, SET17
WL1 SET0, SET1, SET2 WL17 SET16, SET17, SET18
WL2 SET1, SET2, SET3 WL18 SET17, SET18, SET19
WL3 SET2, SET3, SET4 WL19 SET18, SET19, SET20
WL4 SET3, SET4, SET5 WL20 SET19, SET20, SET21
WL5 SET4, SET5, SET6 WL21 SET20, SET21, SET22
WL6 SET5, SET6, SET7 WL22 SET21, SET22, SET23
WL7 SET6, SET7, SET8 WL23 SET22, SET23, SET24
WL8 SET7, SET8, SET9 WL24 SET23, SET24, SET25
WL9 SET8, SET9, SET10 WL25 SET24, SET25, SET26
WL10 SET9, SET10, SET11 WL26 SET25, SET26, SET27
WL11 SET10, SET11, SET12 WL27 SET26, SET27, SET28
WL12 SET11, SET12, SET13 WL28 SET27, SET28, SET29
WL13 SET12, SET13, SET14 WL29 SET28, SET29, SET30
WL14 SET13, SET14, SET15 WL30 SET29, SET30, SET31
WL15 SET14, SET15 WL31 SET30, SET31
더미 로우 회로(330)는 액티브 동작 및 리프레쉬 동작시에 더미 셀 어레이(220)의 워드라인들(DWL0, DWL1) 중 더미 로우 어드레스(D_R_ADD)에 의해 지정되는 워드라인을 활성화할 수 있다. 또한, 더미 컬럼 회로(340)는 액티브 동작 또는 리프레쉬 동작시에 더미 셀 어레이(220)에서 더미 컬럼 어드레스(D_C_ADD)에 의해 선택되는 컬럼을 억세스할 수 있다. 액티브 및 리프레쉬 동작시에 더미 로우 회로(330)와 더미 컬럼 회로(340)에 의해 표 1에 도시된 메모리 셋들이 선택될 수 있다. 더미 컬럼 회로(340)는 선택된 메모리 셋들로부터 리드된 값을 활성화 회수 갱신부(350)로 전달하며, 활성화 회수 갱신부(350)에 의해 갱신된 값을 선택된 메모리 셋들에 라이트할 수 있다.
활성화 회수 갱신부(350)는 노멀 셀 어레이(210)에서 활성화된 워드라인에 대응하는 메모리 셋의 값을 0으로 초기화하고, 노멀 셀 어레이(210)에서 활성화된 워드라인의 인접 워드라인들에 대응하는 메모리 셋들의 값을 1씩 증가시켜 더미 컬럼 회로(340)로 전달할 수 있다. 활성화 회수 갱신부(350)는 활성화된 워드라인에 대응하는 메모리 셋의 값을 초기화하기 위한 초기화부(351)와, 인접 워드라인들에 대응하는 메모리 셋들의 값을 1씩 증가시키기 위한 증가부(352)를 포함할 수 있다.
임계값 판단부(370)는 활성화 회수 갱신부(350)에 의해 증가된 메모리 셋들에 저장된 값이 임계값(예를 들어, 60000) 이상인지 아닌지를 판단한다. 임계값 판단부(370)에 의해 메모리 셋에 저장된 값이 임계값 이상이라고 판단되면 해당 메모리 셋에 대응하는 워드라인의 주소가 취약 어드레스로서 취약 어드레스 저장부에 저장된다. 예를 들어, 메모리 셋(SET7)에 저장된 값이 임계값 이상인 경우 워드라인(WL7)을 지정하는 로우 어드레스(R_ADD)가 취약 어드레스(WEAK_ADD)로 취약 어드레스 저장부(380)에 저장된다. 취약 어드레스 저장부(380)는 입력된 로우 어드레스(R_ADD)를 +1 또는 -1하는 것에 의해 취약 어드레스를 저장할 수 있다. 예를 들어, 현재 입력된 로우 어드레스(R_ADD)가 워드라인(WL4)을 지칭하는데 메모리 셋(SET5)의 값이 임계값 이상으로 검출된 경우에 현재 입력된 로우 어드레스(R_ADD) +1의 값을 취약 어드레스(WEAK_ADD)로 저장할 수 있으며, 메모리 셋(SET3)의 값이 임계값 이상으로 검출된 경우에는 현재 입력된 로우 어드레스(R_ADD) -1의 값을 취약 어드레스(WEAK_ADD)로 저장할 수 있다.
취약 어드레스 저장부(380)에 저장된 취약 어드레스(WEAK_ADD)에 대응하는 워드라인은 오토 리프레쉬던지 셀프 리프레쉬던지 다음번의 리프레쉬 동작시에 가장 먼저 우선적으로 리프레쉬된다. 예를 들어, 다음번의 리프레쉬 동작시에 본래는 워드라인(WL9)이 리프레쉬될 순서이더라도 취약 어드레스(WEAK_ADD)에 대응하는 워드라인(예, WL6)이 워드라인(WL9)보다 먼저 리프레쉬된다. 즉, 데이터를 소실할 가능성이 높은 워드라인(예, WL6)을 우선적으로 리프레쉬하는 것에 의해 데이터의 소실을 방지할 수 있다. 취약 어드레스(WEAK_ADD)에 대응하는 워드라인(예, WL6)이 리프레쉬된 이후에는 다시 본래의 순서대로(WL9부터) 리프레쉬 동작이 수행된다.
도 4는 도 2 내지 도 3에서 설명한 메모리 장치의 동작을 나타낸 순서도이다. 도 4를 참조해서 메모리 장치의 동작에 대해 알아보기로 한다.
먼저, 노멀 셀 어레이(210)에서 로우 어드레스(R_ADD)에 대응하는 제K워드라인(WLK, K는 1 이상 N이하의 정수)이 활성화될 수 있다(S410). 제K워드라인의 활성화는 액티브 동작 및 리프레쉬 동작시에 이루어질 수 있다.
노멀 셀 어레이(210)에서 제K워드라인(WLK)이 활성화되는 것에 대응해, 더미 셀 어레이(220)에서 제K메모리 셋(SETK)에 저장된 값이 '0'으로 초기화될 수 있다(S420). 제K메모리 셋(SETK)에 저장된 값을 '0'으로 초기화하는 이유는 제K워드라인(WLK)의 활성화에 의해 제K워드라인(WLK)의 데이터가 가장 안정적인 데이터가 되었기 때문이다.
또한, 제K워드라인(WLK)의 인접 워드라인들(WLK+1, WLK-1)에 대응하는 메모리 셋들(SETK+1, SETK-1)에 저장된 값이 '1'만큼 증가될 수 있다(S430). 이는 제K워드라인(WLK)의 활성화에 의해 인접 워드라인(WLK+1, WLK-1)의 데이터가 불안정해졌기 때문이다. 여기서, 제K워드라인(WLK)의 인접 워드라인들을 제K+1워드라인(WLK+1)과 제K-1워드라인(WLK-1)으로 나타냈지만, 이들(WLK+, WLK-1) 중 하나는 인접 워드라인이 아닐 수도 있다. 예를 들어, 워드라인(WL4)은 2개의 인접 워드라인들(WL3, WL5)을 가지지만, 워드라인(WL1)은 1개의 인접 워드라인(WL2)을 가지며, 워드라인(WL15)은 1개의 인접 워드라인(WL14)을 가질 수 있다.
이후에, 단계(S430)에서 증가된 메모리 셋들(SETK+1, SETK-1)의 값이 임계값(예, 60000) 이상인지 아닌지가 판단된다(S440). 메모리 셋에 저장된 값이 임계값 이상인 경우 해당 메모리 셋에 대응하는 워드라인의 데이터는 유실될 위험이 높다고 판단할 수 있다.
단계(440)에서의 판단결과 메모리 셋들에 저장된 값이 임계값 이상인 경우, 해당 메모리 셋에 대응하는 워드라인을 지시하는 로우 어드레스가 취약 어드레스로 저장된다(S450). 예를 들어, 메모리 셋(SETK+1)에 저장된 값이 임계값을 넘는 경우 워드라인(WLK+1)을 지정하는 로우 어드레스(R_ADD)가 취약 어드레스(WEAK_ADD)로 저장되고, 메모리 셋(SETK-1)에 저장된 값이 임계값을 넘는 경우 워드라인(WLK-1)을 지정하는 로우 어드레스(R_ADD)가 취약 어드레스(WEAK_ADD)로 저장된다. 단계(S450)에서 저장된 취약 어드레스에 대응하는 워드라인은 다음번의 리프레쉬 동작시에 우선적으로 리프레쉬되어 데이터의 유실이 방지된다.
전술한 실시예들의 메모리 장치(회로)는 다양한 장치 또는 시스템에 이용될 수 있다. 도 5 내지 도 7은 전술한 실시예들의 메모리 장치를 구현할 수 있는 장치 또는 시스템의 몇몇 예시들을 나타낸다.
도 5는 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 시스템의 ㄱ구성도의 일 예이다.
도 5를 참조하면, 시스템(1200)은 데이터를 처리하는 장치로, 데이터에 대하여 일련의 조작을 행하기 위해 입력, 처리, 출력, 통신, 저장 등을 수행할 수 있다. 시스템(1200)은 프로세서(1210), 주기억장치(1220), 보조기억장치(1230), 인터페이스 장치(1240) 등을 포함할 수 있다. 본 실시예의 시스템(1200)은 컴퓨터(Computer), 서버(Server), PDA(Personal Digital Assistant), 휴대용 컴퓨터(Portable Computer), 웹 타블렛(Web Tablet), 무선 폰(Wireless Phone), 모바일 폰(Mobile Phone), 스마트 폰(Smart Phone), 디지털 뮤직 플레이어(Digital Music Player), PMP(Portable Multimedia Player), 카메라(Camera), 위성항법장치(Global Positioning System; GPS), 비디오 카메라(Video Camera), 음성 녹음기(Voice Recorder), 텔레매틱스(Telematics), AV시스템(Audio Visual System), 스마트 텔레비전(Smart Television) 등 프로세스를 사용하여 동작하는 각종 전자 시스템일 수 있다.
프로세서(1210)는 입력된 명령어의 해석과 시스템(1200)에 저장된 자료의 연산, 비교 등의 처리를 제어할 수 있고, 마이크로프로세서(Micro Processor Unit; MPU), 중앙 처리 장치(Central Processing Unit; CPU), 싱글/멀티 코어 프로세서(Single/Multi Core Processor), 그래픽 처리 장치(Graphic Processing Unit; GPU), 어플리케이션 프로세서(Application Processor; AP), 디지털 신호 처리 장치(Digital Signal Processor; DSP) 등을 포함할 수 있다.
주기억장치(1220)는 프로그램이 실행될 때 보조기억장치(1230)로부터 프로그램 코드나 자료를 이동시켜 저장, 실행시킬 수 있는 기억장소일 수 있다. 주기억장치(1220)는 전술한 메모리 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 주기억장치(1220)는 제1 내지 제N워드라인을 포함하는 셀 어레이(N은 2이상의 정수); 상기 제1 내지 제N워드라인 각각에 대응하는 제1 내지 제N메모리 셋; 및 제K워드라인의 활성화시에(K는 1이상 N이하의 정수), 제K메모리 셋에 저장된 값을 초기화하고, 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들에 저장된 값들을 증가시키는 활성화 회수 갱신부를 포함할 수 있다. 이를 통해, 과도하게 억세스되는 특정 워드라인에 인접한 워드라인들의 데이터가 유실되는 현상을 방지할 수 있다. 결과적으로, 시스템(1200)의 동작 안정성을 증가시킬 수 있다.
보조기억장치(1230)는 프로그램 코드나 데이터를 보관하기 위한 기억장치를 말한다. 주기억장치(1220)보다 속도는 느리지만 많은 자료를 보관할 수 있다.
또한, 보조기억장치(1230)는 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 데이터 저장 시스템(도 10의 1300 참조)을 더 포함할 수 있다. 이와는 다르게, 보조기억장치(1230)는 전술한 실시예의 반도체 장치를 포함하지 않고 자기를 이용한 자기테이프, 자기디스크, 빛을 이용한 레이져 디스크, 이들 둘을 이용한 광자기디스크, 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 데이터 저장 시스템(도 10의 1300 참조)들을 포함할 수 있다.
인터페이스 장치(1240)는 본 실시예의 시스템(1200)과 외부 장치 사이에서 명령, 데이터 등을 교환하기 위한 것일 수 있으며, 키패드(keypad), 키보드(keyboard), 마우스(Mouse), 스피커(Speaker), 마이크(Mike), 표시장치(Display), 각종 휴먼 인터페이스 장치(Human Interface Device; HID), 통신장치 등일 수 있다. 통신장치는 유선 네트워크와 연결할 수 있는 모듈, 무선 네트워크와 연결할 수 있는 모듈, 및 이들 전부를 포함할 수 있다. 유선 네트워크 모듈은, 전송 라인을 통하여 데이터를 송수신하는 다양한 장치들과 같이, 유선랜(Local Area Network; LAN), 유에스비(Universal Serial Bus; USB), 이더넷(Ethernet), 전력선통신(Power Line Communication; PLC) 등을 포함할 수 있으며, 무선 네트워크 모듈은, 전송 라인 없이 데이터를 송수신하는 다양한 장치들과 같이, 적외선 통신(Infrared Data Association; IrDA), 코드 분할 다중 접속(Code Division Multiple Access; CDMA), 시분할 다중 접속(Time Division Multiple Access; TDMA), 주파수 분할 다중 접속(Frequency Division Multiple Access; FDMA), 무선랜(Wireless LAN), 지그비(Zigbee), 유비쿼터스 센서 네트워크(Ubiquitous Sensor Network; USN), 블루투스(Bluetooth), RFID(Radio Frequency IDentification), 롱텀에볼루션(Long Term Evolution; LTE), 근거리 무선통신(Near Field Communication; NFC), 광대역 무선 인터넷(Wireless Broadband Internet; Wibro), 고속 하향 패킷 접속(High Speed Downlink Packet Access; HSDPA), 광대역 코드 분할 다중 접속(Wideband CDMA; WCDMA), 초광대역 통신(Ultra WideBand; UWB) 등을 포함할 수 있다.
도 6은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 데이터 저장 시스템의 구성도의 일 예이다.
도 6을 참조하면, 데이터 저장 시스템(1300)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 저장 장치(1310), 이를 제어하는 컨트롤러(1320), 외부 장치와의 연결을 위한 인터페이스(1330), 및 데이터를 임시 저장하기 위한 임시 저장 장치(1340)를 포함할 수 있다. 데이터 저장 시스템(1300)은 하드 디스크(Hard Disk Drive; HDD), 광학 드라이브(Compact Disc Read Only Memory; CDROM), DVD(Digital Versatile Disc), 고상 디스크(Solid State Disk; SSD) 등의 디스크 형태와 USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
저장 장치(1310)는 데이터를 반 영구적으로 저장하는 비휘발성 메모리를 포함할 수 있다. 여기서, 비휘발성 메모리는, ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
컨트롤러(1320)는 저장 장치(1310)와 인터페이스(1330) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 컨트롤러(1320)는 데이터 저장 시스템(1300) 외부에서 인터페이스(1330)를 통해 입력된 명령어들을 처리하기 위한 연산 등을 수행하는 프로세서(1321)를 포함할 수 있다.
인터페이스(1330)는 데이터 저장 시스템(1300)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것이다. 데이터 저장 시스템(1300)이 카드인 경우, 인터페이스(1330)는, USB(Universal Serial Bus Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스들과 호환될 수 있거나, 또는, 이들 장치와 유사한 장치에서 사용되는 인터페이스들과 호환될 수 있다. 데이터 저장 시스템(1300)이 디스크 형태일 경우, 인터페이스(1330)는 IDE(Integrated Device Electronics), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), eSATA(External SATA), PCMCIA(Personal Computer Memory Card International Association), USB(Universal Serial Bus) 등과 같은 인터페이스와 호환될 수 있거나, 또는, 이들 인터페이스와 유사한 인터페이스와 호환될 수 있다. 인터페이스(1330)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
임시 저장 장치(1340)는 외부 장치와의 인터페이스, 컨트롤러, 및 시스템의 다양화, 고성능화에 따라 인터페이스(1330)와 저장 장치(1310)간의 데이터의 전달을 효율적으로 하기 위하여 데이터를 임시로 저장할 수 있다. 임시 저장 장치(1340)는 전술한 메모리 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 임시 저장 장치(1340)는 제1 내지 제N워드라인을 포함하는 셀 어레이(N은 2이상의 정수); 상기 제1 내지 제N워드라인 각각에 대응하는 제1 내지 제N메모리 셋; 및 제K워드라인의 활성화시에(K는 1이상 N이하의 정수), 제K메모리 셋에 저장된 값을 초기화하고, 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들에 저장된 값들을 증가시키는 활성화 회수 갱신부를 포함할 수 있다. 이를 통해, 임시 저장 장치(1340)에서 여러번 억세스되는 특정 워드라인의 인접 워드라인들의 데이터가 유실되는 현상을 방지할 수 있다. 결과적으로, 데이터 저장 시스템의 동작 안정성을 증가시킬 수 있다.
도 7은 본 발명의 일 실시예에 따른 메모리 장치를 구현하는 메모리 시스템의 구성도의 일 예이다.
도 7을 참조하면, 메모리 시스템(1400)은 데이터 저장을 위한 구성으로 비휘발성 특성을 가지는 메모리(1410), 이를 제어하는 메모리 컨트롤러(1420), 외부 장치와의 연결을 위한 인터페이스(1430) 등을 포함할 수 있다. 메모리 시스템(1400)은 고상 디스크(Solid State Disk; SSD), USB메모리(Universal Serial Bus Memory; USB Memory), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등의 카드 형태일 수 있다.
본 실시예의 메모리(1410)는 비휘발성인 특성을 가지는 ROM(Read Only Memory), NOR Flash Memory, NAND Flash Memory, PRAM(Phase Change Random Access Memory), RRAM(Resistive Random Access Memory), MRAM(Magnetic Random Access Memory) 등을 포함할 수 있다.
메모리 컨트롤러(1420)는 메모리(1410)와 인터페이스(1430) 사이에서 데이터의 교환을 제어할 수 있다. 이를 위해 메모리 컨트롤러(1420)는 메모리 시스템(1400) 외부에서 인터페이스(1430)를 통해 입력된 명령어들을 처리 연산하기 위한 프로세서(1421)를 포함할 수 있다.
인터페이스(1430)는 메모리 시스템(1400)과 외부 장치간에 명령 및 데이터 등을 교환하기 위한 것으로, USB(Universal Serial Bus), 씨큐어 디지털 카드(Secure Digital; SD), 미니 씨큐어 디지털 카드(mini Secure Digital card; mSD), 마이크로 씨큐어 디지털 카드(micro SD), 고용량 씨큐어 디지털 카드(Secure Digital High Capacity; SDHC), 메모리 스틱 카드(Memory Stick Card), 스마트 미디어 카드(Smart Media Card; SM), 멀티 미디어 카드(Multi Media Card; MMC), 내장 멀티 미디어 카드(Embedded MMC; eMMC), 컴팩트 플래시 카드(Compact Flash; CF) 등과 같은 장치에서 사용되는 인터페이스와 호환될 수 있거나, 또는, 이들 장치들과 유사한 장치들에서 사용되는 인터페이스와 호환될 수 있다. 인터페이스(1430)는 서로 다른 타입을 갖는 하나 이상의 인터페이스와 호환될 수도 있다.
본 실시예의 메모리 시스템(1400)은 외부 장치와의 인터페이스, 메모리 컨트롤러, 및 메모리 시스템의 다양화, 고성능화에 따라 인터페이스(1430)와 메모리(1410)간의 데이터의 입출력을 효율적으로 전달하기 위한 버퍼 메모리(1440)를 더 포함할 수 있다. 데이터를 임시로 저장하는 버퍼 메모리(1440)는 전술한 메모리 장치의 실시예들 중 하나 이상을 포함할 수 있다. 예를 들어, 버퍼 메모리(1440)는 제1 내지 제N워드라인을 포함하는 셀 어레이(N은 2이상의 정수); 상기 제1 내지 제N워드라인 각각에 대응하는 제1 내지 제N메모리 셋; 및 제K워드라인의 활성화시에(K는 1이상 N이하의 정수), 제K메모리 셋에 저장된 값을 초기화하고, 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들에 저장된 값들을 증가시키는 활성화 회수 갱신부를 포함할 수 있다. 이를 통해 버퍼 메모리(1440)에서 여러번 억세스되는 특정 워드라인의 인접 워드라인들의 데이터가 유실되는 현상을 방지할 수 있다. 결과적으로, 메모리 시스템(1400)의 동작 안정성을 증가시킬 수 있다.
이상으로 해결하고자 하는 과제를 위한 다양한 실시예들이 기재되었으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술사상의 범위 내에서 다양한 변경 및 수정이 이루어질 수 있음은 명백하다.
또한, 전술한 메모리 장치의 실시예들에서는 리프레쉬가 필요한 휘발성 메모리를 예시하였으나, 비휘발성 메모리라 하더라도 특정 워드라인의 과도한 억세스에 의한 인접 워드라인들의 데이터가 유실되는 현상을 방지하기 위해, 앞서 설명한 실시예들이 적용될 수 있음은 당연하다.
210: 노멀 셀 어레이 220: 더미 셀 어레이
310: 노멀 로우 회로 320: 노멀 컬럼 회로
330: 더미 로우 회로 340: 더미 컬럼 회로
350: 활성화 회수 갱신부 360: 어드레스 맵핑부
370: 임계값 판단부 380: 취약 어드레스 저장부

Claims (12)

  1. 반도체 메모리를 포함하는 전자 장치로서,
    상기 반도체 메모리는
    제1 내지 제N워드라인을 포함하는 셀 어레이(N은 2이상의 정수);
    상기 제1 내지 제N워드라인 각각에 대응하는 제1 내지 제N메모리 셋; 및
    제K워드라인의 활성화시에(K는 1이상 N이하의 정수), 제K메모리 셋에 저장된 값을 초기화하고, 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들에 저장된 값들을 증가시키는 활성화 회수 갱신부를 포함하는
    전자 장치.
  2. 제 1항에 있어서,
    상기 반도체 메모리는
    상기 제1 내지 제N메모리 셋에 저장된 값이 임계값 이상이면, 상기 임계값에 도달한 메모리 셋에 대응하는 워드라인의 어드레스를 저장하는 취약(weak) 어드레스 저장부를 더 포함하는
    전자 장치.
  3. 제 2항에 있어서,
    상기 반도체 메모리의 리프레쉬 동작시에 상기 취약 어드레스 저장부에 저장된 어드레스에 대응하는 워드라인은 우선적으로 리프레쉬되는
    전자 장치.
  4. 제 1항에 있어서,
    상기 반도체 메모리는
    상기 제K워드라인을 지정하는 어드레스에 응답해 상기 제K메모리 셋과 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들을 지정하는 어드레스를 생성하는 어드레스 맵핑부를 더 포함하는
    전자 장치.
  5. 제 1항에 있어서,
    상기 활성화 회수 갱신부는
    상기 제K메모리 셋의 값을 초기화하기 위한 초기화부; 및
    상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들의 값들을 1만큼 증가시키기 위한 증가부를 포함하는
    전자 장치.
  6. 제 5항에 있어서,
    상기 반도체 메모리는
    상기 증가부에 의해 증가된 값들이 임계값에 도달했는지를 판단하는 임계 판단부를 더 포함하는
    전자 장치.
  7. 제 1항에 있어서,
    상기 전자 장치는 프로세싱 시스템을 더 포함하고,
    상기 프로세싱 시스템은
    수신된 명령을 해석하고 상기 명령을 해석한 결과에 따라 정보의 연산을 제어하는 프로세서;
    상기 명령을 해석하기 위한 프로그램 및 상기 정보를 저장하기 위한 보조기억장치;
    상기 프로그램을 실행할 때 상기 프로세서가 상기 프로그램 및 상기 정보를 이용해 상기 연산을 수행할 수 있도록 상기 보조기억장치로부터 상기 프로그램 및 상기 정보를 이동시켜 저장하는 주기억장치; 및
    상기 프로세서, 상기 보조기억장치 및 상기 주기억장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스 장치를 포함하고,
    상기 반도체 메모리는, 상기 프로세싱 시스템 내에서 상기 주기억장치의 일부인
    전자 장치.
  8. 제 1항에 있어서,
    상기 전자 장치는 데이터 저장 시스템을 더 포함하고,
    상기 데이터 저장 시스템은
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 저장 장치;
    외부로부터 입력된 명령에 따라 상기 저장 장치의 데이터 입출력을 제어하는 컨트롤러;
    상기 저장 장치와 외부 사이에 교환되는 데이터를 임시로 저장하는 임시 저장 장치; 및
    상기 저장 장치, 상기 컨트롤러 및 상기 임시 저장 장치 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 데이터 저장 시스템 내에서 상기 임시 저장 장치의 일부인
    전자 장치.
  9. 제 1항에 있어서,
    상기 전자 장치는 메모리 시스템을 더 포함하고,
    상기 메모리 시스템은
    데이터를 저장하며 공급되는 전원에 관계없이 저장된 데이터가 유지되는 메모리;
    외부로부터 입력된 명령에 따라 상기 메모리의 데이터 입출력을 제어하는 메모리 컨트롤러;
    상기 메모리와 외부 사이에 교환되는 데이터를 버퍼링하기 위한 버퍼 메모리; 및
    상기 메모리, 상기 메모리 컨트롤러 및 상기 버퍼 메모리 중 하나 이상과 외부와의 통신을 수행하기 위한 인터페이스를 포함하고,
    상기 반도체 메모리는, 상기 메모리 시스템 내에서 상기 버퍼 메모리의 일부인
    전자 장치.
  10. 노멀 셀 어레이에서 제K워드라인이 활성화되는 단계;
    더미 셀 어레이에서 상기 제K워드라인에 대응하는 제K메모리 셋에 저장된 값이 초기화되는 단계; 및
    상기 더미 셀 어레이에서 상기 제K워드라인의 인접 워드라인들에 대응하는 메모리 셋들에 저장된 값들이 증가되는 단계;
    를 포함하는 반도체 메모리의 동작 방법.
  11. 제 10항에 있어서,
    상기 더미 셀 어레이의 다수의 메모리 셋들에 저장된 값들이 임계값에 도달했는지 판단하는 단계; 및
    저장된 값이 임계값에 도달한 메모리 셋에 대응하는 워드라인의 어드레스가 취약(weak) 어드레스로 저장되는 단계
    를 더 포함하는 반도체 메모리의 동작 방법.
  12. 제 11항에 있어서,
    상기 반도체 메모리의 리프레쉬 동작시에, 상기 취약 어드레스에 대응하는 워드라인은 우선적으로 리프레쉬되는
    반도체 메모리의 동작 방법.
KR20130119040A 2013-10-07 2013-10-07 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법 KR20150040477A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20130119040A KR20150040477A (ko) 2013-10-07 2013-10-07 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
US14/256,711 US20150098288A1 (en) 2013-10-07 2014-04-18 Electronic device including semiconductor memory and operation method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130119040A KR20150040477A (ko) 2013-10-07 2013-10-07 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150040477A true KR20150040477A (ko) 2015-04-15

Family

ID=52776836

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130119040A KR20150040477A (ko) 2013-10-07 2013-10-07 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US20150098288A1 (ko)
KR (1) KR20150040477A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842640B2 (en) 2015-11-18 2017-12-12 SK Hynix Inc. Refresh control circuit and memory device including same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155451B1 (ko) * 2011-08-31 2012-06-15 테세라, 인코포레이티드 Ｄｒａｍ 보안 소거
US9190131B2 (en) * 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
KR20160093147A (ko) * 2015-01-28 2016-08-08 에스케이하이닉스 주식회사 재구성 가능한 반도체 메모리 장치 및 그 동작 방법
KR20230022710A (ko) * 2021-08-09 2023-02-16 에스케이하이닉스 주식회사 반도체 메모리 장치, 반도체 메모리 장치의 동작 방법, 이를 포함하는 반도체 메모리 시스템

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498746B1 (en) * 2001-12-03 2002-12-24 Intel Corporation Disturbing a ferroelectric memory array in a particular direction
US9257169B2 (en) * 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
US20140085995A1 (en) * 2012-09-25 2014-03-27 Zvika Greenfield Method, apparatus and system for determining a count of accesses to a row of memory
US9032141B2 (en) * 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9224450B2 (en) * 2013-05-08 2015-12-29 International Business Machines Corporation Reference voltage modification in a memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842640B2 (en) 2015-11-18 2017-12-12 SK Hynix Inc. Refresh control circuit and memory device including same

Also Published As

Publication number Publication date
US20150098288A1 (en) 2015-04-09

Similar Documents

Publication Publication Date Title
KR102438991B1 (ko) 메모리 장치 및 그것의 동작 방법
KR20150040477A (ko) 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
US20160018453A1 (en) Leakage current detection device and nonvolatile memory device having the same
US20100165773A1 (en) Semiconductor memory device for self refresh and memory system having the same
TW201731133A (zh) 電子裝置
KR102172869B1 (ko) 기준 전압 발생기를 포함하는 메모리 장치
KR20180022016A (ko) 반도체장치
KR20150120557A (ko) 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
KR20170056242A (ko) 전자 장치
KR20190125026A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20150021376A (ko) 전자 장치
KR102615012B1 (ko) 메모리 장치 및 그것의 동작 방법
CN114974336A (zh) 存储器设备及其操作方法
US20160307625A1 (en) Electronic device
KR20180056090A (ko) 저항성 메모리 장치, 이를 위한 리드 회로 및 방법
KR20200020048A (ko) 반도체 메모리 장치, 이의 동작 방법 및 이를 포함하는 시스템
KR20200020316A (ko) 반도체 메모리 장치, 이를 포함하는 반도체 시스템 및 전자 장치
US9755626B2 (en) Semiconductor integrated circuit device having delay circuit
US20170169879A1 (en) Semiconductor devices and semiconductor systems including the same
US9384092B2 (en) Semiconductor memory device with multiple sub-memory cell arrays and memory system including same
KR20180081282A (ko) 반도체장치
US8842483B2 (en) Semiconductor device and method of operating the same
KR20170109143A (ko) 반도체장치 및 반도체시스템
US9842035B2 (en) Semiconductor system including replacement storage unit
KR20180072314A (ko) 반도체장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid