KR20150034340A - 발광소자 및 발광소자 패키지 - Google Patents

발광소자 및 발광소자 패키지 Download PDF

Info

Publication number
KR20150034340A
KR20150034340A KR20130114275A KR20130114275A KR20150034340A KR 20150034340 A KR20150034340 A KR 20150034340A KR 20130114275 A KR20130114275 A KR 20130114275A KR 20130114275 A KR20130114275 A KR 20130114275A KR 20150034340 A KR20150034340 A KR 20150034340A
Authority
KR
South Korea
Prior art keywords
layer
buffer layer
insulating layer
light emitting
emitting device
Prior art date
Application number
KR20130114275A
Other languages
English (en)
Other versions
KR102098827B1 (ko
Inventor
최재훈
최영재
이호준
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130114275A priority Critical patent/KR102098827B1/ko
Priority to EP14184949.7A priority patent/EP2854185B1/en
Priority to US14/496,599 priority patent/US9190566B2/en
Priority to CN201410498370.2A priority patent/CN104518060B/zh
Publication of KR20150034340A publication Critical patent/KR20150034340A/ko
Application granted granted Critical
Publication of KR102098827B1 publication Critical patent/KR102098827B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

실시예에 따른 발광소자는 기판과, 상기 기판 위에 다수의 패턴을 이루는 제1 버퍼층과, 상기 제1 버퍼층 위에 배치된 제1 절연층과, 상기 제1 절연층 위에 배치된 제2 버퍼층과, 상기 제2 버퍼층 위에 배치된 제2 절연층과, 상기 제2 버퍼층 및 제2 절연층의 둘레에 배치된 제3 버퍼층과, 상기 제3 버퍼층 위에 형성된 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반도체층으로 이루어진 발광 구조물을 포함한다.
실시예는 기판과 발광 구조물 사이에 절연층을 형성함으로써, 전위가 상승하는 것을 방지할 수 있는 효과가 있다. 또한, 실시예는 Si과 GaN의 격자 부조화를 줄여 고 효율의 GaN Film을 성장할 수 있는 효과가 있다.

Description

발광소자 및 발광소자 패키지{LIGHT EMITTING DEVICE AND LIGHT EMITTING DEVICE PACKAGE}
실시예는 발광소자에 관한 것으로, 보다 상세하게는 발광 효율을 향상시키기 위한 발광소자 및 발광소자 패키지에 관한 것이다.
일반적으로, 발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 화합물 반도체로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
종래 질화물 반도체는 실리콘(Si) 기판 상에 n형의 제1 반도체층, 활성층, p형의 제2 반도체층이 순차적으로 적층되어 형성된다.
하지만, 실리콘 기판 상에 GaN 재질의 반도체층 성장 시, 기판과 반도체층은 서로 결정 구조가 다르기 때문에 계면을 사이에 두고 격자 부조화(Lattice Mismatch)가 발생되거나, 열팽창 계수 차이(Thermal Expansion Coeifficient) 차이에 의한 스트레스(Stress)이 발생된다.
이러한 격자 부조화 및 열팽창 계수 차이는 전위차(Dislocation) 및 크랙(Crack)을 발생시켜 발광소자의 전기 특성 및 광 특성을 저하시킨다.
상기와 같은 문제점을 해결하기 위해, 실시예는 발광소자의 전기 특성 및 광 특성이 저하되는 것을 방지하기 위한 발광소자 및 발광소자 패키지를 제공하는 것을 그 목적으로 한다.
상술한 목적을 달성하기 위하여, 실시예에 따른 발광소자는 기판과, 상기 기판 위에 다수의 패턴을 이루는 제1 버퍼층과, 상기 제1 버퍼층 위에 배치된 제1 절연층과, 상기 제1 절연층 위에 배치된 제2 버퍼층과, 상기 제2 버퍼층 위에 배치된 제2 절연층과, 상기 제2 버퍼층 및 제2 절연층의 둘레에 배치된 제3 버퍼층과, 상기 제3 버퍼층 위에 형성된 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반도체층으로 이루어진 발광 구조물을 포함한다.
실시예는 기판과 발광 구조물 사이에 절연층을 형성함으로써, 전위가 상승하는 것을 방지할 수 있는 효과가 있다.
또한, 실시예는 Si과 GaN의 격자 부조화를 줄여 고 효율의 GaN Film을 성장시킬 수 있는 효과가 있다.
도 1은 실시예에 따른 발광소자를 나타낸 단면도이다.
도 2는 실시예에 따른 발광소자의 일부 모습을 나타낸 단면도이다.
도 3 내지 도 10은 실시예에 따른 발광소자의 제조방법을 나타낸 단면도이다.
도 11은 실시예에 따른 발광소자 패키지의 단면도이다.
도 12 내지 도 14는 실시예에 따른 발광소자가 구비된 조명 시스템의 실시예들을 나타낸 분해 사시도이다.
이하, 도면을 참조하여 실시예를 상세히 설명하기로 한다.
도 1은 실시예에 따른 발광소자를 나타낸 단면도이고, 도 2는 실시예에 따른 발광소자의 일부 모습을 나타낸 단면도이다.
도 1 및 도 2를 참조하면, 실시예에 따른 발광소자는 기판(110)과, 상기 기판(110) 위에 다수의 패턴을 이루는 제1 버퍼층(120)과, 상기 제1 버퍼층(120) 위에 형성된 제1 절연층(130)과, 상기 제1 절연층(130) 위에 형성된 제2 버퍼층(140)과, 상기 제2 버퍼층(140) 위에 형성된 제2 절연층(150)과, 상기 제2 버퍼층(140) 및 제2 절연층(150)의 둘레에 배치된 제3 버퍼층(160)과, 상기 제3 버퍼층(160) 위에 형성된 제1 도전형 반도체층(172), 상기 제1 도전형 반도체층(172) 위에 형성된 활성층(174), 상기 활성층(174) 위에 형성된 제2 도전형 반도체층(176)으로 이루어진 발광 구조물(170)을 포함한다.
기판(110)은 열전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(110)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 본 실시예에서는 Si 기판이 사용될 수 있다.
상기 기판(110) 위에는 제1 버퍼층(120)이 형성될 수 있다.
제1 버퍼층(120)은 상기 발광구조물의 재료와 기판(110)의 격자 부정합을 완화시켜 주는 역할을 한다. 제1 버퍼층(120)으로는 3족-5족 화합물 반도체 예컨대, AIN, Al2O3 등으로 형성될 수 있다. 제1 버퍼층(120)은 다수의 패턴부를 이루도록 기판(110) 위에 일정 간격으로 형성될 수 있다.
제1 버퍼층(120) 위에는 제1 절연층(130)이 형성될 수 있다.
제1 절연층(130)은 다수의 패턴부로 이루어진 제1 버퍼층(120)의 상부 전체와 접하도록 형성될 수 있다. 제1 절연층(130)의 패턴 사이의 거리(d1)는 제1 버퍼층의 패턴 사이의 길이와 동일하게 형성될 수 있다. 이로 인해 제1 절연층(130)의 측면은 제1 버퍼층(120)의 측면과 동일 수직선 상에 형성될 수 있다. 제1 절연층(130)은 SiO2, SiNx으로 이루어질 수 있다. 제1 절연층(130)은 2500Å 내지 3500Å의 두께로 형성될 수 있다. 제1 절연층(130)은 제1 버퍼층(120)으로부터 상승하는 전위를 차단시키는 역할을 한다.
제1 절연층(130) 위에는 제2 버퍼층(140)이 형성될 수 있다.
제2 버퍼층(140)으로는 3족-5족 화합물 반도체 또는 2족-6족 화합물 반도체로 형성될 수 있으며, 예컨대, ZnO로 형성될 수 있다. 제2 버퍼층(140)은 제1 버퍼층(120)의 격자 상수 보다 크도록 형성될 수 있다. 제2 버퍼층(140)은 다수의 패턴으로 이루어진 제1 절연층(130)의 상부 일부와 접하도록 형성될 수 있다. 제2 버퍼층(140)은 제1 절연층(130)의 상부 가장자리가 노출되도록 형성될 수 있다. 제2 버퍼층(140)의 패턴 사이의 거리(d2)는 제1 절연체(130)의 패턴 사이의 거리(d1)보다 멀게 형성될 수 있다. 제2 버퍼층(140)은 제1 절연층(130)의 두께보다 두껍게 형성될 수 있다. 제2 버퍼층(140)은 4500Å 내지 5500Å의 두께로 형성될 수 있다.
제1 버퍼층(140)의 두께가 4500Å 미만으로 형성될 경우, 고효율의 전력 소자 제조가 어려우며, 제1 버퍼층(140)의 두께가 5500Å 이상으로 형성될 경우, 더 이상의 효율 상승은 기대하기 어려우며, 오히려 전력 소자의 전체 크기만 증대시키게 된다.
제2 버퍼층(140) 위에는 제2 절연층(150)이 형성될 수 있다.
제2 절연층(150)은 다수의 패턴부로 이루어진 제2 버퍼층(140)의 상부 전체와 접하도록 형성될 수 있다. 제2 절연층(150)의 패턴부 사이의 거리(d3)는 제2 버퍼층의 패턴의 거리(d2)보다 가깝게 형성될 수 있다. 제2 절연층(150)의 측면은 제2 버퍼층(140)의 측면보다 외측에 배치될 수 있다. 이로 인해 제2 절연층(150)의 하부 가장자리는 노출될 수 있다. 제2 절연층(150)은 SiO2, SiNx으로 이루어질 수 있다. 제2 절연층(150)은 제1 절연층(130)과 동일한 두께로 형성될 수 있다. 예컨대, 제2 절연층(150)은 2500Å 내지 3500Å의 두께로 형성될 수 있다. 제2 절연층(150)의 측면은 제1 절연층(130)의 측면과 동일 수직선 상에 형성될 수 있다.
제2 절연층(150) 위에는 제3 버퍼층(160)이 형성될 수 있다.
제3 버퍼층(160)은 3족-5족 화합물 반도체 또는 2족-6족 화합물 반도체로 형성될 수 있으며, 예컨대, GaN 재질로 형성될 수 있다. 제3 버퍼층(160)은 제2 버퍼층(140)의 격자 상수 보다 작도록 형성될 수 있다. 제3 버퍼층(160)은 제2 버퍼층(140) 및 제2 절연층(150)을 덮도록 형성될 수 있다. 제3 버퍼층(160)의 하단부는 제2 버퍼층(140)의 하단부와 동일한 수평 상에 배치될 수 있다. 제3 버퍼층(160)은 제2 버퍼층(140)의 측면과 제2 절연층(150)의 하부 가장자리, 제2 절연층(150)의 측면, 제2 절연층(150)의 상부와 접하도록 형성될 수 있다. 제3 버퍼층(160)은 제1 절연층(130)의 상부 가장자리와 접할 수 있다.
제3 버퍼층(160)은 제2 버퍼층(140)의 측면과 접하도록 형성되었기 때문에 고효율의 전력소자의 제조가 가능하다. 제3 버퍼층(160)은 Si 재질의 기판(110) 접촉되지 않기 때문에 기판(110)으로부터 전위가 차단될 수 있으며, 제3 버퍼층(160)과 제2 버퍼층(140)의 접착면에서 형성되는 전위는 제2 버퍼층(140)의 외측을 향해 돌출된 제2 절연층(150)의 하부 가장자리에 의해 차단될 수 있게 된다.
상기와 같이, 실시예는 제1 절연층(130)과 제2 절연층(150)에 의해 전위 상승을 방지할 수 있다. 또한, 제2 버퍼층(140)과 제3 버퍼층(160)을 접합시킴으로써, 고 효율의 GaN을 성장할 수 있는 효과를 가진다.
제3 버퍼층(160)의 위에는 발광 구조물(170)이 형성될 수 있다.
상기 발광 구조물(170)은 제1 도전형 반도체층(172), 활성층(174), 제2 도전형 반도체층(176)을 포함할 수 있다. 상기 활성층(174)은 상기 제1 도전형 반도체층(172)과 상기 제2 도전형 반도체층(176) 사이에 배치될 수 있다. 상기 활성층(174)은 상기 제1 도전형 반도체층(172) 위에 배치될 수 있으며, 상기 제2 도전형 반도체층(176)은 상기 활성층(174) 위에 배치될 수 있다.
예컨대, 상기 제1 도전형 반도체층(172)이 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(176)이 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다. 또한 상기 제1 도전형 반도체층(172)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(176)이 n형 반도체층으로 형성될 수도 있다.
상기 제1 도전형 반도체층(172)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(172)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(172)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다.
예컨대, 상기 제1 도전형 반도체층(172)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(172)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(174)은 상기 제1 도전형 반도체층(172)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(176)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(174)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(174)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(174)은 화합물 반도체로 구현될 수 있다. 상기 활성층(174)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. 상기 활성층(174)은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층(174)이 상기 다중 우물 구조로 구현된 경우, 상기 활성층(174)은 복수의 우물층과 복수의 장벽층이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층의 주기로 구현될 수 있다.
상기 제2 도전형 반도체층(176)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(176)은 화합물 반도체로 구현될 수 있다. 상기 제2 도전형 반도체층(176)은 예로서 II족-VI족 화합물 반도체 또는 III족-V족 화합물 반도체로 구현될 수 있다.
예컨대, 상기 제2 도전형 반도체층(176)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(176)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
한편, 상기 제1 도전형 반도체층(172)이 p형 반도체층을 포함하고 상기 제2 도전형 반도체층(176)이 n형 반도체층을 포함할 수도 있다. 또한, 상기 제2 도전형 반도체층(176) 아래에는 n형 또는 p형 반도체층을 포함하는 반도체층이 더 형성될 수도 있다. 이에 따라, 상기 발광 구조물(170)은 np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다.
상기 제1 도전형 반도체층(172) 및 상기 제2 도전형 반도체층(176) 내의 불순물의 도핑 농도는 균일 또는 불균일하게 형성될 수 있다. 즉, 상기 발광 구조물(170)의 구조는 다양하게 형성될 수 있으며, 이에 대해 한정하지는 않는다.
또한, 상기 제1 도전형 반도체층(172)과 상기 활성층(174) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다. 또한, 상기 제2 도전형 반도체층(176)과 상기 활성층(174) 사이에는 제2 도전형의 AlGaN층이 형성될 수도 있다.
이하에서는 도 3 내지 도 10을 참조하여, 본 발명에 따른 발광 소자의 제조 공정을 살펴본다. 도 3 내지 도 10은 실시예에 따른 발광소자의 제조방법을 나타낸 단면도이다.
도 3에 도시된 바와 같이, 실리콘 재질의 기판(110)이 마련되면, 기판(110)의 일면에 제1 버퍼층(120)을 형성하는 단계를 수행한다.
제1 버퍼층(120)은 기판(110) 위에 AIN을 유기금속 화학증착법(MOCVD, Metal Organic Chemical Vapor Deposition)에 의해 일정 두께로 증착할 수 있다. 제1 버퍼층(120)으로는 AIN 외에 Al2O3가 사용될 수 있다. 제1 버퍼층(120)은 MOCVD 외에도 화학 증착법(CVD, Chemical Vapor Deposition), 분자선 성장법(MBE, Molecular beam epitaxy), 스퍼터링법(Sputering)으로 형성될 수 있다.
도 4에 도시된 바와 같이, 기판(110) 위에 제1 버퍼층(120)이 형성되면, 제1 버퍼층(120) 위에 SiO2를 증착하여 제1 절연층(130)을 형성하는 단계를 수행한다. 제1 절연층(130)은 제1 버퍼층(120) 상에 MOCVD, CVD, MBE, Sputering에 의해 형성될 수 있다. 제1 절연층(130)은 2500Å 내지 3500Å의 두께로 형성될 수 있다. 제1 절연층(130)은 제1 버퍼층(120) 상에 형성된 후, 패터닝을 하여 다수의 패턴을 이루도록 형성할 수 있다.
도 5에 도시된 바와 같이, 제1 버퍼층(120) 위에 다수의 패턴을 이루는 제1 절연층(130)이 형성되면, 제1 절연층(130) 위에 제2 버퍼층(140)과, 제2 절연층(150)을 형성하는 단계를 수행한다.
제2 버퍼층(140)은 제1 절연층(130) 위에 ZnO를 증착하여 형성할 수 있다. 제2 버퍼층(140)은 MOCVD, CVD, MBE, Sputering에 의해 형성될 수 있다. 제2 버퍼층(140)은 제1 버퍼층(120)의 상부, 제1 절연층(130)의 측면 및 상부를 덮도록 형성될 수 있다. 제2 버퍼층(140)은 4500Å 내지 5500Å의 두께로 형성될 수 있다.
제2 절연층(150)은 제2 버퍼층(140) 위에 SiN을 증착하여 형성할 수 있다. 제2 절연층(150)은 제2 버퍼층(140) 위에 MOCVD, CVD, MBE, Sputering에 의해 형성될 수 있다. 제2 절연층(150)은 2500Å 내지 3500Å의 두께로 형성될 수 있다. 제2 절연층(150)은 제2 버퍼층(140) 위에 형성된 후, 패터닝을 하여 다수의 패턴을 이루도록 형성할 수 있다.
도 6에 도시된 바와 같이, 제2 버퍼층(140) 위에 제2 절연층(150)이 형성되면, 제2 버퍼층(140) 및 제1 버퍼층(120)을 식각하는 단계를 수행할 수 있다.
제2 버퍼층(140)은 식각 가스 예컨대, H2를 사용하여 식각할 수 있다. 제2 버퍼층(140)의 측면이 제2 절연층(150) 측면 보다 내측에 배치될 때까지 식각을 수행할 수 있다. 이어서, 기판(110)의 상부로 노출되도록 식각 가스를 사용하여 제1 버퍼층(120)을 식각하는 단계를 수행할 수 있다.
도 7에 도시된 바와 같이, 제2 버퍼층(140) 및 제1 버퍼층(120)의 식각이 완료되면, 제3 버퍼층(160)을 형성하는 단계를 수행할 수 있다.
먼저, 제2 버퍼층(140)에 GaN을 수평 성장시켜 제3 버퍼층(160a)이 제2 버퍼층(140)의 측면에 배치되도록 형성한 후, 도 8에 도시된 바와 같이, GaN을 Elog(Epitaxial Lateral Overgrowth of Gallium Nitride) 성장법에 의해 머지(Merge)시켜 제3 버퍼층(160)이 제2 절연층을 모두 덮도록 형성할 수 있다.
도 9에 도시된 바와 같이, 제2 절연층(150) 위에 제3 버퍼층(160)이 형성되면, 제3 버퍼층(160) 위에 발광 구조물(170)을 형성하는 단계를 수행할 수 있다.
제1 도전형 반도체층(172)은 GaN을 MOCVD법으로 증착하여 형성될 수 있으며, 그 외에도 3-5족, 2-6족의 화합물을 증착하여 형성할 수 있다.
이와 함께, 제1 도전형 반도체층(172)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.
활성층(174)은 소정의 성장 온도 예컨대, 700 내지 900도 범위 내에서 H2 또는/및 TMGa(또는 TEGa), TNin, TMAI의 소소로 선택적으로 공급하여, GaN 또는 InGaN으로 이루어진 우물층과, GaN, AlGaN, InGaN 또는 InAlGaN으로 이루어진 장벽층을 형성할 수 있다.
제2 도전형 반도체층(176)은 상기 활성층(174) 상에 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 형성될 수 있으며, 이에, 제2 도전형 반도체층(176)은 p형 GaN층이 형성될 수 있다.
도 10에 도시된 바와 같이, 제1 도전형 반도체층(172), 활성층(174), 제2 도전형 반도체층(174)의 형성이 완료되면, 제1 도전형 반도체층(172)의 일부가 노출되도록 메사 식각 공정을 수행할 수 있다.
제1 도전형 반도체층(172)의 상부 일부가 노출되면, 제1 도전형 반도체층(172) 위에 제1 전극(180)을 형성하고, 제2 도전형 반도체층(176) 위에 제2 전극(190)을 형성하여 본 발명에 따른 발광 소자의 제조 공정을 마칠 수 있다.
도 11은 실시예에 따른 발광소자 패키지의 단면도이다. 여기서, 발광소자는 부포 '100'으로 지칭하여 설명하기로 한다.
도 11에 도시된 바와 같이, 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205) 상에 배치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205) 상에 배치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(230)가 포함된다.
상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면이 형성될 수 있다.
상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자(100)는 상기 패키지 몸체부(205) 상에 배치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 배치될 수 있다.
상기 발광소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광소자(100)가 상기 제3 전극층(213) 및 제4 전극층(214)과 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.
상기 몰딩부재(230)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
도 12 내지 도 14는 실시예에 따른 발광소자가 구비된 조명 시스템의 실시예들을 나타낸 분해 사시도이다.
도 12에 도시된 바와 같이, 본 발명에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 본 발명에 따른 발광소자(100) 또는 발광소자 패키지(200)를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)를 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
또한, 도 13에 도시된 바와 같이, 본 발명에 따른 조명 장치는 커버(3100), 광원부(3200), 방열체(3300), 회로부(3400), 내부 케이스(3500), 소켓(3600)을 포함할 수 있다. 상기 광원부(3200)는 실시 예에 따른 발광소자 또는 발광소자 패키지를 포함할 수 있다.
상기 커버(3100)는 벌브(bulb) 형상을 가지며, 속이 비어 있다. 상기 커버(3100)는 개구(3110)를 갖는다. 상기 개구(3110)를 통해 상기 광원부(3200)와 부재(3350)가 삽입될 수 있다.
상기 커버(3100)는 상기 방열체(3300)와 결합하고, 상기 광원부(3200)와 상기 부재(3350)를 둘러쌀 수 있다. 상기 커버(3100)와 상기 방열체(3300)의 결합에 의해, 상기 광원부(3200)와 상기 부재(3350)는 외부와 차단될 수 있다. 상기 커버(3100)와 상기 방열체(3300)의 결합은 접착제를 통해 결합할 수도 있고, 회전 결합 방식 및 후크 결합 방식 등 다양한 방식으로 결합할 수 있다. 회전 결합 방식은 상기 방열체(3300)의 나사홈에 상기 커버(3100)의 나사선이 결합하는 방식으로서 상기 커버(3100)의 회전에 의해 상기 커버(3100)와 상기 방열체(3300)가 결합하는 방식이고, 후크 결합 방식은 상기 커버(3100)의 턱이 상기 방열체(3300)의 홈에 끼워져 상기 커버(3100)와 상기 방열체(3300)가 결합하는 방식이다.
상기 커버(3100)는 상기 광원부(3200)와 광학적으로 결합한다. 구체적으로 상기 커버(3100)는 상기 광원부(3200)의 발광 소자(3230)로부터의 광을 확산, 산란 또는 여기시킬 수 있다. 상기 커버(3100)는 일종의 광학 부재일 수 있다. 여기서, 상기 커버(3100)는 상기 광원부(3200)로부터의 광을 여기시키기 위해, 내/외면 또는 내부에 형광체를 가질 수 있다.
상기 커버(3100)의 내면에는 유백색 도료가 코팅될 수 있다. 여기서, 유백색 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(3100)의 내면의 표면 거칠기는 상기 커버(3100)의 외면의 표면 거칠기보다 클 수 있다. 이는 상기 광원부(3200)로부터의 광을 충분히 산란 및 확산시키기 위함이다.
상기 커버(3100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(3100)는 외부에서 상기 광원부(3200)와 상기 부재(3350)가 보일 수 있는 투명한 재질일 수 있고, 보이지 않는 불투명한 재질일 수 있다. 상기 커버(3100)는 예컨대 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원부(3200)는 상기 방열체(3300)의 부재(3350)에 배치되고, 복수로 배치될 수 있다. 구체적으로, 상기 광원부(3200)는 상기 부재(3350)의 복수의 측면들 중 하나 이상의 측면에 배치될 수 있다. 그리고, 상기 광원부(3200)는 상기 부재(3350)의 측면에서도 상단부에 배치될 수 있다.
상기 광원부(3200)는 상기 부재(3350)의 6 개의 측면들 중 3 개의 측면들에 배치될 수 있다. 그러나 이에 한정하는 것은 아니고, 상기 광원부(3200)는 상기 부재(3350)의 모든 측면들에 배치될 수 있다. 상기 광원부(3200)는 기판(3210)과 발광 소자(3230)를 포함할 수 있다. 상기 발광 소자(3230)는 기판(3210)의 일 면 상에 배치될 수 있다.
상기 기판(3210)은 사각형의 판 형상을 갖지만, 이에 한정되지 않고 다양한 형태를 가질 수 있다. 예를 들면, 상기 기판(3210)은 원형 또는 다각형의 판 형상일 수 있다. 상기 기판(3210)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. 또한, 인쇄회로기판 위에 패키지 하지 않은 LED 칩을 직접 본딩할 수 있는 COB(Chips On Board) 타입을 사용할 수 있다. 또한, 상기 기판(3210)은 광을 효율적으로 반사하는 재질로 형성되거나, 표면이 광을 효율적으로 반사하는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다. 상기 기판(3210)은 상기 방열체(3300)에 수납되는 상기 회로부(3400)와 전기적으로 연결될 수 있다. 상기 기판(3210)과 상기 회로부(3400)는 예로서 와이어(wire)를 통해 연결될 수 있다. 와이어는 상기 방열체(3300)를 관통하여 상기 기판(3210)과 상기 회로부(3400)를 연결시킬 수 있다.
상기 발광 소자(3230)는 적색, 녹색, 청색의 광을 방출하는 발광 다이오드 칩이거나 UV를 방출하는 발광 다이오드 칩일 수 있다. 여기서, 발광 다이오드 칩은 수평형(Lateral Type) 또는 수직형(Vertical Type)일 수 있고, 발광 다이오드 칩은 청색(Blue), 적색(Red), 황색(Yellow), 또는 녹색(Green)을 발산할 수 있다.
상기 발광 소자(3230)는 형광체를 가질 수 있다. 형광체는 가넷(Garnet)계(YAG, TAG), 실리케이드(Silicate)계, 나이트라이드(Nitride)계 및 옥시나이트라이드(Oxynitride)계 중 어느 하나 이상일 수 있다. 또는 형광체는 황색 형광체, 녹색 형광체 및 적색 형광체 중 어느 하나 이상일 수 있다.
상기 방열체(3300)는 상기 커버(3100)와 결합하고, 상기 광원부(3200)로부터의 열을 방열할 수 있다. 상기 방열체(3300)는 소정의 체적을 가지며, 상면(3310), 측면(3330)을 포함한다. 상기 방열체(3300)의 상면(3310)에는 부재(3350)가 배치될 수 있다. 상기 방열체(3300)의 상면(3310)은 상기 커버(3100)와 결합할 수 있다. 상기 방열체(3300)의 상면(3310)은 상기 커버(3100)의 개구(3110)와 대응되는 형상을 가질 수 있다.
상기 방열체(3300)의 측면(3330)에는 복수의 방열핀(3370)이 배치될 수 있다. 상기 방열핀(3370)은 상기 방열체(3300)의 측면(3330)에서 외측으로 연장된 것이거나 측면(3330)에 연결된 것일 수 있다. 상기 방열핀(3370)은 상기 방열체(3300)의 방열 면적을 넓혀 방열 효율을 향상시킬 수 있다. 여기서, 측면(3330)은 상기 방열핀(3370)을 포함하지 않을 수도 있다.
상기 부재(3350)는 상기 방열체(3300)의 상면(3310)에 배치될 수 있다. 상기 부재(3350)는 상면(3310)과 일체일 수도 있고, 상면(3310)에 결합된 것일 수 있다. 상기 부재(3350)는 다각 기둥일 수 있다. 구체적으로, 상기 부재(3350)는 육각 기둥일 수 있다. 육각 기둥의 부재(3350)는 윗면과 밑면 그리고 6 개의 측면들을 갖는다. 여기서, 상기 부재(3350)는 다각 기둥뿐만 아니라 원 기둥 또는 타원 기둥일 수 있다. 상기 부재(3350)가 원 기둥 또는 타원 기둥일 경우, 상기 광원부(3200)의 상기 기판(3210)은 연성 기판일 수 있다.
상기 부재(3350)의 6 개의 측면에는 상기 광원부(3200)가 배치될 수 있다. 6 개의 측면 모두에 상기 광원부(3200)가 배치될 수도 있고, 6 개의 측면들 중 몇 개의 측면들에 상기 광원부(3200)가 배치될 수도 있다. 도 16에서는 6 개의 측면들 중 3 개의 측면들에 상기 광원부(3200)가 배치되어 있다.
상기 부재(3350)의 측면에는 상기 기판(3210)이 배치된다. 상기 부재(3350)의 측면은 상기 방열체(3300)의 상면(3310)과 실질적으로 수직을 이룰 수 있다. 따라서, 상기 기판(3210)과 상기 방열체(3300)의 상면(3310)은 실질적으로 수직을 이룰 수 있다.
상기 부재(3350)의 재질은 열 전도성을 갖는 재질일 수 있다. 이는 상기 광원부(3200)로부터 발생되는 열을 빠르게 전달받기 위함이다. 상기 부재(3350)의 재질로서는 예를 들면, 알루미늄(Al), 니켈(Ni), 구리(Cu), 마그네슘(Mg), 은(Ag), 주석(Sn) 등과 상기 금속들의 합금일 수 있다. 또는 상기 부재(3350)는 열 전도성을 갖는 열 전도성 플라스틱으로 형성될 수 있다. 열 전도성 플라스틱은 금속보다 무게가 가볍고, 단방향성의 열 전도성을 갖는 이점이 있다.
상기 회로부(3400)는 외부로부터 전원을 제공받고, 제공받은 전원을 상기 광원부(3200)에 맞게 변환한다. 상기 회로부(3400)는 변환된 전원을 상기 광원부(3200)로 공급한다. 상기 회로부(3400)는 상기 방열체(3300)에 배치될 수 있다. 구체적으로, 상기 회로부(3400)는 상기 내부 케이스(3500)에 수납되고, 상기 내부 케이스(3500)와 함께 상기 방열체(3300)에 수납될 수 있다. 상기 회로부(3400)는 회로 기판(3410)과 상기 회로 기판(3410) 상에 탑재되는 다수의 부품(3430)을 포함할 수 있다.
상기 회로 기판(3410)은 원형의 판 형상을 갖지만, 이에 한정되지 않고 다양한 형태를 가질 수 있다. 예를 들면, 상기 회로 기판(3410)은 타원형 또는 다각형의 판 형상일 수 있다. 이러한 회로 기판(3410)은 절연체에 회로 패턴이 인쇄된 것일 수 있다.
상기 회로 기판(3410)은 상기 광원부(3200)의 기판(3210)과 전기적으로 연결된다. 상기 회로 기판(3410)과 상기 기판(3210)의 전기적 연결은 예로서 와이어(wire)를 통해 연결될 수 있다. 와이어는 상기 방열체(3300)의 내부에 배치되어 상기 회로 기판(3410)과 상기 기판(3210)을 연결할 수 있다.
다수의 부품(3430)은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원부(3200)의 구동을 제어하는 구동칩, 상기 광원부(3200)를 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있다.
상기 내부 케이스(3500)는 내부에 상기 회로부(3400)를 수납한다. 상기 내부 케이스(3500)는 상기 회로부(3400)를 수납하기 위해 수납부(3510)를 가질 수 있다.
상기 수납부(3510)는 예로서 원통 형상을 가질 수 있다. 상기 수납부(3510)의 형상은 상기 방열체(3300)의 형상에 따라 달라질 수 있다. 상기 내부 케이스(3500)는 상기 방열체(3300)에 수납될 수 있다. 상기 내부 케이스(3500)의 수납부(3510)는 상기 방열체(3300)의 하면에 형성된 수납부에 수납될 수 있다.
상기 내부 케이스(3500)는 상기 소켓(3600)과 결합될 수 있다. 상기 내부 케이스(3500)는 상기 소켓(3600)과 결합하는 연결부(3530)를 가질 수 있다. 상기 연결부(3530)는 상기 소켓(3600)의 나사홈 구조와 대응되는 나사산 구조를 가질 수 있다. 상기 내부 케이스(3500)는 부도체이다. 따라서, 상기 회로부(3400)와 상기 방열체(3300) 사이의 전기적 단락을 막는다. 예로서 상기 내부 케이스(3500)는 플라스틱 또는 수지 재질로 형성될 수 있다.
상기 소켓(3600)은 상기 내부 케이스(3500)와 결합될 수 있다. 구체적으로, 상기 소켓(3600)은 상기 내부 케이스(3500)의 연결부(3530)와 결합될 수 있다. 상기 소켓(3600)은 종래 재래식 백열 전구와 같은 구조를 가질 수 있다. 상기 회로부(3400)와 상기 소켓(3600)은 전기적으로 연결된다. 상기 회로부(3400)와 상기 소켓(3600)의 전기적 연결은 와이어(wire)를 통해 연결될 수 있다. 따라서, 상기 소켓(3600)에 외부 전원이 인가되면, 외부 전원은 상기 회로부(3400)로 전달될 수 있다. 상기 소켓(3600)은 상기 연결부(3550)의 나사선 구조과 대응되는 나사홈 구조를 가질 수 있다.
또한, 도 14에 도시된 바와 같이, 본 발명에 따른 조명 장치 예컨대, 백라이트 유닛은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.
상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 배치되는 디스플레이 장치의 광원으로써 작용하게 된다.
상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.
상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.
그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.
상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.
상기에서는 도면 및 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 실시예의 기술적 사상으로부터 벗어나지 않는 범위 내에서 실시예는 다양하게 수정 및 변경시킬 수 있음은 이해할 수 있을 것이다.
110: 기판 120: 제1 버퍼층
130: 제1 절연층 140: 제2 버퍼층
150: 제2 절연층 160: 제3 버퍼층
170: 발광 구조물 180: 제1 전극

Claims (12)

  1. 기판;
    상기 기판 위에 다수의 패턴을 이루는 제1 버퍼층;
    상기 제1 버퍼층 위에 배치된 제1 절연층;
    상기 제1 절연층 위에 배치된 제2 버퍼층;
    상기 제2 버퍼층 위에 배치된 제2 절연층;
    상기 제2 버퍼층 및 제2 절연층의 둘레에 배치된 제3 버퍼층; 및
    상기 제3 버퍼층 위에 형성된 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 배치된 활성층, 상기 활성층 위에 배치된 제2 도전형 반도체층으로 이루어진 발광 구조물;
    을 포함하는 발광소자.
  2. 제 1 항에 있어서,
    상기 제2 버퍼층의 측면은 제2 절연층의 하부 가장자리와 제1 절연층의 상부 가장자리가 노출되도록 제1 절연층의 측면과 제2절연층의 측면보다 내측에 배치된 발광소자.
  3. 제 2 항에 있어서,
    상기 제1 절연층의 측면과 제2 절연층의 측면은 동일한 수직 선상에 배치되는 발광소자.
  4. 제 3 항에 있어서,
    상기 제3 버퍼층은 제2 절연층의 하부 가장자리와 제1 절연층의 상부 가장자리를 덮도록 수평으로 연장 형성되는 발광소자.
  5. 제 1 항에 있어서,
    상기 제2 버퍼층은 제1 절연층과 제2 절연층의 두께보다 두껍게 형성되는 발광소자.
  6. 제 5 항에 있어서,
    상기 제2 버퍼층의 두께는 4500Å 내지 5500Å 인 발광소자.
  7. 제 1 항에 있어서,
    상기 제3 버퍼층의 격자 상수는 제2 버퍼층의 격자 상부보다 작은 발광소자.
  8. 제 7 항에 있어서,
    상기 제1 버퍼층 내지 제3 버퍼층은 3-5족 화합물 또는 2-6족 화합물로 이루어진 발광소자.
  9. 제 8 항에 있어서,
    상기 제2 버퍼층은 Zno를 포함하는 발광소자.
  10. 제 9 항에 있어서,
    상기 제3 버퍼층은 GaN을 포함하는 발광소자.
  11. 제 1 항에 있어서,
    상기 제1 절연층 및 제2 절연층은 SiO2, SiN을 포함하는 발광소자.
  12. 제 1 항 내지 제 11 항 중 어느 한 항의 발광소자를 포함하는 발광소자 패키지.
KR1020130114275A 2013-09-26 2013-09-26 발광소자 및 발광소자 패키지 KR102098827B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130114275A KR102098827B1 (ko) 2013-09-26 2013-09-26 발광소자 및 발광소자 패키지
EP14184949.7A EP2854185B1 (en) 2013-09-26 2014-09-16 Light emitting device
US14/496,599 US9190566B2 (en) 2013-09-26 2014-09-25 Light emitting device
CN201410498370.2A CN104518060B (zh) 2013-09-26 2014-09-25 发光器件及包括发光器件的发光器件封装件和照明***

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130114275A KR102098827B1 (ko) 2013-09-26 2013-09-26 발광소자 및 발광소자 패키지

Publications (2)

Publication Number Publication Date
KR20150034340A true KR20150034340A (ko) 2015-04-03
KR102098827B1 KR102098827B1 (ko) 2020-04-08

Family

ID=51539216

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130114275A KR102098827B1 (ko) 2013-09-26 2013-09-26 발광소자 및 발광소자 패키지

Country Status (4)

Country Link
US (1) US9190566B2 (ko)
EP (1) EP2854185B1 (ko)
KR (1) KR102098827B1 (ko)
CN (1) CN104518060B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088558A (ko) * 2019-12-31 2021-07-14 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 마이크로 발광다이오드 칩 및 이의 제조 방법, 표시 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102098827B1 (ko) * 2013-09-26 2020-04-08 엘지이노텍 주식회사 발광소자 및 발광소자 패키지
KR101591677B1 (ko) * 2014-09-26 2016-02-18 광주과학기술원 고품위 질화물계 반도체 성장방법
KR20200018996A (ko) * 2018-08-13 2020-02-21 서울바이오시스 주식회사 광 산란 패턴을 갖는 발광 다이오드

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120142A1 (en) * 2005-11-25 2007-05-31 Lg Innotek Co., Ltd Nitride semiconductor light-emitting device and method for manufacturing the same
US20120187540A1 (en) * 2011-01-20 2012-07-26 Sharp Kabushiki Kaisha Metamorphic substrate system, method of manufacture of same, and iii-nitrides semiconductor device
US20120199810A1 (en) * 2011-05-20 2012-08-09 Jeong Sik Lee Growth substrate and light emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102098827B1 (ko) * 2013-09-26 2020-04-08 엘지이노텍 주식회사 발광소자 및 발광소자 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070120142A1 (en) * 2005-11-25 2007-05-31 Lg Innotek Co., Ltd Nitride semiconductor light-emitting device and method for manufacturing the same
US20120187540A1 (en) * 2011-01-20 2012-07-26 Sharp Kabushiki Kaisha Metamorphic substrate system, method of manufacture of same, and iii-nitrides semiconductor device
US20120199810A1 (en) * 2011-05-20 2012-08-09 Jeong Sik Lee Growth substrate and light emitting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210088558A (ko) * 2019-12-31 2021-07-14 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 마이크로 발광다이오드 칩 및 이의 제조 방법, 표시 장치

Also Published As

Publication number Publication date
CN104518060A (zh) 2015-04-15
EP2854185A1 (en) 2015-04-01
US20150083995A1 (en) 2015-03-26
US9190566B2 (en) 2015-11-17
CN104518060B (zh) 2018-08-10
KR102098827B1 (ko) 2020-04-08
EP2854185B1 (en) 2017-07-26

Similar Documents

Publication Publication Date Title
KR101936312B1 (ko) 발광소자
KR102328457B1 (ko) 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
KR102175320B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR20140062945A (ko) 발광소자
KR102098827B1 (ko) 발광소자 및 발광소자 패키지
KR20130127140A (ko) 발광소자
KR20130131116A (ko) 발광소자
KR20160050210A (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20140062944A (ko) 발광소자
KR102261948B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR20130140281A (ko) 발광소자
KR101997253B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102119836B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101961303B1 (ko) 발광소자 패키지 및 조명시스템
KR101786084B1 (ko) 발광소자의 제조방법
KR20150089816A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR20140089745A (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102250519B1 (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR101969336B1 (ko) 발광소자
KR102187482B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101962222B1 (ko) 발광소자
KR102042263B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR102042437B1 (ko) 발광소자 및 이를 구비하는 조명 시스템
KR101920238B1 (ko) 발광소자
KR20150089231A (ko) 발광소자 및 이를 구비하는 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant