KR20150033133A - 반도체 패키지 및 이의 제조 방법 - Google Patents

반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20150033133A
KR20150033133A KR20130112739A KR20130112739A KR20150033133A KR 20150033133 A KR20150033133 A KR 20150033133A KR 20130112739 A KR20130112739 A KR 20130112739A KR 20130112739 A KR20130112739 A KR 20130112739A KR 20150033133 A KR20150033133 A KR 20150033133A
Authority
KR
South Korea
Prior art keywords
heat transfer
interposer
package
substrate
semiconductor chip
Prior art date
Application number
KR20130112739A
Other languages
English (en)
Other versions
KR102134133B1 (ko
Inventor
임호혁
김종국
성고운
이석원
장병욱
조은석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130112739A priority Critical patent/KR102134133B1/ko
Priority to US14/493,379 priority patent/US9252031B2/en
Publication of KR20150033133A publication Critical patent/KR20150033133A/ko
Application granted granted Critical
Publication of KR102134133B1 publication Critical patent/KR102134133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/11312—Continuous flow, e.g. using a microsyringe, a pump, a nozzle or extrusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92225—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명의 실시예에 따른 반도체 패키지는 하부 패키지 기판과 상기 하부 패키지 기판 상에 배치된 하부 반도체 칩, 및 상기 하부 반도체 칩 상에 배치된 하부 열전달막을 포함하는 하부 패키지, 상기 하부 패키지 상에 적층되고, 인터포저 기판, 상기 인터포저 기판의 하부면이 리세스되어 형성된 제 1 열전달 개구부, 상기 인터포저 기판의 상부면이 리세스되어 형성된 제 2 열전달 개구부에 노출되는 상부 인터포저 열전달 패드, 및 상기 상부 인터포저 열전달 패드 상에 배치된 상부 열전달막을 포함하는 인터포저, 및 상기 인터포저 상에 적층되고, 상부 패키지 기판, 상기 상부 패키지 기판의 하부면이 리세스되어 형성된 제 3 열전달 개구부에 노출되는 상부 패키지 열전달 패드 및 상기 상부 패키지 기판 상에 배치된 상부 반도체 칩을 포함하는 상부 패키지를 포함하되, 상기 하부 열전달막은 상기 제 1 열전달 개구부에 제공되어 상기 상부 인터포저 열전달 패드와 접촉하고, 상기 상부 열전달막은 상기 제 3 열전달 개구부에 제공되어 상기 상부 패키지 열전달 패드와 접촉한다.

Description

반도체 패키지 및 이의 제조 방법{A semiconductor package and method of fabricating the same}
본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 방열특성이 보다 향상된 반도체 패키지 및 이의 제조 방법을 제공하는데 있다.
전자제품의 성능이 증가함에 따라, 소자에서 발생되는 열 에너지가 증가하게 된다. 이때, 소자의 발열문제를 해결하기 위해 소자가 일정온도 이상이 되면 소자의 성능을 제한하여 온도를 조절하는 방법이 사용되고 있다. 그러나, 발생되는 열 에너지가 증가함에 따라 기기의 온도가 급격하게 올라가서 자주 성능을 낮추게 되어 기기의 효율이 떨어지고 있다.
본 발명이 해결하고자 하는 과제는 방열특성이 보다 향상된 반도체 패키지를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 방열특성이 보다 향상된 반도체 패키지의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예에 따른 반도체 패키지는 하부 패키지 기판과 상기 하부 패키지 기판 상에 배치된 하부 반도체 칩, 및 상기 하부 반도체 칩 상에 배치된 하부 열전달막을 포함하는 하부 패키지, 상기 하부 패키지 상에 적층되고, 인터포저 기판, 상기 인터포저 기판의 하부면이 리세스되어 형성된 제 1 열전달 개구부, 상기 인터포저 기판의 상부면이 리세스되어 형성된 제 2 열전달 개구부에 노출되는 상부 인터포저 열전달 패드, 및 상기 상부 인터포저 열전달 패드 상에 배치된 상부 열전달막을 포함하는 인터포저, 및 상기 인터포저 상에 적층되고, 상부 패키지 기판, 상기 상부 패키지 기판의 하부면이 리세스되어 형성된 제 3 열전달 개구부에 노출되는 상부 패키지 열전달 패드 및 상기 상부 패키지 기판 상에 배치된 상부 반도체 칩을 포함하는 상부 패키지를 포함하되, 상기 하부 열전달막은 상기 제 1 열전달 개구부에 제공되어 상기 상부 인터포저 열전달 패드와 접촉하고, 상기 상부 열전달막은 상기 제 3 열전달 개구부에 제공되어 상기 상부 패키지 열전달 패드와 접촉한다.
상기 상부 인터포저 열전달 패드와 이격되어 배치되며, 상기 제 1 열전달 개구부에 노출되는 하부 인터포저 열전달 패드를 더 포함하고, 상기 하부 인터포저 열전달 패드는 상기 하부 열전달막과 접촉할 수 있다.
상기 하부 패키지와 상기 인터포저 사이에 개재되어 상기 하부 패키지와 상기 인터포저를 전기적으로 연결하는 도전 연결부들을 더 포함할 수 있다.
상기 하부 패키지와 상기 인터포저 사이를 채우고 상기 도전 연결부들과 접촉하는 언더필 수지막을 포함할 수 있다.
상기 하부 패키지 기판 상에 상기 하부 반도체 칩을 덮도록 형성된 하부 몰딩막을 포함하되, 상기 하부 몰딩막은 관통홀들을 포함하고, 상기 관통홀들 내에 상기 도전 연결부들이 배치될 수 있다.
상기 인터포저 기판은 복수 개의 절연막들과 상기 절연막들 사이에 배치된 내부 배선들을 갖는 인쇄회로기판일 수 있다.
상기 하부 열전달막은 상기 제 1 열전달 개구부의 깊이와 동일하거나 더 두꺼운 두께를 가질 수 있다.
상기 상부 열전달막은 상기 제 2 열전달 개구부의 깊이 및 상기 제 3 열전달 개구부의 깊이 합과 동일하거나 더 두꺼운 두께를 가질 수 있다.
본 발명의 실시예에 따른 반도체 패키지의 제조 방법은 하부 패키지 기판 상에 하부 도전 연결부들을 형성하는 것, 상기 하부 도전 연결부들이 형성된 상기 하부 패키지 기판 상에 하부 반도체 칩을 실장하는 것, 상기 하부 반도체 칩 상에 하부 열전달막을 형성하는 것, 인터포저 기판과 상기 인터포저 기판의 인터포저 기판 하부면에 부착된 상부 도전 연결부들을 포함하는 인터포저를 상기 상부 도전 연결부들이 상기 하부 도전 연결부들과 부착되도록 상기 하부 반도체 칩 상에 적층하고, 상기 하부 도전 연결부들과 상기 상부 도전 연결부들에 리플로우 공정을 실시하여 도전 연결부들을 형성하는 것, 상기 하부 패키지 기판과 상기 인터포저 기판 사이에 언더필 수지막을 형성하는 것, 및 상기 인터포저 상에 상부 패키지를 적층하는 것을 포함한다.
상기 인터포저를 상기 하부 반도체 칩 상에 적층하기 전에, 상기 인터포저 기판의 하부면 일부를 식각하여 하부 인터포저 열전달 패드를 노출시키는 제 1 열전달 개구부를 형성하는 것, 및 상기 인터포저 기판의 상부면 일부를 식각하여 상부 인터포저 열전달 패드를 노출시키는 제 2 열전달 개구부를 형성하는 것을 더 포함할 수 있다.
본 발명의 반도체 패키지는 하부 열전달막과 접촉하는 하부 인터포저 열전달 패드, 상부 열전달막과 접촉하는 상부 인터포저 열전달 패드 및 상부 패키지 열전달 패드를 포함한다. 하부 반도체 칩에서 발생된 열은 상기 하부 열전달막을 통해 상기 하부 인터포저 열전달 패드에 전달되어 인터포저로 방출되고, 이어서 상기 상부 인터포저 열전달 패드와 접촉된 상기 상부 열전달막을 통해 상기 상부 인터포저 열전달 패드에 전달되어 상부 패키지 기판으로 방출될 수 있다. 따라서, 반도체 패키지의 열 방출 특성이 향상될 수 있다.
본 발명의 반도체 패키지의 제조 방법은 하부 패키지 기판 상에 인터포저를 적층하여 결합하고, 상기 하부 패키지 기판과 상기 인터포저 사이에 언더필 수지막을 채울 수 있다. 이에 따라, 레이저 드릴링 공정(Laser Drilling Process) 없이 상기 하부 패키지 기판과 상기 인터포저를 전기적으로 연결함으로써 패키지 공정 절차를 줄여 공정비용이 절감될 수 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2a는 본 발명의 실시예들에 따른 인터포저 기판의 하부면을 나타낸 단면도이다.
도 2b는 본 발명의 실시예들에 따른 인터포저 기판의 상부면을 나타낸 단면도이다.
도 3은 본 발명의 제 2 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 4는 본 발명의 제 3 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 5는 본 발명의 제 4 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 6은 본 발명의 제 5 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 7a는 본 발명의 제 5 실시예에 따른 인터포저 기판의 하부면을 나타낸 평면도이다.
도 7b는 본 발명의 제 5 실시예에 따른 인터포저 기판의 상부면을 나타낸 평면도이다.
도 8a 내지 도 8g는 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 9는 본 발명의 실시예들에 따른 반도체 패키지들을 포함하는 전자 장치의 예를 보여주는 블럭도이다.
도 10은 본 발명의 실시예들에 따른 반도체 패키지들을 포함하는 메모리 시스템의 예를 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
또한, 본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 패키지를 나타낸 단면도이다. 도 2a는 본 발명의 실시예들에 따른 인터포저 기판의 상부면을 나타낸 단면도이다. 도 2b는 본 발명의 실시예들에 따른 인터포저 기판의 하부면을 나타낸 단면도이다. 도 3은 본 발명의 제 2 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 1을 참조하면, 반도체 패키지는 하부 패키지(100), 인터포저(300), 및 상부 패키지(500)를 포함한다. 상기 하부 패키지(100) 상에 상기 인터포저(300)가 적층되고, 상기 인터포저(300) 상에 상기 상부 패키지(500)가 적층된다.
상기 하부 패키지(100)는 하부 패키지 기판(102), 상기 하부 패키지 기판(102) 상에 배치된 하부 반도체 칩(118), 및 상기 하부 패키지 기판(102) 상의 상기 하부 반도체 칩(118)을 덮는 하부 몰딩막(126)을 포함한다.
상기 하부 패키지 기판(102)은 다층으로 구성된 인쇄회로기판(Printed Circle Board; PCB)일 수 있다. 상기 하부 패키지 기판(102)은 복수 층의 절연막들(104)을 포함할 수 있다. 상기 절연막들(104) 사이에 내부 배선들(106)이 배치될 수 있다. 상기 하부 패키지 기판(102)의 가장자리 상부면에 하부연결 패드들(108)이 배치될 수 있다. 상기 하부 패키지 기판(102)의 중심부 상부면에 칩 패드들(112)이 배치될 수 있다. 그리고, 상기 하부 패키지 기판(102)의 하부면에 하부 솔더 패드들(109)이 배치될 수 있다. 상기 하부 솔더 패드들(109) 각각에 하부 솔더볼들(124)이 부착될 수 있다. 상기 하부 솔더볼들(124)은 본 발명의 실시예들에 따른 반도체 패키지들을 외부 장치와 전기적으로 연결할 수 있다.
상기 칩 패드들(112) 상에 상기 하부 반도체 칩(118)이 배치될 수 있다. 상세하게, 상기 하부 반도체 칩(118)의 하부면에 칩 범프들(114)이 부착되고, 상기 칩 범프들(114)은 상기 칩 패드들(112)과 접촉할 수 있다. 이에 따라, 상기 하부 반도체 칩(118)과 상기 하부 패키지 기판(102)이 전기적으로 연결될 수 있다. 상기 하부 반도체 칩(118)은 예를 들어, 마이크로 프로세서 같은 로직 소자 또는 메모리 소자일 수 있다. 이와 달리, 상기 하부 반도체 칩(118)은 메모리 소자와 로직 소자를 포함할 수 있다.
상기 하부 몰딩막(126)은 상기 하부연결 패드들(108)의 상부면이 노출되는 관통홀들(128)을 포함할 수 있다. 상기 관통홀들(128)의 그 측벽은 테이퍼 형태를 가질 수 있다. 예를 들어, 상기 관통홀들(128)의 측벽 간의 폭은 상기 관통홀들(128)의 상부에서 하부로 갈수록 좁아질 수 있다. 상기 하부 몰딩막(126)의 상부면은 상기 하부 반도체 칩(118)의 상부면과 동일한 평면을 가질 수 있다. 즉, 상기 하부 반도체 칩(118)의 상부면이 외부에 노출될 수 있다. 상기 하부 몰딩막(126)은 상기 칩 범프들(114) 사이를 완전히 채울 수 있다.
상기 하부 반도체 칩(118)의 상부면 상에 하부 열전달막(122)이 제공될 수 있다. 상기 하부 열전달막(122)은 열 매개 물질(Thermal Interface Material; TIM)을 포함할 수 있다.
상기 인터포저(300)는 인터포저 기판(301)을 포함한다. 상기 인터포저 기판(301)은 다층으로 구성된 인쇄회로기판(Printed Circle Board; PCB)일 수 있다. 상세하게, 상기 인터포저 기판(300)은 복수 층의 인터포저 절연막들(미도시)과 상기 인터포저 절연막들 사이에 배치된 인터포저 금속 배선들(미도시)을 포함할 수 있다. 상기 인터포저 절연막들은 상기 인터포저 절연막들 중에서 최하부에 배치된 최하부 인터포저 절연막(301a) 및 상기 인터포저 절연막들 중에서 최상부에 배치된 최상부 인터포저 절연막(301b)을 포함할 수 있다.
상기 인터포저 기판(301)의 하부면에 상기 하부연결 패드들(108)과 마주보는 하부 인터포저 패드들(302)이 배치될 수 있다. 상세하게, 상기 하부 인터포저 패드들(302)은 상기 최하부 인터포저 절연막(301a)에 배치될 수 있다. 상기 하부연결 패드들(108)과 상기 하부 인터포저 패드들(302) 사이를 전기적으로 연결하는 도전 연결부들(318)이 상기 관통홀들(128) 내에 제공될 수 있다. 예를 들어, 상기 도전 연결부들(318)의 일 측은 상기 하부 인터포저 패드들(302)과 접촉될 수 있고, 상기 도전 연결부들(318)의 타 측은 상기 하부연결 패드들(108)과 접촉될 수 있다. 상기 도전 연결부들(318)은 상기 관통홀들(128)의 하부 측벽과 일부 접촉될 수 있다. 이와 달리, 상기 도전 연결부들(318)은 상기 관통홀들(128)의 측벽과 완전히 이격될 수 있다.
도 1 및 도 2a를 참조하면, 상기 최하부 인터포저 절연막(301a)은 제 1 열전달 개구부(312)를 포함할 수 있다. 하부 인터포저 열전달 패드(308)는 상기 최하부 인터포저 절연막(301a)에 배치될 수 있고, 상기 하부 인터포저 열전달 패드(308)의 하부면이 상기 제 1 열전달 개구부(312)에 노출될 수 있다. 상기 하부 인터포저 열전달 패드(308)는 상기 인터포저 기판(301)에 포함된 상기 금속 배선들 중의 일부일 수 있다. 상기 하부 인터포저 열전달 패드(308)는 상기 인터포저 기판(301)의 가장자리 하부에 배치된 상기 하부 인터포저 패드들(302)에 둘러싸일 수 있다. 상기 하부 열전달막(122)은 상기 제 1 열전달 개구부(312)에 제공되어, 상기 하부 인터포저 열전달 패드(308)와 접촉할 수 있다. 상기 하부 열전달막(122)을 상기 제 1 열전달 개구부(312)에 제공하기 위해서, 상기 하부 열전달막(122)의 폭과 상기 제 1 열전달 개구부(312)의 폭은 동일할 수 있다. 상기 제 1 열전달 개구부(312)의 깊이는 상기 하부 열전달막(122)의 두께와 동일하거나 얕은 것이 적합하다. 일 실시예에 따르면, 상기 제 1 열전달 개구부(312)의 깊이는 상기 하부 열전달막(122)의 두께보다 얕아 상기 하부 몰딩막(126)의 상부면과 상기 최하부 인터포저 절연막(301a)의 하부면이 이격될 수 있다. 이와 달리, 도면으로 도시하지 않았지만, 다른 실시예에 따르면, 상기 제 1 열전달 개구부(312)의 깊이는 상기 하부 열전달막(122)의 두께와 동일하여 상기 하부 몰딩막(126)의 상부면과 상기 최하부 인터포저 절연막(301a)의 하부면이 접촉될 수 있다.
도 1 및 도 2b를 참조하면, 상기 최상부 인터포저 절연막(301b)은 제 2 열전달 개구부(316)를 포함할 수 있다. 상부 인터포저 열전달 패드(314)는 상기 최상부 인터포저 절연막(301b)에 배치될 수 있고, 상기 상부 인터포저 열전달 패드(314)의 상부면이 상기 제 2 열전달 개구부(316)에 노출될 수 있다. 상기 상부 인터포저 열전달 패드(314)는 상기 인터포저 금속 배선들 중의 일부일 수 있다. 상기 하부 인터포저 열전달 패드(308)와 상기 상부 인터포저 열전달 패드(314)는 상기 인터포저 절연막들 사이에서 서로 마주보게 배치될 수 있다. 상기 인터포저 기판(301)의 가장자리 상부에 상부 인터포저 패드들(304)이 배치될 수 있다. 상기 상부 인터포저 열전달 패드(314)는 상기 상기 상부 인터포저 패드들(304)에 둘러싸일 수 있다. 상기 상부 인터포저 패드들(304)은 상기 최상부 인터포저 절연막(301b)에 노출될 수 있다.
상기 상부 인터포저 열전달 패드(314) 상에 상기 상부 열전달막(326)이 배치될 수 있다. 상기 상부 열전달막(326)의 폭은 상기 제 2 열전달 개구부(316)의 폭과 동일할 수 있다. 상기 상부 열전달막(326)의 두께는 상기 제 1 열전달 개구부(312)의 깊이보다 두꺼운 것이 적합하다.
상부 패키지(500)는 상부 패키지 기판(502), 상부 반도체 칩(508), 및 상기 상부 반도체 칩(508)을 덮는 상부 몰딩막(528)을 포함한다.
상기 상부 패키지 기판(502)은 인쇄회로기판(PCB)일 수 있다. 상기 상부 패키지 기판(502)은 상기 하부 패키지 기판(102)과 같이 복수 층의 절연막들(미도시)과 상기 절연막들 사이에 배치된 내부 배선들(미도시)을 포함할 수 있다. 상기 상부 패키지 기판(502)의 가장자리 하부면에 상부 솔더 패드들(504)이 배치될 수 있다. 상기 상부 솔더 패드들(504)의 하부면에 상부 솔더볼들(516)이 부착될 수 있고, 상기 상부 솔더볼들(516)은 상기 상부 인터포저 패드들(304)과 접촉될 수 있다. 이에 따라, 상기 상부 패키지(500)는 상기 인터포저(300)를 통해 상기 하부 패키지(100)와 전기적으로 연결될 수 있다.
상기 상부 패키지 기판(502)은 상기 상부 패키지 기판(502)의 하부면이 리세스 되어 형성된 제 3 열전달 개구부(518)를 포함한다. 상기 제 3 열전달 개구부(518)는 상기 상부 솔더볼들(516) 사이의 상기 상부 패키지 기판(502)의 중심부에 배치될 수 있다. 상기 절연막들 사이에 상부 패키지 열전달 패드(522)가 배치될 수 있다. 상기 상부 패키지 열전달 패드(522)는 상기 상부 패키지 기판(502)에 포함된 상기 내부 배선들 중 하나일 수 있다. 상기 상부 패키지 열전달 패드(522)의 하부면은 상기 제 3 열전달 개구부(518)에 노출될 수 있다. 상기 인터포저 기판(301)의 상기 상부 인터포저 열전달 패드(314) 상에 배치된 상기 상부 열전달막(326)은 상기 제 3 열전달 개구부(518)에 제공되어 상기 상부 패키지 열전달 패드(522)와 접촉할 수 있다. 상기 상부 열전달막(326)을 상기 제 3 열전달 개구부(518)에 제공하기 위해서, 상기 상부 열전달막(326)의 폭과 상기 제 3 열전달 개구부(518)의 폭은 동일할 수 있다. 또한, 상기 상부 열전달막(326)의 두께는 상기 제 2 열전달 개구부(316)의 깊이 및 상기 제 3 열전달 개구부(518)의 깊이의 합과 동일하거나 더 두꺼운 것이 적합하다.
상기 상부 패키지 기판(502) 상에 상기 상부 반도체 칩(508)이 배치될 수 있다. 상기 상부 반도체 칩(508)은 접착막(509)에 의해 상기 상부 패키지 기판(502) 상부면에 접착될 수 있다. 상기 상부 반도체 칩(508)은 예를 들어, 마이크로 프로세서 같은 로직 소자 또는 메모리 소자일 수 있다. 이와 달리, 상기 상부 반도체 칩(508)은 메모리 소자와 로직 소자를 포함할 수 있다. 상기 상부 반도체 칩(508) 상에 본딩 패드들(512)이 배치될 수 있다. 상기 상부 패키지 기판(502)의 상부면에 와이어 패드들(506)이 배치될 수 있다. 상기 본딩 패드(512)는 본딩 와이어(514)를 통해 상기 와이어 패드(506)와 연결될 수 있다. 따라서, 상기 상부 반도체 칩(508)은 상기 본딩 와이어(514)를 통해서 상기 상부 패키지 기판(502)과 전기적으로 연결될 수 있다.
본 발명의 실시예들에 따르면, 상기 하부 반도체 칩(118)에서 발생된 열은 상기 하부 열전달막(122)을 통해 상기 하부 인터포저 열전달 패드(308)에 전달되어 상기 인터포저 기판(301)으로 방출되고, 이어서 상기 상부 인터포저 열전달 패드(314)와 접촉된 상기 상부 열전달막(326)을 통해 상기 상부 패키지 열전달 패드(522)에 전달되어 상기 상부 패키지 기판(502)으로 방출될 수 있다. 따라서, 반도체 패키지의 열 방출 특성이 향상될 수 있다.
아울러, 상기 하부 패키지(100)와 상기 상부 패키지(500) 사이에 인터포저(300)를 제공하여 상기 상부 패키지(500)의 상기 상부 솔더볼들(516)은 크기의 제약을 받지 않고 상기 인터포저(300) 상에 적층되어 상기 하부 패키지(100)와 전기적으로 연결될 수 있다.
다른 한편, 본 발명의 제 2 실시예에 따른 도 3을 참조하면, 상기 하부 열전달막(122)은 상기 상부 인터포저 열전달 패드(314)와 접촉될 수 있다. 상세하게, 상기 제 1 열전달 개구부(312)는 상기 상부 인터포저 열전달 패드(314)의 하부면이 노출되게 형성되고, 상기 하부 열전달막(122)은 상기 제 1 열전달 개구부(312)에 제공되어 상기 상부 인터포저 열전달 패드(314)와 직접적으로 접촉할 수 있다.
도 4는 본 발명의 제 3 실시예에 따른 반도체 패키지를 나타낸 단면도이다. 도 5는 본 발명의 제 4 실시예에 따른 반도체 패키지를 나타낸 단면도이다. 설명의 간결함을 위해, 도 4 및 도 5에 도시된 제 3 및 제 4 실시예들에서, 제 1 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 4 및 도 5를 참조하면, 언더필 수지막(324)은 상기 하부 패키지 기판(102)의 상부면과 상기 인터포저 기판(301)의 하부면 사이를 완전히 채우도록 형성될 수 있다. 이에 따라, 상기 도전 연결부(318)와 상기 언더필 수지막(324) 사이의 경계면은 완전히 접촉될 수 있다.
도 6은 본 발명의 제 5 실시예에 따른 반도체 패키지를 나타낸 단면도이다. 도 7a는 본 발명의 제 5 실시예에 따른 인터포저 기판의 하부면을 나타낸 평면도이다. 도 7b는 본 발명의 제 5 실시예에 따른 인터포저 기판의 상부면을 나타낸 평면도이다. 설명의 간결함을 위해, 도 6에 도시된 제 5 실시예에서, 제 1 실시예와 실질적으로 동일한 구성요소에 대해서는 동일한 도면부호를 사용하며, 해당 구성 요소에 대한 설명은 생략하기로 한다.
도 6 및 도 7a를 참조하면, 상기 언더필 수지막(324)은 상기 하부 패키지 기판(102)의 상부면과 상기 인터포저 기판(301)의 하부면 사이를 완전히 채우도록 형성될 수 있다. 상기 하부 반도체 칩(118) 상부면에 형성된 상기 하부 열전달막(122)은 상기 하부 인터포저 열전달 패드(308)와 접촉될 수 있다.
도 6 및 도 7b를 참조하면, 상기 인터포저 기판(301)의 상부 전면 상에 상기 상부 인터포저 패드들(304)이 배치될 수 있다. 그리고, 상기 상부 패키지 기판(502)의 하부 전면 상에 상기 상부 솔더 패드들(504)이 배치될 수 있다. 상기 상부 인터포저 패드들(304)과 상기 상부 솔더 패드들(504)은 서로 마주보며 배치되며, 상기 상부 인터포저 패드들(304) 및 상기 상부 솔더 패드들(504) 사이에 상기 상부 솔더볼들(516)이 제공될 수 있다. 상기 상부 솔더볼들(516)의 일 측은 상기 상부 인터포저 패드들(304)과 전기적으로 접촉되며, 상기 상부 솔더볼들(516)의 타 측은 상기 상부 솔더 패드들(504)과 전기적으로 접촉된다.
도 8a 내지 도 8g는 본 발명의 실시예들에 따른 반도체 패키지의 제조 방법을 나타낸 단면도들이다.
도 8a를 참조하면, 하부 패키지 기판(102)을 준비한다. 상기 하부 패키지 기판(102)은 인쇄회로기판(Printed Circle Board; PCB)일 수 있다. 상기 하부 패키지 기판(102)은 복수 층의 절연막들(104)과 상기 절연막들(104) 사이에 배치된 내부 배선들(106)을 포함할 수 있다. 상기 하부 패키지 기판(102)의 가장자리 상부면에 하부연결 패드들(108)이 배치될 수 있다. 상기 하부 패키지 기판(102)의 중심부 상부면에 칩 패드들(112)이 배치될 수 있다. 그리고, 상기 하부 패키지 기판(102)의 하부면에 하부 솔더 패드들(109)이 배치될 수 있다.
상기 칩 패드들(112) 상에 칩 범프들(114)이 형성될 수 있다. 상기 칩 범프들(114)은 스크린 프린트 기술, 잉크젯 기술 또는 솔더링 기술 등을 이용하여 형성될 수 있다. 상기 하부연결 패드들(108) 상에 하부 도전 연결부들(116)을 형성할 수 있다. 상기 하부 도전 연결부들(116)은 스크린 프린트 기술, 잉크젯 기술 또는 솔더링 기술 등을 이용하여 형성될 수 있다. 상기 칩 범프들(114)과 상기 하부 도전 연결부들(116)은 동시에 형성될 수 있다. 이러한 경우, 상기 칩 범프들(114)과 상기 하부 도전 연결부들(116)은 동일한 크기를 갖도록 형성될 수 있다.
상기 칩 범프들(114) 상에 하부 반도체 칩(118)이 부착될 수 있다. 이와 달리, 상기 칩 범프들(114)은 상기 하부 반도체 칩(118)의 하부면에 형성될 수 있다. 상기 칩 범프들(114)은 상기 칩 패드들(112) 상에 부착되어 상기 하부 반도체 칩(118)이 플립 칩 본딩 방식으로 실장될 수 있다. 이에 따라, 상기 하부 반도체 칩(118)은 상기 칩 범프들(114)을 통하여 상기 하부 패키지 기판(102)과 전기적으로 연결될 수 있다. 상기 하부 반도체 칩(118)은 예를 들어, 마이크로 프로세서 같은 로직 소자 또는 메모리 소자일 수 있다. 이와 달리, 상기 하부 반도체 칩(118)은 메모리 소자와 로직 소자를 포함할 수 있다.
상기 하부 반도체 칩(118) 상에 하부 열전달막(122)이 형성된다. 상기 하부 열전달막(122)은 페이스트(paste) 방식, 잉크젯 프린팅 방식, 또는 스핀 코팅 방식 등으로 형성될 수 있다. 상기 하부 열전달막(122)은 열 매개 물질(Thermal Interface Material; TIM)을 포함할 수 있다. 상기 열 매개 물질은 열전도성 물질을 포함하며 예를 들어, 열 그리스(thermal grease), 반응성 화합물, 엘라스토머(elastomer), 또는 접착필름일 수 있다.
도 8b 및 도 8c를 참조하면, 인터포저 (300)를 준비하고, 상기 하부 반도체 칩(118)이 형성된 상기 하부 패키지 기판(102) 상에 상기 인터포저(300)를 적층한다.
상기 인터포저(300)는 인터포저 기판(301)을 포함한다. 상기 인터포저 기판(301)은 다층으로 구성된 인쇄회로기판(Printed Circle Board; PCB)일 수 있다. 상세하게, 상기 인터포저 기판(301)은 복수 층의 인터포저 절연막들(미도시)과 상기 인터포저 절연막들 사이에 배치된 인터포저 금속 배선들(미도시)을 포함할 수 있다. 상기 인터포저 기판(301)의 가장자리 하부면에 하부 인터포저 패드들(302)이 배치될 수 있고, 상기 인터포저 기판(300)의 가장자리 상부면에 상부 인터포저 패드들(304)이 배치될 수 있다. 상기 하부 인터포저 패드들(302) 상에 상부 도전 연결부들(306)이 부착될 수 있다.
상기 인터포저 절연막들은 상기 인터포저 절연막들 중에서 최하부에 배치된 최하부 인터포저 절연막(301a)을 포함할 수 있다. 상기 최하부 인터포저 절연막(301a)의 일부를 식각하여 하부 인터포저 열전달 패드(308)의 하부면을 노출시키는 제 1 열전달 개구부(312)를 형성할 수 있다. 상기 제 1 열전달 개구부(312)는 상기 하부 열전달막(122)과 동일하거나 더 큰 폭을 갖도록 형성될 수 있다. 상기 하부 인터포저 열전달 패드(308)는 상기 인터포저 금속 배선들 중의 일부일 수 있다. 상기 하부 인터포저 열전달 패드(308)는 구리(Cu)를 포함할 수 있다.
상기 인터포저 절연막들은 상기 인터포저 절연막들 중에서 최상부에 배치된 최상부 인터포저 절연막(301b)을 포함할 수 있다. 상기 최상부 인터포저 절연막(301b)의 일부를 식각하여 상부 인터포저 열전달 패드(314)의 상부면을 노출시키는 제 2 열전달 개구부(316)를 형성할 수 있다. 상기 상부 인터포저 열전달 패드(314)는 상기 인터포저 금속 배선들 중의 일부로, 상기 하부 인터포저 열전달 패드(308)와 동일한 물질로 이루어질 수 있다.
상기 하부 열전달막(122)은 상기 제 1 열전달 개구부(312)에 삽입되어 상기 하부 인터포저 열전달 패드(308)와 접촉될 수 있다. 그리고, 상기 하부 패키지 기판(102) 상에 상기 인터포저 기판(300)을 적층하기 위해 상기 하부 도전 연결부들(116)과 상기 상부 도전 연결부들(306)을 전기적으로 결합시킨다. 상세하게, 상기 하부 도전 연결부들(116)과 상기 상부 도전 연결부들(306)을 마주보게 부착시키고 리플로우 공정을 진행하여, 상기 하부 도전 연결부들(116)과 상기 상부 도전 연결부들(306)이 용융될 수 있다. 따라서, 도전 연결부(318)가 형성될 수 있다.
도 8d를 참조하면, 상기 하부 패키지 기판(102)과 상기 인터포저 기판(301) 사이의 공간을 언더필 수지막(324)으로 채울 수 있다. 상기 언더필 수지막(324)은 상기 하부 패키지 기판(102)과 상기 인터포저 기판(301) 사이에 언더필 수지액(미도시)을 공급하고, 상기 언더필 수지액을 경화하여 형성될 수 있다. 상기 언더필 수지액은 흐름성이 매우 좋아, 상기 하부 패키지 기판(102)과 상기 인터포저 기판(301) 사이의 공간, 상기 칩 범프들(114) 사이의 공간, 및 상기 도전 연결부들(318) 사이의 공간을 빠르게 채울 수 있다.
본 발명의 반도체 패키지의 제조 방법은 레이저 드릴링 공정(Laser Drilling Process) 없이 상기 하부 패키지 기판(102)과 상기 인터포저(300)를 전기적으로 연결할 수 있다. 따라서, 패키지 공정 절차를 줄여 공정비용이 절감될 수 있다.
도 8e를 참조하면, 상기 하부 솔더 패드들(109)에 하부 솔더볼들(124)을 부착한다. 그리고, 상기 하부 패키지 기판(102) 상에 실장된 하부 반도체 칩들(118)이 하나의 단위 패키지 별로 분리될 수 있도록 상기 하부 패키지 기판(102)을 절단하다. 상기 하부 패키지 기판(102)의 절단공정으로, 하나의 하부 패키지 기판(102)에서 상기 인터포저(300)가 적층된 다수의 하부 패키지들(100)이 형성될 수 있다.
도 8f를 참조하면, 상기 상부 인터포저 열전달 패드(314) 상에 상부 열전달막(326)을 형성한다. 상기 상부 열전달막(326)은 페이스트(paste) 방식, 잉크젯 프린팅 방식, 또는 스핀 코팅 방식 등으로 형성될 수 있다. 상기 상부 열전달막(326)은 열 매개 물질(Thermal Interface Material; TIM)을 포함할 수 있다. 상기 상부 열전달막(326)은 상기 열 매개 물질은 열전도성 물질을 포함하며 예를 들어, 열 그리스(thermal grease), 반응성 화합물, 엘라스토머(elastomer), 또는 접착필름일 수 있다. 상기 상부 열전달막(326)은 상기 제 2 열전달 개구부(316)의 깊이보다 두껍게 형성되어, 상기 상부 열전달막(326)이 상기 인터포저 기판(301)으로부터 돌출될 수 있다.
도 8g 및 도 4를 참조하면, 상기 인터포저(300) 상에 상부 패키지(500)를 적층한다.
상기 상부 패키지(500)는 상부 패키지 기판(502), 상부 반도체 칩(508), 및 상기 상부 반도체 칩(508)을 덮는 상부 몰딩막(528)을 포함한다.
상기 상부 패키지 기판(502)은 인쇄회로기판(PCB)일 수 있다. 상기 상부 패키지 기판(502)은 상기 하부 패키지 기판(102)과 같이 복수 층의 절연막들(미도시)과 상기 절연막들 사이에 배치된 내부 배선들(미도시)을 포함할 수 있다. 상기 상부 패키지 기판(502)의 가장자리 하부면에 상부 솔더 패드들(504)이 배치될 수 있다. 상기 상부 솔더 패드들(504)의 하부면에 상부 솔더볼들(516)이 부착될 수 있다.
상기 상부 패키지 기판(502)의 하부면의 일부분을 식각하여 제 3 열전달 개구부(518)를 형성한다. 상기 제 3 열전달 개구부(518)는 상기 상부 솔더볼들(516) 사이의 상기 상부 패키지 기판(502) 중심부에 형성될 수 있다. 상기 제 3 열전달 개구부(518)는 상기 상부 열전달막(326)과 동일한 폭을 갖도록 형성될 수 있다. 상기 제 3 열전달 개구부(518)는 상기 상부 패키지 기판(502) 내에 배치된 상부 패키지 열전달 패드(522)의 하부면을 노출시킬 수 있다. 상기 상부 패키지 열전달 패드(522)는 상기 상부 패키지 기판(502)에 포함된 상기 내부 배선들 중 하나일 수 있다.
상기 상부 열전달막(326)을 상기 제 3 열전달 개구부(518)에 제공하여 상기 상부 열전달막(326)과 상기 상부 패키지 열전달 패드(522)이 접촉될 수 있다. 그리고, 상기 상부 솔더볼들(516)을 상기 상부 인터포저 패드들(304)과 전기적으로 접촉시킨다. 이에 따라, 상기 상부 패키지(500)는 상기 인터포저 (300)를 통해 상기 하부 패키지(100)와 전기적으로 연결될 수 있다.
도 9는 본 발명의 실시예들에 따른 반도체 패키지들을 포함하는 전자 장치의 예를 보여주는 블럭도이다. 도 10은 본 발명의 실시예들에 따른 반도체 패키지들을 포함하는 메모리 시스템의 예를 보여주는 블럭도이다.
도 9를 참조하면, 전자 시스템(2000)은 제어기(2100), 입출력 장치(2200) 및 기억 장치(2300)를 포함할 수 있다. 상기 제어기(2100), 입출력 장치(2200) 및 기억 장치(2300)는 버스(2500, bus)를 통하여 결합될 수 있다. 상기 버스(2500)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(2100)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로컨트롤러, 그리고 이들과 동일한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(2100) 및 기억 장치(2300)는 본 발명의 실시예들에 따른 반도체 패키지들을 포함할 수 있다. 상기 입출력 장치(2200)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(2300)는 데이터를 저장하는 장치이다. 상기 기억 장치(2300)는 데이터 및/또는 상기 제어기(2100)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(2300)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(2300)는 플래시 메모리로 형성될 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 기술이 적용된 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(2000)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다. 상기 전자 시스템(2000)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(2400)를 더 포함할 수 있다. 상기 인터페이스(2400)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(2400)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 그리고, 도시되지 않았지만, 상기 전자 시스템(2000)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
상기 전자 시스템(2000)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 상기 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 상기 전자 시스템(2000)이 무선 통신을 수행할 수 있는 장비인 경우에, 상기 전자 시스템(2000)은 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000과 같은 3세대 통신 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
도 10을 참조하면, 메모리 카드(2400)는 비휘발성 기억 소자(2410) 및 메모리 제어기(2420)를 포함할 수 있다. 상기 비휘발성 기억 장치(2410) 및 상기 메모리 제어기(2420)는 데이터를 저장하거나 저장된 데이터를 판독할 수 있다. 상기 비휘발성 기억 장치(2410)는 본 발명의 실시예들에 따른 반도체 패키지(1100)를 포함할 수 있다. 상기 메모리 제어기(2420)는 호스트(host)의 판독/쓰기 요청에 응답하여 저장된 데이터를 독출하거나, 데이터를 저장하도록 상기 플래쉬 기억 장치(2410)를 제어할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 하부 패키지 118: 하부 반도체 칩
122: 하부 열전달막 300: 인터포저
308: 하부 인터포저 열전달 패드 312: 제 1 열전달 개구부
314: 상부 인터포저 열전달 패드 316: 제 2 열전달 개구부
318: 도전 연결부 326: 상부 열전달막
500: 상부 패키지 508: 상부 반도체 칩
522: 상부 패키지 열전달 패드

Claims (10)

  1. 하부 패키지 기판과 상기 하부 패키지 기판 상에 배치된 하부 반도체 칩, 및 상기 하부 반도체 칩 상에 배치된 하부 열전달막을 포함하는 하부 패키지;
    상기 하부 패키지 상에 적층되고, 인터포저 기판, 상기 인터포저 기판의 하부면이 리세스되어 형성된 제 1 열전달 개구부, 상기 인터포저 기판의 상부면이 리세스되어 형성된 제 2 열전달 개구부에 노출되는 상부 인터포저 열전달 패드, 및 상기 상부 인터포저 열전달 패드 상에 배치된 상부 열전달막을 포함하는 인터포저; 및
    상기 인터포저 상에 적층되고, 상부 패키지 기판, 상기 상부 패키지 기판의 하부면이 리세스되어 형성된 제 3 열전달 개구부에 노출되는 상부 패키지 열전달 패드 및 상기 상부 패키지 기판 상에 배치된 상부 반도체 칩을 포함하는 상부 패키지를 포함하되,
    상기 하부 열전달막은 상기 제 1 열전달 개구부에 제공되어 상기 상부 인터포저 열전달 패드와 접촉하고, 상기 상부 열전달막은 상기 제 3 열전달 개구부에 제공되어 상기 상부 패키지 열전달 패드와 접촉하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 상부 인터포저 열전달 패드와 이격되어 배치되며, 상기 제 1 열전달 개구부에 노출되는 하부 인터포저 열전달 패드를 더 포함하고, 상기 하부 인터포저 열전달 패드는 상기 하부 열전달막과 접촉하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 하부 패키지와 상기 인터포저 사이에 개재되어 상기 하부 패키지와 상기 인터포저를 전기적으로 연결하는 도전 연결부들을 더 포함하는 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 하부 패키지와 상기 인터포저 사이를 채우고 상기 도전 연결부들과 접촉하는 언더필 수지막을 포함하는 반도체 패키지.
  5. 제 3 항에 있어서,
    상기 하부 패키지 기판 상에 상기 하부 반도체 칩을 덮도록 형성된 하부 몰딩막을 포함하되,
    상기 하부 몰딩막은 관통홀들을 포함하고, 상기 관통홀들 내에 상기 도전 연결부들이 배치되는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 인터포저 기판은 복수 개의 절연막들과 상기 절연막들 사이에 배치된 내부 배선들을 갖는 인쇄회로기판인 반도체 패키지.
  7. 제 1 항에 있어서,
    상기 하부 열전달막은 상기 제 1 열전달 개구부의 깊이와 동일하거나 더 두꺼운 두께를 갖는 반도체 패키지.
  8. 제 1 항에 있어서,
    상기 상부 열전달막은 상기 제 2 열전달 개구부의 깊이 및 상기 제 3 열전달 개구부의 깊이 합과 동일하거나 더 두꺼운 두께를 갖는 반도체 패키지.
  9. 하부 패키지 기판 상에 하부 도전 연결부들을 형성하는 것;
    상기 하부 도전 연결부들이 형성된 상기 하부 패키지 기판 상에 하부 반도체 칩을 실장하는 것;
    상기 하부 반도체 칩 상에 하부 열전달막을 형성하는 것;
    인터포저 기판과 상기 인터포저 기판의 인터포저 기판 하부면에 부착된 상부 도전 연결부들을 포함하는 인터포저를 상기 상부 도전 연결부들이 상기 하부 도전 연결부들과 부착되도록 상기 하부 반도체 칩 상에 적층하고, 상기 하부 도전 연결부들과 상기 상부 도전 연결부들에 리플로우 공정을 실시하여 도전 연결부들을 형성하는 것;
    상기 하부 패키지 기판과 상기 인터포저 기판 사이에 언더필 수지막을 형성하는 것; 및
    상기 인터포저 상에 상부 패키지를 적층하는 것을 포함하는 반도체 패키지의 제조 방법.
  10. 제 9 항에 있어서,
    상기 인터포저를 상기 하부 반도체 칩 상에 적층하기 전에,
    상기 인터포저 기판의 하부면 일부를 식각하여 하부 인터포저 열전달 패드를 노출시키는 제 1 열전달 개구부를 형성하는 것; 및
    상기 인터포저 기판의 상부면 일부를 식각하여 상부 인터포저 열전달 패드를 노출시키는 제 2 열전달 개구부를 형성하는 것을 더 포함하는 반도체 패키지의 제조 방법.

KR1020130112739A 2013-09-23 2013-09-23 반도체 패키지 및 이의 제조 방법 KR102134133B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130112739A KR102134133B1 (ko) 2013-09-23 2013-09-23 반도체 패키지 및 이의 제조 방법
US14/493,379 US9252031B2 (en) 2013-09-23 2014-09-23 Semiconductor package and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130112739A KR102134133B1 (ko) 2013-09-23 2013-09-23 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150033133A true KR20150033133A (ko) 2015-04-01
KR102134133B1 KR102134133B1 (ko) 2020-07-16

Family

ID=52690226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130112739A KR102134133B1 (ko) 2013-09-23 2013-09-23 반도체 패키지 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9252031B2 (ko)
KR (1) KR102134133B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121774B2 (en) 2015-08-03 2018-11-06 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor package
KR20200011007A (ko) * 2018-06-29 2020-01-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 제어 가능한 스탠드오프를 갖는 팬-아웃 패키지
KR20200037066A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬-아웃 패키지 및 그 형성 방법
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102245770B1 (ko) * 2013-10-29 2021-04-28 삼성전자주식회사 반도체 패키지 장치
KR20150096949A (ko) * 2014-02-17 2015-08-26 삼성전자주식회사 반도체 패키지 및 그의 형성방법
KR102372300B1 (ko) * 2015-11-26 2022-03-08 삼성전자주식회사 스택 패키지 및 그 제조 방법
WO2017111903A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Integrating system in package (sip) with input/output (io) board for platform miniaturization
KR102595276B1 (ko) * 2016-01-14 2023-10-31 삼성전자주식회사 반도체 패키지
KR102255758B1 (ko) * 2017-04-26 2021-05-26 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US10757800B1 (en) 2017-06-22 2020-08-25 Flex Ltd. Stripline transmission lines with cross-hatched pattern return plane, where the striplines do not overlap any intersections in the cross-hatched pattern
US10438930B2 (en) * 2017-06-30 2019-10-08 Intel Corporation Package on package thermal transfer systems and methods
KR102358323B1 (ko) * 2017-07-17 2022-02-04 삼성전자주식회사 반도체 패키지
US11978727B2 (en) 2017-09-28 2024-05-07 Intel Corporation Package on active silicon semiconductor packages
KR102427557B1 (ko) * 2017-09-29 2022-08-01 삼성전자주식회사 반도체 패키지
US10916529B2 (en) * 2018-03-29 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Electronics card including multi-chip module
KR102448248B1 (ko) * 2018-05-24 2022-09-27 삼성전자주식회사 Pop형 반도체 패키지 및 그 제조 방법
US11224117B1 (en) 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US10964660B1 (en) 2018-11-20 2021-03-30 Flex Ltd. Use of adhesive films for 3D pick and place assembly of electronic components
US10896877B1 (en) * 2018-12-14 2021-01-19 Flex Ltd. System in package with double side mounted board
JP2020167181A (ja) * 2019-03-28 2020-10-08 株式会社デンソー 電子装置
KR20210096497A (ko) 2020-01-28 2021-08-05 삼성전자주식회사 방열 구조체를 포함한 반도체 패키지
US11183765B2 (en) 2020-02-05 2021-11-23 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
US11101840B1 (en) * 2020-02-05 2021-08-24 Samsung Electro-Mechanics Co., Ltd. Chip radio frequency package and radio frequency module
DE102021109974A1 (de) * 2020-04-27 2021-10-28 At & S Austria Technologie & Systemtechnik Aktiengesellschaft Bauteilträger mit einem eingebetteten wärmeleitfähigen Block und Herstellungsverfahren
KR20220019148A (ko) * 2020-08-06 2022-02-16 삼성전자주식회사 반도체 패키지
WO2022190316A1 (ja) * 2021-03-11 2022-09-15 株式会社メイコー 記憶装置及び記憶装置モジュール

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130076899A (ko) * 2010-12-16 2013-07-08 인텔 코포레이션 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8089143B2 (en) 2005-02-10 2012-01-03 Stats Chippac Ltd. Integrated circuit package system using interposer
KR20070027190A (ko) 2005-09-06 2007-03-09 삼성전자주식회사 스페이서 기판을 갖는 적층 패키지
KR100840788B1 (ko) 2006-12-05 2008-06-23 삼성전자주식회사 칩 적층 패키지 및 그 제조 방법
US7608921B2 (en) 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
KR100865125B1 (ko) 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP2009038192A (ja) 2007-08-01 2009-02-19 Alps Electric Co Ltd 半導体装置の製造方法およびインターポーザ
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
KR100961311B1 (ko) 2008-02-25 2010-06-04 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR20090123680A (ko) 2008-05-28 2009-12-02 주식회사 하이닉스반도체 적층 반도체 패키지
KR20120031817A (ko) 2010-09-27 2012-04-04 하나 마이크론(주) 반도체 칩 내장 기판 및 이를 포함하는 적층 반도체 패키지
KR101817159B1 (ko) 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
KR20130007049A (ko) 2011-06-28 2013-01-18 삼성전자주식회사 쓰루 실리콘 비아를 이용한 패키지 온 패키지
US8884425B1 (en) * 2013-05-10 2014-11-11 Futurewei Technologies, Inc. Thermal management in 2.5 D semiconductor packaging
KR102245770B1 (ko) * 2013-10-29 2021-04-28 삼성전자주식회사 반도체 패키지 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130076899A (ko) * 2010-12-16 2013-07-08 인텔 코포레이션 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121774B2 (en) 2015-08-03 2018-11-06 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor package
KR20200011007A (ko) * 2018-06-29 2020-01-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 제어 가능한 스탠드오프를 갖는 팬-아웃 패키지
US11075151B2 (en) 2018-06-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
US11854955B2 (en) 2018-06-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package with controllable standoff
KR20200037066A (ko) * 2018-09-28 2020-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬-아웃 패키지 및 그 형성 방법
US11164754B2 (en) 2018-09-28 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out packages and methods of forming the same
KR20220045950A (ko) * 2018-09-28 2022-04-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 팬-아웃 패키지 및 그 형성 방법

Also Published As

Publication number Publication date
US9252031B2 (en) 2016-02-02
KR102134133B1 (ko) 2020-07-16
US20150084170A1 (en) 2015-03-26

Similar Documents

Publication Publication Date Title
KR102134133B1 (ko) 반도체 패키지 및 이의 제조 방법
KR102157551B1 (ko) 반도체 패키지 및 그 제조 방법
KR102198858B1 (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US9620484B2 (en) Semiconductor package devices including interposer openings for heat transfer member
US10192855B2 (en) Semiconductor package and electronic device having heat dissipation pattern and/or heat conducting line
US9324696B2 (en) Package-on-package devices, methods of fabricating the same, and semiconductor packages
JP6564565B2 (ja) 半導体パッケージ及びその製造方法
KR102243285B1 (ko) 반도체 패키지
US9356002B2 (en) Semiconductor package and method for manufacturing the same
JP2015530757A (ja) パッケージ基板にダイを含むスタックダイパッケージ
US8981543B2 (en) Semiconductor package and method of forming the same
KR20140135496A (ko) 반도체 패키지 장치
KR102076050B1 (ko) 적층형 반도체 패키지
KR102103375B1 (ko) 반도체 패키지
KR20150070749A (ko) 반도체 패키지 및 이의 제조 방법
KR20130007371A (ko) 반도체 패키지
KR20130082298A (ko) 패키지 온 패키지 장치의 제조 방법 및 이에 의해 제조된 장치
KR20160044685A (ko) 반도체 패키지 및 그 제조 방법
KR20160023975A (ko) 반도체 패키지
KR20090025908A (ko) 적층형 반도체 패키지를 갖는 전자 장치 및 그 형성방법
US9373574B2 (en) Semiconductor packages and methods of forming the same
KR20160057780A (ko) 반도체 패키지 및 그 제조방법
KR20150014701A (ko) 반도체 패키지 및 이의 제조 방법
KR20150053128A (ko) 반도체 패키지 및 이의 제조 방법
US20160086912A1 (en) Methods for semiconductor package

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right