KR20150015954A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20150015954A
KR20150015954A KR1020130092052A KR20130092052A KR20150015954A KR 20150015954 A KR20150015954 A KR 20150015954A KR 1020130092052 A KR1020130092052 A KR 1020130092052A KR 20130092052 A KR20130092052 A KR 20130092052A KR 20150015954 A KR20150015954 A KR 20150015954A
Authority
KR
South Korea
Prior art keywords
cell information
cell
thin film
power line
film transistor
Prior art date
Application number
KR1020130092052A
Other languages
English (en)
Other versions
KR102057971B1 (ko
Inventor
곽영선
이원희
박현도
박희범
이능범
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130092052A priority Critical patent/KR102057971B1/ko
Priority to CN201410050930.8A priority patent/CN104345487B/zh
Publication of KR20150015954A publication Critical patent/KR20150015954A/ko
Application granted granted Critical
Publication of KR102057971B1 publication Critical patent/KR102057971B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 주사선 및 상기 복수의 화소에 연결되어 있는 복수의 데이터선을 포함하는 표시부, 상기 복수의 주사선에 게이트 온 전압을 순차적으로 인가하는 주사 구동부, 상기 게이트 온 전압에 대응하여 상기 복수의 데이터선에 데이터 신호를 인가하는 데이터 구동부, 입력된 영상 신호 및 동기 신호에 따라 영상 데이터 신호를 생성하여 상기 데이터 구동부에 전달하는 신호 제어부, 및 상기 복수의 화소를 포함하는 표시 기판의 제조 공정상에서의 위치를 지시하는 셀 정보를 상기 신호 제어부에 제공하는 셀 정보 제공부를 포함하고, 상기 신호 제어부는 복수의 셀 기준 데이터를 포함하고, 상기 복수의 셀 기준 데이터 중에서 상기 셀 정보에 대응하는 셀 기준 데이터를 선택하고, 선택된 셀 기준 데이터를 기반으로 상기 영상 데이터 신호를 생성한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 생산 공정의 산포를 개선할 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.
표시 장치 중 대표적인 액정 표시 장치(liquid crystal display, LCD)는 화소 전극이 구비된 박막 트랜지스터 표시판, 공통 전극이 구비된 공통 전극 표시판 및 두 표시판 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 화소 전극은 행렬의 형태로 배열되고 박막 트랜지스터(thin film transistor, TFT) 등 스위칭 소자에 연결되어 한 행씩 차례로 데이터 전압을 인가 받는다. 공통 전극은 공통 전극 표시판의 전면에 걸쳐 형성되고 공통 전압을 인가 받는다. 화소 전극과 공통 전극 및 그 사이의 액정층은 회로적으로 볼 때 액정 커패시터를 이루며, 액정 커패시터는 이에 연결된 스위칭 소자와 함께 화소를 이루는 기본 단위가 된다. 이러한 액정 표시 장치에서는 두 전극에 전압을 인가하여 액정층에 전계를 생성하고, 이 전계의 세기를 조절하여 액정층을 통과하는 빛의 투과율을 조절함으로써 원하는 화상을 얻는다.
일반적으로, 박막 트랜지스터 표시판의 제조 공정은 세정(cleaning), 증착(deposition), 노광(photolithography), 식각(etching), PR 제거(photo resist strip), 검사(inspection) 등의 단위 공정을 포함한다. 이러한 단위 공정이 반복적으로 진행되어 박막 트랜지스터 표시판의 화소 전극, 박막 트랜지스터 등이 형성된다. 이러한 박막 트랜지스터 표시판의 제조 공정에서 액정 표시 장치의 고유 감마 특성이 결정된다.
특히, 박막 트랜지스터 표시판의 제조 공정은 하나의 대형 기판을 구획하여 다수의 박막 트랜지스터 표시판을 형성시키는 방식으로 이루어진다. 이때, 설비의 제약으로 대형 기판 전체에 노광량이 일정하게 조사되지 않는다. 즉, 하나의 대형 기판에서 제조된 박막 트랜지스터 표시판 간의 노광량의 편차가 발생한다. 노광량의 편차는 액정 표시 장치들 간의 화질 특성의 편차를 유발하게 된다.
본 발명이 해결하고자 하는 기술적 과제는 생산 공정의 산포를 개선하여 표시 장치들 간의 화질 특성의 편차를 개선할 수 있는 표시 장치 및 그 구동 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 주사선 및 상기 복수의 화소에 연결되어 있는 복수의 데이터선을 포함하는 표시부, 상기 복수의 주사선에 게이트 온 전압을 순차적으로 인가하는 주사 구동부, 상기 게이트 온 전압에 대응하여 상기 복수의 데이터선에 데이터 신호를 인가하는 데이터 구동부, 입력된 영상 신호 및 동기 신호에 따라 영상 데이터 신호를 생성하여 상기 데이터 구동부에 전달하는 신호 제어부, 및 상기 복수의 화소를 포함하는 표시 기판의 제조 공정상에서의 위치를 지시하는 셀 정보를 상기 신호 제어부에 제공하는 셀 정보 제공부를 포함하고, 상기 신호 제어부는 복수의 셀 기준 데이터를 포함하고, 상기 복수의 셀 기준 데이터 중에서 상기 셀 정보에 대응하는 셀 기준 데이터를 선택하고, 선택된 셀 기준 데이터를 기반으로 상기 영상 데이터 신호를 생성한다.
상기 복수의 셀 기준 데이터 각각은 정해진 수효의 계조 각각에 대응하는 영상 데이터 신호 값을 포함할 수 있다.
상기 복수의 화소를 포함하는 표시 기판은 액정 표시판 조립체에 포함된 박막 트랜지스터 표시판을 포함하고, 상기 액정 표시판 조립체는 상기 박막 트랜지스터 표시판, 상기 박막 트랜지스터 표시판과 마주하는 공통 전극 표시판, 및 상기 박막 트랜지스터 표시판과 상기 공통 전극 표시판 사이에 충진된 액정층을 포함할 수 있다.
상기 셀 정보는 다수의 박막 트랜지스터 표시판의 제조를 위한 대형 기판에서 구분된 다수의 구획 중에서 상기 박막 트랜지스터 표시판이 차지하는 구획을 지시할 수 있다.
상기 셀 정보 제공부는, 제1 전원선, 제2 전원선, 및 적어도 하나의 트랜지스터를 포함하고, 상기 적어도 하나의 트랜지스터는, 상기 제1 전원선에 연결되어 있는 게이트 전극, 상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 일 전극, 및 출력단에 연결되어 있는 타 전극을 포함할 수 있다.
상기 제1 전원선 및 상기 출력단은 상기 신호 제어부에 연결되고, 상기 신호 제어부는 상기 제1 전원선에 셀 정보 확인 전압을 인가할 수 있다.
상기 제2 전원선에는 접지 전압이 인가될 수 있다.
상기 적어도 하나의 트랜지스터는 n-채널 전계 효과 트랜지스터이고, 상기 셀 정보 확인 전압은 하이 레벨 전압일 수 있다.
상기 적어도 하나의 트랜지스터의 출력단으로 출력되는 전압이 나타내는 비트 정보의 조합으로 상기 셀 정보가 표현될 수 있다.
상기 적어도 하나의 트랜지스터는 산화물 박막 트랜지스터일 수 있다.
상기 셀 정보 제공부는, 제1 전원선, 제2 전원선, 및 적어도 하나의 논리 회로를 포함하고, 상기 적어도 하나의 논리 회로는, 상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 제1 입력단, 상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 제2 입력단, 및 상기 신호 제어부에 연결되어 있는 출력단을 포함할 수 있다.
상기 제1 전원선은 상기 신호 제어부에 연결되고, 상기 신호 제어부는 상기 제1 전원선에 셀 정보 확인 전압을 인가할 수 있다.
상기 제2 전원선에는 접지 전압이 인가될 수 있다.
상기 적어도 하나의 논리 회로의 출력단으로 출력되는 신호가 나타내는 비트 정보의 조합으로 상기 셀 정보가 표현될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치의 구동 방법은 표시 장치가 영상을 표시하기 전의 초기 단계에서 셀 정보 확인 전압이 출력되는 단계, 상기 셀 정보 확인 전압에 대한 응답으로 셀 정보가 획득되는 단계, 복수의 셀 기준 데이터 중에서 상기 셀 정보에 대응하는 셀 기준 데이터가 선택되는 단계, 및 상기 선택된 셀 기준 데이터를 기반으로 상기 표시 장치의 영상 표시를 위한 영상 데이터 신호가 생성되는 단계를 포함한다.
표시 장치가 영상을 표시하기 전의 초기 단계에서 셀 정보 확인 전압이 출력되는 단계는, 제1 전원선에 셀 정보 확인 전압이 인가되는 단계, 및 제2 전원선에 접지 전압이 인가되는 단계를 포함할 수 있다.
상기 셀 정보 확인 전압에 대한 응답으로 셀 정보가 획득되는 단계는, 상기 제1 전원선에 연결되어 있는 게이트 전극, 및 상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 일 전극을 포함하는 적어도 하나의 트랜지스터를 통해 상기 셀 정보가 출력되는 단계를 포함할 수 있다.
상기 셀 정보 확인 전압에 대한 응답으로 셀 정보가 획득되는 단계는, 상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 제1 입력단, 및 상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 제2 입력단을 포함하는 적어도 하나의 논리 회로를 통해 상기 셀 정보가 출력되는 단계를 포함할 수 있다.
상기 복수의 셀 기준 데이터 각각은 정해진 수효의 계조 각각에 대응하는 영상 데이터 신호 값을 포함할 수 있다.
상기 표시 장치는 박막 트랜지스터 표시판, 상기 박막 트랜지스터 표시판과 마주하는 공통 전극 표시판, 및 상기 박막 트랜지스터 표시판과 상기 공통 전극 표시판 사이에 충진된 액정층을 포함하고, 상기 셀 정보는 다수의 박막 트랜지스터 표시판의 제조를 위한 대형 기판에서 구분된 다수의 구획 중에서 상기 박막 트랜지스터 표시판이 차지하는 구획을 지시할 수 있다.
박막 트랜지스터 표시판의 셀 정보에 따라 보정된 데이터 신호가 출력되므로, 박막 트랜지스터 표시판의 셀 위치에 따른 제조 공정의 산포를 개선할 수 있다. 제조 공정의 산포를 개선함으로써 액정 표시 장치들 간의 화질 특성의 편차를 개선할 수 있다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 블록도이다.
도 2는 도 1의 한 화소에 대한 등가 회로를 나타낸다.
도 3은 본 발명의 일 실시예에 따른 셀 정보 제공부를 나타내는 회로도이다.
도 4는 본 발명의 다른 실시예에 따른 셀 정보 제공부를 나타내는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 신호 제어부를 나타내는 블록도이다.
도 6은 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 나타내는 순서도이다.
도 7은 박막 트랜지스터 표시판의 제조 공정에서 하나의 대형 기판을 박막 트랜지스터 표시판을 위한 다수의 셀로 구획하는 일 예를 나타낸다.
도 8은 하나의 대형 기판에서 구획된 다수의 셀 중에서 제1 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 계조에 대한 감마 산포를 측정한 결과를 나타내는 그래프이다.
도 9는 하나의 대형 기판에서 구획된 다수의 셀 중에서 제2 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 계조에 대한 감마 산포를 측정한 결과를 나타내는 그래프이다.
도 10은 하나의 대형 기판에서 구획된 다수의 셀 중에서 제3 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 계조에 대한 감마 산포를 측정한 결과를 나타내는 그래프이다.
도 11은 하나의 대형 기판에서 구획된 다수의 셀 중에서 제4 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 계조에 대한 감마 산포를 측정한 결과를 나타내는 그래프이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
먼저, 도 1 내지 5를 참조하여 본 발명의 일 실시예에 따른 액정 표시 장치의 구성 및 동작에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 액정 표시 장치는 신호 제어부(100), 셀 정보 제공부(150), 주사 구동부(200), 데이터 구동부(300) 및 액정 표시판 조립체(liquid crystal panel assembly)(400)를 포함한다.
액정 표시판 조립체(400)는 대략 행렬의 형태로 배열되는 복수의 화소(PX), 복수의 주사선(S1~Sn) 및 복수의 데이터선(D1~Dm)을 포함한다. 복수의 화소(PX)는 복수의 주사선(S1~Sn) 및 복수의 데이터선(D1~Dm)에 연결되어 있다. 복수의 주사선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하고, 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 액정 표시판 조립체(400)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(미도시)가 부착된다.
신호 제어부(100)는 외부 장치로부터 입력되는 영상 신호(R, G, B) 및 동기 신호를 수신한다. 영상 신호(R, G, B)는 복수의 화소의 휘도(luminance) 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 동기 신호는 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)를 포함한다.
신호 제어부(100)는 영상 신호(R, G, B), 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)에 따라 제1 구동 제어신호(CONT1), 제2 구동 제어신호(CONT2) 및 영상 데이터 신호(DAT)를 생성한다. 신호 제어부(100)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(R, G, B)를 구분하고, 수평 동기 신호(Hsync)에 따라 주사 라인 단위로 영상 신호(R, G, B)를 구분하여 영상 데이터 신호(DAT)를 생성한다. 신호 제어부(100)는 제1 구동 제어신호(CONT1)를 주사 구동부(200)에 전달한다. 신호 제어부(100)는 영상 데이터 신호(DAT)를 제2 구동 제어신호(CONT2)와 함께 데이터 구동부(300)로 전달한다.
신호 제어부(100)는 셀 정보 제공부(150)에 셀 정보 확인 전압(Vcc)을 전달하고, 셀 정보 제공부(150)로부터 셀 정보(CI)를 획득한다. 신호 제어부(100)는 복수의 셀 기준 데이터를 포함하고, 복수의 셀 기준 데이터 중에서 셀 정보(CI)에 대응하는 셀 기준 데이터를 선택한다. 신호 제어부(100)는 선택된 셀 기준 데이터를 기반으로 영상 데이터 신호(DAT)를 생성한다. 셀 기준 데이터는 정해진 수효의 계조 각각에 대응하는 영상 데이터 신호 값을 포함한다.
셀 정보 제공부(150)는 신호 제어부(100)로부터 셀 정보 확인 전압(Vcc)을 전달받으면, 고유의 셀 정보(CI)를 신호 제어부(100)에 제공한다. 셀 정보(CI)는 액정 표시판 조립체(400)에 포함된 박막 트랜지스터 표시판(도 2의 10 참조)의 제조 공정상에서 하나의 대형 기판에서 박막 트랜지스터 표시판(10)이 차지하는 위치에 대응된다. 즉, 셀 정보(CI)는 복수의 화소(PX)를 포함하는 표시 기판, 즉 액정 표시판 조립체(400)에 포함된 박막 트랜지스터 표시판(10)의 제조 공정상에서의 위치를 지시한다.
주사 구동부(200)는 복수의 주사선(S1~Sn)에 연결되고, 제1 구동 제어신호(CONT1)에 따라 복수의 주사 신호를 생성한다. 주사 구동부(200)는 복수의 주사선(S1~Sn)에 게이트 온 전압의 주사 신호를 순차적으로 인가할 수 있다.
데이터 구동부(300)는 복수의 데이터선(D1~Dm)에 연결되고, 제2 구동 제어신호(CONT2)에 따라 입력된 영상 데이터 신호(DAT)를 샘플링 및 홀딩하고, 복수의 데이터선(D1~Dm)에 복수의 데이터 신호를 전달한다. 데이터 구동부(300)는 게이트 온 전압의 주사 신호에 대응하여 복수의 데이터선(D1~Dm)에 소정의 전압 범위를 갖는 데이터 신호를 인가한다.
상술한 구동 장치(100, 150, 200, 300) 각각은 적어도 하나의 집적 회로 칩의 형태로 액정 표시판 조립체(400) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 액정 표시판 조립체(400)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착될 수 있다. 또는 구동 장치들(100, 150, 200, 300)은 복수의 주사선(S1~Sn) 및 복수의 데이터선(D1~Dm)과 함께 액정 표시판 조립체(400)에 집적될 수도 있다.
도 2는 도 1의 한 화소에 대한 등가 회로를 나타낸다.
도 2를 참조하면, 액정 표시판 조립체(400)는 박막 트랜지스터 표시판(10) 및 공통 전극 표시판(20) 및 액정층(15)을 포함한다. 박막 트랜지스터 표시판(10) 및 공통 전극 표시판(20)은 서로 마주한다. 액정층(15)은 박막 트랜지스터 표시판(10) 및 공통 전극 표시판(20) 사이에 충진된다. 액정 표시판 조립체(400)는 박막 트랜지스터 표시판(10) 및 공통 전극 표시판(20) 사이에 간극을 만들며 어느 정도 압축 변형되는 간격재(미도시)를 포함할 수 있다.
액정 표시판 조립체(400)의 하나의 화소(PX)에 대하여 설명한다. i번째(i=1~n) 주사선(Si), 및 j번째(j=1~m) 데이터선(Dj)에 연결된 화소(PX)를 예로 들어 설명한다. 화소(PX)는 스위칭 소자(Q)와 이에 연결된 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함한다.
스위칭 소자(Q)는 박막 트랜지스터 표시판(10)에 구비되어 있는 박막 트랜지스터로서, 주사선(Si)에 연결되어 있는 게이트 전극, 데이터선(Dj)에 연결되어 있는 소스 전극, 및 액정 커패시터(Clc)의 화소 전극(PE)에 연결되는 드레인 전극을 포함한다. 박막 트랜지스터는 비정질 규소(amorphous silicon) 또는 다결정 규소(poly crystalline silicon)를 포함한다.
한편, 박막 트랜지스터는 반도체층이 산화물 반도체로 이루어진 산화물 박막 트랜지스터(Oxide TFT)일 수 있다.
산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.
반도체층은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
반도체층이 산화물 반도체로 이루어지는 경우에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
액정 커패시터(Clc)는 박막 트랜지스터 표시판(10)의 화소 전극(PE) 및 대향되는 공통 전극 표시판(20)의 공통 전극(CE)을 포함한다. 즉, 액정 커패시터(Clc)는 박막 트랜지스터 표시판(10)의 화소 전극(PE)과 공통 전극 표시판(20)의 공통 전극(CE)을 두 단자로 하며, 화소 전극(PE)과 공통 전극(CE) 사이의 액정층(15)은 유전체로서 기능한다.
화소 전극(PE)은 스위칭 소자(Q)에 연결된다. 공통 전극(CE)은 공통 전극 표시판(20)의 전면에 형성되고 공통 전압(Vcom)을 인가 받는다. 한편, 공통 전극(CE)이 박막 트랜지스터 표시판(10)에 구비되는 경우도 있으며, 이때에는 화소 전극(PE) 및 공통 전극(CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다. 공통 전압(Vcom)은 소정 레벨의 일정한 전압이며, 대략 0V 근처의 전압을 가질 수 있다.
액정 커패시터(Clc)의 보조적인 역할을 하는 유지 커패시터(Cst)는 박막 트랜지스터 표시판(10)에 구비된 별개의 신호선(미도시)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어진다. 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다.
공통 전극 표시판(20)의 공통 전극(CE)의 일부 영역에 색 필터(CF)가 형성될 수 있다. 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하고 기본색의 공간적 합으로 원하는 색상이 인식되도록 할 수 있다. 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하고 기본색의 시간적 합으로 원하는 색상이 인식되도록 할 수 있다. 기본색의 예로는 적색, 녹색, 청색 등의 삼원색을 들 수 있다.
여기서는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(PE)에 대응하는 공통 전극 표시판(20)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 이와 달리 색 필터(CF)는 박막 트랜지스터 표시판(10)의 화소 전극(PE) 위 또는 아래에 형성될 수도 있다.
도 3은 본 발명의 일 실시예에 따른 셀 정보 제공부를 나타내는 회로도이다.
도 3을 참조하면, 셀 정보 제공부(150)는 적어도 하나의 트랜지스터(M1, M2, M3, M4), 제1 전원선(151) 및 제2 전원선(152)을 포함한다. 적어도 하나의 트랜지스터(M1, M2, M3, M4)는 제1 전원선(151)에 연결되어 있는 게이트 전극, 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결되어 있는 일 전극, 및 출력단(OUT)에 연결되어 있는 타 전극을 포함한다. 적어도 하나의 트랜지스터(M1, M2, M3, M4)는 제1 전원선(151)에 인가되는 전압에 따라 턴 온되어 제1 전원선(151)에 인가되는 전압 및 제2 전원선(152)에 인가되는 전압 중 어느 하나를 출력단(OUT)으로 출력한다.
여기서는 셀 정보 제공부(150)에 4개의 트랜지스터(M1, M2, M3, M4)가 포함되는 것으로 가정하여 설명한다. 셀 정보 제공부(150)에 포함되는 트랜지스터의 수는 제한되지 않는다.
제1 전원선(151) 및 출력단(OUT)은 신호 제어부(100)에 연결된다. 신호 제어부(100)는 제1 전원선(151)에 셀 정보 확인 전압(Vcc)을 인가한다. 제2 전원선(152)에는 접지 전압(GND)이 인가된다. 셀 정보 확인 전압(Vcc)은 접지 전압(GND)과 다른 레벨의 전압이다. 예를 들어, 셀 정보 확인 전압(Vcc)은 3.3V 전압일 수 있다.
제1 트랜지스터(M1)는 제1 전원선(151)에 연결되어 있는 게이트 전극, 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결되어 있는 일 전극 및 출력단(OUT)에 연결되어 있는 타 전극을 포함한다. 여기서는 제1 트랜지스터(M1)의 일 전극이 제1 전원선(151)에 연결되어 있는 것으로 가정한다. 즉, 제1 트랜지스터(M1)는 다이오드 연결된다.
제2 트랜지스터(M2)는 제1 전원선(151)에 연결되어 있는 게이트 전극, 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결되어 있는 일 전극 및 출력단(OUT)에 연결되어 있는 타 전극을 포함한다. 여기서는 제2 트랜지스터(M2)의 일 전극이 제1 전원선(151)에 연결되어 있는 것으로 가정한다. 즉, 제2 트랜지스터(M2)는 다이오드 연결된다.
제3 트랜지스터(M3)는 제1 전원선(151)에 연결되어 있는 게이트 전극, 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결되어 있는 일 전극 및 출력단(OUT)에 연결되어 있는 타 전극을 포함한다. 여기서는 제3 트랜지스터(M3)의 일 전극이 제2 전원선(152)에 연결되어 있는 것으로 가정한다.
제4 트랜지스터(M4)는 제1 전원선(151)에 연결되어 있는 게이트 전극, 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결되어 있는 일 전극 및 출력단(OUT)에 연결되어 있는 타 전극을 포함한다. 여기서는 제4 트랜지스터(M4)의 일 전극이 제1 전원선(151)에 연결되어 있는 것으로 가정한다. 즉, 제4 트랜지스터(M4)는 다이오드 연결된다.
신호 제어부(100)가 소정 레벨의 셀 정보 확인 전압(Vcc)을 제1 전원선(151)에 인가하면, 다이오드 연결되어 있는 제1 트랜지스터(M1), 제2 트랜지스터(M2) 및 제4 트랜지스터(M4)를 통해 셀 정보 확인 전압(Vcc)이 출력단(OUT)으로 출력된다. 제3 트랜지스터(M3)는 셀 정보 확인 전압(Vcc)에 의해 턴 온되고, 접지 전압(GND)이 출력단(OUT)으로 출력된다.
제1 트랜지스터(M1)를 통해 출력단(OUT)으로 출력되는 전압은 셀 정보(CI)의 제1 비트 정보(CI-1)를 나타낸다. 제2 트랜지스터(M2)를 통해 출력단(OUT)으로 출력되는 전압은 셀 정보(CI)의 제2 비트 정보(CI-2)를 나타낸다. 제3 트랜지스터(M3)를 통해 출력단(OUT)으로 출력되는 전압은 셀 정보(CI)의 제3 비트 정보(CI-3)를 나타낸다. 제4 트랜지스터(M4)를 통해 출력단(OUT)으로 출력되는 전압은 셀 정보(CI)의 제4 비트 정보(CI-4)를 나타낸다. 제1 내지 제4 비트 정보(CI-1, CI-2, CI-3, CI-4)의 조합으로 4 비트의 셀 정보(CI)가 표현된다. 즉, 셀 정보 제공부(150)에 포함된 트랜지스터의 수에 대응하는 비트수의 셀 정보(CI)가 생성될 수 있다.
접지 전압(GND)을 0이라고 하고, 셀 정보 확인 전압(Vcc)이 1이라고 하면, 4 비트의 셀 정보(CI)는 '1011'이 된다. 셀 정보(CI)는 액정 표시판 조립체(400)에 포함된 박막 트랜지스터 표시판(10)의 제조 공정에서 하나의 대형 기판에서 박막 트랜지스터 표시판(10)의 위치에 대응된다.
이상, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)가 n-채널 전계 효과 트랜지스터일 수 있다. n-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 하이 레벨 전압이고, 턴 오프시키는 게이트 오프 전압은 로우 레벨 전압이다. 이때, 셀 정보 확인 전압(Vcc)은 하이 레벨 전압이 된다.
한편, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 제4 트랜지스터(M4)는 p-채널 전계 효과 트랜지스터일 수 있다. p-채널 전계 효과 트랜지스터를 턴 온시키는 게이트 온 전압은 로우 레벨 전압이고, 턴 오프시키는 게이트 오프 전압은 하이 레벨 전압이다. 이때, 셀 정보 확인 전압(Vcc)은 로우 레벨 전압이 된다.
한편, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 제4 트랜지스터(M4) 중 적어도 어느 하나는 반도체층이 산화물 반도체로 이루어진 산화물 박막 트랜지스터(Oxide TFT)일 수 있다.
도 4는 본 발명의 다른 실시예에 따른 셀 정보 제공부를 나타내는 회로도이다.
도 4를 참조하면, 셀 정보 제공부(150)는 적어도 하나의 논리 회로(AND1, AND2, AND3, AND4), 제1 전원선(151) 및 제2 전원선(152)을 포함한다. 적어도 하나의 논리 회로(AND1, AND2, AND3, AND4)는 제1 입력단, 제2 입력단 및 출력단을 포함한다. 제1 입력단은 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결된다. 제2 입력단은 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결된다. 출력단(OUT)은 신호 제어부(100)에 연결된다. 적어도 하나의 논리 회로(AND1, AND2, AND3, AND4)는 제1 전원선(151) 및 제2 전원선(152)에 인가되는 전압에 따라 출력단(OUT)으로 0 또는 1을 출력한다.
여기서는 셀 정보 제공부(150)에 4개의 앤드 게이트(AND1, AND2, AND3, AND4)가 포함되는 것으로 가정하여 설명한다. 셀 정보 제공부(150)에 포함되는 앤드 게이트의 수는 제한되지 않는다. 또한, 논리 회로로서 앤드 게이트 뿐만 아니라 오알 게이트(OR gate), 난드 게이트(NAND gate), 노어 게이트(NOR gate) 등이 사용될 수 있을 것이다.
제1 전원선(151)은 신호 제어부(100)에 연결되고, 신호 제어부(100)에서 출력되는 셀 정보 확인 전압(Vcc)이 인가된다. 제2 전원선(152)에는 접지 전압(GND)이 인가된다. 셀 정보 확인 전압(Vcc)은 접지 전압(GND)과 다른 레벨의 전압이다. 예를 들어, 셀 정보 확인 전압(Vcc)은 3.3V 전압일 수 있다.
제1 앤드 게이트(AND1)는 제1 전원선(151)에 연결되어 있는 제1 입력단, 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결되어 있는 제2 입력단, 및 출력단(OUT)을 포함한다. 여기서는 제1 앤드 게이트(AND1)의 제2 입력단이 제1 전원선(151)에 연결되어 있는 것으로 가정한다.
제2 앤드 게이트(AND2)는 제1 전원선(151)에 연결되어 있는 제1 입력단, 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결되어 있는 제2 입력단, 및 출력단(OUT)을 포함한다. 여기서는 제2 앤드 게이트(AND2)의 제2 입력단이 제1 전원선(151)에 연결되어 있는 것으로 가정한다.
제3 앤드 게이트(AND3)는 제1 전원선(151)에 연결되어 있는 제1 입력단, 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결되어 있는 제2 입력단, 및 출력단(OUT)을 포함한다. 여기서는 제3 앤드 게이트(AND3)의 제2 입력단이 제2 전원선(152)에 연결되어 있는 것으로 가정한다.
제4 앤드 게이트(AND4)는 제1 전원선(151)에 연결되어 있는 제1 입력단, 제1 전원선(151) 및 제2 전원선(152) 중 어느 하나에 연결되어 있는 제2 입력단, 및 출력단(OUT)을 포함한다. 여기서는 제4 앤드 게이트(AND4)의 제2 입력단이 제1 전원선(151)에 연결되어 있는 것으로 가정한다.
접지 전압(GND)을 0이라고 하고, 셀 정보 확인 전압(Vcc)이 1이라고 할 때, 신호 제어부(100)로부터 소정 레벨의 셀 정보 확인 전압(Vcc)이 제1 전원선(151)에 인가되면, 제1 앤드 게이트(AND1), 제2 앤드 게이트(AND2) 및 제4 앤드 게이트(AND4)는 1을 출력한다. 그리고 제3 앤드 게이트(AND3)는 0을 출력한다.
제1 앤드 게이트(AND1)의 출력단(OUT)에서 출력되는 신호는 셀 정보(CI)의 제1 비트 정보(CI-1)를 나타낸다. 제2 앤드 게이트(AND2)의 출력단(OUT)에서 출력되는 신호는 셀 정보(CI)의 제2 비트 정보(CI-2)를 나타낸다. 제3 앤드 게이트(AND3)의 출력단(OUT)에서 출력되는 신호는 셀 정보(CI)의 제3 비트 정보(CI-3)를 나타낸다. 제4 앤드 게이트(AND4)의 출력단(OUT)에서 출력되는 신호는 셀 정보(CI)의 제4 비트 정보(CI-4)를 나타낸다. 제1 내지 제4 비트 정보(CI-1, CI-2, CI-3, CI-4)의 조합으로 4 비트의 셀 정보(CI)가 표현된다. 4 비트의 셀 정보(CI)는 '1011'이 된다. 셀 정보(CI)는 액정 표시판 조립체(400)에 포함된 박막 트랜지스터 표시판(10)의 제조 공정에서 하나의 대형 기판에서 박막 트랜지스터 표시판(10)의 위치에 대응된다.
도 5는 본 발명의 일 실시예에 따른 신호 제어부를 나타내는 블록도이다.
도 5를 참조하면, 신호 제어부(100)는 기준 데이터 룩업 테이블(101) 및 선택부(102)를 포함한다.
기준 데이터 룩업 테이블(101)은 복수의 셀 기준 데이터를 포함한다. 복수의 셀 기준 데이터 각각은 정해진 수효의 계조 각각에 대응하는 영상 데이터 신호 값을 포함한다.
예를 들어, 제1 셀 기준 데이터는 0 내지 255 계조 각각에 대응하는 영상 데이터 신호 값을 포함한다. 제2 셀 기준 데이터는 0 내지 255 계조 각각에 대응하는 영상 데이터 신호 값을 포함한다. 이때, 제1 셀 기준 데이터에는 제조 공정상에서 하나의 대형 기판에서 제1 위치를 차지하는 박막 트랜지스터 표시판(10)의 감마 특성이 반영된다. 제2 셀 기준 데이터에는 제조 공정상에서 하나의 대형 기판에서 제2 위치를 차지하는 박막 트랜지스터 표시판(10)의 감마 특성이 반영된다. 이러한 방식으로, 제조 공정상에서 하나의 대형 기판에서 제k 위치를 차지하는 박막 트랜지스터 표시판(10)의 감마 특성이 반영된 제k 셀 기준 데이터가 마련된다.
즉, 복수의 셀 기준 데이터 각각은 제조 공정상에서 하나의 대형 기판에서 박막 트랜지스터 표시판(10)이 차지하는 위치에 따른 감마 특성이 반영된 영상 데이터 신호 값을 정해진 수효의 계조 별로 포함한다. 복수의 셀 기준 데이터 각각은 실험적으로 구해질 수 있다.
선택부(102)는 셀 정보 제공부(150)로부터 셀 정보(CI)를 수신하고, 기준 데이터 룩업 테이블(101)에서 셀 정보(CI)에 대응하는 셀 기준 데이터를 선택한다.
예를 들어, 셀 정보(CI)가 제1 위치를 지시하는 경우, 선택부(102)는 기준 데이터 룩업 테이블(101)에서 제1 셀 기준 데이터를 선택한다. 제1 셀 기준 데이터에 포함된 0 내지 255 계조 각각에 대응하는 영상 데이터 신호 값 중에서 신호 제어부(100)에 입력된 영상 신호(R, G, B)에 대응하는 영상 데이터 신호 값이 영상 데이터 신호(DAT)로 출력된다.
도 6은 본 발명의 일 실시예에 따른 액정 표시 장치의 구동 방법을 나타내는 순서도이다.
도 6을 참조하면, 액정 표시 장치에 전원이 인가되고 액정 표시 장치가 영상을 표시하기 전의 초기 단계에서 신호 제어부(100)는 셀 정보 확인 전압(Vcc)을 출력한다(S110). 셀 정보 확인 전압(Vcc)은 셀 정보 제공부(150)에 연결되어 있는 제1 전원선(151)에 인가된다. 셀 정보 제공부(150)는 제1 전원선(151)에 인가된 셀 정보 확인 전압(Vcc) 및 제2 전원선(152)에 인가된 접지 전압(GND)을 이용하여 셀 정보(CI)를 출력한다. 셀 정보(CI)는 적어도 하나의 트랜지스터가 제1 전원선(151) 및 제2 전원선(152)에 연결되어 있는 형태에 따라 고유한 값으로 출력될 수 있다. 또는 셀 정보(CI)는 적어도 하나의 논리 회로가 제1 전원선(151) 및 제2 전원선(152)에 연결되어 있는 형태에 따라 고유한 값으로 출력될 수 있다.
신호 제어부(100)는 셀 정보 확인 전압(Vcc)에 대한 응답으로 셀 정보 제공부(150)에서 출력된 셀 정보(CI)를 획득한다(S120). 제1 전원선(151)에 연결되어 있는 게이트 전극, 상기 제1 전원선(151) 및 상기 제2 전원선(152) 중 어느 하나에 연결되어 있는 일 전극을 포함하는 적어도 하나의 트랜지스터(M1 내지 M4)를 통해 셀 정보(CI)가 출력될 수 있다. 또는 제1 전원선(151) 및 상기 제2 전원선(152) 중 어느 하나에 연결되어 있는 제1 입력단, 및 제1 전원선(151) 및 상기 제2 전원선(152) 중 어느 하나에 연결되어 있는 제2 입력단을 포함하는 적어도 하나의 논리 회로(AND1 내지 AND4)를 통해 상기 셀 정보가 출력될 수 있다.
신호 제어부(100)는 복수의 셀 기준 데이터를 포함하는 기준 데이터 룩업 테이블(101)을 포함하고, 기준 데이터 룩업 테이블(101)에서 셀 정보(CI)에 대응하는 셀 기준 데이터를 선택한다(S130). 복수의 셀 기준 데이터 각각은 제조 공정상에서 하나의 대형 기판에서 박막 트랜지스터 표시판(10)이 차지하는 위치에 따른 감마 특성이 반영된 영상 데이터 신호 값을 정해진 수효의 계조 별로 포함한다.
신호 제어부(100)는 선택된 셀 기준 데이터를 기반으로 표시 장치의 영상 표시를 위한 영상 데이터 신호(DAT)를 생성한다(S140). 선택된 셀 기준 데이터에 포함된 정해진 수효의 계조 각각에 대응하는 영상 데이터 신호 값 중에서 신호 제어부(100)에 입력된 영상 신호(R, G, B)에 대응하는 영상 데이터 신호 값이 영상 데이터 신호(DAT)로 출력된다.
도 7은 박막 트랜지스터 표시판의 제조 공정에서 하나의 대형 기판을 박막 트랜지스터 표시판을 위한 다수의 셀로 구획하는 일 예를 나타낸다.
도 7을 참조하면, 박막 트랜지스터 표시판(10)은 세정(cleaning), 증착(deposition), 노광(photolithography), 식각(etching), PR 제거(photo resist strip), 검사(inspection) 등의 단위 공정이 반복적으로 진행되어 제조된다. 다수의 액정 표시 장치를 제조함에 있어서, 이러한 단위 공정을 하나의 박막 트랜지스터 표시판(10)을 제조할 때마다 반복하게 되면 액정 표시 장치의 제조 시간이 길어지게 된다.
액정 표시 장치의 제조 시간을 단축하기 위하여 하나의 대형 기판(500)으로 다수의 박막 트랜지스터 표시판(10)을 동시에 제조하게 된다. 하나의 대형 기판(500)은 다수의 구획(A 내지 H)로 구분되고, 각 구획(A 내지 H)마다 하나의 박막 트랜지스터 표시판(10)이 제조된다.
이하, 대형 기판(500)에서 하나의 박막 트랜지스터 표시판(10)으로 제조되는 하나의 구획을 셀이라 한다. 셀 정보(CI)는 다수의 박막 트랜지스터 표시판의 제조를 위한 대형 기판(500)에서 구분된 다수의 구획(A 내지 H) 중에서 박막 트랜지스터 표시판(10)이 차지하는 구획을 지시한다.
여기서는 대형 기판(500)이 8개의 셀(A 내지 H)로 구분되고 8개의 박막 트랜지스터 표시판(10)이 동시에 제조되는 것으로 나타내었다. 이러한 경우, 셀 정보 제공부(150)는 3개 이상의 트랜지스터 또는 3개 이상의 논리 회로를 이용하여 셀 정보(CI)를 생성할 수 있다.
표 1은 대형 기판(500)에서 8개의 셀(A 내지 H)을 지시하는 셀 정보(CI)를 나타내는 일 예이다.
Figure pat00001
즉, 셀 정보 제공부(150)에서 출력되는 제1 내지 제4 비트 정보(CI-1, CI-2, CI-3, CI-4)의 조합으로 4 비트의 셀 정보(CI)가 표현되고, 셀 정보(CI)는 대형 기판(500)에서 특정 위치를 차지하는 셀을 지시할 수 있다.
여기서는 대형 기판(500)이 8개의 셀(A 내지 H)로 구분되고 8개의 박막 트랜지스터 표시판(10)이 동시에 제조되는 것으로 가정하였으나, 하나의 대형 기판(500)을 이용하여 동시에 제조될 수 있는 박막 트랜지스터 표시판(10)의 수는 제조 환경이나 액정 표시 장치의 크기 등에 따라 다양하게 정해질 수 있을 것이다.
박막 트랜지스터 표시판(10)의 제조 공정에서 설비의 제약으로 대형 기판 전체에 노광량이 일정하게 조사되지 않는다. 즉, 하나의 대형 기판에서 셀의 위치에 따른 박막 트랜지스터 표시판(10) 간의 노광량의 편차가 발생한다. 노광량의 편차는 액정 표시 장치들 간의 화질 특성의 편차를 유발하게 된다.
이에 대하여, 대형 기판(500)을 8개의 셀(A 내지 H)로 구분하고, 셀의 위치에 따른 액정 표시 장치의 감마 산포를 측정하였다. 도 8 내지 11은 이에 대한 실험 결과를 나타내는 그래프이다.
도 8은 하나의 대형 기판(500)에서 구획된 다수의 셀 중에서 A 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 계조에 대한 감마값(이하, 'A셀의 감마 산포'라 칭한다)을 측정한 결과를 나타내는 그래프이다. A 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 4개의 액정 표시 장치의 감마 산포가 측정되었다.
도 9는 하나의 대형 기판(500)에서 구획된 다수의 셀 중에서 D 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 계조에 대한 감마값(이하, 'D셀의 감마 산포'라 칭한다)을 측정한 결과를 나타내는 그래프이다. D 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 5개의 액정 표시 장치의 감마 산포가 측정되었다.
도 10은 하나의 대형 기판(500)에서 구획된 다수의 셀 중에서 E 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 계조에 대한 감마값(이하, 'E셀의 감마 산포'라 칭한다)을 측정한 결과를 나타내는 그래프이다. E 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 4개의 액정 표시 장치의 감마 산포가 측정되었다.
도 11은 하나의 대형 기판(500)에서 구획된 다수의 셀 중에서 H 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 액정 표시 장치의 계조에 대한 감마값(이하, 'H셀의 감마 산포'라 칭한다)을 측정한 결과를 나타내는 그래프이다. H 셀에서 형성된 박막 트랜지스터 표시판을 포함하는 4개의 액정 표시 장치의 감마 산포가 측정되었다.
D 셀의 감마 산포와 E셀의 감마 산포를 서로 비교하면, D 셀의 감마 산포와 E셀의 감마 산포가 서로 유사하게 나타나는 것을 볼 수 있다. D 셀과 E 셀은 대형 기판(500)에서 중앙 부분에 해당하는 셀이다.
A 셀의 감마 산포는 고계조에서 감마값이 낮게 나타나며, D 셀의 감마 산포나 E셀의 감마 산포와 차이가 있는 것을 볼 수 있다.
H 셀의 감마 산포는 고계조에서 감마값이 높게 나타나며, D 셀의 감마 산포나 E셀의 감마 산포와 차이가 있는 것을 볼 수 있다.
이와 같이, 감마 산포가 대형 기판(500)의 중앙 부분에 위치하는 셀과 가장자리에 위치하는 셀에서 서로 다르게 나타나는 것을 볼 수 있다.
화질 특성의 향상을 위해, 계조에 따른 감마값은 기준 감마값이 2.2에 일치되는 것이 바람직하다. 계조에 따른 감마값이 기준 감마값 2.2에 일치되도록 계조에 따른 영상 데이터 신호 값이 정해진다. 예를 들어, 특정 계조에서 감마값이 기준 감마값보다 높게 나타나거나 낮게 나타나면 그 계조에서의 영상 데이터 신호 값을 조정하여 영상 데이터 신호 값이 2.2 감마 곡선을 따르도록 한다. 이러한 방식으로 0 내지 255 계조 각각의 영상 데이터 신호 값이 정해지게 된다.
만일, 0 내지 255 계조 각각의 영상 데이터 신호 값이 한 가지로 정해지는 경우에는 어느 하나의 액정 표시 장치에서는 영상 데이터 신호(DAT)가 2.2 감마 곡선을 잘 따르는 반면, 다른 하나의 액정 표시 장치에서는 영상 데이터 신호(DAT)가 2.2 감마 곡선을 따르지 못할 수 있다. 영상 데이터 신호(DAT)가 2.2 감마 곡선을 따르지 못하는 액정 표시 장치는 화질 불량이 된다.
예를 들어, 0 내지 255 계조 각각의 영상 데이터 신호 값이 대형 기판(500)의 중앙 부분에 위치하는 셀의 감마 산포를 기준으로 정해진다고 가정하자. 대형 기판(500)의 가장자리에 위치하는 셀의 감마 산포를 갖는 액정 표시 장치가 대형 기판(500)의 중앙 부분에 위치하는 셀의 감마 산포를 기준으로 정해진 계조에 대한 영상 데이터 신호 값을 기준으로 영상 데이터 신호(DAT)를 생성하게 되면, 생성된 영상 데이터 신호(DAT)는 2.2 감마 곡선을 잘 따르지 못하게 되고, 결과적으로 화질 불량이 발생하게 된다.
제안하는 바와 같이, 박막 트랜지스터 표시판(10)의 제조 공정상에서 셀의 위치에 대응하는 셀 기준 데이터를 포함하는 기준 데이터 룩업 테이블(101)을 마련하고, 셀의 위치를 나타내는 셀 정보(CI)에 대응하는 셀 기준 데이터를 선택하고, 셀 기준 데이터를 기반으로 영상 데이터 신호(DAT)를 생성함으로써 영상 데이터 신호(DAT)가 2.2 감마 곡선을 잘 따르게 되고, 액정 표시 장치의 화질 특성이 향상될 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 신호 제어부
101 : 기준 데이터 룩업 테이블
102 : 선택부
150 : 셀 정보 제공부
151 : 제1 전원선
152 : 제2 전원선
200 : 주사 구동부
300 : 데이터 구동부
400 : 액정 표시판 조립체

Claims (20)

  1. 복수의 화소, 상기 복수의 화소에 연결되어 있는 복수의 주사선 및 상기 복수의 화소에 연결되어 있는 복수의 데이터선을 포함하는 표시부;
    상기 복수의 주사선에 게이트 온 전압을 순차적으로 인가하는 주사 구동부;
    상기 게이트 온 전압에 대응하여 상기 복수의 데이터선에 데이터 신호를 인가하는 데이터 구동부;
    입력된 영상 신호 및 동기 신호에 따라 영상 데이터 신호를 생성하여 상기 데이터 구동부에 전달하는 신호 제어부; 및
    상기 복수의 화소를 포함하는 표시 기판의 제조 공정상에서의 위치를 지시하는 셀 정보를 상기 신호 제어부에 제공하는 셀 정보 제공부를 포함하고,
    상기 신호 제어부는 복수의 셀 기준 데이터를 포함하고, 상기 복수의 셀 기준 데이터 중에서 상기 셀 정보에 대응하는 셀 기준 데이터를 선택하고, 선택된 셀 기준 데이터를 기반으로 상기 영상 데이터 신호를 생성하는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 셀 기준 데이터 각각은 정해진 수효의 계조 각각에 대응하는 영상 데이터 신호 값을 포함하는 표시 장치.
  3. 제1 항에 있어서,
    상기 복수의 화소를 포함하는 표시 기판은 액정 표시판 조립체에 포함된 박막 트랜지스터 표시판을 포함하고,
    상기 액정 표시판 조립체는 상기 박막 트랜지스터 표시판, 상기 박막 트랜지스터 표시판과 마주하는 공통 전극 표시판, 및 상기 박막 트랜지스터 표시판과 상기 공통 전극 표시판 사이에 충진된 액정층을 포함하는 표시 장치.
  4. 제3 항에 있어서,
    상기 셀 정보는 다수의 박막 트랜지스터 표시판의 제조를 위한 대형 기판에서 구분된 다수의 구획 중에서 상기 박막 트랜지스터 표시판이 차지하는 구획을 지시하는 표시 장치.
  5. 제1 항에 있어서,
    상기 셀 정보 제공부는,
    제1 전원선;
    제2 전원선; 및
    적어도 하나의 트랜지스터를 포함하고,
    상기 적어도 하나의 트랜지스터는,
    상기 제1 전원선에 연결되어 있는 게이트 전극;
    상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 일 전극; 및
    출력단에 연결되어 있는 타 전극을 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 제1 전원선 및 상기 출력단은 상기 신호 제어부에 연결되고,
    상기 신호 제어부는 상기 제1 전원선에 셀 정보 확인 전압을 인가하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제2 전원선에는 접지 전압이 인가되는 표시 장치.
  8. 제7 항에 있어서,
    상기 적어도 하나의 트랜지스터는 n-채널 전계 효과 트랜지스터이고, 상기 셀 정보 확인 전압은 하이 레벨 전압인 표시 장치.
  9. 제5 항에 있어서,
    상기 적어도 하나의 트랜지스터의 출력단으로 출력되는 전압이 나타내는 비트 정보의 조합으로 상기 셀 정보가 표현되는 표시 장치.
  10. 제5 항에 있어서,
    상기 적어도 하나의 트랜지스터는 산화물 박막 트랜지스터인 표시 장치.
  11. 제1 항에 있어서,
    상기 셀 정보 제공부는,
    제1 전원선;
    제2 전원선; 및
    적어도 하나의 논리 회로를 포함하고,
    상기 적어도 하나의 논리 회로는,
    상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 제1 입력단;
    상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 제2 입력단; 및
    상기 신호 제어부에 연결되어 있는 출력단을 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 제1 전원선은 상기 신호 제어부에 연결되고,
    상기 신호 제어부는 상기 제1 전원선에 셀 정보 확인 전압을 인가하는 표시 장치.
  13. 제12 항에 있어서,
    상기 제2 전원선에는 접지 전압이 인가되는 표시 장치.
  14. 제11 항에 있어서,
    상기 적어도 하나의 논리 회로의 출력단으로 출력되는 신호가 나타내는 비트 정보의 조합으로 상기 셀 정보가 표현되는 표시 장치.
  15. 표시 장치가 영상을 표시하기 전의 초기 단계에서 셀 정보 확인 전압이 출력되는 단계;
    상기 셀 정보 확인 전압에 대한 응답으로 셀 정보가 획득되는 단계;
    복수의 셀 기준 데이터 중에서 상기 셀 정보에 대응하는 셀 기준 데이터가 선택되는 단계; 및
    상기 선택된 셀 기준 데이터를 기반으로 상기 표시 장치의 영상 표시를 위한 영상 데이터 신호가 생성되는 단계를 포함하는 표시 장치의 구동 방법.
  16. 제15 항에 있어서,
    표시 장치가 영상을 표시하기 전의 초기 단계에서 셀 정보 확인 전압이 출력되는 단계는,
    제1 전원선에 셀 정보 확인 전압이 인가되는 단계; 및
    제2 전원선에 접지 전압이 인가되는 단계를 포함하는 표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 셀 정보 확인 전압에 대한 응답으로 셀 정보가 획득되는 단계는,
    상기 제1 전원선에 연결되어 있는 게이트 전극, 및 상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 일 전극을 포함하는 적어도 하나의 트랜지스터를 통해 상기 셀 정보가 출력되는 단계를 포함하는 표시 장치의 구동 방법.
  18. 제16 항에 있어서,
    상기 셀 정보 확인 전압에 대한 응답으로 셀 정보가 획득되는 단계는,
    상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 제1 입력단, 및 상기 제1 전원선 및 상기 제2 전원선 중 어느 하나에 연결되어 있는 제2 입력단을 포함하는 적어도 하나의 논리 회로를 통해 상기 셀 정보가 출력되는 단계를 포함하는 표시 장치의 구동 방법.
  19. 제15 항에 있어서,
    상기 복수의 셀 기준 데이터 각각은 정해진 수효의 계조 각각에 대응하는 영상 데이터 신호 값을 포함하는 표시 장치의 구동 방법.
  20. 제15 항에 있어서,
    상기 표시 장치는 박막 트랜지스터 표시판, 상기 박막 트랜지스터 표시판과 마주하는 공통 전극 표시판, 및 상기 박막 트랜지스터 표시판과 상기 공통 전극 표시판 사이에 충진된 액정층을 포함하고,
    상기 셀 정보는 다수의 박막 트랜지스터 표시판의 제조를 위한 대형 기판에서 구분된 다수의 구획 중에서 상기 박막 트랜지스터 표시판이 차지하는 구획을 지시하는 표시 장치의 구동 방법.
KR1020130092052A 2013-08-02 2013-08-02 표시 장치 및 그 구동 방법 KR102057971B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130092052A KR102057971B1 (ko) 2013-08-02 2013-08-02 표시 장치 및 그 구동 방법
CN201410050930.8A CN104345487B (zh) 2013-08-02 2014-02-14 显示装置及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130092052A KR102057971B1 (ko) 2013-08-02 2013-08-02 표시 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20150015954A true KR20150015954A (ko) 2015-02-11
KR102057971B1 KR102057971B1 (ko) 2019-12-23

Family

ID=52501443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130092052A KR102057971B1 (ko) 2013-08-02 2013-08-02 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
KR (1) KR102057971B1 (ko)
CN (1) CN104345487B (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3822060B2 (ja) * 2000-03-30 2006-09-13 シャープ株式会社 表示装置用駆動回路、表示装置の駆動方法、および画像表示装置
JP4612406B2 (ja) * 2004-02-09 2011-01-12 株式会社日立製作所 液晶表示装置
KR101137848B1 (ko) * 2005-03-22 2012-04-20 엘지디스플레이 주식회사 평판 표시장치의 구동장치 및 구동방법
KR20100003459A (ko) * 2008-07-01 2010-01-11 삼성모바일디스플레이주식회사 유기전계 발광 표시장치 및 그 구동방법
CN101667399B (zh) * 2008-09-04 2013-08-14 群创光电股份有限公司 动态画面补偿的液晶显示器及其驱动方法
US20120206500A1 (en) * 2011-02-15 2012-08-16 Micron Technology, Inc. Video data dependent adjustment of display drive

Also Published As

Publication number Publication date
KR102057971B1 (ko) 2019-12-23
CN104345487A (zh) 2015-02-11
CN104345487B (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
US10803803B2 (en) Organic light emitting diode pixel compensation method, organic light emitting diode pixel compensation device and display device
US10699662B2 (en) Integrated circuit for driving display panel and method thereof
US9251744B2 (en) Display device, related control method, and related controller
US9389621B2 (en) Compensation circuit for common voltage according to gate voltage
CN107529669B (zh) 数据输出装置
KR101798489B1 (ko) 감마전압 생성장치, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
CN104299569A (zh) 一种阵列基板及其驱动方法、显示装置
US10482830B2 (en) Display apparatus
US10210831B2 (en) Drive method of liquid crystal display device and liquid crystal display device
KR20160084928A (ko) 표시 장치 및 그 구동 방법
US9978326B2 (en) Liquid crystal display device and driving method thereof
KR101765798B1 (ko) 액정표시장치 및 그 구동방법
CN108922483B (zh) 像素电路、阵列基板、显示面板及电子设备
KR20160000932A (ko) 표시 장치 및 그 구동 방법
KR101362145B1 (ko) 메모리 인터페이스 장치와 이를 이용한 평판표시장치 및 그구동방법
KR20160082813A (ko) 액정 표시 장치 및 그 구동 방법
KR20080001179A (ko) 평판표시장치의 데이터 보상방법 및 장치
KR20160072337A (ko) 표시 장치
KR101213859B1 (ko) 평판표시장치의 데이터 보상방법 및 장치
KR20100074858A (ko) 액정표시장치
KR101127850B1 (ko) 액정표시장치의 구동회로
KR102043625B1 (ko) 주파수 보정 방법 및 이를 이용한 표시장치
KR101346980B1 (ko) 평판표시장치의 흑선 보상방법 및 장치
KR20150015954A (ko) 표시 장치 및 그 구동 방법
JP2018155964A (ja) 表示装置、及び表示装置の共通電圧調整方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant