KR20160000932A - 표시 장치 및 그 구동 방법 - Google Patents

표시 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20160000932A
KR20160000932A KR1020140078099A KR20140078099A KR20160000932A KR 20160000932 A KR20160000932 A KR 20160000932A KR 1020140078099 A KR1020140078099 A KR 1020140078099A KR 20140078099 A KR20140078099 A KR 20140078099A KR 20160000932 A KR20160000932 A KR 20160000932A
Authority
KR
South Korea
Prior art keywords
common voltage
voltage
power supply
flag
common
Prior art date
Application number
KR1020140078099A
Other languages
English (en)
Inventor
최윤석
이효철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140078099A priority Critical patent/KR20160000932A/ko
Priority to US14/532,480 priority patent/US10062349B2/en
Publication of KR20160000932A publication Critical patent/KR20160000932A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 장치는 화소 전극, 공통 전극, 및 상기 화소 전극과 공통 전극 사이의 액정층을 포함하는 복수의 화소를 포함하는 표시부, 및 상기 공통 전극에 공통 전압을 인가하는 전원 공급부를 포함하고, 상기 전원 공급부는 전원이 턴 온된 후 제1 기간 동안 상기 공통 전극에 제1 공통 전압을 인가하고, 상기 제1 기간 이후에 상기 전원이 턴 오프될 때까지 상기 공통 전극에 상기 제1 공통 전압보다 높은 레벨의 제2 공통 전압을 인가하는 전원 공급부를 포함한다.

Description

표시 장치 및 그 구동 방법{DISPLAY DEVICE AND DRIVING METHOD FOR THE SAME}
본 발명은 표시 장치 및 그 구동 방법에 관한 것으로, 보다 상세하게는 표시 품질을 향상시킬 수 있는 표시 장치 및 그 구동 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
이러한 액정 표시 장치는 화소 전극에 인가되는 데이터 전압의 극성을 공통 전압에 대해 주기적으로 반전시키는 반전 방식으로 구동될 수 있다. 예를 들어, 액정 표시 장치는 프레임마다 공통 전압에 대한 데이터 전압의 극성은 반전시키는 프레임 반전 방식, 행 방향 또는 열 방향으로 인접한 화소 간에 공통 전압에 대한 데이터 전압의 극성을 반전시키는 라인 반전 방식, 행 방향 및 열 방향으로 인접한 화소 간에 공통 전압에 대한 데이터 전압의 극성을 반전시키는 도트 반전 방식 등으로 구동될 수 있다.
그런데, 액정 표시 장치를 장시간 구동하게 되면 구동된 패턴이 패널의 투과율에 영향을 미치게 되어 표시 품질이 저하되는 문제가 발생할 수 있다. 특히, 동일한 패턴이 지속적으로 표시되는 경우에 그 패턴의 잔상이 남게 된다.
본 발명이 해결하고자 하는 기술적 과제는 장시간 구동에 따른 잔상을 제거하여 표시 품질을 향상시킬 수 있는 표시 장치 및 그 구동 방법을 제공함에 있다.
본 발명의 일 실시예에 따른 표시 장치는 화소 전극, 공통 전극, 및 상기 화소 전극과 공통 전극 사이의 액정층을 포함하는 복수의 화소를 포함하는 표시부, 및 상기 공통 전극에 공통 전압을 인가하는 전원 공급부를 포함하고, 상기 전원 공급부는 전원이 턴 온된 후 제1 기간 동안 상기 공통 전극에 제1 공통 전압을 인가하고, 상기 제1 기간 이후에 상기 전원이 턴 오프될 때까지 상기 공통 전극에 상기 제1 공통 전압보다 높은 레벨의 제2 공통 전압을 인가하는 전원 공급부를 포함한다.
상기 제1 공통 전압은 잔상을 최소화시키기 위해 미리 정해진 전압값을 가지며, 상기 제2 공통 전압은 최고 계조에서 플리커가 최소가 되는 최적 공통 전압일 수 있다.
상기 전원 공급부는 미리 정해진 제2 기간 동안 상기 제1 공통 전압을 상기 제2 공통 전압으로 서서히 증가시킬 수 있다.
클록 신호 및 스캔 시작 신호 중 적어도 어느 하나로부터 상기 제1 기간을 측정하고, 상기 제1 공통 전압 및 상기 제2 공통 전압 중 어느 하나의 생성을 지시하는 플래그 신호를 생성하는 플래그 신호 생성부를 더 포함할 수 있다.
상기 제2 공통 전압이 인가되는 구동 기간에 따라 결정되는 플래그 파라미터를 저장하는 메모리를 더 포함할 수 있다.
상기 플래그 신호 생성부는 상기 제2 공통 전압이 인가되는 구동 기간이 미리 정해진 제3 기간을 초과하면 상기 플래그 파라미터를 상기 제1 공통 전압의 생성을 지시하는 1로 설정하고, 상기 구동 기간이 상기 제3 기간을 초과하지 않으면 상기 플래그 파라미터를 상기 제2 공통 전압의 생성을 지시하는 0으로 설정할 수 있다.
상기 플래그 신호 생성부는 전원이 턴 온되면 상기 메모리에서 상기 플래그 파라미터를 읽고, 상기 플래그 파라미터가 1로 설정되어 있으면 상기 제1 공통 전압의 생성을 지시하는 제1 플래그 신호를 상기 전원 공급부에 전달하고, 상기 플래그 파라미터가 0으로 설정되어 있으면 상기 제2 공통 전압의 생성을 지시하는 제2 플래그 신호를 상기 전원 공급부에 전달할 수 있다.
복수의 프레임 동안 동일한 이미지 신호가 입력되는지 여부를 검출하여 잔상 발생 조건에 해당하는지 여부를 평가하는 잔상 평가부, 및 상기 잔상 발생 조건에 해당하는지 여부에 따라 결정되는 플래그 파라미터를 저장하는 메모리를 더 포함할 수 있다.
상기 잔상 평가부는 특정 위치의 도트에 입력되는 이미지 신호가 미리 정해진 수의 프레임 동안 동일하게 입력되면 상기 플래그 파라미터를 상기 제1 공통 전압의 생성을 지시하는 1로 설정하고, 상기 특정 위치의 도트에 입력되는 이미지 신호가 복수의 프레임 동안 서로 다르게 입력되면 상기 플래그 파라미터를 상기 제2 공통 전압의 생성을 지시하는 0으로 설정할 수 있다.
상기 플래그 신호 생성부는 전원이 턴 온되면 상기 메모리에서 상기 플래그 파라미터를 읽고, 상기 플래그 파라미터가 1로 설정되어 있으면 상기 제1 공통 전압의 생성을 지시하는 제1 플래그 신호를 상기 전원 공급부에 전달하고, 상기 플래그 파라미터가 0으로 설정되어 있으면 상기 제2 공통 전압의 생성을 지시하는 제2 플래그 신호를 상기 전원 공급부에 전달할 수 있다.
상기 전원 공급부는, 상기 플래그 신호가 입력되는 입력단에 연결되어 있는 일단 및 제1 노드에 연결되어 있는 타단을 포함하는 제1 저항, 상기 제1 노드에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함하는 제1 커패시터, 상기 제1 노드에 연결되어 있는 게이트 전극 및 제2 노드에 연결되어 있는 일 전극을 포함하는 스위칭 트랜지스터, 상기 스위칭 트랜지스터의 타단에 연결되어 있는 일단 및 상기 접지에 연결되어 있는 타단을 포함하는 제2 저항, 전원 전압에 연결되어 있는 일단 및 상기 제2 노드에 연결되어 있는 타단을 포함하는 제3 저항, 상기 제2 노드에 연결되어 있는 일단 및 상기 접지에 연결되어 있는 타단을 포함하는 제4 저항, 및 상기 제2 노드의 전압과 기준 전압과의 제1 차이 전압을 출력하는 제1 차동 증폭기를 포함할 수 있다.
상기 전원 공급부는, 상기 제2 노드에 연결되어 있는 일 전극 및 상기 접지에 연결되어 있는 타 전극을 포함하는 제2 커패시터를 더 포함할 수 있다.
상기 전원 공급부는, 상기 제1 차이 전압이 입력되는 제1 입력단, 상기 전원 전압이 입력되는 제2 입력단, 및 상기 제1 차이 전압과 상기 전원 전압과의 제2 차이 전압을 상기 공통 전압으로서 출력하는 출력단을 포함하는 제2 차동 증폭기를 더 포함할 수 있다.
상기 전원 공급부는, 상기 전원 전압과 상기 제2 차동 증폭기의 제2 입력단 사이에 연결되어 있는 제5 저항, 및 상기 제2 차동 증폭기의 제2 입력단과 상기 제2 차동 증폭기의 출력단 사이에 연결되어 있는 제6 저항을 더 포함할 수 있다.
화소 전극, 공통 전극, 및 상기 화소 전극과 공통 전극 사이의 액정층을 포함하는 복수의 화소, 및 상기 공통 전극에 공통 전압을 인가하는 전원 공급부를 포함하는 표시 장치의 구동 방법은 전원이 턴 온된 후 제1 기간 동안 상기 공통 전극에 제1 공통 전압을 인가하는 단계, 및 상기 제1 기간 이후에 상기 전원이 턴 오프될 때까지 상기 공통 전극에 상기 제1 공통 전압보다 높은 레벨의 제2 공통 전압을 인가하는 단계를 포함한다.
미리 정해진 제2 기간 동안 상기 제1 공통 전압을 상기 제2 공통 전압으로 서서히 증가시키는 단계를 더 포함할 수 있다.
상기 제2 공통 전압이 인가되는 구동 기간이 미리 정해진 제3 기간을 초과하면 플래그 파라미터를 상기 제1 공통 전압의 생성을 지시하는 1로 설정하고, 상기 구동 기간이 상기 제3 기간 이하이면 상기 플래그 파라미터를 상기 제2 공통 전압의 생성을 지시하는 0으로 설정하는 단계를 더 포함할 수 있다.
상기 전원이 턴 온된 후 제1 기간 동안 상기 공통 전극에 제1 공통 전압을 인가하는 단계는, 상기 전원이 턴 온될 때 상기 플래그 파라미터가 1로 설정되어 있으면 상기 제1 공통 전압의 생성을 지시하는 제1 플래그 신호를 상기 전원 공급부에 전달하는 단계를 포함할 수 있다.
상기 전원이 턴 온될 때 상기 플래그 파라미터가 0로 설정되어 있으면, 상기 전원이 턴 온된 후 제1 기간 동안 상기 공통 전극에 제1 공통 전압을 인가하는 단계는 생략될 수 있다.
특정 위치의 화소에 입력되는 이미지 신호가 미리 정해진 수의 프레임 동안 동일하게 입력되면 플래그 파라미터를 상기 제1 공통 전압의 생성을 지시하는 1로 설정하고, 상기 특정 위치의 화소에 입력되는 이미지 신호가 복수의 프레임 동안 서로 다르게 입력되면 상기 플래그 파라미터를 상기 제2 공통 전압의 생성을 지시하는 0으로 설정하는 단계를 더 포함할 수 있다.
표시 장치의 장시간 구동에 따른 잔상을 제거하여 표시 품질을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 한 화소에 대한 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 공통 전압 생성 장치를 나타내는 블록도이다.
도 4는 본 발명의 일 실시예에 따른 전원 공급부의 회로를 나타내는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 6은 본 발명의 다른 실시예에 따른 공통 전압 생성 장치를 나타내는 블록도이다.
도 7은 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 흐름도이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 9는 본 발명의 또 다른 실시예에 따른 공통 전압 생성 장치를 나타내는 블록도이다.
도 10은 본 발명의 일 실시예에 따른 잔상 평가 방법을 설명하기 위한 블록도이다.
도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 흐름도이다.
도 12는 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
또한, 여러 실시예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시예에서 설명하고, 그 외의 실시예에서는 제1 실시예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치는 신호 제어부(100), 스캔 구동부(200), 데이터 구동부(300), 표시부(400) 및 전원 공급부(500)를 포함한다.
표시부(400)는 복수의 스캔선(S1~Sn), 복수의 데이터선(D1~Dm) 및 복수의 화소(PX)를 포함한다. 화소(PX)는 복수의 신호선들(S1~Sn, D1~Dm)에 연결되어 대략 행렬의 형태로 배열된다. 복수의 스캔선(S1~Sn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다. 복수의 데이터선(D1~Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다.
표시부(400)는 액정 표시판 조립체일 수 있으며, 액정 표시판 조립체는 박막 트랜지스터 표시판(도 2의 10 참조)과 이에 대향하는 공통 전극 표시판(도 2의 20 참조), 두 표시판(10, 20) 사이에 충진되는 액정층(도 2의 15 참조)을 포함한다. 표시부(400)의 바깥 면에는 빛을 편광시키는 적어도 하나의 편광자(미도시)가 부착될 수 있다.
신호 제어부(100)는 영상 신호(ImS) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 영상 신호(ImS)는 복수의 화소의 휘도(luminance) 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024(=210), 256(=28) 또는 64(=26)개의 계조(gray)를 가지고 있다. 입력 제어 신호는 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 및 메인 클록 신호(MCLK)를 포함한다.
신호 제어부(100)는 영상 데이터 신호(DAT) 및 데이터 제어신호(CONT2)를 데이터 구동부(300)에 전달한다. 데이터 제어신호(CONT2)는 데이터 구동부(300)의 동작을 제어하는 신호로써, 영상 데이터 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH), 복수의 데이터선(D1~Dm)에 데이터 신호(data)의 출력을 지시하는 출력 신호(TP), 데이터 클록 신호(HCLK) 등을 포함한다. 데이터 제어신호(CONT2)는 공통 전압(Vcom)에 대한 영상 데이터 신호(DAT)의 전압 극성을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(100)는 스캔 제어신호(CONT1)를 스캔 구동부(200)에 전달한다. 스캔 제어신호(CONT1)는 스캔 구동부(200)의 동작을 제어하는 신호로써, 스캔 구동부(200)에서의 스캔 시작 신호(STV) 및 게이트 온 전압의 출력을 제어하는 적어도 하나의 클록 신호(CLK)를 포함할 수 있다. 스캔 제어신호(CONT1)는 게이트 온 전압의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
신호 제어부(100)는 전원 제어신호(CONT3)를 전원 공급부(500)에 전달한다. 전원 제어신호(CONT3)는 전원 공급부(500)의 동작을 제어하는 신호이다.
데이터 구동부(300)는 표시부(400)에 배치된 복수의 데이터선(D1~Dm)에 연결되며, 영상 데이터 신호(DAT)에 대응하는 계조 전압을 선택한다. 데이터 구동부(300)는 선택한 계조 전압을 데이터 신호(data)로서 데이터선(D1~Dm)에 인가한다. 데이터 구동부(300)는 정해진 수의 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성할 수 있고, 이 중에서 영상 데이터 신호(DAT)에 대응하는 계조 전압을 선택할 수 있다.
스캔 구동부(200)는 표시부(400)에 배치된 복수의 스캔선(S1~Sn)에 연결되고, 스위칭 소자(도 2의 Q 참조)를 턴 온(turn on)시키는 게이트 온 전압과 턴 오프(turn off)시키는 게이트 오프 전압의 조합으로 이루어진 스캔 신호를 복수의 스캔선(S1~Sn)에 인가한다. 스캔 구동부(200)는 게이트 온 전압의 스캔 신호를 복수의 스캔선(S1~Sn)에 순차적으로 인가할 수 있다.
전원 공급부(500)는 전원 제어신호(CONT3)에 따라 표시부(400)에 공통 전압(Vcom)을 제공한다. 더욱 상세하게, 전원 공급부(500)는 전원이 턴 온된 후 제1 기간 동안 공통 전극(도 2의 CE 참조)에 제1 공통 전압을 인가하고, 제1 기간 이후에 전원이 턴 오프될 때까지 공통 전극에 제1 공통 전압보다 높은 레벨의 제2 공통 전압을 인가할 수 있다. 전원 공급부(500)는 미리 정해진 제2 기간 동안 제1 공통 전압을 제2 공통 전압으로 서서히 증가시킬 수 있다.
제2 공통 전압은 풀 화이트, 즉 최고 계조에서 플리커(flicker)가 최소가 되는 최적 공통 전압을 의미한다. 예를 들어, 표시 장치에 최고 계조를 인가하고, 최고 계조가 인가된 표시 장치에 공통 전압을 인가한다. 이때, 공통 전압을 조절하면서 표시 장치의 플리커를 측정하고, 플리커가 최소가 되는 시점에서의 공통 전압이 최적 공통 전압으로 정해질 수 있다.
제1 공통 전압은 잔상을 최소화시키기 위해 실험적으로 미리 정해지는 전압값을 갖는다. 예를 들어, 표시 장치에 정지 영상이 미리 정해진 시간 동안 표시되도록 하면 표시 장치를 턴 오프하거나 다시 턴 온 경우에도 잔상이 남게 된다. 이때, 표시 장치에 정지 영상과 동일한 계조 또는 중간 계조를 인가하고 공통 전압을 조절하면서 표시 장치의 잔상을 측정할 수 있으며, 이때 잔상이 사라지는 시점에서의 공통 전압이 잔상을 최소화시킬 수 있는 제1 공통 전압으로 정해질 수 있다.
상술한 신호 제어부(100), 스캔 구동부(200) 및 데이터 구동부(300) 각각은 적어도 하나의 집적 회로 칩의 형태로 표시부(400) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film) 위에 장착되거나 TCP(tape carrier package)의 형태로 표시부(400)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 위에 장착될 수 있다. 또는 신호 제어부(100), 스캔 구동부(200) 및 데이터 구동부(300)는 복수의 스캔선(S1~Sn) 및 복수의 데이터선(D1~Dm)과 함께 표시부(400)에 집적될 수 있다. 예를 들어, 비정질 실리콘 게이트(Amorphous Silicon Gate, ASG)에 의해 스캔 구동부(200)의 기능이 표시부(400)에 실장될 수 있다. 또한, 데이터 구동부(300)는 신호 제어부(100)의 기능이 내장된 구동 IC(integrated circuit) 로 마련될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 한 화소에 대한 등가 회로도이다.
도 2를 참조하면, 표시부(400)의 하나의 화소(PX)에 대하여 설명한다. i번째 스캔선(Si), 및 j번째 데이터선(Dj)에 연결된 화소(PX)를 예로 들어 설명한다(1<i≤n, 1≤j≤m). 화소(PX)는 스위칭 소자(Q)와 이에 연결된 액정 커패시터(Clc) 및 유지 커패시터(Cst)를 포함한다.
스위칭 소자(Q)는 박막 트랜지스터 표시판(10)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자이다. 스위칭 소자(Q)는 스캔선(S1~Sn)에 연결되어 있는 게이터 단자, 데이터선(D1~Dm)에 연결되어 있는 입력 단자, 액정 축전기(Clc) 및 유지 축전기(Cst)에 연결되는 출력 단자를 포함한다. 박막 트랜지스터는 비정질 규소(amorphous silicon) 또는 다결정 규소(poly crystalline silicon)를 포함한다.
한편, 박막 트랜지스터는 반도체층이 산화물 반도체로 이루어진 산화물 박막 트랜지스터(Oxide TFT)일 수 있다.
산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(InGaZnO4), 인듐-아연 산화물(Zn-In-O), 아연-주석 산화물(Zn-Sn-O) 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.
반도체층은 불순물이 도핑되지 않은 채널 영역과, 채널 영역의 양 옆으로 불순물이 도핑되어 형성된 소스 영역 및 드레인 영역을 포함한다. 여기서, 이러한 불순물은 박막 트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
반도체층이 산화물 반도체로 이루어지는 경우에는 고온에 노출되는 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
액정 커패시터(Clc)는 박막 트랜지스터 표시판(10)의 화소 전극(PE)과 공통 전극 표시판(20)의 공통 전극(CE)을 두 단자로 하며, 화소 전극(PE)과 공통 전극(CE) 사이의 액정층(15)은 유전체로서 기능한다. 액정층(15)은 유전율 이방성(dielectric anisotropy)을 갖는다.
화소 전극(PE)은 스위칭 소자(Q)에 연결되며 공통 전극(CE)은 공통 전극 표시판(20)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(CE)이 박막 트랜지스터 표시판(10)에 구비되는 경우도 있으며, 이때에는 두 전극(PE, CE) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 커패시터(Clc)의 보조적인 역할을 하는 유지 커패시터(Cst)는 박막 트랜지스터 표시판(10)에 구비된 별개의 신호선(미도시)과 화소 전극(PE)이 절연체를 사이에 두고 중첩되어 이루어지며, 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가될 수 있다.
공통 전극 표시판(20)의 공통 전극(CE)의 일부 영역에 색 필터(CF)가 형성될 수 있다. 각 화소(PX)가 기본색(primary color) 중 하나를 고유하게 표시하고 기본색의 공간적 합으로 원하는 색상이 인식되도록 할 수 있다. 각 화소(PX)가 시간에 따라 번갈아 기본색을 표시하고 기본색의 시간적 합으로 원하는 색상이 인식되도록 할 수 있다. 기본색의 예로는 적색, 녹색, 청색 등의 삼원색을 들 수 있다.
여기서는 공간 분할의 한 예로서 각 화소(PX)가 화소 전극(PE)에 대응하는 공통 전극 표시판(20)의 영역에 기본색 중 하나를 나타내는 색 필터(CF)를 구비함을 보여주고 있다. 이와 달리 색 필터(CF)는 박막 트랜지스터 표시판(10)의 화소 전극(PE) 위 또는 아래에 형성될 수도 있다.
이하, 전원이 턴 온된 후 제1 기간 동안 공통 전극(CE)에 제1 공통 전압을 인가하고, 제1 기간 이후에 전원이 턴 오프될 때까지 공통 전극(CE)에 제2 공통 전압을 인가할 수 있는 공통 전압 생성 장치 및 그 방법에 대하여 설명한다.
도 3은 본 발명의 일 실시예에 따른 공통 전압 생성 장치를 나타내는 블록도이다. 도 4는 본 발명의 일 실시예에 따른 전원 공급부의 회로를 나타내는 회로도이다. 도 5는 본 발명의 일 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 3 내지 5를 참조하면, 공통 전압 생성 장치는 플래그 신호 생성부(110) 및 전원 공급부(500)를 포함한다.
플래그 신호 생성부(110)는 클록 신호(CLK) 및 스캔 시작 신호(STV) 중 적어도 어느 하나를 수신하고, 클록 신호(CLK) 및 스캔 시작 신호(STV) 중 적어도 어느 하나로부터 제1 기간(A)을 측정한다. 클록 신호(CLK)는 신호 제어부(100)의 내부에서 생성되거나 외부에서 입력되는 메인 클록 신호(MCLK)를 이용하여 만들어질 수 있다. 플래그 신호 생성부(110)는 제1 기간(A)을 측정함으로써, 제1 공통 전압(Vcom1) 및 제2 공통 전압(Vcom2) 중 어느 하나의 생성을 지시하는 플래그 신호(FLAG)를 생성하여 전원 공급부(500)에 전달할 수 있다.
플래그 신호 생성부(110)는 전원이 턴 온되면 제1 공통 전압(Vcom1)의 생성을 지시하는 플래그 신호(FLAG)를 전원 공급부(500)에 전달하고, 전원 공급부(500)는 플래그 신호(FLAG)에 따라 제1 공통 전압(Vcom)을 생성할 수 있다. 플래그 신호 생성부(110)는 전원이 턴 온된 후 제1 기간(A)이 도과되면 제2 공통 전압(Vcom2)의 생성을 지시하는 플래그 신호(FLAG)를 전원 공급부(500)에 전달하고, 전원 공급부(500)는 플래그 신호(FLAG)에 따라 제2 공통 전압(Vcom)을 생성할 수 있다. 이때, 전원 공급부(500)는 미리 정해진 제2 기간(B) 동안 제1 공통 전압(Vcom1)을 제2 공통 전압(Vcom2)으로 서서히 증가시키도록 구성될 수 있다. 전원 공급부(500)는 제2 기간(B) 이후부터 전원이 턴 오프될 때까지의 구동 기간(D) 동안 제2 공통 전압(Vcom2)을 생성한다. 전원이 턴 오프될 때 플래그 신호 생성부(110)는 제1 공통 전압(Vcom1)의 생성을 지시하는 플래그 신호(FLAG)를 전원 공급부(500)에 전달하고, 전원 공급부(500)는 플래그 신호(FLAG)에 따라 제2 공통 전압(Vcom2)을 제1 공통 전압(Vcom1)으로 변동시킬 수 있다.
표시 장치를 장시간 구동하게 되면 구동된 패턴이 패널의 투과율에 영향을 미치게 되고, 표시 장치를 턴 오프한 후 다시 턴 온한 이후에도 잔상이 남게 된다. 이러한 잔상은 표시 장치가 구동됨에 따라 서서히 사라지게 되는데, 제1 기간은 표시 장치의 구동에 따라 잔상이 사라지는데 필요한 시간으로 실험적으로 정해질 수 있다. 예를 들어, 제1 기간은 대략 30분 내지 1시간 정도로 정해질 수 있다.
잔상을 최소화시키기 위해 미리 정해지는 제1 공통 전압(Vcom1)은 실험적으로 정해질 수 있다. 예를 들어, 제1 공통 전압(Vcom1)은 제2 공통 전압(Vcom2)보다 대략 20~40mV 정도 낮은 전압값을 가질 수 있다. 즉, 제1 공통 전압(Vcom1)과 제2 공통 전압(Vcom2)의 전압차(dV)는 대략 20~40mV 일 수 있다.
도 4를 참조하여, 플래그 신호(FLAG)에 따라 공통 전압(Vcom)을 제1 공통 전압(Vcom1) 및 제2 공통 전압(Vcom2)으로 변동하여 생성할 수 있는 전원 공급부(500)의 회로에 대하여 설명한다.
전원 공급부(500)는 복수의 저항(R1 내지 R6), 복수의 커패시터(C1, C2), 스위칭 트랜지스터(M1) 및 복수의 차동 증폭기(A1, A2)를 포함한다.
제1 저항(R1)은 플래그 신호(FLAG)가 입력되는 입력단에 연결되어 있는 일단 및 제1 노드(N1)에 연결되어 있는 타단을 포함한다.
제1 커패시터(C1)는 제1 노드(N1)에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함한다.
스위칭 트랜지스터(M1)는 제1 노드(N1)에 연결되어 있는 게이트 전극 및 제2 노드(N2)에 연결되어 있는 일 전극, 및 제2 저항(R2)의 일단에 연결되어 있는 타 전극을 포함한다.
제2 저항(R2)은 스위칭 트랜지스터(M1)의 타단에 연결되어 있는 일단 및 접지에 연결되어 있는 타단을 포함한다.
제3 저항(R3)은 전원 전압(VDD)에 연결되어 있는 일단 및 제2 노드(N2)에 연결되어 있는 타단을 포함한다. 전원 전압(VDD)은 하이 레벨 전압일 수 있다.
제4 저항(R4)은 제2 노드(N2)에 연결되어 있는 일단 및 접지에 연결되어 있는 타단을 포함한다.
제1 차동 증폭기(A1)는 제2 노드(N2)의 전압이 입력되는 제1 입력단(+), 기준 전압(Vref)이 입력되는 제2 입력단(-), 및 제2 노드(N2)의 전압과 기준 전압(Vref)과의 제1 차이 전압이 출력되는 출력단을 포함한다. 기준 전압(Vref)은 미리 정해진 전압으로써, 로우 레벨 전압일 수 있다. 예를 들어, 기준 전압(Vref)은 접지 전압으로 정해질 수 있다.
제2 커패시터(C2)는 제2 노드(N2)에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함한다.
제2 차동 증폭기(A2)는 제1 차동 증폭기(A1)의 출력단에 연결되어 제1 차이 전압이 입력되는 제1 입력단(+), 제5 저항의 타단에 연결되어 전원 전압(VDD)이 입력되는 제2 입력단(-), 및 제1 차이 전압과 전원 전압(VDD)과의 제2 차이 전압을 상기 공통 전압(Vcom)으로서 출력하는 출력단을 포함한다.
제5 저항(R5)은 전원 전압(VDD)에 연결되어 있는 일단 및 제2 차동 증폭기(A2)의 제2 입력단(-)에 연결되어 있는 타단을 포함한다.
제6 저항(R6)은 제2 차동 증폭기(A2)의 제2 입력단(-)에 연결되어 있는 일단 및 제2 차동 증폭기(A2)의 출력단 사이에 연결되어 있는 타단을 포함한다.
스위칭 트랜지스터(M1)는 하이 레벨 전압에 턴 온되고 로우 레벨 전압에 턴 오프되는 n-채널 전계 효과 트랜지스터일 수 있다. 또는 스위칭 트랜지스터(M1)는 로우 레벨 전압에 턴 온되고 하이 레벨 전압에 턴 오프되는 p-채널 전계 효과 트랜지스터일 수도 있다. 여기서는 스위칭 트랜지스터(M1)가 n-채널 전계 효과 트랜지스터인 것으로 가정한다.
먼저, 플래그 신호(FLAG)가 로우 레벨 전압으로 입력되는 경우에 대하여 설명한다. 제1 노드(N1)의 전압은 로우 레벨 전압이 되고, 스위칭 트랜지스터(M1)는 턴 오프된다. 제2 노드(N2)의 전압은 제3 저항(R3)과 제4 저항(R4)에 의한 분배 전압이 된다. 제2 노드(N2)의 전압과 기준 전압(Vref)과의 제1 차이 전압이 제2 차동 증폭기(A2)의 제1 입력단(+)에 입력된다. 제1 차이 전압과 전원 전압(VDD)과의 차이에 대응하는 제2 차이 전압이 제1 공통 전압(Vcom1)으로서 출력된다.
다음으로, 플래그 신호(FLAG)가 하이 레벨 전압으로 입력되는 경우에 대하여 설명한다. 플래그 신호(FLAG)가 로우 레벨 전압에서 하이 레벨 전압으로 변동되어 입력되면, 제1 커패시터(C1)가 하이 레벨 전압으로 충전되는데, 제1 커패시터(C1)가 충전되는데 필요한 시간만큼 제1 노드(N1)의 전압은 지연되어 서서히 하이 레벨 전압으로 상승하게 된다. 제1 노드(N1)의 전압이 지연되어 하이 레벨 전압으로 상승하는 시간은 제1 공통 전압(Vcom1)을 제2 공통 전압(Vcom2)으로 서서히 증가시키는 제2 기간(B)에 대응될 수 있다. 제2 기간(B)은 제1 저항(R1)의 저항값 및 제1 커패시터(C1)의 용량에 따라 결정될 수 있다. 제1 노드(N1)의 전압이 서서히 상승함에 따라 스위칭 트랜지스터(M1)를 통해 흐르는 전류량이 서서히 증가하게 된다. 제2 노드(N2)의 전압은 제2 저항(R2), 제3 저항(R3) 및 제4 저항(R4)에 의한 분배 전압이 된다. 제2 저항(R2)과 제4 저항(R4)은 병렬로 연결되어 있으므로, 제2 노드(N2)의 전압은 스위칭 트랜지스터(M1)가 턴 오프된 경우와 비교하여 상대적으로 낮은 전압이 된다. 제2 노드(N2)의 전압이 낮은 전압이 됨에 따라 제1 차동 증폭기(A1)에서 출력되는 제1 차이 전압도 상대적으로 낮은 전압이 된다. 제1 차이 전압이 낮은 전압이 됨에 따라 제2 차동 증폭기(A2)에서 출력되는 제2 차이 전압은 상대적으로 높은 제2 공통 전압(Vcom2)으로서 출력된다.
플래그 신호 생성부(110)가 제1 기간(A) 동안 로우 레벨 전압의 플래그 신호(FLAG)를 전원 공급부(500)에 전달함에 따라 제1 공통 전압(Vcom1)이 출력될 수 있다. 그리고 제1 기간(A) 이후에, 플래그 신호 생성부(110)가 하이 레벨 전압의 플래그 신호(FLAG)를 전원 공급부(500)에 전달함에 따라 제2 기간(B) 동안 제1 공통 전압(Vcom1)이 제2 공통 전압(Vcom2)으로 서서히 상승하게 되고, 구동 기간(D) 동안 제2 공통 전압(Vcom2)이 생성될 수 있다.
한편, 플래그 신호 생성부(110)는 신호 제어부(100)에 포함될 수 있다. 이때, 신호 제어부(100)에서 전원 공급부(500)에 전달되는 전원 제어신호(CONT3)에는 플래그 신호(FLAG)가 포함될 수 있다. 또는, 플래그 신호 생성부(110)는 전원 공급부(500)에 포함될 수도 있으며, 이때 전원 제어신호(CONT3)에는 클록 신호(CLK) 및 스캔 시작 신호(STV) 중 적어도 어느 하나가 포함될 수 있다.
이하, 도 6 내지 8을 참조하여 다른 실시예에 따른 공통 전압 생성 장치에 대하여 설명한다.
도 6은 본 발명의 다른 실시예에 따른 공통 전압 생성 장치를 나타내는 블록도이다. 도 7은 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 흐름도이다. 도 8은 본 발명의 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 6 내지 8을 참조하면, 공통 전압 생성 장치는 플래그 신호 생성부(110), 메모리(120) 및 전원 공급부(500)를 포함한다. 도 3 내지 5에서 설명한 공통 전압 생성 장치와 비교하여, 공통 전압 생성 장치에 메모리(120)가 더 포함된다.
메모리(120)는 플래그 파라미터(Fp)를 저장한다. 플래그 파라미터(Fp)는 제2 공통 전압(Vcom2)이 인가되는 구동 기간(D)에 따라 결정될 수 있다. 플래그 파라미터(Fp)는 제1 공통 전압(Vcom1)의 생성을 지시하는 1, 또는 제2 공통 전압(Vcom2)의 생성을 지시하는 0으로 설정되는 1 비트로 마련될 수 있다. 메모리(120)는 EEPROM(electrically erasable programmable read-only memory)와 같이 전원 공급이 끊긴 상태에서도 플래그 파라미터(Fp)를 기억하는 비휘발성 기억 장치일 수 있다.
플래그 신호 생성부(110)는 전원이 턴 온되면 메모리(120)에서 플래그 파라미터(Fp)를 읽고, 플래그 파라미터(Fp)가 1로 설정되어 있으면 제1 공통 전압(Vcom1)의 생성을 지시하는 플래그 신호(FLAG)를 전원 공급부(500)에 전달하고, 플래그 파라미터(Fp)가 0으로 설정되어 있으면 제2 공통 전압(Vcom2)의 생성을 지시하는 플래그 신호(FLAG)를 전원 공급부에 전달할 수 있다. 그리고 플래그 신호 생성부(110)는 제2 공통 전압(Vcom2)이 인가되는 구동 기간(D)이 미리 정해진 제3 기간(C)을 초과하면 플래그 파라미터(Fp)를 1로 설정하고, 구동 기간이 제3 기간(C)을 초과하지 않으면 플래그 파라미터(Fp)를 0으로 설정한다. 구동 기간(D) 중에는 플래그 파라미터(Fp)의 값이 변동되더라도 제2 공통 전압(Vcom2)은 그대로 출력된다.
한편, 플래그 신호 생성부(110) 및 메모리(120)는 신호 제어부(100)에 포함될 수 있다. 이때, 신호 제어부(100)에서 전원 공급부(500)에 전달되는 전원 제어신호(CONT3)에는 플래그 신호(FLAG)가 포함될 수 있다. 또는, 플래그 신호 생성부(110) 및 메모리(120)는 전원 공급부(500)에 포함될 수도 있으며, 이때 전원 제어신호(CONT3)에는 클록 신호(CLK) 및 스캔 시작 신호(STV) 중 적어도 어느 하나가 포함될 수 있다.
플래그 파라미터(Fp)를 이용하여 제1 공통 전압(Vcom1) 또는 제2 공통 전압(Vcom2)을 생성하는 표시 장치의 구동 방법에 대하여 도 7을 참조하여 설명한다.
표시 장치의 전원이 턴 온된다(S110).
표시 장치의 전원이 턴 온되면, 플래그 신호 생성부(110)는 메모리(120)에 저장되는 있는 플래그 파라미터(Fp)가 1인지 여부를 판단한다(S120).
메모리(120)에 저장되어 있는 플래그 파라미터(Fp)가 1인 경우, 플래그 신호 생성부(110)는 제1 공통 전압(Vcom1)의 생성을 지시하는 로우 레벨 전압의 플래그 신호(FLAG)를 전원 공급부(500)에 전달하고, 전원 공급부(500)는 제1 공통 전압(Vcom1)을 생성한다(S130).
플래그 신호 생성부(110)는 제1 공통 전압(Vcom1)을 생성한 후 제1 기간(A)이 초과되었는지 여부를 판단한다(S140). 플래그 신호 생성부(110)는 전원이 턴 온된 이후부터 제1 기간(A)이 초과할 때까지 제1 공통 전압(Vcom1)을 생성한다.
플래그 신호 생성부(110)는 제1 기간(A)이 초과되면 제2 공통 전압(Vcom2)의 생성을 지시하는 하이 레벨 전압의 플래그 신호(FLAG)를 전원 공급부(500)에 전달하고, 전원 공급부(500)는 제2 공통 전압(Vcom2)을 생성한다(S150). 하이 레벨 전압의 플래그 신호(FLAG)가 전원 공급부(500)에 전달되면, 전원 공급부(500)의 출력 전압은 제2 기간(B) 동안 제1 공통 전압(Vcom1)에서 제2 공통 전압(Vcom2)으로 서서히 증가된다.
플래그 신호 생성부(110)는 제1 기간(A)이 초과되면 플래그 파라미터(Fp)를 0으로 설정하여 메모리(120)에 저장한다(S160).
플래그 신호 생성부(110)는 제2 공통 전압(Vcom2)이 인가되는 구동 기간(D)이 미리 정해진 제3 기간(C)을 초과하는지 여부를 판단한다(S170). 제3 기간(C)은 장시간의 구동으로 인하여 잔상이 발생할 가능성이 있는 시간으로써, 미리 정해진 기간일 수 있다. 예를 들어, 제3 기간(C)은 대략 4시간으로 설정될 수 있다. 플래그 신호 생성부(110)는 구동 기간(D)이 제3 기간(C)을 초과하지 않으면 플래그 파라미터(Fp)를 그대로 0으로 설정한다.
플래그 신호 생성부(110)는 구동 기간(D)이 제3 기간(C)을 초과하면 플래그 파라미터(Fp)를 1로 설정하여 메모리(120)에 저장한다(S180). 이때, 플래그 신호 생성부(110)는 플래그 파라미터(Fp)를 1로 설정하는 경우에도 하이 레벨 전압의 플래그 신호(FLAG)를 전원 공급부(500)에 전달하여 제2 공통 전압(Vcom2)이 지속적으로 생성되도록 한다.
한편, 표시 장치의 전원이 턴 온될 때 메모리(120)에 저장되어 있는 플래그 파라미터(Fp)가 0인 경우에는, 플래그 신호 생성부(110)는 제2 공통 전압(Vcom2)의 생성을 지시하는 하이 레벨 전압의 플래그 신호(FLAG)를 전원 공급부(500)에 전달한다. 즉, 전원이 턴 온되었을 때, 메모리(120)에 저장되어 있는 플래그 파라미터(Fp)가 1이 아닌 경우에는 제1 공통 전압(Vcom1)이 생성되는 제1 기간(A) 및 제1 공통 전압(Vcom1)에서 제2 공통 전압(Vcom2)으로 상승하는 제2 기간(B)이 생략되고, 바로 제2 공통 전압(Vcom2)이 생성된다.
이하, 도 9 내지 12를 참조하여 또 다른 실시예에 따른 공통 전압 생성 장치에 대하여 설명한다.
도 9는 본 발명의 또 다른 실시예에 따른 공통 전압 생성 장치를 나타내는 블록도이다. 도 10은 본 발명의 일 실시예에 따른 잔상 평가 방법을 설명하기 위한 블록도이다. 도 11은 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 흐름도이다. 도 12는 본 발명의 또 다른 실시예에 따른 표시 장치의 구동 방법을 나타내는 타이밍도이다.
도 9 내지 12를 참조하면, 공통 전압 생성 장치는 플래그 신호 생성부(110), 메모리(120), 잔상 평가부(130) 및 전원 공급부(500)를 포함한다. 도 3 내지 5에서 설명한 공통 전압 생성 장치와 비교하여, 공통 전압 생성 장치에 메모리(120) 및 잔상 평가부(130)가 더 포함된다.
메모리(120)는 플래그 파라미터(Fp)를 저장한다. 플래그 파라미터(Fp)는 잔상 평가부(130)에 평가되는 잔상 발생 조건에 따라 결정될 수 있다. 플래그 파라미터(Fp)는 제1 공통 전압(Vcom1)의 생성을 지시하는 1, 또는 제2 공통 전압(Vcom2)의 생성을 지시하는 0으로 설정되는 1 비트로 마련될 수 있다. 메모리(120)는 EEPROM와 같은 비휘발성 기억 장치일 수 있다.
잔상 평가부(130)는 복수의 프레임 동안 동일한 이미지 신호(ImS)가 입력되는지 여부를 검출하여 잔상 발생 조건에 해당하는지 여부를 평가한다. 도 10에 도시한 바와 같이, 잔상 평가부(130)는 특정 위치의 도트(dot1, dot2, dot3)에 입력되는 이미지 신호(ImS)가 미리 정해진 수의 프레임 동안 동일하게 입력되는지 여부를 확인하여 플래그 파라미터(Fp)를 설정할 수 있다. 도트(dot1, dot2, dot3)는 인접한 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)가 공간적 또는 시간적 합으로 하나의 색상이 인식되도록 하는 단위를 의미한다. 잔상 평가부(130)는 특정 위치의 도트(dot1, dot2, dot3)에 입력되는 이미지 신호(ImS)가 미리 정해진 수의 프레임 동안 동일하게 입력되면 플래그 파라미터(Fp)를 상기 제1 공통 전압(Vcom1)의 생성을 지시하는 1로 설정한다. 그리고, 잔상 평가부(130)는 특정 위치의 도트(dot1, dot2, dot3)에 입력되는 이미지 신호(ImS)가 미리 정해진 수의 프레임 동안 서로 다르게 입력되면 플래그 파라미터(Fp)를 제2 공통 전압(Vcom2)의 생성을 지시하는 0으로 설정한다.
플래그 신호 생성부(110)는 전원이 턴 온되면 메모리(120)에서 플래그 파라미터(Fp)를 읽고, 플래그 파라미터(Fp)가 1로 설정되어 있으면 제1 공통 전압(Vcom1)의 생성을 지시하는 플래그 신호(FLAG)를 전원 공급부(500)에 전달하고, 플래그 파라미터(Fp)가 0으로 설정되어 있으면 제2 공통 전압(Vcom2)의 생성을 지시하는 플래그 신호(FLAG)를 전원 공급부에 전달할 수 있다. 플래그 신호 생성부(110)는 제1 공통 전압(Vcom1)을 생성한 후 제1 기간(A)을 초과하면 제2 공통 전압(Vcom2)의 생성을 지시하는 플래그 신호(FLAG)를 전원 공급부에 전달하여 제2 공통 전압(Vcom2)이 생성되도록 한다.
한편, 플래그 신호 생성부(110), 메모리(120) 및 잔상 평가부(130)는 신호 제어부(100)에 포함될 수 있다. 이때, 신호 제어부(100)에서 전원 공급부(500)에 전달되는 전원 제어신호(CONT3)에는 플래그 신호(FLAG)가 포함될 수 있다. 또는, 플래그 신호 생성부(110), 메모리(120) 및 잔상 평가부(130)는 전원 공급부(500)에 포함될 수도 있으며, 이때 전원 제어신호(CONT3)에는 클록 신호(CLK) 및 스캔 시작 신호(STV) 중 적어도 어느 하나, 및 이미지 신호(ImS)가 포함될 수 있다.
플래그 파라미터(Fp)를 이용하여 제1 공통 전압(Vcom1) 또는 제2 공통 전압(Vcom2)을 생성하는 표시 장치의 구동 방법에 대하여 도 11을 참조하여 설명한다.
표시 장치의 전원이 턴 온된다(S210).
표시 장치의 전원이 턴 온되면, 플래그 신호 생성부(110)는 메모리(120)에 저장되는 있는 플래그 파라미터(Fp)가 1인지 여부를 판단한다(S220).
메모리(120)에 저장되어 있는 플래그 파라미터(Fp)가 1인 경우, 플래그 신호 생성부(110)는 제1 공통 전압(Vcom1)의 생성을 지시하는 로우 레벨 전압의 플래그 신호(FLAG)를 전원 공급부(500)에 전달하고, 전원 공급부(500)는 제1 공통 전압(Vcom1)을 생성한다(S230).
플래그 신호 생성부(110)는 제1 공통 전압(Vcom1)을 생성한 후 제1 기간(A)이 초과되었는지 여부를 판단한다(S240). 플래그 신호 생성부(110)는 전원이 턴 온된 이후부터 제1 기간(A)이 초과할 때까지 제1 공통 전압(Vcom1)을 생성한다.
플래그 신호 생성부(110)는 제1 기간(A)이 초과되면 제2 공통 전압(Vcom2)의 생성을 지시하는 하이 레벨 전압의 플래그 신호(FLAG)를 전원 공급부(500)에 전달하고, 전원 공급부(500)는 제2 공통 전압(Vcom2)을 생성한다(S250). 하이 레벨 전압의 플래그 신호(FLAG)가 전원 공급부(500)에 전달되면, 전원 공급부(500)의 출력 전압은 제2 기간(B) 동안 제1 공통 전압(Vcom1)에서 제2 공통 전압(Vcom2)으로 서서히 증가된다.
플래그 신호 생성부(110)는 제1 기간(A)이 초과되면 플래그 파라미터(Fp)를 0으로 설정하여 메모리(120)에 저장한다(S260).
잔상 평가부(130)는 복수의 프레임(C') 동안 동일한 이미지 신호(ImS)가 입력되는지 여부를 검출하여 잔상 발생 조건에 해당하는지 여부를 평가한다(S270). 잔상 평가부(130)는 특정 위치의 도트(dot1, dot2, dot3)에 입력되는 이미지 신호(ImS)가 미리 정해진 수의 프레임(C') 동안 동일하게 입력되는지 여부를 확인하여 플래그 파라미터(Fp)를 설정할 수 있다. 잔상 평가부(130)는 복수의 프레임 동안 서로 다른 이미지 신호(ImS)가 입력되면 플래그 파라미터(Fp)를 제2 공통 전압(Vcom2)의 생성을 지시하는 0으로 설정할 수 있다.
잔상 평가부(130)는 특정 위치의 도트(dot1, dot2, dot3)에 입력되는 이미지 신호(ImS)가 미리 정해진 수의 프레임(C') 동안 동일하게 입력되면 플래그 파라미터(Fp)를 제1 공통 전압(Vcom1)의 생성을 지시하는 1로 설정한다(S280). 이때, 플래그 신호 생성부(110)는 플래그 파라미터(Fp)가 1로 설정되는 경우에도 하이 레벨 전압의 플래그 신호(FLAG)를 전원 공급부(500)에 전달하여 제2 공통 전압(Vcom2)이 지속적으로 생성되도록 한다.
한편, 표시 장치의 전원이 턴 온될 때 메모리(120)에 저장되어 있는 플래그 파라미터(Fp)가 0인 경우에는, 플래그 신호 생성부(110)는 제2 공통 전압(Vcom2)의 생성을 지시하는 하이 레벨 전압의 플래그 신호(FLAG)를 전원 공급부(500)에 전달한다. 즉, 전원이 턴 온되었을 때, 메모리(120)에 저장되어 있는 플래그 파라미터(Fp)가 1이 아닌 경우에는 제1 공통 전압(Vcom1)이 생성되는 제1 기간(A) 및 제1 공통 전압(Vcom1)에서 제2 공통 전압(Vcom2)으로 상승하는 제2 기간(B)이 생략되고, 바로 제2 공통 전압(Vcom2)이 생성된다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 신호 제어부
110 : 플래그 신호 생성부
120 : 메모리
130 : 잔상 평가부
200 : 스캔 구동부
300 : 데이터 구동부
400 : 표시부
500 : 전원 공급부

Claims (20)

  1. 화소 전극, 공통 전극, 및 상기 화소 전극과 공통 전극 사이의 액정층을 포함하는 복수의 화소를 포함하는 표시부; 및
    상기 공통 전극에 공통 전압을 인가하는 전원 공급부를 포함하고,
    상기 전원 공급부는 전원이 턴 온된 후 제1 기간 동안 상기 공통 전극에 제1 공통 전압을 인가하고, 상기 제1 기간 이후에 상기 전원이 턴 오프될 때까지 상기 공통 전극에 상기 제1 공통 전압보다 높은 레벨의 제2 공통 전압을 인가하는 전원 공급부를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 제1 공통 전압은 잔상을 최소화시키기 위해 미리 정해진 전압값을 가지며, 상기 제2 공통 전압은 최고 계조에서 플리커가 최소가 되는 최적 공통 전압인 표시 장치.
  3. 제1 항에 있어서,
    상기 전원 공급부는 미리 정해진 제2 기간 동안 상기 제1 공통 전압을 상기 제2 공통 전압으로 서서히 증가시키는 표시 장치.
  4. 제1 항에 있어서,
    클록 신호 및 스캔 시작 신호 중 적어도 어느 하나로부터 상기 제1 기간을 측정하고, 상기 제1 공통 전압 및 상기 제2 공통 전압 중 어느 하나의 생성을 지시하는 플래그 신호를 생성하는 플래그 신호 생성부를 더 포함하는 표시 장치.
  5. 제4 항에 있어서,
    상기 제2 공통 전압이 인가되는 구동 기간에 따라 결정되는 플래그 파라미터를 저장하는 메모리를 더 포함하는 표시 장치.
  6. 제5 항에 있어서,
    상기 플래그 신호 생성부는 상기 제2 공통 전압이 인가되는 구동 기간이 미리 정해진 제3 기간을 초과하면 상기 플래그 파라미터를 상기 제1 공통 전압의 생성을 지시하는 1로 설정하고, 상기 구동 기간이 상기 제3 기간을 초과하지 않으면 상기 플래그 파라미터를 상기 제2 공통 전압의 생성을 지시하는 0으로 설정하는 표시 장치.
  7. 제6 항에 있어서,
    상기 플래그 신호 생성부는 전원이 턴 온되면 상기 메모리에서 상기 플래그 파라미터를 읽고, 상기 플래그 파라미터가 1로 설정되어 있으면 상기 제1 공통 전압의 생성을 지시하는 제1 플래그 신호를 상기 전원 공급부에 전달하고, 상기 플래그 파라미터가 0으로 설정되어 있으면 상기 제2 공통 전압의 생성을 지시하는 제2 플래그 신호를 상기 전원 공급부에 전달하는 표시 장치.
  8. 제4 항에 있어서,
    복수의 프레임 동안 동일한 이미지 신호가 입력되는지 여부를 검출하여 잔상 발생 조건에 해당하는지 여부를 평가하는 잔상 평가부; 및
    상기 잔상 발생 조건에 해당하는지 여부에 따라 결정되는 플래그 파라미터를 저장하는 메모리를 더 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 잔상 평가부는 특정 위치의 도트에 입력되는 이미지 신호가 미리 정해진 수의 프레임 동안 동일하게 입력되면 상기 플래그 파라미터를 상기 제1 공통 전압의 생성을 지시하는 1로 설정하고, 상기 특정 위치의 도트에 입력되는 이미지 신호가 복수의 프레임 동안 서로 다르게 입력되면 상기 플래그 파라미터를 상기 제2 공통 전압의 생성을 지시하는 0으로 설정하는 표시 장치.
  10. 제9 항에 있어서,
    상기 플래그 신호 생성부는 전원이 턴 온되면 상기 메모리에서 상기 플래그 파라미터를 읽고, 상기 플래그 파라미터가 1로 설정되어 있으면 상기 제1 공통 전압의 생성을 지시하는 제1 플래그 신호를 상기 전원 공급부에 전달하고, 상기 플래그 파라미터가 0으로 설정되어 있으면 상기 제2 공통 전압의 생성을 지시하는 제2 플래그 신호를 상기 전원 공급부에 전달하는 표시 장치.
  11. 제4 항에 있어서,
    상기 전원 공급부는,
    상기 플래그 신호가 입력되는 입력단에 연결되어 있는 일단 및 제1 노드에 연결되어 있는 타단을 포함하는 제1 저항;
    상기 제1 노드에 연결되어 있는 일 전극 및 접지에 연결되어 있는 타 전극을 포함하는 제1 커패시터;
    상기 제1 노드에 연결되어 있는 게이트 전극 및 제2 노드에 연결되어 있는 일 전극을 포함하는 스위칭 트랜지스터;
    상기 스위칭 트랜지스터의 타단에 연결되어 있는 일단 및 상기 접지에 연결되어 있는 타단을 포함하는 제2 저항;
    전원 전압에 연결되어 있는 일단 및 상기 제2 노드에 연결되어 있는 타단을 포함하는 제3 저항;
    상기 제2 노드에 연결되어 있는 일단 및 상기 접지에 연결되어 있는 타단을 포함하는 제4 저항; 및
    상기 제2 노드의 전압과 기준 전압과의 제1 차이 전압을 출력하는 제1 차동 증폭기를 포함하는 표시 장치.
  12. 제11 항에 있어서,
    상기 전원 공급부는,
    상기 제2 노드에 연결되어 있는 일 전극 및 상기 접지에 연결되어 있는 타 전극을 포함하는 제2 커패시터를 더 포함하는 표시 장치.
  13. 제12 항에 있어서,
    상기 전원 공급부는,
    상기 제1 차이 전압이 입력되는 제1 입력단, 상기 전원 전압이 입력되는 제2 입력단, 및 상기 제1 차이 전압과 상기 전원 전압과의 제2 차이 전압을 상기 공통 전압으로서 출력하는 출력단을 포함하는 제2 차동 증폭기를 더 포함하는 표시 장치.
  14. 제13 항에 있어서,
    상기 전원 공급부는,
    상기 전원 전압과 상기 제2 차동 증폭기의 제2 입력단 사이에 연결되어 있는 제5 저항; 및
    상기 제2 차동 증폭기의 제2 입력단과 상기 제2 차동 증폭기의 출력단 사이에 연결되어 있는 제6 저항을 더 포함하는 표시 장치.
  15. 화소 전극, 공통 전극, 및 상기 화소 전극과 공통 전극 사이의 액정층을 포함하는 복수의 화소, 및 상기 공통 전극에 공통 전압을 인가하는 전원 공급부를 포함하는 표시 장치의 구동 방법에 있어서,
    전원이 턴 온된 후 제1 기간 동안 상기 공통 전극에 제1 공통 전압을 인가하는 단계; 및
    상기 제1 기간 이후에 상기 전원이 턴 오프될 때까지 상기 공통 전극에 상기 제1 공통 전압보다 높은 레벨의 제2 공통 전압을 인가하는 단계를 포함하는 표시 장치의 구동 방법.
  16. 제15 항에 있어서,
    미리 정해진 제2 기간 동안 상기 제1 공통 전압을 상기 제2 공통 전압으로 서서히 증가시키는 단계를 더 포함하는 표시 장치의 구동 방법.
  17. 제15 항에 있어서,
    상기 제2 공통 전압이 인가되는 구동 기간이 미리 정해진 제3 기간을 초과하면 플래그 파라미터를 상기 제1 공통 전압의 생성을 지시하는 1로 설정하고, 상기 구동 기간이 상기 제3 기간 이하이면 상기 플래그 파라미터를 상기 제2 공통 전압의 생성을 지시하는 0으로 설정하는 단계를 더 포함하는 표시 장치의 구동 방법.
  18. 제17 항에 있어서,
    상기 전원이 턴 온된 후 제1 기간 동안 상기 공통 전극에 제1 공통 전압을 인가하는 단계는,
    상기 전원이 턴 온될 때 상기 플래그 파라미터가 1로 설정되어 있으면 상기 제1 공통 전압의 생성을 지시하는 제1 플래그 신호를 상기 전원 공급부에 전달하는 단계를 포함하는 표시 장치의 구동 방법.
  19. 제17 항에 있어서,
    상기 전원이 턴 온될 때 상기 플래그 파라미터가 0로 설정되어 있으면, 상기 전원이 턴 온된 후 제1 기간 동안 상기 공통 전극에 제1 공통 전압을 인가하는 단계는 생략되는 표시 장치의 구동 방법.
  20. 제15 항에 있어서,
    특정 위치의 화소에 입력되는 이미지 신호가 미리 정해진 수의 프레임 동안 동일하게 입력되면 플래그 파라미터를 상기 제1 공통 전압의 생성을 지시하는 1로 설정하고, 상기 특정 위치의 화소에 입력되는 이미지 신호가 복수의 프레임 동안 서로 다르게 입력되면 상기 플래그 파라미터를 상기 제2 공통 전압의 생성을 지시하는 0으로 설정하는 단계를 더 포함하는 표시 장치의 구동 방법.
KR1020140078099A 2014-06-25 2014-06-25 표시 장치 및 그 구동 방법 KR20160000932A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140078099A KR20160000932A (ko) 2014-06-25 2014-06-25 표시 장치 및 그 구동 방법
US14/532,480 US10062349B2 (en) 2014-06-25 2014-11-04 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140078099A KR20160000932A (ko) 2014-06-25 2014-06-25 표시 장치 및 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20160000932A true KR20160000932A (ko) 2016-01-06

Family

ID=54931187

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140078099A KR20160000932A (ko) 2014-06-25 2014-06-25 표시 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US10062349B2 (ko)
KR (1) KR20160000932A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105096901A (zh) * 2015-09-24 2015-11-25 深圳市华星光电技术有限公司 显示装置及其显示图像的方法
CN105632435B (zh) * 2016-01-05 2018-06-05 京东方科技集团股份有限公司 开关机残像消除电路以及消除开关机残像的方法
CN106683633B (zh) * 2017-03-20 2019-04-30 京东方科技集团股份有限公司 一种显示模组的调整方法及装置
US20180322839A1 (en) * 2017-05-05 2018-11-08 HKC Corporation Limited Display panel and display apparatus using same
CN108877717A (zh) * 2018-07-24 2018-11-23 武汉华星光电技术有限公司 一种液晶显示面板的残像消除方法
CN109509448B (zh) * 2018-12-19 2021-03-16 惠科股份有限公司 消除面板上关机残影的方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739555B1 (ko) 2005-08-30 2007-07-16 엘지전자 주식회사 잔상 제거 기능을 구비한 투사형 디스플레이 장치 및 그제어방법
KR20070052148A (ko) 2005-11-16 2007-05-21 삼성전자주식회사 액정 표시 장치 및 이의 구동 방법
KR101332092B1 (ko) 2006-12-28 2013-11-26 엘지디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
KR20090058982A (ko) 2007-12-05 2009-06-10 엘지디스플레이 주식회사 액정표시장치의 공통전압 보상회로
US9214130B2 (en) * 2008-04-18 2015-12-15 Sharp Kabushiki Kaisha Display device and mobile terminal
KR101492564B1 (ko) * 2008-08-06 2015-03-06 삼성디스플레이 주식회사 액정 표시 장치 및 그것의 공통전압 조절 방법
KR20100097327A (ko) * 2009-02-26 2010-09-03 삼성전자주식회사 표시 패널 구동을 위한 공통 전압 생성 방법, 이를 수행하기 위한 표시 패널 구동장치 및 이를 갖는 표시 장치
CN102290032A (zh) * 2010-06-18 2011-12-21 群康科技(深圳)有限公司 液晶显示器
JP2012078415A (ja) * 2010-09-30 2012-04-19 Hitachi Displays Ltd 表示装置
KR20140119512A (ko) 2013-04-01 2014-10-10 삼성디스플레이 주식회사 액정 표시 장치
CN103439814B (zh) * 2013-09-04 2015-11-11 深圳市华星光电技术有限公司 液晶显示装置残像改善方法及装置

Also Published As

Publication number Publication date
US20150379954A1 (en) 2015-12-31
US10062349B2 (en) 2018-08-28

Similar Documents

Publication Publication Date Title
JP4661412B2 (ja) 液晶パネルの駆動方法および液晶表示装置
US9035937B2 (en) Liquid crystal display and method of operating the same
US9761187B2 (en) Liquid crystal display device and method for driving same
KR101226435B1 (ko) 감마기준전압 생성회로, 이를 갖는 감마전압 생성장치 및표시장치
US20090040163A1 (en) Programmable nonvolatile memory embedded in a gamma voltage setting ic for storing lookup tables
TWI390279B (zh) 顯示裝置及電子設備
US8325126B2 (en) Liquid crystal display with reduced image flicker and driving method thereof
KR20160000932A (ko) 표시 장치 및 그 구동 방법
KR102253529B1 (ko) 표시 장치 및 그 구동 방법
US9520097B2 (en) Display device with compensating backlight drive circuit and method for driving same
US9773462B2 (en) Liquid crystal display device and method for driving same
KR20150079259A (ko) 표시 장치 및 그 구동 방법
US9922612B2 (en) Display device and display method
WO2014077194A1 (ja) 表示装置およびその駆動方法
KR20140135603A (ko) 액정 표시 장치, 액정 표시 장치의 제어 방법, 액정 표시 장치의 제어 프로그램 및 그 기록 매체
US9460673B2 (en) LCD panel having overvoltage driving table and method for driving the LCD panel
KR101773576B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20160052610A (ko) 온도에 따라 제어되는 전력 공급 전압들을 갖는 능동-매트릭스 디스플레이
KR20160072337A (ko) 표시 장치
US8884860B2 (en) Liquid crystal display having increased response speed, and device and method for modifying image signal to provide increased response speed
KR20100074858A (ko) 액정표시장치
KR101746685B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20150086820A (ko) 표시 장치 및 그 구동 방법
KR20120065570A (ko) 액정표시장치
KR101726636B1 (ko) 액정 표시장치 및 그의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right