KR20150010679A - Multilayer ceramic condenser - Google Patents
Multilayer ceramic condenser Download PDFInfo
- Publication number
- KR20150010679A KR20150010679A KR20140158709A KR20140158709A KR20150010679A KR 20150010679 A KR20150010679 A KR 20150010679A KR 20140158709 A KR20140158709 A KR 20140158709A KR 20140158709 A KR20140158709 A KR 20140158709A KR 20150010679 A KR20150010679 A KR 20150010679A
- Authority
- KR
- South Korea
- Prior art keywords
- moles
- rare earth
- dielectric
- dielectric ceramic
- multilayer ceramic
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
- H01G4/1245—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates containing also titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Abstract
Description
본 발명은 적층 세라믹 콘덴서에 관한 것으로, 복수개의 유전체 세라믹층과, 유전체 세라믹층을 개재하여 적층된 복수개의 내부 전극을 갖는 세라믹 적층체(콘덴서 본체)를 구비하는 적층 세라믹 콘덴서에 관한 것이다.The present invention relates to a multilayer ceramic capacitor, and more particularly, to a multilayer ceramic capacitor including a ceramic multilayer body (capacitor body) having a plurality of dielectric ceramic layers and a plurality of internal electrodes stacked via a dielectric ceramic layer.
최근, 전자 기기의 소형·경량화에 수반하여, 소형이며, 대용량을 취득하는 것이 가능한 적층 세라믹 콘덴서가 널리 사용되고 있다. 이 적층 세라믹 콘덴서는, 예를 들어 복수개의 유전체층과, 유전체층간의 복수개의 계면에 배치된 복수개의 내부 전극을 갖는 적층체의 외표면에, 상기 내부 전극과 도통하도록 외부 전극이 배치된 구조를 갖는 것이 널리 알려져 있다.2. Description of the Related Art In recent years, multilayer ceramic capacitors, which are small in size and capable of obtaining a large capacity, have been widely used along with miniaturization and weight reduction of electronic devices. This multilayer ceramic capacitor has a structure in which external electrodes are arranged on the external surface of a multilayer body having, for example, a plurality of dielectric layers and a plurality of internal electrodes disposed at a plurality of interfaces between dielectric layers, It is widely known.
그리고, 이러한 적층 세라믹 콘덴서로서, 조성식이And, as such a multilayer ceramic capacitor,
(1－x－y－z)BaTiO3＋xCaZrO3＋yMnO＋zMgO(1-x-y-z ) BaTiO 3 + xCaZrO3 + yMnO + zMgO
단, 0.003≤x≤0.0230.005≤y≤0.0300.010≤z≤0.0800.003? X? 0.0230.005? Y? 0.0300.010? Z?
으로 나타내어지는 주성분에, 상기 MgO에 대해, 첨가제로서 Y2O3를 소정의 비율로 함유시킨 유전체 중에, 니켈을 포함하는 내부 전극을 배치한 적층 세라믹 콘덴서(적층형 자기 콘덴서)가 제안되어 있다.A multilayer ceramic capacitor (multilayered magnetic condenser) in which internal electrodes containing nickel are arranged in a dielectric material containing Y 2 O 3 as an additive in a predetermined ratio with respect to MgO is proposed.
그리고, 이 적층 세라믹 콘덴서의 경우, 정전 용량 40μF 이상, 절연 저항 1000MΩ 이상, 정전 정접(tangent) 2.5％ 이하 및 온도 변화(－55℃∼＋125℃)±15％ 이내라고 하는 우수한 특성을 실현할 수 있다고 되어 있다.In the case of this multilayer ceramic capacitor, it is possible to realize excellent characteristics such as an electrostatic capacity of 40 μF or more, an insulation resistance of 1000 MΩ or more, a static tangent of 2.5% or less, and a temperature change (-55 ° C. to + 125 ° C.) of ± 15% .
그러나, 최근, 적층 세라믹 콘덴서는 다양한 엄격한 조건이나 환경하에서 사용되도록 되어 있고, 「고온 또한 고전계에서의 신뢰성」과 「고습도 또한 고전계에서의 신뢰성」 모두 우수한, 더욱 신뢰성이 높은 적층 세라믹 콘덴서가 요구되는 것에 이르고 있다.However, in recent years, multilayer ceramic capacitors have been required to be used under various rigorous conditions and environments, and there has been a demand for multilayer ceramic capacitors which are excellent in both "reliability at high temperature and high electric field" and "reliability at high humidity and high electric field" .
본 발명은 상기 과제를 해결하는 것이며, 「고온 또한 고전계에서의 신뢰성」과 「고습도 또한 고전계에서의 신뢰성」을 양립시키는 것이 가능한 적층 세라믹 콘덴서를 제공하는 것을 목적으로 한다.The present invention solves the above problems and aims to provide a multilayer ceramic capacitor capable of achieving both "reliability at high temperature and high electric field" and "reliability at high humidity and high electric field".
상기 과제를 해결하기 위해, 본 발명의 적층 세라믹 콘덴서는,In order to solve the above problems, the multilayer ceramic capacitor of the present invention comprises:
복수개의 유전체 세라믹층과, 상기 유전체 세라믹층을 개재하여 적층된 복수개의 내부 전극을 구비하는 세라믹 적층체와, 상기 내부 전극과 도통하도록 상기 세라믹 적층체에 배치된 외부 전극을 구비한 적층 세라믹 콘덴서로서,A multilayer ceramic capacitor comprising a ceramic multilayer body having a plurality of dielectric ceramic layers and a plurality of internal electrodes stacked with the dielectric ceramic layers interposed therebetween and external electrodes arranged in the ceramic multilayer body so as to be connected to the internal electrodes ,
상기 유전체 세라믹층은 Ba와 Ti를 포함하는 페로브스카이트형 화합물과, Zr과, 희토류 원소를 함유하고,Wherein the dielectric ceramic layer comprises a perovskite type compound containing Ba and Ti, Zr and a rare earth element,
상기 Zr 및 상기 희토류 원소의 상기 Ti 100몰부에 대한 비율이,Wherein the ratio of the Zr and the rare earth element to the Ti molar fraction of Ti,
Zr:0.4∼2.0몰부Zr: 0.4 to 2.0 moles
희토류 원소:0.05∼0.5몰부Rare earth element: 0.05 to 0.5 moles
의 범위에 있음과 함께,Lt; RTI ID = 0.0 >
상기 Zr과 상기 희토류 원소의 몰비:Zr/희토류 원소가 3.3∼8.0의 범위에 있고, 또한,Wherein the molar ratio of Zr and the rare earth element: Zr / rare earth element is in the range of 3.3 to 8.0,
상기 내부 전극의 연속성이 도중에 끊어져 있는 영역인 결손부의 80％ 이상에 Al을 포함하는 편석물이 존재하고 있는 것을 특징으로 하고 있다.Characterized in that a segregation containing Al is present in not less than 80% of the defective portion where the continuity of the internal electrode is broken in the middle.
또한, 본 발명의 적층 세라믹 콘덴서에 있어서는, 상기 유전체 세라믹층을 구성하는 유전체 세라믹의 평균 그레인 직경이 230∼350㎚의 범위에 있는 것이 바람직하다.In the multilayer ceramic capacitor of the present invention, it is preferable that the average grain diameter of the dielectric ceramics constituting the dielectric ceramic layer is in the range of 230 to 350 nm.
유전체 세라믹층을 구성하는 유전체 세라믹의 평균 그레인 직경을 230∼350㎚의 범위로 함으로써, 고온 또한 고전계에서의 신뢰성을 더욱 향상시키는 것이 가능해진다.By setting the average grain diameter of the dielectric ceramics constituting the dielectric ceramic layer within the range of 230 to 350 nm, it becomes possible to further improve reliability at high temperature and high electric field.
본 발명의 적층 세라믹 콘덴서는, 유전체 세라믹층을 구성하는 유전체 세라믹으로서, Ba와 Ti를 포함하는 페로브스카이트형 화합물과, Zr과, 희토류 원소를 함유하고, Zr 및 희토류 원소의 Ti 100몰부에 대한 Zr의 비율이 0.4∼2.0몰부, 희토류 원소의 비율이 0.05∼0.5몰부이며, Zr/희토류 원소(몰비)가, 3.3∼8.0의 범위에 있고, 또한, 내부 전극의 연속성이 도중에 끊어져 있는 영역인 결손부의 80％ 이상에 Al을 포함하는 편석물이 존재하는 유전체 세라믹을 사용하도록 하고 있으므로, 고온 또한 고전계에 있어서의 신뢰성을 향상시키는 것이 가능해짐과 함께, 고습 또한 고전계에 있어서의 신뢰성을 향상시키는 것이 가능해져, 전체적으로의 신뢰성이 높은 적층 세라믹 콘덴서를 제공하는 것이 가능해진다.A multilayer ceramic capacitor of the present invention is a dielectric ceramic constituting a dielectric ceramic layer, which comprises a perovskite type compound containing Ba and Ti, Zr, and a rare earth element, wherein Zr and rare earth elements The ratio of Zr / rare earth element (molar ratio) is in the range of 3.3 to 8.0, and the continuity of the internal electrode is broken in the middle, the ratio of Zr / 0.4 to 2.0 moles, the rare earth element ratio is 0.05 to 0.5 moles, A dielectric ceramic in which a segregation containing Al is present in at least 80% of the total area of the dielectric ceramic can be used. This makes it possible to improve the reliability at high temperature and high electric field and at the same time, It becomes possible to provide a multilayer ceramic capacitor having high reliability as a whole.
또한, 결손부의 80％ 이상에 Al을 포함하는 편석물이 존재한다고 하는 것은, 적층 세라믹 콘덴서의, 적층 방향을 따르는 방향의 단면을 본 경우에 있어서의, Al을 함유하는 편석물이 존재하고 있는 결손부의 개수의, 내부 전극의 결손부의 전체 개수에 대한 비율을 의미한다. 상세하게는, 이하의 실시 형태에 있어서 설명한다.The presence of a segregation containing Al in 80% or more of the defects means that the defects in which the segregation containing Al is present in the case where the cross section in the direction along the stacking direction of the multilayer ceramic capacitor is observed Means the ratio of the number of parts to the total number of defective parts of the internal electrodes. Details will be described in the following embodiments.
도 1은 본 발명의 실시 형태에 따른 적층 세라믹 콘덴서의 구성을 나타내는 단면도.
도 2는 본 발명의 실시 형태에 따른 적층 세라믹 콘덴서의 구성을 나타내는 사시도.
도 3은 본 발명의 적층 세라믹 콘덴서의 내부 전극의 연속성이 도중에 끊어져 있는 영역인 「내부 전극의 결손부」의 개수와, 「Al을 함유하는 편석물이 존재하고 있는 결손부」의 개수를 측정하는 방법을 설명하는 도면.
도 4는 본 발명의 적층 세라믹 콘덴서의 소정의 영역의 FE-WDX의 반사 전자상을 나타내는 Sn.
도 5는 본 발명의 적층 세라믹 콘덴서의, 도 4에 반사 전자상을 나타낸 영역에 있어서의 Al의 맵핑 화상을 나타내는 도면.
도 6은 본 발명의 바람직한 실시 형태에 따른 적층 세라믹 콘덴서의 도 4에 도시된 영역의 확대된 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a cross-sectional view showing the configuration of a multilayer ceramic capacitor according to an embodiment of the present invention; Fig.
2 is a perspective view showing a configuration of a multilayer ceramic capacitor according to an embodiment of the present invention.
3 is a graph showing the relationship between the number of "internal electrode defects", which is the area where the continuity of the internal electrodes of the multilayer ceramic capacitor of the present invention is interrupted, and the number of "defective portions where there are segregations containing Al" Fig.
FIG. 4 is a graph showing the relationship between the Sn-doped layer and the Sn-doped layer in the multilayer ceramic capacitor of the present invention. FIG.
Fig. 5 is a diagram showing a mapped image of Al in a region showing a reflected electron image in Fig. 4 of the multilayer ceramic capacitor of the present invention. Fig.
Fig. 6 is an enlarged view of the region shown in Fig. 4 of the multilayer ceramic capacitor according to the preferred embodiment of the present invention; Fig.
이하에 본 발명의 실시 형태를 나타내어, 본 발명의 특징으로 하는 바를 더욱 상세하게 설명한다.DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described, and features of the present invention will be described in more detail.
A) 티탄산바륨 분말의 제작A) Preparation of barium titanate powder
우선, 출발 원료로서 고순도의 TiCl4와 Ba(NO3)2를 준비하여 칭량한 후, 옥살산을 사용하여 옥살산티타닐바륨[BaTiO(C2O4)·4H2O]을 침전시켜, 침전물을 얻었다.First, TiCl 4 and Ba (NO 3 ) 2 having high purity as starting materials were prepared and weighed. Then, titanyl barium [BaTiO (C 2 O 4 ) .4H 2 O] oxalate was precipitated using oxalic acid, .
이 침전물을 1100℃로 가열하여 분해시키고, 티탄산바륨(Ba1 .003TiO3) 분말을 합성하였다.This precipitate was decomposed by heating to 1100 캜, and barium titanate (Ba 1 .003 TiO 3 ) powder was synthesized.
그리고, 합성한 티탄산바륨 분말을 주사형 전자 현미경(SEM)에 의해 50000배로 관찰하고, 사진의 촬영을 행하였다.Then, the synthesized barium titanate powder was observed with a scanning electron microscope (SEM) at a magnification of 50000, and photographs were taken.
얻어진 SEM 사진으로부터 무작위로 200개 이상의 입자를 추출하고, 화상 해석에 의해 각 입자의 내측 부분의 면적을 구하여 원 상당 직경을 산출하고, 그것을 그레인 직경으로 하였다. 그레인 직경의 대표값은, 면적 분포에 있어서의 D50 직경으로 산출한 바, 250㎚였다.200 or more grains were randomly selected from the obtained SEM photographs, the area of the inner portion of each grain was determined by image analysis, and the circle equivalent diameter was calculated, and the grain diameter was determined. The representative value of the grain diameter was 250 nm as calculated by D 50 diameter in the area distribution.
B) 유전체 원료 배합물의 제작B) Fabrication of dielectric material blend
다음으로, 순도 99％ 이상의 BaCO3, CaCO3, Y2O3, MnO, MgO, Al2O3, ZrO2, V2O5와, 산화 규소를 SiO2 환산으로 20중량％ 함유한 콜로이드 실리카를 준비하였다.Next, a purity of 99% or more of BaCO 3, CaCO 3, Y 2 O 3, MnO, MgO, Al 2 O 3, ZrO 2, V 2
이들 원료를, 소성 후의 세라믹 적층체에 있어서, 유전체 세라믹층이, Ba, Ti를 포함하는 페로브스카이트형 화합물을 주성분으로 하고, Ti를 100몰부로 하였을 때,When these materials are used as a main component of the ceramic laminate after firing and the perovskite type compound containing Ba and Ti as main components and Ti is 100 parts by mole,
Ba의 함유량 a가 0.5몰부When the content a of Ba is 0.5 moles
Ca의 함유량 b가 1.0몰부When the Ca content b is 1.0 molar part
Mn의 함유량 c가 0.20몰부When the content c of Mn is 0.20 moles
Mg의 함유량 d가 0.10몰부When the content d of Mg is 0.10 moles
V의 함유량 e가 0.25몰부When the content e of V is 0.25 mole part
Si의 함유량 f가 1.3몰부When the Si content f is 1.3 moles
로 되도록 배합하였다..
또한, Y, Zr, Al은, 표 1a, 표 1b에 나타내는 조성으로 되도록 배합하였다.Y, Zr, and Al were compounded so as to have the compositions shown in Tables 1a and 1b.
또한, Si와 Al의 함유량은 특별히 한정되는 것은 아니지만, Ti를 100몰부로 하였을 때, Si의 함유량 f몰부가, 0.8≤f≤2.0, Al의 함유량 g몰부가, 0.2≤g≤1.0, Si 함유량에 대한 Al 함유량의 몰비 Al/Si가 0.15∼0.77의 범위인 것이 특히 바람직하다. 이 경우, 더욱 신뢰성이 우수한 적층 세라믹 콘덴서가 얻어진다.The content of Si and Al is not particularly limited, but when the content of Ti is 100 moles, the molar fraction of Si is 0.8? F? 2.0, the content of Al is g mol, Is in the range of 0.15 to 0.77. In this case, a multilayer ceramic capacitor excellent in reliability can be obtained.
그리고, 볼 밀에 의해 습식 혼합하고, 증발 건조, 정립을 행하여 원료 분말을 얻었다.The mixture was wet-mixed with a ball mill, and evaporated to dryness and sizing to obtain a raw material powder.
Zr은 습식 혼합에서 사용하는 옥석으로부터 혼입되는 형태여도 된다.Zr may be a form incorporated from the boulder used in wet mixing.
C) 세라믹 그린 시트의 제작C) Fabrication of Ceramic Green Sheet
각 유전체 원료 분말에, 폴리비닐부티랄계 바인더 및 유기 용매로서 에탄올을 첨가하여 볼 밀에 의해 습식 혼합하고, 세라믹 슬러리를 제작하였다. 이 세라믹 슬러리를 닥터 블레이드법에 의해, 소성 후의 유전체 소자 두께가 3.5㎛로 되도록 시트 성형하고, 직사각형의 세라믹 그린 시트를 얻었다.A polyvinyl butyral based binder and ethanol as an organic solvent were added to each dielectric raw material powder and wet mixed by a ball mill to prepare a ceramic slurry. This ceramic slurry was sheet-formed by a doctor blade method so that the thickness of the dielectric element after firing was 3.5 占 퐉 to obtain a rectangular ceramic green sheet.
D) 세라믹 적층체의 제작D) Fabrication of ceramic laminate
상기 C)에서 얻은, 세라믹 그린 시트 상에, Ni를 함유하는 도전성 페이스트를 스크린 인쇄하고, 내부 전극 패턴을 형성하였다.A conductive paste containing Ni was screen-printed on the ceramic green sheet obtained in the step C) to form an internal electrode pattern.
그리고, 다음으로 설명하는 수순으로, 세라믹 그린 시트의 적층을 행하였다.Then, the ceramic green sheets were laminated in the procedure described below.
세라믹 그린 시트의 적층은, 우선, 내부 전극 패턴이 형성되어 있지 않은 세라믹 그린 시트(외층용 세라믹 그린 시트)를 소정의 매수 적층하고, 그 위에 내부 전극 패턴이 형성된 세라믹 그린 시트를 내부 전극 패턴이 인출되어 있는 방향이, 적층 방향으로 이웃하는 내부 전극 패턴에 있어서, 서로 반대측으로 되도록, 100매 적층하였다. 그 후 다시, 내부 전극 패턴이 형성되어 있지 않은 세라믹 그린 시트(외층용 세라믹 그린 시트)를 소정의 매수 적층하여, 적층체를 얻었다.In order to laminate the ceramic green sheets, first, a predetermined number of ceramic green sheets (ceramic green sheets for outer layers) on which no internal electrode pattern is formed are laminated, and the ceramic green sheets on which the internal electrode patterns are formed are drawn out Were stacked in such a manner that the internal electrode patterns adjacent to each other in the stacking direction were opposite to each other. Thereafter, a predetermined number of ceramic green sheets (ceramic green sheet for outer layer) on which no internal electrode pattern was formed were laminated to obtain a laminate.
이 적층체를, N2 분위기 중에서 250℃로 가열하여 탈 바인더 처리를 행한 후, 이하에 설명하는 조건에서 소성을 행하였다.The laminate was heated at 250 캜 in an N 2 atmosphere to perform a binder removal treatment, and then fired under the conditions described below.
본 발명의 요건을 충족시키는 시료 번호 1∼8과, 본 발명의 요건을 충족시키고 있지 않은 시료 번호 11∼19의 시료에 대해서는, H2-N2-H2O 가스를 포함하는 환원성 분위기 중에서,Samples Nos. 1 to 8 that satisfy the requirements of the present invention and Samples Nos. 11 to 19 that do not satisfy the requirements of the present invention were subjected to a heat treatment in a reducing atmosphere containing H 2 -N 2 -H 2 O gas,
승온 속도:500℃/min,Temperature raising rate: 500 캜 / min,
Top 온도:1200∼1300℃(이 실시 형태에서는 1220℃),Top temperature: 1200 to 1300 占 폚 (1220 占 폚 in this embodiment)
유지 시간:1min,Holding time: 1 min,
산소 분압:10－9∼10－10㎫(이 실시예에서는 10－9㎫)Oxygen partial pressure: 10 -9 to 10 -10 MPa (10 -9 MPa in this embodiment)
의 조건에서 소성을 행하였다. 그리고, 그 후, Top 온도 900∼1100℃(금회는 1050℃), 산소 분압 10－12㎫의 조건에서 재산화 처리를 행하고, 세라믹 적층체를 얻었다.Lt; 0 > C. Thereafter, the reoxidation treatment was carried out under the conditions of a Top temperature of 900 to 1100 占 폚 (1050 占 폚 for this time) and an oxygen partial pressure of 10 -12 MPa to obtain a ceramic laminate.
또한, 본 발명의 요건을 충족시키는 시료 번호 9, 10의 시료에 대해서는, 상술한 조건에서 탈 바인더 처리를 행한 후, H2-N2-H2O 가스를 포함하는 환원성 분위기 중에서,For the samples Nos. 9 and 10 satisfying the requirements of the present invention, the binder removal treatment was carried out under the above-described conditions, and then, in a reducing atmosphere containing H 2 -N 2 -H 2 O gas,
승온 속도:100℃/min,A rate of temperature rise: 100 占 폚 / min,
Top 온도:1200∼1300℃(금회는 1220℃),Top temperature: 1200 ~ 1300 ℃ (1220 ℃ for this time)
유지 시간:1min,Holding time: 1 min,
산소 분압:10－9∼10－10㎫(당 실시예에서는 10－9㎫)Oxygen partial pressure: 10 -9 to 10 -10 MPa (10 -9 MPa in this embodiment)
의 조건에서 소성을 행하였다. 그리고, 그 후, Top 온도 900∼1100℃(금회는 1050℃), 산소 분압 10－12㎫의 조건에서 재산화 처리를 행하고, 세라믹 적층체를 얻었다.Lt; 0 > C. Thereafter, the reoxidation treatment was carried out under the conditions of a Top temperature of 900 to 1100 占 폚 (1050 占 폚 for this time) and an oxygen partial pressure of 10 -12 MPa to obtain a ceramic laminate.
얻어진 세라믹 적층체의 단부면에 B2O3-Li2O3-SiO2-BaO계 유리 프릿을 함유하는 Cu 페이스트를 도포하고, N2 분위기 중에 있어서 850℃의 온도에서 베이킹하고, 내부 전극과 전기적으로 접속된 Cu 외부 전극을 형성하였다.Cu paste containing B 2 O 3 -Li 2 O 3 -SiO 2 -BaO glass frit was coated on the end face of the obtained ceramic laminate, baked at a temperature of 850 ° C in an N 2 atmosphere, Thereby forming a Cu external electrode electrically connected.
또한, 형성된 Cu 외부 전극을 덮도록 Ni 도금층을 형성하고, 또한 Ni 도금층을 덮도록 Sn 도금층을 형성하였다.Further, a Ni plating layer was formed so as to cover the formed Cu external electrode, and a Sn plating layer was formed so as to cover the Ni plating layer.
이에 의해, 도 1 및 도 2에 도시하는 바와 같은 구조를 갖는 표 1a, 표 1b의 시료 번호 1∼19의 적층 세라믹 콘덴서(시료)(50)를 얻었다.As a result, a multilayer ceramic capacitor (sample) 50 of
이 적층 세라믹 콘덴서(50)는, 도 1 및 도 2에 도시하는 바와 같이, 적층되어 있는 복수개의 유전체 세라믹층(11)과, 유전체 세라믹층(11)간의 복수개의 계면에 배치되어 있는 복수개의 내부 전극(12)을 갖는 세라믹 적층체(콘덴서 본체)(10)와, 세라믹 적층체(10)의 양 단부면에, 교대로 반대측의 단부면으로 인출된 내부 전극(12)과 도통하도록 배치된 한 쌍의 외부 전극(13)을 구비한 구조를 갖고 있다. 그리고, 외부 전극(13)은, Cu 외부 전극(14)을 덮는 Ni 도금층(15) 및 Ni 도금층(15)을 덮는 Sn 도금층(16)이 순서대로 형성된 구조를 갖고 있다.1 and 2, the multilayer
또한, 상술한 방법으로 제작한 적층 세라믹 콘덴서(50)의 외형 치수는, 도 2의 L 방향의 치수를 길이로 하고, W 방향의 치수를 폭으로 한 경우에, 길이 L＝3.2㎜, 폭 W＝1.6㎜였다.The external dimensions of the multilayer
또한, 적층 세라믹 콘덴서(50)의, 내부 전극(12) 사이에 끼워진 유전체 세라믹층(11)의 평균 두께는 3.5㎛이며, Ni를 포함하는 내부 전극(12)의 평균 두께는 0.9㎛였다. 또한, 유전체 세라믹층을 개재하여 대향하는 한 쌍의 내부 전극의 대향 면적(유효 면적)은, 3.3㎟였다.The average thickness of the dielectric
또한, 제작한 각 시료의 외부 전극을 제거한 후의 세라믹 적층체를 산에 의해 용해하고, ICP 발광 분광 분석을 행하였다. 그 결과, 내부 전극 성분의 Ni를 제외하고는, 표 1a, 표 1b에 나타낸 조성 및 배합 조성과 거의 동일한 조성을 갖고 있는 것이 확인되었다.In addition, the ceramic laminate after removing the external electrodes of each of the produced samples was dissolved by acid, and ICP emission spectroscopic analysis was carried out. As a result, it was confirmed that, except for the Ni of the internal electrode component, it had almost the same composition as that shown in Tables 1a and 1b.
또한, 유전체 세라믹층에 있어서의 Ca, Mn, Mg, V의 함유량은 특별히 한정되는 것은 아니지만, Ti를 100몰부로 하였을 때, Ca의 함유량 b몰부가, 0.5≤b≤2.0, Mn의 함유량 c몰부가, 0.05≤c≤0.4, Mg의 함유량 d몰부가, 0.05≤d≤0.5, V의 함유량 e몰부가, 0.1≤e≤0.4의 범위인 것이 특히 바람직하다. 이 경우, 더욱 신뢰성이 우수한 적층 세라믹 콘덴서가 얻어진다.The content of Ca, Mn, Mg, and V in the dielectric ceramic layer is not particularly limited. When the content of Ti is 100 moles, the content of Ca is in the range of 0.5 to 2.0, Addition, 0.05? C? 0.4, Mg content d-mole, 0.05? D? 0.5, and V content e-moles is in a range of 0.1? E? 0.4. In this case, a multilayer ceramic capacitor excellent in reliability can be obtained.
또한, 내부 전극의 평균 두께는 특별히 한정되는 것은 아니지만, 0.8㎛ 이상인 것이 특히 바람직하다.The average thickness of the internal electrodes is not particularly limited, but is preferably at least 0.8 탆.
E) 유전체 세라믹층을 구성하는 유전체 세라믹의 평균 그레인 직경E) average grain diameter of the dielectric ceramic constituting the dielectric ceramic layer
시료 번호 1∼19의 각 시료에 대해, 각각 5개의 샘플(피검 시료)을 준비하였다. 그리고, 길이 L 방향의 1/2 정도의 깊이에 있어서의, 폭 방향(W 방향)과 두께 방향(T 방향)에 의해 규정되는 면(WT면)이 노출되는 형태에서, 각 시료를 파단하였다.Five samples (test samples) were prepared for each of the
그리고, 유전체 세라믹에 있어서의 결정 입자간의 경계(입계)를 명확히 하기 위해, 파단한 시료를 열처리하였다. 열처리의 온도는, 결정 입자가 입성장하지 않는 온도이며, 또한 입계가 명확해지는 온도로 하고, 금회는 1100℃에서 처리하였다.In order to clarify the boundary (grain boundaries) between the crystal grains in the dielectric ceramics, the fractured specimen was heat-treated. The temperature of the heat treatment was set at a temperature at which the crystal grain did not grow and the grain boundary became clear, and this time was treated at 1100 ° C.
그러고 나서, 파단면(WT면)의 W 방향, T 방향 각각 1/2 정도의 위치에서, 유전체 세라믹층을 구성하는 세라믹의 결정 입자를, 주사형 전자 현미경(SEM)에 의해 50000배로 관찰하고, 사진의 촬영을 행하였다.Then, crystal grains of ceramics constituting the dielectric ceramic layer were observed at 50000 magnifications by a scanning electron microscope (SEM) at a position about 1/2 of each of the W direction and the T direction of the fracture surface (WT plane) Photographs were taken.
얻어진 SEM 사진으로부터 무작위로 200개의 결정 입자를 추출하고, 화상 해석에 의해 각 결정 입자의 입계의 내측 부분의 면적을 구하여 원 상당 직경을 산출하고, 그것을 그레인 직경으로 하였다. 그리고, 각 시료에 있어서의 그레인 직경의 면적 분포에 있어서의 D50 직경을 산출하고, D50 직경의 평균값을 「평균 그레인 직경」으로 하였다.From the obtained SEM photograph, 200 crystal grains were randomly extracted, and the area of the inner portion of the grain boundaries of each crystal grain was determined by image analysis to calculate the circle equivalent diameter, and the grain diameter was determined. Then, the D 50 diameter in the area distribution of the grain diameter in each sample was calculated, and the average value of the D 50 diameters was defined as "average grain diameter".
F) Al 편석물의 확인F) Confirmation of Al segregation
시료 번호 1∼19의 각 시료에 대해, 각각 5개의 샘플을 준비하였다.Five samples were prepared for each of the samples Nos. 1 to 19.
그리고, 시료의 길이 방향(L 방향)과 두께 방향(T 방향)에 의해 규정되는 면(LT면)이 노출되는 형태에서, 각 시료의 주위를 수지로 굳혔다.Then, the periphery of each sample was hardened with resin in the form in which the surface defined by the longitudinal direction (L direction) and the thickness direction (T direction) of the sample (LT surface) was exposed.
다음으로, 연마기에 의해, 시료의 LT 측면을 연마하였다. 이때, 시료의 폭 방향(W 방향)의 1/2 정도의 깊이까지 연마를 행하고, 연마면인 LT면(LT 연마 단부면)을 노출시켰다. 그리고, 연마에 의한 내부 전극의 코너 슬로프(corner slope)를 없애기 위해, 연마 종료 후, 이온 밀링에 의해 연마 표면을 가공하였다.Next, the LT side surface of the sample was polished by a polishing machine. At this time, polishing was performed to a depth of about 1/2 of the width direction (W direction) of the sample to expose the LT surface (LT polishing end surface) which is the polishing surface. Then, in order to eliminate the corner slope of the internal electrode by polishing, the polishing surface was processed by ion milling after completion of polishing.
연마한 시료에 대해, 내부 전극의 두께를 측정하였다. 내부 전극의 두께를 측정하는 데 있어서는, 우선, 도 3에 도시하는 바와 같이, 시료의 LT 연마 단부면의 L 방향의 1/2 정도의 위치에 있어서, 내부 전극(12)과 거의 직교하는 직선 L1을 긋는다(상정함).The thickness of the internal electrode was measured for the polished sample. In measuring the thickness of the internal electrode, first, as shown in Fig. 3, at a position about 1/2 of the L direction of the LT polishing end face of the sample, a straight line L1 (Assuming).
다음으로, 시료의 내부 전극(12)이 적층되어 있는 영역을 T 방향으로 3등분으로 분할하여, 상부 영역, 중간 영역, 하부 영역의 3개의 영역으로 분할하였다. 각 영역의 L 방향의 1/2 정도의 위치에 직선 L1이 위치한다.Next, a region where the
그리고, 각 영역의 중앙부 부근의 내부 전극을 4층 무작위로 선정하고, 내부 전극의 연속성이 도중에 끊어져 있는 영역인 「내부 전극의 결손부」의 개수와, 「Al을 함유하는 편석물이 존재하고 있는 결손부」의 개수를 측정하였다. 측정은 FE-WDX에 의해 행하고, 관찰 시야의 폭을 이 실시예에서는 25㎛로 하였다.Then, the number of internal electrodes in the vicinity of the central portion of each region was randomly selected, and the number of "internal electrode defects", which is the region where the continuity of the internal electrodes was interrupted, and the number of " Defective portions " were measured. The measurement was performed by FE-WDX, and the width of the observation field of view was set to 25 mu m in this embodiment.
도 4에, 표 1a의 시료 번호 3의 시료에 관한 FE-WDX의 반사 전자상을 나타내고, 도 5에, 동일하게 시료 번호 3의 시료의, 도 4에 반사 전자상을 나타낸 영역에 있어서의 Al의 FE-WDX 맵핑 화상을 나타낸다. 그리고, 도 6은 도 4에 나타낸 영역의 확대된 도면을 나타낸다.Fig. 4 shows the reflection electron image of FE-WDX concerning the sample of the sample number 3 in Table 1a, and Fig. 5 shows the reflection electron image of the sample of the sample number 3 in the reflection electron image in Fig. Of the FE-WDX mapping image. 6 shows an enlarged view of the area shown in Fig.
도 5의 Al의 맵핑 화상으로부터, 내부 전극의 결손부에 Al이 존재하고 있는 것을 알 수 있다.From the mapping image of Al in Fig. 5, it can be seen that Al exists in the defective portion of the internal electrode.
그리고, Al을 함유하는 편석물의 존재 비율(％)을, 하기의 수학식 1에 의해 구하였다.The existence ratio (%) of the segregation containing Al was determined by the following formula (1).
Al을 함유하는 편석물이 존재하는 비율은 P1으로 표기되고, 수학식 P1=N1/N2×100에 의해 구해지며, 여기서 N1은, 내부 전극(12)의 일부가 결여되고(즉, 불연속성 또는 결손부가 존재하고) Al을 함유하는 편석물이 결손부 또는 불연속성에 존재하는 내부 전극(12)을 따른 위치들의 총 개수를 나타내고, N2는 내부 전극(12)의 일부가 결여된(즉, 불연속성 또는 결손부가 존재하는) 내부 전극(12)을 따른 위치들의 총 개수를 나타낸다. 예를 들면, 도 6에서 N1=12이고 N2=14이다. 표 1a, 표 1b에서는, 상기 수학식 1에서 구한 각 영역에서의 Al을 함유하는 편석물의 존재 비율(％)의 값의 평균값을, 「Al 편석물 존재 비율」로서 나타낸다.The ratio of the presence of Al containing segregation is denoted by P1 and is determined by the equation P1 = N1 / N2 x 100 where N1 is the fraction of the
또한, Al 편석물 중에 있어서의 Al의 함유량은 특별히 한정되는 것은 아니지만, 편석물 중에 있어서의 산소를 제외한 성분 함유량에 대한 Al 함유량의 몰비가 평균으로 0.1∼1의 범위에 있는 것이 특히 바람직하다. 이들 함유량은, 예를 들어 이하의 방법으로 측정된다. 우선, 시료의 각 영역의 중앙부 부근에 존재하는 Al 편석물을 무작위로 합계 20개 선정한다. 각 Al 편석물을 박편 가공한 후, STEM에 의해 조성을 분석한다. STEM은, 니혼덴시(日本電子)사제 「JEM-2200FS」가 사용되고, 가속 전압은 200㎸로 된다. 검출기 EDS는, 니혼덴시사제 「JED-2300T」가 사용되고, 60㎜2 구경의 SDD 검출기를 사용하고, EDS 시스템은, 서모 피셔 사이언티픽사제 「Noran System 7」이 사용된다. 또한, 박편 시료의 두께는 약 100㎚로 된다. 각 Al 편석물에 있어서, 편석물 중에 있어서의 산소를 제외한 성분 함유량에 대한 Al 함유량의 몰비의 값이 산출되고, 그들의 평균값이 구해진다.The content of Al in the Al segregation is not particularly limited, but it is particularly preferable that the molar ratio of the Al content to the content of components excluding oxygen in the segregation is 0.1 to 1 on average. These contents are measured, for example, by the following methods. First, a total of 20 pieces of Al segregation near the center of each region of the sample are randomly selected. Each Al segregation is flaked and analyzed for composition by STEM. In STEM, "JEM-2200FS" manufactured by Nihon Denshi Co., Ltd. is used, and the acceleration voltage is 200 kV. As the detector EDS, " JED-2300T " manufactured by Nihon Denshima Co., Ltd. is used and an SDD detector with a diameter of 60 mm 2 is used, and as the EDS system, "Noran System 7" manufactured by Thermo Fisher Scientific Corporation is used. Further, the thickness of the thin flake sample is about 100 nm. In each Al segregation, the value of the molar ratio of the Al content to the content of the component excluding oxygen in the segregation is calculated, and the average value thereof is obtained.
또한, Al 편석물 중에 있어서의 Al의 존재 형태는 특별히 한정되는 것은 아니지만, 예를 들어 Al 산화물 등으로서 존재한다.The form of Al in the Al segregation is not particularly limited, but exists as, for example, Al oxide.
또한, 상술한 방법으로 제작한, 표 1a, 표 1b의 시료 번호 1∼19의 각 시료(적층 세라믹 콘덴서)에 대해, 1㎑-1Vac에서 정전 용량의 측정을 행하였다. 또한, 정전 용량의 측정은, 시료 번호 1∼19의 각 시료에 대해 준비한 각각 100개의 샘플(피검 시료)에 대해 행하였다. 그리고, 정전 용량값이 제1 사분위수와 제3 사분위수 사이에 있는 샘플(피검 시료)을 신뢰성 시험용의 시료로서 50개를 추출하였다.The capacitance of each sample (multilayer ceramic capacitor) of sample Nos. 1 to 19 of Tables 1a and 1b manufactured by the above-described method was measured at 1 kHz-1 Vac. The electrostatic capacity was measured for 100 samples (test samples) prepared for each sample of the sample Nos. 1 to 19. A sample (test sample) having a capacitance value between the first quartile and the third quartile was extracted as a sample for reliability test.
추출한 상기 샘플(피검 시료) 50개에 대해, 125℃ 환경하에서, 1000, 2000시간, DC 전압 25V를 인가하는 고온 고전계 부하 시험을 행하였다. 그리고, 전압을 인가하면서 각 샘플(피검 시료)의 절연 저항값을 측정하고, 절연 저항값이 1MΩ 이하로 된 것을, 고온 또한 고전계에서의 신뢰성이 불량하다고 판정하였다.A high-temperature high-system load test was conducted on 50 extracted samples (test samples) under the environment of 125 占 폚 for 1000, 2000 hours and a DC voltage of 25 V was applied. Then, the insulation resistance value of each sample (test sample) was measured while applying a voltage, and it was judged that the insulation resistance value was 1 M? Or less and that the reliability at high temperature and high electric field was poor.
다음으로, 상기한 고온 고전계 부하 시험에 있어서 1000시간이 경과한 시점에서 불량이 확인되지 않은 시료(표 1a의 시료 번호 1∼10의 시료 및, 표 1b의 시료 번호 15, 16의 시료)에 대해, 상술한 고온 고전계 부하 시험 시에 샘플(피검 시료) 50개를 추출한 방법과 마찬가지의 방법으로, 정전 용량값이 제1 사분위수와 제3 사분위수 사이에 있는 샘플(피검 시료)을 50개 준비하였다.Next, at 1000 hours after the above-mentioned high-temperature high-temperature load test, samples (samples of sample Nos. 1 to 10 in Table 1a and samples of sample Nos. 15 and 16 in Table 1b) A sample (test sample) having electrostatic capacity values between the first quartile and the third quartile was measured in a manner similar to the method of extracting 50 samples (test samples) at the time of the high-temperature high-class load test described above, Respectively.
그러고 나서, 시료 번호 1∼10의 시료 및 시료 번호 15, 16의 시료 각각에 대해 준비한 각 50개의 샘플(피검 시료)에 대해, 온도 85℃, 상대 습도 85％ RH의 환경하에서, 2000시간, DC 전압 25V를 인가하는 고습 고전계 부하 시험을 행하였다. 그리고, 전압을 인가하면서 각 샘플(피검 시료)의 절연 저항값을 측정하고, 절연 저항값이 1MΩ 이하로 된 것을 고습 또한 고전계에서의 신뢰성이 불량하다고 판정하였다.Then, 50 samples (test samples) prepared for each of the samples of the sample Nos. 1 to 10 and the samples of the sample Nos. 15 and 16 under the environment of a temperature of 85 ° C and a relative humidity of 85% A high-humidity high-field load test was performed in which a voltage of 25 V was applied. Then, the insulation resistance value of each sample (test sample) was measured while the voltage was applied. When the insulation resistance value was 1 M? Or less, it was judged that the reliability in high humidity and high electric field was poor.
평가 결과를 표 1a, 표 1b에 나타낸다.The evaluation results are shown in Tables 1a and 1b.
[표 1a][Table 1a]
[표 1b][Table 1b]
표 1a, 표 1b에 나타내는 바와 같이, 본 발명의 요건을 구비하고 있지 않은 시료 번호 11∼19의 시료(비교예의 시료)의 경우, 「고온 또한 고전계에서의 신뢰성」과 「고습도 또한 고전계에서의 신뢰성」 중 어느 하나를 만족할 수 없는 것이 확인되었다.As shown in Tables 1a and 1b, in the case of the samples of the sample Nos. 11 to 19 (samples of the comparative examples) which do not satisfy the requirements of the present invention, the "reliability at high temperature and high electric field" &Quot; reliability " of " reliability ".
이에 반해, 본 발명의 요건을 구비하는 시료 번호 1∼10의 시료의 경우, 「고온 또한 고전계에서의 신뢰성」과 「고습도 또한 고전계에서의 신뢰성」의 양쪽을 만족하는 적층 세라믹 콘덴서가 얻어지는 것이 확인되었다.On the other hand, in the case of the samples No. 1 to 10 having the requirements of the present invention, it is possible to obtain a multilayer ceramic capacitor satisfying both of "reliability at high temperature and high electric field" and "reliability at high humidity and high electric field" .
단, 유전체 세라믹의 평균 그레인 직경이 230∼350㎚의 범위에 들어가지 않는 시료 번호 2, 9, 10의 시료의 경우, 고온 고전계 시험의 2000시간 경과 후의 불량이 얼마 안 되지만 발생하는 것이 확인되었다. 따라서, 본 발명의 적층 세라믹 콘덴서에 있어서, 더욱 높은 신뢰성을 확보하기 위해서는, 유전체 세라믹의 평균 그레인 직경을 230∼350㎚의 범위로 하는 것이 보다 바람직하다.However, it was confirmed that, in the case of the samples No. 2, 9, and 10 in which the average grain diameter of the dielectric ceramics did not fall within the range of 230 to 350 nm, defects after 2000 hours of the high-temperature high- . Therefore, in the multilayer ceramic capacitor of the present invention, in order to secure higher reliability, it is more preferable that the average grain diameter of the dielectric ceramic is in the range of 230 to 350 nm.
또한, 본 발명에 의해, 「고온 또한 고전계에서의 신뢰성」과 「고습도 또한 고전계에서의 신뢰성」의 양쪽을 동시에 향상시키는 것이 가능해지는 메커니즘은 반드시 명확하지는 않지만, 이하와 같이 추측된다.In addition, according to the present invention, the mechanism by which both of "reliability at high temperature and high electric field" and "reliability at high humidity and high electric field" can be improved at the same time is not necessarily clear, but is presumed as follows.
즉, 유전체 세라믹층에 Zr이 첨가됨으로써, Ba와 Ti를 포함하는 페로브스카이트형 화합물의 입성장이 촉진된다. 한편 희토류 원소가 첨가됨으로써, Ba와 Ti를 포함하는 페로브스카이트형 화합물의 입성장은 억제된다. 따라서, Zr과 희토류의 함유 비율이 적정한 범위로 제어됨으로써, 입성장의 타이밍 및 입성장의 정도가 제어되고, 수분에 대한 내성을 향상시키는 Al이나 신뢰성을 향상시키는 희토류가 적정하게 분포하는 것에 의한 것으로 추측된다.That is, the addition of Zr to the dielectric ceramic layer promotes the grain growth of the perovskite type compound containing Ba and Ti. On the other hand, the addition of the rare earth element suppresses the grain boundary of the perovskite type compound containing Ba and Ti. Therefore, the timing of grain growth and the degree of grain growth can be controlled by controlling the content ratio of Zr and the rare earth element to an appropriate range, and the reason for the proper distribution of Al improving the resistance to moisture and the rare earth for improving the reliability I guess.
또한, 내부 전극의 결손부에 Al을 함유하는 편석물이 존재하면, 수분의 침입이 억제되고, 그 결과적으로, 절연 저항의 열화가 억제 방지되는 것으로 생각된다.Further, it is considered that the presence of segregation containing Al in the defective portion of the internal electrode suppresses the penetration of moisture and consequently suppresses deterioration of insulation resistance.
또한, 유전체 세라믹이 지나치게 입성장하면, 고온 또한 고전계하에서의 신뢰성이 저하되어 버리지만, 유전체 세라믹의 평균 그레인 직경을 230∼350㎚의 범위로 함으로써, 고온 또한 고전계하에서의 신뢰성을 확보할 수 있다.If the dielectric ceramics are excessively ingrown, the reliability at high temperature and high electric field is deteriorated. However, by setting the average grain diameter of the dielectric ceramics within the range of 230 to 350 nm, reliability at high temperature and high electric field can be ensured.
또한, 본 발명은 상기 실시 형태에 한정되는 것이 아니라, 발명의 범위 내에 있어서 다양한 응용, 변형을 가하는 것이 가능하다.Further, the present invention is not limited to the above-described embodiment, but various applications and modifications can be applied within the scope of the invention.
10 : 콘덴서 본체(세라믹 적층체)
11 : 유전체 세라믹층
12 : 내부 전극
13 : 외부 전극
14 : Cu 외부 전극
15 : Ni 도금층
16 : Sn 도금층
50 : 적층 세라믹 콘덴서
L : 적층 세라믹 콘덴서의 길이
T : 적층 세라믹 콘덴서의 높이
W : 적층 세라믹 콘덴서의 폭10: Capacitor body (ceramic laminated body)
11: Dielectric ceramic layer
12: internal electrode
13: external electrode
14: Cu outer electrode
15: Ni plated layer
16: Sn plating layer
50: Multilayer Ceramic Capacitor
L: length of multilayer ceramic capacitor
T: height of multilayer ceramic capacitor
W: width of multilayer ceramic capacitor
Claims (2)
상기 유전체 세라믹층은 Ba와 Ti를 포함하는 페로브스카이트형 화합물과, Zr과, 희토류 원소를 함유하고,
Zr 및 희토류 원소의 Ti 100몰부에 대한 비율이,
Zr:0.4∼2.0몰부
희토류 원소:0.05∼0.5몰부
의 범위에 있음과 함께,
상기 Zr과 상기 희토류 원소의 몰비:Zr/희토류 원소가 3.3∼8.0의 범위에 있고, 또한,
상기 내부 전극에는 그 내부 전극의 연속성이 도중에 끊어져 있는 영역인 결손부가 존재하고,
하기 수학식 1로 나타내어지는, 상기 결손부에 있어서의 Al을 함유하는 편석물의 존재 비율이 80％ 이상이며,
상기 유전체 세라믹층을 구성하는 유전체 세라믹의 평균 그레인 직경이 230∼350㎚의 범위에 있는 것을 특징으로 하는 적층 세라믹 콘덴서.
[수학식 1]
Wherein the dielectric ceramic layer comprises a perovskite type compound containing Ba and Ti, Zr and a rare earth element,
Zr and the ratio of the rare earth element to Ti of 100 moles,
Zr: 0.4 to 2.0 moles
Rare earth element: 0.05 to 0.5 moles
Lt; RTI ID = 0.0 >
Wherein the molar ratio of Zr and the rare earth element: Zr / rare earth element is in the range of 3.3 to 8.0,
Wherein the internal electrode has a defect portion in which the continuity of the internal electrode is interrupted,
Wherein the presence ratio of the Al-containing segregation in the defect portion represented by the following formula (1) is 80% or more,
Wherein an average grain diameter of the dielectric ceramics constituting the dielectric ceramic layer is in the range of 230 to 350 nm.
[Equation 1]
상기 유전체 세라믹층은, Al과, Si와, Ca와, Mn과, Mg와, V를 더 함유하고,
Al, Si, Ca, Mn, Mg 및 V의 Ti 100몰부에 대한 비율이,
Al:0.2∼1.0몰부
Si:0.8∼2.0몰부
Ca:0.5∼2.0몰부
Mn:0.05∼0.4몰부
Mg:0.05∼0.5몰부
V:0.1∼0.4몰부
의 범위에 있음과 함께,
Al과 Si의 몰비:Al/Si가 0.15∼0.77의 범위인 것을 특징으로 하는 적층 세라믹 콘덴서.The method according to claim 1,
Wherein the dielectric ceramic layer further contains Al, Si, Ca, Mn, Mg and V,
The ratio of Al, Si, Ca, Mn, Mg and V to 100 mole parts of Ti,
Al: 0.2 to 1.0 molar fraction
Si: 0.8 to 2.0 moles
Ca: 0.5 to 2.0 moles
Mn: 0.05 to 0.4 moles
Mg: 0.05 to 0.5 moles
V: 0.1 to 0.4 moles
Lt; RTI ID = 0.0 >
Wherein the molar ratio of Al to Si: Al / Si is in the range of 0.15 to 0.77.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140158709A KR101535755B1 (en) | 2014-11-14 | 2014-11-14 | Multilayer ceramic condenser |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020140158709A KR101535755B1 (en) | 2014-11-14 | 2014-11-14 | Multilayer ceramic condenser |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20150010679A true KR20150010679A (en) | 2015-01-28 |
| KR101535755B1 KR101535755B1 (en) | 2015-07-09 |
Family
ID=52482393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140158709A KR101535755B1 (en) | 2014-11-14 | 2014-11-14 | Multilayer ceramic condenser |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101535755B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109082642A (en) * | 2018-08-28 | 2018-12-25 | 西安交通大学 | A kind of unleaded epitaxial multilayer film and preparation method thereof with high energy storage density and excellent heat stability |
| CN117073548A (en) * | 2023-08-15 | 2023-11-17 | 广东微容电子科技有限公司 | Method for detecting thickness of inner electrode of chip type multilayer ceramic capacitor |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4200792B2 (en) * | 2003-03-12 | 2008-12-24 | 株式会社村田製作所 | Multilayer ceramic capacitor |
| JP5811103B2 (en) * | 2011-02-14 | 2015-11-11 | 株式会社村田製作所 | Multilayer ceramic capacitor and method for manufacturing multilayer ceramic capacitor |
| DE112012003469T5 (en) * | 2011-08-23 | 2014-07-10 | Murata Manufacturing Co., Ltd. | Laminated ceramic capacitor and method of manufacturing a laminated ceramic capacitor |
| KR101882998B1 (en) * | 2011-11-25 | 2018-07-30 | 삼성전기주식회사 | Laminated ceramic electronic parts |
-
2014
- 2014-11-14 KR KR1020140158709A patent/KR101535755B1/en active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109082642A (en) * | 2018-08-28 | 2018-12-25 | 西安交通大学 | A kind of unleaded epitaxial multilayer film and preparation method thereof with high energy storage density and excellent heat stability |
| CN117073548A (en) * | 2023-08-15 | 2023-11-17 | 广东微容电子科技有限公司 | Method for detecting thickness of inner electrode of chip type multilayer ceramic capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101535755B1 (en) | 2015-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10121591B2 (en) | Laminated ceramic capacitor and method for manufacturing laminated ceramic capacitor | |
| CN107452506B (en) | Laminated ceramic capacitor and its manufacturing method | |
| CN103124706B (en) | Laminated ceramic capacitor, and process for manufacture of laminated ceramic capacitor | |
| US9236185B1 (en) | Multilayer ceramic capacitor | |
| JP6945972B2 (en) | Multilayer ceramic capacitors | |
| KR101833730B1 (en) | Multilayer ceramic capacitor | |
| KR101494851B1 (en) | Laminated ceramic capacitor and method for producing laminated ceramic capacitor | |
| JP6984999B2 (en) | Multilayer ceramic capacitors | |
| JP6624473B2 (en) | Multilayer ceramic capacitors | |
| KR101932416B1 (en) | Multilayer ceramic capacitor and manufacturing method therefor | |
| WO2014010273A1 (en) | Laminate ceramic capacitor and method for producing same | |
| JP5939300B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| KR101853290B1 (en) | Layered ceramic capacitor | |
| KR101535755B1 (en) | Multilayer ceramic condenser | |
| JP2014232895A (en) | Multilayer ceramic capacitor | |
| US9799450B2 (en) | Ceramic green sheet, method for manufacturing multilayer ceramic capacitor, and multilayer ceramic capacitor | |
| WO2013039045A1 (en) | Laminated ceramic capacitor | |
| JP6970793B2 (en) | Multilayer ceramic capacitors and their manufacturing methods | |
| JP7310077B2 (en) | Dielectric composition and electronic component containing the same | |
| JP6372569B2 (en) | Dielectric ceramic and multilayer ceramic capacitors | |
| JP6680457B2 (en) | Monolithic ceramic capacitors | |
| JP4770484B2 (en) | Multilayer ceramic electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| G15R | Request for early opening | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190620 Year of fee payment: 5 |