KR20150000173A - 전자 소자 모듈 및 그 제조 방법 - Google Patents

전자 소자 모듈 및 그 제조 방법 Download PDF

Info

Publication number
KR20150000173A
KR20150000173A KR1020130072236A KR20130072236A KR20150000173A KR 20150000173 A KR20150000173 A KR 20150000173A KR 1020130072236 A KR1020130072236 A KR 1020130072236A KR 20130072236 A KR20130072236 A KR 20130072236A KR 20150000173 A KR20150000173 A KR 20150000173A
Authority
KR
South Korea
Prior art keywords
substrate
mold
electronic
mold part
electronic device
Prior art date
Application number
KR1020130072236A
Other languages
English (en)
Other versions
KR101994715B1 (ko
Inventor
장민석
정태성
김광명
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130072236A priority Critical patent/KR101994715B1/ko
Priority to CN201310429630.6A priority patent/CN104241255B/zh
Publication of KR20150000173A publication Critical patent/KR20150000173A/ko
Application granted granted Critical
Publication of KR101994715B1 publication Critical patent/KR101994715B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다. 이를 위한 본 발명의 실시예에 따른 전자 소자 모듈은, 양면에 실장용 전극이 형성된 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 상기 제1 기판의 상면에 실장된 상기 전자 소자들을 봉지하는 제1 몰드부; 내부에 관통부를 구비하고 상기 관통부 내에 상기 제1 기판의 하부면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하부면에 접합되는 제2 기판; 및 상기 제1 기판의 하부면에 실장된 상기 전자 소자들을 봉지하는 제2 몰드부;를 포함할 수 있다.

Description

전자 소자 모듈 및 그 제조 방법{ELECTRIC COMPONENT MODULE AND MANUFACTURING METHOD THREROF}
본 발명은 전자 소자 모듈 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 기판의 양면에 전자 부품들을 실장하여 집적도를 높일 수 있는 전자 소자 모듈 및 그 제조 방법에 관한 것이다.
최근 전자제품 시장은 휴대용 장치의 수요가 급격하게 증가하고 있으며, 이로 인하여 이들 제품에 실장되는 전자 소자들의 소형화 및 경량화가 지속적으로 요구되고 있다.
이러한 전자 소자들의 소형화 및 경량화를 실현하기 위해서는 실장 부품의 개별 사이즈를 감소시키는 기술뿐만 아니라, 다수의 개별 소자들을 원칩(One-chip)화하는 시스템 온 칩(System On Chip: SOC) 기술 또는 다수의 개별 소자들을 하나의 패키지로 집적하는 시스템 인 패키지(System In Package: SIP) 기술 등이 요구된다.
한편, 소형이면서도 고성능을 갖는 전자 소자 모듈을 제조하기 위해, 기판의 양면에 전자 부품을 실장하는 구조도 개발되고 있는 추세이다.
그런데 이처럼 기판의 양면에 전자 부품을 실장하는 경우, 기판에 외부 접속단자를 형성하기 어렵다는 문제가 있다.
즉, 기판의 양면에 실장된 전자 부품이 실장되므로, 외부 접속 단자가 형성될 위치가 명확하지 않으며, 이에 따라, 외부 접속 단자를 보다 용이하게 형성할 수 있는 양면 실장형의 전자 소자 모듈과 이를 용이하게 제조할 수 있는 제조 방법이 요구되고 있다.
일본공개특허 제2003-092377호
본 발명의 목적은 기판의 양면에 전자 제품을 실장할 수 있는 양면 실장형 전자 소자 모듈을 제공하는 데에 있다.
또한 본 발명의 다른 목적은 양면 실장형 전자 소자 모듈을 용이하게 제조할 수 있는 제조 방법을 제공하는 데에 있다.
본 발명의 실시예에 따른 전자 소자 모듈은, 양면에 실장용 전극이 형성된 제1 기판; 상기 제1 기판의 양면에 실장되는 다수의 전자 소자; 상기 제1 기판의 상면에 실장된 상기 전자 소자들을 봉지하는 제1 몰드부; 내부에 관통부를 구비하고 상기 관통부 내에 상기 제1 기판의 하부면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하부면에 접합되는 제2 기판; 및 상기 제1 기판의 하부면에 실장된 상기 전자 소자들을 봉지하는 제2 몰드부;를 포함할 수 있다.
본 실시예에 있어서 상기 전자 소자들 중 적어도 하나는, 일면이 외부로 노출될 수 있다.
본 실시예에 있어서 상기 제2 몰드부는, 하부면이 상기 제2 기판의 하부면과 동일한 평면 상에 배치될 수 있다.
본 실시예에 있어서, 상기 제2 몰드부의 외부면, 상기 제2 기판의 하부면, 및 상기 관통부 내에 실장된 적어도 하나의 상기 전자 소자의 노출면은 동일한 평면 상에 배치될 수 있다.
본 실시예에 있어서 상기 제2 기판은, 상면에 상기 제1 기판과 전기적으로 연결되기 위한 전극 패드가 형성되고, 하부면에 외부와 전기적으로 연결되기 위한 외부 접속 단자가 형성될 수 있다.
본 실시예에 있어서 상기 제1 몰드부 또는 상기 제2 몰드부의 두께는, 일면이 외부로 노출되는 상기 전자 소자의 실장 높이와 동일하게 형성될 수 있다.
본 실시예에 있어서, 상기 제1 기판과 상기 제2 기판의 사이에 개재되는 절연부를 더 포함할 수 있다.
본 실시예에 있어서, 상기 제1 몰드부의 외부면과 상기 제1 몰드부의 외부로 노출된 상기 전자 소자의 노출면을 덮으며 형성되는 차폐부를 더 포함할 수 있다.
또한 본 발명의 실시예에 따른 전자 소자 모듈 제조 방법은, 양면에 실장용 전극이 형성된 제1 기판을 준비하는 단계; 상기 제1 기판의 상면에 적어도 하나의 전자 소자를 실장하는 단계; 상기 제1 기판의 하부면에 적어도 하나의 전자 소자와 제2 기판을 동시에 실장하는 단계; 및 상기 제1 기판의 하부면에 실장된 상기 전자 소자들을 봉지하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 전자 소자를 실장하는 단계 이후, 상기 제1 기판의 상면에 제1 몰드부를 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 제1 몰드부를 형성하는 단계는, 상기 제1 기판의 상면에 실장된 적어도 하나의 상기 전자 소자의 일면이 상기 제1 몰드부의 외부로 노출되도록 상기 제1 몰드부를 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 제1 몰드부를 형성하는 단계는, 적어도 하나의 상기 전자 소자 일면이 금형의 내부면에 면접촉하도록 상기 제1 기판을 배치하는 단계; 및 상기 금형 내부에 성형수지를 주입하여 상기 제1 몰드부를 형성하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 제2 기판을 동시에 실장하는 단계는, 상기 제2 기판 의 하부면에 솔더 페이스트를 도포하는 단계; 상기 솔더 페이스트 상에 상기 전자 소자 및 상기 제2 기판을 안착시키는 단계; 및 상기 솔더 페이스트를 경화시켜 상기 전자 소자와 상기 제2 기판을 상기 제1기판의 하부면에 고정 접합하는 단계;를 포함할 수 있다.
본 실시예에 있어서 상기 제2 기판을 동시에 실장하는 단계 이후, 상기 제1 기판과 상기 제2 기판 사이에 절연층을 형성하는 단계를 더 포함할 수 있다.
본 실시예에 있어서 상기 제2 기판을 동시에 실장하는 단계는, 상기 제2 기판에 형성된 관통부 내부에 상기 적어도 하나의 전자 소자가 수용되도록 실장하는 단계일 수 있다.
본 실시예에 있어서 상기 제1 기판의 하부면에 실장된 상기 전자 소자들을 봉지하는 단계는, 상기 제2 기판에 형성된 관통부 내부에 제2 몰드부를 형성하는 단계일 수 있다.
본 실시예에 있어서 상기 제2 몰드부를 형성하는 단계는, 상기 관통부 내에 배치된 적어도 하나의 상기 전자 소자 일면과 상기 제2 기판의 하부면이 금형의 내부면에 면접촉하도록 배치하는 단계; 및 상기 금형 내부에 성형수지를 주입하여 상기 제2 몰드부를 형성하는 단계;를 포함할 수 있다.
본 발명에 따른 전자 소자 모듈은 제1 기판의 양면에 전자 소자들이 실장된다. 그리고 제1 기판의 하부면에 배치되는 제2 기판에 의해 외부 접속 단자가 형성된다. 따라서, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들을 실장할 수 있으므로 집적도를 높일 수 있다.
또한 별도의 기판인 제2 기판을 이용하여 전자 소자들이 실장된 제1 기판의 외부 접속 단자를 형성하므로, 양면 실장형 전자 소자 모듈의 외부 접속 단자를 용이하게 형성할 수 있다.
또한, 본 발명에 따른 전자 소자 모듈은 제1, 제2 몰드부의 두께가 내부에 내장되는 전자 소자의 최대 실장 높이와 대응하는 두께로 형성된다. 따라서 전자 소자 모듈 전체의 두께를 최소화할 수 있으므로 박형의 전자 기기에 용이하게 채용될 수 있다. 더하여 전자 소자의 일부가 외부로 노출되므로 방열 효과를 높일 수 있다.
또한 본 발명에 따른 전자 소자 모듈은 제2 기판의 하부면과 전자 소자의 일면을 금형의 내부면에 접촉시킨 상태에서 제2 몰드부를 형성한다. 이로 인해, 제2 몰드부, 제2 기판의 관통부에 실장된 전자 소자의 일면이 제2 몰드부의 외부로 노출되는 구성, 및 제2 기판의 하부면과 제2 몰드부의 하부면이 동일한 평면상에 배치되는 구성을 일괄적으로 구현할 수 있다. 따라서, 다양한 구성을 포함하더라도 제조가 매우 용이하다는 이점이 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도.
도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도.
도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도.
도 4a 내지 도 4i는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도.
도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
도 6은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도 1은 본 발명의 실시예에 따른 전자 소자 모듈을 개략적으로 나타내는 단면도이다. 또한 도 2는 도 1에 도시된 전자 소자 모듈의 내부를 도시한 부분 절단 사시도이고, 도 3은 도 1에 도시된 전자 소자 모듈의 분해 사시도이다.
도 1 내지 도 3을 참조하면, 본 실시예에 따른 전자 소자 모듈(100)는 전자 소자(1), 제1 기판(10), 제2 기판(20), 및 몰드부(30)를 포함하여 구성될 수 있다.
전자 소자(1)는 수동 소자(1a)와 능동 소자(1b)와 같은 다양한 소자들을 포함하며, 기판 상에 실장될 수 있는 소자들이라면 모두 전자 소자(1)로 이용될 수 있다.
이러한 전자 소자(1)는 후술되는 제1 기판(10)의 상면과 하부면에 모두 실장될 수 있다. 도 1에서는 제1 기판(10)의 상면에 능동 소자(1b)와 수동 소자(1a)가 함께 실장되고, 하부면에 수동 소자(1a)만 실장되는 경우를 예로 들었다. 그러나 본 발명은 이에 한정되지 않으며, 전자 소자들(1)의 크기나 형상, 그리고 전자 소자 모듈(100)의 설계에 따라 제1 기판(10)의 양면에서 다양한 형태로 전자 소자들(1)이 배치될 수 있다.
제1 기판(10)은 양면에 각각 적어도 하나의 전자 소자(1)가 실장된다. 제1 기판(10)은 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다. 또한 제1 기판(10)의 양면에는 전자 소자(1)를 실장하기 위한 실장용 전극(13)이나 도시하지는 않았지만 실장용 전극들(13) 상호간을 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
이러한 본 실시예에 따른 제1 기판(10)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(15)이 형성될 수 있다.
또한, 본 실시예에 따른 제1 기판(10)은 양면에 형성되는 실장용 전극(13)과 제1 기판(10)의 내부에 형성되는 회로 패턴(15)들을 전기적으로 연결하는 도전성 비아(14)를 포함할 수 있다.
더하여 본 실시예에 따른 제1 기판(10)은 제1 기판(10)의 내부에 전자 소자들(1)을 내장할 수 있는 캐비티(cavity, 도시되지 않음)가 형성될 수도 있다.
또한 본 실시예에 따른 제1 기판(10)은 하부면에 외부 접속용 패드(16)가 형성될 수 있다. 외부 접속용 패드(16)는 후술되는 제2 기판(20)과 전기적으로 연결되기 위해 구비되며, 제2 기판(20)을 통해 외부 접속 단자(28)와 연결된다.
따라서, 외부 접속용 패드(16)는 제1 기판(10)의 하부면 중, 제2 기판(20)이 제1 기판(10)에 결합될 때 제2 기판(20)의 상면과 대면하는 위치에 형성될 수 있으며, 필요에 따라 다수개가 다양한 형태로 배치될 수 있다.
한편, 본 실시예에 따른 제1 기판(10)은 다수의 개별 모듈을 동시에 제조하기 위해 동일한 실장 영역이 다수개 반복적으로 배치된 기판일 수 있으며, 구체적으로 넓은 면적을 갖는 사각 형상이거나 긴 스트립(strip) 형태의 기판일 수 있다. 이 경우, 다수의 개별 모듈 실장 영역별로 전자 소자 모듈이 제조될 수 있다.
제2 기판(20)은 제1 기판(10)의 하부에 배치되어 제1 기판(10)과 결합된다.
또한 본 실시예에 따른 제2 기판(20)은 내부에 관통 구멍 형태의 관통부(22)가 형성된다. 관통부(22)는 제1 기판(10)의 하부면에 실장된 전자 소자들(1)이 수용되는 공간으로 이용된다. 따라서, 제1 기판(10)의 하부면에 실장되는 전자 소자들(1)은, 제1 기판(10)의 하부면 중 제2 기판(20)의 관통부(22)와 대면하는 위치에만 실장될 수 있다.
제2 기판(20)은 제1 기판(10)과 마찬가지로, 당 기술분야에서 잘 알려진 다양한 종류의 기판(예를 들어, 세라믹 기판, 인쇄 회로 기판, 유연성 기판 등)이 이용될 수 있다.
또한 제2 기판(20)은 비아가 형성된 다수의 절연층을 마련한 후, 비아들이 전기적으로 연결되도록 절연층들을 적층하는 방식으로 형성될 수 있으며, 다수의 절연층을 먼저 적층한 후 절연층 전체를 관통하는 관통 홀을 만든 후 관통 홀 내에 비아를 형성하는 방식으로 형성하는 것도 가능하다. 또한 하나의 수지층(예컨대 에폭시 등)을 마련하고, 다수의 금속 기둥(예컨대 Cu post)이 수지층을 관통하며 수지층에 박히는 형태로 형성하는 등 다양한 형태로 형성될 수 있다.
제2 기판(20)의 양면에는 전극 패드(24)가 형성될 수 있다. 제2 기판(20)의 상면에 형성되는 전극 패드(24)는 제1 기판(10)의 외부 접속용 패드(16)와 전기적으로 연결되기 위해 구비된다. 또한, 하부면에 형성되는 전극 패드(24)는 외부 접속 단자(28)가 체결되기 위해 구비된다. 한편, 도시하지는 않았지만 제2 기판(20)의 양면에는 전극 패드(24)들을 서로 전기적으로 연결하는 배선 패턴이 형성될 수 있다.
특히 본 실시예에 따른 제2 기판(20)은 복수의 층으로 형성된 다층 기판일 수 있으며, 각 층 사이에는 전기적 연결을 형성하기 위한 회로 패턴(도시되지 않음)이 형성될 수 있다.
또한 제2 기판(20)은 양면에 형성되는 전극 패드들(24)과, 제2 기판(20)의 내부에 형성되는 회로 패턴들을 전기적으로 연결하는 도전성 비아(25)를 포함할 수 있다.
또한, 본 실시예에 따른 제2 기판(20)은 관통부(22)의 내부에 수용되는 전자 소자들(1)을 안정적으로 보호하기 위해, 제1 기판(10)의 하부면에 실장되는 전자 소자들(1)의 실장 높이보다 두꺼운 두께로 형성될 수 있다. 그러나 본 발명이 이에 한정되는 것은 아니며, 도 1에 도시된 바와 같이 제2 기판(20)의 하부면이 제1 기판(10)의 하부면에 실장되는 전자 소자(1)의 일면과 동일한 평면상에 배치되도록 형성될 수 있다.
제2 기판(20)의 하부면에는 외부 접속 단자(28)가 형성된다. 외부 접속 단자(28)는 전자 소자 모듈(100)과, 전자 소자 모듈(100)이 실장되는 메인 기판(도시되지 않음)을 전기적, 물리적으로 연결한다.
본 실시예에 따른 외부 접속 단자(28)는 전자 소자들(1)과 전기적으로 연결되는 신호 전송용 단자일 수 있다.
신호 전송용 단자는 전자 소자들(1)과 메인 기판(도시되지 않음)을 전기적으로 연결한다. 따라서 신호 전송용 단자는 전자 소자들(1)의 개수나 종류 등에 대응하여 다수 개가 형성될 수 있다.
외부 접속 단자(28)는 제2 기판(20)의 하부면에 형성되는 전극 패드(24)에 형성될 수 있다. 외부 접속 단자(28)는 범프 형태로 형성될 수 있으나, 이에 한정되지 않으며 솔더 볼 등 다양한 형태로 형성될 수 있다.
또한 외부 접속 단자(28)는 비아(25) 등을 통해 상면에 형성된 전극 패드(24)들과 전기적으로 연결된다. 따라서, 제2 기판(20)이 제1 기판(10)과 결합되는 경우, 제1 기판(10)은 제2 기판(20)을 통해 외부 접속 단자(28)와 전기적으로 연결될 수 있다.
한편, 전술한 바와 같이, 본 실시예에 따른 제1 기판(1)이 다수의 개별 모듈 실장 영역을 갖는 경우, 제2 기판(20)은 제1 기판(10)에 형성된 각 개별 모듈 실장 영역에 개별적으로 부착되는 다수의 기판들로 구성될 수 있다. 즉, 제2 기판(20)은 동일한 형상인 다수 개의 기판들이 마련되어 제1 기판(10)의 모든 개별 모듈 실장 영역에 반복적으로 배치될 수 있다. 이때, 인접하게 배치되는 제2 기판들(20)은 서로 일정 간격 이격되도록 제1 기판(10)에 안착될 수 있다.
또한 이와 같이 하나의 제1 기판(10)과 다수의 제2 기판(20)으로 구성되는 경우, 각각의 전자 소자 모듈(100)은 제조 과정에서 개별 모듈 실장 영역에 따라 제1 기판(10)을 절단함에 따라 개별화될 수 있다.
몰드부(30)는 제1 기판(10)의 상면에 형성되는 제1 몰드부(31)와, 제1 기판(10)의 상면 즉, 제2 기판(20)의 관통부(22) 내에 형성되는 제2 몰드부(35)를 포함할 수 있다.
몰드부(30)는 제1 기판(10)의 양면에 실장된 전자 소자들(1)을 밀봉한다. 또한 제1 기판(10)에 실장된 전자 소자들(1) 사이에 충진됨으로써, 전자 소자들(1) 상호 간의 전기적인 단락이 발생되는 것을 방지하고, 전자 소자들(1)의 외부를 둘러싸며 전자 소자(1)를 기판 상에 고정시켜 외부의 충격으로부터 전자 소자들(1)을 안전하게 보호한다.
이러한 몰드부(30)는 에폭시 등과 같은 수지재를 포함하는 절연성의 재료로 형성될 수 있다. 또한, 본 실시예에 따른 몰드부(30)는 전자 소자들(1)이 실장된 제1 기판(10)을 금형(도시되지 않음)에 안치하고, 금형 내부에 성형수지를 주입하여 형성할 수 있다.
본 실시예에 따른 제1 몰드부(31)는 제1 기판(10)의 일면 전체를 덮는 형태로 형성될 수 있다. 여기서, 제1 몰드부(31)의 내부에 매립되는 전자 소자들(1) 중 적어도 하나는 일부가 제1 몰드부(31)의 외부로 노출될 수 있다.
도 1, 도 2를 참조하면, 본 실시예에서는 2개의 전자 소자(1)가 제1 몰드부(31)를 관통하여 제1 몰드부(31)의 외부로 노출되도록 구성된다.
이 경우, 전자 소자(1)의 외측 즉 상부에 몰드부(30)가 형성되지 않으므로 제1 몰드부(31)의 두께는 전자 소자(1)들의 실장 높이와 동일하게 형성된다. 따라서 제1 몰드부(31)의 두께를 최소화할 수 있다.
제2 몰드부(35)는 제2 기판(20)의 관통부(22) 내부에 형성될 수 있다. 그러나이에 한정되는 것은 아니며, 제2 기판(20)의 형상에 따라 제2 기판(20)의 외부에 형성될 수도 있다.
본 실시예에 따른 제2 몰드부(35)는 관통부(22)의 내부 전체를 채우는 형태로 배치된다. 특히, 제2 몰드부(35)는 외부면이 관통부(22)의 외측으로 돌출되거나 관통부(22) 내측으로 오목하게 형성되지 않고, 제1 기판(10)의 하부면이 형성하는 평면과 동일한 평면을 이루도록 형성된다. 이는 본 실시예에 따른 전자 소자 모듈 제조 방법에 따라 형성되는 구성으로, 이에 대해서는 후술되는 제조 방법에서 보다 상세히 설명하기로 한다.
또한 제2 몰드부(35)도 제1 몰드부(31)와 마찬가지로 전자 소자(1)들의 일부가 외부로 노출되는 형태로 형성될 수 있다. 이 경우, 제1 몰드부(31)의 외부면 즉 하부면과 전자 소자(1)의 노출면, 그리고 제2 기판(20)의 하부면은 모두 동일한 평면상에 배치될 수 있다.
이상과 같이 구성되는 본 실시예에 따른 전자 소자 모듈(100)은 제1 기판(10)의 양면에 전자 소자들(1)이 실장된다. 또한 제1 기판(10)의 하부면에 배치되는 제2 기판(20)에 의해 외부 접속 단자(28)가 형성된다.
이에 따라, 하나의 기판(즉 제1 기판)에 다수의 전자 소자들(1)을 실장할 수 있으므로 소자의 집적도를 높일 수 있다. 또한 별도의 기판인 제2 기판(20)을 이용하여 전자 소자들(1)이 실장된 제1 기판(10)의 외부 접속 단자(28)를 형성되므로, 양면 몰딩을 하더라도 외부 접속 단자(28)를 용이하게 형성할 수 있다.
또한, 제1, 제2 몰드부(30)의 두께가 내부에 내장되는 전자 소자(1)의 최대 실장 높이와 대응하는 두께로 형성된다. 따라서 전자 소자 모듈(100) 전체의 두께를 최소화할 수 있으므로 박형의 전자 기기에 용이하게 채용될 수 있다.
다음으로, 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기로 한다.
도 4a 내지 도 4i는 본 실시예에 따른 전자 소자 모듈의 제조 방법을 설명하기 위한 단면도이다.
먼저 도 4a에 도시된 바와 같이 제1 기판(10)을 준비하는 단계가 수행된다. 전술한 바와 같이 제1 기판(10)은 다층 기판일 수 있으며, 양면에 실장용 전극(13)이 형성될 수 있다. 또한 하부면에는 외부 접속용 패드(16)가 형성될 수 있다.
이어서, 도 4b에 도시된 바와 같이 제1 기판(10)의 일면 즉 상면에 전자 소자(1)를 실장하는 단계가 수행된다. 본 단계는 제1 기판(10)의 일면에 형성된 실장용 전극(13) 상에 스크린 프린팅 방식 등을 통해 솔더 페이스트(solder paste)를 인쇄하고, 그 위에 전자 소자들(1)을 안착시킨 후, 열을 가하여 솔더 페이스트를 경화시키는 과정을 통해 수행될 수 있다.
이어서 제1 기판(10)의 일면에 제1 몰드부(31)를 형성하는 단계가 수행된다. 본 단계는 도 4c에 도시된 바와 같이 먼저 금형(90) 내에 전자 소자(1)가 실장된 제1 기판(10)을 배치하는 단계가 수행된다. 이때, 실장 높이가 가장 높은 전자 소자(1)는 상면이 금형(90)의 내부면과 접촉하도록 배치될 수 있다.
이어서 금형(90) 내부에 성형수지를 주입하여 도 4d에 도시된 바와 같이 제1 몰드부(31)를 형성한다. 이때, 상기한 전자 소자(1)의 상면이 금형(90)의 내부면과 접촉한 상태에서 성형수지가 주입되므로, 상기한 전자 소자(1)의 상면은 제1 몰드부(31) 내에 매립되지 않고 제1 몰드부(31)의 외부면과 동일한 평면상에 배치되어 제1 몰드부(31)의 외부로 노출된다.
제1 몰드부(31)가 형성됨에 따라, 제1 기판(10)의 일면 즉 상면에 실장된 전자 소자들(1)은 제1 몰드부(31)에 의해 외부로부터 보호될 수 있다.
이어서, 도 4e에 도시된 바와 같이 제1 몰드부(31)가 형성된 제1 기판(10)의 하부면 상에 솔더 페이스트(P)를 인쇄하는 단계가 수행된다. 이때, 솔더 페이스트(P)는 실장용 전극(13)뿐만 아니라, 외부 접속용 패드(16) 상에도 모두 인쇄된다.
다음으로, 도 4f에 도시된 바와 같이, 제1 기판(10)의 하부면 상에 전자 소자들(1)과 제2 기판(20)을 실장하는 단계가 수행된다.
본 단계는 먼저 솔더 페이스트가 인쇄되어 있는 실장용 전극(13) 상에 전자 소자들(1)을, 그리고 외부 접속용 패드(16) 상에 제2 기판(20)을 안착시키는 과정이 수행된다. 이러한 과정은 전자 소자들(1)을 먼저 안착시킨 후, 제2 기판(20)을 안착시키는 순서로 진행될 수 있으나, 본 발명이 이에 한정되는 것은 아니며, 제2 기판(20)을 먼저 안착시키거나, 제2 기판(20)과 전자 소자들(1)을 동시에 안착시키는 등 다양한 방식으로 수행될 수 있다.
이처럼 전자 소자(1)와 제2 기판(20)이 제1 기판(10)의 하부면에 안착되면, 이어서 솔더 페이스트에 열을 가하여 용융시킨 후, 다시 경화시켜 솔더 접합부(도시되지 않음)를 형성하는 과정이 수행된다. 이 과정을 통해 제1 기판(10)의 하부면에 안착된 전자 소자들(1)과 제2 기판(20)은 솔더 접합부에 의해 제1 기판(10)에 견고하게 고정 접합되어 제1 기판(10)과 전기적, 물리적으로 연결된다.
다음으로, 제2 기판(20)의 관통부(22)에 제2 몰드부(35)를 형성하는 단계가 수행된다. 본 단계는 먼저 도 4g에 도시된 바와 같이 제2 기판(20)의 하부면이 금형(91)의 내부면과 접촉하도록 배치한다. 이때, 관통부(22) 내에 배치된 전자 소자(1)들 중 실장 높이가 가장 높은 전자 소자(1)도 외부면이 제2 기판(20)과 함께 금형(91)의 내부면과 접촉하도록 배치될 수 있다.
이어서, 금형(91) 내부에 성형수지를 주입하여 도 4h에 도시된 바와 같이 제2 몰드부(35)를 형성한다. 이때, 제2 기판(20)의 하부면이 금형(90)의 내부면과 접촉한 상태에서 성형수지가 주입되므로, 제2 기판(20)의 하부면에는 제2 몰드부(35)가 형성되지 않게 된다. 또한, 제2 몰드부(35)의 외부면과 제2 기판(20)의 하부면, 그리고 전자 소자(1)의 외부면은 모두 동일한 평면상에 배치된다.
한편 도시되어 있지 않지만, 본 단계에서 관통부(22)에 주입되는 성형수지는 제1 기판(10)과 제2 기판(20)의 사이에 형성된 틈에도 충진될 수 있다. 즉, 제2 몰드부(35)가 제1 기판(10)과 제2 기판(20)의 사이에 형성된 틈에도 형성될 수 있다. 이 경우, 제1 기판(10)과 제2 기판(20)은 그 사이에 충진된 제2 몰드부(35)에 의해 상호 간의 절연을 확보함 동시에, 제1 기판(10)과 제2 기판(20) 상호 간의 결합력을 확보할 수 있다.
이어서, 도 4i에 도시된 바와 같이 제2 기판(20)의 하부면에 외부 접속 단자(28)들을 형성한다. 외부 접속 단자(28)는 제2 기판(20)의 하부면에 형성되는 전극 패드(24)에 형성되며, 범프 형태로 형성될 수 있으나, 이에 한정되지 않으며 솔더 볼 등 다양한 형태로 형성될 수 있다.
이상과 같은 단계들을 통해 제조되는 본 실시예에 따른 전자 소자 모듈(100)은 제1 기판(10)과 제2 기판(20)을 먼저 접합한 이후에 전자 소자들(1)을 실장하지 않고, 제2 기판(20)과 전자 소자들(1, 특히 제1 기판의 하부면에 실장되는 전자 소자들)을 함께 실장한다. 즉, 제1 기판(10)의 하부면에 전자 소자들(1)과 제2 기판(20)을 함께 안착시킨 후, 경화 과정을 통해 함께 고정 접합한다.
본 실시예의 제조 과정과 다르게, 제1 기판(10)과 제2 기판(20)을 먼저 접합한 후, 제2 기판(20)의 캐비티(22)를 통해 제1 기판(10)의 하부면에 전자 소자들(1)을 실장하는 경우, 제1 기판(10)과 제2 기판(20)을 접합하기 위해 솔더 페이스트의 인쇄와 기판의 안착 및 솔더 페이스트 경화 단계가 수행되고, 그 이후 전자 소자들(1)을 제1 기판(10)에 실장하기 위해 상기와 동일한 단계들이 반복적으로 수행되어야 한다.
그러나 본 실시예에 따른 제조 방법에 의하면, 솔더 페이스트의 인쇄, 전자 소자(1) 안착, 및 솔더 페이스트 경화 단계를 일회만 수행하여 제1 기판(10)의 하부면에 전자 소자들(1)과 제2 기판(20)을 실장할 수 있다.
즉, 제1 기판(10)의 하부면 상에 전자 소자들(1)과 제2 기판(20)을 함께 배치하여 함께 고정 접합시키므로, 전자 소자들(1)과 제2 기판(20)을 각각 따로 제1 기판(10)에 접합하는 방식에 비해, 제조 과정을 줄일 수 있으며 이에 제조가 매우 용이하다는 이점이 있다.
또한 본 실시예에 따른 전자 소자 모듈(100)은 제1 기판(10)의 양면에 전자 소자들(1)이 실장되고, 몰드부(30)에 의해 전자 소자들(1)이 모두 봉지된다. 따라서 하나의 전자 소자 모듈(100) 내에 많은 소자들을 실장하면서도 이들을 외부로부터 용이하게 보호할 수 있다.
또한 본 실시예에 따른 전자 소자 모듈(100)은 제1 기판(10)에 별도로 결합되는 제2 기판(20)을 통해 외부와 전기적으로 연결된다. 따라서 제1 기판(10)의 양면에 몰드부(30)를 형성하더라도 용이하게 외부 접속 단자(28)를 배치할 수 있다.
또한 본 실시예에 따른 전자 소자 모듈(100)은 전자 소자들(1)의 일면이 몰드부(30)의 외부로 노출되도록 구성된다. 따라서 몰드부(30)의 두께를 줄일 수 있으므로 전자 소자 모듈(100) 전체의 두께를 최소화할 수 있으며, 전자 소자(1)의 방열 효과도 높일 수 있다.
더하여 본 실시예에 따른 전자 소자 모듈(100)은 제2 기판(20)의 하부면과 전자 소자(1)의 일면을 금형(91)의 내부면에 접촉시킨 상태에서 제2 몰드부(35)가 형성된다.
그리고 이러한 제조 방법에 의해, 본 실시예에 따른 전자 소자 모듈(100)은 제2 몰드부(35)를 형성함과 동시에, 제2 기판(20)의 관통부(22)에 실장된 전자 소자(1)의 일면을 제2 몰드부(35)의 외부로 노출시키고, 제2 기판(20)의 하부면과 제2 몰드부(35)의 하부면을 동일한 평면상에 배치한다. 따라서, 다양한 구성을 포함하더라도 제조가 매우 용이하다는 이점이 있다.
한편, 본 발명에 따른 전자 소자 모듈과 그 제조 방법은 전술한 실시예에 한정되지 않으며 다양한 변형이 가능하다.
도 5는 본 발명의 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 5를 참조하면, 본 실시예에 따른 전자 소자 모듈(200)은 제1 기판(10)과 제2 기판(20) 사이에 절연부(50)가 형성될 수 있다.
절연부(50)는 절연성 물질로 이루어지며, 제1 기판(10)과 제2 기판(20) 사이에 충진되어 제1 기판(10)과 제2 기판(20)을 전기적으로 연결하는 도전성 부재(예컨대 범프 등)를 보호한다. 또한, 제1 기판(10)과 제2 기판(20)을 상호 절연시킴과 동시에, 제1 기판(10)과 제2 기판(20) 상호 간의 접착력을 향상시켜 신뢰성을 높이는 역할을 한다.
이러한 절연부(50)는 언더필(underfill) 수지일 수 있다. 예컨대, 절연부(50)의 재질로는 에폭시 수지 등이 이용될 수 있으나 본 발명이 이에 한정되는 것은 아니다.
또한 본 실시예에서는 절연부(50)가 제1 기판(10)과 제2 기판(20) 사이에만 개재되는 경우를 예로 들고 있으나, 본 발명은 이에 한정되지 않는다. 즉, 제1 기판(10)과 제1 기판(10)의 하부면에 실장되는 전자 소자들(1) 사이의 틈에도 개재되도록 구성할 수도 있다. 이 경우, 제1 기판(10)의 하부면에 전체적으로 절연부(50)가 형성될 수 있다.
이처럼 전자 소자 모듈(200)이 절연부(50)를 구비하는 경우, 제2 몰드부(35)는 제2 기판(20)의 관통부(22) 내에만 형성되며, 제1 기판(10)과 제2 기판(20) 사이에는 배치되지 않는다. 따라서 제2 몰드부(35) 형성 과정에서 가해지는 압력에 의해 제2 기판(20)이나 전자 소자들(1)의 위치가 변경되는 것을 최소화할 수 있다.
이러한 절연부(50)는 제1 기판(10)과 제2 기판(20) 사이에 형성된 틈에 에폭시 수지 등과 같은 액상의 절연 물질을 주입한 후 이를 경화시킴에 따라 형성될 수 있다. 이때, 제1 기판이나 제2 기판에는 액상의 절연 물질의 흐름을 차단하기 위해 홈이나 돌기 형태로 형성되는 차단부(60)가 구비될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 전자 소자 모듈을 개략적으로 도시한 단면도이다.
도 6을 참조하면, 본 실시예에 따른 전자 소자 모듈(300)은 제1 몰드부의 상면에 차페부(40)가 형성될 수 있다.
차폐부(40)는 제1 몰드부(31) 외부면 전체에 형성될 수 있으며, 본 실시예와 같이 제1 몰드부(31)의 상부면에만 형성될 수 있다. 그러나 본 발명은 이에 한정되지 않으며, 제1 몰드부(31)의 측면이나 제1, 2 기판(10, 20)의 측면까지 연장되어 형성될 수도 있다.
또한 도시되어 있지 않지만, 차폐부(40)의 외부면에 차폐부(40)를 보호하기 위한 보호층을 더 형성하는 등 필요에 따라 다양한 형태로 차폐부(40)를 형성할 수 있다.
한편 본 실시예에서는 차폐부(40)가 제1 몰드부(31)에만 형성되는 경우를 예로 들었으나 본 발명이 이에 한정되는 것은 아니다. 즉, 제2 몰드부(35)에도 차폐부를 형성하는 등 다양한 응용이 가능하다.
본 실시예에 따른 차폐부(40)는 제1 몰드부(31)의 외부로 노출된 전자 소자(1)의 일면에 전기적, 물리적으로 연결될 수 있다. 따라서 이 경우, 차폐부(40)와 제1 기판(10)을 전기적으로 연결하기 위한 별도의 구성이 필요로 하지 않는다.
이러한 본 실시예에 따른 차폐부(40)는 도전성을 갖는 다양한 재료로 형성될 수 있다. 예를 들어, 도전성 분말을 포함하는 수지재를 몰드부(30)의 외부면에 도포하거나, 별도의 금속 박막을 몰드부(30)의 외부면에 부착함으로써 형성할 수 있다.
또한, 스퍼터링, 기상증착, 스프레이 코팅, 스크린 프린팅, 전해 도금, 비전해 도금과 같은 다양한 기술들을 통해 금속 박막을 형성하는 등 다양한 방법이 이용될 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.
100, 200, 300: 전자 소자 모듈
1: 전자 소자
10: 제1 기판 20: 제2 기판
13: 실장용 전극
22: 관통부 24: 전극 패드
28: 외부 접속 단자
29: 도전층
30: 몰드부
31: 제1 몰드부 35: 제2 몰드부
40: 차폐부 50: 절연부

Claims (17)

  1. 양면에 실장용 전극이 형성된 제1 기판;
    상기 제1 기판의 양면에 실장되는 다수의 전자 소자;
    상기 제1 기판의 상면에 실장된 상기 전자 소자들을 봉지하는 제1 몰드부;
    내부에 관통부를 구비하고 상기 관통부 내에 상기 제1 기판의 하부면에 실장된 상기 전자 소자들이 수용되도록 상기 제1 기판의 하부면에 접합되는 제2 기판; 및
    상기 제1 기판의 하부면에 실장된 상기 전자 소자들을 봉지하는 제2 몰드부;
    를 포함하는 전자 소자 모듈.
  2. 제1항에 있어서, 상기 전자 소자들 중 적어도 하나는,
    일면이 외부로 노출되는 전자 소자 모듈.
  3. 제2항에 있어서, 상기 제2 몰드부는,
    하면이 상기 제2 기판의 하부면과 동일한 평면 상에 배치되는 전자 소자 모듈.
  4. 제2항에 있어서,
    상기 제2 몰드부의 외부면, 상기 제2 기판의 하부면, 및 상기 관통부 내에 실장된 적어도 하나의 상기 전자 소자의 노출면은 동일한 평면 상에 배치되는 전자 소자 모듈.
  5. 제2항에 있어서, 상기 제2 기판은,
    상면에 상기 제1 기판과 전기적으로 연결되기 위한 전극 패드가 형성되고, 하부면에 외부와 전기적으로 연결되기 위한 외부 접속 단자가 형성되는 전자 소자 모듈.
  6. 제2항에 있어서, 상기 제1 몰드부 또는 상기 제2 몰드부의 두께는,
    일면이 외부로 노출되는 상기 전자 소자의 실장 높이와 동일하게 형성되는 전자 소자 모듈.
  7. 제1항에 있어서,
    상기 제1 기판과 상기 제2 기판의 사이에 개재되는 절연부를 더 포함하는 전자 소자 모듈.
  8. 제1항에 있어서,
    상기 제1 몰드부의 외부면과 상기 제1 몰드부의 외부로 노출된 상기 전자 소자의 노출면을 덮으며 형성되는 차폐부를 더 포함하는 전자 소자 모듈.
  9. 양면에 실장용 전극이 형성된 제1 기판을 준비하는 단계;
    상기 제1 기판의 상면에 적어도 하나의 전자 소자를 실장하는 단계;
    상기 제1 기판의 하부면에 적어도 하나의 전자 소자와 제2 기판을 동시에 실장하는 단계; 및
    상기 제1 기판의 하부면에 실장된 상기 전자 소자들을 봉지하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  10. 제9항에 있어서, 상기 전자 소자를 실장하는 단계 이후,
    상기 제1 기판의 상면에 제1 몰드부를 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  11. 제10항에 있어서, 상기 제1 몰드부를 형성하는 단계는,
    상기 제1 기판의 상면에 실장된 적어도 하나의 상기 전자 소자의 일면이 상기 제1 몰드부의 외부로 노출되도록 상기 제1 몰드부를 형성하는 단계인 전자 소자 모듈 제조 방법.
  12. 제11항에 있어서, 상기 제1 몰드부를 형성하는 단계는,
    적어도 하나의 상기 전자 소자 일면이 금형의 내부면에 면접촉하도록 상기 제1 기판을 배치하는 단계; 및
    상기 금형 내부에 성형수지를 주입하여 상기 제1 몰드부를 형성하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  13. 제9항에 있어서, 상기 제2 기판을 동시에 실장하는 단계는,
    상기 제1 기판의 하부면에 솔더 페이스트를 도포하는 단계;
    상기 솔더 페이스트 상에 상기 전자 소자 및 상기 제2 기판을 안착시키는 단계; 및
    상기 솔더 페이스트를 경화시켜 상기 전자 소자와 상기 제2 기판을 상기 제1기판의 하부면에 고정 접합하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
  14. 제9항에 있어서, 상기 제2 기판을 동시에 실장하는 단계 이후,
    상기 제1 기판과 상기 제2 기판 사이에 절연층을 형성하는 단계를 더 포함하는 전자 소자 모듈 제조 방법.
  15. 제9항에 있어서, 상기 제2 기판을 동시에 실장하는 단계는,
    상기 제2 기판에 형성된 관통부 내부에 상기 적어도 하나의 전자 소자가 수용되도록 실장하는 단계인 전자 소자 모듈 제조 방법.
  16. 제10항에 있어서, 상기 제1 기판의 하부면에 실장된 상기 전자 소자들을 봉지하는 단계는,
    상기 제2 기판에 형성된 관통부 내부에 제2 몰드부를 형성하는 단계인 전자 소자 모듈 제조 방법.
  17. 제16항에 있어서, 상기 제2 몰드부를 형성하는 단계는,
    상기 관통부 내에 배치된 적어도 하나의 상기 전자 소자 일면과 상기 제2 기판의 하부면이 금형의 내부면에 면접촉하도록 배치하는 단계; 및
    상기 금형 내부에 성형수지를 주입하여 상기 제2 몰드부를 형성하는 단계;
    를 포함하는 전자 소자 모듈 제조 방법.
KR1020130072236A 2013-06-24 2013-06-24 전자 소자 모듈 제조 방법 KR101994715B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130072236A KR101994715B1 (ko) 2013-06-24 2013-06-24 전자 소자 모듈 제조 방법
CN201310429630.6A CN104241255B (zh) 2013-06-24 2013-09-18 电子组件模块及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130072236A KR101994715B1 (ko) 2013-06-24 2013-06-24 전자 소자 모듈 제조 방법

Publications (2)

Publication Number Publication Date
KR20150000173A true KR20150000173A (ko) 2015-01-02
KR101994715B1 KR101994715B1 (ko) 2019-07-01

Family

ID=52229067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130072236A KR101994715B1 (ko) 2013-06-24 2013-06-24 전자 소자 모듈 제조 방법

Country Status (2)

Country Link
KR (1) KR101994715B1 (ko)
CN (1) CN104241255B (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101712288B1 (ko) * 2015-11-12 2017-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
WO2018067578A1 (en) * 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
KR20200031322A (ko) * 2018-09-14 2020-03-24 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US10872879B2 (en) 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
US10923433B2 (en) 2018-05-04 2021-02-16 Samsung Electronics Co., Ltd. Fan-out semiconductor package
KR20220020647A (ko) * 2020-08-12 2022-02-21 삼성전기주식회사 전자 소자 모듈 및 이의 제조방법
WO2022091954A1 (ja) * 2020-10-29 2022-05-05 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2539137B (en) * 2014-04-30 2019-04-03 Intel Corp Integrated circuit assemblies with molding compound
KR102444299B1 (ko) 2020-10-23 2022-09-15 삼성전기주식회사 전자 소자 모듈 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060343A (ko) * 1999-11-17 2001-07-06 이데이 노부유끼 반도체 장치 및 반도체 장치 제조 방법
JP2003092377A (ja) 2001-07-09 2003-03-28 Fujitsu Ltd 半導体装置
JP2004095836A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009177209A (ja) * 2009-05-11 2009-08-06 Nec Electronics Corp 半導体装置およびその製造方法
KR20130056570A (ko) * 2011-11-22 2013-05-30 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442520B (zh) * 2005-03-31 2014-06-21 Stats Chippac Ltd 具有晶片尺寸型封裝及第二基底及在上側與下側包含暴露基底表面之半導體組件
TWI460844B (zh) * 2009-04-06 2014-11-11 King Dragon Internat Inc 具有內嵌式晶片及矽導通孔晶粒之堆疊封裝結構及其製造方法
CN202394957U (zh) * 2011-11-24 2012-08-22 日月光半导体（上海）股份有限公司 半导体晶圆及封装构造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010060343A (ko) * 1999-11-17 2001-07-06 이데이 노부유끼 반도체 장치 및 반도체 장치 제조 방법
JP2003092377A (ja) 2001-07-09 2003-03-28 Fujitsu Ltd 半導体装置
JP2004095836A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2009177209A (ja) * 2009-05-11 2009-08-06 Nec Electronics Corp 半導体装置およびその製造方法
KR20130056570A (ko) * 2011-11-22 2013-05-30 삼성전기주식회사 반도체 패키지 및 그 제조 방법

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10872879B2 (en) 2015-11-12 2020-12-22 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
KR101712288B1 (ko) * 2015-11-12 2017-03-03 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
TWI820840B (zh) * 2015-11-12 2023-11-01 美商艾馬克科技公司 半導體封裝及其製造方法
US10163867B2 (en) 2015-11-12 2018-12-25 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
TWI712130B (zh) * 2015-11-12 2020-12-01 美商艾馬克科技公司 半導體封裝及其製造方法
US11488934B2 (en) 2015-11-12 2022-11-01 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor package and manufacturing method thereof
US9935083B2 (en) 2015-11-12 2018-04-03 Amkor Technology, Inc. Semiconductor package and manufacturing method thereof
TWI834596B (zh) * 2015-11-12 2024-03-01 美商艾馬克科技公司 半導體封裝及其製造方法
US10607944B2 (en) 2016-10-04 2020-03-31 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
US11961805B2 (en) 2016-10-04 2024-04-16 Skyworks Solutions, Inc. Devices and methods related to dual-sided radio-frequency package with overmold structure
WO2018067578A1 (en) * 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
US10410999B2 (en) 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10985146B2 (en) 2017-12-19 2021-04-20 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with integrated heat distribution and manufacturing method thereof
US11901343B2 (en) 2017-12-19 2024-02-13 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device with integrated heat distribution and manufacturing method thereof
US10923433B2 (en) 2018-05-04 2021-02-16 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11337346B2 (en) 2018-09-14 2022-05-17 Samsung Electro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
US10820456B2 (en) 2018-09-14 2020-10-27 Samsung EIectro-Mechanics Co., Ltd. Electronic component module and manufacturing method thereof
KR20200031322A (ko) * 2018-09-14 2020-03-24 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
US11646257B2 (en) 2020-08-12 2023-05-09 Samsung Electro-Mechanics Co., Ltd. Electronic device module and manufacturing method thereof
KR20220020647A (ko) * 2020-08-12 2022-02-21 삼성전기주식회사 전자 소자 모듈 및 이의 제조방법
WO2022091954A1 (ja) * 2020-10-29 2022-05-05 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
CN104241255A (zh) 2014-12-24
KR101994715B1 (ko) 2019-07-01
CN104241255B (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
KR101994715B1 (ko) 전자 소자 모듈 제조 방법
KR101274460B1 (ko) 반도체 패키지 및 그 제조 방법
KR101642560B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101477392B1 (ko) 전자 소자 모듈
US9392695B2 (en) Electric component module
KR20150025129A (ko) 전자 소자 모듈 및 그 제조 방법
KR20150009728A (ko) 전자 소자 모듈 및 그 실장 구조
KR101548799B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20180101832A (ko) 전자 소자 모듈 및 그 제조 방법
CN106358415B (zh) 电子装置模块及其制造方法
KR20170137023A (ko) 반도체 패키지 및 그 제조 방법
KR101829936B1 (ko) 반도체 패키지 및 그 제조 방법
KR20150000174A (ko) 전자 소자 모듈 및 그 제조 방법
KR101539885B1 (ko) 전자 소자 모듈
KR101548801B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20170124769A (ko) 전자 소자 모듈 및 그 제조 방법
KR20180016451A (ko) 회로기판 연결 구조체
KR101525665B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101539846B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR101983175B1 (ko) 전자 소자 모듈 및 그 제조 방법
KR20180110775A (ko) 전자 소자 모듈 및 그 제조 방법
KR20160059755A (ko) 전자 소자 모듈 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant