KR20140115600A - 액정표시장치 및 그 구동방법 - Google Patents

액정표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20140115600A
KR20140115600A KR1020130030334A KR20130030334A KR20140115600A KR 20140115600 A KR20140115600 A KR 20140115600A KR 1020130030334 A KR1020130030334 A KR 1020130030334A KR 20130030334 A KR20130030334 A KR 20130030334A KR 20140115600 A KR20140115600 A KR 20140115600A
Authority
KR
South Korea
Prior art keywords
clock
panel
stage
gate
data
Prior art date
Application number
KR1020130030334A
Other languages
English (en)
Other versions
KR102008778B1 (ko
Inventor
김병훈
이청아
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130030334A priority Critical patent/KR102008778B1/ko
Publication of KR20140115600A publication Critical patent/KR20140115600A/ko
Application granted granted Critical
Publication of KR102008778B1 publication Critical patent/KR102008778B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0213—Addressing of scan or signal lines controlling the sequence of the scanning lines with respect to the patterns to be displayed, e.g. to save power

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로서, 특히, 패널 내장형 게이트 드라이버(GIP)의 양쪽 끝단 각각으로 클럭을 입력시킬 수 있는, 액정표시장치 및 그 구동 방법을 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 액정표시장치는, 데이터 라인들과 게이트 라인들의 교차 영역마다 픽셀들이 형성되어 있는 패널; 상기 데이터 라인들에 데이터 전압을 공급하는 데이터 드라이버; 상기 데이터 드라이버를 구동하는 타이밍 컨트롤러; 및 상기 패널의 제1비표시영역에 내장되어 있으며, 상기 타이밍 컨트롤러로부터 입력되는 동일한 클럭들에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제1패널 내장형 게이트 드라이버를 포함한다.

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 액정표시장치에 관한 것으로서, 특히, 대면적 및 고해상도의 액정표시장치 및 그 구동방법에 관한 것이다.
휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD : Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD : Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP : Plasma Display Panel), 유기발광표시장치(OLED : Organic Light Emitting Display Device) 등이 있으며, 최근에는 전기영동표시장치(EPD : ELECTROPHORETIC DISPLAY)도 널리 이용되고 있다.
평판표시장치들 중에서, 액정표시장치는 양산화 기술, 구동 수단의 용이성, 고화질의 구현이라는 장점으로 인하여 현재 가장 널리 상용화되고 있다.
도 1은 종래의 고해상도 액정표시장치를 나타낸 예시도이다.
액정표시장치의 제조 기술이 발전됨에 따라, 대면적 및 고해상도의 액정표시장치가 제조되고 있다.
대면적 및 고해상도의 액정표시장치에는, 대면적으로 인해 패널 로드(Panel load)가 증가하고, 고해상도로 인해 빠른 고속구동이 필요하다.
그러나, 상기한 바와 같이 대면적으로 형성되고 고속으로 구동되는 액정표시장치에, 패널 내장형 게이트 드라이버(GIP : Gate In panel)가 형성되면, 신호 전송의 지연(Delay)이 심각하게 발생되어, 충전(Charging) 부족 및 색섞임 불량 등이 발생한다. 따라서, 대면적 및 고해상도의 액정표시장치에서는, 상기 패널 내장형 게이트 드라이버(GIP)가 정상적으로 동작될 수 없다.
즉, 대면적 및 고해상도의 액정표시장치에서는, 게이트 라인 수가 일반 해상도의 액정표시장치에서의 게이트 라인 수의 2배로 증가하기 때문에, 클럭 캐패시턴스(CLK Cap)에 따른 지연(Delay)이 증가하고, 이로 인해, 게이트 드라이버에 입력되는 클럭(CLK)의 게이트 폴링 타임(Gate Falling Time)이 증가한다. 따라서, 대면적 및 고해상도의 액정표시장치에서는, 게이트 라인에 스캔신호를 출력하기 위한 소자들이 패널에 직접 형성되는, 패널 내장형 게이트 드라이버(GIP)가 정상적으로 동작될 수 없다.
따라서, 대면적 및 고해상도의 액정표시장치, 예를 들어, UD급의 액정표시장치에서는, 도 1에 도시된 바와 같이, 집적화된 게이트 드라이브 IC 각각이 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 패널(10)에 접속된 형태로, 게이트 드라이버(20)가 구성되고 있다. 또한, 대면적 및 고해상도의 액정표시장치에 적용되는 게이트 드라이버(20)는, COG(Chip On Glass) 방식으로 패널(10)의 비표시영역(11) 상에 실장될 수도 있다.
또한, 일반적으로, 도 1에 도시된 바와 같은, 대면적 및 고해상도의 액정표시장치에서는, 패널(10)의 좌우 양쪽의 비표시영역(11)에 게이트 드라이버(20)가 장착되어 있고, 패널(10)의 상하 양쪽의 비표시영역(11)에 데이터 드라이버(30)가 장착되어 있으며, 상기 두 개의 데이터 드라이버(30)를 제어하기 위한 두 개의 타이밍 컨트롤러(40)가 독립적인 메인보드(50)에 각각 장착될 수 있다.
부연하여 설명하면, 패널의 좌우 상단에서만 신호(Signal)를 입력하는 종래의 액정표시장치 중, a-Si을 사용하고, 21.6”~ 60”의 크기를 가지고 있으며, FHD로 구동되는 액정표시장치는, 패널 내장형 게이트 드라이버(GIP)를 이용하여 생산되고 있다. 그러나, 72”이상의 대면적을 가지며, FHD 및 초고해상도(UD급)로 구동되는 액정표시장치는, 기존의 액정표시장치보다 2배 이상 큰 로드(Load)(R/C)를 가지고 있으며, 충전시간(Charging Time)이 2배로 감소하고 있기 때문에, 종래의 일반적인 패널 내장형 게이트 드라이버(GIP)로는 구동될 수 없다.
즉, 72”이상의 대면적을 가지며, FHD 및 초고해상도(UD급)로 구동되는 액정표시장치가 종래의 일반적인 GIP로 구성된 경우, 클럭(CLK)에 걸리는 Cap/저항이 커서, 이미 지연(Delay)이 심해진 상태의 클럭(CLK)이, 패널 내장형 게이트 드라이버(GIP)에 입력되기 때문에, 패널 내장형 게이트 드라이버(GIP)의 설계를 최적화한다 하더라도, 액정표시장치의 정상적인 구동이 불가능하다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 패널 내장형 게이트 드라이버(GIP)의 양쪽 끝단 각각으로 클럭을 입력시킬 수 있는, 액정표시장치 및 그 구동 방법을 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치는, 데이터 라인들과 게이트 라인들의 교차 영역마다 픽셀들이 형성되어 있는 패널; 상기 데이터 라인들에 데이터 전압을 공급하는 데이터 드라이버; 상기 데이터 드라이버를 구동하는 타이밍 컨트롤러; 및 상기 패널의 제1비표시영역에 내장되어 있으며, 상기 타이밍 컨트롤러로부터 입력되는 동일한 클럭들에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제1패널 내장형 게이트 드라이버를 포함한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 또 다른 액정표시장치는, 데이터 라인들과 게이트 라인들의 교차 영역마다 픽셀들이 형성되어 있는 패널; 상기 패널의 제3비표시영역에서 상기 패널과 연결되어 있으며, 상기 데이터 라인들에 데이터 전압을 공급하는 제1데이터 드라이버; 상기 패널 중 상기 제3비표시영역과 마주보고 있는 제4비표시영역에서 상기 패널과 연결되어 있으며, 상기 데이터 라인들에 데이터 전압을 공급하는 제2데이터 드라이버; 상기 제1데이터 드라이버를 구동하는 제1타이밍 컨트롤러; 상기 제2데이터 드라이버를 구동하는 제2타이밍 컨트롤러; 상기 패널의 제1비표시영역에 내장되어 있으며, 상기 제1 타이밍 컨트롤러로부터 입력되는 제1클럭과, 상기 제2타이밍 컨트롤러로부터 입력되는 제2클럭에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제1패널 내장형 게이트 드라이버; 및 상기 패널 중 상기 제1비표시영역과 마주보고 있는 제2비표시영역에 내장되어 있으며, 상기 제1타이밍 컨트롤러로부터 입력되는 제3클럭과, 상기 제2타이밍 컨트롤러로부터 입력되는 제4클럭에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제2패널 내장형 게이트 드라이버를 포함하며, 상기 제1클럭 내지 상기 제4클럭들은, 동일한 진폭 및 주기를 갖는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치 구동방법은, 외부 시스템으로부터 입력된 타이밍신호들을 이용하여 게이트제어신호, 데이터제어신호 및 영상데이터를 생성하는 단계; 패널에 내장되어 있는 패널 내장형 게이트 드라이버 내의 서로 다른 두 개의 스테이지들 각각으로, 상기 게이트제어신호에 포함되는 클럭을 전송하는 단계; 상기 두 개의 클럭들을 이용해 생성된 스캔신호를, 상기 패널에 형성되어 있는 게이트 라인들로 순차적으로 출력하는 단계; 및 상기 데이터제어신호와 상기 영상데이터를 이용하여 생성된 데이터 전압을, 상기 게이트 라인에 상기 스캔신호가 출력되는 동안, 상기 데이터 라인들로 출력하는 단계를 포함한다.
본 발명에 의하면, 대면적 및 초고해상도(FHD/UD)의 텔레비전에 적용되는 액정표시장치가, 패널 내장형 게이트 드라이버(GIP)로 구현될 수 있기 때문에, 대면적 및 초고해상도(FHD/UD)의 텔레비전에 적용되는 액정표시장치의 제조 공정이 단순화될 수 있으며, 제조 비용이 절감될 수 있다.
또한, 본 발명에 의하면, 대면적 및 초고해상도(FHD/UD)의 텔레비전에 적용되는 액정표시장치에서, 게이트 드라이버 IC가 생략될 수 있기 때문에, 액정표시장치의 제조비용이 절감될 수 있으며, 액정표시장치의 디자인의 개선이 가능하다.
도 1은 종래의 고해상도 액정표시장치를 나타낸 예시도.
도 2는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 도면.
도 3은 본 발명에 따른 액정표시장치에 적용되는 패널 내장형 게이트 드라이버의 제1실시예를 나타내는 도면.
도 4는 본 발명에 따른 액정표시장치에 적용되는 패널 내장형 게이트 드라이버의 제2실시예를 나타내는 도면.
도 5는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 또 다른 도면.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 2는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 도면이다.
본 발명에 따른 액정표시장치는, 도 2에 도시된 바와 같이, 데이터 라인들(DL1 내지 DLd)과 게이트 라인들(GL1 내지 GLg)의 교차 영역마다 픽셀들이 형성되어 있는 패널(100), 상기 데이터 라인들(DL1 내지 DLd)에 데이터 전압을 공급하는 데이터 드라이버(300), 상기 데이터 드라이버(300)를 구동하는 타이밍 컨트롤러(400) 및 상기 패널(100)의 제1비표시영역에 내장되어 있으며, 상기 타이밍 컨트롤러(400)로부터 입력되는 동일한 클럭들에 의해 구동되어, 상기 게이트 라인들(GL1 ~ GLg)에 순차적으로 스캔신호를 공급하는 제1패널 내장형 게이트 드라이버(200a)를 포함한다.
우선, 상기 패널(100)은 표시영역(110)에 형성된 상기 게이트 라인들(GL1 내지 GLg)과 상기 데이터 라인들(DL1 내지 DLd)의 교차로 정의되는 영역마다 형성된 픽셀들을 포함하며, 상기 픽셀들 각각에는 박막트랜지스터(TFT)가 형성되어 있다.
상기 박막트랜지스터(TFT)는 상기 게이트 라인으로부터 공급되는 스캔신호에 응답하여, 상기 데이터 라인으로부터 공급된 데이터 전압을 상기 픽셀전극에 공급한다. 상기 픽셀전극이 상기 데이터 전압에 응답하여 공통전극과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율이 조절된다.
본 발명에 적용되는 패널의 액정모드는, TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 종류의 액정모드도 가능하다. 또한, 본 발명에 따른 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
다음, 상기 데이터 드라이버(300)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 디지털 영상데이터를 데이터 전압으로 변환하여 상기 게이트 라인에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 상기 데이터 전압을 상기 데이터 라인들에 공급한다.
상기 데이터 드라이버(300)는, 도 2에 도시된 바와 같이, 칩온필름(COF) 형태 또는 TCP(Tape Carrier Package) 방식으로 상기 패널(100)에 연결되는 적어도 하나 이상의 소스 드라이브 IC로 구성될 수 있다. 즉, 상기 데이터 드라이버(300)는 복수의 소스 드라이브 IC를 총칭하는 것으로서, 상기 소스 드라이브 IC들 각각의 기능은 동일하다. 이하에서, 데이터 드라이버(300)라 함은, 상기 소스 드라이브 IC 각각을 말한다.
상기 데이터 드라이버(300)는, 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 상기 데이터 전압으로 변환시킨 후 상기 데이터 라인으로 출력시킨다. 이를 위해, 상기 데이터 드라이버(300)는, 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부(DAC) 및 출력버퍼를 포함하고 있다.
상기 쉬프트 레지스터부는, 상기 타이밍 컨트롤러(400)로부터 수신된 데이터 제어신호들(SSC, SSP 등)을 이용하여 샘플링 신호를 출력한다.
상기 래치부는 상기 타이밍 컨트롤러(400)로부터 순차적으로 수신된 상기 디지털 영상데이터(Data)를 래치하고 있다가, 상기 디지털 아날로그 변환부(DAC)로 동시에 출력하는 기능을 수행한다.
상기 디지털 아날로그 변환부는 상기 래치부로부터 전송되어온 상기 영상데이터들을 동시에 정극성 또는 부극성의 데이터 전압으로 변환하여 출력한다. 즉, 상기 디지털 아날로그 변환부는, 상기 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압을 이용하여, 상기 타이밍 컨트롤러(400)로부터 전송되어온 극성제어신호(POL)에 따라, 상기 영상데이터들을 정극성 또는 부극성의 데이터 전압으로 변환하여 상기 데이터 라인들로 출력한다.
상기 출력버퍼는 상기 디지털 아날로그 변환부로부터 전송되어온 정극성 또는 부극성의 데이터 전압을, 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스출력인에이블신호(SOE)에 따라, 상기 패널의 데이터 라인(DL)들로 출력한다.
다음, 상기 타이밍 컨트롤러(400)는, 외부 시스템(600)으로부터 입력되는 타이밍 신호, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 상기 제1패널 내장형 게이트 드라이버(200a)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 상기 데이터 드라이버(300)로 전송될 영상데이터를 생성한다.
이를 위해, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템(600)으로부터 입력영상데이터(Input Data) 및 타이밍 신호들을 수신하기 위한 수신부, 각종 제어신호들을 생성하기 위한 제어신호 생성부, 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터(Data)를 출력하기 위한 데이터 정렬부 및 상기 제어신호들과 상기 영상데이터를 출력하기 위한 출력부(440)를 포함한다.
즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템(600)으로부터 입력되는 입력영상데이터(Input Data)를 상기 패널(100)의 구조 및 특성에 맞게 재정렬시켜, 재정렬된 상기 영상데이터를 상기 데이터 드라이버(300)로 전송한다. 이러한 기능은, 상기 데이터 정렬부에서 실행될 수 있다.
상기 타이밍 컨트롤러(400)는 상기 외부 시스템(600)으로부터 전송되어온 타이밍 신호들, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 상기 데이터 드라이버를 제어하기 위한 데이터 제어신호(DCS) 및 상기 제1패널 내장형 게이트 드라이버를 제어하기 위한 게이트 제어신호(GCS)를 생성하여, 상기 제어신호들을 상기 데이터 드라이버와 상기 제1패널 내장형 게이트 드라이버로 전송하는 기능을 수행한다. 이러한 기능은, 상기 제어신호 생성부(400b)에서 실행될 수 있다.
상기 제어신호 생성부(400b)에서 발생되는 게이트 제어신호(GCS)들로는 게이트 출력 인에이블 신호(GOE), 게이트 스타트 신호(VST), 클럭(CLK) 등이 있다.
상기 제어신호 생성부(400b)에서 발생되는 데이터 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
마지막으로, 상기 제1패널 내장형 게이트 드라이버(200a)는, 상기 타이밍 컨트롤러(400)에서 생성된 게이트 제어신호(GCS)들을 이용하여, 상기 게이트 라인들(GL1 내지 GLg) 각각에 순차적으로 게이트온신호를 공급한다.
여기서, 상기 게이트온신호는 상기 게이트 라인들에 연결되어 있는 스위칭용 박막트랜지스터를 턴온시킬 수 있는 전압을 말한다. 상기 스위칭용 박막트랜지스터를 턴오프시킬 수 있는 전압은 게이트오프신호라하며, 상기 게이트온신호와 상기 게이트오프신호를 총칭하여 스캔신호라 한다.
상기 박막트랜지스터가 N타입인 경우, 상기 게이트온신호는 하이레벨의 전압이며, 상기 게이트오프신호는 로우레벨의 전압이다. 상기 박막트랜지스터가 P타입인 경우, 상기 게이트온신호는 로우레벨의 전압이며, 상기 게이트오프신호는 하이레벨의 전압이다.
한편, 본 발명에 따른 액정표시장치는, 72”이상의 대면적을 가지며, FHD 및 초고해상도(UD급)로 구동되는 것으로서, 이러한 대면적의 고해상도 액정표시장치에서는, 도 2에 도시된 바와 같이, 패널(100)의 두 개의 비표시영역들 각각에, 패널 내장형 게이트 드라이버(200a, 200b)가 내장되어 있다. 이하에서는 설명의 편의상, 도 2에서 패널(100)의 좌측에 형성된 비표시영역을 제1비표시영역이라 하고, 이와 마주보고 있는 비표시영역을 제2비표시영역이라 하고, 패널(100)의 상측에 형성된 비표시영역을 제3비표시영역이라 하며, 이와 마주보고 있는 비표시영역을 제4비표시영역이라 한다.
또한, 상기 제1비표시영역에 내장되어 있는 패널 내장형 게이트 드라이버는 제1패널 내장형 게이트 드라이버(200a)라 하고, 상기 제2비표시영역에 내장되어 있는 패널 내장형 게이트 드라이버는 제2패널 내장형 게이트 드라이버(200b)라 하고, 상기 제3비표시영역에 연결되어 있는 데이터 드라이버(300)는 제1데이터 드라이버라 하며, 상기 제4비표시영역에 연결되어 있는 데이터 드라이버(300)는 제2데이터 드라이버라 한다.
또한, 상기 제1패널 내장형 게이트 드라이버(200a)와, 상기 제2패널 내장형 게이트 드라이버(200b)의 구성 및 기능은 동일하다. 따라서, 이하에서는, 상기 제1패널 내장형 게이트(200a)를 일예로 하여 본 발명이 설명된다.
상기 제1패널 내장형 게이트 드라이버(200a)는 상기 타이밍 컨트롤러에서 생성된 상기 게이트 제어신호를 입력받아, 상기 게이트 제어신호를 이용하여 상기 스캔신호를 상기 게이트라인들로 순차적으로 출력하고 있다.
상기 제1패널 내장형 게이트 드라이버(200a)는, 상기 제1패널 내장형 게이트 드라이버(200a)의 일측을 통해 상기 타이밍 컨트롤러로부터 입력되는 제1클럭 및 상기 제1패널 내장형 게이트 드라이버(200a)의 타측을 통해 상기 타이밍 컨트롤러로부터 입력되는 제2클럭에 의해 구동되며, 상기 제1클럭 및 상기 제2클럭은 동일한 진폭 및 주기를 가지고 있다.
즉, 상기 타이밍 컨트롤러(400)는, 동일한 진폭 및 주기를 가지고 있는 두 개의 클럭(CLK1, CLK2)들을 출력한다. 상기 두 개의 동일한 클럭들 중 제1클럭(CLK1)은, 도 2에 도시된 바와 같이, 상기 제1패널 내장형 게이트 드라이버(200a)의 일측, 즉, 상기 제1데이터 드라이버(300)와 인접되어 있는 부분을 통해 상기 제1패널 내장형 게이트 드라이버(200a)로 입력되며, 제2클럭(CLK2)은, 상기 제1비표시영역의 타측 끝단, 즉, 상기 제4비표시영역을 통해 상기 제1패널 내장형 게이트 드라이버(200a)로 입력된다.
상기 제1클럭(CLK1)은, 도 2에 도시된 바와 같이, 상기 제1데이터 드라이버(300)가 장착되어 있는 칩온필름(COF) 또는 테이프 캐리어 패키지(TCP)에 형성되어 있는 제1클럭전송라인(210)을 통해 상기 패널(100)로 전송된 후, 상기 제1패널 내장형 게이트 드라이버(200a)로 입력될 수 있다. 그러나, 상기 제1클럭(CLK1)은, 상기 제1데이터 드라이버(300)가 장착되어 있는 칩온필름(COF) 또는 테이프 캐리어 패키지(TCP)를 거지치 않는 대신, 상기 타이밍 컨트롤러(400)와 상기 제1패널 내장형 게이트 드라이버(200a)의 일측에 직접 연결되어 있는 제1클럭전송라인(210)을 통해, 상기 타이밍 컨트롤러(400)로부터 상기 제1패널 내장형 게이트 드라이버(200a)로 전송될 수도 있다.
상기 제2클럭(CLK2)은, 도 2에 도시된 바와 같이, 상기 타이밍 컨트롤러(300)와 상기 제1패널 내장형 게이트 드라이버(200a)의 타측에 직접 연결되어 있는 제2클럭전송라인(220)을 통해, 상기 타이밍 컨트롤러(400)로부터 상기 제1패널 내장형 게이트 드라이버(200a)로 전송될 수 있다. 그러나, 상기 제2클럭전송라인(220)은, 도 2에 도시된 바와 같은 제1클럭전송라인(210)과 같은 형태로, 상기 제1비표시영역 중 상기 제1패널 내장형 게이트 드라이버(200a)의 일측 방향에 형성된 후, 상기 제1비표시영역을 따라, 상기 제1패널 내장형 게이트 드라이버(200a)의 타측으로 연장되어, 상기 타측에서 상기 제1패널 내장형 게이트 드라이버(200a)와 연결될 수도 있다. 즉, 상기 제2클럭전송라인(220)은, 일반적인 전선으로 형성되거나, 필름 상에 형성되거나, 또는 상기 패널(100) 상에 라인온글래스(LOG) 형태로 형성될 수도 있다.
상기 제1패널 내장형 게이트 드라이버(200a)의 구체적인 내부 구성은 이하에서, 도 3 및 도 4를 참조하여 설명된다.
도 3은 본 발명에 따른 액정표시장치에 적용되는 패널 내장형 게이트 드라이버의 제1실시예를 나타내는 도면이다.
본 발명에 따른 액정표시장치에 적용되는 패널 내장형 게이트 드라이버의 제1실시예는, 도 3에 도시된 바와 같이, 각 게이트 라인과 연결되어 있는 복수의 스테이지(230)들을 포함한다.
본 발명에 따른 액정표시장치는, 상기한 바와 같이, 72”이상의 대면적을 가지며, FHD 및 초고해상도(UD급)로 구동되는 것으로서, 이하에서는, 설명의 편의상, 상기 패널이 초고해상도(UD급)로 구동되는 경우를 일예로 하여 본 발명이 설명된다.
상기 패널(100)이 초고해상도(UD)로 구동되는 경우, 상기 패널(100)에는 2160개의 게이트 라인들이 형성된다.
따라서, 상기 제1패널 내장형 게이트 드라이버(200a)에는, 2160개의 스테이지들(Stage1 내지 Stage2160)이 형성되어 있으며, 상기 스테이지들로부터는, 제1스캔신호(VGOUT1) 내지 제2160스캔신호(VGOUT2160)들이 출력된다.
상기 스테이지(230)의 내부 구성 및 기능은, 현재의 일반적인 기술에 의해 다양한 형태로 구성될 수 있는바, 이에 대한 상세한 설명은 생략된다. 또한, 상기 스테이지로 입력되는 게이트 제어신호는, 상기 스테이지(230)의 내부 구성 및 기능에 따라 다양하게 형성될 수 있으므로, 이하에서는, 기본적인 신호들, 즉, 상기 클럭(CLK) 및 게이트 스타트 신호(VST)만을 이용하여 본 발명이 설명된다.
또한, 상기 제1패널 게이트 드라이버(200a)에는, 상기 게이트 라인들과 직접적으로 연결되어 있는 스테이지들 이외에도, 더미(Dummy) 라인용 스테이지들이 더 포함될 수도 있다.
우선, 상기 스테이지(230)의 기본 동작을 설명하면 다음과 같다.
즉, 상기 스테이지(230)들 중 제1스테이지(Stage1)로 상기 게이트 스타트 신호(VST)가 입력되면, 상기 제1스테이지(Stage1)가 구동을 시작한다. 상기 제1스테이지(Vstage1)는 상기 클럭(CLK)과 상기 게이트 스타트 신호(VST)를 이용하여 제1스캔신호(게이트온신호)(VGOUT1)를 생성하여 제1게이트라인(GL1)으로 출력하는 한편, 상기 제1스캔신호를 제2스테이지(Stgae)로 전송한다. 상기 제2스테이지(Stage2)는 상기 제1스캔신호(VGOUT1)에 의해 구동을 시작한 후, 상기 클럭(CLK) 및 상기 게이트 스타트 신호(VST)를 이용해 제2스캔신호(VGOUT2)을 생성하여, 제2게이트라인(GL2)으로 출력한다.
상기한 바와 같은 동작은, 제3스테이지(Stage3) 내지 제2160스테이지(Stage2160)까지 동일하게 반복된다.
즉, 상기 스테이지들은, 상기 클럭(CLK)과 상기 게이트 스타트 신호(VST)를 이용하여, 각 게이트 라인으로, 순차적으로 스캔신호(VGOUT)를 출력한다.
한편, 상기한 바와 같이 동작되는 상기 제1패널 내장형 게이트 드라이버(200a)의 특징은, 상기 스캔신호를 생성하기 위해, 상기 각각의 스테이지들에서 이용되는 상기 클럭(CLK)이 상기 제1스테이지(Stage1) 뿐만 아니라, 상기 제2160스테이지(Stage2160)를 통해서도 입력된다는 것이다.
즉, 종래의 액정표시장치에 적용되는 패널 내장형 게이트 드라이버에서는, 상기 클럭(CLK)이 제1스테이지(Stage)로만 입력되었으나, 본 발명에서는, 상기 제1스테이지(Stage1) 및 상기 제2160스테이지(Stage2160)를 통해서 입력되고 있다.
부연하여 설명하면, 상기 제1패널 내장형 게이트 드라이버(200a)가, 제1스테이지(Stage1) 내지 제2160스테이지(Stage2160)로 구성된 경우, 상기 제1패널 내장형 게이트 드라이버(200a)는, 상기 타이밍 컨트롤러(400)로부터 상기 제1스테이지(Stage1)로 입력되는 제1클럭(CLK1) 및 상기 타이밍 컨트롤러로부터 상기 제n스테이지(Stagen)로 입력되는 제2클럭(CLK2)에 의해 구동되며, 상기 제1클럭(CLK1) 및 상기 제2클럭(CLK2)은 동일한 진폭 및 주기를 가지고 있다.
이 경우, 상기 제1클럭이 전송되는 제1클럭라인(241)과 상기 제2클럭이 전송되는 제2클럭라인(242)은, 서로 연결되어 있다.
따라서, 상기 제1스테이지(Stage1) 내지 상기 제2160스테이지(Stage2160)들 중 중간 위치에 배치되어 있는 제1078스테이지(Stage1078) 내지 제1082스테이지(Stage1082)로 실질적으로 입력되는 클럭은, 상기 제1클럭(CLK1)과 상기 제2클럭(CLK2)의 합이 될 수 있다. 상기 제1클럭(CLK1) 및 상기 제2클럭(CLK2)의 진폭이, 상기 제1클럭라인(231) 및 상기 제2클럭라인(242)에서의 감쇄 및 지연을 고려하여 적절히 설정된다면, 상기 스테이지들로 실질적으로 입력되는 클럭들 간의 지연시간이 줄어들 수 있으며, 이로 인해, 정상적인 영상이 상기 패널(100)을 통해 출력될 수 있다.
즉, 상기한 바와 같은, 패널 내장형 게이트 드라이버의 제1실시예에서는, 상기 타이밍 컨트롤러(400)로부터 출력된 제1클럭(CLK1) 및 제2클럭(CLK2)이, 상기 제1패널 내장형 게이트 드라이버(200a)의 제1스테이지(Stage1) 및 마지막 번째 스테이지(Stagen)로 입력되고 있으며, 상기 제1클럭(CLK1)이 입력되는 제1클럭라인(241) 및 상기 제2클럭(CLK2)이 입력되는 제2클럭라인(242)이 서로 연결되어 있다.
도 4는 본 발명에 따른 액정표시장치에 적용되는 패널 내장형 게이트 드라이버의 제2실시예를 나타내는 도면이다. 이하의 설명에서, 도 2 및 도 3을 참조하여 설명된 내용과 동일 또는 유사한 내용은, 생략되거나 또는 간단히 설명된다.
본 발명에 따른 액정표시장치에 적용되는 패널 내장형 게이트 드라이버의 제2실시예는, 도 4에 도시된 바와 같이, 각 게이트 라인과 연결되어 있는 복수의 스테이지(230)들을 포함한다.
상기 제2패널 내장형 게이트 드라이버(200b)의 특징은, 상기 스캔신호를 생성하기 위해, 상기 각각의 스테이지들에서 이용되는 클럭(CLK)이 상기 제1스테이지(Stage1) 뿐만 아니라, 상기 제n스테이지(Stage2160)(n는 2160이라 함)를 통해서도 입력된다는 것이다.
부연하여 설명하면, 상기 제1패널 내장형 게이트 드라이버(200a)가, 제1스테이지(Stage1) 내지 제n스테이지(Stage2160)로 구성된 경우, 상기 제1패널 내장형 게이트 드라이버(200a)는, 상기 타이밍 컨트롤러(400)로부터 상기 제1스테이지(Stage1)로 입력되는 제1클럭(CLK1) 및 상기 타이밍 컨트롤러로부터 상기 제n스테이지(Stagen)로 입력되는 제2클럭(CLK2)에 의해 구동되며, 상기 제1클럭(CLK1) 및 상기 제2클럭(CLK2)은 동일한 진폭 및 주기를 가지고 있다.
상기 제1패널 내장형 게이트 드라이버(200a)에서, 상기 제1클럭이 전송되는 제1클럭라인(241)은, 도 4에 도시된 바와 같이, 상기 제1스테이지(Stage1)로부터 제n/2스테이지(Stage1080)까지 연결되어 있으며, 상기 제2클럭이 전송되는 제2클럭라인(242)은, 제(n/2)+1스테이지(Stage1081)로부터 제n스테이지(Stage2160)까지 연결되어 있다.
이 경우, 상기 제1클럭(CLK1)이 상기 제1스테이지(Stage1) 내지 제1080스테이지(Stage1080)로 입력되는 것은, 1080개의 게이트 라인으로 구성되는 종래의 FHD급 액정표시장치에서, 하나의 클럭(CLK)에 의해 제1스테이지 내지 제1080스테이지가 구동되는 것과 동일하다.
또한, 상기 제1클럭(CLK2)이 상기 제1081스테이지(Stage1081) 내지 제2160스테이지(Stage2160)로 입력되는 것 역시, 1080개의 게이트 라인으로 구성되는 종래의 FHD급 액정표시장치에서, 하나의 클럭(CLK)에 의해 1080개의 스테이지들이 순차적으로 구동되는 것과 동일하다.
즉, 상기한 바와 같은 패널 내장형 게이트 드라이버의 제2실시예에서는, 상기 스테이지들이, 종래의 FHD급 액정표시장치에 적용되었던 스테이지들이 구동되는 방법과 동일한 방법으로 구동되고 있다. 따라서, 상기 2160개의 스테이지들로 입력되는 클럭들 간의 지연시간이 줄어들 수 있으며, 이로 인해, 정상적인 영상이 상기 패널(100)을 통해 출력될 수 있다.
부연하여 설명하면, 상기한 바와 같은, 패널 내장형 게이트 드라이버의 제2실시예에서는, 상기 타이밍 컨트롤러(400)로부터 출력된 제1클럭(CLK1) 및 제2클럭(CLK2)이, 상기 제1패널 내장형 게이트 드라이버(200a)의 제1스테이지(Stage1) 및 마지막 번째 스테이지(Stagen)로 입력되고 있으며, 상기 제1클럭(CLK1)이 입력되는 제1클럭라인(241) 및 상기 제2클럭(CLK2)이 입력되는 제2클럭라인(242)은 서로 분리되어 있다.
한편, 본 발명에 따른 액정표시장치는, 도 2를 참조하여 상기에서 설명된 바와 같이, 제1비표시역에 형성되어 있는 제1패널 내장형 게이트 드라이버(200a) 및 제2비표시영역에 형성되어 있는 제2패널 내장형 게이트 드라이버(200b)로 구성될 수 있다.
즉, 본 발명에 따른 액정표시장치는, 상기 패널(100) 중 상기 제1비표시영역과 마주보고 있는 제2비표시영역에 내장되어 있으며, 상기 타이밍 컨트롤러(400)로부터 입력되는 또 다른 두 개의 동일한 클럭들에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제2 패널 내장형 게이트 드라이버(200b)를 포함할 수 있으며, 상기 제1 패널 내장형 게이트 드라이버(200a)로 입력되는 상기 두 개의 클럭들(CLK1, CLK2)과, 상기 제2 패널 내장형 게이트 드라이버(200b)로 입력되는 상기 두 개의 클럭들(CLK3, CLK4)은, 동일한 진폭 및 주기를 가지고 있다.
이 경우, 상기 제2패널 내장형 게이트 드라이버(200b)는, 상기 제1패널 내장형 게이트 드라이버(200a)와 동일한 형태로 구성될 수 있다.
도 5는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 또 다른 도면이다. 이하의 설명 중, 도 2 내지 도 4를 참조하여 설명된 내용과 동일하거나 유사한 내용은 생략되거나 간단히 설명된다.
본 발명에 따른 액정표시장치는, 상기한 바와 같이, 72”이상의 대면적을 가지며, FHD 및 초고해상도(UD급)로 구동되는 것으로서, 이러한 대면적의 고해상도 액정표시장치에서는, 도 2에 도시된 바와 같이, 패널(100)의 두 개의 마주보는 비표시영역들 각각에, 패널 내장형 게이트 드라이버가 내장되어 있을 뿐만 아니라, 패널(100)의 두 개의 마주보는 비표시영역들 각각에, 상기 데이터 드라이버(300a, 300b)들이 형성될 수 있다.
즉, 본 발명에 따른 대면적의 고해상도 액정표시장치에는, 도 5에 도시된 바와 같이, 데이터 라인들과 게이트 라인들의 교차 영역마다 픽셀들이 형성되어 있는 패널(100), 상기 패널(100)의 제3비표시영역에서 상기 패널(100)과 연결되어 있으며, 상기 데이터 라인들에 데이터 전압을 공급하는 제1데이터 드라이버(300a), 상기 패널(100) 중 상기 제3비표시영역과 마주보고 있는 제4비표시영역에서 상기 패널(100)과 연결되어 있으며, 상기 데이터 라인들에 데이터 전압을 공급하는 제2데이터 드라이버(300b), 상기 제1데이터 드라이버(300a)를 구동하는 제1타이밍 컨트롤러(400a), 상기 제2데이터 드라이버(300b)를 구동하는 제2타이밍 컨트롤러(400b), 상기 패널(100)의 제1비표시영역에 내장되어 있으며, 상기 제1 타이밍 컨트롤러(400a)로부터 입력되는 제1클럭(CLK1)과, 상기 제2타이밍 컨트롤러(400b)로부터 입력되는 제2클럭(CLK2)에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제1패널 내장형 게이트 드라이버(200a) 및 상기 패널(100) 중 상기 제1비표시영역과 마주보고 있는 제2비표시영역에 내장되어 있으며, 상기 제1타이밍 컨트롤러(400a)로부터 입력되는 제3클럭(CLK3)과, 상기 제2타이밍 컨트롤러(400b)로부터 입력되는 제4클럭(CLK4)에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제2패널 내장형 게이트 드라이버(200b)를 포함하며, 상기 제1클럭(CLK1) 내지 상기 제4클럭(CLK4)들은, 동일한 진폭 및 주기를 가지고 있다.
상기 제1타이밍 컨트롤러(400a)는 제1메인보드(500a)에 장착되어 있으며, 상기 외부 시스템(600)으로부터 타이밍 신호 및 입력영상데이터를 입력받아, 게이트 제어신호, 데이터 제어신호 및 영상데이터를 생성한다. 상기 제1타이밍 컨트롤러(400a)는 상기 게이트 제어신호 중 상기 제1클럭(CLK1) 및 상기 제3클럭(CLK3)을 상기 제1내장 게이트 드라이버(210) 및 상기 제2내장 게이트 드라이버(210)의 제1스테이지(Stage1)들로 입력시킨다.
상기 제2타이밍 컨트롤러(400b)는 제2메인보드(500b)에 장착되어 있으며, 상기 외부 시스템(600)으로부터 타이밍 신호 및 입력영상데이터를 입력받아, 게이트 제어신호, 데이터 제어신호 및 영상데이터를 생성한다. 상기 제2타이밍 컨트롤러(400b)는 상기 게이트 제어신호 중 상기 제2클럭(CLK2) 및 제4클럭(CLK4)을 상기 제1내장 게이트 드라이버(210) 및 상기 제2내장 게이트 드라이버(210)의 마지막 번째 스테이지(Stage2160)들로 입력시킨다.
상기 제1게이트 드라이버(210) 및 상기 제2게이트 드라이버(220)는, 도 3에 도시된 바와 같은 형태로 형성될 수도 있으며, 도 4에 도시된 바와 같은 형태로 형성될 수도 있다.
즉, 상기 제1패널 내장형 게이트 드라이버(200a)에서, 상기 제1클럭(CLK1)이 전송되는 제1클럭라인과 상기 제2클럭이 전송되는 제2클럭라인은, 서로 연결되어 있으며, 상기 제2패널 내장형 게이트 드라이버(200b)에서, 상기 제3클럭(CLK3)이 전송되는 제3클럭라인과 상기 제4클럭(CLK4)이 전송되는 제4클럭라인은 서로 연결되어 있을 수 있다.
또한, 상기 제1패널 내장형 게이트 드라이버(200a) 및 상기 제2패널 내장형 게이트 드라이버(200b) 각각이, 제1스테이지 내지 제n스테이지로 구성되어 있는 경우, 상기 제1패널 내장형 게이트 드라이버(200a)에서, 상기 제1클럭(CLK1)이 전송되는 제1클럭라인은, 상기 제1스테이지(Stage1)로부터 제n/2스테이지(Stagen/2)까지 연결되어 있고, 상기 제2클럭(CLK2)이 전송되는 제2클럭라인은, 제(n/2)+1스테이지(Stage(n/2)+1)로부터 상기 제n스테이지(Stagen)까지 연결되어 있으며, 상기 제2패널 내장형 게이트 드라이버(200b)에서, 상기 제3클럭(CLK3)이 전송되는 제3클럭라인은, 상기 제1스테이지(Stage1)로부터 제n/2스테이지(Stagen/2)까지 연결되어 있고, 상기 제4클럭(CLK4)이 전송되는 제4클럭라인은, 제(n/2)+1스테이지(Stage(n/2)+1)로부터 상기 제n스테이지(Stagen)까지 연결되어 있을 수 있다.
즉, 상기한 바와 같이 구성되어 있는 본 발명에 따른 액정표시장치의 구동 방법은, 상기 외부 시스템(600)으로부터 입력된 타이밍신호들을 이용하여 게이트제어신호, 데이터제어신호 및 영상데이터를 생성하는 단계, 상기 패널(100)에 내장되어 있는 패널 내장형 게이트 드라이버 내의 서로 다른 두 개의 스테이지들 각각으로, 상기 게이트제어신호에 포함되는 클럭을 전송하는 단계, 상기 두 개의 클럭들을 이용해 생성된 스캔신호를, 상기 패널(100)에 형성되어 있는 게이트 라인들로 순차적으로 출력하는 단계 및 상기 데이터제어신호와 상기 영상데이터를 이용하여 생성된 데이터 전압을, 상기 게이트 라인에 상기 스캔신호가 출력되는 동안, 상기 데이터 라인들로 출력하는 단계를 포함할 수 있다.
이하에서는, 상기에서 설명된 내용들이 간단히 정리된다.
UD급 패널에 패널 내장형 게이트 드라이버(GIP)가 사용될 경우의 가장 큰 문제는, 클럭(CLK)에 걸리는 Cap/저항이 크기 때문에, 이미 지연(Delay)이 심해진 클럭이 패널 내장형 게이트 드라이버로 입력된다는 것이다. 이로 인해, 패널 내장형 게이트 드라이버의 설계가 최적화된다고 하더라도, 색섞임과 같은 불량이 발생할 가능성이 높다.
본 발명은 상기한 바와 같은 문제를 해결하기 위한 것으로서, 클럭(CLK)을 패널의 상하에서 듀얼(Dual)로 입력하여, 클럭(CLK)에 걸리는 로드(Load)를 반으로 줄여, 지연(Delay) 악화를 개선하는 것이다. 시뮬레이션(Simulation)으로 검증해본 결과, 라이징 및 폴링 타임(Rising/Falling Time)이 종래 대비 10~12% 개선되는 것이 확인되었다. 또한, 각 스테이지의 Q node의 High Voltage가 종래 대비 1.0V 이상 상승하는 효과로 인해, 라이징 타임(Rising Time)이 15% 정도 개선되어, 차징(Charging) 부족으로 인한 불량이 개선될 수 있다.
특히, 본 발명은 제2실시예에서와 같이, 클럭(CLK)을 상하 듀얼(Dual)로 입력하되 중간 1~1080, 1081~2160 스테이지를 분리하여, 클럭(CLK)에 걸리는 로드(Load)를 반으로 줄이고, 구동 자체를 분리하여 패널 로드(Panel load)까지도 반으로 줄여, 게이트 출력의 지연 악화를 개선할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200a, 200b : 게이트 드라이버
300, 300a, 300b : 데이터 드라이버 400, 400a, 400b : 타이밍 컨트롤러
500, 500a, 500b : 메인보드 600 : 외부 시스템

Claims (10)

  1. 데이터 라인들과 게이트 라인들의 교차 영역마다 픽셀들이 형성되어 있는 패널;
    상기 데이터 라인들에 데이터 전압을 공급하는 데이터 드라이버;
    상기 데이터 드라이버를 구동하는 타이밍 컨트롤러; 및
    상기 패널의 제1비표시영역에 내장되어 있으며, 상기 타이밍 컨트롤러로부터 입력되는 동일한 클럭들에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제1패널 내장형 게이트 드라이버를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제1패널 내장형 게이트 드라이버는,
    상기 제1패널 내장형 게이트 드라이버의 일측을 통해 상기 타이밍 컨트롤러로부터 입력되는 제1클럭 및 상기 제1패널 내장형 게이트 드라이버의 타측을 통해 상기 타이밍 컨트롤러로부터 입력되는 제2클럭에 의해 구동되며,
    상기 제1클럭 및 상기 제2클럭은 동일한 진폭 및 주기를 갖는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 제1패널 내장형 게이트 드라이버는,
    제1스테이지 내지 제n스테이지로 구성되고,
    상기 타이밍 컨트롤러로부터 상기 제1스테이지로 입력되는 제1클럭 및 상기 타이밍 컨트롤러로부터 상기 제n스테이지로 입력되는 제2클럭에 의해 구동되며,
    상기 제1클럭 및 상기 제2클럭은 동일한 진폭 및 주기를 갖는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제1패널 내장형 게이트 드라이버에서,
    상기 제1클럭이 전송되는 제1클럭라인과 상기 제2클럭이 전송되는 제2클럭라인은, 서로 연결되어 있는 것을 특징으로 하는 액정표시장치.
  5. 제 3 항에 있어서,
    상기 제1패널 내장형 게이트 드라이버에서,
    상기 제1클럭이 전송되는 제1클럭라인은, 상기 제1스테이지로부터 제n/2스테이지까지 연결되어 있으며,
    상기 제2클럭이 전송되는 제2클럭라인은, 제(n/2)+1스테이지로부터 상기 제n스테이지까지 연결되어 있는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 패널 중 상기 제1비표시영역과 마주보고 있는 제2비표시영역에 내장되어 있으며, 상기 타이밍 컨트롤러로부터 입력되는 또 다른 두 개의 동일한 클럭들에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제2 패널 내장형 게이트 드라이버를 포함하며,
    상기 제1 패널 내장형 게이트 드라이버로 입력되는 상기 두 개의 클럭들과, 상기 제2 패널 내장형 게이트 드라이버로 입력되는 상기 두 개의 클럭들은, 동일한 진폭 및 주기를 갖는 것을 특징으로 하는 액정표시장치.
  7. 데이터 라인들과 게이트 라인들의 교차 영역마다 픽셀들이 형성되어 있는 패널;
    상기 패널의 제3비표시영역에서 상기 패널과 연결되어 있으며, 상기 데이터 라인들에 데이터 전압을 공급하는 제1데이터 드라이버;
    상기 패널 중 상기 제3비표시영역과 마주보고 있는 제4비표시영역에서 상기 패널과 연결되어 있으며, 상기 데이터 라인들에 데이터 전압을 공급하는 제2데이터 드라이버;
    상기 제1데이터 드라이버를 구동하는 제1타이밍 컨트롤러;
    상기 제2데이터 드라이버를 구동하는 제2타이밍 컨트롤러;
    상기 패널의 제1비표시영역에 내장되어 있으며, 상기 제1 타이밍 컨트롤러로부터 입력되는 제1클럭과, 상기 제2타이밍 컨트롤러로부터 입력되는 제2클럭에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제1패널 내장형 게이트 드라이버; 및
    상기 패널 중 상기 제1비표시영역과 마주보고 있는 제2비표시영역에 내장되어 있으며, 상기 제1타이밍 컨트롤러로부터 입력되는 제3클럭과, 상기 제2타이밍 컨트롤러로부터 입력되는 제4클럭에 의해 구동되어, 상기 게이트 라인들에 순차적으로 스캔신호를 공급하는 제2패널 내장형 게이트 드라이버를 포함하며,
    상기 제1클럭 내지 상기 제4클럭들은, 동일한 진폭 및 주기를 갖는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제1패널 내장형 게이트 드라이버에서, 상기 제1클럭이 전송되는 제1클럭라인과 상기 제2클럭이 전송되는 제2클럭라인은, 서로 연결되어 있으며,
    상기 제2패널 내장형 게이트 드라이버에서, 상기 제3클럭이 전송되는 제3클럭라인과 상기 제4클럭이 전송되는 제4클럭라인은 서로 연결되어 있는 것을 특징으로 하는 액정표시장치.
  9. 제 7 항에 있어서,
    상기 제1패널 내장형 게이트 드라이버 및 상기 제2패널 내장형 게이트 드라이버 각각은, 제1스테이지 내지 제n스테이지로 구성되고,
    상기 제1패널 내장형 게이트 드라이버에서, 상기 제1클럭이 전송되는 제1클럭라인은, 상기 제1스테이지로부터 제n/2스테이지까지 연결되어 있고, 상기 제2클럭이 전송되는 제2클럭라인은, 제(n/2)+1스테이지로부터 상기 제n스테이지까지 연결되어 있으며,
    상기 제2패널 내장형 게이트 드라이버에서, 상기 제3클럭이 전송되는 제3클럭라인은, 상기 제1스테이지로부터 제n/2스테이지까지 연결되어 있고, 상기 제4클럭이 전송되는 제4클럭라인은, 제(n/2)+1스테이지로부터 상기 제n스테이지까지 연결되어 있는 것을 특징으로 하는 액정표시장치.
  10. 외부 시스템으로부터 입력된 타이밍신호들을 이용하여 게이트제어신호, 데이터제어신호 및 영상데이터를 생성하는 단계;
    패널에 내장되어 있는 패널 내장형 게이트 드라이버 내의 서로 다른 두 개의 스테이지들 각각으로, 상기 게이트제어신호에 포함되는 클럭을 전송하는 단계;
    상기 두 개의 클럭들을 이용해 생성된 스캔신호를, 상기 패널에 형성되어 있는 게이트 라인들로 순차적으로 출력하는 단계; 및
    상기 데이터제어신호와 상기 영상데이터를 이용하여 생성된 데이터 전압을, 상기 게이트 라인에 상기 스캔신호가 출력되는 동안, 상기 데이터 라인들로 출력하는 단계를 포함하는 액정표시장치 구동방법.
KR1020130030334A 2013-03-21 2013-03-21 액정표시장치 및 그 구동방법 KR102008778B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130030334A KR102008778B1 (ko) 2013-03-21 2013-03-21 액정표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130030334A KR102008778B1 (ko) 2013-03-21 2013-03-21 액정표시장치 및 그 구동방법

Publications (2)

Publication Number Publication Date
KR20140115600A true KR20140115600A (ko) 2014-10-01
KR102008778B1 KR102008778B1 (ko) 2019-08-08

Family

ID=51989883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130030334A KR102008778B1 (ko) 2013-03-21 2013-03-21 액정표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR102008778B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150030533A (ko) * 2013-09-12 2015-03-20 엘지디스플레이 주식회사 디스플레이 장치와 이의 구동 방법
KR20160084919A (ko) * 2015-01-06 2016-07-15 삼성디스플레이 주식회사 표시장치
KR20170080900A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 Gip 구동 장치 및 이를 구비하는 유기발광 표시 장치
KR20190072125A (ko) * 2017-12-15 2019-06-25 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030080979A (ko) * 2002-04-08 2003-10-17 삼성전자주식회사 액정표시장치
KR20120042293A (ko) * 2010-10-25 2012-05-03 엘지디스플레이 주식회사 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030080979A (ko) * 2002-04-08 2003-10-17 삼성전자주식회사 액정표시장치
KR20120042293A (ko) * 2010-10-25 2012-05-03 엘지디스플레이 주식회사 액정표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150030533A (ko) * 2013-09-12 2015-03-20 엘지디스플레이 주식회사 디스플레이 장치와 이의 구동 방법
KR20160084919A (ko) * 2015-01-06 2016-07-15 삼성디스플레이 주식회사 표시장치
KR20170080900A (ko) * 2015-12-31 2017-07-11 엘지디스플레이 주식회사 Gip 구동 장치 및 이를 구비하는 유기발광 표시 장치
KR20190072125A (ko) * 2017-12-15 2019-06-25 엘지디스플레이 주식회사 칩 온 필름 및 그를 포함하는 디스플레이 장치

Also Published As

Publication number Publication date
KR102008778B1 (ko) 2019-08-08

Similar Documents

Publication Publication Date Title
KR102536784B1 (ko) 게이트 드라이버 및 이를 포함하는 디스플레이 장치
US9646559B2 (en) Liquid crystal display device
US8405595B2 (en) Display device and method for controlling gate pulse modulation thereof
US9075472B2 (en) Display device having partial panels and driving method thereof
KR101991674B1 (ko) 액정표시장치
KR101991675B1 (ko) 액정표시장치
KR102008778B1 (ko) 액정표시장치 및 그 구동방법
KR20110108036A (ko) 액정표시장치와 그 소비전력 저감방법
KR102008133B1 (ko) 표시장치 및 그 구동방법
KR102143221B1 (ko) 표시장치
KR20140081101A (ko) 액정표시장치 및 그 구동방법
KR102202870B1 (ko) Ｄｒｄ 방식을 이용한 표시장치
KR20140098406A (ko) 액정표시장치 및 그 구동방법
KR20140082488A (ko) 액정표시장치 및 그 구동방법
KR20140126131A (ko) 표시장치 및 그 구동방법
KR20150030533A (ko) 디스플레이 장치와 이의 구동 방법
KR102211065B1 (ko) 표시장치
US20170098420A1 (en) Scan driver and driving method thereof
KR102138591B1 (ko) 표시장치
KR102171465B1 (ko) 표시장치
KR20150072705A (ko) 액정표시장치
KR102016566B1 (ko) 액정표시장치
KR102033098B1 (ko) 액정표시장치 및 그 구동방법
KR101981277B1 (ko) 액정표시장치 및 그 구동방법
KR102274434B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right