KR20140109106A - 반도체 장치 및 이의 동작 방법 - Google Patents

반도체 장치 및 이의 동작 방법 Download PDF

Info

Publication number
KR20140109106A
KR20140109106A KR20130023387A KR20130023387A KR20140109106A KR 20140109106 A KR20140109106 A KR 20140109106A KR 20130023387 A KR20130023387 A KR 20130023387A KR 20130023387 A KR20130023387 A KR 20130023387A KR 20140109106 A KR20140109106 A KR 20140109106A
Authority
KR
South Korea
Prior art keywords
page address
storage means
page
program operation
stored
Prior art date
Application number
KR20130023387A
Other languages
English (en)
Other versions
KR102003745B1 (ko
Inventor
원삼규
김덕주
강원경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130023387A priority Critical patent/KR102003745B1/ko
Priority to US13/934,994 priority patent/US9275745B2/en
Publication of KR20140109106A publication Critical patent/KR20140109106A/ko
Application granted granted Critical
Publication of KR102003745B1 publication Critical patent/KR102003745B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Read Only Memory (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 다수의 페이지들을 포함하는 메모리 블록들, 상기 페이지들 중 선택된 페이지의 프로그램 동작을 수행하도록 구성된 주변회로들 및 외부로부터 입력된 페이지 어드레스가 프로그램 완료된 페이지에 대응하는 페이지 어드레스보다 크면 프로그램 동작을 수행하도록 상기 주변회로들을 제어하고, 상기 외부로부터 입력된 페이지 어드레스가 상기 프로그램 완료된 페이지에 대응하는 페이지 어드레스보다 작거나 같으면 프로그램 동작을 생략하기 위해 상기 주변회로들을 제어하도록 구성된 제어회로를 포함하는 반도체 장치 및 이의 동작 방법을 포함한다.

Description

반도체 장치 및 이의 동작 방법{Semiconductor device and operating method thereof}
본 발명은 반도체 장치 및 이의 동작 방법에 관한 것으로, 보다 구체적으로는 프로그램 동작에 관한 것이다.
반도체 장치는 데이터가 저장되는 메모리 셀 어레이를 포함한다. 불휘발성 메모리 장치의 경우, 메모리 셀 어레이는 다수의 메모리 블록들을 포함하며, 각각의 메모리 블록은 다수의 페이지들을 포함한다. 페이지는 동일한 워드라인에 연결된 메모리 셀들의 그룹을 의미한다. 일반적으로, 프로그램 동작은 페이지 순서에 따라 수행된다. 각각의 페이지에는 페이지 어드레스가 할당되며, 프로그램 동작시 입력된 페이지 어드레스에 따라 해당 페이지의 프로그램 동작이 수행된다. 예를 들면, 제1 페이지와 제5 페이지가 프로그램된 상태라면, 이후의 프로그램 동작은 제6 페이지 또는 제6 페이지 이후의 페이지가 프로그램되어야 한다. 만약, 제2 내지 제4 페이지들 중 어느 하나의 페이지를 프로그램하면, 이전에 프로그램 동작이 완료된 제1 및 제5 페이지들에 간섭이 발생할 수 있다. 따라서, 반도체 장치는 페이지 순서대로 프로그램되도록 설정된다.
하지만, 사용자가 프로그램 순서에 위배되는 페이지의 프로그램 동작을 실행시킬 경우, 프로그램 순서 위배를 감지하고 이를 제어하는 장치나 알고리즘이 없는 한 반도체 장치는 사용자가 입력한 페이지 어드레스에 따라 프로그램 동작을 수행한다. 이러한 경우, 이전에 프로그램 동작이 완료된 다른 페이지들이 간섭을 받을 수 있으며, 간섭으로 인해 저장된 데이터의 신뢰도가 저하될 수 있다.
본 발명의 실시예는 프로그램 동작 순서가 노말 순서를 위배하면 프로그램 동작을 강제로 종료할 수 있는 반도체 장치 및 이의 동작 방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 장치는, 다수의 페이지들을 포함하는 메모리 블록들, 상기 페이지들 중 선택된 페이지의 프로그램 동작을 수행하도록 구성된 주변회로들 및 외부로부터 입력된 페이지 어드레스가 프로그램 완료된 페이지에 대응하는 페이지 어드레스보다 크면 프로그램 동작을 수행하도록 상기 주변회로들을 제어하고, 상기 외부로부터 입력된 페이지 어드레스가 상기 프로그램 완료된 페이지에 대응하는 페이지 어드레스보다 작거나 같으면 프로그램 동작을 생략하기 위해 상기 주변회로들을 제어하도록 구성된 제어회로를 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치는, 다수의 페이지들이 포함된 다수의 메모리 블록들을 포함하며, 상기 메모리 블록들 중 적어도 하나의 메모리 블록은 제1 저장수단으로 사용되는 메모리 셀 어레이, 상기 제1 저장수단에 저장된 페이지 어드레스가 로딩되는 제2 저장수단 및 프로그램 동작 시, 외부로부터 입력된 페이지 어드레스가 상기 제2 저장수단에 로딩된 페이지 어드레스보다 작거나 같으면 상기 프로그램 동작을 생략하고, 상기 외부로부터 입력된 페이지 어드레스가 상기 제2 저장수단에 로딩된 페이지 어드레스보다 크면 상기 프로그램 동작을 수행하고, 상기 외부로부터 입력된 페이지 어드레스를 상기 제2 저장수단에 업데이트 하도록 구성된 제어회로를 포함한다.
본 발명의 일 실시예에 따른 반도체 장치의 동작 방법은, 프로그램된 페이지에 대응하는 제1 페이지 어드레스와 다음으로 프로그램할 페이지에 대응하는 제2 페이지 어드레스를 비교하는 단계 및 상기 비교 결과, 상기 제2 페이지 어드레스가 상기 제1 페이지 어드레스보다 크면 상기 제2 페이지 어드레스에 대응하는 페이지의 프로그램 동작을 수행하고, 상기 제2 페이지 어드레스가 상기 제1 페이지 어드레스보다 작거나 같으면 프로그램 동작을 생략하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 반도체 장치의 동작 방법은, 제1 저장수단에 저장된 제1 페이지 어드레스를 제2 저장수단으로 로딩하는 단계, 다음 프로그램 동작시, 외부로부터 입력된 제2 페이지 어드레스가 상기 제1 페이지 어드레스보다 크면 상기 제2 저장수단에 저장된 상기 제1 페이지 어드레스를 상기 제2 페이지 어드레스로 업데이트한 후 프로그램 동작을 수행하고, 상기 제2 페이지 어드레스가 상기 제1 페이지 어드레스보다 작거나 같으면 프로그램 동작을 생략하는 단계 및 상기 프로그램 동작이 종료되면, 상기 제2 저장수단에 저장된 상기 제2 페이지 어드레스를 상기 제1 저장수단으로 전송하는 단계를 포함한다.
본 기술은 프로그램 동작 순서가 노말 순서를 위배하면 프로그램 동작을 강제로 종료함으로써, 기존에 저장된 데이터가 간섭받는 현상을 억제할 수 있다. 이로써, 프로그램 동작 및 독출 동작의 신뢰도를 개선할 수 있다.
도 1은 본 발명에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 2는 본 발명에 따른 프로그램 동작 순서를 설명하기 위한 메모리 블록의 개략도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 동작 순서를 설명하기 위한 순서도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 동작 순서를 설명하기 위한 순서도이다.
도 5는 도 4의 전원 상태 확인 단계를 구체적으로 설명하기 위한 순서도이다.
도 6은 도 4의 프로그램, 소거 또는 독출 동작 수행 단계를 구체적으로 설명하기 위한 순서도이다.
도 7은 도 4의 지연시간 감지 단계를 구체적으로 설명하기 위한 순서도이다.
도 8은 페이지 어드레스가 저장되는 저장수단을 구체적으로 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명에 따른 반도체 장치를 설명하기 위한 블록도이다.
도 1을 참조하면, 반도체 장치(100)는 데이터가 저장되는 메모리 셀 어레이(110) 및 메모리 셀 어레이(110)에 프로그램, 소거 및 독출 동작을 수행하도록 구성된 주변회로들(120)을 포함한다.
메모리 셀 어레이(110)는 서로 동일하게 구성된 다수의 메모리 블록들(BLK1~BLKz)을 포함하며, 각각의 메모리 블록은 다수의 페이지들(pages)을 포함한다. 페이지는 서로 다른 스트링들에 포함된 메모리 셀들의 그룹을 의미한다. 다수의 메모리 블록들(BLK1~BLKz) 중 어느 하나의 메모리 블록은 페이지 어드레스가 저장되는 제1 저장수단(111)으로 사용될 수 있다.
주변회로들(120)은 전압 생성 회로(121), X디코더(122), Y디코더(123), 입출력 버퍼(124), 입출력 드라이버(125), 글로벌 데이터 버퍼(126), 어드레스 저장 회로(127), 페이지 어드레스 체크회로(128) 및 전원 감지 회로(129)를 포함한다. 주변회로들(120)은 제어회로(130)의 제어에 따라 메모리 셀 어레이(110)에 포함된 메모리 셀들을 프로그램, 소거 및 독출하도록 구성된다. 예를 들면, 프로그램 동작은 선택된 메모리 블록에 포함된 다수의 페이지들 중에서 선택된 하나의 페이지에 대하여 수행된다. 소거 동작은 다수의 메모리 블록들 중에서 선택된 메모리 블록에 대하여 수행된다. 독출 동작은 선택된 메모리 블록에 포함된 선택된 페이지에 대하여 수행된다.
전압 생성 회로(121)는 제어회로(130)에서 출력된 프로그램 신호(PGM), 소거 신호(ERASE) 또는 독출 신호(READ)에 응답하여 각 동작에 필요한 전압들을 생성하도록 구성된다.
X디코더(122)는 제어회로(130)에서 출력된 로우 어드레스(RADD)에 응답하여 전압 생성 회로(121)에서 생성된 전압을 선택된 메모리 블록의 워드라인들(WL)에 전달하도록 구성된다.
Y디코더(123)는 제어회로(130)에서 출력된 컬럼 어드레스(CADD)에 응답하여 메모리 셀 어레이(110)에 연결된 비트라인들(BL)을 통해 데이터를 주고받도록 구성된다.
입출력 버퍼(124)는 제어회로(130)에서 출력된 입출력 신호(IO_SIG)에 응답하여 Y디코더(123)와 데이터(CDATA)를 주고 받도록 구성된다.
입출력 드라이버(125)는 외부로부터 데이터(IO)를 입력받거나 입출력 버퍼(124)로부터 전달된 데이터(IODATA)를 외부로 출력하도록 구성된다.
글로벌 데이터 버퍼(126)는 입출력 버퍼(124)로부터 페이지 어드레스에 대응하는 글로벌 데이터(GLDATA)를 전달받고, 이를 페이지 어드레스(PADD)로서 출력하도록 구성된다.
어드레스 저장회로(127)는 제2 저장수단(도 8 참조)을 포함하며, 프로그램 동작시 프로그램되는 페이지에 대한 페이지 어드레스(PADD)를 전달받아 제2 저장수단에 저장하고, 프로그램 동작이 완료되면 마지막으로 프로그램된 페이지 어드레스인 마지막 페이지 어드레스(LADD)를 제어회로(130)에 전달하도록 구성된다.
페이지 어드레스 체크회로(128)는 프로그램 동작 완료 후, 제2 저장수단에 페이지 어드레스가 입력되었는지를 체크하고, 페이지 어드레스가 입력되지 않은 것으로 확인되면 시간 지연이 발생한 것이므로 지연신호(LOT)를 출력하도록 구성된다. 제어회로(130)는 지연신호(LOT)가 입력되면 제2 저장수단에 프로그램 완료된 페이지 어드레스가 입력되도록 주변회로들을 제어한다.
전원 감지 회로(129)는 반도체 장치(100)의 전원이 갑작스럽게 오프(off)된 경우, 다음 동작을 위하여 반도체 장치(100)에 전원이 인가되면 전원오프신호(POF)를 제어회로(130)에 출력하도록 구성된다.
제어회로(130)는 명령신호(CMD) 및 어드레스(ADD)에 응답하여 주변회로들(120)을 제어하도록 구성된다. 특히, 프로그램 동작 시, 제어회로(130)는 외부로부터 입력된 페이지 어드레스가 이전 프로그램 동작시 마지막으로 프로그램된 페이지의 페이지 어드레스보다 크면 해당 페이지 어드레스에 대응하는 페이지의 프로그램 동작을 수행하도록 주변회로들(120)을 제어하고, 외부로부터 입력된 페이지 어드레스가 이전 동장에서 마지막으로 프로그램된 페이지의 페이지 어드레스와 같거나 작으면 프로그램 동작을 종료시키기 위해 주변회로들(120)을 제어한다.
도 2는 본 발명에 따른 프로그램 동작 순서를 설명하기 위한 메모리 블록의 개략도이다.
도 2를 참조하면, 메모리 셀 어레이(도 1의 110)는 다수의 메모리 블록들(도 1의 BLK1~BLKz)을 포함한다. 각각의 메모리 블록은 서로 동일하게 구성된다. 도 2에는 다수의 메모리 블록들 중 어느 하나의 메모리 블록(BLK)이 도시되어 있다. 메모리 블록(BLK)은 제1 내지 제N 페이지들을 포함한다. 페이지는 동일한 워드라인에 연결된 메모리 셀들의 그룹을 의미한다. 제1 내지 제N 페이지들에 연결된 일부 메모리 셀들은 플래그 셀로 구분되어 사용될 수 있다. 즉, 제1 내지 제N 페이지들에는 다수의 메모리 셀들이 연결되어 있는데, 이 중에서 대부분은 노말 메모리 셀로 사용되며, 일부는 반도체 장치의 각종 동작에 관한 데이터가 저장되는 플래그 셀로 사용될 수 있다.
반도체 장치는 프로그램, 소거 및 독출 동작과 같은 다양한 동작을 수행하는데, 특히 프로그램 동작은 제1 내지 제N 페이지들을 순서대로 선택하면서 수행되어야 한다. 예를 들면, 제1 페이지에 프로그램 동작이 완료되었으면, 다음 프로그램 동작은 제2 페이지 또는 제3 페이지와 같이, 제2 페이지 이상의 순번을 갖는 페이지에 수행되어야 한다.
만약, 사용자가 이러한 순서를 위배한 경우, 예를 들면 제1 페이지와 제5 페이지가 프로그램된 페이지일 때 제4 페이지를 프로그램하려고 하는 경우, 이미 프로그램 완료된 페이지들이 간섭을 받을 수 있다. 각각의 페이지들은 페이지 어드레스가 할당되어 있으며, 프로그램 동작시 입력된 페이지 어드레스에 대응하는 페이지가 선택된다. 일반적으로, 프로그램 동작은 정해진 알고리즘에 따라 페이지 어드레스가 순차적으로 증가되면서 수행되지만, 사용자 또는 외부로부터 페이지 어드레스가 지정되어 입력될 수도 있다. 본 발명에서는 사용자 또는 외부로부터 입력된 페이지 어드레스가 마지막으로 프로그램된 페이지 어드레스보다 작으면 프로그램 동작이 강제로 종료되도록 프로그램 동작을 수행한다.
도 3은 본 발명의 일 실시예에 따른 반도체 장치의 동작 순서를 설명하기 위한 순서도이다.
도 3을 참조하면, 반도체 장치의 프로그램 동작이 시작되면, 이전 프로그램 동작에서 마지막으로 프로그램된 페이지에 대응하는 페이지 어드레스와 외부로부터 입력된 페이지 어드레스를 비교한다(S310). 외부로부터 입력된 페이지 어드레스는 사용자가 프로그램 동작을 수행하기 위해 입력한 페이지 어드레스가 될 수 있다.
단계 'S310'의 비교 결과, 입력된 페이지 어드레스가 선택된 메모리 블록에서 마지막으로 프로그램된 페이지 어드레스보다 크면(S320), 입력된 페이지 어드레스에 프로그램 동작을 수행한다(S330).
만약, 단계'S310'의 비교 결과, 입력된 페이지 어드레스가 선택된 메모리 블록에서 마지막으로 프로그램된 페이지 어드레스와 같거나 작으면(S320), 입력된 페이지 어드레스에 대한 프로그램 동작을 강제로 종료시킨다(S340).
즉, 프로그램 동작 시, 페이지 어드레스의 순번에 위배되는 페이지 어드레스가 입력되면, 해당 프로그램 동작을 강제로 종료시킴으로써, 기존에 프로그램된 데이터를 보호할 수 있다.
다음은, 상술한 일 실시예의 프로그램 방법을 포함하되, 페이지 어드레스를 보다 효율적으로 관리할 수 있는 반도체 장치의 동작 방법에 대하여 설명하도록 한다.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치의 동작 순서를 설명하기 위한 순서도이다.
도 4를 참조하면, 반도체 장치의 전원이 온(ON)되면(S410), 제1 저장수단(도 1의 111)에 저장된 페이지 어드레스를 제2 저장수단으로 로딩한다(S420). 이때, 제1 저장수단에 저장된 각 메모리 블록의 상태에 관한 데이터로 동시에 로딩한다. 제1 저장수단에 저장되어 있는 페이지 어드레스는 이전 프로그램 동작에서 마지막으로 프로그램된 페이지에 대응하는 페이지 어드레스이다. 제1 저장수단(111)에 저장된 페이지 어드레스는 제2 저장수단에 저장되는 페이지 어드레스와 1:1로 각각 대응된다. 제1 및 제2 저장수단들은 도 8을 참조하여 구체적으로 설명하도록 한다.
도 8은 페이지 어드레스가 저장되는 저장수단을 구체적으로 설명하기 위한 도면이다.
도 8을 참조하면, 제1 저장수단에는 이전에 수행된 프로그램 동작에서 각 메모리 블록들(BLK1~BLKz)에 포함된 페이지들 중 마지막으로 프로그램된 페이지 어드레스(PADD)가 저장되며, 각 메모리 블록들(BLK1~BLKz)의 상태 데이터도 저장된다. 예를 들면, 소거 상태인 메모리 블록은 소거 상태임을 나타내는 '00h' 데이터가 입력되고, 배드 블록은 'FFh' 데이터가 입력된다. 페이지 어드레스가 저장된 경우, 해당 메모리 블록의 상태 데이터는 프로그램된 상태 데이터와 마지막으로 프로그램 완료된 페이지에 대응하는 페이지 어드레스가 저장된다.
따라서, 도 3의 'S320' 단계와 같이, 제1 저장수단에 저장된 데이터를 제2 저장수단에 로딩하면, 제1 및 제2 저장수단들의 각 메모리 블록의 저장소에는 서로 동일한 상태 데이터 및 페이지 어드레스가 저장된다.
제1 저장수단(도 1의 111)에 저장된 데이터를 제2 저장수단으로 로딩한 후에는(S320), 반도체 장치의 전원 상태를 확인한다(S430). 여기서, 반도체 장치의 전원 상태를 확인하는 단계(S430)는 이전 동작에서 갑작스러운 전원 오프(sudden power off)가 발생했는지 여부를 확인하는 단계이다. 전원 상태 확인 결과, 이전 동작에서 반도체 장치의 전원이 정상적으로 오프된 것으로 확인되면 제2 저장수단에 입력된 페이지 어드레스를 그대로 사용한다. 만약, 이전 동작에서 반도체 장치의 전원이 비정상적으로 오프되었으면, 제1 저장수단에 마지막으로 프로그램된 페이지 어드레스가 입력되지 않을 수 있다. 'S420' 단계에서 제1 저장수단에 저장된 페이지 어드레스를 제2 저장수단에 전송하였으므로, 이러한 경우에는 제2 저장수단의 각각의 메모리 블록들의 상태 데이터를 순차적으로 독출하여, 소거 상태인 메모리 블록을 선택한다. 선택된 메모리 블록은 후속 프로그램 동작이 수행되는 메모리 블록으로 사용된다. 전원 상태를 확인하는 단계(S430)는 도 5에서 구체적으로 설명하도록 한다.
선택된 메모리 블록에 대한 동작을 수행한다(S440). 예를 들어, 제어회로(도 1의 130)에 입력된 명령신호(CMD)에 따라 프로그램, 소거 또는 독출 동작을 수행할지를 결정한다(S441). 명령신호(CMD)가 프로그램 명령신호면 프로그램 동작을 수행하고(S442), 소거 또는 독출 명령신호면 소거 또는 독출 동작을 수행한다(S443).
이때, 소거 및 독출 동작은 페이지 어드레스의 순서와 관계없으므로 기존 방식으로 수행할 수 있지만, 프로그램 동작은 페이지 어드레스 순서가 위배될 경우 간섭의 영향으로 이전에 저장된 데이터가 손상될 수 있으므로, 이러한 경우 프로그램 동작을 생략하고 강제로 중단시킨다. 만약, 외부로부터 입력된 페이지 어드레스(또는, 사용자가 입력한 페이지 어드레스)가 페이지 어드레스 순서에 위배되지 않으면 프로그램 동작을 수행한다. 프로그램 동작 중, 프로그램이 완료된 페이지 어드레스는 제2 저장수단에 수시로 업데이트 된다. 'S440' 단계는 도 6에서 구체적으로 설명하도록 한다.
이어서, 프로그램 동작 중 반도체 장치의 시간 지연이 발생하였는지를 감지하기 위한 지연시간 감지 동작을 수행한다(S450). 예를 들면, 상술한 'S440' 단계에서, 프로그램 동작시 프로그램이 완료된 페이지 어드레스가 제2 저장수단에 수시로 업데이트 되는데, 시간 지연이 발생한 경우에는 제2 저장수단에 페이지 어드레스가 업데이트되지 않을 수 있다. 예를 들면, 제2 저장수단을 독출하여 페이지 어드레스가 입력되었는지를 체크하고, 페이지 어드레스가 입력되지 않았으면 선택된 메모리 블록의 저장소에 마지막으로 프로그램된 페이지 어드레스를 강제로 저장한다. 지연시간 감지 동작(S450)은 도 7에서 구체적으로 설명하도록 한다.
제1 저장수단에 저장된 페이지 어드레스들을 모두 소거한다(S460). 구체적으로 설명하면, 프로그램 동작 중 프로그램 완료된 페이지 어드레스는 제2 저장수단에 저장되므로, 제1 저장수단에는 이전 동작의 페이지 어드레스만 저장되어 있다. 따라서, 이전 동작의 페이지 어드레스는 불필요하므로, 제1 저장수단에 저장된 페이지 어드레스들을 모두 소거한다.
다음 동작을 위하여, 제2 저장수단에 저장된 페이지 어드레스들을 제1 저장수단으로 전송한 후(S470), 반도체 장치의 전원을 오프한다(S480).
상술한 단계들 중, 'S430', 'S440' 및 'S450' 단계들을 보다 구체적으로 설명하면 다음과 같다.
도 5는 도 4의 전원 상태 확인 단계(S430)를 구체적으로 설명하기 위한 순서도이다.
도 5를 참조하면, 제1 저장수단에 저장된 페이지 어드레스를 제2 저장수단으로 모두 로딩하였으면(S420) 전원 상태를 확인한다(S430). 전원 상태는 전원 감지 회로(도 1의 129)를 이용하여 감지할 수 있다. 예를 들면, 전원 감지 회로(129)는 반도체 장치(도 1의 100)의 이전에 수행된 동작시, 전원이 갑작스럽게 오프(off)되면 다음 동작시 이를 감지하여 페일 데이터를 생성한다. 생성된 페일 데이터는 전원 감지 회로(129)에 저장될 수 있다. 전원 감지 회로(129)는 페일 데이터가 생성된 경우 전원 상태를 확인하는 단계에서 전원오프신호(POF)를 출력한다. 제어회로(도 1의 130)는 전원오프신호(PDF)에 따라 급작스런 전원 오프가 발생했는지를 판단한다(S520). 예를 들면, 전원오프신호(PDF)가 출력되는 제어회로(130)는 급작스런 전원 오프가 발생한 것으로 판단하며, 전원오프신호(PDF)가 비활성화되면 제어회로(130)는 급작스런 전원 오프가 발생하지 않은 것으로 판단한다.
급작스런 전원 오프가 발생한 것으로 판단되면, 제어회로(130)는 제2 저장수단에 저장된 페이지 어드레스로부터 소거 상태인 메모리 블록을 찾는다(S530). 예를 들면, 제어회로(130)는 제2 저장수단의 페이지 어드레스를 메모리 블록 순서대로 독출한다(S530). 즉, 메모리 블록의 순번를 순차적으로 증가시키면서 해당 페이지 어드레스를 독출하고, 독출 결과 소거 상태인 메모리 블록이 검출되면 해당 메모리 블록을 프로그램 동작에 사용될 메모리 블록으로 선택한다(S540). 이어서, 전원 감지 회로(129)를 리셋하고, 도 4의 'S440' 단계를 수행한다. 전원 감지 회로(129)를 리셋하면 페일 데이터가 삭제된다. 만약, 'S520' 단계에서 급작스런 전원 오프가 발생하지 않은 것으로 판단되면, 도 4의 'S440' 단계를 바로 수행한다.
도 6은 도 4의 프로그램, 소거 또는 독출 동작 수행 단계(S440)를 구체적으로 설명하기 위한 순서도이다.
도 6을 참조하면, 전원 상태를 확인한 후(S430), 제어회로(130)는 입력된 명령신호(CMD)에 응답하여 프로그램, 소거 또는 독출 동작을 수행하도록 주변회로들을 제어한다(S610).
프로그램 동작을 수행하는 경우(S442), 외부로부터 입력된 페이지 어드레스(IADD)와 선택된 메모리 블록에서 마지막으로 프로그램된 페이지 어드레스(LADD)를 비교한다(S620). 예를 들면, 선택된 메모리 블록에서 마지막으로 프로그램된 페이지 어드레스(LADD)는 제2 저장수단에 저장되어 있으므로, 제2 저장수단에 저장된 페이지 어드레스(LADD)와 외부로부터 입력된 페이지 어드레스(IADD)를 비교할 수 있다(S620). 비교 결과, 입력된 페이지 어드레스(IADD)가 마지막으로 프로그램된 페이지 어드레스(LADD)보다 크면, 제2 저장수단의 선택된 메모리 블록 저장소에 저장된 페이지 어드레스(LADD)를 입력된 페이지 어드레스(IADD)로 변경한다(S622). 이어서, 변경된 페이지 어드레스에 대응하는 페이지에 프로그램 동작을 수행한다(S623). 프로그램 동작을 수행하는 동안 일정 시간마다 프로그램되는 페이지 어드레스를 제2 저장소에 업데이트한다. 비교 결과(S621), 입력된 페이지 어드레스(ISAA)가 마지막으로 프로그램된 페이지 어드레스(LADD)보다 작거나 같으면, 프로그램 순서에 위배되는 것이므로, 입력된 페이지 어드레스(IADD)에 대응하는 페이지의 프로그램 동작을 생략하고 해당 프로그램 동작을 강제로 종료시킨다(S624). 이어서, 도 4의 'S450' 단계를 수행한다.
소거 동작을 수행하는 경우(S443), 제2 저장수단에서 선택된 메모리 블록의 상태 데이터를 소거 상태에 대응하는 데이터로 리셋한다(S630). 이어서, 선택된 메모리 블록의 소거 동작을 수행한다(S631).
독출 동작을 수행하는 경우에는(S443), 제2 저장수단에 저장된 페이지 어드레스의 변경 없이, 선택된 페이지의 독출동작을 수행한다(S640).
소거 또는 독출 동작이 완료되면, 도 4의 'S460' 단계를 수행한다.
도 7은 도 4의 지연시간 감지 단계를 구체적으로 설명하기 위한 순서도이다.
도 7을 참조하면, 프로그램 동작이 종료되면, 페이지 어드레스 체크회로(도 1의 128)를 체크한다(S710). 예를 들면, 페이지 어드레스 체크회로(도 1의 128)를사용하여 제2 저장수단에 페이지 어드레스가 저장되었는지를 체크한다(S720). 체크 결과, 페이지 어드레스가 업데이트되지 않은 것으로 체크되면, 제2 저장수단에 페이지 어드레스를 업데이트한다(S730). 구체적으로, 제2 저장수단에서 선택된 메모리 블록의 페이지 어드레스 및 상태 데이터를 독출한 결과, 페이지 어드레스가 업데이트되지 않았거나 소거 상태인 것으로 판단되면, 프로그램된 페이지에 대응하는 페이지 어드레스가 업데이트되지 않은 것이므로, 지연시간이 감지되었음을 알리는 지연신호(도 1의 LOT)를 제어회로(도 1의 130)에 출력한다. 제어회로(130)에 지연신호(LOT)가 입력되면, 제어회로는 해당 메모리 블록의 저장소에 마지막으로 프로그램된 페이지 어드레스가 저장되도록 회로들을 제어한다. 이때, 상태 데이터는 프로그램 상태를 나타낼 수 있는 데이터로 업데이트된다. 데이터를 업데이트한 후에는 도 4의 'S460' 단계를 수행한다. 만약, 'S720' 단계에서, 지연시간이 발생하지 않은 것으로 판단되면, 페이지 어드레스를 업데이트하는 단계를 수행하지 않고 도 4의 'S460' 단계를 수행한다.
상술한 바와 같이, 프로그램 동작시 페이지 어드레스 순서에 위배되는 경우, 프로그램 동작을 생략하고 강제 종료시킴으로써 기존에 프로그램되어 있는 데이터의 신뢰도 저하를 억제시킬 수 있다.
또한, 페이지 어드레스를 관리함으로써 다음 동작시 이를 토대로 동작을 제어할 수 있으며, 전원 오프가 발생한 경우에도 다음 동작이 이러한 정보를 토대로 동작을 제어할 수 있으므로 반도체 장치의 동작에 대한 신뢰도를 개선시킬 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
100: 반도체 장치 110: 메모리 셀 어레이
120: 주변회로들 121: 전압 생성 회로
122: X디코더 123: Y디코더
124: 입출력 버퍼 125: 입출력 드라이버
126: 글로벌 데이터 버퍼 127: 어드레스 저장 회로
128: 페이지 어드레스 체크회로 129: 전원 감지 회로
130: 제어회로

Claims (18)

  1. 다수의 페이지들을 포함하는 메모리 블록들;
    상기 페이지들 중 선택된 페이지의 프로그램 동작을 수행하도록 구성된 주변회로들; 및
    외부로부터 입력된 페이지 어드레스가 프로그램 완료된 페이지에 대응하는 페이지 어드레스보다 크면 프로그램 동작을 수행하도록 상기 주변회로들을 제어하고, 상기 외부로부터 입력된 페이지 어드레스가 상기 프로그램 완료된 페이지에 대응하는 페이지 어드레스보다 작거나 같으면 프로그램 동작을 생략하기 위해 상기 주변회로들을 제어하도록 구성된 제어회로를 포함하는 반도체 장치.
  2. 다수의 페이지들이 포함된 다수의 메모리 블록들을 포함하며, 상기 메모리 블록들 중 적어도 하나의 메모리 블록이 제1 저장수단으로 사용되는 메모리 셀 어레이;
    상기 제1 저장수단에 저장된 페이지 어드레스가 로딩되는 제2 저장수단; 및
    프로그램 동작 시, 외부로부터 입력된 페이지 어드레스가 상기 제2 저장수단에 로딩된 페이지 어드레스보다 작거나 같으면 상기 프로그램 동작을 생략하고, 상기 외부로부터 입력된 페이지 어드레스가 상기 제2 저장수단에 로딩된 페이지 어드레스보다 크면 상기 프로그램 동작을 수행하고, 상기 외부로부터 입력된 페이지 어드레스를 상기 제2 저장수단에 업데이트 하도록 구성된 제어회로를 포함하는 반도체 장치.
  3. 제2항에 있어서,
    상기 제어회로의 제어에 따라 상기 외부로부터 입력된 페이지 어드레스에 대응하는 페이지의 프로그램 동작을 수행하도록 구성된 주변회로들을 더 포함하는 반도체 장치.
  4. 제3항에 있어서, 상기 주변회로들은,
    상기 제어회로에서 출력된 프로그램 신호에 응답하여 프로그램 동작에 필요한 전압들을 생성하도록 구성된 전압 생성 회로;
    상기 제어회로에서 출력된 로우 어드레스에 응답하여 상기 전압 생성 회로에서 생성된 전압을 선택된 메모리 블록의 워드라인들에 전달하도록 구성된 X디코더;
    상기 제어회로에서 출력된 컬럼 어드레스에 응답하여 상기 메모리 셀 어레이에 연결된 비트라인들을 통해 데이터를 주고받도록 구성된 Y디코더;
    상기 제어회로에서 출력된 입출력 신호에 응답하여 상기 Y디코더와 데이터를 주고 받도록 구성된 입출력 버퍼;
    외부로부터 데이터를 입력받거나 상기 입출력 버퍼로부터 전달된 데이터를 외부로 출력하도록 구성된 입출력 드라이버;
    상기 입출력 버퍼로부터 페이지 어드레스에 대응하는 글로벌 데이터를 전달받고, 이를 페이지 어드레스로서 출력하도록 구성된 글로벌 데이터 버퍼; 및
    상기 제2 저장수단을 포함하며, 상기 글로벌 데이터 버퍼로부터 상기 페이지 어드레스를 전달받아 상기 제2 저장수단에 저장하고, 프로그램 동작이 완료되면 마지막으로 저장된 페이지 어드레스를 상기 제어회로에 전달하도록 구성된 어드레스 저장회로를 포함하는 반도체 장치.
  5. 제4항에 있어서,
    프로그램 동작 중, 일정 시간 이상 지연시간이 발생하면 지연신호를 출력하도록 구성된 페이지 어드레스 체크회로; 및
    반도체 장치의 전원이 갑작스럽게 오프된 경우, 다음 동작을 위하여 상기 반도체 장치에 전원이 인가되면 전원오프신호를 상기 제어회로에 출력하도록 구성된 전원 감지 회로를 더 포함하는 반도체 장치.
  6. 제5항에 있어서,
    상기 페이지 어드레스 체크회로는 프로그램 동작이 완료되거나 종료된 후, 상기 제2 저장수단에 페이지 어드레스가 저장되어 있지 않으면 상기 지연신호를 출력하는 반도체 장치.
  7. 제5항에 있어서,
    상기 전원오프신호가 출력되면, 상기 제어회로는 상기 제2 저장수단을 독출하여 소거 상태인 메모리 블록을 찾고, 찾아진 상기 메모리 블록을 상기 새로운 프로그램 동작에 사용되는 메모리 블록으로 선택하는 반도체 장치.
  8. 제7항에 있어서,
    상기 전원 감지 회로는 상기 메모리 블록을 상기 새로운 프로그램 동작에 사용되는 메모리 블록으로 선택한 후, 리셋되는 반도체 장치.
  9. 제5항에 있어서,
    상기 제어회로는 프로그램 동작이 종료되면 상기 제1 저장수단에 저장된 데이터를 모두 소거하고, 상기 제2 저장수단에 저장된 페이지 어드레스를 상기 제1 저장수단으로 전송하도록 상기 주변회로들을 제어하는 반도체 장치.
  10. 제2항에 있어서,
    소거 동작 시, 상기 제어회로는 상기 제2 저장수단에서 선택된 메모리 블록의 정보를 리셋하고, 상기 소거 동작을 수행한 후, 상기 제2 저장수단에 저장된 페이지 어드레스를 상기 제1 저장수단으로 전송하도록 상기 주변회로들을 제어하는 반도체 장치.
  11. 제2항에 있어서,
    독출 동작 시, 상기 제어회로는 선택된 페이지를 독출한 후, 상기 제2 저장수단에 저장된 페이지 어드레스를 상기 제1 저장수단으로 전송하도록 상기 주변회로들을 제어하는 반도체 장치.
  12. 프로그램된 페이지에 대응하는 제1 페이지 어드레스와 다음으로 프로그램할 페이지에 대응하는 제2 페이지 어드레스를 비교하는 단계; 및
    상기 비교 결과, 상기 제2 페이지 어드레스가 상기 제1 페이지 어드레스보다 크면 상기 제2 페이지 어드레스에 대응하는 페이지의 프로그램 동작을 수행하고, 상기 제2 페이지 어드레스가 상기 제1 페이지 어드레스보다 작거나 같으면 프로그램 동작을 생략하는 단계를 포함하는 반도체 장치의 동작 방법.
  13. 제1 저장수단에 저장된 제1 페이지 어드레스를 제2 저장수단으로 로딩하는 단계;
    다음 프로그램 동작시, 외부로부터 입력된 제2 페이지 어드레스가 상기 제1 페이지 어드레스보다 크면 상기 제2 저장수단에 저장된 상기 제1 페이지 어드레스를 상기 제2 페이지 어드레스로 업데이트한 후 프로그램 동작을 수행하고, 상기 제2 페이지 어드레스가 상기 제1 페이지 어드레스보다 작거나 같으면 프로그램 동작을 생략하는 단계; 및
    상기 프로그램 동작이 종료되면, 상기 제2 저장수단에 저장된 상기 제2 페이지 어드레스를 상기 제1 저장수단으로 전송하는 단계를 포함하는 반도체 장치의 동작 방법.
  14. 제13항에 있어서,
    상기 제1 저장수단에 저장된 제1 페이지 어드레스를 상기 제2 저장수단으로 로딩한 후, 반도체 장치의 전원 상태를 확인하는 단계를 더 포함하는 반도체 장치의 동작 방법.
  15. 제14항에 있어서,
    상기 반도체 장치의 전원 상태를 확인한 결과, 이전 동작에서 급작스런 전원 오프가 발생한 것으로 판단되면, 상기 제2 저장수단을 독출하여 소거 상태인 메모리 블록을 찾고, 상기 소거 상태인 메모리 블록을 상기 새로운 프로그램 동작이 수행될 메모리 블록으로 선택하는 반도체 장치의 동작 방법.
  16. 제13항에 있어서,
    상기 프로그램 동작이 종료된 후, 상기 제2 저장수단을 독출하여 지연시간이 발생했는지를 판단하는 단계를 더 포함하는 반도체 장치의 동작 방법.
  17. 제16항에 있어서,
    마지막으로 프로그램된 페이지에 대응하는 페이지 어드레스가 상기 제2 저장수단에 저장되어 있으면 상기 지연시간이 발생한 것이고, 상기 마지막으로 프로그램된 페이지에 대응하는 페이지 어드레스가 상기 제2 저장수단에 저장되어 있지 않으면 상기 지연시간이 발생하지 않은 것으로 판단하는 반도체 장치의 동작 방법.
  18. 제17항에 있어서,
    상기 지연시간이 발생한 것으로 판단되면, 상기 마지막으로 프로그램된 페이지에 대응하는 페이지 어드레스를 상기 제2 저장수단에 저장하는 반도체 장치의 동작 방법.
KR1020130023387A 2013-03-05 2013-03-05 반도체 장치 및 이의 동작 방법 KR102003745B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130023387A KR102003745B1 (ko) 2013-03-05 2013-03-05 반도체 장치 및 이의 동작 방법
US13/934,994 US9275745B2 (en) 2013-03-05 2013-07-03 Semiconductor device and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130023387A KR102003745B1 (ko) 2013-03-05 2013-03-05 반도체 장치 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20140109106A true KR20140109106A (ko) 2014-09-15
KR102003745B1 KR102003745B1 (ko) 2019-10-01

Family

ID=51489339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130023387A KR102003745B1 (ko) 2013-03-05 2013-03-05 반도체 장치 및 이의 동작 방법

Country Status (2)

Country Link
US (1) US9275745B2 (ko)
KR (1) KR102003745B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170004698A (ko) * 2015-07-03 2017-01-11 에스케이하이닉스 주식회사 반도체 장치 및 이의 동작 방법
KR20170111657A (ko) * 2016-03-29 2017-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102593178B1 (ko) * 2016-08-19 2023-10-25 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
CN114185611B (zh) * 2021-11-26 2023-09-12 京微齐力(深圳)科技有限公司 一种待配置器件多列自动复制配置方法及电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070047336A (ko) * 2004-09-02 2007-05-04 인텔 코포레이션 전력 손실 회복 메커니즘용 방법, 장치 및 시스템
KR20080028179A (ko) * 2006-09-26 2008-03-31 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
JP2011048725A (ja) * 2009-08-28 2011-03-10 Panasonic Corp 不揮発性記憶装置および不揮発性メモリコントローラ
KR20110059558A (ko) * 2009-11-27 2011-06-02 삼성전자주식회사 플래시 메모리의 데이터 보호 장치 및 방법
US20120278665A1 (en) * 2011-04-29 2012-11-01 Google Inc. Method and apparatus for detecting memory access faults

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100854970B1 (ko) 2007-01-08 2008-08-28 삼성전자주식회사 멀티 레벨 셀 플래시 메모리 장치 및 그것의 프로그램 방법
KR101734204B1 (ko) 2010-06-01 2017-05-12 삼성전자주식회사 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070047336A (ko) * 2004-09-02 2007-05-04 인텔 코포레이션 전력 손실 회복 메커니즘용 방법, 장치 및 시스템
KR20080028179A (ko) * 2006-09-26 2008-03-31 삼성전자주식회사 플래시 메모리 장치 및 그것의 멀티-블록 소거 방법
JP2011048725A (ja) * 2009-08-28 2011-03-10 Panasonic Corp 不揮発性記憶装置および不揮発性メモリコントローラ
KR20110059558A (ko) * 2009-11-27 2011-06-02 삼성전자주식회사 플래시 메모리의 데이터 보호 장치 및 방법
US20120278665A1 (en) * 2011-04-29 2012-11-01 Google Inc. Method and apparatus for detecting memory access faults

Also Published As

Publication number Publication date
US9275745B2 (en) 2016-03-01
KR102003745B1 (ko) 2019-10-01
US20140258611A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
KR102065665B1 (ko) 더미 워드라인을 포함하는 불휘발성 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작방법
US8897092B2 (en) Memory storage device, memory controller and controlling method
KR101674338B1 (ko) 메모리 디바이스에서의 자동 배경 작업의 호스트 제어 가능화
US9652377B2 (en) Memory system
US8331151B2 (en) Semiconductor memory including control unit responsive to erase command to determine selection of redundant memory block
JP2008065830A (ja) メモリーシステム及び該動作方法。
US20100191900A1 (en) Nonvolatile memory device and method of operating the same
US10564901B2 (en) Memory system and controlling method
KR20150029402A (ko) 데이터 저장 시스템 및 그것의 동작 방법
KR20150026248A (ko) 반도체 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 메모리 시스템
KR20110124632A (ko) 비휘발성 메모리 장치, 이의 리드 동작 방법 및 이를 포함하는 장치들
US11099927B2 (en) Memory system
KR20180110708A (ko) 스토리지 장치 및 배드 블록 지정 방법
US20230359399A1 (en) Ufs device for transmitting status information through afc frame and operating method thereof
KR20140109106A (ko) 반도체 장치 및 이의 동작 방법
US20150085583A1 (en) Nonvolatile memory apparatus, program method thereof, and data processing system using the same
US10289475B2 (en) Memory system
US11550503B2 (en) Storage device which controls memory according to temperature, and method of controlling the same
US10366758B2 (en) Storage device and storage method
KR101627322B1 (ko) 비-휘발성 버퍼를 이용한 데이터 저장 장치 및 방법
US10713105B2 (en) Operating method of memory controller, storage device including the same, and operating method of storage device
US11360836B2 (en) Receiving terminal, communication system, and program
US20210049086A1 (en) Method of operating storage device for improving reliability, storage device performing the same and method of operating storage using the same
JP2005078489A (ja) マイクロコントローラ装置及びその制御方法
KR20180005584A (ko) 비휘발성 메모리 시스템 및 에러 판정 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right