KR20140104062A - P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법 - Google Patents

P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법 Download PDF

Info

Publication number
KR20140104062A
KR20140104062A KR1020130016313A KR20130016313A KR20140104062A KR 20140104062 A KR20140104062 A KR 20140104062A KR 1020130016313 A KR1020130016313 A KR 1020130016313A KR 20130016313 A KR20130016313 A KR 20130016313A KR 20140104062 A KR20140104062 A KR 20140104062A
Authority
KR
South Korea
Prior art keywords
nitride semiconductor
semiconductor layer
type
layer
concentration
Prior art date
Application number
KR1020130016313A
Other languages
English (en)
Inventor
이종현
김기성
김범준
사공탄
윤석호
정재덕
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130016313A priority Critical patent/KR20140104062A/ko
Priority to US14/106,783 priority patent/US20140235005A1/en
Publication of KR20140104062A publication Critical patent/KR20140104062A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 측면은, 제1 농도로 p형 불순물이 도프된 제1 질화물 반도체층을 성장시키는 단계와, p형 불순물이 활성화되도록 상기 제1 질화물 반도체층을 열처리하는 단계와, 상기 제1 질화물 반도체층 상에 상기 제1 농도보다 높은 제2 농도로 p형 불순물이 도프된 제2 질화물 반도체층을 성장시키는 단계를 포함하는 p형 질화물 반도체 제조방법을 제공한다.

Description

P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법{A METHOD OF PRODUCING A P-TYPE NITRIDE SEMICONDUCTOR AND A METHOD OF MANUFACTURING A NITRIDE SEMICONDUCTOR LIGHT EMITTING DEVICE BY USING THE SAME}
본 발명은 p형 질화물 반도체 제조방법에 관한 것으로서, 특히, 질화물 반도체 발광소자에 사용될 수 있는 p형 질화물 반도체층 제조방법과 이를 이용한 질화물 반도체 발광소자 제조방법에 관한 것이다.
일반적으로, 질화물 반도체 발광소자는 청색 또는 녹색 등의 단파장광을 생성하여 풀컬러 구현을 가능하게 한 고출력 광소자로 알려져 있다. 이러한 질화물 반도체 발광소자는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 Ⅲ-Ⅴ족 화합물 반도체 단결정으로 제조된다.
질화물 반도체 소자를 제조할 때에, p형 질화물 반도체층의 p형 불순물은 n형 질화물 반도체층의 n형 불순물에 비해 전기이동도가 낮아 구동전압이 증가되는 문제가 있다. 구체적으로, p형 질화물 반도체층의 Mg와 같은 p형 불순물은 분위기가스인 암모니아의 수소와 쉽게 결합하는 성질을 가지므로, 전기 이동도가 떨어지고, 이로 인해 소자의 구동전압이 증가할 수 있다. 따라서, 이러한 문제를 해결하기 위해서, 추가적으로 p형 불순물을 활성화시키는 공정이 요구된다.
당 기술분야에서는, 다른 원하는 특성을 저하시키지 않으면서 p형 불순물을 활성화시킬 수 있는 p형 질화물 반도체 제조방법 및 이를 이용하는 질화물 반도체 발광소자 제조방법이 요구되고 있다.
본 발명의 일 측면은, 제1 농도로 p형 불순물이 도프된 제1 질화물 반도체층을 성장시키는 단계와, p형 불순물이 활성화되도록 상기 제1 질화물 반도체층을 열처리하는 단계와, 상기 제1 질화물 반도체층 상에 상기 제1 농도보다 높은 제2 농도로 p형 불순물이 도프된 제2 질화물 반도체층을 성장시키는 단계를 포함하는 p형 질화물 반도체 제조방법을 제공한다.
상기 제1 질화물 반도체층을 열처리하는 단계는, 500℃이상의 온도에서 열처리하는 단계일 수 있다.
상기 제1 질화물 반도체층을 열처리하는 단계는, 물리적 접촉을 통해서 수행될 수 있다. 이와 달리, 상기 제1 질화물 반도체층을 열처리하는 단계는, 상기 제1 질화물 반도체층의 표면에 레이저 빔을 조사하는 비접촉시 공정으로 수행될 수 있다.
상기 제1 및 제2 질화물 반도체층은 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 만족하는 물질로 이루어질 수 있다.
상기 p형 불순물은 Mg, Zn, Cd, Be, Ca 및 Ba로 구성된 그룹으로부터 선택된 원소일 수 있다.
본 발명의 다른 측면은, 기판 상에 n형 질화물 반도체층과 활성층을 순차적으로 성장시키는 단계와, 상기 활성층 상에 제1 농도로 p형 불순물이 도프된 p형 질화물 반도체층을 성장시키는 단계와, p형 불순물이 활성화되도록 상기 p형 질화물 반도체층을 열처리하는 단계와, 상기 p형 질화물 반도체층 상에 상기 제1 농도보다 높은 제2 농도로 p형 불순물이 도프된 p형 질화물 콘택층을 성장시키는 단계를 포함하는 질화물 반도체 발광소자 제조방법을 제공한다.
상기 p형 질화물 반도체층을 형성하는 단계 전에, 상기 활성층 상에 상기 p형 질화물 반도체층의 밴드갭보다 큰 밴드갭을 갖는 전자 차단층을 형성하는 단계를 더 포함할 수 있다.
상기 p형 질화물 반도체층의 두께는 100∼500㎚이며, 상기 p형 질화물 콘택층의 두께는 5∼40㎚일 수 있다.
전극과의 콘택을 위한 결정층을 형성하기 전에, p형 질화물 반도체층을 열처리하여 p형 불순물을 활성화시킴으로써, 이러한 활성화 과정에서 콘택영역을 제공할 수 있는 결정층의 손상 없이 전기적 특성이 개선된 p형 질화물 반도체층을 제조할 수 있다.
도1은 본 발명의 일 실시예에 따른 p형 질화물 반도체 제조방법을 나타내는 공정 순서도이다.
도2는 본 발명의 일 실시예에 따른 p형 질화물 반도체 제조공정에서 사용되는 소스가스의 공급 유량 챠트이다.
도3은 p형 질화물 반도체층의 열처리 온도에 따른 구동 전압의 특성을 나타내는 그래프이다.
도4는 본 발명에 사용될 수 있는 기상 증착 장치의 일 예를 나타내는 개략도이다.
도5는 본 발명의 일 실시예에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도6은 도5의 방법에 따라 제조된 질화물 반도체 발광장치의 일 예를 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
도1은 본 발명의 일 실시예에 따른 p형 질화물 반도체 제조방법을 나타내는 공정 순서도이다.
우선, 단계(S12)에서, 제1 농도로 p형 불순물이 도프된 제1 질화물 반도체층을 성장시킨다.
상기 제1 질화물 반도체층은 p형 불순물이 도프된 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)일 수 있다. p형 불순물의 농도는 5×1016∼1×1019/㎤ 범위일 수 있다. 이러한 p형 불순물은 Mg, Zn, Cd, Be, Ca 및 Ba로 구성된 그룹으로부터 선택된 원소일 수 있으며, 대표적으로 Mg이 사용될 수 있다.
상기 p형 질화물 반도체층에 도프된 p형 불순물, 즉 Mg가 NH3로부터 파생된 수소(H)와 결합하여 Mg-H 복합체가 생성되어 활성화되지 못하는 문제가 있다. 이러한 문제를 해결하기 위해서 p형 불순물의 활성화 과정이 요구된다.
이어, 단계(S14)에서, p형 불순물이 활성화되도록 상기 제1 질화물 반도체층을 열처리한다.
본 열처리 공정은 p형 질화물 반도체층을 형성하는 공정을 중단하고 실행된다. 즉, 상기 제1 질화물 반도체층 형성 공정을 종료한 후에 제2 질화물 반도체층 형성공정 전에 수행된다.
본 활성화 과정에서는 고온의 열처리과정을 통해서 Mg-H 복합체에서 활성화 에너지를 제공하여 수소(H) 원자를 끊고 Mg이 홀(hole) 캐리어로 작용하도록 할 수 있다. 이러한 열처리 과정을 통해서 p형 질화물 반도체층에서 홀 캐리어를 충분히 활성화시키고 구동전압을 낮출 수 있다.
이러한 열처리 공정(annealing)은 물리적 접촉을 통해서 수행될 수 있다. 예를 들어, 공정 챔버 내에서 서셉터를 통해서 기판을 가열시킴으로써 p형 질화물 반도체층을 열처리할 수 있다. 본 열처리 공정은, 500℃이상의 온도에서 수행될 수 있으며, 바람직하게 600∼900℃ 범위에 수행될 수 있다.
이와 달리, 본 열처리 공정은 비접촉식으로 구현될 수 있다. 대표적인 비접촉식 열처리 방식은, 레이저 빔을 이용하여 활성화 에너지를 인가하는 방식으로 실행될 수 있다. 상기 p형 질화물 반도체층의 표면에 레이저 빔을 조사하는 공정을 통해서 수행될 수 있다. 특히, 레이저 빔을 이용한 비접촉식 열처리 공정은 기판의 열처리를 통한 접촉식 방식보다 전체 면적에서 균일한 활성화 에너지를 인가할 수 있는 장점을 제공한다. 이에 대해서는 도4를 참조하여 보다 상세히 설명하기로 한다.
다음으로, 단계(S16)에서, 상기 제1 질화물 반도체층 상에 상기 제1 농도보다 높은 제2 농도로 p형 불순물이 도프된 제2 질화물 반도체층을 성장시킨다.
상기 제2 질화물 반도체층은 상기 제1 질화물 반도체층보다 p형 불순물의 농도가 큰 영역으로서, 일반적으로는 반도체 소자 구조에서 p측 전극이 형성되는 콘택층으로 제공한다. 상기 제2 질화물 반도체층의 제2 농도는 1×1020/㎤ 이상일 수 있다.
앞서 설명된 p형 불순물의 활성화를 위한 열처리공정은 활성화 에너지가 인가되는 과정에서 결정 표면에 손상을 줄 수 있고, 이로 인해 p측 전극과 콘택을 형성할 때에 오믹 콘택이 형성되지 않을 수 있다. 하지만, 본 예에서와 같이, p형 질화물 반도체층의 주된 영역을 점하는 상기 제1 질화물 반도체층을 형성한 후에, 열처리를 적용하고, 열처리 공정을 마친 후에, 고농도의 제2 질화물 반도체층을 형성함으로써 p형 콘택층으로서의 특성을 유지할 수 있다.
도2는 본 발명의 일 실시예에 따른 p형 질화물 반도체 제조공정에서 사용되는 소스가스의 유량 챠트이다.
도2에 도시된 소스가스의 시간대별 유량 차트를 이용하여 본 예에 따른 제조공정을 보다 구체적으로 설명하기로 한다. 본 공정은 유기금속 화학기상 증착공정(MOCVD)을 이용하는 성장공정으로 이해할 수 있다.
도2를 참조하면, GaN 반도체층의 성장을 위한 소스 가스로서, 트리메틸갈륨(TMGa)과 암모니아 가스(NH3)가 공급되고((a),(b)), p형 불순물로서 Cp2Mg가 원하는 도핑농도에 구현하기 위한 유량을 제공된다((c)). 이렇게 공급된 소스는 고온에서 분해되어 기판 상에서 반응함으로써 원하는 p형 질화물 반도체층을 형성할 수 있다.
이어, Cp2Mg인 도펀트 소스와 함께 트리메틸갈륨(TMGa)과 암모니아 가스(NH3)의 공급을 중단하여 GaN 성장을 멈추고, 질소(N2) 분위기로 전환하여 열처리공정을 실시한다. 질소 분위기에서 열처리를 실시함으로써 Mg-H에서 분해된 H가 질소와 반응하여 제거될 수 있다. 본 예에서는 질소 분위기로만 설명되어 있으나, 필요에 따라 산소(O2)를 일정한 분압으로 혼합할 수 있으며, NH2 가스도 추가적으로 이용할 수 있다.
열처리 공정을 마친 후에, p형 GaN층을 재성장하기 위해서 트리메틸갈륨(TMGa)과 암모니아 가스(NH3)가 공급되고((a),(b)), p형 불순물로서 Cp2Mg가 원하는 도핑농도에 구현하기 위한 유량을 제공된다((c)). 열처리 공정 후에 성장되는 p형 GaN층은 고농도의 p형 불순물을 함유하는 p형 콘택층으로 제공되도록, Cp2Mg의 유량을 크게 늘려 공급할 수 있다.
도3은 p형 질화물 반도체층의 열처리 온도에 따른 구동 전압의 특성을 나타내는 그래프이다.
도3을 참조하면, 열처리 온도에 따라 질화물 반도체 발광소자의 구동전압의 변화되는 결과를 나타낸다. 도3에 나타난 바와 같이, 500℃ 이상의 열처리를 통해서 구동전압이 뚜렷하게 개선되는 것을 확인할 수 있다. 바람직하게는 600℃이상 구동전압(3.0V이상)이 크게 증가되는 것을 볼 수 있다. 본 열처리공정은 지나치게 높은 온도의 열처리 과정에서 불필요한 불순물 확산을 방지하기 위해서 900℃이하에서 실행될 수 있다.
도4는 본 발명에 사용될 수 있는 기상 증착 장치의 일 예를 나타내는 개략도이다. 도4에 도시된 기상 증착 장치는, 비접촉식 방식인 레이저 빔을 이용한 열처리에 적합하게 설계된 기상 증착 장치의 예를 나타낸다.
도4에 도시된 기상 증착 장치(40)는 공정챔버(41)와, 그 상부에 배치된 가스 주입부(42)와, 주입된 가스를 균일하게 분산시키는 가스 분배기(44)와, 가스 배기부(43)를 포함한다. 상기 기상 증착 장치(40)는 소스 가스가 기판(W)의 상부로부터 주입되는 수직형 챔버 구조를 갖는다. 상기 기상 증착 장치(40)는 기판(W)을 탑재하기 위한 서셉터(45)와 상기 서셉터(45)에 배치된 기판(W)을 가열하기 위한 히터부(H)를 더 포함할 수 있다. 본 기상증착 장치(40)는 MOCVD 공정 챔버로 이해할 수 있다. 예를 들어, n형 GaN을 형성한다고 할 때에, 소스가스로는 TMGa, NH3과 SiH4가 제공될 수 있으며, 고온의 성장 온도(약 900~ 1300℃)에서 화학적 분해와 반응을 통해서 원하는 에피택셜이 성장될 수 있다.
상기 공정 챔버(41)는 일 측벽에 마련된 윈도우(46)를 포함한다. 이러한 윈도우(46)를 통해서 서셉터(45) 상에 배치된 기판(W)의 표면에 레이저 빔(B)을 조사할 수 있도록 레이저 장치(47)가 구비될 수 있다.
본 기상 증착 장치(40)에서, 상기 레이저 장치(47)는 고농도 p형 콘택층을 형성하기 전에, p형 GaN층의 표면에 레이저 빔(B)을 조사하여 p형 불순물을 활성화시킬 수 있다. 특히, p형 GaN층이 형성된 후에, 이종 물질인 기판(예, 사파이어 기판)과 열팽창계수의 차이로 인해 일정한 응력이 발생되고, 이로 인하여 기판의 휨현상이 발생될 수 있다. 일정한 곡률로 휘어진 기판의 경우, 기판의 중앙영역은 서셉터(45)의 표면과 접촉하는데 반하여, 기판(W)의 외주영역은 일정한 간격으로 들뜬 상태로 서셉터(45)와 접촉하지 않을 수 있다.
그 결과, 서셉터(45)를 통한 접촉식 열처리를 통한 p형 불순물의 활성화를 시도할 경우에, 기판(W)의 외주영역에 열전달이 잘 이루어지지 않아 p형 GaN층의 전체 영역에서 p형 활성화를 보장하기 어려울 수 있다.
하지만, 본 기상 증착 장치(40)와 같이, 윈도우(46)를 통해서 레이저 빔(B)을 기판(W) 표면에 직접 조사하는 방식으로 스캐닝으로써 기판(W)의 휨현상에도 불구하여 기판(W)의 전체 영역에 균일한 열처리를 보장할 수 있다.
도5a 내지 도5e는 본 발명의 일 실시예에 따른 질화물 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도이다.
도5a를 참조하면, 본 제조방법은 기판(51)을 마련하는 과정으로 시작된다. 질화물 반도체 결정을 성장하기 위한 기판(51)으로는 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN일 수 있다. GaN 물질의 에피성장을 위한 동종 기판인 GaN 기판이 사용될 수도 있다. 기판 물질과 질화물 단결정 물질 사이의 열팽창계수의 차이로 인해 온도 변화시 휨이 발생하고, 휨은 박막의 균열(crack)의 원인이 될 수 있다. 이러한 문제를 감소시키기 위해서 상기 기판(51)과 반도체 단결정인 발광 적층체 사이의 버퍼층(미도시)을 형성할 수도 있다.
상기 기판(51)은 LED 구조 성장 전 또는 후에 LED 칩의 광 또는 전기적 특성을 향상시키기 위해 칩 제조 과정에서 완전히 또는 부분적으로 제거되거나 패터닝하는 경우도 있다. 예를 들어, 사파이어 기판인 경우는 레이저를 기판을 통해 질화물 반도체층과의 계면에 조사하여 기판을 분리할 수 있으며, 실리콘이나 실리콘 카바이드 기판은 연마/에칭 등의 방법에 의해 제거할 수 있다.
기판 패터닝은 기판의 주면(표면 또는 양쪽면) 또는 측면에 LED 구조 성장 전 또는 후에 요철 또는 경사면을 형성하여 광 추출 효율을 향상시킨다. 패턴의 크기는 5㎚ ~ 500㎛ 범위에서 선택될 수 있으며 규칙 또는 불규칙한 패턴으로 광 추출 효율을 좋게 하기 위한 구조면 가능하다. 모양도 기둥, 산, 반구형 등의 다양한 형태를 채용할 수 있다.
질화물 단결정을 성장하기 위해서 사용되는 사파이어 기판의 경우, 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체로서 c축 및 a측 방향의 격자상수가 각각 13.001Å과 4.758Å이며, C(0001)면, A(1120)면, R(1102)면 등을 갖는다. 이 경우, 상기 C면은 비교적 질화물 박막의 성장이 용이하며, 고온에서 안정하기 때문에 질화물 성장용 기판으로 주로 사용된다.
상기 기판의 다른 물질로는 Si 기판을 들 수 있으며, 대구경화에 보다 적합하고 상대적으로 가격이 낮아 양산성이 향상될 수 있다. (111)면을 기판면으로 갖는 Si 기판이 GaN와의 격자상수의 차이가 17% 정도로 격자 정수의 차이로 인한 결정 결함의 발생을 억제하는 기술이 필요하다. 또한, 실리콘과 GaN 간의 열팽창률의 차이는 약 56% 정도로, 이 열팽창률 차이로 인해서 발생한 웨이퍼 휨을 억제하는 기술이 필요하다. 웨이퍼 휨으로 인해, GaN 박막의 균열을 가져올 수 있고, 공정 제어가 어려워 동일 웨이퍼 내에서 발광 파장의 산포가 커지는 등의 문제를 발생시킬 수 있다.
이러한 웨이퍼 휨현상 측면에서, 레이저 빔을 이용한 어닐링 방법은 유익한 장점을 제공한다. 즉, 레이저 빔을 이용한 어닐링 방법과 같이 비접촉식 방법을 이용하여 열처리할 경우에, 기판을 통해서 열전달이 이루어지는 접촉식 방법에 비해 휨 현상을 적게 발생시킬 수 있다.
다음으로, 도5b에 도시된 바와 같이, 상기 기판(51) 상에 제1 도전형 질화물 반도체층(52)과 활성층(55)을 순차적으로 형성한다.
상기 제1 도전형 질화물 반도체층(52)은 n형 불순물로 도프된 AlxInyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성을 갖는 질화물 단결정일 수 있다. 상기 활성층(55)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(MQW) 구조, 예컨대, 질화물 반도체일 경우, GaN/InGaN 구조가 사용될 수 있으며, 다만, 단일 양자우물(SQW) 구조를 사용할 수도 있을 것이다.
상기 제1 도전형 질화물 반도체층(52)은 단층 구조로 구현될 수도 있으나, 필요에 따라 서로 다른 조성이나 두께 등을 갖는 다층 구조를 가질 수 있다. 예를 들어, 제1 도전형 반도체층(52)은 전자의 주입 효율을 개선할 수 있는 전자주입층을 구비할 수 있으며, 또한, 다양한 형태의 초격자 구조를 구비할 수도 있다.
상기 제1 도전형 반도체층(52)은 활성층(55)과 인접한 부분에 전류 확산층(미도시)을 더 포함할 수 있다. 상기 전류확산층은 서로 다른 조성을 갖거나, 서로 다른 불순물 함량을 갖는 복수의 InxAlyGa(1-x-y)N층(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)이 반복해서 적층되는 구조 또는 절연층이 부분적으로 형성될 수 있다
이어, 도5c에 도시된 바와 같이, 상기 활성층(55) 상에 전자차단층(56)과 p형 질화물 반도체층(57)을 형성한다.
상기 전자차단층(56)은 이동도가 높은 전자가 p형 영역으로 오버래핑하지 않도록 제공되는 층으로서, p형 질화물 반도체층(57)보다 높은 에너지 밴드갭을 갖는 질화물 반도체층으로 형성된다. 상기 전자차단층(56)은 AlGaN과 같이 Al 함량이 상대적으로 높은 질화물 반도체층으로 제공될 수 있다.
상기 p형 질화물 반도체층(57)은 대표적으로 p형 GaN일 수 있다. 상기 p형 질화물 반도체층(57)의 p형 불순물 농도는 5×1016∼5×1019/㎤ 의 범위일 수 있다. 상기 p형 질화물 반도체층(57)은 100∼500㎚의 두께를 가질 수 있다.
다음으로, 상기 p형 질화물 반도체층(57)이 활성화되도록 열처리공정을 적용한다.
본 활성화 과정에서는 고온의 열처리과정을 통해서 Mg-H 복합체에서 수소(H) 원자를 끊고 Mg이 홀(hole) 캐리어로 작용하도록 하여, 활성화된 p형 질화물 반도체층(57')을 제공할 수 있다. 이러한 열처리 공정은 물리적 접촉 또는 비접촉식 방식으로 수행될 수 있다.
접촉식 방식으로는, 공정 챔버 내에서 서셉터를 통해서 기판을 가열시킴으로써 p형 질화물 반도체층을 열처리할 수 있다. 본 열처리 공정은, 500℃이상의 온도에서 수행될 수 있으며, 바람직하게 600∼900℃ 범위에 수행될 수 있다.
이와 달리, 비접촉식 열처리 방식으로는, 레이저 빔을 이용하여 활성화 에너지를 인가하는 방식이 있을 수 있다. 상기 p형 질화물 반도체층의 표면에 레이저 빔을 조사하는 공정을 통해서 수행될 수 있다. 특히, 레이저 빔을 이용한 비접촉식 열처리 공정은 기판의 열처리를 통한 접촉식 방식보다 전체 면적에서 균일한 활성화 에너지를 인가할 수 있는 장점을 제공한다.
이어, 도5e에 도시된 바와 같이, 활성화된 p형 질화물 반도체층(57') 상에 p형 콘택층(58)을 형성한다.
상기 p형 콘택층(58)은 p측 전극과 오믹콘택을 제공하는 영역으로서, 고농도로 p형 불순물이 도프된 GaN 층으로 주로 제공된다. 상기 p형 콘택층(58)의 불순물 농도는 1×1020/㎤ 이상일 수 있다. 상기 p형 콘택층(58)은 각각 5∼40㎚의 두께를 가질 수 있다. 이러한 p형 콘택층(58)은 그 표면에 손상이 일어나지 않도록 별도의 열처리공정을 수행하지 않는다. 상기 p형 콘택층은 활성화되지 않더라도, 활성화된 p형 질화물 반도체층의 주된 p형 영역으로 제공되므로, 홀캐리어의 유효농도를 제공할 수 있다.
도6에는 도5에 도시된 공정을 통해서 제조되는 질화물 반도체 발광소자(50)의 일 예가 도시되어 있다.
상기 n형 질화물 반도체층(52)과 상기 p형 콘택층(58)에는 각각 n 측 전극(59a)과 p측 전극(59b)이 형성된다. 상기 p형 콘택층(58)은 불순물 농도를 상대적으로 높게 해서 오믹 콘택 저항을 낮추어 소자의 동작 전압을 낮추고 소자 특성을 향상시킬 수 있다. 상기 n측 및 p측 전극(59a,59b)으로는 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 등의 물질을 포함할 수 있으며, Ni/Ag, Zn/Ag, Ni/Al, Zn/Al, Pd/Ag, Pd/Al, Ir/Ag. Ir/Au, Pt/Ag, Pt/Al, Ni/Ag/Pt 등과 같이 2층 이상의 구조로 채용될 수 있다.
본 공정에서 제조된 질화물 반도체 발광소자(50)는, p형 콘택층(58)에 별도의 열처리공정이 적용되지 아니하므로, 손상된 표면을 갖지 아니며, 결과적으로 p측 전극(59b)과 양질의 오믹 콘택을 가질 수 있다. 한편, p형 영역의 주된 영역인 p형 질화물 반도체층(57')은 p형 콘택층(58)이 형성되기 전에 활성화되어 홀 캐리어의 높은 유효농도를 보장할 수 있으므로, 구동 전압의 감소 효과를 기대할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (10)

  1. 제1 농도로 p형 불순물이 도프된 제1 질화물 반도체층을 성장시키는 단계;
    p형 불순물이 활성화되도록 상기 제1 질화물 반도체층을 열처리하는 단계; 및
    상기 제1 질화물 반도체층 상에 상기 제1 농도보다 높은 제2 농도로 p형 불순물이 도프된 제2 질화물 반도체층을 성장시키는 단계를 포함하는 p형 질화물 반도체 제조방법.
  2. 제1항에 있어서,
    상기 제1 질화물 반도체층을 열처리하는 단계는, 500?이상의 온도에서 열처리하는 단계인 것을 특징으로 하는 p형 질화물 반도체 제조방법.
  3. 제1항에 있어서,
    상기 제1 질화물 반도체층을 열처리하는 단계는, 물리적 접촉을 통해서 수행되는 것을 특징으로 하는 p형 질화물 반도체 제조방법.
  4. 제1항에 있어서,
    상기 제1 질화물 반도체층을 열처리하는 단계는, 상기 제1 질화물 반도체층의 표면에 레이저 빔을 조사하는 단계를 포함하는 것을 특징으로 하는 p형 질화물 반도체 제조방법.
  5. 제1항에 있어서,
    상기 제1 및 제2 질화물 반도체층은 AlxInyGa(1-x-y)N 조성식(여기서, 0=x=1, 0=y=1, 0=x+y=1임)을 만족하는 물질로 이루어진 것을 특징으로 하는 p형 질화물 반도체 제조방법.
  6. 제1항에 있어서,
    상기 p형 불순물은 Mg, Zn, Cd, Be, Ca 및 Ba로 구성된 그룹으로부터 선택된 원소인 것을 특징으로 하는 p형 질화물 반도체 제조방법.
  7. 기판 상에 n형 질화물 반도체층과 활성층을 순차적으로 성장시키는 단계;
    상기 활성층 상에 제1 농도로 p형 불순물이 도프된 p형 질화물 반도체층을 성장시키는 단계;
    p형 불순물이 활성화되도록 상기 p형 질화물 반도체층을 열처리하는 단계; 및
    상기 p형 질화물 반도체층 상에 상기 제1 농도보다 높은 제2 농도로 p형 불순물이 도프된 p형 질화물 콘택층을 성장시키는 단계를 포함하는 질화물 반도체 발광소자 제조방법.
  8. 제7항에 있어서,
    상기 p형 질화물 반도체층과 상기 p형 질화물 콘택층은 각각 GaN인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
  9. 제7항에 있어서,
    상기 p형 질화물 반도체층을 형성하는 단계 전에, 상기 활성층 상에 상기 p형 질화물 반도체층의 밴드갭보다 큰 밴드갭을 갖는 전자 차단층을 형성하는 단계를 더 포함하는 질화물 반도체 발광소자 제조방법.
  10. 제7항에 있어서,
    상기 p형 질화물 반도체층의 두께는 100~500㎚이며, 상기 p형 질화물 콘택층의 두께는 5~40㎚인 것을 특징으로 하는 질화물 반도체 발광소자 제조방법.
KR1020130016313A 2013-02-15 2013-02-15 P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법 KR20140104062A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130016313A KR20140104062A (ko) 2013-02-15 2013-02-15 P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
US14/106,783 US20140235005A1 (en) 2013-02-15 2013-12-15 Method of producing p-type nitride semiconductor and method of manufacturing nitride semiconductor light emitting device therewith

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130016313A KR20140104062A (ko) 2013-02-15 2013-02-15 P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법

Publications (1)

Publication Number Publication Date
KR20140104062A true KR20140104062A (ko) 2014-08-28

Family

ID=51351492

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130016313A KR20140104062A (ko) 2013-02-15 2013-02-15 P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법

Country Status (2)

Country Link
US (1) US20140235005A1 (ko)
KR (1) KR20140104062A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6340016B2 (ja) * 2013-01-24 2018-06-06 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 半導体発光デバイスにおけるｐコンタクト抵抗の制御
DE102014102029A1 (de) * 2014-02-18 2015-08-20 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterbauelementen und Halbleiterbauelement
US9978582B2 (en) * 2015-12-16 2018-05-22 Ostendo Technologies, Inc. Methods for improving wafer planarity and bonded wafer assemblies made from the methods
WO2018039236A1 (en) * 2016-08-22 2018-03-01 The Regents Of The University Of California Semiconductor heterostructure with reduced unintentional calcium impurity incorporation

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005258A (en) * 1994-03-22 1999-12-21 Toyoda Gosei Co., Ltd. Light-emitting semiconductor device using group III Nitrogen compound having emission layer doped with donor and acceptor impurities
JP3797462B2 (ja) * 1999-07-08 2006-07-19 富士写真フイルム株式会社 回折格子作製方法
US6958511B1 (en) * 2003-10-06 2005-10-25 Fasl, Llc Flash memory device and method of fabrication thereof including a bottom oxide layer with two regions with different concentrations of nitrogen
KR100923034B1 (ko) * 2005-04-08 2009-10-22 미쓰비시 가가꾸 가부시키가이샤 반도체 소자 및 그 제조 방법
US7498642B2 (en) * 2005-04-25 2009-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Profile confinement to improve transistor performance
JPWO2008153130A1 (ja) * 2007-06-15 2010-08-26 ローム株式会社 窒化物半導体発光素子及び窒化物半導体の製造方法
US8384114B2 (en) * 2009-06-27 2013-02-26 Cooledge Lighting Inc. High efficiency LEDs and LED lamps
KR101698629B1 (ko) * 2009-07-31 2017-01-20 니치아 카가쿠 고교 가부시키가이샤 질화물 반도체 레이저 다이오드
US8846482B2 (en) * 2011-09-22 2014-09-30 Avogy, Inc. Method and system for diffusion and implantation in gallium nitride based devices

Also Published As

Publication number Publication date
US20140235005A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
JP4599442B2 (ja) 半導体発光素子の製造方法
US9324908B2 (en) Nitride semiconductor light-emitting element
KR20100093872A (ko) 질화물 반도체 발광소자 및 그 제조방법
WO2014073139A1 (ja) 紫外半導体発光素子およびその製造方法
JP6051901B2 (ja) ｐ型ＩＩＩ 族窒化物半導体の製造方法
JP5568009B2 (ja) 半導体発光素子及びその製造方法
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
KR20140104062A (ko) P형 질화물 반도체 제조방법 및 이를 이용한 질화물 반도체 발광소자 제조방법
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
KR101064068B1 (ko) 발광소자의 제조방법
TWI681570B (zh) 發光元件及發光元件之製造方法
JP2021019075A (ja) 発光装置の製造方法及び発光装置
KR101068863B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
KR100850780B1 (ko) 질화물계 반도체 발광소자의 제조방법
EP1772909B1 (en) (AI,Ga,In)N-Based compound semiconductor and method of fabricating the same
EP3236505A1 (en) Light emitting element
KR101008284B1 (ko) 3족 질화물 반도체층을 성장시키는 방법
US9698310B2 (en) Method for producing a semiconductor device
KR20130066164A (ko) 반도체 발광소자 제조방법 및 이를 이용하여 제조된 반도체 발광소자
KR102044838B1 (ko) 보론 나이트라이드 방열 패턴층을 갖는 기판을 채용한 발광 소자 및 그 제조방법
JP4137223B2 (ja) 化合物半導体の製造方法
WO2021248415A1 (zh) 半导体结构及其制作方法
WO2022052097A1 (zh) 发光二极管及其制备方法
US20210351037A1 (en) Method for producing a semiconductor component comprising performing a plasma treatment, and semiconductor component
JP3592300B2 (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid