CN109273571B - 一种氮化镓基发光二极管外延片及其制作方法 - Google Patents

一种氮化镓基发光二极管外延片及其制作方法 Download PDF

Info

Publication number
CN109273571B
CN109273571B CN201811035789.9A CN201811035789A CN109273571B CN 109273571 B CN109273571 B CN 109273571B CN 201811035789 A CN201811035789 A CN 201811035789A CN 109273571 B CN109273571 B CN 109273571B
Authority
CN
China
Prior art keywords
type semiconductor
substrate
semiconductor layer
layer
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811035789.9A
Other languages
English (en)
Other versions
CN109273571A (zh
Inventor
王群
郭炳磊
葛永晖
吕蒙普
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201811035789.9A priority Critical patent/CN109273571B/zh
Publication of CN109273571A publication Critical patent/CN109273571A/zh
Application granted granted Critical
Publication of CN109273571B publication Critical patent/CN109273571B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种氮化镓基发光二极管外延片及其制作方法,属于半导体技术领域。所述氮化镓基发光二极管外延片包括衬底、N型半导体层、有源层和P型半导体层,所述N型半导体层、所述有源层和所述P型半导体层沿第一直线的延伸方向依次设置在所述衬底的第一表面上,所述第一直线平行于所述衬底的第一表面。本发明通过将N型半导体层、有源层和P型半导体层沿平行于衬底的第一表面的方向依次设置在衬底的第一表面上,可以有效避免蓝宝石和氮化镓晶格失配产生的应力和缺陷沿外延生长的方向不断延伸和扩大,从而减小了外延片内部的应力的缺陷,提高了外延垒晶的长晶质量,有利于载流子在有源层的复合发光。

Description

一种氮化镓基发光二极管外延片及其制作方法
技术领域
本发明涉及半导体技术领域,特别涉及一种氮化镓基发光二极管外延片及其制作方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种能发光的半导体电子元件。氮化镓(GaN)具有良好的热导性能,同时具有耐高温、耐酸碱、高硬度等优良特性,使氮化镓(GaN)基LED受到越来越多的关注和研究。
外延片是LED制备过程中的初级成品。现有的LED外延片包括衬底、N型半导体层、有源层和P型半导体层,N型半导体层、有源层和P型半导体层依次层叠在衬底上。P型半导体层用于提供进行复合发光的空穴,N型半导体层用于提供进行复合发光的电子,有源层用于进行电子和空穴的辐射复合发光,衬底用于为外延材料提供生长表面。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
衬底的材料通常选择蓝宝石,N型半导体层等的材料通常选择氮化镓,蓝宝石和氮化镓为异质材料,晶格常数差异较大,两者之间存在较大的晶格失配。晶格失配产生的应力和缺陷会较多引入氮化镓中,并沿外延生长的方向不断延伸和扩大,在外延片的顶部达到最大。这些应力和缺陷导致外延垒晶的长晶质量降低,影响载流子在有源层的复合发光,限制了氮化镓基LED在长波波段的应用,特别是绿光及以上波段。
发明内容
本发明实施例提供了一种氮化镓基发光二极管外延片及其制作方法,能够解决现有技术蓝宝石和氮化镓晶格失配产生的应力和缺陷延伸影响载流子在有源层的复合发光的问题。所述技术方案如下:
一方面,本发明实施例提供了一种氮化镓基发光二极管外延片,所述氮化镓基发光二极管外延片包括衬底、N型半导体层、有源层和P型半导体层,所述N型半导体层、所述有源层和所述P型半导体层沿第一直线的延伸方向依次设置在所述衬底的第一表面上,所述第一直线平行于所述衬底的第一表面。
可选地,所述有源层包括多个量子阱和多个量子垒,所述多个量子阱和所述多个量子垒沿第一直线的延伸方向交替设置在所述衬底的第一表面上。
优选地,所述量子阱的数量与所述量子垒的数量相同,所述量子垒的数量为3个~15个。
可选地,所述N型半导体层、所述有源层和所述P型半导体层在垂直于所述衬底的第一表面的方向上的长度相等。
优选地,所述N型半导体层、所述有源层和所述P型半导体层在垂直于所述衬底的第一表面的方向上的长度为0.02μm~2μm。
可选地,所述N型半导体层在所述第一直线的延伸方向上的长度为0.02μm~2μm。
可选地,所述P型半导体层在所述第一直线的延伸方向上的长度为0.02μm~2μm。
另一方面,本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法,所述制作方法包括:
提供一衬底;
沿第一直线的延伸方向在所述衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层。
可选地,所述沿第一直线的延伸方向在所述衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层,包括:
在所述衬底的第一表面上设置第一遮挡板,所述第一遮挡板覆盖在所述有源层和所述P型半导体层的设置区域上;
在所述衬底的第一表面上生长N型半导体层;
从所述衬底的第一表面上移除所述第一遮挡板;
在所述衬底的第一表面上设置第二遮挡板,所述第二遮挡板覆盖在所述有源层和所述N型半导体层的设置区域上;
在所述衬底的第一表面上生长P型半导体层;
从所述衬底的第一表面上移除所述第二遮挡板;
在所述衬底的第一表面上设置第三遮挡板,所述第三遮挡板覆盖在所述N型半导体层和所述P型半导体层的设置区域上;
在所述衬底的第一表面上生长有源层;
从所述衬底的第一表面上移除所述第三遮挡板。
可选地,所述沿第一直线的延伸方向在所述衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层,包括:
采用光刻技术在所述衬底的第一表面上形成第一生长抑制层,所述第一生长抑制层位于所述有源层和所述P型半导体层的设置区域上;
在所述衬底的第一表面上生长N型半导体层;
从所述衬底的第一表面上去除所述第一生长抑制层;
采用光刻技术在所述衬底的第一表面上形成第二生长抑制层,所述第二生长抑制层位于所述有源层和所述N型半导体层的设置区域上;
在所述衬底的第一表面上生长P型半导体层;
从所述衬底的第一表面上去除所述第二生长抑制层;
采用光刻技术在所述衬底的第一表面上形成第三生长抑制层,所述第三生长抑制层位于所述N型半导体层和所述P型半导体层的设置区域上;
在所述衬底的第一表面上生长有源层;
从所述衬底的第一表面上去除所述第三生长抑制层。
本发明实施例提供的技术方案带来的有益效果是:
通过将N型半导体层、有源层和P型半导体层沿平行于衬底的第一表面的方向依次设置在衬底的第一表面上,可以有效避免蓝宝石和氮化镓晶格失配产生的应力和缺陷沿外延生长的方向不断延伸和扩大,从而减小了外延片内部的应力的缺陷,提高了外延垒晶的长晶质量,有利于载流子在有源层的复合发光。同时有源层位于衬底的第一表面的中部,也可以改善外延由于高温等原因形成的翘曲对有源层中载流子复合发光的影响。综上,将N型半导体层、有源层和P型半导体层沿平行于衬底的第一表面的方向依次设置在衬底的第一表面上,可以有效提高外延片的晶体质量,适用于氮化镓基LED在长波波段的应用,特别是绿光及以上波段。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图;
图2是本发明实施例提供的有源层的结构示意图;
图3是本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种氮化镓基发光二极管外延片。图1为本发明实施例提供的一种氮化镓基发光二极管外延片的结构示意图。参见图1,该氮化镓基发光二极管外延片包括衬底10、N型半导体层20、有源层30和P型半导体层40,N型半导体层20、有源层30和P型半导体层40沿第一直线的延伸方向(图1中用箭头A表示)依次设置在衬底10的第一表面上,第一直线平行于衬底10的第一表面。
本发明实施例通过将N型半导体层、有源层和P型半导体层沿平行于衬底的第一表面的方向依次设置在衬底的第一表面上,可以有效避免蓝宝石和氮化镓晶格失配产生的应力和缺陷沿外延生长的方向不断延伸和扩大,从而减小了外延片内部的应力的缺陷,提高了外延垒晶的长晶质量,有利于载流子在有源层的复合发光。同时有源层位于衬底的第一表面的中部,也可以改善外延由于高温等原因形成的翘曲对有源层中载流子复合发光的影响。综上,将N型半导体层、有源层和P型半导体层沿平行于衬底的第一表面的方向依次设置在衬底的第一表面上,可以有效提高外延片的晶体质量,适用于氮化镓基LED在长波波段的应用,特别是绿光及以上波段。
图2为本发明实施例提供的有源层的结构示意图。参见图2,可选地,有源层30可以包括多个量子阱31和多个量子垒32,多个量子阱31和多个量子垒32沿第一直线的延伸方向(图中用箭头A表示)交替设置在衬底10的第一表面上。
交替设置多个量子阱和多个量子垒,量子垒将载流子限制在量子阱中进行复合发光,有源层的复合发光效率较高。而且根据N型半导体层和P型半导体层相当于有源层的设置位置,将多个量子阱和多个量子垒相应调整为沿第一直线的延伸方向交替设置。
优选地,量子阱31的数量与量子垒32的数量相同,量子垒32的数量可以为3个~15个,优选为9个。
如果量子阱和量子垒的数量小于3个,则可能由于量子阱和量子垒的数量较少而影响到载流子的复合发光效率;如果量子阱和量子垒的数量大于15个,则可能由于量子阱和量子垒的数量较多而增加制作工艺的复杂度,提高生产成本。
具体地,如图2所示,各个量子垒32在第一直线的延伸方向上的长度a可以为9nm~20nm,优选为15nm。
如果量子垒在第一直线的延伸方向上的长度小于9nm,则可能由于量子垒在第一直线的延伸方向上的长度较短而无法有效将载流子限定在量子阱内进行复合发光;如果量子阱垒在第一直线的方向上的长度大于20nm,则可能由于量子垒在第一直线的延伸方向上的长度较长而影响到载流子的迁移,最终降低LED的发光效率。
具体地,如图2所示,各个量子阱31在第一直线的延伸方向上的长度b可以为2nm~4nm,优选为3nm。
如果量子阱在第一直线的延伸方向上的长度小于2nm,则可能由于量子阱在第一直线的延伸方向上的长度较短而无法提供足够的空间给载流子进行复合发光;如果量子阱在第一直线的延伸方向上的长度大于4nm,则可能由于量子垒在第一直线的方向上的长度较长而导致有源层的晶体质量较差,最终降低LED的发光效率。
可选地,如图1所示,N型半导体层20在第一直线的延伸方向上的长度c可以为0.02μm~2μm,优选为1μm。
如果N型半导体层在第一直线的延伸方向上的长度小于0.02μm,则可能由于N型半导体层在第一直线的延伸方向上的长度较短而造成N型半导体层提供的电子数量较少,影响LED的发光效率;如果N型半导体层在第一直线的延伸方向上的长度大于2μm,则可能由于N型半导体层在第一直线的延伸方向上的长度较长而造成材料的浪费。
可选地,如图1所示,P型半导体层40在第一直线的延伸方向上的长度d可以为0.02μm~2μm,优选为1μm。
如果P型半导体层在第一直线的延伸方向上的长度小于0.02μm,则可能由于P型半导体层在第一直线的延伸方向上的长度较短而造成P型半导体层提供的空穴数量较少,影响LED的发光效率;如果P型半导体层在第一直线的延伸方向上的长度大于2μm,则可能由于P型半导体层在第一直线的延伸方向上的长度较长而造成材料的浪费。
可选地,如图1所示,N型半导体层20、有源层30和P型半导体层40在垂直于衬底10的第一表面的方向上的长度e可以相等。N型半导体层、有源层在P型半导体层在垂直于衬底的第一表面的方向上长度相等,可以使三者的综合使用效率达到最大。
优选地,N型半导体层20、有源层30和P型半导体层40在垂直于衬底10的第一表面的方向上的长度可以为0.02μm~2μm。
如果N型半导体层、有源层和P型半导体层在垂直于衬底的第一表面的方向上的长度小于0.02μm,则可能由于N型半导体层、有源层和P型半导体层在垂直于衬底的第一表面的方向上的长度较短而造成发光面积较小,影响LED的发光效率;如果N型半导体层、有源层和P型半导体层在垂直于衬底的第一表面的方向上的长度大于2μm,则可能由于N型半导体层、有源层和P型半导体层在垂直于衬底的第一表面的方向上的长度较长而造成内部损失的光线较多。
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括缓冲层51,缓冲层51设置在衬底10的第一表面上,以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷,并为氮化镓材料外延生长提供成核中心。
相应地,N型半导体层20、有源层30和P型半导体层40沿第一直线的延伸方向依次设置在缓冲层51上。
具体地,缓冲层51的材料可以采用氮化镓。
进一步地,缓冲层51的厚度可以为15nm~35nm,优选为25nm。
优选地,如图1所示,该氮化镓基发光二极管外延片还可以包括未掺杂氮化镓层52,未掺杂氮化镓层52设置在缓冲层51上,以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷,为外延片主体结构提供晶体质量较好的生长表面。
相应地,N型半导体层20、有源层30和P型半导体层40沿第一直线的延伸方向依次设置在未掺杂氮化镓层52上。
在具体实现时,缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓,因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长,会形成多个相互独立的三维岛状结构,称为三维成核层;然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长,形成二维平面结构,称为二维恢复层;最后在二维生长层上高温生长一层较厚的氮化镓,称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。
进一步地,未掺杂氮化镓层52的厚度可以为1μm~5μm,优选为3μm。
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括电子阻挡层61,电子阻挡层61设置在有源层30和P型半导体层40之间,以避免电子跃迁到P型半导体层中与空穴进行非辐射复合,降低LED的发光效率。
具体地,电子阻挡层61的材料可以采用P型掺杂的氮化铝镓(AlGaN),如AlyGa1-yN,0.1<y<0.5。
进一步地,电子阻挡层61的厚度可以为50nm~150nm,优选为100nm。
优选地,如图1所示,该氮化镓基发光二极管外延片还可以包括低温P型层62,低温P型层62设置在有源层30和电子阻挡层61之间,以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出,影响发光二极管的发光效率。
具体地,低温P型层62的材料可以为与P型半导体层40的材料相同。在本实施例中,低温P型层62的材料可以为P型掺杂的氮化镓。
进一步地,低温P型层62的厚度可以为10nm~50nm,优选为30nm;低温P型层62中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该氮化镓基发光二极管外延片还可以包括P型接触层70,P型接触层70设置在P型半导体层40上,以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
具体地,P型接触层70的材料可以采用P型掺杂的氮化铟镓。
进一步地,P型接触层70的厚度可以为5nm~100nm,优选为50nm;P型接触层70中P型掺杂剂的掺杂浓度可以为1021/cm3~1022/cm3,优选为5*1021/cm3
本发明实施例提供了一种氮化镓基发光二极管外延片的制作方法,适用于制作图1所示的氮化镓基发光二极管外延片。图3为本发明实施例提供的一种氮化镓基发光二极管外延片的制作方法的流程图。参见图3,该制作方法包括:
步骤201:提供一衬底。
具体地,该步骤201可以包括:
控制温度为1000℃~1200℃(优选为1100℃),在氢气气氛中对衬底进行1分钟~10分钟(优选为5分钟)退火处理;
对衬底进行氮化处理。
通过上述步骤清洁衬底的表面,避免杂质掺入外延片中,有利于提高外延片的生长质量。
步骤202:沿第一直线的延伸方向在衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层。
在本实施例的一种实现方式中,该步骤202可以包括:
在衬底的第一表面上设置第一遮挡板,第一遮挡板覆盖在有源层和P型半导体层的设置区域上;
在衬底的第一表面上生长N型半导体层;
从衬底的第一表面上移除第一遮挡板;
在衬底的第一表面上设置第二遮挡板,第二遮挡板覆盖在有源层和N型半导体层的设置区域上;
在衬底的第一表面上生长P型半导体层;
从衬底的第一表面上移除第二遮挡板;
在衬底的第一表面上设置第三遮挡板,第三遮挡板覆盖在N型半导体层和P型半导体层的设置区域上;
在衬底的第一表面上生长有源层;
从衬底的第一表面上移除第三遮挡板。
在上述实现方式中,第一遮挡板、第二遮挡板、第三遮挡板为设置区域不同的遮挡板。遮挡板采用非衬底材料形成,从而使得半导体层无法生长在遮挡板上。
在本实施例的另一种实现方式中,该步骤202可以包括:
采用光刻技术在衬底的第一表面上形成第一生长抑制层,第一生长抑制层位于有源层和P型半导体层的设置区域上;
在衬底的第一表面上生长N型半导体层;
从衬底的第一表面上去除第一生长抑制层;
采用光刻技术在衬底的第一表面上形成第二生长抑制层,第二生长抑制层位于有源层和N型半导体层的设置区域上;
在衬底的第一表面上生长P型半导体层;
从衬底的第一表面上去除第二生长抑制层;
采用光刻技术在衬底的第一表面上形成第三生长抑制层,第三生长抑制层位于N型半导体层和P型半导体层的设置区域上;
在衬底的第一表面上生长有源层;
从衬底的第一表面上去除第三生长抑制层。
在上述实现方式中,第一生长抑制层、第二生长抑制层和第三生长抑制层为设置区域不同的生长抑制层。生长抑制层采用半导体材料无法沉积的材料(如二氧化硅)形成,从而抑制半导体层的生长。
需要说明的是,当有源层包括多个量子阱和多个量子垒时,由于量子阱和量子垒采用不同的材料形成,因此在具体实现时,可以采用不同的遮挡板或者生长抑制层分别形成量子阱和量子垒。
具体地,在衬底的第一表面上生长N型半导体层,可以包括:
控制温度为850℃~1080℃(优选为960℃),压力为100torr~300torr(优选为200torr),在衬底的第一表面上生长N型半导体层。
在衬底的第一表面上生长P型半导体层,可以包括:
控制温度为850℃~1080℃(优选为960℃),压力为100torr~300torr(优选为200torr),在衬底的第一表面上生长P型半导体层。
在衬底的第一表面上生长有源层,可以包括:
在衬底的第一表面上生长有源层;其中,量子阱的生长温度为720℃~829℃(优选为760℃),压力为100torr~500torr(优选为300torr);量子垒的生长温度为850℃~959℃(优选为900℃),压力为100torr~500torr(优选为300torr)。
可选地,在步骤202之前,该制作方法还可以包括:
在衬底上生长缓冲层。
相应地,N型半导体层、有源层和P型半导体层生长在缓冲层上。
具体地,在衬底上生长缓冲层,可以包括:
控制温度为400℃~600℃(优选为500℃),压力为400torr~600torr(优选为500torr),在衬底上生长缓冲层;
控制温度为1000℃~1200℃(优选为1100℃),压力为400torr~600torr(优选为500torr),对缓冲层进行5分钟~10分钟(优选为8分钟)的原位退火处理。
优选地,在衬底上生长缓冲层之后,该制作方法还可以包括:
在缓冲层上生长未掺杂氮化镓层。
相应地,N型半导体层、有源层和P型半导体层生长在未掺杂氮化镓层上。
具体地,在缓冲层上生长未掺杂氮化镓层,可以包括:
控制温度为1000℃~1100℃(优选为1050℃),压力为100torr~500torr(优选为300torr),在缓冲层上生长未掺杂氮化镓层。
可选地,该制作方法还可以包括:
在有源层和P型半导体层之间形成电子阻挡层。
具体地,电子阻挡层的形成过程可以与N型半导体层、有源层和P型半导体层类似,在此不再赘述。不同之处主要在于,生长电子阻挡层时,生长温度为850℃~1080℃(优选为950℃),生长压力为200torr~500torr(优选为350torr)。
优选地,该制作方法还可以包括:
在有源层和电子阻挡层之间形成低温P型层。
具体地,低温P型层的形成过程可以与电子阻挡层类似,在此不再赘述。不同之处主要在于,生长低温P型层时,生长温度为600℃~850℃(优选为750℃),生长压力为100torr~600torr(优选为300torr)。
可选地,在步骤202之后,该制作方法还可以包括:
在P型半导体层上生长P型接触层。
具体地,在P型半导体层上生长P型接触层,可以包括:
控制温度为850℃~1050℃(优选为950℃),压力为100torr~300torr(优选为200torr),在P型半导体层上生长P型接触层。
需要说明的是,在上述外延生长结束之后,会先将温度降低至650℃~850℃(优选为750℃),在氮气气氛中对外延片进行5分钟~15分钟(优选为10分钟)的退火处理,然后再将外延片的温度降低至室温。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力,具体为金属有机化合物化学气相沉淀(英文:Metal-organic Chemical Vapor Deposition,简称:MOCVD)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源,高纯氨气作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,N型掺杂剂选用硅烷,P型掺杂剂选用二茂镁。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种氮化镓基发光二极管外延片,其特征在于,所述氮化镓基发光二极管外延片包括衬底、N型半导体层、有源层和P型半导体层,所述N型半导体层、所述有源层和所述P型半导体层沿第一直线的延伸方向依次设置在所述衬底的第一表面上,所述第一直线平行于所述衬底的第一表面。
2.根据权利要求1所述的氮化镓基发光二极管外延片,其特征在于,所述有源层包括多个量子阱和多个量子垒,所述多个量子阱和所述多个量子垒沿第一直线的延伸方向交替设置在所述衬底的第一表面上。
3.根据权利要求2所述的氮化镓基发光二极管外延片,其特征在于,所述量子阱的数量与所述量子垒的数量相同,所述量子垒的数量为3个~15个。
4.根据权利要求1~3任一项所述的氮化镓基发光二极管外延片,其特征在于,所述N型半导体层、所述有源层和所述P型半导体层在垂直于所述衬底的第一表面的方向上的长度相等。
5.根据权利要求4所述的氮化镓基发光二极管外延片,其特征在于,所述N型半导体层、所述有源层和所述P型半导体层在垂直于所述衬底的第一表面的方向上的长度为0.02μm~2μm。
6.根据权利要求1~3任一项所述的氮化镓基发光二极管外延片,其特征在于,所述N型半导体层在所述第一直线的延伸方向上的长度为0.02μm~2μm。
7.根据权利要求1~3任一项所述的氮化镓基发光二极管外延片,其特征在于,所述P型半导体层在所述第一直线的延伸方向上的长度为0.02μm~2μm。
8.一种氮化镓基发光二极管外延片的制作方法,其特征在于,所述制作方法包括:
提供一衬底;
沿第一直线的延伸方向在所述衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层,所述第一直线平行于所述衬底的第一表面。
9.根据权利要求8所述的制作方法,其特征在于,所述沿第一直线的延伸方向在所述衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层,包括:
在所述衬底的第一表面上设置第一遮挡板,所述第一遮挡板覆盖在所述有源层和所述P型半导体层的设置区域上;
在所述衬底的第一表面上生长N型半导体层;
从所述衬底的第一表面上移除所述第一遮挡板;
在所述衬底的第一表面上设置第三遮挡板,所述第三遮挡板覆盖在所述N型半导体层和所述P型半导体层的设置区域上;
在所述衬底的第一表面上生长有源层;
从所述衬底的第一表面上移除所述第三遮挡板;
在所述衬底的第一表面上设置第二遮挡板,所述第二遮挡板覆盖在所述有源层和所述N型半导体层的设置区域上;
在所述衬底的第一表面上生长P型半导体层;
从所述衬底的第一表面上移除所述第二遮挡板。
10.根据权利要求8所述的制作方法,其特征在于,所述沿第一直线的延伸方向在所述衬底的第一表面上依次生长N型半导体层、有源层和P型半导体层,包括:
采用光刻技术在所述衬底的第一表面上形成第一生长抑制层,所述第一生长抑制层位于所述有源层和所述P型半导体层的设置区域上;
在所述衬底的第一表面上生长N型半导体层;
从所述衬底的第一表面上去除所述第一生长抑制层;
采用光刻技术在所述衬底的第一表面上形成第三生长抑制层,所述第三生长抑制层位于所述N型半导体层和所述P型半导体层的设置区域上;
在所述衬底的第一表面上生长有源层;
从所述衬底的第一表面上去除所述第三生长抑制层;
采用光刻技术在所述衬底的第一表面上形成第二生长抑制层,所述第二生长抑制层位于所述有源层和所述N型半导体层的设置区域上;
在所述衬底的第一表面上生长P型半导体层;
从所述衬底的第一表面上去除所述第二生长抑制层。
CN201811035789.9A 2018-09-06 2018-09-06 一种氮化镓基发光二极管外延片及其制作方法 Active CN109273571B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811035789.9A CN109273571B (zh) 2018-09-06 2018-09-06 一种氮化镓基发光二极管外延片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811035789.9A CN109273571B (zh) 2018-09-06 2018-09-06 一种氮化镓基发光二极管外延片及其制作方法

Publications (2)

Publication Number Publication Date
CN109273571A CN109273571A (zh) 2019-01-25
CN109273571B true CN109273571B (zh) 2020-04-14

Family

ID=65187960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811035789.9A Active CN109273571B (zh) 2018-09-06 2018-09-06 一种氮化镓基发光二极管外延片及其制作方法

Country Status (1)

Country Link
CN (1) CN109273571B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112467003B (zh) * 2020-11-26 2021-11-23 华南师范大学 一种p型区并列于量子阱区生长的深紫外发光器件及其制备方法
CN113540300B (zh) * 2021-05-27 2022-08-12 华灿光电(浙江)有限公司 提高表面平整度的发光二极管外延片制备方法
CN114141911B (zh) * 2021-11-10 2023-05-16 重庆康佳光电技术研究院有限公司 外延结构及其制作方法、发光器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731587A (zh) * 2005-08-05 2006-02-08 西安电子科技大学 垂直型宽禁带半导体器件结构及制作方法
CN108123015A (zh) * 2017-12-20 2018-06-05 西安智盛锐芯半导体科技有限公司 基于多量子阱的GaN横向LED的器件结构
CN108269890A (zh) * 2018-01-25 2018-07-10 扬州乾照光电有限公司 一种led芯片及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731587A (zh) * 2005-08-05 2006-02-08 西安电子科技大学 垂直型宽禁带半导体器件结构及制作方法
CN108123015A (zh) * 2017-12-20 2018-06-05 西安智盛锐芯半导体科技有限公司 基于多量子阱的GaN横向LED的器件结构
CN108269890A (zh) * 2018-01-25 2018-07-10 扬州乾照光电有限公司 一种led芯片及其制作方法

Also Published As

Publication number Publication date
CN109273571A (zh) 2019-01-25

Similar Documents

Publication Publication Date Title
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN110718612B (zh) 发光二极管外延片及其制造方法
CN109786529B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN110112269B (zh) 发光二极管外延片及其制备方法
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109103303B (zh) 一种发光二极管外延片的制备方法及发光二极管外延片
CN109065679B (zh) 一种发光二极管外延片及其制造方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN109346568B (zh) 一种发光二极管外延片及其制备方法
CN109545918B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN107658374B (zh) 一种发光二极管的外延片及其制备方法
CN112687773B (zh) 紫外发光二极管的外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN117199203A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109950375B (zh) 发光二极管外延片及其生长方法
CN109087977B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN113571615B (zh) 改善欧姆接触的发光二极管外延片及其制造方法
CN109411575B (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant