KR20140098892A - Liquid crystal display device and driving method thereof - Google Patents

Liquid crystal display device and driving method thereof Download PDF

Info

Publication number
KR20140098892A
KR20140098892A KR1020130010838A KR20130010838A KR20140098892A KR 20140098892 A KR20140098892 A KR 20140098892A KR 1020130010838 A KR1020130010838 A KR 1020130010838A KR 20130010838 A KR20130010838 A KR 20130010838A KR 20140098892 A KR20140098892 A KR 20140098892A
Authority
KR
South Korea
Prior art keywords
data
reference voltage
outputting
bit data
voltage
Prior art date
Application number
KR1020130010838A
Other languages
Korean (ko)
Other versions
KR102066135B1 (en
Inventor
김경록
서보건
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130010838A priority Critical patent/KR102066135B1/en
Publication of KR20140098892A publication Critical patent/KR20140098892A/en
Application granted granted Critical
Publication of KR102066135B1 publication Critical patent/KR102066135B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

The present invention relates to a liquid crystal display. In particular, the technical objective of the present invention is to provide the liquid crystal display capable of outputting an emphasis reference voltage with a preset size while an emphasis control signal is output when the data voltage is outputting and a driving method thereof. Therefore, the liquid crystal display according to the present invention comprises: a latch unit for storing bit data forming image data and outputting the bit data simultaneously; a conversion unit for outputting directly the bit data based on the emphasis control signal or outputting the bit data by converting the bit data to a specific value; and an outputting unit for outputting the generated data voltage with a data line after generating the data voltage using the data bits if the bit data is received from the conversion unit, and outputting the emphasis reference voltage having the preset size with the data line if the specific value is received from the conversion unit.

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND DRIVING METHOD THEREOF}TECHNICAL FIELD [0001] The present invention relates to a liquid crystal display (LCD)

본 발명은 액정표시장치에 관한 것으로서, 특히, 데이터전압의 충전방법을 변경시킨, 액정표시장치 및 그 구동방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device and a driving method thereof in which a charging method of a data voltage is changed.

휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD : Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD : Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP : Plasma Display Panel), 유기발광표시장치(OLED : Organic Electro Luminescence Display) 등이 있으며, 최근에는 전기영동표시장치(EPD : ELECTROPHORETIC DISPLAY)도 널리 이용되고 있다. Flat panel displays (FPDs) are used in various types of electronic products including mobile phones, tablet PCs, and notebook computers. The flat panel display includes a liquid crystal display (LCD), a plasma display panel (PDP), and an organic electroluminescence display (OLED). Recently, an electrophoretic display device EPD: ELECTROPHORETIC DISPLAY) is also widely used.

평판표시장치들 중에서, 액정표시장치는 양산화 기술, 구동 수단의 용이성, 고화질의 구현이라는 장점으로 인하여 현재 가장 널리 상용화되고 있다.
Among flat panel display devices, liquid crystal display devices are most widely commercialized at present because of advantages of mass production technology, ease of driving means, and realization of high image quality.

도 1은 종래의 액정표시장치의 데이터전압의 출력파형을 나타낸 예시도이다.1 is an exemplary diagram showing an output waveform of a data voltage of a conventional liquid crystal display device.

종래의 액정표시장치에서는, 액정셀에 한 방향의 전계가 장시간 인가되어 발생되는 액정의 열화 현상을 방지하기 위하여, 프레임 인버젼(Frame Inversion) 방식, 라인 인버젼(Line Inversion) 방식, 컬럼 인버젼 방식(Column Inversion) 또는 도트 인버젼(Dot Inversion) 방식과 같은 다양한 인버젼 방식이 적용된다.In a conventional liquid crystal display device, in order to prevent deterioration of the liquid crystal caused by applying an electric field in one direction to the liquid crystal cell for a long time, a frame inversion method, a line inversion method, Various inversion methods such as a column inversion method or a dot inversion method are applied.

상기한 바와 같은 인버젼 방식을 이용하는 경우, 데이터라인으로 출력되는 데이터전압(Vdata)은, 각 라인 단위로, 또는 각 프레임 단위로 변경되며, 또한, 네가티브 극성에서 파지티브 극성으로, 또는 파지티브 극성에서 네가티브 극성으로 변경된다. In the case of using the above-described inversion method, the data voltage (Vdata) output to the data line is changed in each line or each frame unit, and the data voltage Vdata is changed from the negative polarity to the positive polarity, To a negative polarity.

즉, 종래의 액정표시장치에서는, 도 1에 도시된 바와 같이, 공통전압(Vcom)을 기준으로, 데이터전압(Vdata)의 극성이, (+)극성에서 (-)극성으로 변했다가, 다시, (-)극성에 (+)극성으로 변화되는 과정이 반복된다. 이때, 극성에 상관없이, 상기 데이터전압의 펄스폭(A)은 일정하다.That is, in the conventional liquid crystal display device, as shown in Fig. 1, the polarity of the data voltage Vdata changes from (+) polarity to (-) polarity on the basis of the common voltage Vcom, (-) polarity and (+) polarity. At this time, regardless of the polarity, the pulse width A of the data voltage is constant.

한편, 상기한 바와 같은 데이터전압(Vdata)이 패널의 각 픽셀에 충전되는 시간(Charging Time)을 확보하기 위해, 데이터 드라이버의 출력 버퍼의 성능을 높이는 방법이 이용되고 있다. On the other hand, a method of increasing the performance of the output buffer of the data driver is used to secure the charging time (Charging Time) of the data voltage (Vdata) to each pixel of the panel.

즉, 큰 사이즈의 패널에서는, RC delay가 증가하여 충전시간(Charging Time) 내에 데이터전압을 충전시키는 것이 어려우며, 고해상도의 패널 또는 고속구동되는 패널에서는, 충전시간이 줄어들기 때문에, 이를 보완하기 위해, 데이터 드라이버의 출력 버퍼의 성능을 높이는 방법이 이용되고 있다.That is, in a large-sized panel, it is difficult to charge the data voltage within the charging time (Charging Time) due to the increase of the RC delay. In order to compensate the charging time in the high-resolution panel or the high- A method of increasing the performance of the output buffer of the data driver is used.

그러나, 발열문제 및 면적의 한계로 인하여, 데이터 드라이버의 출력 버퍼의 성능을 향상시키는데에는 한계가 있다. However, due to heat problems and area limitations, there is a limit to improving the performance of the output buffer of the data driver.

부연하여 설명하면, 액티브 모드 액정표시장치(AM-LCD)에서, 충전 시간(Charging Time)은 고속구동이나 고해상도 구동시 매우 짧아지기 때문에, 1수평기간(1H) 내에 타겟(Target) 전압까지 충전을 하기 위해서는, 성능이 높은 데이터 드라이버가 사용되어야 하지만, 발열과 면적 등의 제약으로 한계가 있다. 또한, AH-IPS 같이 데이터라인의 로드(Data Line Load)가 큰 경우에도, 충전시간(Charging Time) 내에 픽셀을 타겟 전압까지 충전시키는데에는 많은 제약이 따르고 있다. In detail, in the active mode liquid crystal display (AM-LCD), since the charging time (Charging Time) becomes very short in high-speed driving or high-resolution driving, charging to the target voltage within one horizontal period (1H) A high-performance data driver should be used, but there is a limitation in terms of heat generation and area limitation. In addition, even when the data line load of the AH-IPS is large, there are many restrictions to charge the pixel up to the target voltage within the charging time (Charging Time).

본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 데이터전압이 출력되는 기간 중에서, 엠파시스 제어신호가 출력되는 동안에는 기 설정된 크기를 가지고 있는 엠파시스 기준 전압을 출력할 수 있는, 액정표시장치 및 그 구동방법을 제공하는 것을 기술적 과제로 한다. The present invention has been proposed in order to solve the above-mentioned problems, and it is an object of the present invention to provide a liquid crystal display device capable of outputting an empasis reference voltage having a predetermined magnitude during output of an empathis control signal, And a driving method thereof.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치는, 영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하기 위한 래치부; 엠파시스 제어신호에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 변환부; 및 상기 변환부로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부로부터 상기 특정값들이 수신된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준전압을 상기 데이터라인으로 출력하기 위한 출력부를 포함한다.According to an aspect of the present invention, there is provided a liquid crystal display comprising: a latch for storing and simultaneously outputting bit data for forming image data; A conversion unit for directly outputting the bit data according to an amplification control signal or converting the bit data into a specific value and outputting the bit data; And outputting the generated data voltage as a data line when the bit data is received from the conversion unit, using the bit data, and when the specific values are received from the conversion unit, And an output unit for outputting the empasis reference voltage having the set magnitude to the data line.

상술한 기술적 과제를 달성하기 위한 본 발명에 따른 액정표시장치 구동방법은, 영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하는 단계; 엠파시스 제어신호에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하는 단계; 및 상기 변환부로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부로부터 상기 특정값들이 전송된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준전압을 상기 데이터라인으로 출력하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of driving a liquid crystal display device including storing bit data for forming image data and simultaneously outputting bit data; Outputting the bit data as it is or converting the bit data to a specific value and outputting the bit data according to the amplify control signal; And a controller for generating a data voltage using the bit data and outputting the generated data voltage to the data line when the bit data is received from the converter, And outputting the empasis reference voltage having the set magnitude to the data line.

본 발명에 의하면, 충전 시간(Charging Time)의 한계를 극복하여, 고해상도 패널, 고속구동되는 패널 또는 큰 사이즈의 패널에서도, 데이터전압이 정상적으로 픽셀에 충전될 수 있다. According to the present invention, the data voltage can be normally charged to pixels even in a high-resolution panel, a high-speed driven panel, or a large-sized panel, overcoming the limitation of the charging time.

도 1은 종래의 액정표시장치의 데이터전압의 출력파형을 나타낸 예시도.
도 2는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 일실시예 구성도.
도 3은 본 발명에 따른 액정표시장치에 적용되는 데이터 드라이버의 일실시예 구성도.
도 4는 본 발명에 따른 액정표시장치에 적용되는 스위칭기의 일실시예 구성도.
도 5는 본 발명에 따른 액정표시장치 구동방법의 일실시예 흐름도.
도 6은 본 발명에 따른 액정표시장치 구동방법에 적용되는 다양한 파형을 나타낸 예시도.1 is an exemplary view showing an output waveform of a data voltage of a conventional liquid crystal display device;
BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a liquid crystal display device.
3 is a block diagram of a data driver applied to a liquid crystal display device according to an embodiment of the present invention.
4 is a block diagram of a switching device applied to a liquid crystal display device according to an embodiment of the present invention.
5 is a flow chart of an embodiment of a method of driving a liquid crystal display according to the present invention.
6 is a diagram illustrating various waveforms applied to a method of driving a liquid crystal display device according to the present invention.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 일실시예 구성도이고, 도 3은 본 발명에 따른 액정표시장치에 적용되는 데이터 드라이버의 일실시예 구성도이고, 도 4는 본 발명에 따른 액정표시장치에 적용되는 스위칭기의 일실시예 구성도이며, 도 5는 본 발명에 따른 액정표시장치에 적용되는 다양한 파형도이다.3 is a block diagram of a data driver applied to a liquid crystal display device according to an embodiment of the present invention. FIG. 4 is a block diagram of a data driver according to an embodiment of the present invention. FIG. 5 is a diagram illustrating various waveforms applied to a liquid crystal display device according to an embodiment of the present invention. Referring to FIG.

본 발명에 따른 액정표시장치는, 도 2에 도시된 바와 같이, 데이터라인들(DL1 내지 DLd)과, 게이트라인들(GL1 내지 Glg)의 교차 영역마다 픽셀이 형성되어 있는 패널(100), 상기 데이터라인들 각각으로 데이터전압(Vdata)을 출력하기 위한 데이터 드라이버(300), 상기 게이트라인들(GL1 내지 Glg)에 순차적으로 스캔신호를 출력하기 위한 게이트 드라이버(200) 및 상기 데이터 드라이버(300)와 상기 게이트 드라이버(200)를 제어하기 위한 타이밍 컨트롤러(400)를 포함하고 있다.
2, the liquid crystal display according to the present invention includes a panel 100 in which pixels are formed at intersecting regions of data lines DL1 to DLd and gate lines GL1 to Glg, A data driver 300 for outputting a data voltage Vdata to each of the data lines, a gate driver 200 for sequentially outputting a scan signal to the gate lines GL1 to Glg, And a timing controller (400) for controlling the gate driver (200).

우선, 상기 패널(100)은 표시영역(120)에 형성된 상기 게이트라인들(GL1 내지 GLg)과 상기 데이터라인들(DL1 내지 DLd)의 교차로 정의되는 영역마다 형성된 픽셀들을 포함하며, 상기 픽셀들 각각에는 박막트랜지스터(TFT)가 형성되어 있다.First, the panel 100 includes pixels formed in regions defined by intersections of the gate lines GL1 to GLg formed in the display region 120 and the data lines DL1 to DLd, A thin film transistor (TFT) is formed.

상기 박막트랜지스터(TFT)는 상기 게이트라인으로부터 공급되는 스캔신호에 응답하여, 상기 데이터라인으로부터 공급된 데이터전압을 상기 픽셀전극에 공급한다. 상기 픽셀전극이 상기 데이터전압에 응답하여 공통전극과의 사이에 위치하는 액정을 구동함으로써 빛의 투과율이 조절된다. The thin film transistor (TFT) supplies a data voltage supplied from the data line to the pixel electrode in response to a scan signal supplied from the gate line. The transmittance of light is adjusted by driving the liquid crystal in which the pixel electrode is located in contact with the common electrode in response to the data voltage.

본 발명에 적용되는 패널의 액정모드는, TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 종류의 액정모드도 가능하다. 또한, 본 발명에 따른 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다.
The liquid crystal mode of the panel applicable to the present invention may be any mode of liquid crystal mode as well as a TN mode, a VA mode, an IPS mode, and an FFS mode. Further, the liquid crystal display device according to the present invention can be implemented in any form such as a transmissive liquid crystal display device, a transflective liquid crystal display device, and a reflective liquid crystal display device.

다음, 상기 게이트 드라이버(200)는, 상기 타이밍 컨트롤러(400)에서 생성된 게이트 제어신호(GCS)들을 이용하여, 상기 게이트라인들 각각에 순차적으로 게이트온신호를 공급한다. Next, the gate driver 200 sequentially supplies a gate-on signal to each of the gate lines using gate control signals (GCS) generated by the timing controller 400.

여기서, 상기 게이트온신호는 상기 게이트라인들에 연결되어 있는 스위칭용 박막트랜지스터를 턴온시킬 수 있는 전압을 말한다. 상기 스위칭용 박막트랜지스터를 턴오프시킬 수 있는 전압은 게이트오프신호라하며, 상기 게이트온신호와 상기 게이트오프신호를 총칭하여 스캔신호라 한다. Here, the gate-on signal refers to a voltage capable of turning on the switching thin film transistor connected to the gate lines. The voltage capable of turning off the switching thin film transistor is referred to as a gate off signal, and the gate on signal and the gate off signal are generically referred to as a scan signal.

상기 박막트랜지스터가 N타입인 경우, 상기 게이트온신호는 하이레벨의 전압이며, 상기 게이트오프신호는 로우레벨의 전압이다. 상기 박막트랜지스터가 P타입인 경우, 상기 게이트온신호는 로우레벨의 전압이며, 상기 게이트오프신호는 하이레벨의 전압이다. When the thin film transistor is of the N type, the gate on signal is a high level voltage and the gate off signal is a low level voltage. When the thin film transistor is of the P type, the gate on signal is a low level voltage and the gate off signal is a high level voltage.

상기 게이트 드라이버(200)는, 상기 패널(100)과 독립되게 형성되어, 테이프 캐리어 패키지(TCP) 또는 연성인쇄회로기판(FPCB) 등을 통해 상기 패널(100)에 연결될 수 있다.The gate driver 200 may be formed independently of the panel 100 and connected to the panel 100 through a tape carrier package TCP or a flexible printed circuit board (FPCB).

그러나, 상기 게이트 드라이버(200)는, 도 2에 도시된 바와 같이, 상기 패널(100) 내에 실장되는 게이트 인 패널(Gate In Panel : GIP)방식으로 구성될 수도 있다. 이 경우, 상기 패널(100)의 비표시영역(110)에는, 도 2에 도시된 바와 같이, 게이트온신호를 순차적으로 출력하는 복수의 스테이지(210)들이 형성되어 있다.
However, the gate driver 200 may be configured as a gate-in-panel (GIP) method, which is mounted in the panel 100, as shown in FIG. In this case, in the non-display area 110 of the panel 100, as shown in FIG. 2, a plurality of stages 210 for sequentially outputting a gate-on signal are formed.

다음, 상기 데이터 드라이버(300)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 디지털 영상데이터를 데이터전압으로 변환하여 상기 게이트라인에 스캔신호가 공급되는 1수평기간마다 1수평라인분의 상기 데이터전압을 상기 데이터라인들에 공급한다. Next, the data driver 300 converts the digital image data transmitted from the timing controller 400 into a data voltage, and supplies the data voltage of one horizontal line for each horizontal period supplied with the scan signal to the gate line To the data lines.

상기 데이터 드라이버(300)는 데이터 드라이브 IC로 형성될 수 있으며, 이 경우, 칩온필름(COF) 형태로 상기 패널(100)에 연결될 수 있으며, 또는 상기 패널 상에 직접 장착될 수도 있다. 상기 데이터 드라이브 IC의 갯 수는 상기 패널의 크기, 상기 패널의 해상도 등에 따라 다양하게 설정될 수 있다. The data driver 300 may be formed of a data drive IC, in which case it may be connected to the panel 100 in the form of a chip-on-film (COF) or directly mounted on the panel. The number of the data drive ICs may be variously set according to the size of the panel, the resolution of the panel, and the like.

상기 데이터 드라이버(300)는, 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 상기 영상데이터를 상기 데이터전압으로 변환시킨 후 상기 데이터라인으로 출력시킨다. The data driver 300 converts the image data into the data voltage using gamma voltages supplied from a gamma voltage generator (not shown), and outputs the data voltage to the data line.

이를 위해, 상기 데이터 드라이버(300)는, 도 3에 도시된 바와 같이, 영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하기 위한 래치부(380), 엠파시스 제어신호(EC : Emphasis Control)에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 변환부(340) 및 상기 변환부(340)로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부(340)로부터 상기 특정값들이 수신된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준 전압(ER : Emphasis Reference)을 상기 데이터라인으로 출력하기 위한 출력부(390)를 포함한다.3, the data driver 300 includes a latch unit 380 for storing and simultaneously outputting bit data for forming image data, an empasis control signal (EC) A conversion unit 340 for outputting the bit data as it is or converting the bit data to a specific value and outputting the bit data according to the bit data, And outputs the generated data voltage to the data line. When the specific values are received from the converting unit 340, an empasis reference voltage (ER) having a preset magnitude And an output unit 390 for outputting the data to the data lines.

한편, 이하에서는 설명의 편의상, 하나의 픽셀에 영상을 출력하기 위한 영상데이터가 8비트의 비트데이터들과 1비트의 엠파시스 극성 데이터(Emphasis Pol. Data)로 구성되어 있는 경우를 일예로 하여 본 발명이 설명된다. 또한, 이하에서는 설명의 편의상, 하나의 영상데이터에 의해 하나의 데이터전압이 출력되는 경우를 일예로 하여 본 발명이 설명된다. For the sake of convenience of description, the case where the image data for outputting an image to one pixel is composed of 8-bit bit data and 1-bit Amphasis Polarity data (Emphasis Pol. Data) The invention is explained. Hereinafter, for convenience of explanation, the present invention will be described as an example in which one data voltage is output by one image data.

즉, 상기 데이터드라이버(300)는 복수의 데이터라인들과 연결되어 있으며, 상기 복수의 데이터라인들로 출력된 복수의 데이터전압에 의해, 복수의 픽셀들이 동시에 충전되고 있으나, 이하에서는, 하나의 데이터전압이 하나의 데이터라인으로 출력되는 경우만이 설명된다. That is, the data driver 300 is connected to a plurality of data lines, and a plurality of pixels are simultaneously charged by a plurality of data voltages output to the plurality of data lines. Hereinafter, one data Only the case where the voltage is outputted as one data line is explained.

따라서, 도 3에서는, 하나의 영상데이터(Data)를 형성하는 8비트의 비트데이터들이 상기 변환부(340)로 입력되고 있으며, 8비트의 상기 비트데이터들 또는 8비트의 상기 특정값들을 상기 변환부(340)로부터 수신한 상기 출력부(390)가 하나의 데이터라인으로 하나의 데이터전압(Vdata)을 출력하는 상태가 도시되어 있다. Therefore, in FIG. 3, 8-bit data for forming one piece of image data (Data) is input to the conversion unit 340, and 8-bit data or 8-bit data are converted The output unit 390 receiving the data voltage Vdata from the data driver 340 outputs one data voltage Vdata to one data line.

또한, 도면으로 도시되어 있지는 않지만, 상기 데이터 드라이버(300)로는, 상기 타이밍 컨트롤러(400)로부터 9비트로 구성된 복수의 영상데이터들이 입력되고 있고, 상기 변환부(340)에는 상기 각각의 영상데이터를 형성하는 비트데이터들을 그대로 출력하거나 또는 특정값들로 변환시키기 위한 스위칭기(350)들이 상기 영상데이터들을 형성하는 비트데이터들의 수만큼 형성되어 있으며, 상기 출력부(390)는 복수개의 데이터라인들과 연결되어 있다.
Although not shown in the drawing, the data driver 300 receives a plurality of image data composed of 9 bits from the timing controller 400, and the converting unit 340 forms the respective image data The number of bit data forming the image data is formed by the switching units 350 for outputting the bit data as it is or converting it into specific values. The output unit 390 is connected to a plurality of data lines .

상기 데이터드라이버(300)의 구성들을 설명하면 다음과 같다. The configuration of the data driver 300 will now be described.

첫째, 상기 래치부(380)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 영상데이터들 중, 하나의 수평라인들로 출력될 영상데이터들의 비트데이터들을 저장하고 있다가, 상기 변환부(340)로 동시에 출력하는 기능을 수행한다.First, the latch unit 380 stores bit data of image data to be output to one horizontal line among the image data transmitted from the timing controller 400, and then outputs the bit data to the converting unit 340 Simultaneous output is performed.

이를 위해, 상기 래치부(380)는, 상기 타이밍 컨트롤러(400)로부터 수신된 데이터 제어신호들(SSC, SSP 등)을 이용하여 샘플링 신호를 출력하기 위한 쉬프트 레지스터(Shift Register)(310), 상기 샘플링 신호에 의해 샘플링된 비트데이터들을 출력하기 위한 샘플링 래치(Sampling Latch)(320) 및 상기 샘플링된 비트데이터들을 상기 타이밍 컨트롤러로부터 전송되어온 소스 출력 인에이블 신호(SOE)에 따라 상기 변환부(340)로 동시에 출력하기 위한 홀딩 래치(330)를 포함하여 구성될 수 있다. The latch unit 380 includes a shift register 310 for outputting a sampling signal using the data control signals SSC and SSP received from the timing controller 400, A sampling latch 320 for outputting the bit data sampled by the sampling signal, and a conversion unit 340 for outputting the sampled bit data to the conversion unit 340 according to a source output enable signal SOE transmitted from the timing controller. And a holding latch 330 for simultaneously outputting the holding latch 330 and the holding latch 330.

상기한 바와 같이, 도 3에 도시된 상기 래치부(380)의 출력으로는, 하나의 영상데이터를 형성하는 8개의 비트데이터 및 하나의 엠파시스 극성 데이터(EPD)가 도시되어 있다.As described above, the output of the latch unit 380 shown in FIG. 3 shows eight bit data and one emphasis polarity data (EPD) forming one video data.

둘째, 상기 변환부(340)는, 상기 비트데이터를 수신하여, 상기 엠파시스 제어신호(EC)에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 스위칭기(350)를 포함하며, 상기 스위칭기(350)는 상기 비트데이터가 입력되는 비트라인 마다 형성되어 있다.Second, the conversion unit 340 receives the bit data and outputs the bit data as it is according to the empasis control signal EC, or a switching for switching the bit data to a specific value and outputting And a switch 350. The switch 350 is formed for each bit line into which the bit data is input.

즉, 상기 스위칭기(350)는 상기 래치부(380)로부터 출력되는 비트데이터들의 숫자만큼 상기 변환부(340)에 형성되어 있다.That is, the switching unit 350 is formed in the conversion unit 340 by the number of bit data output from the latch unit 380.

상기 스위칭기(350)는 도 4에 도시된 바와 같이, 상기 래치부(380)로부터 출력되는 비트데이터들이 입력되는 비트라인과, 상기 출력부와 연결되어 있는 출력라인 사이에 연결되어 있으며 상기 엠파시스 제어신호(EC)에 따라 턴온 또는 턴오프되는 제1트랜지스터(TR1) 및 상기 출력라인에 연결되어 있으며 상기 엠파시스 제어신호(EC)에 따라 턴온 또는 턴오프되는 제2트랜지스터(TR2)를 포함하여 구성될 수 있다.4, the switching unit 350 is connected between a bit line to which bit data output from the latch unit 380 is input and an output line to which the output unit is connected, A first transistor TR1 turned on or off according to a control signal EC and a second transistor TR2 connected to the output line and being turned on or off according to the empasis control signal EC Lt; / RTI >

여기서, 상기 제1트랜지스터(TR1)와 상기 제2트랜지스터(TR2)는 서로 다른 타입으로 형성될 수 있다. 즉, 도 4에 도시된 바와 같이, 상기 제1트랜지스터(TR1)가 P타입으로 형성된 경우, 상기 제2트랜지스터(TR2)는 N타입으로 형성될 수 있다. Here, the first transistor TR1 and the second transistor TR2 may be of different types. That is, as shown in FIG. 4, when the first transistor TR1 is formed as a P type, the second transistor TR2 may be of an N type.

상기 스위칭기(350)는 하나의 비트데이터를 그대로 출력하거나, 또는, 상기 하나의 비트데이터를 특정값으로 변환시켜 출력하는 기능을 수행한다. The switch 350 outputs one bit data as it is, or converts the one bit data to a specific value and outputs the same.

즉, 상기 스위칭기(350)로 0의 값을 갖는 상기 엠파시스 제어신호(EC)가 입력되면, P타입으로 형성되어 있는 상기 제1트랜지스터(TR1)는 턴온되며, N타입으로 형성되어 있는 상기 제2트랜지스터(TR2)는 오프된다.That is, when the empasis control signal EC having a value of 0 is input to the switch 350, the first transistor TR1 formed as a P-type is turned on and the N-type The second transistor TR2 is turned off.

따라서, 상기 비트라인으로 입력된 상기 비트데이터는, 아무런 변화없이, 그대로 상기 출력부(390)로 출력된다. Therefore, the bit data input to the bit line is output to the output unit 390 without any change.

그러나, 상기 스위칭기(350)로 1의 값을 갖는 상기 엠파시스 제어신호(EC)가 입력되면, P타입으로 형성되어 있는 상기 제1트랜지스터(TR1)는 턴오프되며, N타입으로 형성되어 있는 상기 제2트랜지스터(TR2)는 턴온된다.However, when the amplifier control signal EC having a value of 1 is input to the switch 350, the P-type first transistor TR1 is turned off and is formed in an N-type The second transistor TR2 is turned on.

따라서, 상기 제2트랜지스터(TR2)를 통해 기 설정되어 있는 특정값이 상기 출력부(390)로 출력될 수 있다. 이 경우, 상기 특정값은 0이 될 수 있다.Therefore, a predetermined value preset through the second transistor TR2 may be output to the output unit 390. [ In this case, the specific value may be zero.

한편, 상기 엠파시스 제어신호(EC)는 상기 변환부(340)에 형성되어 있는 상기 스위칭기(350)로 동시에 입력되기 때문에, 상기 비트데이터들은 아무런 변화없이 그대로 상기 출력부(390)로 출력되거나, 또는 모두 0으로 변환되어 상기 출력부(390)로 출력된다.Since the emphasis control signal EC is simultaneously input to the switching unit 350 formed in the conversion unit 340, the bit data is directly output to the output unit 390 without any change , Or all zeros are output to the output unit 390.

또한, 상기 엠파시스 극성 데이터(EPD)는 상기 스위칭기(350)를 거치지 않고 그대로 상기 출력부(390)로 출력된다. 상기 엠파시스 극성 데이터(EPD)는 상기 데이터라인으로 출력될 엠파시스 기준전압의 극성을 선택하기 위해 상기 출력부(390)로 출력된다. Also, the amplification polarity data EPD is output to the output unit 390 without going through the switching unit 350. The amplified polarity data EPD is output to the output unit 390 to select the polarity of the empasis reference voltage to be output to the data line.

셋째, 상기 출력부(390)는 상기 변환부(340)로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부(340)로부터 상기 특정값(0)들이 수신되고, 엠파시스 제어신호(EC)로 1이 입력된 경우에는, 기 설정된 크기를 가지고 있는 엠파시스 기준 전압(ER : Emphasis Reference)을 상기 데이터라인으로 출력하는 기능을 수행한다. Thirdly, when the bit data is received from the converter 340, the output unit 390 generates a data voltage using the bit data, outputs the generated data voltage as a data line, (EM) reference voltage having a predetermined magnitude (ER) is applied to the data line (EC) when the specific values (0) are received from the data driver (340) As shown in FIG.

즉, 상기 엠파시스 제어신호(EC)가 하이(High, '1')이고, 모든 비트데이터가 0인 경우에, 엠파시스 기준 전압(ER)이 출력된다. That is, when the emphasis control signal EC is high ('1') and all bit data is 0, the empasis reference voltage ER is outputted.

따라서, 도 3에 도시된 바와 같이, 상기 엠파시스 제어신호(EC)는 상기 출력부(390)의 디지털 아날로그 변환부(360)로도 입력된다. 3, the emphasis control signal EC is also input to the digital-to-analog converter 360 of the output unit 390. As shown in FIG.

이를 위해, 상기 출력부(390)는, 상기 변환부(340)로부터 전송되어온 상기 비트데이터들을 동시에 정극성 또는 부극성의 데이터전압으로 변환하여 출력하거나, 또는, 상기 변환부(340)로부터 상기 특정값(0)이 입력된 경우에는, 상기 엠파시스 극성 데이터(EPD)에 따라 파지티브 극성의 제1엠파시스 기준전압을 출력하거나, 또는 네가티브 극성의 제2엠파시스 기준전압을 출력하기 위한 디지털 아날로그 변환부(360) 및 상기 디지털 아날로그 변환부(360)로부터 전송되어온 상기 데이터전압 또는 상기 엠파시스 기준전압을 증폭시켜 상기 데이터라인으로 출력하기 위한 버퍼(370)를 포함한다.To this end, the output unit 390 converts the bit data transmitted from the conversion unit 340 to a data voltage of positive or negative polarity at the same time, And outputs a first amplified reference voltage of a positive polarity according to the amplification polarity data EPD when the value (0) is inputted or a digital ammeter reference voltage for outputting a second amplified reference voltage of negative polarity And a buffer 370 for amplifying the data voltage or the amplified reference voltage transmitted from the digital-analog converter 360 and outputting the amplified amplified reference voltage to the data line.

즉, 상기 디지털 아날로그 변환부(340)는, 상기 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압을 이용하여, 상기 타이밍 컨트롤러(400)로부터 전송되어온 극성제어신호(POL)에 따라, 상기 비트데이터들에 대응되는 정극성 또는 부극성의 데이터전압을 생성하여 상기 버퍼(370)로 출력한다. That is, the digital-to-analog converter 340 uses the gamma voltage supplied from the gamma voltage generator (not shown) to generate the digital signal according to the polarity control signal POL transmitted from the timing controller 400, And generates a data voltage of positive or negative polarity corresponding to the bit data and outputs it to the buffer 370.

상기 디지털 아날로그 변환부(340)가 상기 데이터전압을 출력하는 방법은, 종래의 일반적인 데이터 드라이버에 형성되어 있는 디지털 아날로그 변환부에서 수행되는 방법과 동일하다.The method of outputting the data voltage by the digital-to-analog converter 340 is the same as the method performed by the digital-to-analog converter formed in the conventional general data driver.

상기 디지털 아날로그 변환부(340)는 상기 기능 이외에도, 상기 엠파시스 폴 데이터(EPD)에 따라, 상기 엠파시스 기준전압(ER)을 출력하는 기능을 수행한다.The digital-analog converter 340 performs the function of outputting the amplified reference voltage ER in accordance with the amplified EPD data.

상기 엠파시스 기준전압(ER)은, 파지티브 극성을 갖는 제1엠파시스 기준전압 및 네가티브 극성을 갖는 제2엠파시스 기준전압을 포함할 수 있다. The empasis reference voltage ER may include a first amphisis reference voltage having a positive polarity and a second amphisis reference voltage having a negative polarity.

상기 제1엠파시스 기준전압은, 상기 데이터전압이 파지티브 극성으로 출력되는 경우에, 상기 데이터전압보다 높은 레벨로 출력되는 전압으로서, 예를 들어, 파지티브 극성을 갖는 상기 데이터전압의 최대값이 +8V인 경우, 상기 제1엠파시스 기준전압은 +8V 또는 그 이상이 될 수 있다.The first empasis reference voltage is a voltage that is output at a level higher than the data voltage when the data voltage is output as the positive polarity. For example, when the maximum value of the data voltage having the positive polarity is + 8V, the first amphisys reference voltage may be + 8V or greater.

상기 제2엠파시스 기준전압은, 상기 데이터전압이 네가티브 극성으로 출력되는 경우에, 상기 데이터전압보다 낮은 레벨로 출력되는 전압으로서, 예를 들어, 네가티브 극성을 갖는 상기 데이터전압의 최소값이 -8V인 경우, 상기 제2엠파시스 기준전압은 -8V 또는 그 이하가 될 수 있다.The second empasis reference voltage is a voltage output at a level lower than the data voltage when the data voltage is output in the negative polarity. For example, when the minimum value of the data voltage having the negative polarity is -8V The second amphisis reference voltage may be -8V or less.

즉, 상기 제1엠파시스 기준전압 및 상기 제2엠파시스 기준전압은, 상기 데이터전압이 상기 데이터라인을 통해 픽셀로 출력되기 전에, 상기 픽셀의 충전량을 일정레벨로 상승시키기 위한 것이다. That is, the first empasis reference voltage and the second empasis reference voltage are for raising the charged amount of the pixel to a certain level before the data voltage is output to the pixel through the data line.

따라서, 상기 제1엠파시스 기준전압의 크기는, 상기 데이터전압의 최대값 보다는 크게 형성되어야 하며, 상기 제1엠파시스 기준전압의 최대값은 상기 데이터 드라이버(300)의 성능 및 상기 데이터 드라이버(300)로 전원을 공급하는 전원공급부의 최대 전압값에 따라 다양하게 설정될 수 있다.Therefore, the magnitude of the first amphisys reference voltage should be greater than the maximum value of the data voltage, and the maximum value of the first amphisys reference voltage may be greater than the magnitude of the data driver 300 and the data driver 300 The power supply unit may be configured to vary the maximum voltage value of the power supply unit.

또한, 상기 제2엠파시스 기준전압의 크기는, 상기 데이터전압의 최소값보다는 작게 형성되어 하며, 상기 제2엠파시스 기준전압의 최소값은 상기 데이터 드라이버(300)의 성능 및 상기 데이터 드라이버(300)로 전원을 공급하는 전원공급부의 최소 전압값에 따라 다양하게 설정될 수 있다. The minimum value of the second amphisis reference voltage is set to be smaller than the minimum value of the data voltage and the minimum value of the second amphisis reference voltage is set to be smaller than the minimum value of the data voltage of the data driver 300 and the data driver 300 And may be variously set according to the minimum voltage value of the power supply unit that supplies power.

상기 제1엠파시스 기준전압 또는 상기 제2엠파시스 기준전압은, 상기 영상데이터에 포함되어 있는 엠파시스 극성 신호(EPD : Emphasis Pol Data)에 의해 선택될 수 있다. The first amphisys reference voltage or the second amphissee reference voltage may be selected by empasis polar data (EPD) included in the image data.

즉, 상기 엠파시스 극성 신호가 파지티브인 경우, 상기 디지털 아날로그 변환부(360)는, 상기 제1엠파시스 기준전압을 상기 버퍼(370)로 출력하며, 상기 엠파시스 극성 신호가 네가티브인 경우, 상기 디지털 아날로그 변환부(360)는, 상기 제2엠파시스 기준전압을 상기 버퍼(370)로 출력한다.That is, when the amphisic polarity signal is a positive signal, the digital-analog converter 360 outputs the first amphisis reference voltage to the buffer 370. When the amphisic polarity signal is negative, The digital-analog converter 360 outputs the second amplified reference voltage to the buffer 370.

한편, 상기 엠파시스 기준전압(ER)이 출력되는 시간은, 상기 엠파시스 제어신호(EC)의 펄스폭에 따라 가변될 수 있다. 이에 대하여는, 이하에서, 도 5 및 도 6을 참조하여 설명된다.Meanwhile, the output time of the empasis reference voltage ER may vary depending on the pulse width of the amplification control signal EC. This will be described below with reference to Figs. 5 and 6. Fig.

상기 출력버퍼(370)는 상기 디지털 아날로그 변환부(360)로부터 전송되어온 정극성 또는 부극성의 상기 데이터전압 또는 상기 엠파시스 기준전압을 증폭시켜, 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스 출력 인에이블 신호(SOE)에 따라, 상기 패널의 데이터라인(DL)으로 출력한다. 즉, 상기 출력버퍼(370)는 상기 데이터라인과 연결되어 있으며, 상기 데이터전압 또는 상기 엠파시스 기준전압을 상기 데이터라인으로 출력한다.
The output buffer 370 amplifies the data voltage of positive or negative polarity or the empasis reference voltage transmitted from the digital-analog converter 360 and outputs the amplified data voltage to the source output enable And outputs it to the data line DL of the panel according to the signal SOE. That is, the output buffer 370 is connected to the data line and outputs the data voltage or the empasis reference voltage to the data line.

마지막으로, 상기 타이밍 컨트롤러(400)는, 외부 시스템으로부터 입력되는 타이밍 신호, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 상기 게이트 드라이버(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS)와 상기 데이터 드라이버(300)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하며, 상기 데이터 드라이버(300)로 전송될 영상데이터를 생성한다. Lastly, the timing controller 400 uses the timing signals input from the external system, that is, the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, and the data enable signal DE, The data driver 300 generates a gate control signal GCS for controlling the operation timing of the data driver 300 and a data control signal DCS for controlling the operation timing of the data driver 300, And generates data.

이를 위해, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 입력영상데이터(Input Data) 및 타이밍 신호들을 수신하기 위한 수신부, 각종 제어신호들을 생성하기 위한 제어신호 생성부, 상기 입력영상데이터를 재정렬하여, 재정렬된 영상데이터(Data)를 출력하기 위한 데이터 정렬부 및 상기 제어신호들과 상기 영상데이터를 출력하기 위한 출력부를 포함한다. To this end, the timing controller 400 includes a receiver for receiving input image data and timing signals from the external system, a control signal generator for generating various control signals, A data arrangement unit for outputting rearranged image data Data, and an output unit for outputting the control signals and the image data.

즉, 상기 타이밍 컨트롤러(400)는, 상기 외부 시스템으로부터 입력되는 입력영상데이터(Input Data)를 상기 패널(100)의 구조 및 특성에 맞게 재정렬시켜, 재정렬된 상기 영상데이터를 상기 데이터 드라이버(300)로 전송한다. 이러한 기능은, 상기 데이터 정렬부에서 실행될 수 있다. That is, the timing controller 400 rearranges the input image data input from the external system according to the structure and characteristics of the panel 100, and outputs the rearranged image data to the data driver 300, Lt; / RTI > Such a function can be executed in the data arrangement section.

상기 타이밍 컨트롤러(400)는 상기 외부 시스템으로부터 전송되어온 타이밍 신호들, 즉, 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터인에이블신호(DE) 등을 이용하여, 상기 데이터 드라이버를 제어하기 위한 데이터 제어신호(DCS) 및 상기 게이트 드라이버를 제어하기 위한 게이트 제어신호(GCS)를 생성하여, 상기 제어신호들을 상기 데이터 드라이버와 상기 게이트 드라이버로 전송하는 기능을 수행한다. 이러한 기능은, 상기 제어신호 생성부에서 실행될 수 있다. The timing controller 400 controls the data driver using timing signals transmitted from the external system, that is, a vertical synchronization signal Vsync, a horizontal synchronization signal Hsync, and a data enable signal DE And a gate control signal (GCS) for controlling the gate driver, and transmits the control signals to the data driver and the gate driver. This function can be executed in the control signal generation unit.

상기 제어신호 생성부에서 발생되는 게이트 제어신호(GCS)들로는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE), 게이트 스타트신호(VST), 게이트 클럭(GCLK) 등이 있다. The gate control signals GCS generated by the control signal generator include a gate start pulse GSP, a gate shift clock GSC, a gate output enable signal GOE, a gate start signal VST, a gate clock GCLK, .

상기 제어신호 생성부에서 발생되는 데이터 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다. The data control signals generated by the control signal generator include a source start pulse SSP, a source shift clock signal SSC, a source output enable signal SOE, and a polarity control signal POL.

또한, 상기 타이밍 컨트롤러(400)는 상기 엠파시스 제어신호(EC) 및 상기 엠파시스 극성 데이터(EPD)를 생성하여 상기 데이터 드라이버(300)로 전송한다.Also, the timing controller 400 generates the amplification control signal EC and amplification polarity data EPD and transmits the amplification control signal EC and the amplification polarity data EPD to the data driver 300.

상기 엠파시스 제어신호(EC)는 상기한 바와 같이, 상기 영상데이터에 대응되는 데이터전압을 상기 데이터라인으로 출력할지, 아니면, 상기 엠파시스 기준전압을 상기 데이터라인으로 출력할지의 여부를 결정하는 제어신호이다.As described above, the empasis control signal EC controls whether to output the data voltage corresponding to the image data to the data line or whether to output the empasis reference voltage to the data line Signal.

상기 엠파시스 극성 데이터(EPD)는 상기 엠파시스 기준전압의 극성을 결정하는 신호이다. 즉, 상기 엠파시스 극성 데이터(EDP)에 따라, 파지티브 극성을 갖는 제1엠파시스 기준전압이 출력될 수도 있고, 네가티브 극성을 갖는 제2엠파시스 기준전압이 출력될 수도 있다.
The amplification polarity data EPD is a signal for determining the polarity of the empasis reference voltage. That is, the first amphisys reference voltage having the positive polarity may be output or the second amphisis reference voltage having the negative polarity may be output according to the amplification polarity data (EDP).

도 5는 본 발명에 따른 액정표시장치 구동방법의 일실시예 흐름도이며, 도 6은 본 발명에 따른 액정표시장치 구동방법에 적용되는 다양한 파형을 나타낸 예시도이다. 이하의 설명 중, 상기에서 설명된 내용과 유사하거나 동일한 내용들은, 간단히 설명되거나 또는 생략된다. FIG. 5 is a flowchart illustrating a method of driving a liquid crystal display according to an embodiment of the present invention, and FIG. 6 is a diagram illustrating various waveforms applied to a method of driving a liquid crystal display according to the present invention. In the following description, similar or identical contents to those described above are briefly described or omitted.

본 발명에 따른 액정표시장치 구동방법은, 상기 타이밍 컨트롤러(400)가 상기 엠파시스 극성 데이터(EPD)를 선택하여 상기 데이터 구동부로 전송하는 단계(S602), 상기 타이밍 컨트롤러(400)가 상기 엠파시스 제어신호의 듀티를 설정하여 상기 데이터 드라이버(300)로 전송하는 단계(S604) 및 상기 데이터 드라이버(300)가 상기 엠파시스 극성 데이터와 상기 엠파시스 제어신호에 따라 상기 데이터전압을 출력하거나 또는 상기 기준전압을 출력하는 단계(S606)를 포함한다.The method of driving a liquid crystal display according to the present invention may further include the step of the timing controller 400 selecting the empasis polarity data EPD and transmitting the EPD data to the data driver S602, (S604) of setting the duty of the control signal and transmitting the duty of the control signal to the data driver 300 and the data driver 300 outputting the data voltage in accordance with the amplification polarity data and the amplification control signal, And outputting a voltage (S606).

우선, 상기 엠파시스 극성 데이터(EPD)의 극성 및 상기 엠파시스 제어신호의 듀티를 설정하는 단계(S602, S604)는 상기 타이밍 컨트롤러에서 이루어진다. 상기 타이밍 컨트롤러는, 데이터전압이 출력된 이전 라인과 현재 라인의 데이터전압의 변동 방향을 비교하여 상기 엠파시스 극성 데이터(EPD)를 선택한다.First, steps S602 and S604 of setting the polarity of the amplification polarity data EPD and the duty of the amplification control signal are performed in the timing controller. The timing controller selects the amplification polarity data (EPD) by comparing the direction of variation of the data voltage of the previous line with the data voltage of the previous line.

즉, 다양한 인버젼 방식에 의해, 상기 데이터전압의 극성이 변경될 수 있으며, 상기 타이밍 컨트롤러는 상기 인버젼 방식에 따른 상기 데이터전압의 극성과 동일한 극성의 엠파시스 기준전압이 출력될 수 있도록 상기 엠파시스 극성 데이터(EPD)의 극성을 선택할 수 있다.That is, the polarity of the data voltage may be changed by various inversion methods, and the timing controller may control the empasis reference voltage so that the empasis reference voltage having the same polarity as the polarity of the data voltage according to the inversion method is output. The polarity of the sheath polarity data EPD can be selected.

예를 들어, 도 6의 (e)에 도시된 바와 같이, 데이터전압의 극성이 파지티브인 경우(X, Z, V), 상기 엠파시스 극성 데이터 역시 (b)에 도시된 바와 같이, 파지티브 극성이 될 수 있다.For example, as shown in FIG. 6E, when the polarity of the data voltage is a positive (X, Z, V), the amplification polarity data is also changed to a positive It can be polar.

또한, 상기 타이밍 컨트롤러(400)는 상기 엠파시스 기준전압이 출력되는 라인의 위치에 따라 상기 엠파시스 제어신호의 듀티(Duty)를 다양하게 설정할 수 있다. In addition, the timing controller 400 may vary the duty of the empasis control signal according to the position of the line from which the empasis reference voltage is output.

예를 들어, 패널(100)의 상단에 상기 데이터 드라이버(300)가 장착되어 있는 경우, 상기 패널(100)의 하단에 형성되어 있는 픽셀로 공급되는 데이터전압의 파워는, 상기 패널(100)의 상단에 형성되어 있는 픽셀로 공급되는 데이터전압의 파워보다 약하게 된다. 이로 인해, 상기 패널(100)의 하단에 형성되어 있는 픽셀에 충전되는 데이터전압량이 작아져, 영상이 정상적으로 출력되지 않을 수도 있다.For example, when the data driver 300 is mounted on the top of the panel 100, the power of the data voltage supplied to the pixels formed at the lower end of the panel 100 is lower than that of the panel 100 Becomes weaker than the power of the data voltage supplied to the pixel formed on the upper side. As a result, the amount of data voltage charged in the pixels formed at the lower end of the panel 100 becomes small, so that the image may not be normally output.

따라서, 상기 타이밍 컨트롤러(400)는 패널의 하단으로 갈수록, 상기 엠파시스 제어신호(EC)의 펄스 폭을 증가시킬 수 있다.Accordingly, the timing controller 400 can increase the pulse width of the amplification control signal EC toward the lower end of the panel.

예를 들어, 도 6의 (c)에 도시된 엠파시스 제어신호(EC)들 중 첫 번째 엠파시스 제어신호(EC)의 펄스폭은, 세 번째 엠파시스 제어신호(EC)의 펄스폭보다 상대적으로 크다. 따라서, 도 6의 (e)에 도시된 바와 같이, 상기 첫 번째 엠파시스 제어신호에 따라 출력되는 상기 엠파시스 기준전압의 펄스폭 또는 출력기간(a)은, 상기 세 번째 엠파시스 제어신호에 따라 출력되는 상기 엠파시스 기준전압의 펄스폭 또는 출력기간(c) 보다 크게 형성된다. 이 경우, 상기 첫 번째 엠파시스 제어신호에 따라 출력되는 상기 엠파시스 기준전압은 상기 패널(100)의 하단에 형성되어 있는 픽셀들로 출력되는 전압이 될 수 있으며, 상기 세 번째 엠파시스 제어신호에 따라 출력되는 상기 엠파시스 기준전압은 상기 패널(100)의 상단에 형성되어 있는 픽셀들로 출력되는 전압이 될 수 있다.
For example, the pulse width of the first emphasis control signal EC among the emphasis control signals EC shown in (c) of Fig. 6 is relatively larger than the pulse width of the third emphasis control signal EC . 6 (e), the pulse width or the output period (a) of the empasis reference voltage output in accordance with the first empathis control signal is set to a value according to the third empathis control signal Is larger than the pulse width of the empasis reference voltage or the output period (c). In this case, the empasis reference voltage output according to the first empathis control signal may be a voltage output to the pixels formed at the lower end of the panel 100, The empasis reference voltage output from the panel 100 may be a voltage output from the pixels formed at the top of the panel 100.

마지막으로, 상기 데이터 드라이버(300)는 상기 엠파시스 극성 데이터와 상기 엠파시스 제어신호에 따라 상기 데이터전압을 출력하거나 또는 상기 기준전압을 출력한다(S606). Finally, the data driver 300 outputs the data voltage or the reference voltage according to the amplification polarity data and the amplification control signal (S606).

즉, 상기 데이터 드라이버(300)는 상기한 바와 같이, 상기 엠파시스 제어신호(EC)에 따라, 상기 비트데이터들을 이용해 상기 데이터전압을 생성하거나, 또는, 상기 비트데이터들을 특정값, 예를 들어, 0으로 변환시킨 후, 상기 특정값 및 상기 엠파시스 극성 데이터(EPD)에 따라 제1엠파시스 기준전압 또는 제2엠파시스 기준전압을 생성한다. That is, as described above, the data driver 300 generates the data voltage using the bit data according to the amplification control signal EC, or outputs the bit data to a specific value, for example, 0, and generates a first amplified reference voltage or a second amplified reference voltage according to the specific value and the amplification polarity data (EPD).

이후, 상기 데이터 드라이버(300)는 상기 타이밍 컨트롤러로부터 전송되어온 데이터인에이블신호(DE), 소스 출력 인에이블 신호(SOE) 및 상기 엠파시스 제어신호에 따라, 상기 엠파시스 기준전압 및 상기 데이터전압을 순차적으로 출력한다.Thereafter, the data driver 300 generates the empasis reference voltage and the data voltage according to the data enable signal DE, the source output enable signal SOE, and the amplify control signal transmitted from the timing controller Sequentially.

예를 들어, 상기 데이터인에이블신호(DE)가 하이인 상태에서, 상기 소스 출력 인에이블 신호(SOE)가 하이에서 로우로 폴링되면, 상기 데이터 드라이버(300)는 상기 엠파시스 제어신호(EC)에 따라 상기 엠파시스 제어신호(EC)의 펄스폭에 해당되는 엠파시스 기준전압을 출력한다. 이때, 상기 엠파시스 기준전압의 극성은 상기 엠파시스 극성 데이터(EPD)에 따라 전환될 수 있으며, 상기 엠파시스 기준전압의 펄스폭 또는 출력기간(a, b, z, d)은 상기 엠파시스 제어신호의 듀티(Duty)에 따라 가변될 수 있다.For example, when the source enable signal SOE is polled from high to low in a state where the data enable signal DE is high, the data driver 300 outputs the empathis control signal EC, And outputs an empasis reference voltage corresponding to the pulse width of the amplification control signal EC. In this case, the polarity of the empasis reference voltage may be switched according to the amplification polarity data EPD, and the pulse width or output period (a, b, z, d) And may be varied according to the duty of the signal.

상기 엠파시스 기준전압은 도 6의 (e)에 도시된 바와 같이, 파지티브 극성을 갖는 상기 데이터전압의 크기(X, Z, V) 보다는 크며, 네가티브 극성을 갖는 상기 데이터전압의 크기(Y) 보다는 작다.The empasis reference voltage is larger than the magnitude (X, Z, V) of the data voltage having the positive polarity and the magnitude (Y) of the data voltage having negative polarity, as shown in (e) .

또한, 하나의 엠파시스 기준전압이 출력되는 기간(a)과 하나의 데이터전압이 출력되는 기간(X)의 합은, 1수평기간 보다 작거나 같게 형성된다. 즉, 상기 엠파시스 기준전압은, 1수평기간 중, 상기 데이터전압이 출력되기 직전에 출력되어, 상기 데이터전압에 의해 충전되는 픽셀을, 상기 데이터전압보다 높은 전압을 갖는 상기 엠파시스 기준전압으로 미리 충전시키는 기능을 수행한다. 이에 따라, 픽셀 충전기간이 짧아지는 경우에도, 상기 픽셀에는 기 설정된 전압이 정상적으로 충전될 수 있다. In addition, the sum of the period (a) in which one empasys reference voltage is output and the period (X) in which one data voltage is output is formed to be smaller than or equal to one horizontal period. That is, the empasis reference voltage is outputted in a horizontal period immediately before the data voltage is output, and the pixel to be charged by the data voltage is preliminarily set to the empasis reference voltage having a voltage higher than the data voltage And performs charging function. Accordingly, even if the pixel charging period is shortened, the predetermined voltage can be normally charged in the pixel.

한편, 도 6의 (e)에 도시된 파형에 대응하여 데이터전압(Vdata)이 표시되어 있으나, (e)에 도시된 파형은, 실질적으로는 상기 데이터전압 및 상기 엠파시스 기준전압을 모두 포함하고 있다. 즉, (e)에서 SOE의 폴링 기간 이후에 (a) 기간만큼 출력되는 신호는 엠파시스 기준전압이며, 이후, 다음번 SOE의 폴링기간 전까지 (X) 기간만큼 출력되는 신호는 데이터전압이다.On the other hand, although the data voltage Vdata is shown corresponding to the waveform shown in FIG. 6E, the waveform shown in FIG. 6E substantially includes both the data voltage and the empasis reference voltage have. That is, in (e), the signal outputted after the polling period of the SOE is the empasis reference voltage for the period (a), and the signal output for the period (X) before the polling period of the next SOE is the data voltage.

또한, 도 6의 (e)에서, a, b, c, d, X, Y, Z, V는 다양한 의미로 사용될 수 있다. 즉, 상기 기호들은, 펄스폭 또는 펄스의 출력기간을 의미하는 것으로 사용될 수 있다. 또한, X, Y, Z, V는 해당 펄스의 전압값을 의미하는 것으로 사용될 수도 있다.6 (e), a, b, c, d, X, Y, Z, and V can be used in various ways. That is, the symbols may be used to mean a pulse width or an output period of a pulse. Also, X, Y, Z, and V may be used to mean the voltage value of the corresponding pulse.

상기한 바와 같은 본 발명을 정리하면 다음과 같다.The present invention as described above can be summarized as follows.

본 발명에 따른 액정표시장치에서는, 도 3에 도시된 바와 같은 데이터 드라이버(300)의 샘플링 래치(Sampling Latch)(320)가, 상기 타이밍 컨트롤러보부터 전송되어온 영상데이터를 각 채널에 맞게 샘플링(Sampling) 하고, 상기 홀딩 래치(Holding Latch)(330)가 상기 소스 출력 인에이블 신호(SOE)를 받아 샘플링된 영상데이터를 출력한다. In the liquid crystal display device according to the present invention, a sampling latch 320 of the data driver 300 as shown in FIG. 3 performs sampling (sampling) of image data transmitted from the timing controller beam, ), And the holding latch 330 receives the source output enable signal SOE and outputs sampled video data.

상기 홀딩 래치(300)에서 출력된 상기 영상데이터를 형성하는 비트데이터들은 상기 변환부(340)에서 변환되거나 또는 그대로 출력된다.The bit data forming the image data output from the holding latch 300 is converted by the conversion unit 340 or output as it is.

상기 디지털 아날로그 변환부(DAC)(360)는 상기 변환부(340)로부터 전송되어온 신호들에 따라, 데이터전압을 출력생성하거나 또는 엠파시스 기준전압을 생성하며, 상기 버퍼(370)는 상기 데이터전압 또는 상기 기준전압을, Unit gain OPAMP를 거쳐 최종적으로 상기 데이터라인으로 출력한다. The digital-analog converter (DAC) 360 generates a data voltage or generates an empasis reference voltage according to the signals transmitted from the converter 340, and the buffer 370 outputs the data voltage Alternatively, the reference voltage is finally output to the data line through the unit gain OPAMP.

이때, 상기 데이터전압에는, Low 또는 high 방향의 상기 엠파시스 기준전압을 결정하기 위한 bit가 추가되어 있다. At this time, a bit for determining the empasis reference voltage in the low or high direction is added to the data voltage.

즉, 본 발명에서는 상기 홀딩 래치(Holding Latch)(330)와 상기 디지털 아날로그 변환부(DAC)(360) 사이에, 상기 변환부(340)가 구비되어 있으며, 상기 변환부(340)에는 상기 스위칭기(350)가 형성되어 있다. 상기 스위칭기(350)에 의해, 상기 홀딩 래치(330)로부터 전송되는 값에 상관없이, 엠파시스(Emphasis) 구간에서는 강제적으로 특정값(0)이 생성될 수 있다. That is, in the present invention, the converting unit 340 is provided between the holding latch 330 and the digital-analog converting unit (DAC) 360. In the converting unit 340, A base 350 is formed. The switching unit 350 can forcibly generate the specific value 0 in the empasis period irrespective of the value transmitted from the holding latch 330. [

즉, 상기 엠파시스 제어신호(EC : Emphasis Control)와 상기 변환부(340)에서 출력된 8비트의 0값의 조합으로, 상기 디지털 아날로그 변환부(360)는, 상기 엠파시스 기준전압을 생성할 수 있다. That is, with the combination of the empasis control signal (EC) and the zero value of 8 bits output from the conversion unit 340, the digital-analog converter 360 generates the empasis reference voltage .

이때, 상기 엠파시스 극성 데이터(EPD)에 따라 상기 엠파시스 기준전압의 극성이 결정된다. At this time, the polarity of the empasis reference voltage is determined according to the amplification polarity data EPD.

상기한 바와 같은 본 발명에 의하면, 엠파시스 제어신호 하나만으로, 영상데이터의 비트데이터들의 값에 무관하게 지정된 엠파시스 기준전압이 선택될 수 있고, 상기 엠파시스 제어신호의 High 구간의 시간조절로, 상기 엠파시스 기준전압을 공급하는 시간도 조절가능하다. 따라서, 상기 데이터 드라이버(300)에서 멀어지는 필셀데 대한 충전시간 확보가 용이하게 이루어질 수 있다. According to the present invention as described above, it is possible to select the empasis reference voltage designated by the empasis control signal alone regardless of the value of the bit data of the image data, The time for supplying the empasis reference voltage is also adjustable. Therefore, it is possible to secure the charge time for the charge cells away from the data driver 300.

한편, 본 발명에서는, Positive Charging White 전압보다 높은 Pre-emphasis를 위해, positive charging Rising Emphasis Voltage(제1엠파시스 기준전압)가 필요하고, 마찬가지로 Negative Charging White 보다 낮은 전압인 Negative Charging Falling Emphasis Voltage(제2엠파시스 기준전압)도 필요하다. 이를 위해, 상기 엠파시스 기준전압은, 파지티브 극성을 갖는 제1엠파시스 기준전압 및 네가티브 극성을 갖는 제2엠파시스 기준전압을 포함할 수 있다. Meanwhile, in the present invention, a positive charging rising emphasis voltage (first amplification reference voltage) is required for a pre-emphasis higher than a positive charging white voltage, and a negative charging falling emption voltage 2 empasis reference voltage) is also required. To this end, the empasis reference voltage may include a first empasis reference voltage having a positive polarity and a second empasis reference voltage having a negative polarity.

그러나, negative charging Rising Emphasis Voltage(제2엠파시스 기준전압)와 positive charging Falling Emphasis Voltage(제1엠파시스 기준전압)는 gamma R-string 내부에서 생성될 수 있으므로, 추가적인 구성이 요구되지 않는다. However, the negative charging Rising Emphasis Voltage and the positive charging Falling Emphasis Voltage can be generated within the gamma R-string, so no additional configuration is required.

또한, 도 6에 도시된 바와 같이, Graphic Data(데이터전압)와 함께 엠파시스 극성 데이터(EPD)에 따라 Falling/Rising Emphasis(제1엠파시스 기준전압 / 제2엠팟시스 기준전압)가 결정되고, 상기 엠파시스 제어신호(EC)의 high Duty가 상기 엠파시스 기준전압의 출력 시간을 결정한다.6, Falling / Rising Emphasis (first amplified reference voltage / second emissive reference voltage) is determined according to Empasys polarity data EPD along with Graphic Data (data voltage) The high duty of the emphasis control signal EC determines the output time of the emphasis reference voltage.

또한, 본 발명은, 라인 메모리를 이용하여 이전라인과 현재라인의 영상데이터의 관계를 파악하여, Data 천이가 Rising 인지 Falling 인지를 조사하여, 데이터 천이가 Rising 일 때 엠파시스 극성 데이터(EPD)를 high로 세팅하고, 데이터 천이가 Falling 일 때 엠파시스 극성 데이터(EPD)를 low로 세팅하며, 각 Pixel에 맞게 영상데이터와 같이 전송한다.In the present invention, the relationship between the video data of the previous line and the current line is ascertained by using the line memory to check whether the data transition is Rising or Falling, and when the data transition is Rising, the amplification polarity data (EPD) high, sets the amplification polarity data (EPD) to low when the data transition is falling, and transmits the image data according to each pixel.

또한, 상기 엠파시스 제어신호의 Duty 조절에 의해, 상기 엠파시스 기준전압의 출력 기간의 설정이 가능하므로, 라인의 위치에 따라, 데이터 드라이버(300)에서 멀어지는 픽셀의 충전이 용이하게 이루어질 수 있다. In addition, since the output period of the empasis reference voltage can be set by adjusting the duty of the empasis control signal, the pixels far from the data driver 300 can be easily charged according to the position of the line.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof. It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

100 : 패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 타이밍 컨트롤러100: panel 200: gate driver
300: Data driver 400: Timing controller

Claims (10)

영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하기 위한 래치부;
엠파시스 제어신호에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 변환부; 및
상기 변환부로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부로부터 상기 특정값들이 수신된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준전압을 상기 데이터라인으로 출력하기 위한 출력부를 포함하는 액정표시장치.A latch unit for storing and outputting bit data for forming image data;
A conversion unit for directly outputting the bit data according to an amplification control signal or converting the bit data into a specific value and outputting the bit data; And
Wherein when the bit data is received from the conversion unit, the data voltage is generated using the bit data, and the generated data voltage is output to the data line, and when the specific values are received from the conversion unit, And an output unit for outputting an empasis reference voltage having a magnitude that is greater than the empathis reference voltage to the data line. 제 1 항에 있어서,
상기 변환부는,
상기 비트데이터를 수신하여, 상기 엠파시스 제어신호에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하기 위한 스위칭기를 포함하며,
상기 스위칭기는 상기 비트데이터가 입력되는 비트라인 마다 형성되어 있는 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Wherein,
And a switch for receiving the bit data and outputting the bit data as it is or converting the bit data to a specific value according to the empasis control signal,
Wherein the switching unit is formed for each bit line to which the bit data is input. 제 1 항에 있어서,
상기 엠파시스 기준전압은, 파지티브 극성을 갖는 제1엠파시스 기준전압 및 네가티브 극성을 갖는 제2엠파시스 기준전압을 포함하는 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Wherein the empasis reference voltage includes a first amphisis reference voltage having a positive polarity and a second amphisis reference voltage having a negative polarity. 제 3 항에 있어서,
상기 제1엠파시스 기준전압 또는 상기 제2엠파시스 기준전압은, 상기 영상데이터에 포함되어 있는 엠파시스 극성 신호에 의해 선택되는 것을 특징으로 하는 액정표시장치.The method of claim 3,
Wherein the first amphisys reference voltage or the second amphisis reference voltage is selected by amplification polarity signals included in the image data. 제 1 항에 있어서,
상기 엠파시스 기준전압이 출력되는 시간은, 상기 엠파시스 제어신호의 펄스폭에 따라 가변되는 것을 특징으로 하는 액정표시장치.The method according to claim 1,
Wherein a time at which the empasis reference voltage is output is variable according to a pulse width of the empasis control signal. 영상데이터를 형성하는 비트데이터들을 저장하고 있다가 동시에 출력하는 단계;
엠파시스 제어신호에 따라, 상기 비트데이터들을 그대로 출력하거나, 또는 상기 비트데이터들을 특정값으로 변환시켜 출력하는 단계; 및
상기 변환부로부터 상기 비트데이터들이 수신된 경우에는, 상기 비트데이터들을 이용해 데이터전압을 생성한 후, 생성된 데이터전압을 데이터라인으로 출력하며, 상기 변환부로부터 상기 특정값들이 전송된 경우에는 기 설정된 크기를 가지고 있는 엠파시스 기준전압을 상기 데이터라인으로 출력하는 단계를 포함하는 액정표시장치 구동방법.Storing bit data for forming image data and simultaneously outputting bit data;
Outputting the bit data as it is or converting the bit data to a specific value and outputting the bit data according to the amplify control signal; And
Wherein when the bit data is received from the conversion unit, the data voltage is generated using the bit data, and the generated data voltage is output to the data line, and when the specific values are transmitted from the conversion unit, And outputting an empasis reference voltage having a magnitude that is greater than the empathis reference voltage to the data line. 제 6 항에 있어서,
상기 특정값으로 변환시켜 출력하는 단계는,
상기 비트데이터들을 0으로 변환시켜 출력하는 것을 특징으로 하는 액정표시장치 구동방법. The method according to claim 6,
The step of converting to the specific value and outputting,
And converting the bit data to 0 and outputting the bit data. 제 6 항에 있어서,
상기 엠파시스 기준 전압을 출력하는 단계는,
파지티브 극성을 갖는 제1엠파시스 기준전압 또는 네가티브 극성을 갖는 제2엠파시스 기준전압 중 어느 하나를 상기 데이터라인으로 출력하는 것을 특징으로 하는 액정표시장치 구동방법.The method according to claim 6,
Wherein the step of outputting the amplified reference voltage comprises:
Wherein either one of the first amphisys reference voltage having the positive polarity or the second amphisis reference voltage having the negative polarity is outputted to the data line. 제 8 항에 있어서,
상기 엠파시스 기준 전압을 출력하는 단계는,
상기 영상데이터에 포함되어 있는 엠파시스 극성 신호에 따라, 상기 제1엠파시스 기준전압 또는 상기 제2엠파시스 기준전압 중 어느 하나를 상기 데이터라인으로 출력하는 것을 특징으로 하는 액정표시장치 구동방법. 9. The method of claim 8,
Wherein the step of outputting the amplified reference voltage comprises:
Wherein either one of the first empasis reference voltage and the second empasis reference voltage is output to the data line according to an amplification signal included in the image data. 제 1 항에 있어서,
상기 엠파시스 기준 전압을 출력하는 단계는,
상기 엠파시스 제어신호의 펄스폭에 대응되는 시간 동안, 상기 엠파시스 기준전압을 상기 데이터라인으로 출력하는 것을 특징으로 하는 액정표시장치 구동방법. The method according to claim 1,
Wherein the step of outputting the amplified reference voltage comprises:
And the empasis reference voltage is output to the data line for a time corresponding to the pulse width of the empasis control signal.
KR1020130010838A 2013-01-31 2013-01-31 Liquid crystal display device and driving method thereof KR102066135B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130010838A KR102066135B1 (en) 2013-01-31 2013-01-31 Liquid crystal display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130010838A KR102066135B1 (en) 2013-01-31 2013-01-31 Liquid crystal display device and driving method thereof

Publications (2)

Publication Number Publication Date
KR20140098892A true KR20140098892A (en) 2014-08-11
KR102066135B1 KR102066135B1 (en) 2020-01-15

Family

ID=51745450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130010838A KR102066135B1 (en) 2013-01-31 2013-01-31 Liquid crystal display device and driving method thereof

Country Status (1)

Country Link
KR (1) KR102066135B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160058355A (en) * 2014-11-14 2016-05-25 엘지디스플레이 주식회사 Data Driving Unit And Display Device Including The Same
US10332466B2 (en) 2015-06-29 2019-06-25 Samsung Display Co., Ltd. Method of driving display panel and display apparatus for performing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008056462A1 (en) * 2006-11-07 2008-05-15 Panasonic Corporation Digital/analog converter circuit
KR20130011173A (en) * 2011-07-20 2013-01-30 엘지디스플레이 주식회사 Interface driving circuit and flat display device inculding the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008056462A1 (en) * 2006-11-07 2008-05-15 Panasonic Corporation Digital/analog converter circuit
JP4864978B2 (en) * 2006-11-07 2012-02-01 パナソニック株式会社 Digital / analog conversion circuit
KR20130011173A (en) * 2011-07-20 2013-01-30 엘지디스플레이 주식회사 Interface driving circuit and flat display device inculding the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160058355A (en) * 2014-11-14 2016-05-25 엘지디스플레이 주식회사 Data Driving Unit And Display Device Including The Same
US10332466B2 (en) 2015-06-29 2019-06-25 Samsung Display Co., Ltd. Method of driving display panel and display apparatus for performing the same

Also Published As

Publication number Publication date
KR102066135B1 (en) 2020-01-15

Similar Documents

Publication Publication Date Title
JP2020003802A (en) Display device and driving method thereof
KR20150042371A (en) Display drive circuit, display device and portable terminal comprising thereof
US20080303771A1 (en) Display and two step driving method thereof
US11270652B2 (en) Display device, data driving circuit, and data driving method having offset data voltage
US9978326B2 (en) Liquid crystal display device and driving method thereof
US20120218316A1 (en) Lcd device and driving method thereof
KR20160081424A (en) Display Device and Driving Method for the Same
KR20160094469A (en) Display device
KR20160124995A (en) Data driving device and display device having the same
KR20110061745A (en) Driving circuit for liquid crystal display device and method for driving the same
KR20090127771A (en) Liquid crystal display device
KR102063348B1 (en) Gate drivier, organic light emitting display device using the same and method of driving the organic light emitting display device
KR20140076062A (en) Display device and driving method thereof
KR102007775B1 (en) Liquid crystal display device and driving method thereof
KR101958654B1 (en) Dot inversion type liquid crystal display device
KR102066135B1 (en) Liquid crystal display device and driving method thereof
KR20120066538A (en) Driving circuit for liquid crystal display device and method for driving the same
KR101907385B1 (en) Liquid crystal display device and method driving of the same
KR102202870B1 (en) Display device using drd type
US7791580B2 (en) Circuits and methods for generating a common voltage
KR101973405B1 (en) Liquid crystal display device
KR102525905B1 (en) Display device
KR20150135615A (en) Display device and method of driving the same
KR102450256B1 (en) Liquid Crystal Display
KR102298315B1 (en) Display Device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant