KR20140082174A - 반도체 메모리 장치 및 이를 이용한 동작 방법 - Google Patents

반도체 메모리 장치 및 이를 이용한 동작 방법 Download PDF

Info

Publication number
KR20140082174A
KR20140082174A KR1020120151738A KR20120151738A KR20140082174A KR 20140082174 A KR20140082174 A KR 20140082174A KR 1020120151738 A KR1020120151738 A KR 1020120151738A KR 20120151738 A KR20120151738 A KR 20120151738A KR 20140082174 A KR20140082174 A KR 20140082174A
Authority
KR
South Korea
Prior art keywords
delay
clock
locked loop
response
external
Prior art date
Application number
KR1020120151738A
Other languages
English (en)
Inventor
길찬기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020120151738A priority Critical patent/KR20140082174A/ko
Priority to US13/846,268 priority patent/US9373419B2/en
Publication of KR20140082174A publication Critical patent/KR20140082174A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G11C2029/3602—Pattern generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

외부 명령 및 외부 어드레스에 응답하여 테스트 데이터 및 지연 제어 신호를 생성하는 사용자 설정부, 상기 지연 제어 신호에 응답하여 지연 시간이 제어되는 리플리카를 구비한 지연 고정 루프 클럭 생성부, 및 상기 지연 고정 루프 클럭 생성부에서 출력되는 지연 고정 루프 클럭에 응답하여 상기 테스트 데이터를 출력하는 데이터 출력부를 포함한다.

Description

반도체 메모리 장치 및 이를 이용한 동작 방법{Semiconductor Memory Apparatus and Operating Method Using the same}
본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 이를 이용한 동작 방법에 관한 것이다.
반도체 메모리 장치는 입력된 데이터를 저장하고, 저장된 데이터를 출력하도록 구성된다. 이때, 반도체 메모리 장치는 반도체 메모리 장치의 외부에서 사용하는 외부 클럭의 위상과 동일한 위상의 클럭에 응답하여 저장된 데이터를 출력하도록 구성된다.
반도체 메모리 장치는 외부 클럭과 동일한 위상에 데이터를 출력하기 위하여 DLL(delay locked loop) 클럭을 생성한다.
일반적인 반도체 메모리 장치는 도 1과 같이, 지연부(10), 위상 비교부(20), 리플리카(30), 및 퓨즈부(40)를 포함한다.
상기 지연부(10)는 비교 신호(com_s)에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 외부 클럭(CLK_ext)을 지연시켜 DLL 클럭(CLK_dll)으로서 출력한다.
상기 위상 비교부(20)는 상기 외부 클럭(CLK_ext)과 피드백 클럭(CLK_fb)의 위상을 비교하여 상기 비교 신호(com_s)를 생성한다.
상기 리플리카(30)는 상기 DLL 클럭(CLK_dll)을 지연시켜 상기 피드백 클럭(CLK_fb)을 생성한다. 이때, 상기 리플리카(30)는 반도체 메모리 장치의 내부 지연 시간을 모델링한 지연 시간을 갖도록 구성된다.
상기 퓨즈부(40)는 상기 리플리카(30)의 지연 시간을 조절하기 위하여 복수개의 지연 제어 신호(DL_ctrl<0:n>)를 상기 리플리카(30)에 제공한다. 상기 퓨즈부(40)는 복수개의 퓨즈(미도시)를 포함하며, 각 퓨즈의 커팅 여하에 따라 상기 복수개의 지연 제어 신호(DL_ctrl<0:n>)를 생성한다.
상기 리플리카(30)는 설계시 최초로 지연 시간이 설정되고, 테스트시 최초 설정된 지연 시간을 다시 조절하여 퓨즈 커팅을 통해 지연 시간이 고정된다.
반도체 메모리 장치가 제조사에서 출하된 이후에는 상기 리플리카(30)의 지연 시간을 조절할 수 없다. 그러므로 사용자가 열악한 환경에서 반도체 메모리 장치를 사용할 경우 다시 리플리카(30)의 지연 시간은 조절될 필요가 있다.
본 발명은 리플리카의 지연 시간을 사용자가 다시 조절할 수 있는 반도체 메모리 장치 및 이를 이용한 동작 방법을 제공한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 외부 명령 및 외부 어드레스에 응답하여 테스트 데이터 및 지연 제어 신호를 생성하는 사용자 설정부, 상기 지연 제어 신호에 응답하여 지연 시간이 제어되는 리플리카를 구비한 지연 고정 루프 클럭 생성부, 및 상기 지연 고정 루프 클럭 생성부에서 출력되는 지연 고정 루프 클럭에 응답하여 상기 테스트 데이터를 출력하는 데이터 출력부를 포함한다.
본 발명의 실시예에 따른 반도체 메모리 장치를 이용한 동작 방법은 외부 명령을 입력하여 반도체 메모리 장치를 레지스터 세팅 모드로 진입시키는 단계, 외부 어드레스를 입력하여 설정용 레지스터에 테스트 데이터와 지연 제어 신호를 저장하는 단계, 상기 지연 제어 신호에 따라 리플리카의 지연 시간을 제어하여 지연 고정 루프 클럭의 위상을 제어하는 단계, 및 상기 지연 고정 루프의 클럭에 응답하여 상기 테스트 데이터를 출력하고, 출력된 상기 테스트 데이터와 외부 클럭의 위상을 비교하는 단계를 포함한다.
본 발명에 따른 반도체 메모리 장치 및 이를 이용한 동작 방법은 사용자가 리플리카의 지연 시간을 조절할 수 있어, 어떠한 환경에서도 반도체 메모리 장치가 정상적으로 동작할 수 있고, 사용자가 원하는 동작을 수행할 수 있다.
도 1은 일반적인 반도체 메모리 장치의 구성도,
도 2는 본 발명의 실시예에 따른 반도체 메모리 장치의 구성도이다.
본 발명의 실시예에 따른 반도체 메모리 장치는 도 2에 도시된 바와 같이, 지연 고정 루프 클럭 생성부(100), 사용자 설정부(200), 및 데이터 출력부(300)를 포함한다.
상기 지연 고정 루프 클럭 생성부(100)는 지연 제어 신호(DL_ctrl<0:n>)에 응답하여 지연 시간이 제어되는 리플리카(130)를 구비한다.
상기 지연 고정 루프 클럭 생성부(100)는 지연부(110), 위상 비교부(120), 및 상기 리플리카(130)를 포함한다.
상기 지연부(110)는 비교 신호(com_s)에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 외부 클럭(CLK_ext)을 지연시켜 지연 고정 루프 클럭(CLK_dll)을 생성한다.
상기 위상 비교부(120)는 상기 외부 클럭(CLK_ext)과 피드백 클럭(CLK_fb)의 위상을 비교하여 상기 비교 신호(com_s)를 생성한다.
상기 리플리카(130)는 상기 지연 제어 신호(DL_ctrl<0:n>)에 응답하여 지연 시간이 결정되고, 결정된 지연 시간으로 상기 지연 고정 루프 클럭(CLK_dll)을 지연시켜 상기 피드백 클럭(CLK_fb)을 생성한다.
상기 사용자 설정부(200)는 외부 명령(CMD_ext) 및 외부 어드레스(ADD_ext)에 응답하여 테스트 데이터(test_data<0:m>) 및 상기 지연 제어 신호(DL_ctrl<0:n>)를 생성한다.
상기 사용자 설정부(200)는 외부 신호 처리부(210), 모드 레지스터 셋(220), 및 설정용 레지스터(230)을 포함한다.
상기 외부 신호 처리부(210)는 상기 외부 명령(CMD_ext)에 응답하여 모드 레지스터 셋 모드 명령(MRS_cmd)을 생성하고, 상기 외부 어드레스(ADD_ext)를 버퍼링하여 설정 어드레스(ADD_set)를 생성한다. 이때, 상기 외부 신호 처리부(210)는 상기 외부 명령(CMD_ext)을 디코딩하는 디코더와 상기 외부 어드레스(ADD_ext)를 버퍼링하는 버퍼를 포함할 수 있다.
상기 모드 레지스터 셋(220)은 상기 모드 레지스터 셋 모드 명령(MRS_cmd)에 응답하여 레지스터 세팅 모드 신호(MPR_mode)를 생성한다.
상기 설정용 레지스터(230)는 상기 레지스터 세팅 모드 신호(MPR_mode)에 응답하여 상기 설정 어드레스(ADD_set)를 상기 테스트 데이터(test_data<0:m>)로 저장하고, 상기 설정 어드레스(ADD_set)를 상기 지연 제어 신호(DL_ctrl<0:n>)로 저장한다.
상기 데이터 출력부(300)는 상기 지연 고정 루프 클럭(CLK_dll)에 응답하여 상기 테스트 데이터(test_data<0:m>)를 출력한다. 예를 들어, 상기 데이터 출력부(300)는 상기 레지스터 세팅 모드 신호(MPR_mode)에 응답하여 뱅크(미도시)에 저장된 저장 데이터(Data_sa<0:m>)를 상기 지연 고정 루프 클럭(CLK_dll)에 응답하여 출력 데이터(Data_out)로서 출력하거나, 상기 테스트 데이터(test_data<0:m>)를 상기 지연 고정 루프 클럭(CLK_dll)에 응답하여 상기 출력 데이터(Data_out)로서 출력한다. 즉, 상기 데이터 출력부(300)는 상기 레지스터 세팅 모드 신호(MPR_mode)가 디스에이블되면 상기 저장 데이터(Data_sa<0:m>)를 상기 지연 고정 루프 클럭(CLK_dll)에 동기시켜 상기 출력 데이터(Data_out)로서 출력하고, 상기 레지스터 세팅 모드 신호(MPR_mode)가 인에이블되면 상기 테스트 데이터(test_data<0:m>)를 상기 지연 고정 루프 클럭(CLK_dll)에 동기시켜 상기 출력 데이터(Data_out)로서 출력한다.
이와 같이 구성된 반도체 메모리 장치의 동작을 설명하면 다음과 같다.
첫번째는 사용자가 리플리카(130)의 지연 시간을 제어하는 동작이다.
외부 신호 처리부(210)는 외부 명령(CMD_ext)에 응답하여 모드 레지스터 셋 모드 명령(MRS_cmd)를 생성하고, 외부 어드레스(ADD_ext)를 버퍼링하여 설정 어드레스(ADD_set)로서 출력한다.
모드 레지스터 셋(220)은 상기 모드 레지스터 셋 모드 명령(MRS_cmd)이 입력되면 레지스터 세팅 모드 신호(MPR_mode)를 인에이블시킨다.
설정용 레지스터(230)는 상기 레지스터 세팅 모드 신호(MPR_mode)가 인에이블되면 상기 설정 어드레스(ADD_set)를 지연 제어 신호(DL_ctrl<0:n>), 및 테스트 데이터(test_data<0:m>)로서 저장한다.
리플리카(130)는 상기 지연 제어 신호(DL_ctrl<0:n>)에 따른 지연 시간으로 지연 고정 루프 클럭(CLK_dll)을 지연시켜 피드백 클럭(CLK_fb)으로서 출력한다.
위상 비교부(120)는 외부 클럭(CLK_ext)과 상기 피드백 클럭(CLK_fb)의 위상을 비교하여 비교 신호(com_s)를 생성한다.
지연부(110)는 상기 비교 신호(com_s)에 따른 지연 시간으로 상기 외부 클럭(CLK_ext)을 지연시켜 상기 지연 고정 루프 클럭(CLK_dll)을 생성한다.
데이터 출력부(300)는 상기 레지스터 세팅 모드 신호(MPR_mode)가 인에이블되면 상기 테스트 데이터(test_data<0:m>)를 상기 지연 고정 루프 클럭(CLK_dll)에 동기시켜 출력 데이터(Data_out)로서 출력한다.
두번째는 사용자가 상기 리플리카(130)의 지연 시간을 설정한 이후의 동작이다.
상기 외부 신호 처리부(210) 및 상기 모드 레지스터 셋(220)은 상기 외부 명령(CMD_ext)에 응답하여 상기 레지스터 세팅 모드 신호(MPR_mode)를 디스에이블시킨다.
상기 설정용 레지스터(230)는 상기 지연 제어 신호(DL_ctrl<0:n>)를 저장하므로, 상기 레지스터 세팅 모드 신호(MPR_mode)가 디스에이블되어도 상기 지연 제어 신호(DL_ctrl<0:n>)의 신호 값은 유지된다.
상기 리플리카(130)는 저장된 상기 지연 제어 신호(DL_ctrl<0:n>)에 해당하는 지연 시간을 가지게 되고, 상기 지연 고정 루프 클럭(CLK_dll)을 지연시켜 상기 피드백 클럭(CLK_fb)으로서 출력한다.
상기 데이터 출력부(300)는 상기 레지스터 세팅 모드 신호(MPR_mode)가 디스에이블되면 상기 저장 데이터(Data_sa<0:m>)를 상기 지연 고정 루프 클럭(CLK_dll)에 동기시켜 출력한다.
세번째는 사용자가 상기 리플리카(130)의 지연 시간을 설정하는 방법에 관한 것이다.
사용자는 외부 명령(CMD_ext)을 입력하여 모드 레지스터 셋(220)에서 레지스터 모드 세팅 신호(MPR_mode)를 인에이블시켜 반도체 메모리 장치가 레지스터 모드 세팅 모드로 진입하도록 한다.
사용자는 외부 어드레스(ADD_ext)를 입력하여 설정용 레지스터(230)에 지연 제어 신호(DL_ctrl<0:n>) 및 테스트 데이터(test_data<0:m>)를 저장한다.
저장된 상기 지연 제어 신호(DL_ctrl<0:n>)에 따라 상기 리플리카(130)의 지연시간이 가변된다. 상기 리플리카(130)의 지연 시간이 가변되면 지연 고정 루프 클럭 생성부(100)에서 생성하는 지연 고정 루프 클럭(CLK_dll)의 위상이 가변된다. 즉, 사용자는 상기 지연 제어 신호(DL_ctrl<0:n>)의 값을 가변시키고, 상기 리플리카(130)의 지연 시간을 제어하여 상기 지연 고정 루프 클럭(CLK_dll)의 위상을 제어한다
상기 지연 고정 루프 클럭(CLK_dll)에 동기된 상기 테스트 데이터(test_data)가 출력 데이터(Data_out)로서 출력된다.
사용자는 외부 클럭(CLK_ext)과 상기 출력 데이터(Data_out)의 위상을 비교한다. 이때, 상기 외부 클럭(CLK_ext)과 상기 출력 클럭(Data_out)의 위상이 다를 경우 다시 상기 외부 어드레스(ADD_ext)를 입력하여 상기 설정용 레지스터(230)에 상기 테스트 데이터(test_data<0:m>)와 상기 지연 제어 신호(DL_ctrl<0:n>)를 저장한다. 저장된 지연 제어 신호(DL_ctrl)에 따라 상기 리플리카(130)의 지연 시간을 가변되고, 이에 따라 상기 지연 고정 루프 클럭(CLK_dll)의 위상도 가변된다. 상기 지연 고정 루프 클럭(CLK_dll)에 상기 테스트 데이터(test_data<0:m>)를 동기시켜 상기 출력 데이터(Data_out)로서 출력한다.
상기 테스트 데이터(test_data<0:m>)와 상기 외부 클럭(CLK_ext)의 위상이 동일해질 때까지 반복한다.
본 발명에 따른 반도체 메모리 장치 및 이를 이용한 리플리카 지연 시간 설정 방법은 퓨즈 커팅에 따라 고정된 지연 시간을 갖는 리플리카를 포함하는 일반적인 반도체 메모리 장치와는 달리 리플리카의 지연 시간을 사용자가 제어할 수 있어, 어떠한 환경에서도 반도체 메모리 장치가 정상적으로 동작할 수 있고, 사용자가 원하는 동작을 수행할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (8)

  1. 외부 명령 및 외부 어드레스에 응답하여 테스트 데이터 및 지연 제어 신호를 생성하는 사용자 설정부;
    상기 지연 제어 신호에 응답하여 지연 시간이 제어되는 리플리카를 구비한 지연 고정 루프 클럭 생성부; 및
    상기 지연 고정 루프 클럭 생성부에서 출력되는 지연 고정 루프 클럭에 응답하여 상기 테스트 데이터를 출력하는 데이터 출력부를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 사용자 설정부는
    상기 외부 명령에 응답하여 모드 레지스터 셋 모드 명령을 생성하고, 상기 외부 어드레스를 버퍼링하여 설정 어드레스를 생성하는 외부 신호 처리부,
    상기 모드 레지스터 셋 모드 명령에 응답하여 레지스터 세팅 모드 신호를 생성하는 모드 레지스터 셋, 및
    상기 레지스터 세팅 모드 신호에 응답하여 상기 설정 어드레스를 상기 테스트 데이터로서 저장하여 출력하고, 상기 설정 어드레스를 상기 지연 제어 신호로서 저장하여 출력하는 설정용 레지스터를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 지연 고정 루프 클럭 생성부는
    비교 신호에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 외부 클럭을 지연시켜 상기 지연 고정 루프 클럭을 생성하는 지연부,
    상기 외부 클럭과 피드백 클럭의 위상을 비교하여 상기 비교 신호를 생성하는 위상 비교부, 및
    상기 지연 제어 신호에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 지연 고정 루프 클럭을 지연시켜 상기 피드백 클럭으로서 출력하는 상기 리플리카를 포함하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 2 항에 있어서,
    상기 데이터 출력부는
    상기 레지스터 세팅 모드 신호에 응답하여 뱅크에 저장된 저장 데이터를 상기 지연 고정 루프 클럭에 응답하여 출력하거나, 상기 테스트 데이터를 상기 지연 고정 루프 클럭에 응답하여 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4 항에 있어서,
    상기 데이터 출력부는
    상기 레지스터 세팅 모드 신호가 디스에이블되면 상기 저장 데이터를 상기 지연 고정 루프 클럭에 동기시켜 출력하고,
    상기 레지스터 세팅 모드 신호가 인에이블되면 상기 테스트 데이터를 상기 지연 고정 루프 클럭에 동기시켜 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 외부 명령을 입력하여 반도체 메모리 장치를 레지스터 세팅 모드로 진입시키는 단계;
    외부 어드레스를 입력하여 설정용 레지스터에 테스트 데이터와 지연 제어 신호를 저장하는 단계;
    상기 지연 제어 신호에 따라 리플리카의 지연 시간을 제어하여 지연 고정 루프 클럭의 위상을 제어하는 단계; 및
    상기 지연 고정 루프의 클럭에 응답하여 상기 테스트 데이터를 출력하고, 출력된 상기 테스트 데이터와 외부 클럭의 위상을 비교하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  7. 제 6 항에 있어서,
    상기 지연 고정 루프의 클럭의 위상을 제어하는 단계는
    비교 신호에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 외부 클럭을 지연시켜 상기 지연 고정 루프 클럭을 생성하는 단계,
    상기 외부 클럭과 피드백 클럭의 위상을 비교하여 상기 비교 신호를 생성하는 단계, 및
    상기 지연 제어 신호에 응답하여 지연 시간을 결정하고, 결정된 지연 시간으로 상기 지연 고정 루프 클럭을 지연시켜 상기 피드백 클럭을 생성하는 단계를 포함하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  8. 제 6 항에 있어서,
    상기 테스트 데이터와 외부 클럭의 위상을 비교하는 단계 이후,
    상기 테스트 데이터와 상기 외부 클럭의 위상이 다르면,
    다시 상기 외부 어드레스를 입력하여 상기 설정용 레지스터에 상기 테스트 데이터와 상기 지연 제어 신호를 저장하는 단계,
    상기 지연 제어 신호에 따라 상기 리플리카의 지연 시간을 제어하여 상기 지연 고정 루프 클럭의 위상을 제어하는 단계, 및
    상기 지연 고정 루프의 클럭에 응답하여 상기 테스트 데이터를 출력하고, 출력된 상기 테스트 데이터와 외부 클럭의 위상을 비교하는 단계를 반복적으로 수행하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
KR1020120151738A 2012-12-24 2012-12-24 반도체 메모리 장치 및 이를 이용한 동작 방법 KR20140082174A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120151738A KR20140082174A (ko) 2012-12-24 2012-12-24 반도체 메모리 장치 및 이를 이용한 동작 방법
US13/846,268 US9373419B2 (en) 2012-12-24 2013-03-18 Semiconductor memory apparatus and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120151738A KR20140082174A (ko) 2012-12-24 2012-12-24 반도체 메모리 장치 및 이를 이용한 동작 방법

Publications (1)

Publication Number Publication Date
KR20140082174A true KR20140082174A (ko) 2014-07-02

Family

ID=50976174

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120151738A KR20140082174A (ko) 2012-12-24 2012-12-24 반도체 메모리 장치 및 이를 이용한 동작 방법

Country Status (2)

Country Link
US (1) US9373419B2 (ko)
KR (1) KR20140082174A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190026232A (ko) * 2017-09-04 2019-03-13 에스케이하이닉스 주식회사 레지스터를 포함하는 전자장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5933379A (en) * 1996-11-18 1999-08-03 Samsung Electronics, Co., Ltd. Method and circuit for testing a semiconductor memory device operating at high frequency
JP2000306399A (ja) * 1999-04-22 2000-11-02 Mitsubishi Electric Corp 半導体装置
US6476652B1 (en) * 1999-11-01 2002-11-05 Hynix Semiconductor Inc. Delay locked loop for use in synchronous dynamic random access memory
JP2002230972A (ja) * 2001-02-06 2002-08-16 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2002358796A (ja) * 2001-05-30 2002-12-13 Mitsubishi Electric Corp 半導体装置
KR100482736B1 (ko) 2002-09-12 2005-04-14 주식회사 하이닉스반도체 지연고정루프의 지연 모델 및 그의 튜닝 방법
KR100518571B1 (ko) * 2003-05-12 2005-10-04 삼성전자주식회사 지연동기루프를 내장하는 반도체 장치 및 그 테스트 방법
US7202714B2 (en) * 2003-05-12 2007-04-10 Samsung Electronics Co., Ltd. Amplifier circuit with output delay selectively changed according to common mode voltage level, associated replica delay circuit and internal clock generator
KR20050067544A (ko) 2003-12-29 2005-07-05 주식회사 하이닉스반도체 테스트 모드에서 지연고정클럭의 튜닝이 가능한지연고정루프
JP3953041B2 (ja) * 2004-03-31 2007-08-01 日本電気株式会社 出力バッファ回路および半導体集積回路
KR100613059B1 (ko) * 2004-04-20 2006-08-16 주식회사 하이닉스반도체 지연 동기 루프
KR100546135B1 (ko) * 2004-05-17 2006-01-24 주식회사 하이닉스반도체 지연 고정 루프를 포함하는 메모리 장치
JP4879555B2 (ja) * 2005-10-24 2012-02-22 エルピーダメモリ株式会社 Ｄｌｌ回路及びこれらを備えた半導体装置
KR100665232B1 (ko) * 2005-12-26 2007-01-09 삼성전자주식회사 동기식 반도체 메모리 장치
KR100910853B1 (ko) * 2007-03-29 2009-08-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR100907002B1 (ko) * 2007-07-12 2009-07-08 주식회사 하이닉스반도체 지연 동기 루프 및 그의 제어 방법
KR101145316B1 (ko) * 2009-12-28 2012-05-14 에스케이하이닉스 주식회사 반도체 장치 및 그의 동작 방법
KR101138833B1 (ko) * 2010-05-27 2012-05-11 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동 방법
JP5600049B2 (ja) * 2010-11-11 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
KR101194380B1 (ko) * 2011-04-21 2012-10-25 에스케이하이닉스 주식회사 지연 조절 회로 및 이를 포함하는 반도체 메모리 장치
JP2012252733A (ja) * 2011-05-31 2012-12-20 Elpida Memory Inc 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190026232A (ko) * 2017-09-04 2019-03-13 에스케이하이닉스 주식회사 레지스터를 포함하는 전자장치

Also Published As

Publication number Publication date
US9373419B2 (en) 2016-06-21
US20140181588A1 (en) 2014-06-26

Similar Documents

Publication Publication Date Title
TW577087B (en) Register controlled DLL for reducing current consumption
JP4764270B2 (ja) ロックフェイル防止のための遅延固定ループクロックの生成方法及びその装置
US7414446B2 (en) DLL circuit of semiconductor memory apparatus and method of delaying and locking clock in semiconductor memory apparatus
US7368964B2 (en) Delay locked loop in semiconductor memory device and method for generating divided clock therein
KR102534241B1 (ko) 위상 감지 회로, 이를 포함하는 클럭 생성 회로 및 반도체 장치
KR20070079185A (ko) 반도체 장치의 지연동기루프 회로 및 지연동기루프제어방법
KR100857450B1 (ko) 반도체 메모리 장치의 출력 인에이블 신호 생성 회로 및방법
KR20110080406A (ko) 지연동기루프 회로, 이를 포함하는 반도체 장치 및 메모리 시스템
KR20100133656A (ko) 반도체 메모리 장치 및 출력 인에이블 신호 생성 방법
US8704561B2 (en) Delay locked loop
KR101625635B1 (ko) 전류 소모를 줄일 수 있는 클럭 신호 발생 회로, 및 이를 포함하는 반도체 장치
KR20150005366A (ko) 반도체장치 및 반도체시스템
KR100811276B1 (ko) 지연고정루프회로
KR100839499B1 (ko) 딜레이 제어 장치 및 방법
KR100881401B1 (ko) 클럭 동기화 회로 및 클럭 동기화 방법
KR20140029584A (ko) 반도체 장치
KR20100081035A (ko) 전력 소모를 줄일 수 있는 클럭 신호 발생 회로
US8598927B2 (en) Internal clock generator and operating method thereof
US20150338456A1 (en) Semiconductor apparatus
KR20140082174A (ko) 반도체 메모리 장치 및 이를 이용한 동작 방법
KR102099406B1 (ko) 반도체 장치
KR20030087743A (ko) 비트 구성에 상관없이 데이터 출력시간이 일정한 동기식반도체 장치 및 데이터 출력시간 조절 방법
US7495486B2 (en) Semiconductor memory device
KR102135426B1 (ko) 반도체 장치의 동작 모드 설정 회로 및 이를 이용한 데이터 처리 시스템
KR100892636B1 (ko) 반도체 집적 회로의 클럭 제어 장치 및 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid