KR20140078142A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20140078142A
KR20140078142A KR1020120147163A KR20120147163A KR20140078142A KR 20140078142 A KR20140078142 A KR 20140078142A KR 1020120147163 A KR1020120147163 A KR 1020120147163A KR 20120147163 A KR20120147163 A KR 20120147163A KR 20140078142 A KR20140078142 A KR 20140078142A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
light
emitting device
graphene
Prior art date
Application number
KR1020120147163A
Other languages
English (en)
Inventor
김지현
김병재
Original Assignee
엘지이노텍 주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 고려대학교 산학협력단 filed Critical 엘지이노텍 주식회사
Priority to KR1020120147163A priority Critical patent/KR20140078142A/ko
Publication of KR20140078142A publication Critical patent/KR20140078142A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층을 포함하는 발광 구조물, 상기 제2 반도체층 상에 배치되는 그래핀층, 상기 그래핀층의 일 영역 상에 배치되는 전극, 및 상기 그래핀층의 다른 일 영역 상에 배치되는 산화 방지층을 포함한다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
발광 소자(Light Emitting Device:LED)는 질화갈륨(GaN)계 화합물 반도체로 만들어진 다이오드에 전류가 흐를 때 전자와 정공이 결합하면서 빛을 발하는 현상을 이용한 소자로서, 광소자 및 고출력 전자 소자 개발 분야에서 큰 주목을 받고 있다. 이러한 발광 소자는 광을 투과시켜 화상을 형성하거나 전력을 생성하므로 광을 투과시킬 수 있는 투명 전극이 필수적인 구성요소로 사용되고 있다.
투명 전극으로는 ITO(Indium Tin Oxide)가 보편적으로 사용되고 있다. ITO는 가시광선에 대한 투과도가 양호하지만, 인듐의 소비량이 많아짐에 따라 가격이 높아져 가격 경쟁력이 떨어지는 단점이 있다.
다만 ITO는 UV에 대해서는 투과도가 낮기 때문에 UV LED에서는 투명 전극으로 ITO를 사용하기 어렵다.
이러한 ITO 투명 전극을 대체하기 위한 투명 전극으로써 그래핀(Graphene)을 이용한 투명 전극에 대한 연구가 다 각도로 이루어지고 있다. 그래핀은 가시광선 영역뿐만 아니라 자외선 영역에서도 투과도가 높고, ITO와는 달리 매우 얇은 두께로 전극을 구현할 수 있다. 다만 그래핀의 투명 전극으로의 활용에는 산화라는 문제점이 존재할 수 있다.
실시 예는 산화로 인한 그래핀층의 두께가 감소하는 것을 방지하고, 발광 면적이 감소하는 것을 방지할 수 있는 발광 소자를 제공한다.
실시 예는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층을 포함하는 발광 구조물; 상기 제2 반도체층 상에 배치되는 그래핀층; 상기 그래핀층의 일 영역 상에 배치되는 전극; 및 상기 그래핀층의 다른 일 영역 상에 배치되는 산화 방지층을 포함한다.
상기 산화 방지층은 투광성 절연층일 수 있다. 상기 산화 방지층은 실리콘 질화물 또는 실리콘 산화물일 수 있다. 상기 그래핀층은 단일 또는 복수의 층일 수 있다. 상기 산화 방지층은 상기 그래핀층의 측면을 덮을 수 있다. 상기 산화 방지층의 두께는 10nm ~ 100nm일 수 있다. 상기 발광 소자는 200nm ~ 375nm의 파장을 갖는 빛을 발생할 수 있다.
실시 예는 산화로 인한 그래핀층의 두께가 감소하는 것을 방지하고, 발광 면적이 감소하는 것을 방지할 수 있다.
도 1은 실시 예에 따른 발광 소자의 사시도를 나타낸다.
도 2는 도 1에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 3은 산화 방지층이 없는 발광 소자의 그래핀층의 산화를 나타낸다.
도 4는 실시 예에 따른 산화 방지층의 역할을 나타낸다.
도 5a는 전류 주입 직후의 산화 방지층이 없는 발광 소자의 전기 루미네선스 이미지를 나타낸다.
도 5b는 연속 전류를 30초 동안 주입한 이후의 산화 방지층이 없는 발광 소자의 전기 루미네선스 이미지를 나타낸다.
도 6은 전류 주입 경과에 따른 산화 방지층이 없는 발광 소자의 전류-전압 특성을 나타낸다.
도 7은 산화 방지층이 없는 발광 소자에 대한 라만 스펙트러를 나타낸다
도 8a는 전류 주입 직후의 실시 예에 따른 발광 소자의 전기 루미네선스 이미지를 나타낸다.
도 8b는 연속 전류를 120초 동안 주입한 후의 발광 소자의 전기 루미네선스 이미지를 나타낸다.
도 9는 전류 주입 직후 및 전류 주입 후 일정 시간 경과 후의 실시 예에 따른 발광 소자의 전류-전압 특성을 나타낸다.
도 10은 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 11은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 13은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 14는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 설명한다.
도 1은 실시 예에 따른 발광 소자의 사시도를 나타내고, 도 2는 도 1에 도시된 발광 소자의 AB 방향의 단면도를 나타낸다.
도 1 및 도 2를 참조하면, 발광 소자(100)는 기판(110), 버퍼층(115), 발광 구조물(120), 그래핀층(130), 제1 전극(142), 제2 전극(144), 및 산화 방지층(150)을 포함할 수 있다.
기판(110)은 반도체 물질 성장에 적합한 물질, 캐리어 웨이퍼로 형성될 수 있다. 또한 기판(110)은 열 전도성이 뛰어난 물질로 형성될 수 있으며, 전도성 기판 또는 절연성 기판일 수 있다.
또한, 기판(110)은 투광성을 갖는 물질로 이루어질 수도 있으며, 발광 구조물(120)의 휨을 가져오지 않으면서, 스크라이빙(scribing) 공정 및 브레이킹(breading) 공정을 통해 별개의 칩으로 잘 분리시키기 위한 정도의 기계적 강도를 가질 수 있다.
예컨대, 기판(110)은 사파이어(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, GaAs, Ge 중 적어도 하나를 포함하는 물질일 수 있다. 이러한 기판(110)의 상면에는 광추출을 향상시키기 위하여 요철 패턴(미도시)이 형성될 수 있다.
버퍼층(115)은 기판(110)과 발광 구조물(120) 사이에 배치될 수 있다. 버퍼층(115)은 기판(110)과 발광 구조물(120) 사이의 격자 상수의 차이에 의한 격자 부정합을 완화할 수 있다.
버퍼층(115)은 3족 내지 5족 원소를 포함하는 질화물 반도체일 수 있다. 예컨대 버퍼층(115)은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층(115)은 단일층 또는 다층 구조일 수 있으며, 2족 원소 또는 4족 원소가 불순물로 도핑될 수도 있다.
발광 구조물(120)은 기판(110) 상에 배치될 수 있으며, 제1 반도체층(122), 제2 반도체층(126), 및 제1 반도체층(122)과 제2 반도체층(126) 사이에 위치하는 활성층(124)을 포함할 수 있다. 제1 반도체층(122)과 제2 반도체층(126)은 서로 다른 도전형일 수 있다.
발광 구조물(120)은 200nm ~ 375nm의 UV 파장대의 빛을 발생할 수 있다.
제1 반도체층(122)은 3족 내지 5족 원소의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트가 도핑될 수 있다. 제1 반도체층(122)은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나를 포함할 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다. 제1 반도체층(122)은 단층 또는 다층 구조를 가질 수 있으며, 이에 대해 한정하지는 않는다.
활성층(124)은 단일 우물 구조(Double Hetero Structure), 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(MQW:Multi Quantum Well) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 활성층(124)은 3족 내지 5족 원소의 화합물 반도체일 수 있으며, 적어도 한 쌍의 우물층과 장벽층을 포함할 수 있다.
예를 들면 활성층(124)은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs),/AlGaAs, GaP(InGaP)/AlGaP 중 적어도 하나를 포함하는 페어(pair) 구조를 가질 수 있으나 이에 한정되지는 않는다. 우물층은 장벽층보다 작은 에너지 밴드 갭을 갖는 물질로 이루어질 수 있다.
제2 반도체층(126)은 3족 내지 5족 원소의 화합물 반도체로 구현될 수 있으며, 예를 들어 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질, 예컨대 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 어느 하나를 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
상술한 설명에서는 제1 반도체층(122)이 n형 반도체층을 포함하고, 제2 반도체층(126)이 p형 반도체층을 포함하는 것을 예시하였으나, 실시 예가 이에 한정되는 것은 아니다. 제1 반도체층(122)이 p형 반도체층을 포함할 수 있고, 제2 반도체층(126)이 n형 반도체층을 포함할 수도 있다.
또한 제2 반도체층(126) 아래에 n형 또는 p형 반도체층이 배치될 수도 있다. 이에 따라 발광 구조물(120)은 np, pn, npn, 또는 pnp 접합 구조 중 적어도 하나를 포함할 수 있다. 또한 제1 반도체층(122) 및 제2 반도체층(126) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉 발광 구조물(120)의 구조는 다양하게 변형될 수 있다.
그래핀층(130)은 제2 반도체층(126) 상에 배치될 수 있다.
그래핀층(130)은 탄소(C)가 벌집 모양의 육각형 그물처럼 배열된 평면으로 단일층의 원자 구조를 가질 수 있다. 그래핀층(130)을 이루는 탄소 원자 하나하나는 이웃한 탄소와 전자 한 쌍 반을 공유하여 결합한다. 한 쌍의 전자가 탄소와 탄소 사이를 견고하게 연결시켜주는 동안 결합에 참여하지 않은 전자들은 그래핀층(130) 내에서 쉽게 움직일 수 있다. 그래핀층(130)은 얇고 투명하며, 화학적으로 안정성이 높은 탄소로 구성되어 있기 때문에 전기 전도성이 뛰어나고, 높은 투광성을 가질 수 있다. 예컨대, 그래핀층은 실리콘층보다 전기 전도도가 100배 이상 높을 수 있다.
그래핀층(130)의 두께는 0.1nm ~ 10nm일 수 있다. 그래핀층(130)의 두께가 0.1nm 미만일 경우에는 전기 전도도가 감소할 수 있고, 그래핀층(130)의 두께가 10nm초과할 경우에는 광투광성이 낮아질 수 있기 때문이다.
그래핀층(130)은 금속 박막 상에 그래핀층을 증착하여 형성할 수 있다. 이때 금속 박막은 구리(Cu), 니켈(Ni), 팔라듐(Pd), 및 알루미늄(Al)으로 이루어진 군에서 선택된 어느 하나일 수 있다. 예컨대, 전자빔 증착(e-beam ecaportion), 열증착(thermal evaportion), 또는 스퍼터링(sputtering)에 의하여 발광 구조물(120) 상에 금속 박막을 형성하고, CVD(Chemical Vapor Deposition)를 이용하여 금속 박막 상에 그래핀을 형성할 수 있다. 그리고 습식 식각을 통하여 금속 박막을 제거하여 그래핀을 발광 구조물(120)로 전사할 수 있다.
제1 전극(142)은 제1 반도체층(122) 상에 배치될 수 있고, 제2 전극(144)은 그래핀층(130) 상에 배치될 수 있다.
예컨대, 발광 구조물(120)의 제1 반도체층(122)의 일 영역은 노출될 수 있다. 발광 구조물(120)은 제2 반도체층(126), 활성층(124), 및 제1 반도체층(122)의 일 부분이 식각되어 제1 반도체층(122)의 일 영역이 노출될 수 있으며, 제1 전극(142)는 노출되는 제1 반도체층(122)의 일 영역 상에 위치할 수 있다. 제1 전극(142)는 제1 반도체층(122)과 오믹 접촉(ohmic contact)할 수 있다.
제2 전극(144)은 그래핀층(130)의 상부면의 제1 영역(S1) 상에 배치될 수 있다. 제2 전극(144)는 그래핀층(130)과 오믹 접촉할 수 있다.
제1 전극(142) 및 제2 전극(144)은 오믹 특성을 가질 수 있는 반사 전극 재료, 예컨대, Mg, Zn, Al, Ag, Ni, Cr, Ti, Pd, Ir, Sn, Ru, Pt, Au, Hf 중 적어도 어느 하나를 포함할 수 있으며, 단층 또는 복수의 층들로 이루어질 수 있다.
산화 방지층(150)은 그래핀층(130) 상부면의 제2 영역(S2) 상에 배치되며, 그래핀층(130)이 산화되는 것을 방지한다. 산화 방지층(150)은 제2 전극(144)이 위치하는 제1 영역(S1)을 제외한 그래핀층(130) 상부면의 나머지 영역인 제2 영역(S2)을 덮을 수 있다.
산화 방지층(150)은 투광성 절연 물질일 수 있다. 예컨대, 산화 방지층(150)은 실리콘 질화물(예컨대, SixNy(x,y> 1인 자연수)), 또는 실리콘 산화물(예컨대, SixOy(x, y> 1인 자연수))일 수 있다. 예컨대, 산화 방지층(150)은 SiO2, SiOy, SiOxNy, Si3N4, Al2O3 중 적어도 하나일 수 있다. 산화 방지층(150)은 단층 또는 복수의 층으로 구성될 수 있다.
산화 방지층(150)의 두께는 10nm ~ 100nm일 수 있다. 산화 방지층(150)의 두께가 10nm 미만일 경우 산화 방지 역할을 할 수 없고, 산화 방지층(150)의 두께가 100nm를 초과할 경우 광 흡수에 의한 광 손실이 크기 때문이다.
도 3은 산화 방지층이 없는 발광 소자의 그래핀층의 산화를 나타내고, 도 4는 실시 예에 따른 산화 방지층의 역할을 나타낸다. 도 3을 참조하면, 산화 방지층이 없을 경우 산소와 접촉하는 그래핀층(130)의 표면은 산화 반응을 통하여 CO 또는 CO2로 변환될 수 있다.
그러나 도 4를 참조하면, 실시 예는 산화 방지층(150)이 그래핀층(130)과 산소의 접촉을 막아 그래핀층(130)의 표면이 산화되는 것을 방지할 수 있다.
도 5a는 전류 주입 직후의 산화 방지층이 없는 발광 소자의 전기 루미네선스(electroluminescence) 이미지를 나타내고, 도 5b는 연속 전류를 30초 동안 주입한 이후의 산화 방지층이 없는 발광 소자의 전기 루미네선스 이미지를 나타낸다.
도 5a 및 도 5b를 참조하면, 산화 방지층이 없는 발광 소자는 전류 주입 후 시간이 경과할수록 빛을 방출하는 그래핀의 면적이 급격이 줄어드는 것을 알 수 있다. 산화에 의하여 그래핀층은 두께가 감소하며, 두께가 감소한 그래핀층은 높은 시트 저항(sheet resistance) 또는 손상(damage) 때문에 발광하지 않을 수 있다. 산화는 그래핀층의 에지(edge) 또는 결함(defect)부터 일어나기 때문에, 발광 소자의 에지 부분 또는 결함 부분에서부터 비발광이 일어날 수 있다.
도 6은 전류 주입 경과에 따른 산화 방지층이 없는 발광 소자의 전류-전압 특성을 나타낸다. g1은 전류 주입 직후의 전류-전압 특성을 나타내고, g2는 전류 주입 후 30초 경과 후의 전류-전압 특성을 나타낸다.
도 6을 참조하면, 순방향 바이어스 전압(forward bias voltage)이 8V 이상인 영역에서, 전류 주입 직후의 산화 방지층이 없는 발광 소자의 전류-전압 특성(g1)에 비하여, 전류 주입 후 30초 경과 후의 산화 방지층이 없는 발광 소자의 전류-전압 특성(g2)이 현저히 감소함을 알 수 있다.
도 7은 산화 방지층이 없는 발광 소자에 대한 라만 스펙트러(Raman spectra)를 나타낸다. f1은 전류 주입 직후의 라만 스펙트럼을 나타내고, f2는 연속 전류 주입을 30초 동안 한 경우의 라만 스펙트럼을 나타내고, f3는 펄스 전류 주입을 30초 동안 한 경우의 라만 스펙트럼을 나타낸다.
도 7을 참조하면, f1에서 f2로의 라만 스펙트럼의 변화는 산화 현상에 의해 그래핀층의 두께가 감소한 것을 증명할 수 있다. f1, f2, 및 f3 각각에서 나타나는 2개의 메인 피크(main peak), 예컨대, 제1 메인 피크(P11, P12, P13)와 제2 메인 피크(P21,P22,P23)의 비율로 두께를 측정할 수 있다. f1의 제2 메인 피크(P21)에 비하여 f2 및 f3 각각에서의 제2 메인 피크(P22, P23)가 증가하는데, 이것으로 그래핀층의 두께가 감소하는 것을 알 수 있다.
도 7에 도시된 바와 같이, 전류 주입 형태(예컨대, pulsed current, 또는 continuous current)에 따라 그래핀에 가해지는 열 혹은 손상(damage)가 다르고, 이에 따라 산화되는 정도가 달라서 그래핀층의 두께 감소의 정도에도 차이가 발생할 수 있다.
도 8a는 전류 주입 직후의 실시 예에 따른 발광 소자(100)의 전기 루미네선스(electroluminescence) 이미지를 나타내고, 도 8b는 연속 전류를 120초 동안 주입한 후의 발광 소자(100)의 전기 루미네선스 이미지를 나타낸다.
도 8a 및 도 8b를 참조하면, 전류 주입 후 120초가 경과한 후에도 빛을 방출하는 그래핀의 면적이 거의 그대로 유지되는 것을 알 수 있다.
도 9는 전류 주입 직후 및 전류 주입 후 일정 시간 경과 후의 실시 예에 따른 발광 소자(100)의 전류-전압 특성을 나타낸다. h1은 연속 전류 주입 전의 발광 소자(100)의 전류-전압 특성을 나타내고, h2는 30초 경과 후의 발광 소자(100)의 전류-전압 특성을 나타내고, h3는 60초 경과 후의 발광 소자(100)의 전류-전압 특성을 나타내고, h4는 90초 경과 후의 발광 소자(100)의 전류 전압-특성을 나타내고, h4는 120초 경과 후의 발광 소자(100)의 전류-전압 특성을 나타낸다.
도 9를 참조하면, 전류 주입 후 30초, 60초, 120초가 경과하여도 발광 소자(100)의 전류-전압 특성의 변화는 크지 않음을 알 수 있다. 실시 예는 산화 방지층(150)에 의하여 그래핀층(130)의 산화가 방지되기 때문이다.
결국 실시 예는 산화로 인한 그래핀층(130)의 두께가 감소하는 것을 방지함으로써 발광 면적이 감소하는 것을 방지할 수 있고, 이로 인하여 수명을 향상시킬 수 있다.
도 10은 다른 실시 예에 따른 발광 소자(200)의 단면도를 나타낸다. 도 2와 동일한 도면 부호는 동일한 구성을 나타내며, 앞에서 설명한 내용과 중복되는 내용은 생략하거나 간략히 설명한다.
도 10을 참조하면, 발광 소자(200)의 산화 방지층(150-1)은 그래핀층(130)의 상부면뿐만 아니라 그래핀층(130)의 측면 상에도 배치될 수 있다. 예컨대, 산화 방지층(150-1)은 그래핀층(130)의 측면, 및 발광 구조물(120)의 측면을 덮을 수 있다.
산화 방지층(150-1)은 그래핀층(130)의 측면이 산화되는 것을 방지할 수 있고, 그래핀층(130)의 측면 산화로 인한 발광 면적의 감소를 방지할 수 있다.
도 11은 실시 예에 따른 발광 소자 패키지(600)를 나타낸다.
도 11을 참조하면 발광 소자 패키지(600)는 패키지 몸체(420)와, 패키지 몸체(420)에 설치된 제1 전극층(411) 및 제2 전극층(412)과, 패키지 몸체(420)에 설치되어 제1 전극층(411) 및 제2 전극층(412)과 전기적으로 연결되는 발광 소자(401)와, 발광 소자(401)를 포위하는 수지층(440)과, 발광 소자(401)와 제1 전극층(411)을 전기적으로 연결하는 제1 와이어(452)와, 발광 소자(401)와 제2 전극층(412)을 전기적으로 연결하는 제2 와이어(454)를 포함한다.
패키지 몸체(420)는 일측 영역에 캐버티(cavity)가 형성된 구조이다. 이때 캐버티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(420)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 전극층(411) 및 제2 전극층(412)은 서로 전기적으로 분리되도록 패키지 몸체(420) 내에 배치될 수 있으며, 발광 소자(401)에 전원을 제공할 수 있다. 패키지 몸체(420)의 캐비티에 의하여 제1 전극층(411) 및 제2 전극층(412)의 상부면은 노출될 수 있다. 제1 전극층(411) 및 제2 전극층(412)은 발광 소자(401)에서 발생하는 광을 반사시켜 광 효율을 증가시킬 수 있으며, 발광 소자(401)에서 발생하는 열을 외부로 배출시키는 역할을 할 수도 있다.
발광 소자(401)는 패키지 몸체(420) 상에 배치되거나, 캐비티에 의하여 노출되는 제2 전극층(412)의 상부면 상에 배치될 수 있다.
수지층(440)은 발광 소자(401)를 포위하여 발광 소자(401)를 보호할 수 있다. 예컨대, 수지층(440)은 발광 소자(401)를 포위하도록 패키지 몸체(420)의 캐비티 내에 충진될 수 있다. 수지층(440)에는 형광체가 포함되어 발광 소자(401)에서 방출된 광의 파장을 변화시킬 수 있다. 발광 소자(401)는 상술한 실시 예(100)일 수 있다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 12를 참조하면, 조명 장치는 광을 투사하는 광원(750)과, 광원의 열을 방출하는 방열부(740)와, 광원(750)과 방열부(740)를 수납하는 하우징(700)과, 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함할 수 있다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비될 수 있으며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 실장되는 복수 개의 발광 소자 패키지(752)를 포함할 수 있다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 예컨대, 발광 소자 패키지(752)는 도 10에 도시된 실시 예(600)일 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 13은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다. 도 13을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있으며, 발광 소자 패키지(835)는 도 10에 도시된 실시 예(600)일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 14는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프(head lamp, 900)를 나타낸다. 도 14를 참조하면, 헤드 램프(900)는 발광 모듈(901), 리플터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 실시 예에 따른 발광 소자 패키지(600)를 포함할 수 있다. 리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킬 수 있다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110:기판 115: 버퍼층
120: 발광 구조물 130: 그래핀층
142: 제1 전극 144: 제2 전극
150: 산화 방지층.

Claims (7)

  1. 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 위치하는 활성층을 포함하는 발광 구조물;
    상기 제2 반도체층 상에 배치되는 그래핀층;
    상기 그래핀층의 일 영역 상에 배치되는 전극; 및
    상기 그래핀층의 다른 일 영역 상에 배치되는 산화 방지층을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 산화 방지층은 투광성 절연층인 발광 소자.
  3. 제1항에 있어서,
    상기 산화 방지층은 실리콘 질화물 또는 실리콘 산화물인 발광 소자.
  4. 제1항에 있어서,
    상기 그래핀층은 단일 또는 복수의 층인 발광 소자.
  5. 제1항에 있어서,
    상기 산화 방지층은 상기 그래핀층의 측면을 덮는 발광 소자.
  6. 제1항에 있어서,
    상기 산화 방지층의 두께는 10nm ~ 100nm인 발광 소자.
  7. 제1항에 있어서,
    상기 발광 소자는 200nm ~ 375nm의 파장을 갖는 빛을 발생하는 발광 소자.
KR1020120147163A 2012-12-17 2012-12-17 발광 소자 KR20140078142A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120147163A KR20140078142A (ko) 2012-12-17 2012-12-17 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120147163A KR20140078142A (ko) 2012-12-17 2012-12-17 발광 소자

Publications (1)

Publication Number Publication Date
KR20140078142A true KR20140078142A (ko) 2014-06-25

Family

ID=51129818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120147163A KR20140078142A (ko) 2012-12-17 2012-12-17 발광 소자

Country Status (1)

Country Link
KR (1) KR20140078142A (ko)

Similar Documents

Publication Publication Date Title
JP6053453B2 (ja) 発光素子
KR101871372B1 (ko) 발광 소자
JP2011249805A (ja) 発光素子
CN108565328B (zh) 发光器件封装
US9773948B2 (en) Light emitting device
KR101954205B1 (ko) 발광 소자
KR102019858B1 (ko) 발광소자 및 조명시스템
KR101850433B1 (ko) 발광 소자
KR102066618B1 (ko) 발광 소자
KR101888605B1 (ko) 발광 소자
KR101861636B1 (ko) 발광 소자
KR101838022B1 (ko) 발광 소자
KR101998764B1 (ko) 발광 소자
KR20140078142A (ko) 발광 소자
KR101934000B1 (ko) 발광 소자
KR101827974B1 (ko) 발광 소자
KR102087937B1 (ko) 발광 소자
KR102140278B1 (ko) 발광 소자
KR102239624B1 (ko) 발광 소자
KR101874904B1 (ko) 발광 소자
KR102109131B1 (ko) 발광소자 및 조명시스템
KR102107523B1 (ko) 발광 소자 패키지
KR101827977B1 (ko) 발광 소자
KR20140073352A (ko) 발광 소자
KR102076242B1 (ko) 발광 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application