KR101838022B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101838022B1
KR101838022B1 KR1020110130777A KR20110130777A KR101838022B1 KR 101838022 B1 KR101838022 B1 KR 101838022B1 KR 1020110130777 A KR1020110130777 A KR 1020110130777A KR 20110130777 A KR20110130777 A KR 20110130777A KR 101838022 B1 KR101838022 B1 KR 101838022B1
Authority
KR
South Korea
Prior art keywords
layer
barrier layer
semiconductor layer
type semiconductor
conductivity type
Prior art date
Application number
KR1020110130777A
Other languages
English (en)
Other versions
KR20130064249A (ko
Inventor
강고운
심상균
강동훈
홍훈기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110130777A priority Critical patent/KR101838022B1/ko
Publication of KR20130064249A publication Critical patent/KR20130064249A/ko
Application granted granted Critical
Publication of KR101838022B1 publication Critical patent/KR101838022B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 도전형 반도체층m 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 우물층들과 장벽층들을 포함하는 활성층을 포함하며, 상기 제2 도전형 반도체층에 가장 인접하는 장벽층은 제1 장벽층과 제2 장벽층을 포함하며, 상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 장벽층의 에너지 밴드 갭보다 작다.

Description

발광 소자{Light emitting device}
실시 예는 발광 소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Ligit Emitting Diode)나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.
따라서, 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
실시 예는 내부 양자 효율 및 광출력을 향상시킬 수 있는 발광 소자를 제공한다.
실시 예에 따른 발광 소자는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 우물층들과 장벽층들을 포함하는 활성층을 포함하며, 상기 제2 도전형 반도체층에 가장 인접하는 장벽층은 제1 장벽층과 제2 장벽층을 포함하며, 상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 장벽층의 에너지 밴드 갭보다 작다.
상기 제2 장벽층은 상기 제1 장벽층보다 상기 제2 도전형 반도체층에 더 인접할 수 있다. 상기 제1 장벽층 및 상기 제2 장벽층 각각의 에너지 밴드 갭은 일정할 수 있다.
상기 제1 장벽층의 에너지 밴드 갭은 일정하고, 상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 감소할 수 있다. 상기 우물층들의 조성은 InxGa(1-x)N(0.13≤x≤1)일 수 있다.
상기 제1 장벽층의 조성은 InyGa(1-y)N(0<y≤0.01)이고, 상기 제2 장벽층의 조성은 InzGa(1-z)N(0.01<z<0.13)일 수 있다. 상기 제1 장벽층의 두께는 상기 제2 장벽층의 두께보다 클 수 있다.
상기 발광 소자는 상기 제1 도전형 반도체층 아래에 배치되는 기판, 상기 제2 도전형 반도체층 상에 배치되는 전도층, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 및 상기 전도층 상에 배치되는 제2 전극을 더 포함할 수 있다.
또는 상기 발광 소자는 상기 제2 도전형 반도체층 아래에 배치되는 오믹층, 상기 오믹층 아래에 배치되는 반사층, 상기 제1 도전형 반도체층 상에 배치되는 제1 전극, 및 상기 발광 구조물 측면 상에 배치되는 패시베이션층을 더 포함할 수 있다.
실시 예는 내부 양자 효율 및 광출력을 향상시킬 수 있다.
도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 활성층의 제1 실시 예에 따른 에너지 밴드 다이어그램 나타낸다
도 3은 도 1에 도시된 활성층의 제2 실시 예에 따른 에너지 밴드 다이어그램을 나타낸다.
도 4는 일반적인 활성층의 에너지 밴드 다이어그램을 나타낸다.
도 5는 전류 주입시 일반적인 활성층의 발광 재결합을 나타낸다.
도 6은 전류 주입시 실시 예에 따른 활성층의 발광 재결합을 나타낸다.
도 7은 다른 실시 예에 따른 발광 소자를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
이하 실시 예들을 첨부한 도면을 참조하여 설명한다.
실시 예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제 크기를 전적으로 반영하는 것은 아니다. 이하 첨부된 도면을 참고로 실시 예에 따른 발광 소자를 설명한다.
도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타낸다. 도 1을 참조하면, 발광 소자(100)는 기판(110), 발광 구조물(120), 전도층(130), 제1 전극(142), 및 제2 전극(144)을 포함한다.
기판(110)은 발광 구조물(120)을 지지한다. 기판(110)은 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.
발광 구조물(120)은 기판(110) 상에 배치되며, 빛을 발생시킨다. 발광 구조물(120)은 기판(110) 상에 순차로 형성되는 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함할 수 있다. 또한 발광 구조물(120)은 제1 도전형 반도체층(122)의 일부를 노출하도록 제2 도전형 반도체층(126), 활성층(124) 그리고 제1 도전형 반도체층(122)의 일부가 식각될 수 있다.
기판(110)과 발광 구조물(120) 사이의 격자 상수 및 열 팽창 계수의 차이를 완화시키기 위하여 기판(110)과 발광 구조물(120) 사이에는 버퍼층(미도시)이 개재될 수 있으며, 또한 제1 도전형 반도체층(122)의 결정성 향상을 위하여 버퍼층과 제1 도전형 반도체층(122) 사이에는 언도프트 반도체층(미도시)이 개재될 수 있다.
이때 버퍼층은 저온 성장될 수 있으며, 그 물질은 GaN층 또는 AlN층일 수 있으나, 이에 한정되는 것은 아니며, 언도프트 반도체층은 n형 도펀트가 도핑되지 않아 제1 도전형 반도체층(122)에 비하여 낮은 전기 전도성을 갖는 것을 제외하고는 제1 도전형 반도체층(122)과 동일한 물질일 수 있다.
전도층(130)은 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(124)으로부터 제2 도전형 반도체층(126)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
전도층(130)은 투명 전도성 산화물, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide), IAZO(Indium Aluminum Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGTO(Indium Gallium Tin Oxide), AZO(Aluminum Zinc Oxide), ATO(Antimony tin Oxide), GZO(Gallium Zinc Oxide), IrOx, RuOx,RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 이루어질 수 있다.
제1 전극(142)은 노출되는 제1 도전형 반도체층(122) 상에 배치되며, 제2 전극(144)은 전도층(130) 상에 배치된다.
제1 도전형 반도체층(122)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제1 도전형 도펀트(예컨대, Si, Ge, Sn, Se, Te)가 도핑될 수 있다. 제2 도전형 반도체층(26)은 제2 도전형 반도체층(26)은 3족-5족, 2족-6족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
예컨대, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126) 각각은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 중 적어도 하나를 포함할 수 있다.
활성층(124)은 제1 도전형 반도체층(122)과 제2 도전형 반도체층 사이에 배치된다. 활성층(124)은 제1 도전형 반도체층(122)으로부터 제공되는 전자(electron)와 제2 도전형 반도체층(126)으로부터 제공되는 정공(hole)의 결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(124)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함할 수 있다. 활성층(124)은 교대로 배치되는 양자 우물층 및 양자 장벽층을 포함하는 다중 양자 우물 구조(MQW: Multi Quantum Well)일 수 있다. 활성층(124)은 적어도 하나의 양자 우물층(QW1 내지 QWn, n≥1인 자연수) 및 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)을 포함할 수 있다.
예컨대, 양자 우물층들(QW1 내지 QWn, n≥1인 자연수)은 제1 도전형 반도체층(122)으로부터 제2 도전형 반도체층(126) 방향으로 이격하여 배치되며, 인접하는 양자 우물층들 사이에는 양자 장벽층(QB1 내지 QBm, m≥1인 자연수)이 배치될 수 있다.
도 2는 도 1에 도시된 활성층(124)의 제1 실시 예에 따른 에너지 밴드 다이이어 그램을 나타낸다. 여기서 전자 주입층은 제1 도전형 반도체층(122)을 나타내고, 정공 주입층은 제2 도전형 반도체층(126)을 나타내며, 활성층(124)은 전자 주입층과 정공 주입층 사이에 배치될 수 있다.
도 2를 참조하면, 활성층(124)은 복수의 양자 우물층들(QW1 내지 QWn, n≥2이 자연수) 및 양자 장벽층들(QB1 내지 QBm, m≥1인 자연수)을 포함한다. 양자 우물층과 양자 장벽층은 교대로 위치할 수 있다. 양자 장벽층들(QB1 내지 QBm, m≥1인 자연수)의 에너지 밴드 갭(E2)은 양자 우물층들(QW1 내지 QWn)의 에너지 밴드 갭(E1)보다 크다(E2>E1).
예컨대, 활성층(124)은 제1 내지 제4 양자 우물층들(QW1 내지 QWn, n=4) 및 제1 내지 제3 양자 장벽층들(QB1 내지 QBm, m=3)을 포함할 수 있다.
제1 양자 우물층(QW1), 제2 양자 우물층(QW2), 제3 양자 우물층(QW3), 및 제4 양자 우물층(QW4)의 순서대로 전자 주입층에 인접할 수 있다. 제3 양자 장벽층(QB3), 제2 양자 장벽층(QB2), 및 제1 양자 장벽층(QB1)의 순서대로 정공 주입층에 인접할 수 있다. 양자 우물층들(QW1 내지 QWn, n≥2이 자연수) 각각의 에너지 밴드 갭은 서로 동일할 수 있다.
제2 도전형 반도체층(126)에 가장 인접하는 양자 장벽층(QBm, 예컨대, m=3)의 에너지 밴드 갭은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(126) 방향으로 계단적으로 감소할 수 있다.
제2 도전형 반도체층(126)에 가장 인접하는 양자 장벽층(QBm, 예컨대, m=3)은 제1 장벽층(a1) 및 제2 장벽층(a2)을 포함할 수 있다. 제1 장벽층(a1)의 에너지 밴드 갭(E31)은 나머지 장벽층들(QB1 내지 QBm-1)의 에너지 밴드 갭(E2)과 동일하거나 작을 수 있다. 제1 장벽층(a1)의 에너지 밴드 갭(E31)은 제2 장벽층(a2)의 에너지 밴드 갭(E32)보다 클 수 있다(E32<E31≤E2).
제2 장벽층(a2)의 에너지 밴드 갭(E32)은 양자 우물층(QW1 내지 QWn, n>1인 자연수)의 에너지 밴드 갭(E1)보다 크고 제1 장벽층(a1)의 에너지 밴드 갭(E31)보다 작을 수 있다(E1<E32<E31). 제1 장벽층(a1) 및 제2 장벽층(a2) 각각의 에너지 밴드 갭(E31,E32)은 일정할 수 있다.
양자 우물층(QW1 내지 QWn, n>1인 자연수) 및 양자 장벽층(QB1 내지 QBm, m≥1) 각각의 조성은 InGaN일 수 있다.
양자 우물층(QW1 내지 QWn, n>1인 자연수)의 조성은 InxGa(1-x)N(0.13≤x≤1)일 수 있다. 제1 장벽층(a1)의 조성은 InyGa(1-y)N(0<y≤0.01)이고, 제2 장벽층(a2)의 조성은 InzGa(1-z)N(0.01<z<0.13)일 수 있다.
제1 장벽층(a1)의 두께는 제2 장벽층(a2)의 두께보다 크다. 이것은 배리어(barrier)로서 역할을 하기 위해서는 제1 장벽층(a1)의 두께가 제2 장벽층(a2)의 두께보다 커야 한다. 제1 장벽층(a1)의 두께가 너무 얇으면, 양자 장벽으로 역할을 하지 못하여 발광 소자의 신뢰성이 악화될 수 있기 때문이다.
일반적으로 홀(hole)의 이동도(mobility)은 전자의 이동도에 비하여 매우 작다. 따라서 제2 도전형 반도체층으로부터 활성층으로 주입되는 홀은 제2 도전형 반도체층으로부터 멀리 떨어진 양자 우물층까지 이동하기 어렵다.
도 4는 일반적인 활성층(410)의 에너지 밴드 다이어그램을 나타내고, 도 5는 전류 주입시 일반적인 활성층(410)의 발광 재결합을 나타낸다.
도 4 및 도 5를 참조하면, 활성층(410)은 양자 우물층(QW11 내지 QW14)과 양자 장벽층(QB11 내지 QB13)을 포함하는 다중 양자 우물 구조를 갖는다.
전류 주입시 일반적으로 홀의 이동도가 낮기 때문에 양자 우물층들(QW11 내지 QW14) 전체에 정공의 주입이 원활하고 균일하게 이루어지지 않는다. 결국 도 4에 도시된 바와 같이, 제2 도전형 반도체층에 가장 인접하는 마지막 양자 우물(QW14)에서 주로 발광이 일어나게 된다. 이로 인하여 활성층의 전 영역에서 균일한 발광이 일어나지 않게 되어 발광 소자의 발광 효율이 감소할 수 있다.
그러나 실시 예에 따른 제2 도전형 반도체층(126)에 가장 가까운 양자 장벽층(Qm)의 에너지 밴드 갭은 계단 형태이기 때문에, 제2 도전형 반도체층(126)으로부터 활성층(124)으로 주입되는 홀이 용이하게 제2 도전형 반도체층(126)으로부터 멀리 위치하는 양자 우물층(예컨대, QW1)까지 이동할 수 있다. 이로 인하여 제2 도전형 반도체층(126)으로부터 활성층(124)으로 주입되는 홀은 양자 우물층들(QW1 내지 QWn, n>1인 자연수) 내로 균일하게 이동하여 배분될 수 있다.
도 6은 전류 주입시 실시 예에 따른 활성층(124)의 발광 재결합을 나타낸다. 도 6을 참조하면, 실시 예는 양자 우물층들(QW1 내지 QWn, 예컨대, n=4)에 균일하게 홀이 분배되고, 균일하게 분배된 홀이 제1 도전형 반도체층으로부터 주입되는 전자와 재결합함으로써 제1 내지 제4 양자 우물층들(QW1 내지 QW4) 모두에서 발광 재결합(radiative recombination)에 의한 발광이 발생하는 것을 알 수 있다. 따라서 실시 예는 내부 양자 효율 및 광출력(output power)이 향상될 수 있다.
도 3은 도 1에 도시된 활성층(124)의 제2 실시 예에 따른 에너지 밴드 다이어그램을 나타낸다. 도 3을 참조하면, 제2 도전형 반도체층(126)에 가장 인접하는 양자 장벽층(QBm, 예컨대, m=3)은 제1 장벽층(b1) 및 제2 장벽층(b2)을 포함할 수 있다. 제1 장벽층(b1)의 에너지 밴드 갭(E41)은 나머지 장벽층들(QB1 내지 QBm-1)의 에너지 밴드 갭(E2)과 동일하거나 작을 수 있다. 제1 장벽층(b1)의 에너지 밴드 갭(E41)은 제2 장벽층(b2)의 에너지 밴드 갭(E42)보다 클 수 있다(E42<E41≤E2).
제2 장벽층(b2)의 에너지 밴드 갭(E42)은 양자 우물층(QW1 내지 QWn, n>1인 자연수)의 에너지 밴드 갭(E1)보다 크고 제1 장벽층(b1)의 에너지 밴드 갭(E41)보다 작을 수 있다(E1<E42<E41). 제1 장벽층(b1)의 에너지 밴드 갭(E31,E32)은 일정할 수 있다. 제2 장벽층(b2)의 에너지 밴드 갭(E42)은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(126) 방향으로 선형적 또는 비선형적으로 감소할 수 있다.
양자 우물층(QW1 내지 QWn, n>1인 자연수), 제1 장벽층(b1), 및 제2 장벽층(b2)의 조성은 InGaN일 수 있다.
제1 장벽층(b1)에 포함되는 인듐 함유량은 일정하나, 제2 장벽층(b2)에 포함되는 인듐 함유량은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(126) 방향으로 갈수록 선형적 또는 비선형적으로 증가할 수 있다.
도 7은 다른 실시 예에 따른 발광 소자(200)를 나타낸다.
도 7을 참조하면, 발광 소자(200)는 제2 전극층(205), 보호층(230), 발광 구조물(240), 패시베이션층(250), 및 제1 전극(255)을 포함한다.
제2 전극층(205)은 지지 기판(210), 접합층(215), 배리어층(218), 반사층(220), 및 오믹층(225)을 포함한다. 지지 기판(210)은 발광 구조물(240)을 지지하며, 제1 전극(255)과 함께 발광 구조물(240)에 전원을 제공한다. 지지 기판(210)은 전도성 물질로 형성할 수 있으며, 예를 들어, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예를 들어, Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함할 수 있다.
배리어층(218)은 지지 기판(210) 상에 배치되며, 지지 기판(110)의 금속 이온이 반사층(220)과 오믹층(225)으로 확산하는 것을 차단한다. 예컨대, 배리어층(218)은 Ni, Pt, Ti, W, V, Fe, Mo 중 적어도 하나를 포함하며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다.
접합층(215)은 지지 기판(210)과 배리어층(218) 사이에 배치된다. 접합층(215)은 본딩층으로서, 반사층(220)과 오믹층(225)이 지지 기판(210)에 접합될 수 있도록 한다. 접합층(215)은 본딩 금속, 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 또는 Ta 중 적어도 하나를 포함할 수 있다.
반사층(220)은 배리어층(218) 상에 배치된다. 반사층(220)은 발광 구조물(240)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다. 반사층(220)은 반사 물질, 예를 들어, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금으로 형성될 수 있다.
또한 반사층(220)은 금속 또는 합금과 IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있으며, 예를 들어, IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 적층할 수 있다.
오믹층(225)은 반사층(220) 상에 배치된다. 오믹층(225)은 발광 구조물(240)의 제2 도전형 반도체층(242)에 오믹 접촉되어 발광 구조물(240)에 전원이 원활히 공급되도록 한다. 오믹층(225)은 투광성 전도층과 금속을 선택적으로 사용할 수 있다. 예컨대, 오믹층(225)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 이용하여 단층 또는 다층으로 구현할 수 있다.
오믹층(225)은 별도로 형성되지 않고, 반사층(220)으로 사용되는 물질은 제2 도전형 반도체층(242)과 오믹 접촉을 하는 물질로 선택하여 오믹 접촉을 이룰 수 있다.
보호층(230)은 제2 전극층(205) 상에 배치된다. 보호층(230)은 발광 구조물(240)과 배리어층(218) 사이의 계면이 박리되어 발광 소자(200)의 신뢰성이 저하되는 현상을 감소시킬 수 있다.
보호층(230)은 배리어층(218) 상의 둘레 영역에 배치될 수 있다. 배리어층(218)이 형성되지 않는 경우에는 보호층(230)은 지지 기판(210) 상의 둘레 영역에 배치될 수 있다. 보호층(230)은 전기 절연성 물질, 예를 들어, ZnO 또는 SiO2로 형성될 수 있다.
발광 구조물(240)은 제2 전극층(205) 상에 배치된다. 발광 구조물(240)은 제2 전극층(205) 상에 제2 도전형 반도체층(242), 활성층(244), 및 제1 도전형 반도체층(246)이 순차로 적층된 구조일 수 있다. 제2 도전형 반도체층(242) 및 제1 도전형 반도체층은 도 1에서 설명한 바와 동일할 수 있다.
활성층(244)은 도 1에서 설명한 바와 동일할 수 있으며, 활성층(244)의 에너지 밴드 다이어그램은 도 2 또는 도 3에 도시된 실시 예와 동일할 수 있다.
즉 도 2에 도시된 바와 같이, 제2 도전형 반도체층(242)에 가장 인접하는 양자 장벽층(QBm, 예컨대, m=3)의 에너지 밴드 갭은 제1 도전형 반도체층(122)에서 제2 도전형 반도체층(126) 방향으로 계단적으로 감소할 수 있다. 또한 도 3에 도시된 바와 같이 제2 장벽층(b2)의 에너지 밴드 갭(E42)은 선형적으로 감소할 수 있다. 따라서 실시 예는 전류 주입시 양자 우물층들(QW1 내지 QW3) 각각에서 발광이 골고루 일어나므로 내부 양자 효율을 향상되고, 광출력을 향상시킬 수 있다.
패시베이션층(250)은 발광 구조물(240)을 전기적으로 보호하기 위하여 발광 구조물(240)의 측면 상에 형성될 수 있다. 예를 들어, 패시베이션층(250)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다.
제1 도전형의 반도체층(246)의 상면은 광 추출 효율을 증가시키기 위해 러프니스(260)가 형성될 수 있다. 제1 전극(255)은 발광 구조물(240) 상면에 배치된다. 제1 전극(255) 하부의 제1 도전형 반도체층(246) 부분에 러프니스(260)가 형성되거나 또는 형성되지 않을 수 있다.
도 8은 실시 예에 따른 발광 소자 패키지를 나타낸다. 도 8을 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 반사판(525), 와이어(530), 및 수지층(540)을 포함한다.
패키지 몸체(510)는 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다. 패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 실시 예들 중 어느 하나일 수 있다.
반사판(525)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 형성된다. 반사판(525)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어진다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체가 포함될 수 있다. 발광 소자 패키지는 상기에 개시된 실시 예에 따른 발과 소자들 중 적어도 하나를 탑재할 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 조명 장치의 분해 사시도이다. 도 9를 참조하면, 실시 예에 따른 조명 장치는 광을 투사하는 광원(750)과 광원(7500)이 내장되는 하우징(700)과 광원(750)의 열을 방출하는 방열부(740) 및 광원(750)과 방열부(740)를 하우징(700)에 결합하는 홀더(760)를 포함한다.
하우징(700)은 전기 소켓(미도시)에 결합되는 소켓 결합부(710)와, 소켓 결합부(710)와 연결되고 광원(750)이 내장되는 몸체부(730)를 포함한다. 몸체부(730)에는 하나의 공기 유동구(720)가 관통하여 형성될 수 있다.
하우징(700)의 몸체부(730) 상에 복수 개의 공기 유동구(720)가 구비되며, 공기 유동구(720)는 하나이거나, 복수 개일 수 있다. 공기 유동구(720)는 몸체부(730)에 방사상으로 배치되거나 다양한 형태로 배치될 수 있다.
광원(750)은 기판(754) 상에 구비되는 복수 개의 발광 소자 패키지(752)를 포함한다. 기판(754)은 하우징(700)의 개구부에 삽입될 수 있는 형상일 수 있으며, 후술하는 바와 같이 방열부(740)로 열을 전달하기 위하여 열전도율이 높은 물질로 이루어질 수 있다. 복수 개의 발광 소자 패키지는 상술한 실시 예들 중 어느 하나일 수 있다.
광원(750)의 하부에는 홀더(760)가 구비되며, 홀더(760)는 프레임 및 다른 공기 유동구를 포함할 수 있다. 또한, 도시되지는 않았으나 광원(750)의 하부에는 광학 부재가 구비되어 광원(750)의 발광 소자 패키지(752)에서 투사되는 빛을 확산, 산란 또는 수렴시킬 수 있다.
도 10은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다. 도 10을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 상기 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상의 발광 소자 패키지(835)를 포함하여 이루어진다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 실시 예에 따른 발광 소자 패키지일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(1860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110,210: 기판 120,240: 발광 구조물
122,246: 제1 도전형 반도체층 124, 244: 활성층
126,242: 제2 도전형 반도체층 130 : 전도층
142,255: 제1 전극 144 : 제2 전극
205: 제2 전극층 215: 접합층
218: 배리어층 220: 반사층
225: 오믹층 230: 보호층
250: 패시베이션층 260: 러프니스
MQW: 다중 양자 우물 구조 QW1 내지 QW4: 양자 우물층들
QB1 내지 QB3: 양자 장벽층들. a1, b1: 제1 장벽층,
a2,b2: 제2 장벽층.

Claims (9)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층; 및
    상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 우물층들과 장벽층들을 포함하는 활성층을 포함하며,
    상기 장벽층들 중에서 상기 제2 도전형 반도체층에 가장 인접하는 마지막 장벽층의 에너지 밴드 갭이 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 계단적으로 감소하고,
    상기 장벽층들 중에서 상기 마지막 장벽층을 제외한 나머지 장벽층들 각각의 에너지 밴드 갭은 일정한 값을 유지하고,
    상기 마지막 장벽층은 제1 장벽층과 제2 장벽층을 포함하고,
    상기 제2 장벽층은 상기 제1 장벽층보다 상기 제2 도전형 반도체층에 더 인접하고,
    상기 제1 장벽층의 에너지 밴드 갭은 상기 나머지 장벽층들 각각의 에너지 밴드 갭과 동일하거나 작고,
    상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 장벽층의 에너지 밴드 갭보다 작고, 상기 우물층들 각각의 에너지 밴드 갭보다 크고,
    상기 제1 장벽층의 두께는 상기 제2 장벽층의 두께보다 큰 발광 소자.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 장벽층 및 상기 제2 장벽층 각각의 에너지 밴드 갭은 일정한 발광 소자.
  4. 제1항에 있어서,
    상기 제1 장벽층의 에너지 밴드 갭은 일정하고, 상기 제2 장벽층의 에너지 밴드 갭은 상기 제1 도전형 반도체층에서 상기 제2 도전형 반도체층 방향으로 감소하는 발광 소자.
  5. 제1항에 있어서,
    상기 우물층들의 조성은 InxGa(1-x)N(0.13≤x≤1)인 발광 소자.
  6. 제5항에 있어서,
    상기 제1 장벽층의 조성은 InyGa(1-y)N(0<y≤0.01)이고, 상기 제2 장벽층의 조성은 InzGa(1-z)N(0.01<z<0.13)인 발광 소자.
  7. 삭제
  8. 삭제
  9. 삭제
KR1020110130777A 2011-12-08 2011-12-08 발광 소자 KR101838022B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110130777A KR101838022B1 (ko) 2011-12-08 2011-12-08 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110130777A KR101838022B1 (ko) 2011-12-08 2011-12-08 발광 소자

Publications (2)

Publication Number Publication Date
KR20130064249A KR20130064249A (ko) 2013-06-18
KR101838022B1 true KR101838022B1 (ko) 2018-03-13

Family

ID=48861253

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110130777A KR101838022B1 (ko) 2011-12-08 2011-12-08 발광 소자

Country Status (1)

Country Link
KR (1) KR101838022B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102076242B1 (ko) * 2013-08-29 2020-02-12 엘지이노텍 주식회사 발광 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182347A (ja) * 2009-05-18 2009-08-13 Sharp Corp 窒化物半導体発光素子及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182347A (ja) * 2009-05-18 2009-08-13 Sharp Corp 窒化物半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
KR20130064249A (ko) 2013-06-18

Similar Documents

Publication Publication Date Title
US9620682B2 (en) Light emitting device
KR101799451B1 (ko) 발광 소자
KR101871372B1 (ko) 발광 소자
KR102080775B1 (ko) 발광소자
US20130075695A1 (en) Light emitting device and light emitting device package
KR101791175B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR20120138080A (ko) 발광 소자
KR101799450B1 (ko) 발광 소자 및 발광 소자 패키지
KR101954205B1 (ko) 발광 소자
KR101055003B1 (ko) 발광 소자, 발광 소자 패키지, 조명 시스템, 및 발광 소자 제조방법
KR20130065096A (ko) 발광 소자
KR102160776B1 (ko) 발광 소자
KR101838022B1 (ko) 발광 소자
KR102080774B1 (ko) 발광 소자
KR101850433B1 (ko) 발광 소자
KR102007401B1 (ko) 발광소자
KR101861636B1 (ko) 발광 소자
KR101888605B1 (ko) 발광 소자
KR101998764B1 (ko) 발광 소자
KR101874904B1 (ko) 발광 소자
KR102239624B1 (ko) 발광 소자
KR102076242B1 (ko) 발광 소자
KR102087938B1 (ko) 발광 소자
KR102024294B1 (ko) 발광소자 패키지
KR20130007265A (ko) 발광소자 및 이를 포함하는 발광소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant