KR20140071491A - Thin-Film Transistor, Method For Producing a Thin-Film Transistor, and Semiconductor - Google Patents
Thin-Film Transistor, Method For Producing a Thin-Film Transistor, and Semiconductor Download PDFInfo
- Publication number
- KR20140071491A KR20140071491A KR1020147012459A KR20147012459A KR20140071491A KR 20140071491 A KR20140071491 A KR 20140071491A KR 1020147012459 A KR1020147012459 A KR 1020147012459A KR 20147012459 A KR20147012459 A KR 20147012459A KR 20140071491 A KR20140071491 A KR 20140071491A
- Authority
- KR
- South Korea
- Prior art keywords
- film transistor
- thin film
- semiconductor layer
- oxide
- present
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 123
- 239000010409 thin film Substances 0.000 title claims abstract description 100
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 229910052751 metal Chemical group 0.000 claims abstract description 32
- 239000002184 metal Chemical group 0.000 claims abstract description 32
- 239000000463 material Substances 0.000 claims abstract description 31
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052738 indium Inorganic materials 0.000 claims abstract description 13
- 239000012212 insulator Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 51
- 125000004429 atom Chemical group 0.000 claims description 36
- 239000007789 gas Substances 0.000 claims description 36
- 229910044991 metal oxide Inorganic materials 0.000 claims description 30
- 150000004706 metal oxides Chemical class 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 22
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 15
- 239000001301 oxygen Substances 0.000 claims description 15
- 229910052760 oxygen Inorganic materials 0.000 claims description 15
- 239000000843 powder Substances 0.000 claims description 15
- 229910003437 indium oxide Inorganic materials 0.000 claims description 14
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 14
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims description 13
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical group O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 13
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical group [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 239000002131 composite material Substances 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 description 18
- 239000010408 film Substances 0.000 description 15
- 229910007541 Zn O Inorganic materials 0.000 description 13
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 11
- 239000000203 mixture Substances 0.000 description 10
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000011787 zinc oxide Substances 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920001707 polybutylene terephthalate Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- -1 polyethylene terephthalate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000010079 rubber tapping Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052910 alkali metal silicate Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000007737 ion beam deposition Methods 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000001659 ion-beam spectroscopy Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/0021—Reactive sputtering or evaporation
- C23C14/0036—Reactive sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/08—Oxides
- C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
상기 박막 트랜지스터는 소스 전극 및 드레인 전극; 상기 소스 전극 및 상기 드레인 전극에 대면하여 형성된 반도체 층; 상기 소스 전극 및 상기 드레인 전극 사이의 채널에 대응하여 형성된 게이트 전극; 및 상기 게이트 전극과 상기 반도체 층 사이에 형성된 절연체 층을 포함하고 있고, 상기 반도체 층을 형성하는 재료가 인듐과 원자 번호가 73 이상인 금속 원자를 포함하는 것을 특징으로 하는 복합 금속 산화물이다.The thin film transistor includes a source electrode and a drain electrode; A semiconductor layer formed to face the source electrode and the drain electrode; A gate electrode formed corresponding to a channel between the source electrode and the drain electrode; And an insulator layer formed between the gate electrode and the semiconductor layer, wherein the material forming the semiconductor layer includes indium and a metal atom having an atomic number of 73 or more.
Description
본 발명은 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 반도체 장치에 관한 것이다.The present invention relates to a thin film transistor, a method of manufacturing the thin film transistor, and a semiconductor device.
본원은 2012년 6월 14일에 출원된 일본 특허출원공보 2012-134940호에 근거하여 우선권을 주장하고, 그 내용을 여기에 원용한다.The present application claims priority based on Japanese Patent Application Publication No. 2012-134940 filed on June 14, 2012, and the contents thereof are hereby incorporated herein by reference.
박막 트랜지스터 (Thin Film Transistor; TFT)는 액티브 매트릭스 구동 방식을 채용하는 액정 디스플레이 및 유기 전계 발광(Electro Luminescence; EL) 디스플레이의 스위칭 소자로서 많이 이용되고있다.BACKGROUND ART Thin film transistors (TFTs) are widely used as switching devices for liquid crystal displays and organic electroluminescence (EL) displays employing an active matrix driving scheme.
TFT로는 반도체 층(채널 층)에 비정질 실리콘과 폴리 실리콘을 이용한 것이 알려져 있다. 최근에는 다양한 특성 향상을 도모하기 위해, 반도체 층에 In(인듐)-Zn(아연)-O계 금속 산화물이나 In-Ga(갈륨)-Zn-O계 금속 산화물을 이용한 TFT가 검토되고 있다(예를 들면, 일본 특허출원공보 2011-4425호 참조). 이하에서는, 반도체 층의 형성 재료로 금속 산화물을 이용한 박막 트랜지스터를 “산화막 트랜지스터”라고 할 수 있다.As the TFT, it is known that amorphous silicon and polysilicon are used for a semiconductor layer (channel layer). In recent years, TFTs using an In (indium) -Zn (zinc) -O based metal oxide or an In-Ga (gallium) -Zn-O based metal oxide for a semiconductor layer have been studied in order to improve various characteristics For example, see Japanese Patent Application Publication No. 2011-4425). Hereinafter, a thin film transistor using a metal oxide as a material for forming a semiconductor layer may be referred to as an " oxide film transistor ".
이러한 산화막 트랜지스터는 n형 전도이며, 비정질 실리콘과 폴리 실리콘보다 높은 채널 이동도를 나타내기 때문에, 고화질 디스플레이와 대화면의 디스플레이의 스위칭 소자로서 바람직하게 사용할 수 있다. 또한 금속 산화물을 형성 재료로 하는 반도체 층에는 원리상 p형 전도를 나타내지 않기 위하여 off 전류가 매우 작아 지므로, 산화막 트랜지스터를 이용하면 전력 소비를 줄일 수 있다는 장점이 있다.Since such an oxide film transistor is n-type conduction and exhibits a higher channel mobility than amorphous silicon and polysilicon, it can be preferably used as a switching device for a display of a high-definition display and a large-screen display. In addition, since the semiconductor layer made of a metal oxide material does not exhibit p-type conduction in principle, an off current becomes very small, so that power consumption can be reduced by using an oxide film transistor.
그러나, 상기 특허 문헌에 기재된 금속 산화물인 In-Zn-O계 금속 산화물 및 In-Ga-Zn-O계 금속 산화물에 함유된 Zn이 공기 중의 수분과 반응하기 쉽기 때문에, 산화막 트랜지스터의 제작 후 특성 변화가 일어나기 쉽다. 이러한 특성 변화를 방지하기 위해서는 산화막 트랜지스터의 반도체 층을 보호해야 하는 공정의 부하가 커진다.However, since Zn contained in the In-Zn-O-based metal oxide and In-Ga-Zn-O-based metal oxide, which are the metal oxides described in the above patent documents, are likely to react with moisture in the air, . In order to prevent such a characteristic change, the load of the process of protecting the semiconductor layer of the oxide film transistor is increased.
따라서, 종래의 공지된 산화막 트랜지스터의 특징을 가지면서, 특성 변화를 억제할 수 있는 새로운 반도체 재료가 요구되고 있다.Therefore, there is a demand for a new semiconductor material that can suppress the characteristic change while having the characteristics of the conventional oxide film transistor known in the art.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 신규 반도체 재료를 이용한 특성 변화가 억제된 박막 트랜지스터를 제공하는 것을 목적으로 한다. 또한, 신규 반도체 재료를 이용한 특성 변화가 억제된 박막 트랜지스터의 제조 방법을 제공하는 것 또한 목적으로 한다. 또한, 이러한 박막 트랜지스터를 갖는 반도체 장치를 제공하는 것 또한 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of such circumstances, and it is an object of the present invention to provide a thin film transistor in which a characteristic change using a new semiconductor material is suppressed. It is also an object of the present invention to provide a method of manufacturing a thin film transistor in which a change in characteristics using a novel semiconductor material is suppressed. It is also an object of the present invention to provide a semiconductor device having such a thin film transistor.
상기 문제점을 해결하기 위한 본 발명의 하나의 실시예에 따른 박막 트랜지스터는 소스 전극(source electrode) 및 드레인 전극(drain electrode); 상기 소스 전극 및 상기 드레인 전극에 대면하여 형성된 반도체 층; 상기 소스 전극 및 상기 드레인 전극의 사이의 채널에 대응하여 형성된 게이트 전극(gate electrode); 및 상기 게이트 전극과 상기 반도체 층 사이에 형성된 절연체 층을 포함하고 있고, 상기 반도체 층을 형성하는 재료는 인듐(indium)과 원자 번호가 73 이상인 금속 원자를 포함하는 복합 금속 산화물이다.According to an aspect of the present invention, there is provided a thin film transistor including a source electrode and a drain electrode; A semiconductor layer formed to face the source electrode and the drain electrode; A gate electrode formed corresponding to a channel between the source electrode and the drain electrode; And an insulator layer formed between the gate electrode and the semiconductor layer, wherein the material forming the semiconductor layer is a composite metal oxide containing indium and a metal atom having an atomic number of 73 or more.
본 발명의 하나의 실시예에 따른 박막 트랜지스터에서, 상기 반도체 층의 표면은 원자간력현미경(Atomic Force Microscope; AFM)으로 측정한 자승평균평방근(Root Mean Square; RMS) 거칠기가 1.0nm 이하일 수 있다.In the thin film transistor according to one embodiment of the present invention, the surface of the semiconductor layer may have a Root Mean Square (RMS) roughness of 1.0 nm or less as measured by an atomic force microscope (AFM) .
본 발명의 하나의 실시예에 따른 박막 트랜지스터에서, 상기 반도체 층의 두께는 20nm 이하일 수 있다.In the thin film transistor according to one embodiment of the present invention, the thickness of the semiconductor layer may be 20 nm or less.
본 발명의 하나의 실시예에 따른 박막 트랜지스터에서, 상기 원자 번호가 73 이상인 금속 원자는 텅스텐일 수 있다.In the thin film transistor according to one embodiment of the present invention, the metal atom having the atomic number of 73 or more may be tungsten.
또한, 본 발명의 하나의 실시예에 따른 박막 트랜지스터의 제조 방법은 표적(target) 및 공정 가스(process gas)를 이용한 물리 증착 방법에 의해, 인듐과 상기 원자 번호가 73 이상인 금속 원자를 포함하는 복합 금속 산화물로 이루어진 반도체 층을 형성하는 공정을 포함하고, 상기 표적은 산화 인듐 분말 및 원자 번호가 73 이상인 금속 원자의 산화물 분말의 소결체이고, 상기 공정 가스는 불활성 기체와 산소의 혼합 가스이며, 수소 원자를 가진 화합물을 포함하지 않을 수 있다.In addition, a method of manufacturing a thin film transistor according to an embodiment of the present invention includes a step of depositing indium and a metal atom having the atomic number of 73 or more by a physical vapor deposition method using a target and a process gas Wherein the target is a sintered body of an oxide powder of indium oxide powder and a metal atom having an atomic number of 73 or more, the process gas is a mixed gas of an inert gas and oxygen, and the hydrogen atom ≪ / RTI >
본 발명의 하나의 실시예에 따른 박막 트랜지스터의 제조 방법에 있어서, 상기 원자 번호가 73 이상인 금속 원자의 산화물은 산화 텅스텐일 수 있다.In the method of manufacturing a thin film transistor according to an embodiment of the present invention, the oxide of the metal atom having the atomic number of 73 or more may be tungsten oxide.
본 발명의 하나의 실시예에 따른 박막 트랜지스터의 제조 방법에 있어서, 상기 소결체에 포함된 산화 텅스텐의 함량은 10 중량% 이하일 수 있다.In the method of manufacturing a thin film transistor according to an embodiment of the present invention, the content of tungsten oxide contained in the sintered body may be 10 wt% or less.
본 발명의 하나의 실시예에 따른 박막 트랜지스터의 제조 방법에 있어서, 상기 반도체 층을 형성하는 공정은 10℃ 이상 내지 100℃ 이하에서 수행될 수 있다. In the method of manufacturing a thin film transistor according to an embodiment of the present invention, the step of forming the semiconductor layer may be performed at a temperature of 10 ° C or higher and lower than 100 ° C.
본 발명의 또 다른 실시예에 따른 박막 트랜지스터는 상기 박막 트랜지스터의 제조 방법에 의해 제조될 수 있다.A thin film transistor according to another embodiment of the present invention can be manufactured by the method of manufacturing the thin film transistor.
또한, 본 발명의 하나의 실시예에 따른 반도체 장치는 기판, 및 상기 박막 트랜지스터를 포함할 수 있다.Further, a semiconductor device according to an embodiment of the present invention may include a substrate, and the thin film transistor.
본 발명의 실시예에 의하면, 신규 반도체 재료를 이용해 특성 변화가 억제된 박막 트랜지스터를 제공할 수 있다. 또한, 신규 반도체 재료를 이용해 특성 변화가 억제된 박막 트랜지스터의 제조 방법을 제공할 수 있다. 또한, 상기 박막 트랜지스터를 갖는 반도체 장치를 제공할 수 있다.According to the embodiment of the present invention, it is possible to provide a thin film transistor in which a characteristic change is suppressed by using a new semiconductor material. Further, it is possible to provide a method of manufacturing a thin film transistor in which a characteristic change is suppressed by using a new semiconductor material. Further, a semiconductor device having the thin film transistor can be provided.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터 및 반도체 장치의 개략적인 단면도이다;
도 2는 본 발명의 실시예에 따른 박막 트랜지스터의 개략적인 단면도이다;
도 3은 실시예 1의 박막 트랜지스터의 특성 평가 결과를 나타내는 그래프이다;
도 4는 실시예 1의 공정 가스 중의 산소 분압과 형성된 반도체 층의 도전율의 관계를 나타내는 그래프이다.1 is a schematic cross-sectional view of a thin film transistor and a semiconductor device according to an embodiment of the present invention;
2 is a schematic cross-sectional view of a thin film transistor according to an embodiment of the present invention;
3 is a graph showing a result of characteristic evaluation of the thin film transistor of Example 1;
4 is a graph showing the relationship between the partial pressure of oxygen in the process gas of Example 1 and the conductivity of the formed semiconductor layer.
하기에서는 도면을 참조하여, 본 발명의 실시예에 따른 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 반도체 장치에 대해 설명한다. 또한, 이하의 모든 도면에서는 도면을 보기 쉽도록, 각 구성 요소의 크기와 비율 등은 실제 제품과 적절히 다르게 나타내었다.Hereinafter, a thin film transistor, a method for manufacturing a thin film transistor, and a semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. In all of the following drawings, sizes and ratios of respective components are appropriately different from actual products so that the drawings can be easily seen.
본 발명에 따른 실시예의 박막 트랜지스터는 소스 전극 및 드레인 전극; 상기 소스 전극 및 상기 드레인 전극에 대면하여 형성된 반도체 층; 상기 소스 전극 및 상기 드레인 전극 사이의 채널에 대응하여 형성된 게이트 전극; 및 상기 게이트 전극과 상기 반도체 층 사이에 형성된 절연체 층을 포함하고 있다. 상기 반도체 층을 형성하는 재료는 인듐과 원자 번호가 73 이상인 금속 원자를 포함하는 복합 금속 산화물이다.The thin film transistor of the embodiment of the present invention includes a source electrode and a drain electrode; A semiconductor layer formed to face the source electrode and the drain electrode; A gate electrode formed corresponding to a channel between the source electrode and the drain electrode; And an insulator layer formed between the gate electrode and the semiconductor layer. The material forming the semiconductor layer is a composite metal oxide containing indium and a metal atom having an atomic number of 73 or more.
또한, 본 발명에 따른 실시예의 박막 트랜지스터의 제조 방법은 표적 및 공정 가스를 이용한 물리 증착 방법에 의해, 상기 인듐과 원자 번호가 73 이상인 금속 원자를 포함하는 복합 금속 산화물로 구성된 반도체 층을 형성하는 공정을 포함하고 있다. 상기 표적은 산화 인듐 분말 및 원자 번호가 73 이상인 금속 원자의 산화물 분말의 소결체이다. 상기 공정 가스는 불활성 기체와 산소의 혼합 가스이며, 수소 원자를 가진 화합물을 포함하지 않는다.The method of manufacturing a thin film transistor according to an embodiment of the present invention includes the steps of forming a semiconductor layer composed of indium and a composite metal oxide containing metal atoms having an atomic number of 73 or more by a physical vapor deposition method using a target and a process gas . The target is a sintered body of an oxide powder of indium oxide powder and a metal atom having an atomic number of 73 or more. The process gas is a mixed gas of an inert gas and oxygen, and does not contain a compound having a hydrogen atom.
또한, 본 발명에 따른 실시예의 박막 트랜지스터는 상기 박막 트랜지스터의 제조 방법에 의해 제조된다.In addition, the thin film transistor of the embodiment according to the present invention is manufactured by the method of manufacturing the thin film transistor.
또한, 본 발명에 따른 실시예의 반도체 장치는 기판, 및 상기 기판에 형성된 박막 트랜지스터를 포함한다. 상기 박막 트랜지스터는 상기 상기 박막 트랜지스터의 제조 방법에 의해 제조된 박막 트랜지스터이다.In addition, the semiconductor device of the embodiment of the present invention includes a substrate, and a thin film transistor formed on the substrate. The thin film transistor is a thin film transistor manufactured by the manufacturing method of the thin film transistor.
이하에서는, 순서대로 설명한다.
The following description will be given in order.
<박막 트랜지스터, 반도체 장비> <Thin Film Transistor, Semiconductor Equipment>
도 1에는 본 발명의 실시예에 따른 박막 트랜지스터(1) 및 반도체 장치(100)의 개략적인 단면도가 도시되어 있다.1 is a schematic cross-sectional view of a thin film transistor 1 and a semiconductor device 100 according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 장치(100)는 기판(2)과 기판(2) 위에 형성된 본 발명의 실시예에 따른 박막 트랜지스터(1)를 포함하고 있다. 반도체 장치(100)는, 상기 박막 트랜지스터(1)와 전기적으로 연결된 배선과 소자(도시하지 않음)를 가질 수 있다.Referring to FIG. 1, a semiconductor device 100 according to an embodiment of the present invention includes a
기판(2)으로는 공지된 형성 재료로 형성된 것을 사용할 수 있고, 광 투과성을 가진 것 및 광 투과성을 가지고 있지 않은 것을 모두 사용할 수 있다. 하나의 구체적인 예에서, 규산 알칼리계 유리, 석영 유리, 실리콘 질화물 등의 형성 재료를 포함하는 무기 기판; 실리콘 기판; 표면이 절연 처리된 금속 기판; 아크릴 수지, 폴리 카보네이트 수지, PET(polyethylene terephthalate)와 PBT(polybutylene terephthalate) 등의 폴리 에스테르 수지 등을 형성 재료로 포함하는 수지 기판; 종이(paper)성 기판 등의 여러 가지 것들을 사용할 수 있다. 또한 이러한 자료를 다양하게 조합한 복합 재료를 형성 재료로 포함하는 기판이어도 무방하다.As the
기판(2)의 두께는 설계에 따라 적절히 설정할 수 있다.The thickness of the
박막 트랜지스터(1)는 보텀 게이트형(bottom gate type) 트랜지스터이다. 박막 트랜지스터(1)는 기판(2) 상에 형성된 게이트 전극(3)과 게이트 전극(3)을 덮고 형성된 절연체 층(4), 절연체 층(4)의 상면에 형성된 반도체 층(5)과 반도체 층(5)의 상면에서 반도체 층(5)에 대면하여 형성된 소스 전극(6) 및 드레인 전극(7)을 포함하고 있다. 게이트 전극(3)은 반도체 층(5)의 채널 영역(A)에 대응하여, 채널 영역(A)과 평면적으로 중첩되는 위치에 형성되어 있다.The thin film transistor 1 is a bottom gate type transistor. The thin film transistor 1 includes a gate electrode 3 formed on a
게이트 전극(3), 소스 전극(6), 드레인 전극(7)으로는 일반적으로 알려진 재료로 형성된 것을 사용할 수 있다. 이러한 전극의 형성 재료로는, 예를 들어, 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 몰리브덴(Mo), 탄탈(Ta), 텅스텐(W) 등의 금속 재료 또는 이들의 합금; 인듐 주석 산화물 (Indium Tin Oxide; ITO), 산화 아연(ZnO) 등의 도전성 산화물을 들 수 있다. 또한, 상기 전극은 2층 이상의 적층 구조를 가질 수 있고, 상기 적층 구조는, 예를 들어, 표면을 금속 재료로 도금함으로써 형성될 수 있다.As the gate electrode 3, the
게이트 전극(3), 소스 전극(6), 드레인 전극(7)은 동일한 형성 재료로 형성될 수도 있고, 서로 다른 재료로 형성될 수도 있다. 제조의 용이성으로 인해, 소스 전극(6)과 드레인 전극(7)은 동일한 형성 재료인 것이 바람직하다.The gate electrode 3, the
절연체 층(4)은 절연성을 갖고 게이트 전극(3)과 소스 전극(6) 및 드레인 전극(7)을 전기적으로 절연할 수 있다면, 무기 재료 및 유기 재료에서 선택되는 어느 하나를 사용하여 형성될 수 있다. 무기 재료로는, 예를 들어, SiO2, SiNx, SiON, Al2O3, AlN 등의 통상적으로 알려진 절연성의 산화물, 질화물, 산 질화물 등이 있다. 유기 재료로는, 예를 들어, 아크릴 수지, 에폭시 수지, 실리콘 수지, 불소 수지 등이 있다. 유기 물질은 제조 또는 가공이 용이한 광경화성 수지(photocurable resin) 재료인 것이 바람직하다.The
반도체 층(5)은 인듐과 원자 번호가 73 이상인 금속 원자를 포함하는 복합 금속 산화물을 형성 재료로 하고 있다. 즉, 반도체 층(5)은 상기 복합 금속 산화물을 포함한다. 반도체 층(5)에 포함된 원자 번호가 73 이상인 금속 원자는 주기율표 중 6주기에 속하는 금속 원자일 수 있다. 상기 금속 원자는, 상세하게는, 탄탈륨 (Ta), 텅스텐 (W), 레늄 (Re), 오스뮴 (Os), 이리듐 (Ir), 백금 (Pt), 금 (Au), 수은 (Hg ), 탈륨 (Tl), 납 (Pb)일 수 있으며, 더욱 상세하게는, 텅스텐일 수 있다.The
복합 금속 산화물에서 원자 번호가 73 이상인 금속 원자와 인듐의 총량(원자수)에 대해 원자 번호가 73 이상인 금속 원자의 함유량(원자수)의 비율(백분율)은 0.5 ~ 10 원자%일 수 있다. 원자 번호가 73 이상인 금속 원자 이외의 나머지 부분은 인듐, 산소 원자 및 불가피한 불순물일 수 있다.In the composite metal oxide, the ratio (percentage) of the content (number of atoms) of metal atoms having atomic number 73 or more to the total amount (number of atoms) of metal atoms and atoms having atomic number 73 or more may be 0.5 to 10 atomic%. The remaining part other than the metal atom having an atomic number of 73 or more may be indium, an oxygen atom and an unavoidable impurity.
원자 번호가 73 이상인 금속 원자가 텅스텐일 경우, 복합 금속 산화물에서 텅스텐과 인듐의 총량(원자수)에 대해 텅스텐의 함량(원자수)의 비율(백분율)은, 상세하게는, 0.5 ~ 10 원자%일 수 있으며, 더욱 상세하게는 0.5 ~ 2 원자%일 수 있다.When the metal atom having an atomic number of 73 or more is tungsten, the ratio (percentage) of the content (number of atoms) of tungsten to the total amount (number of atoms) of tungsten and indium in the composite metal oxide is in the range of 0.5 to 10 atomic% And more specifically 0.5 to 2 atomic%.
본 발명의 실시예에 따른 반도체 층(5)에서 원자 번호가 73 이상인 금속 원자는 반도체 층의 형성시 산화 인듐의 국소적인 결정화를 억제하므로, 산화 인듐은 비정질 상태가 되기 쉽다. 이에 따라, 막 표면의 평탄도도 높아진다. 따라서 반도체 층(5)은 균일한 비정질 상태가 될 수 있다.Metal atoms having an atomic number of 73 or more in the
또한, 일반적으로 알려진 산화물 반도체인 In-Zn-O계 금속 산화물 및 In-Ga-Zn-O계 금속 산화물이 다량 함유된 산화 아연은 물로 변질되기 쉽다. 따라서, 이러한 산화물 반도체를 이용해 반도체 층을 형성한 박막 트랜지스터는 반도체 층을 적절히 보호하고 열화를 억제할 필요가 있다.In addition, zinc oxide, which is a commonly known oxide semiconductor containing an In-Zn-O-based metal oxide and a large amount of In-Ga-Zn-O-based metal oxide, is likely to be transformed into water. Therefore, it is necessary for the thin film transistor in which the semiconductor layer is formed using such an oxide semiconductor to appropriately protect the semiconductor layer and suppress deterioration.
이에 대해, 본 발명의 실시예에 따른 박막 트랜지스터(1)의 반도체 층(5)은 물로 변질되기 쉬운 산화 아연을 주성분으로 하지 않기 때문에 보호가 필요하지 않다. 또한 반도체 층(5)의 형성에서 에칭(etching)이 필요한 경우, 건식 에칭과 습식 에칭이 모두 적용될 수 있기 때문에 공정의 자유도가 높아진다.On the other hand, since the
또한, 본 발명의 실시예에 따른 박막 트랜지스터(1)의 반도체 층(5)은 원료 단가가 높은 Ga을 포함하지 않기 때문에, 제조시 표적에 따른 비용을 줄일 수 있어, 박막 트랜지스터의 제조 비용도 줄일 수 있다.In addition, since the
반도체 층(5)의 표면은 원자간력현미경으로 측정한 자승평균평방근 거칠기(Rq)가 1.0nm 이하일 수 있다. Rq는 이상적으로 0nm이기 때문에 Rq의 하한치는 0nm이다.The surface of the
Rq의 상한은, 상세하게는 0.7nm 이하이며, 보다 상세하게는, 0.5nm 이하이며, 더욱 상세하게는, 0.3nm 이하이다.Specifically, the upper limit of Rq is 0.7 nm or less, more specifically 0.5 nm or less, and more specifically 0.3 nm or less.
상기 본 명세서의 자승평균평방근 거칠기(Rq)는 원자간력현미경(SII 사 제품, 부품 번호 SPI5000 탭핑 모드 관찰)을 이용해 5㎛×5㎛의 측정 영역을 측정하여 얻은 관찰 상(像) 을 이용하여 산출된 값을 의미한다.The square root mean square roughness (Rq) of the present specification is obtained by using an observation image obtained by measuring a measurement area of 5
In-Zn-O계 금속 산화물 및 In-Ga-Zn-O계 금속 산화물은 반도체 층을 형성할 경우, 다결정 상태가 되기 쉽다. 따라서, 일반적으로 알려진 산화물 트랜지스터는 반도체 층에 포함된 입자로 인해, 반도체 층의 표면이 앞서 설명한 자승평균평방근 거칠기를 나타낼 정도로 충분히 평탄해지지 않는다. 또한, 일반적으로 알려진 산화막 트랜지스터의 반도체 층은 이러한 입자로 인해, 면 방향의 전기 전도도가 저하된다.In-Zn-O-based metal oxide and In-Ga-Zn-O-based metal oxide tend to become polycrystalline when a semiconductor layer is formed. Therefore, generally known oxide transistors are not sufficiently planar because the particles contained in the semiconductor layer cause the surface of the semiconductor layer to exhibit the square root mean square roughness described above. In addition, the semiconductor layer of a generally known oxide film transistor has such a grain that the electrical conductivity in the plane direction is lowered.
따라서, 일반적으로 알려진 산화물 반도체를 이용하여 반도체 층을 형성하는 경우에는, 측면 방향으로 연속적인 층을 형성하기 때문에(불연속 영역을 형성하지 않기 때문에), 도전성을 확보하기 위해 막 두께를 30 ~ 80 nm로 한다.Therefore, in the case of forming a semiconductor layer using a generally known oxide semiconductor, since a continuous layer is formed in the lateral direction (since a discontinuous region is not formed), a film thickness of 30 to 80 nm .
이에 대해, 본 발명의 실시예에 따른 반도체 층(5)은 표면이 앞서 설명한 바와 같은 자승평균평방근 거칠기를 보여 매우 평탄한 표면이 된다. 따라서 반도체 층(5)을 얇게 형성하더라도 불연속으로 형성되기는 어렵다. 또한, 상기 통상적으로 알려진 산화물 반도체로 이루어진 반도체 층과는 다르게 형성한 반도체 층(5)의 내부에 국소적으로 결정 입자가 성장하는 현상도 생기기 어렵고, 입자에 기인한 전기 전도도의 저하도 보이지 않는다.On the other hand, the
따라서, 본 발명의 실시예에 따른 박막 트랜지스터(1)에서는 반도체 층(5)의 두께를 앞서 설명한 바와 같이 얇게 형성할 수 있다. 이는 반도체 층(5)을 형성하는 재료 비용을 절감시킬 수 있다. 또한, 일반적으로 알려진 산화막 트랜지스터에 비해, 반도체 층의 성막(成膜) 시간이 짧아져 제조 시간을 단축시킬 수 있다.Therefore, in the thin film transistor 1 according to the embodiment of the present invention, the thickness of the
본 발명의 실시예에 따른 박막 트랜지스터(1) 및 반도체 장치(100)는 상기와 같은 구성으로 되어 있다.
The thin film transistor 1 and the semiconductor device 100 according to the embodiment of the present invention have the above-described structure.
<박막 트랜지스터의 제조 방법><Thin Film Transistor Manufacturing Method>
이후에는, 본 발명의 또 다른 실시예에 따른 박막 트랜지스터(1)의 제조 방법을 설명한다. 본 발명에 따른 실시예의 박막 트랜지스터의 반도체 층은 물리적 증기 증착법 또는 물리적 기상 성장법을 이용하여 형성하는 것이 가능하다.Hereinafter, a method of manufacturing the thin film transistor 1 according to another embodiment of the present invention will be described. The semiconductor layer of the thin film transistor of the embodiment of the present invention can be formed by physical vapor deposition or physical vapor deposition.
여기서, 물리적 증착법은 증착법이나 스퍼터링(sputtering)법일 수 있다. 증착법은 진공 증착법, 분자선 증착법(MBA), 이온 도금법, 이온 빔 증착법 등 일 수 있다. 또한 스퍼터링법은 기본 스퍼터링, 마그네트론 스퍼터링, 이온 빔 스퍼터링, ECR(electron cyclotron resonance) 스퍼터링, 반응성 스퍼터링 등 일 수 있다. 스퍼터링 법에서 플라스마를 이용하는 경우, 반응성 스퍼터링법, DC(직류) 스퍼터링법, 고주파(RF) 스퍼터링법 등의 성막법을 사용할 수 있다.The physical vapor deposition method may be a vapor deposition method or a sputtering method. The deposition method may be vacuum deposition, molecular beam deposition (MBA), ion plating, ion beam deposition, or the like. The sputtering method may be basic sputtering, magnetron sputtering, ion beam sputtering, ECR (electron cyclotron resonance) sputtering, reactive sputtering, or the like. When plasma is used in the sputtering method, a film formation method such as reactive sputtering, DC (direct current) sputtering, or RF (radio frequency) sputtering can be used.
또한, 하기 제조 방법을 이용하여 박막 트랜지스터를 제조할 수 있다. 하기 제조 방법을 이용하면 더 높은 품질의 박막 트랜지스터를 제조 할 수 있다.In addition, a thin film transistor can be manufactured using the following manufacturing method. A thin film transistor of higher quality can be manufactured using the following manufacturing method.
본 발명의 실시예에 따른 박막 트랜지스터(1)의 제조 방법에 있어서, 기판(2) 상에 일반적으로 알려진 방법으로 게이트 전극(3) 및 절연체 층(4)을 형성하고, 이후에, 반도체 층(5)을 형성한다. 본 발명의 제조 방법에서는 표적 및 공정 가스를 이용한 물리 증착 방법으로 반도체 층(5)이 제조된다. 상기 표적은 산화 인듐 분말 및 원자 번호가 73 이상인 금속 원자의 산화물 분말 등의 소결체이다. 상기 공정 가스는 불활성 기체와 산소의 혼합 가스이며, 수소 원자를 가진 화합물을 포함하지 않는다. 이하에서는, 물리적 증착법으로서 스퍼터링법을 이용한 방법을 설명한다.In the method of manufacturing the thin film transistor 1 according to the embodiment of the present invention, the gate electrode 3 and the
소결체에서 원자 번호가 73 이상인 금속 원자와 인듐의 총량(원자수)에 대해 원자 번호가 73 이상인 금속 원자의 함유량(원자수)의 비율(백분율)은, 상세하게는, 0.5 ~ 10 원자%일 수 있다. 원자 번호가 73 이상인 금속 원자 이외의 나머지 부분은 인듐, 산소 원자 및 불가피한 불순물일 수 있다.Specifically, the ratio (percentage) of the content (atomic number) of metal atoms having atomic number 73 or more to the total amount (number of atoms) of metal atoms and indium atoms having atomic numbers of 73 or more in the sintered body can be 0.5 to 10 atomic% have. The remaining part other than the metal atom having an atomic number of 73 or more may be indium, an oxygen atom and an unavoidable impurity.
형성되는 반도체 층(5)의 조성(산소 원자 이외의 원소의 조성)과 표적의 조성(산소 원자 이외의 원소의 조성)은 동일하거나, 또는 거의 동일할 수 있다. 따라서, 목표하는 반도체 층(5)의 조성(산소 원자 이외의 원소의 조성)과 거의 동일한 조성(산소 원자 이외의 원소의 조성)을 가진 대상을 준비하는 것이 바람직하다.The composition of the
하나의 구체적인 예에서, 반도체 층(5)으로 In-W-O계의 금속 산화물을 적용하는 경우, 표적으로는 산화 인듐 분말과 산화 텅스텐 분말의 소결체를 사용할 수 있다. 또한, 산화 텅스텐은 W2O3, WO2, WO3가 존재한다. 이 중 WO3가 가장 안정이고 저렴하게 제조될 수 있다. WO3의 제조 과정에서는 W2O3 및 WO2이 미량 혼입하는 경우가 있지만, 산화 텅스텐의 조성은 변화하지 않고 WO3이다. 본 발명에 따른 실시예에서 산화 텅스텐은 WO3 또는 W2O3 및 WO2이 미량 혼입된 WO3를 의미한다.In one specific example, when an In-WO-based metal oxide is applied to the
또한, 표적은 산화 텅스텐의 함량(중량%) 이하의 첨가물(금속 산화물 등) 등의 불순물이 혼입될 수 있다. 구체적인 예에서, 표적에 의도하지 않은 불가피한 불순물로서, 산화 인듐과 산화 텅스텐 이외의 금속 산화물(산화 아연 등)이 전체 표적의 산화 텅스텐의 함량 이하의 비율로 혼입되더라도 무방하다.Further, impurities such as an additive (metal oxide or the like) having a content (wt.%) Or less of tungsten oxide may be incorporated in the target. In a specific example, indium oxide and a metal oxide (such as zinc oxide) other than tungsten oxide may be incorporated at a ratio equal to or less than the content of tungsten oxide in the whole target as unintended and unavoidable impurities in the target.
이러한 경우에, 소결체에서 텅스텐과 인듐의 총량(원자수)에 대한 텅스텐의 함량(원자수)의 비율(백분율)은, 상세하게는, 0.5 ~ 10 원자%이며, 더욱 상세하게는, 0.5 ~ 2 원자%일 수 있다.In this case, the ratio (percentage) of the content (atomic number) of tungsten to the total amount (number of atoms) of tungsten and indium in the sintered body is 0.5 to 10 atomic% in detail, more specifically 0.5 to 2 atomic% Atomic%.
일반적으로 알려진 산화물 반도체인 In-Zn-O계 금속 산화물 및 In-Ga-Zn-O계 금속 산화물은 산화 인듐을 “호스트(host) 재료”로, 산화 아연과 산화 갈륨을 “게스트(guest) 재료”로 할 경우, 호스트 재료(산화 인듐)의 양에 대해 20%~30%의 게스트 재료(산화 아연과 산화 갈륨)가 혼입될 수 있다.In-Zn-O-based metal oxide and In-Ga-Zn-O-based metal oxide, which are generally known oxide semiconductors, are formed by using indium oxide as a "host material", zinc oxide and gallium oxide as " 20% to 30% of the guest material (zinc oxide and gallium oxide) can be mixed with the amount of the host material (indium oxide).
이에 대해, 본 발명의 실시예에 따른 박막 트랜지스터(1)의 반도체 층(5)은 앞서 설명한 바와 같은 소결체를 표적으로 사용하여 형성된다. 따라서, 본 발명의 제조 방법으로 제조된 박막 트랜지스터(1)에서 반도체 층(5)의 산화물 반도체는 일반적으로 알려진 산화물 반도체에 비해, 호스트 재료(산화 인듐)의 함량에 대한 게스트 재료(산화 텅스텐)의 함량 비율이 매우 적어질 수 있다.On the other hand, the
또한, 박막 트랜지스터(1)의 제조 방법에 있어서, 공정 가스로 불활성 기체와 산소의 혼합 가스를 사용할 수 있다. 희귀 가스로서 헬륨, 네온, 아르곤, 크립톤, 크세논일 수 있다.In the manufacturing method of the thin film transistor 1, a mixed gas of an inert gas and oxygen can be used as a process gas. The rare gases may be helium, neon, argon, krypton, xenon.
공정 가스 중의 산소 가스의 양(부피 비율)은, 상세하게는 8.5 ~ 12 부피%일 수 있다.The amount (volume ratio) of the oxygen gas in the process gas may be, in detail, 8.5 to 12% by volume.
또한, 공정 가스는 수소 원자를 가진 화합물을 포함하지 않는다. 여기에서 “수소 원자를 가진 화합물을 포함하지 않는다”는 것은 물(H2O)과 수소 가스(H2) 등 수소 원자를 갖는 화합물을 공정 가스 중에 의도적으로 혼합하지 않는다는 것을 의미한다. 상기 의미는 사용 가스와 작업 환경에 미량으로 존재하는 수분이나 수소 가스 등이 실수로 공정 가스 중에 혼입되는 경우를 배제하지 않는다.In addition, the process gas does not include a compound having a hydrogen atom. Here, the expression " not containing a compound having a hydrogen atom " means that a compound having a hydrogen atom such as water (H 2 O) and hydrogen gas (H 2 ) is not intentionally mixed into the process gas. The above meaning does not exclude the case where water or hydrogen gas present in a trace amount in the used gas and the working environment is mistakenly incorporated into the process gas.
In-Zn-O계 금속 산화물 및 In-Ga-Zn-O계 금속 산화물로 구성된 반도체 층의 제조 공정에서, 앞서 설명한 국소적인 결정 입자의 성장을 억제하고, 양호한 성막을 실현하기 위해, 공정 가스에 소량의 물을 함유 할 수 있다. 또한, 공정 가스 중에 수소를 함유시킬 수도 있다.In order to suppress the growth of the above-mentioned local crystal grains and realize good film formation in the process of manufacturing a semiconductor layer composed of In-Zn-O-based metal oxide and In-Ga-Zn-O-based metal oxide, It may contain a small amount of water. In addition, hydrogen may be contained in the process gas.
이러한 수소 원자를 포함하는 가스를 공정 가스로 사용하여 스퍼터링을 실시할 경우, 스퍼터링으로 형성되는 막의 내부에 수소 원자(양성자)가 혼입될 수 있다. 반도체 층이 이러한 수소 원자를 내포하고 있는 경우, 트랜지스터의 구동을 위해 전류가 통전되면, 반도체 층에서 상기 수소 원자가 이동하여, 반도체 층의 성질이 불안정해질 수 있다. 따라서, 수소 원자를 내포 한 반도체 층을 갖는 박막 트랜지스터는 2개의 전극 사이(소스-드레인)에 전류의 흐름이 시작되기 위한 최소 게이트 전압인 임계 전압이 변동하고, 작동이 안정되기 어렵다.When sputtering is performed using a gas containing such a hydrogen atom as a process gas, hydrogen atoms (protons) can be incorporated into the film formed by sputtering. In the case where the semiconductor layer contains such a hydrogen atom, when a current is supplied for driving the transistor, the hydrogen atoms move in the semiconductor layer, and the property of the semiconductor layer may become unstable. Therefore, in a thin film transistor having a semiconductor layer containing hydrogen atoms, the threshold voltage, which is the minimum gate voltage for starting the flow of current between the two electrodes (source-drain), fluctuates and the operation is difficult to stabilize.
이에 대해, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은 앞서 설명한 바와 같이, 형성되는 반도체 층이 원자 번호가 73 이상인 금속 원자를 내포하고, 상기 금속 원자가 국소적인 결정 성장을 억제한다. 따라서 상기 In-Zn-O계 금속 산화물이나 In-Ga-Zn-O계 금속 산화물과 같이 공정 가스에 물을 포함할 필요가 없다. 따라서, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은 공정 가스로서 불활성 기체와 산소를 포함하고, 물이나 수소 등 수소 원자를 포함하는 가스 성분을 포함하지 않는 가스를 사용할 수 있다.In contrast, as described above, in the method of manufacturing a thin film transistor according to an embodiment of the present invention, the formed semiconductor layer contains a metal atom having an atomic number of 73 or more, and the metal atom suppresses local crystal growth. Therefore, it is not necessary to include water in the process gas such as the In-Zn-O-based metal oxide or In-Ga-Zn-O-based metal oxide. Accordingly, a method of manufacturing a thin film transistor according to an embodiment of the present invention may use a gas containing an inert gas and oxygen as a process gas and not containing a gas component including hydrogen atoms such as water or hydrogen.
본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에 있어서, 본 발명가들이 검토한 바에 의하면, 산화 인듐과 산화 텅스텐을 포함하는 표적을 이용하여 반도체 층을 형성하는 경우, 반도체 층을 구성하는 금속 산화물을 비정질 막으로 하기 때문에, 고온을 필요로 하지 않는다는 것을 발견하였다. 따라서 박막 트랜지스터의 제조 방법에 있어서, 반도체 층을 형성하는 공정을 10℃ 이상, 100℃ 이하로 수행함으로써, 바람직한 반도체 층을 형성 할 수 있다. 또한, 반도체 층을 형성하는 공정을 상온에서 실시할 수 있다. 상기 “상온에서 실시”란 용어는, 반도체 층을 형성하는 공정을 위해 가열을 하지 않고, 작업 환경의 온도 조정이 불필요하다는 것을 의미한다.In the method of manufacturing a thin film transistor according to an embodiment of the present invention, when the semiconductor layer is formed using a target including indium oxide and tungsten oxide, the present inventors have found that the metal oxide constituting the semiconductor layer Since it is an amorphous film, it does not require a high temperature. Therefore, in the method of manufacturing a thin film transistor, a preferable semiconductor layer can be formed by performing the step of forming the semiconductor layer at 10 캜 or higher and 100 캜 or lower. Further, the step of forming the semiconductor layer can be performed at room temperature. The term " carried out at room temperature " means that the temperature adjustment of the working environment is unnecessary without heating for the step of forming the semiconductor layer.
본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서 적용되는 스퍼터링법으로는 RF 스퍼터링, AC 스퍼터링, DC 스퍼터링 등 공지된 방법을 사용할 수 있다.As a sputtering method used in the method of manufacturing a thin film transistor according to an embodiment of the present invention, known methods such as RF sputtering, AC sputtering, and DC sputtering can be used.
또한, 표적은 산화 인듐 분말 및 원자 번호가 73 이상인 금속 원자의 산화물 분말을 사용할 경우, 상기 분말 혼합물의 소결체일 수 있고, 각 분말의 소결체일 수도 있다. 각각의 금속 산화물 분말마다 소결체를 형성하는 경우에는, 여러 소결체를 이용한 코-스퍼터링(co-sputtering)에 의해 반도체 층을 형성할 수 있다.When the oxide powder of the indium oxide powder and the metal atom of the atomic number of 73 or more is used, the target may be a sintered body of the powder mixture or a sintered body of each powder. When a sintered body is formed for each metal oxide powder, a semiconductor layer can be formed by co-sputtering using various sintered bodies.
본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은 상기와 같다.A method of manufacturing a thin film transistor according to an embodiment of the present invention is as described above.
상기 구성의 박막 트랜지스터에 따르면, 신규 반도체 재료를 사용함으로써 특성 변화가 억제될 수 있다.According to the thin film transistor having the above structure, the characteristic change can be suppressed by using the new semiconductor material.
또한, 상기 구성의 반도체 장치에 의하면, 특성 변화가 억제된 박막 트랜지스터를 포함하고 있고, 높은 신뢰성을 포함하고 있다.Further, according to the semiconductor device having the above-described structure, the thin film transistor includes a thin film transistor whose characteristic change is suppressed and includes high reliability.
또한, 상기 박막 트랜지스터의 제조 방법에 의하면, 신규 반도체 재료를 이용함으로써, 특성 변화가 억제된 박막 트랜지스터를 용이하게 제조할 수 있다.Further, according to the method for manufacturing a thin film transistor, a thin film transistor in which a characteristic change is suppressed can be easily manufactured by using a new semiconductor material.
또한, 본 발명에 따른 실시예에서는, 소위 보텀 게이트형의 박막 트랜지스터에 대해 설명하였지만, 본 발명은 톱 게이트형(top gate type)의 박막 트랜지스터에 적용할 수도 있다.In the embodiments according to the present invention, a so-called bottom gate type thin film transistor has been described. However, the present invention can also be applied to a top gate type thin film transistor.
또한, 본 발명에 따른 실시예에서는, 소위 톱 접촉형(top contact type)의 박막 트랜지스터에 대해 설명했지만, 본 발명은 보텀 접촉형(bottom contact type)의 박막 트랜지스터에 적용할 수도 있다.In the embodiments according to the present invention, a so-called top contact type thin film transistor is described. However, the present invention can also be applied to a bottom contact type thin film transistor.
이상에서는, 첨부 도면을 참조하면서 본 발명에 따른 구체적인 실시예에 대해 설명했지만, 본 발명이 상기 실시예에 한정되지 않는 것은 물론이다. 상기 실시예에서 보여준 각 구성 부재의 여러 형상이나 조합 등은 하나의 실시예이며, 본 발명의 요건에서 벗어나지 않는 범위에서 설계 요구 등에 따라 여러 가지 변형이 가능하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. The various shapes and combinations of the constituent members shown in the above embodiments are only examples, and various modifications are possible according to the design requirements and the like without departing from the requirements of the present invention.
이하에서는, 본 발명의 실시예에 따라 설명하지만, 본 발명이 이하의 실시예에 한정되는 것은 아니다.
Hereinafter, the present invention will be described with reference to Examples, but the present invention is not limited to the following Examples.
<실시예 1> ≪ Example 1 >
본 실시예에서는 도 2의 박막 트랜지스터(10)를 제작하여 작동을 확인하였다.In this embodiment, the
도 2의 박막 트랜지스터(10)는 도 1의 박막 트랜지스터(1)와 동일한 구조를 포함하고, 도 1의 박막 트랜지스터(1)가 가진 게이트 전극(3)을 대신하여 p형 불순물이 다량으로 도핑된 Si층(8)이 사용되고 있다.The
실시예의 박막 트랜지스터(10)는 하기의 방법으로 제조하였다. p형 불순물이 도핑된 Si 기판을 이용, 표면을 산화하여 절연체 층(4)을 형성했다. 이후에, 절연체 층(4)의 표면에 하기의 방법을 이용하여 반도체 층(5)을 형성하였다. 소스 전극(6) 및 드레인 전극(7)을 반도체 층(5)의 표면에 마스크 증착하여 형성하였다.The
소스 전극(6)과 드레인 전극(7)은 금(Au)을 형성 재료로 사용하였고, 두께는 40nm이다. 또한, 소스 전극(6)과 드레인 전극(7)의 이격 거리(게이트 길이)는 350㎛이며, 대향하는 부분의 길이는 940㎛이다.The
반도체 층(5)은 스퍼터링 장치(Shinko Seiki사 제품, STV4321 형)를 이용하고, 표적재로 IWO 표적(Sumitomo Metal Mining사 제품)을 이용하여, 하기 스퍼터링 조건에서 스퍼터링법(DC 스퍼터링)에 의해 성막하였다. IWO 표적으로는 1 중량%의 산화 텅스텐(WO3)이 첨가된 In2O3계의 샘플 제품을 사용 하였다. 성막한 반도체 층(5)의 두께는 10nm이다.The
<스퍼터 조건> <Sputter condition>
DC power: 50W DC power: 50W
진공도: 0.06Pa Vacuum degree: 0.06 Pa
공정 가스 유량: Ar 3 sccm/O2 0.5 sccm Process gas flow rate: Ar 3 sccm / O 2 0.5 sccm
(sccm : Standard Cubic Centimeter per Minute) (sccm: Standard Cubic Centimeter per Minute)
기판 온도: 23 ℃. 가열 없음.
Substrate temperature: 23 캜. No heating.
형성된 반도체 층 표면의 자승평균평방근 거칠기를 원자간력현미경 (SII사 제품, 부품 번호 SPI5000 탭핑 모드 관찰)로 측정하였다. 표면의 자승평균평방근 거칠기는 0.24nm이다.The square root mean square roughness of the surface of the formed semiconductor layer was measured by an atomic force microscope (SII, part number SPI5000 tapping mode observation). The square root mean square roughness of the surface is 0.24 nm.
이렇게 제작된 박막 트랜지스터(10)의 특성을 23℃, 어두운 진공의 평가 환경에서 측정하였다. 도 3은 박막 트랜지스터(10)의 특성을 측정한 결과를 나타낸 그래프이고, 도 3(a)는 전달 특성을 나타내며, 도 3(b)는 출력 특성을 나타낸다.The characteristics of the thus fabricated
본 발명의 실시예에 따라 제작된 박막 트랜지스터(10)는 전계 효과 이동도(field effect mobility)가 1.18cm2/Vs였다.The
또한, 구동 전류(Ion)와 누설 전류 (Ioff)의 비(Ion/Ioff)가 107 이상이며, 누설 전류가 매우 적은 것으로 나타났다.It was also found that the ratio of the driving current Ion to the leakage current Ioff was Ion / Ioff of 107 or more and the leakage current was very small.
또한, 임계 전압은 26V였다. 반도체 층의 성막 조건, 두께 등을 변경함으로써 반도체 층의 특성을 조정해, 상기 임계 전압의 조정이 가능하다.The threshold voltage was 26V. The threshold voltage can be adjusted by adjusting the characteristics of the semiconductor layer by changing the film forming conditions, the thickness, and the like of the semiconductor layer.
하위 임계값 계수(S값)는 0.44V/decade였다. The lower threshold coefficient (S value) was 0.44 V / decade.
따라서, 본 발명의 실시예에 따른 박막 트랜지스터의 작동 확인이 가능했다.Therefore, it is possible to confirm the operation of the thin film transistor according to the embodiment of the present invention.
또한, 반도체 층(5)을 형성할 때, 공정 가스 중의 산소 분압을 다양한 값으로 조절하고, 상기 방법과 동일한 방법으로 박막 트랜지스터(10)를 제작 하였다. 그리고, 반도체 층(5)의 전도도를 측정 하였다.When the
도 4는 공정 가스 중의 산소 분압과 형성된 반도체 층(5)의 도전율의 관계를 나타내는 그래프이다.4 is a graph showing the relationship between the partial pressure of oxygen in the process gas and the conductivity of the
반도체 층(5)의 도전율(σ)과 산소 분압(P(O2))은 다음 관계식으로 표현되었다.
The conductivity () and the oxygen partial pressure (P (O 2 )) of the
σ = exp {-449 × P (O2) -2.44}
? = exp {-449 * P (O2) - 2.44}
공정 가스 중의 산소 분압이 높을수록 반도체 층(5)의 도전율이 낮아지는 것을 확인할 수 있다. 공정 가스 중의 산소 분압이 0.04Pa을 초과하는 경우, 반도체 층(5)의 도전율이 10-9S/cm 미만이 되었다. 공정 가스 중의 산소 분압이 0.028Pa 미만인 경우, 반도체 층(5)의 도전율이 약 10-6S/cm 이상이 되었다. 공정 가스 중의 산소 분압이 0.03 ~ 0.038Pa의 경우 반도체 층(5)의 도전율은 약 10-8S/cm가 되었다.It can be seen that the higher the oxygen partial pressure in the process gas is, the lower the conductivity of the
따라서, 공정 가스 중의 산소 분압을 조정함으로써, 반도체 층(5)이 재현성 좋게 형성됨을 알 수 있다.
Therefore, it can be seen that the
<실시예 2> ≪ Example 2 >
IWO 표적으로서, 3 중량% 또는 5 중량%의 산화 텅스텐(WO3)과 산화 인듐(In2O3)으로 이루어진 표적을 가진 것 이외에 실시예 1과 동일한 방법으로 반도체 층(5)을 증착하고, 박막 트랜지스터(10)를 제작하였다.The
박막 트랜지스터(10)의 전기적 특성을 측정한 결과, 전계 효과 이동도가 좋은 값이 되었으며, 누설 전류가 매우 적은 것으로 나타났다. 따라서, 본 발명의 실시예에 따른 박막 트랜지스터의 작동 확인이 가능했다.As a result of measuring the electrical characteristics of the
상기 결과로부터, 본 발명의 실시예에 따른 박막 트랜지스터의 작동 확인이 가능하고, 본 발명에 따른 실시예의 유용성이 확인되었다.From the above results, it is possible to confirm the operation of the thin film transistor according to the embodiment of the present invention, and the usefulness of the embodiment according to the present invention is confirmed.
본 발명의 실시예에 따른 박막 트랜지스터는 특성 변화가 억제된다. 또한, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에서는 특성 변화를 방지하기 위해, 반도체 층을 보호할 필요가 없고, 공정의 부하가 작다. 또한, Ga을 포함하지 않기 때문에, 표적에 따른 비용을 줄일 수 있다. 따라서, 본 발명은 액정 디스플레이 및 유기 전계 발광 디스플레이의 스위칭 소자의 제조 공정에 바람직하게 적용할 수 있다.
The characteristic change of the thin film transistor according to the embodiment of the present invention is suppressed. In addition, in the method of manufacturing a thin film transistor according to the embodiment of the present invention, there is no need to protect the semiconductor layer in order to prevent the characteristic change, and the load of the process is small. In addition, since it does not include Ga, the cost according to the target can be reduced. Accordingly, the present invention can be suitably applied to a manufacturing process of a liquid crystal display and a switching device of an organic electroluminescence display.
<부호의 설명><Description of Symbols>
1, 10: 박막 트랜지스터 1, 10: Thin film transistor
2: 기판 2: substrate
3: 게이트 전극 3: gate electrode
4: 절연체 층 4: insulator layer
5: 반도체 층 5: semiconductor layer
6: 소스 전극 6: source electrode
7: 드레인 전극7: drain electrode
8 : Si 층 100: 반도체 장치.8: Si layer 100: Semiconductor device.
Claims (10)
상기 소스 전극 및 드레인 전극에 대면하여 형성된 반도체 층(semiconductor layer);
상기 소스 전극 및 드레인 전극 사이의 채널(channel)에 대응하여 형성된 게이트 전극(gate electrode); 및
상기 게이트 전극과 반도체 층 사이에 형성된 절연체 층을 포함하고 있고, 상기 반도체 층을 형성하는 재료가 인듐(indium)과 원자 번호가 73 이상인 금속 원자를 포함하는 것을 특징으로 하는 복합 금속 산화물의 박막 트랜지스터(thin film transister).A source electrode and a drain electrode;
A semiconductor layer formed to face the source electrode and the drain electrode;
A gate electrode formed corresponding to a channel between the source electrode and the drain electrode; And
And an insulator layer formed between the gate electrode and the semiconductor layer, wherein the material forming the semiconductor layer includes indium and a metal atom having an atomic number of 73 or more. thin film transister).
상기 표적은 산화 인듐 분말 및 원자 번호가 73 이상인 금속 원자의 산화물 분말의 소결체이고,
상기 공정 가스는 불활성 기체와 산소의 혼합 가스이며, 수소 원자를 가진 화합물을 포함하지 않는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.A step of forming a semiconductor layer composed of indium and a composite metal oxide containing metal atoms having an atomic number of 73 or more by a physical vapor deposition method using a target and a process gas,
The target is a sintered body of an oxide powder of indium oxide powder and a metal atom having an atomic number of 73 or more,
Wherein the process gas is a mixed gas of an inert gas and oxygen, and does not contain a compound having a hydrogen atom.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012134940 | 2012-06-14 | ||
| JPJP-P-2012-134940 | 2012-06-14 | ||
| PCT/JP2013/066384 WO2013187486A1 (en) | 2012-06-14 | 2013-06-13 | Thin-film transistor, method for producing a thin-film transistor, and semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140071491A true KR20140071491A (en) | 2014-06-11 |
Family
ID=49758304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020147012459A KR20140071491A (en) | 2012-06-14 | 2013-06-13 | Thin-Film Transistor, Method For Producing a Thin-Film Transistor, and Semiconductor |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP5846563B2 (en) |
| KR (1) | KR20140071491A (en) |
| WO (1) | WO2013187486A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6547273B2 (en) * | 2013-12-26 | 2019-07-24 | 株式会社リコー | p-type oxide semiconductor, composition for producing p-type oxide semiconductor, method for producing p-type oxide semiconductor, semiconductor element, display element, image display device, and system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4660667B2 (en) * | 2004-03-09 | 2011-03-30 | 出光興産株式会社 | TFT substrate, sputtering target, liquid crystal display device, pixel electrode, transparent electrode, and manufacturing method of TFT substrate |
| JP4662075B2 (en) * | 2007-02-02 | 2011-03-30 | 株式会社ブリヂストン | Thin film transistor and manufacturing method thereof |
| US8129718B2 (en) * | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
| JP2011254003A (en) * | 2010-06-03 | 2011-12-15 | Fujitsu Ltd | Semiconductor device and method for manufacturing the same |
| JP2012068597A (en) * | 2010-09-27 | 2012-04-05 | Toshiba Corp | Active matrix organic el display device and driving method therefor |
| JP2012074622A (en) * | 2010-09-29 | 2012-04-12 | Bridgestone Corp | Deposition method of amorphous oxide semiconductor and thin film transistor |
-
2013
- 2013-06-13 KR KR1020147012459A patent/KR20140071491A/en not_active Application Discontinuation
- 2013-06-13 JP JP2014521410A patent/JP5846563B2/en active Active
- 2013-06-13 WO PCT/JP2013/066384 patent/WO2013187486A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2013187486A1 (en) | 2016-02-08 |
| JP5846563B2 (en) | 2016-01-20 |
| WO2013187486A1 (en) | 2013-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8319217B2 (en) | Oxide semiconductor thin film transistor, method of manufacturing the same, and organic electroluminescent device including the same | |
| JP5400019B2 (en) | THIN FILM TRANSISTOR, ITS MANUFACTURING METHOD, AND ORGANIC ELECTROLUMINESCENT DEVICE EQUIPPED WITH THIN FILM TRANSISTOR | |
| EP2273540B1 (en) | Method for fabricating field-effect transistor | |
| JP6296463B2 (en) | Thin film transistor and manufacturing method thereof | |
| US8932903B2 (en) | Method for forming wiring, semiconductor device, and method for manufacturing semiconductor device | |
| JP2009231664A (en) | Field-effect transistor, and manufacturing method thereof | |
| KR20120021454A (en) | Transistor, method of manufacturing the same and electronic device comprising transistor | |
| JP7080842B2 (en) | Thin film transistor | |
| WO2015115330A1 (en) | Thin-film transistor, oxide semiconductor, and method for producing same | |
| JP2011258804A (en) | Field effect transistor and manufacturing method therefor | |
| JP6252903B2 (en) | Thin film transistor and manufacturing method thereof | |
| JP5846563B2 (en) | Thin film transistor, thin film transistor manufacturing method, and semiconductor device | |
| JP2015144176A (en) | Thin-film transistor and manufacturing method thereof, and semiconductor device | |
| JP6260992B2 (en) | Thin film transistor and manufacturing method thereof | |
| WO2016035503A1 (en) | Thin film transistor | |
| CN113348562A (en) | Oxide semiconductor thin film, thin film transistor, and sputtering target | |
| JP6252904B2 (en) | Oxide semiconductor and its production method | |
| JP6261125B2 (en) | Oxide thin film transistor and method for manufacturing the same | |
| WO2019107043A1 (en) | Oxide semiconductor thin film, thin film transistor, and sputtering target | |
| KR20170025248A (en) | Thin Film Transistor comprising double layer gate insulator and fabricating method thereof | |
| KR20090124656A (en) | Oxide semiconductor and thin film transistor comprising the same | |
| KR20150060150A (en) | Thin film transistor, method of manufacturing the same and display including the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| E902 | Notification of reason for refusal |