KR20140065825A - 수증기 어닐링을 이용한 질화물계 반도체 소자의 제조 방법 - Google Patents
수증기 어닐링을 이용한 질화물계 반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20140065825A KR20140065825A KR1020120132757A KR20120132757A KR20140065825A KR 20140065825 A KR20140065825 A KR 20140065825A KR 1020120132757 A KR1020120132757 A KR 1020120132757A KR 20120132757 A KR20120132757 A KR 20120132757A KR 20140065825 A KR20140065825 A KR 20140065825A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- based semiconductor
- forming
- nitride
- gan
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- 238000000034 method Methods 0.000 title claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 44
- 238000000137 annealing Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title abstract description 22
- 230000008569 process Effects 0.000 claims abstract description 31
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910002704 AlGaN Inorganic materials 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 22
- 230000007704 transition Effects 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000005533 two-dimensional electron gas Effects 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910052741 iridium Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 1
- 230000006698 induction Effects 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 62
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 49
- 229910002601 GaN Inorganic materials 0.000 description 48
- 230000015556 catabolic process Effects 0.000 description 16
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 6
- 229910052733 gallium Inorganic materials 0.000 description 6
- 229910001195 gallium oxide Inorganic materials 0.000 description 6
- 238000009279 wet oxidation reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical compound ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000005516 deep trap Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910015844 BCl3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
질화물계 반도체 제작 방법이 제공된다. 본 발명에 의한 제작 방법은, 표면에 GaN을 포함하는 질화물계 반도체 층을 형성하는 단계, 상기 질화물계 반도체 층 상면의 일 측에 형성된 소스 전극을 형성하고, 타 측에 드레인 전극을 형성하는 단계, 상기 질화물계 반도체 층에 수증기 어닐링(annealing) 처리를 수행하는 단계 및 상기 어닐링 처리된 질화물계 반도체 층 상면에 게이트 전극을 형성하는 단계를 포함한다.
Description
본 발명은 수증기 어닐링을 이용한 질화물계 반도체 소자의 제조 방법에 관한 것으로, 특히 항복전압을 증가시킬 수 있는 질화물계 반도체 소자의 제조 방법에 관한 것이다.
본 발명은 질화물계 반도체 소자 및 그 제조방법에 관한 것으로, 특히 GaN계 반도체 소자의 항복전압을 높이고 누설전류를 감소시키는 구조 및 그 제조방법에 관한 것이다.
최근 와이드 밴드-갭 물질인 질화갈륨(GaN), 탄화규소(SiC) 등이 전력용 전기시스템에서 각광받고 있다. 특히, GaN은 높은 임계전압, 높은 전자이동도, 높은 전자포화속도 등 여타의 반도체 물질에 비해 우수한 물질적 특성을 가지고 있어 고주파, 고전력 및 고온 분야의 반도체 소자로 널리 이용되고 있다.
한편, AlGaN/GaN 이종접합 구조는 AlGaN과 GaN 사이의 전도대역(conduction band)의 불연속성 및 압전효과(piezoelectric effect)에 의한 높은 이차원 전자가스(two-dimensional electron gas; 2DEG) 농도를 갖는다.
이에 따라 AlGaN/GaN 헤테로 구조 위에 제작되는 고전자 이동도 트랜지스터(high electron mobility transistor, HEMT) 및 수평형 쇼트키 장벽 다이오드(Schottky barrier diode)는 높은 이차원 전자가스농도(1013cm-2) 및 높은 임계전계를 가지므로 고전압 스위치 및 고주파 증폭기분야에서 널리 연구되고 있다.
하지만 종래의 AlGaN/GaN HEMT는 항복 전압(breakdown voltage) 및 임계 전압(critical eletric field)이 상대적으로 낮은 문제점을 포함하며, 이에 따라 누설 전류(leakage current)가 상대적으로 크다는 문제점을 내포한다. 아울러, 종래의 AlGaN/GaN HEMT는 노멀리-오프(normally off) 상태를 유지하기 어려운 문제점을 가진다.
상술한 문제점을 개선하기 위하여 AlGaN/GaN HEMT의 GaN 보호층 위에 SiO2와 SiN 등의 절연막을 이용한 패시베이션이 연구되어 왔다. 하지만 공정 시 패드 오픈을 위하여서는 추가적인 마스크가 필요하다는 문제점이 발생한다.
본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로, 본 발명은 수증기 어닐링(annealing)을 이용하여 질화물계 반도체를 제작하는 방법을 제공하는 것에 그 목적이 있다.
상술한 바를 달성하기 위하여, 본 발명의 일 실시 예에 의한 질화물계 반도체 제작 방법은, 표면에 GaN을 포함하는 질화물계 반도체 층을 형성하는 단계; 상기 질화물계 반도체 층 상면의 일 측에 형성된 소스 전극을 형성하고, 타 측에 드레인 전극을 형성하는 단계; 상기 질화물계 반도체 층에 수증기 어닐링(annealing) 처리를 수행하는 단계; 및 상기 어닐링 처리된 질화물계 반도체 층 상면에 게이트 전극을 형성하는 단계;를 포함한다.
본 발명의 다양한 실시 예들에 의하여, 수증기 어닐링을 이용하여 질화물계 반도체를 제작하는 방법들이 제공될 수 있다. 아울러, 수증기 어닐링을 통하여 제작된 질화물계 반도체들은 종래의 질화물계 반도체와 비교하여 소자의 누설 전류가 감소하고 항복전압이 증가하는 효과가 창출될 수 있다.
도 1 내지 도 5는 본 발명의 실시 예에 따른 질화물계 반도체의 제작 과정 중의 구조물의 단면도이다.
도 6은 본 발명에 의한 질화물계 반도체 제조 방법을 설명하기 위한 흐름도이다.
도 7 및 도 8은 AlGaN/GaN HEMT 소자, O2 어닐링 처리를 한 AlGaN/GaN HEMT 소자 및 H2O 어닐링 처리를 한 AlGaN/GaN HEMT 소자의 드레인 누설 전류 및 항복 전압을 나타낸 그래프이다.
도 6은 본 발명에 의한 질화물계 반도체 제조 방법을 설명하기 위한 흐름도이다.
도 7 및 도 8은 AlGaN/GaN HEMT 소자, O2 어닐링 처리를 한 AlGaN/GaN HEMT 소자 및 H2O 어닐링 처리를 한 AlGaN/GaN HEMT 소자의 드레인 누설 전류 및 항복 전압을 나타낸 그래프이다.
이하에서는, 본 발명의 바람직한 실시 예를 첨부한 도면을 참조하여 더욱 상세하게 설명하도록 한다. 도면들 중 동일한 구성 요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의하여야 한다. 하기 설명 및 첨부 도면에서 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1은 본 발명의 실시 예에 따른 질화물계 반도체의 제작 과정 중의 구조물의 단면도이다.
도 1에 도시된 바와 같이, 질화물계 반도체의 제작 방법은 기판(110)을 마련할 수 있다. 본 발명의 일 실시 예에 의한 기판층(110)은 Si로 구성될 수 있다. 다만, Si는 단순히 예시적인 것으로, 당업자는 Si를 사파이어, 탄화규소 등으로 용이하기 치환하여 변경 실시할 수 있을 것이다.
한편, 본 발명의 바람직한 실시 예에서는, 기판층(110) 상에 버퍼층(120)을 형성하기 이전에, 기판을 세정하는 작업을 수행할 수 있다. 기판(110)의 세정 작업은 바람직하게는 TCE(trichloroethylene), 아세톤(aceton), 메탄올(methanol) 용액에 의한 세정 작업을 포함할 수 있다. 또한 상술한 용액들에 의한 세정 작업이 종료된 후에는, 4:1의 H2SO4:H2O2혼합 용액 및 탈이온수로 세정할 수도 있다.
기판층(110) 상에는 버퍼층(120)이 형성될 수 있다. 버퍼층(120)은 바람직하게는 GaN을 포함할 수 있다. 버퍼층(120)은 기판(110) 상에, 예를 들어 수 μm의 두께, 바람직하게는 4μm의 두께를 성장시킬 수 있다. 버퍼층(120)이 기판(110) 상에 성장되면, 우선 고압에서 느린 속도로, 예를 들어 40분 동안 버퍼층(120)을 더 성장시키며, 이후 저압에서 빠른 속도로, 예를 들어 45분을 성장시킬 수 있다.
버퍼층(120)은 기판(110) 상에 MOCVD(metal organic chemical vapor deposition) 또는 MBE(molecular beam epitaxy) 방법 등의 통상적인 공정을 통하여 성장될 수 있다. 버퍼층(120), 예를 들어 GaN을 성장시키는 구성에 관한 것은 본원 발명의 핵심적인 사상이 아니며, 당업자에게 공지된 기술이기 때문에 여기에서 더욱 상세한 설명은 생략하도록 한다.
한편, 도시되지는 않았으나, 본원 발명의 다른 실시 예에 의한 질화물계 반도체의 제작 방법은, 기판(110) 및 버퍼층(120) 사이에 전이층(미도시)을 형성할 수도 있다. 상술한 바와 같이, 버퍼층(120)은 바람직하게는 GaN을 포함할 수 있는데, GaN과 기판으로 이용되는 사파이어, SiC, Si 등은 격자 상수나 열팽창계수의 차가 크기 때문에, 기판층(110) 상에 바로 GaN을 적층할 경우에는 선결함(dislocation)이 형성되어 누설전류가 발생할 수 있다. 전이층(미도시)은 기판층(110) 및 버퍼층(120) 간의 격자 상수나 열팽창 계수의 차이를 줄일 수 있으며, 이에 따라 누설 전류의 흐름을 방지할 수 있다. 뿐만 아니라, 당업자는 기판층(110)과 전이층(미도시) 사이, 또는 전이층(미도시)과 버퍼층(120) 사이, 또는 버퍼층(120) 상에 또 다른 층을 삽입하여 격자 상수 및 열팽창계수의 차이를 더욱 완화할 수 있는 구성을 공지된 기술을 이용하여 도출할 수 있다.
버퍼층(120) 상에는 AlGaN층(130)이 형성될 수 있다. AlGaN층(130)은 비의도적으로 도핑될(unintentionally doped) 수 있다. AlGaN층(130)도 버퍼층(120)과 마찬가지로, MOCVD(metal organic chemical vapor deposition) 또는 MBE(molecular beam epitaxy) 방법 등의 통상적인 공정을 통하여 성장될 수 있다.
본 발명의 실시 예는 버퍼층(120)이 GaN을 포함하며, AlGaN층(130)이 AlGaN을 포함할 수 있으며, 이에 따라 GaN/AlGaN의 이종 결합이 형성될 수 있다. AlGaN의 격자상수는 GaN보다 작으며, 이러한 영향으로 AlGaN층(130)은 격자 부정합에 의한 인장력이 인가될 수 있으며, 이에 따라 AlGaN층(130) 내의 분극이 유발되는 압전 효과가 발생할 수도 있다.
AlGaN/GaN 이종접합 구조의 압전 효과에 의하여 2DEG가 형성될 수 있으며, 이는 반도체 장치의 채널로 이용될 수 있다. 특히 GaN/AlGaN의 이종접합 구조 시의 전도대의 불연속성은, 예를 들어 0.65eV보다 큰 값을 가진다. 이에 따라 형성된 2DEG는 예를 들어 상온을 기준으로 1500 cm3/V·s의 전자 이동도, 2.2 x 107 cm/s의 전자포화속도를 가질 수 있다.
한편, AlGaN층(130)의 두께는 20nm로 형성될 수 있다. AlxGa1 - xN에서, x의 값은 0 초과 1 미만으로 결정될 수 있으며, 이에 따라 AlxGa1 - xN의 에너지 갭 또한 3.4eV 내지 6.2eV로 조절될 수 있다. 바람직하게는, Al 및 Ga의 함량 비율이 0.23:0.77로 결정되어, 즉 Al0 .23Ga0 .77N으로 구현될 수 있다.
AlGaN층(130) 상에는 GaN층(140)이 형성될 수 있다. 상술한 바와 같이 GaN 성장은 MOCVD 또는 MBE와 같은 통상적인 공정을 통하여 수행될 수 있다.
GaN층(140)은 외부로부터 AlGaN층(130)을 차단할 수 있으며, 또한 더욱 상세하게 후술할 것으로, GaN층(140)의 내부에 불순물층을 포함할 수도 있다. GaN층(140)은 예를 들어 3nm의 두께로 형성될 수 있다.
도 2는 본 발명의 일 실시 예에 의한 질화물계 반도체 제작 방법을 설명하기 위한 개념도이다. 도 2에 도시된 바와 같이, 질화물계 반도체의 제작 방법은 도 1의 반도체 소자 구조물에 메사 공정을 적용하여 메사 구조를 형성할 수 있다. 이에 따라, 반도체 소자의 활성화 영역을 제외한 부분이 식각될 수 있다. 예를 들어, 반도체 소자의 활성화 영역이 정의되고, 유도코일플라즈마 (ICP) 식각기를 이용하여 Cl2와 BCl3 분위기에서 250nm가 식각될 수 있다.
도 3은 본 발명의 일 실시 예에 의한 질화물계 반도체 제작 방법을 설명하기 위한 개념도이다. 도 3에 도시된 바와 같이, 메사 구조가 형성된 후, 소스(160) 및 드레인(170)이 형성될 수 있다. 소스 및 드레인(160,170)는 Ti/Al/Ni/Au를 순차적으로 예를 들어, 각각 20nm, 80nm, 20nm, 100nm의 두께로, 리프트-오프(lift-off) 공정을 통해 형성되고, 880°C의 N2 분위기에서 40초 동안 어닐링(annealing)될 수 있다.
도 4는 본 발명의 일 실시 예에 의한 질화물계 반도체 제작 방법을 설명하기 위한 개념도이다. 본 발명의 일 실시 예에 의한 질화물계 반도체 제작 방법은, GaN층(140)에 수증기 어닐링(annealing) 처리를 할 수 있다. 수증기 어닐링(annealing)을 통하여, 물 분자가 GaN층(140) 내부로 침투할 수 있으며, 이에 따라 Ga와 O의 결합을 유도할 수 있다. 더욱 상세하게는, 물 분자의 직경은 0.28 nm이며, 산소 분자의 직경은 약 0.36nm로, 물 분자는 산소 분자에 비하여 크기가 작고 높은 용해도를 가져, 높은 투과율을 가진다. 뿐만 아니라, GaN의 습식 산화에 요구되는 활성화 에너지(210±10kJ/mol)는 건식 산화에 요구되는 활성화 에너지(300kJ/mol)보다 낮다. 이에 따라, 수증이 어닐링을 통하여, 보다 많은 Ga와 O의 결합이 유도될 수 있으며, GaN층(140)은 산화갈륨을 포함할 수 있다. 도 3은 본 발명의 실시 예에 따른 질화물계 반도체의 제작 과정 중의 구조물의 단면도이다. 도 3에 도시된 바와 같이, GaN층(140)은 수증기 어닐링 처리를 통하여, 도 5와 같은 산화갈륨층(150)으로 변화할 수 있다.
도 5는 본 발명의 일 실시 예에 의한 질화물계 반도체 제작 방법을 설명하기 위한 개념도이다. 도 5에 도시된 바와 같이, 산화 갈륨층(150) 상에는 게이트(180)가 형성될 수 있다. 게이트(180)는 Ni/Au를 각각 예를 들어 30nm 및 150nm의 두게로 e-gun evaporator를 이용하여 증착될 수 있다. 패터닝에 대하여서는 리프트-오프 방법이 이용될 수 있다. 아울러, 게이트(180)는 Ni, Pt, Ir, Pd, Mo 및 Au 중 적어도 하나를 포함할 수도 있다. 한편, 게이트(180)는 상대적으로 드레인(170)보다 소스(160) 쪽에 근접하도록 형성될 수 있다.
상술한 과정에 의하여, 산화갈륨이 보다 많이 형성된 산화갈륨층(150)이 포함된 질화물계 반도체가 형성될 수 있다.
도 6은 본 발명에 의한 질화물계 반도체 제조 방법을 설명하기 위한 흐름도이다. 도 6에 도시된 바와 같이, 기판을 우선 마련할 수 있다(S601). 기판이 마련되고 난 이후에는, 기판상에 버퍼층을 형성할 수 있다(S603). 버퍼층이 형성되면, 버퍼층상에 AlGaN층을 형성할 수 있고(S605), AlGaN층상에 GaN층을 형성할 수 있다(S607). GaN층이 형성되면, 수증기 어닐링 처리를 할 수 있다(S609). 수증기 어닐링 처리가 되어, 산화갈륨층이 형성되면, 메사 공정을 수행할 수 있다(S611). 메사 공정이 수행되어 메사 구조가 형성되면, 소스, 드레인을 형성하고(S613), 게이트를 형성할 수 있다(S615). 한편, 수증기 어닐링 처리를 GaN층 형성 이후, 소스, 드레인 형성 이전에 수행하는 것은 단순히 예시적인 것이며, 수증기 어닐링 처리는 소스, 드레인 형성 이후에 수행될 수도 있다.
이하에서는, 실험 데이터에 기초한 본원 발명의 효과에 대하여 검토하도록 한다.
도 7 및 도 8은 AlGaN/GaN HEMT 소자, O2 어닐링 처리를 한 AlGaN/GaN HEMT 소자 및 H2O 어닐링 처리를 한 AlGaN/GaN HEMT 소자의 드레인 누설 전류 및 항복 전압을 나타낸 그래프이다. 드레인 누설 전류는 -10V의 게이트-소스 전압에서 드레인-소스 전압을 0V에서 100V까지 변화하면서 측정된다.
항복전압은 드레인 전류가 1mA/mm인 경우로 정의된다. 습식산화를 이용하여 제작된 반도체 소자의 항복전압은 1674V인 반면, 건식산화를 이용하여 제작된 반도체 소자의 항복전압은 1512V이다. 또한 습식 산화를 이용하여 제작된 반도체 소자의 드레인 누설전류는 13.1nA/mm인 반면 건식 산화를 이용하여 제작된 반도체 소자의 누설전류는 60.1nA/mm이다. 어닐링 처리를 하지 않은 소자의 항복전압과 드레인 누설 전류는 각각 598V와 666μA/mm이다. AlGaN/GaN HEMTs에서의 누설전류는 GaN 보호층 표면에서의 얕은 트랩(shallow trap)으로의 전자 트래핑에서 기인한다.
본원 발명에 의하여 수증기 어닐링 처리된 반도체 소자는 Ga 및 O가 결합하여 표면에서의 얕은 트랩과 누설전류가 효과적으로 억제되고, 추가적인 전도대에서 깊은 트랩의 생성으로 인하여 항복전압이 크게 증가된다. 이에 따라, 향상된 항복전압과 감소한 드레인 누설 전류를 통하여 GaN의 습식 산화 반응을 통하여 발생한 Ga 및 O의 결합이 표면에서 얕은 트랩의 양이 효과적으로 억제되고 깊은 트랩이 발생될 수 있다.
습식 산화 반응이 건식 산화 반응보다 다수의 Ga와 O의 결합이 발생되고, 이에 따라 GaN의 습식 산화 반응을 통한 AlGaN/GaN HEMT 소자의 누설 전류와 항복전압이 GaN이 건식 산화 반응을 통한 경우보다 향상될 수 있다.
표 1은 AlGaN/GaN HEMT 소자, O2 어닐링 처리를 한 AlGaN/GaN HEMT 소자 및 H2O 어닐링 처리를 한 AlGaN/GaN HEMT 소자의 항복전압 및 드레인 누설 전류의 데이터에 대한 표이다.
| no annealing | O2 annealing at 500°C | H2O annealing at 500°C | |
| 항복전압(V) | 598 | 1512 | 1674 |
| 드레인 누설 전류(nA/mm) | 6.66 ×105 | 60.1 | 13.1 |
표 1의 데이터와 같이, 수증기 어닐링 처리한 반도체 소자는 항복전압이 증가하고, 드레인 누설 전류가 감소하는 것을 확인할 수 있다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 누구든지 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범주 내에서 본 발명의 바람직한 실시 예를 다양하게 변경할 수 있음은 물론이다. 따라서 본 발명은 특허청구범위에서 청구하는 본 발명의 요지를 벗어나지 않는다면 다양한 변형 실시가 가능할 것이며, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.
Claims (10)
- 표면에 GaN을 포함하는 질화물계 반도체 층을 형성하는 단계;
상기 질화물계 반도체 층 상면의 일 측에 형성된 소스 전극을 형성하고, 타 측에 드레인 전극을 형성하는 단계;
상기 질화물계 반도체 층에 수증기 어닐링(annealing) 처리를 수행하는 단계; 및
상기 어닐링 처리된 질화물계 반도체 층 상면에 게이트 전극을 형성하는 단계;를 포함하는 질화물계 반도체 제작 방법. - 제 1 항에 있어서,
상기 소스 전극 및 드레인 전극은 Ti, Al, Ni 및 Au 중 하나 이상으로 이루어지며, 상기 게이트 전극은 Ni, Pt, Ir, Pd, Mo 및 Au 중 하나 이상으로 이루어지는 것을 특징으로 하는 질화물계 반도체 제작 방법. - 제 1 항에 있어서,
상기 질화물계 반도체 층을 형성하는 단계는,
절연성의 기판을 마련하는 단계;
상기 기판 상면에 제1질화물계 반도체인 버퍼층을 형성하는 단계;
상기 버퍼층과의 사이에 2차원 전자 가스층을 형성하도록 상기 버퍼층 상면에 AlGaN층을 형성하는 단계; 및
상기 AlGaN층 상면에 GaN층을 형성하는 단계;를 포함하는 것을 특징으로 하는 질화물계 반도체 제작 방법. - 제 3 항에 있어서,
상기 버퍼층은 GaN으로 형성되는 것을 특징으로 하는 질화물계 반도체 제작 방법. - 제 3 항에 있어서,
상기 절연성의 기판을 마련하는 단계 이후, 상기 기판 상면에 제1질화물계 반도체인 버퍼층을 형성하는 단계 이전에,
상기 기판 상면에, 제1질화물계 반도체의 에피구조를 성장시키기 위한 전이층을 형성하는 단계;를 더 포함하는 질화물계 반도체 제작 방법. - 제 5 항에 있어서,
상기 전이층은 AlN으로 형성하는 것을 특징으로 하는 질화물계 반도체 제작 방법. - 제 3 항에 있어서,
상기 버퍼층은, 4μm의 두께로 형성되고,
상기 AlGaN층은 20nm의 두게로 형성되고,
상기 GaN층은 3nm의 두께로 형성되는 것을 특징으로 하는 질화물계 반도체 제작 방법. - 제 3 항에 있어서,
상기 AlGaN층의 Al : Ga : N의 함량 비율은 23 : 77 : 100인 것을 특징으로 하는 질화물계 반도체 제작 방법. - 제 1 항에 있어서,
상기 질화물계 반도체 층에 수증기 어닐링(annealing) 처리를 수행하는 단계 이전에,
상기 수증기 어닐링 처리된 질화물계 반도체에 메사 공정을 수행하여 메사 구조를 형성하는 단계;를 더 포함하는 질화물계 반도체 제작 방법. - 제 9 항에 있어서,
상기 메사 구조를 형성하는 단계는, 유도코일플라즈마(ICP) 식각기를 이용하여 Cl2와 BCl3 분위기에서 상기 수증기 어닐링 처리된 질화물계 반도체의 일부를 250nm 식각하는 것을 특징으로 하는 질화물계 반도체 제작 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120132757A KR20140065825A (ko) | 2012-11-22 | 2012-11-22 | 수증기 어닐링을 이용한 질화물계 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120132757A KR20140065825A (ko) | 2012-11-22 | 2012-11-22 | 수증기 어닐링을 이용한 질화물계 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140065825A true KR20140065825A (ko) | 2014-05-30 |
Family
ID=50892585
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120132757A KR20140065825A (ko) | 2012-11-22 | 2012-11-22 | 수증기 어닐링을 이용한 질화물계 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20140065825A (ko) |
-
2012
- 2012-11-22 KR KR1020120132757A patent/KR20140065825A/ko active IP Right Grant
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9490356B2 (en) | Growth of high-performance III-nitride transistor passivation layer for GaN electronics | |
| US10749021B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP5813279B2 (ja) | 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法 | |
| KR101124937B1 (ko) | 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법 | |
| JP5634681B2 (ja) | 半導体素子 | |
| JP5587564B2 (ja) | 電界効果トランジスタおよび電界効果トランジスタの製造方法 | |
| JP5566670B2 (ja) | ＧａＮ系電界効果トランジスタ | |
| WO2007108404A1 (ja) | 半導体電界効果トランジスタ及びその製造方法 | |
| JP6035721B2 (ja) | 半導体装置の製造方法 | |
| JP2012089677A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW201230331A (en) | Compound semiconductor device and manufacture process thereof | |
| CN109494154B (zh) | 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件 | |
| US11705511B2 (en) | Metal-insulator-semiconductor transistors with gate-dielectric/semiconductor interfacial protection layer | |
| WO2017144852A1 (en) | Layered vertical field effect transistor and methods of fabrication | |
| JP2010232610A (ja) | 半導体装置及びその製造方法 | |
| JP2017157589A (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2013161478A1 (ja) | 窒化物系半導体素子 | |
| KR101207701B1 (ko) | 질화물계 반도체 소자 및 그 제조방법 | |
| US10121663B2 (en) | Semiconductor device and method for producing same | |
| JP5732228B2 (ja) | 窒化物半導体装置の製造方法 | |
| KR101027138B1 (ko) | 다이아몬드상 카본 박막 패시배이션을 적용한 질화물계 반도체 소자 및 그 제조 방법 | |
| CN212542443U (zh) | 一种氮化镓晶体管结构及氮化镓基外延结构 | |
| CN113130642A (zh) | 基于AlN基板的p沟道增强型GaN/AlN异质结场效应管及制备方法 | |
| KR101952176B1 (ko) | 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법 | |
| US9236441B2 (en) | Nitride-based semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right |