KR20140059702A - 광전기 혼재 기판 - Google Patents

광전기 혼재 기판 Download PDF

Info

Publication number
KR20140059702A
KR20140059702A KR1020130103759A KR20130103759A KR20140059702A KR 20140059702 A KR20140059702 A KR 20140059702A KR 1020130103759 A KR1020130103759 A KR 1020130103759A KR 20130103759 A KR20130103759 A KR 20130103759A KR 20140059702 A KR20140059702 A KR 20140059702A
Authority
KR
South Korea
Prior art keywords
optical waveguide
layer
thickness
insulating layer
substrate
Prior art date
Application number
KR1020130103759A
Other languages
English (en)
Other versions
KR102116579B1 (ko
Inventor
쇼타로 마스다
도시카즈 바바
야스토 이시마루
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20140059702A publication Critical patent/KR20140059702A/ko
Application granted granted Critical
Publication of KR102116579B1 publication Critical patent/KR102116579B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 굴곡 부분에 따른 응력을 대폭으로 저감시킬 수 있는 광전기 혼재 기판을 제공하는 것을 목적으로 한다.
절연층(1)의 표면에 전기 배선(2) 및 이 전기 배선(2)을 피복하여 보호하는 절연성의 커버레이(3)가 형성되어 있는 전기 회로 기판(E)과, 제1 클래드층(6)의 표면에 코어(7)가 패턴 형성되고, 그 코어(7)가 제2 클래드층(8)으로 피복되어 있는 광 도파로(W)를 구비하며, 상기 절연층(1)의 이면에 상기 제1 클래드층(6)이 접촉한 상태에서, 상기 전기 회로 기판(E)과 상기 광 도파로(W)가 적층되어 있는 광전기 혼재 기판으로서, 그 광전기 혼재 기판의 일부가 굴곡 예정부로 설정되고, 그 굴곡 예정부에서는, 상기 커버레이(3)와, 상기 광 도파로(W)가 중첩되지 않는 상태에서 배치되어 있다.

Description

광전기 혼재 기판{OPTO-ELECTRIC HYBRID BOARD}
본 발명은, 전기 회로 기판과 광 도파로가 적층된 광전기 혼재 기판에 관한 것이다.
최근의 전자기기 등에서는, 전송 정보량의 증가에 따라, 전기 배선에 더하여, 광 배선이 채용되어 있다. 그와 같은 것으로서, 예컨대 도 7에 도시하는 바와 같은 광전기 혼재 기판이 제안되어 있다(예컨대, 특허문헌 1 참조). 이것은, 절연성의 플렉시블 기판(절연층)(51)의 표면에 전기 배선(52)과, 이 전기 배선(52)을 피복하여 보호하는 절연성의 커버레이(coverlay)(배선 커버층)(53)가 형성되어 이루어지는 전기 회로 기판(EO)의 상기 플렉시블 기판(51)의 이면[전기 배선(52)의 형성면과 반대측의 면]에, 에폭시 수지 등으로 이루어지는 광 도파로(광 배선)(WO)[언더 클래드층(56), 코어(57), 오버 클래드층(58)]를 적층하여 형성되어 있다. 이 광전기 혼재 기판은, 전기 회로 기판(EO)도 광 도파로(WO)도 얇기 때문에, 플렉시블이며, 최근의 전자기기 등의 소형화에 대응하여, 작은 스페이스에서 굴곡시킨 상태로 사용되거나, 힌지부 등의 가동부에서 사용되고 있다.
특허문헌 1: 국제 공개 제2010/058476호
일반적으로, 상기 광전기 혼재 기판은, 전기 배선(52)을 피복 보호하는 커버레이(53)와, 광 도파로(WO)가 중첩되는(도 7에서는 상하로 중첩되는) 상태로 배치되어 있다. 이 때문에 상기 광전기 혼재 기판의 두께는, 전기 회로 기판(EO)의 두께와 광 도파로(WO)의 두께의 합계 두께로 되어 있고, 이와 같은 광전기 혼재 기판을 굴곡시키면, 그 두께에 의해, 그 굴곡 부분에는, 응력이 걸린다. 그 결과, 굴곡 부분에 파단이나 크랙이 발생하여 정보 전달이 적절히 행해지지 않을 우려가 있다.
본 발명은, 이러한 사정을 감안하여 이루어진 것으로, 굴곡 부분에 따른 응력을 대폭으로 저감시킬 수 있는 광전기 혼재 기판의 제공을 그 목적으로 한다.
상기의 목적을 달성하기 위해, 본 발명의 광전기 혼재 기판은, 절연층의 표면에 전기 배선 및 이 전기 배선을 피복하여 보호하는 절연성의 배선 커버층이 형성되어 있는 전기 회로 기판과, 클래드층의 표면에 코어가 패턴 형성되어 있는 광 도파로를 구비하고, 상기 절연층의 이면에 상기 클래드층이 접촉된 상태에서, 상기 전기 회로 기판과 상기 광 도파로가 적층되어 있는 광전기 혼재 기판으로서, 그 광전기 혼재 기판의 일부가 굴곡 예정부로 설정되고, 그 굴곡 예정부에서는, 상기 배선 커버층과, 상기 광 도파로가 중첩되지 않는 상태로 배치되어 있다고 하는 구성을 취한다.
본 발명의 광전기 혼재 기판은, 굴곡 예정부에서, 배선 커버층과 광 도파로가 중첩되지 않는 상태로 배치되어 있기 때문에, 그 굴곡 예정부에서의 광전기 혼재 기판의 두께는, 전기 회로 기판의 두께와 광 도파로의 두께의 합계 두께보다 얇게 되어 있다. 이 때문에 상기 굴곡 예정부에서 굴곡시켜도, 그 굴곡 부분에 따른 응력을 대폭으로 저감시킬 수 있어, 그 굴곡 부분에 파단이나 크랙이 발생하지 않고, 정보 전달을 적절히 행할 수 있다.
즉, 광전기 혼재 기판이 굴곡한 상태에서의 굴곡 부분의 두께(TA)가, 전기 회로 기판의 두께(TE)와 광 도파로의 두께(TW)에 대하여, 하기의 식 (1)을 만족시키도록 되어 있는 경우에는, 그 굴곡 부분에 따른 응력을 대폭으로 저감시킬 수 있어, 그 굴곡 부분에 파단이나 크랙이 발생하지 않고, 정보 전달을 적절히 행할 수 있다.
TA < T E + TW …… (1)
도 1은 본 발명의 광전기 혼재 기판의 제1 실시형태를 모식적으로 도시하는 사시도.
도 2의 (a)∼(e)는, 상기 광전기 혼재 기판의 제법을 모식적으로 도시하는 설명도.
도 3은 본 발명의 광전기 혼재 기판의 제2 실시형태를 모식적으로 도시하는 정면도.
도 4는 본 발명의 광전기 혼재 기판의 제3 실시형태를 모식적으로 도시하는 정면도.
도 5는 본 발명의 광전기 혼재 기판의 제4 실시형태를 모식적으로 도시하는 정면도.
도 6은 본 발명의 광전기 혼재 기판의 제5 실시형태를 모식적으로 도시하는 정면도.
도 7은 종래의 광전기 혼재 기판을 모식적으로 도시하는 사시도.
다음으로, 본 발명의 실시형태를 도면에 기초하여 자세히 설명한다.
도 1은, 본 발명의 광전기 혼재 기판의 제1 실시형태를 모식적으로 도시하는 사시도이다. 이 실시형태의 광전기 혼재 기판은, 띠형으로 형성되어 있고, 그 폭 방향의 양측 부분의 표면측(도 1에서는 상측)에, 길이 방향을 따라, 전기 회로 기판(E)의 전기 배선(2) 및 그 전기 배선(2)을 피복하여 보호하는 절연성의 커버레이(배선 커버층)(3)가 형성되고, 폭 방향의 중앙 부분의 이면측(도 1에서는 하측)에, 광 도파로(W)가 형성되어 있다. 그리고, 이 실시형태에서는, 띠형의 길이 방향의 전체에 걸쳐, 커버레이(3)와 광 도파로(W)가 중첩되지 않는 상태로 배치되어 있다.
보다 자세히 설명하면, 상기 전기 회로 기판(E)은, 띠형으로 형성된 절연층(1)과, 이 절연층(1)의 폭 방향의 양측 부분의 표면에, 길이 방향을 따라 형성된 전기 배선(2)과, 이 전기 배선(2)을 절연 보호하는 커버레이(3)가 형성되어 있다.
상기 광 도파로(W)는, 제1 클래드층(언더 클래드층)(6)과, 이 제1 클래드층(6)의 표면에 정해진 패턴 형성된 코어(7)와, 이 코어(7)를 피복한 상태에서 상기 제1 클래드층(6)의 표면에 형성된 제2 클래드층(오버 클래드층)(8)을 구비한다. 그리고, 상기 제1 클래드층(6)은, 그 이면[코어(7)의 형성면과 반대측의 면]에서 상기 전기 회로 기판(E)의 절연층(1)과 접촉하고 있다.
즉, 상기 띠형의 광전기 혼재 기판은, 길이 방향의 전체에 걸쳐, 커버레이(3)와 광 도파로(W)가 중첩되지 않는 상태로 배치되어 있기 때문에, 그 길이 방향의 어느 부분에서 길이 방향으로 굴곡(도시한 화살표 B 방향으로 굴곡)시켜도, 그 굴곡 부분에서의 광전기 혼재 기판의 두께(TA)는, 전기 회로 기판(E)의 두께(TE)나, 또는 광 도파로(W)의 두께(TW)에 절연층(1)의 두께를 더한 두께가 되고, 전기 회로 기판(E)과 광 도파로(W)의 합계 두께(TE+TW)보다 얇게 되어 있다. 이 때문에, 상기 굴곡 부분에 따른 응력은 작아져 있고, 그 굴곡 부분에 파단이나 크랙이 발생하지 않고, 전기 회로 기판(E) 및 광 도파로(W)에 의한 정보 전달을 적절히 행할 수 있다.
다음으로, 상기 광전기 혼재 기판의 제법에 대해서 설명한다[도 2의 (a)∼(e) 참조].
우선, 상기 절연층(1)[도 2의 (a) 참조]을 준비한다. 이 절연층(1)으로서는, 수지 시트 등을 들 수 있고, 그 형성 재료로서는, 굴곡성의 관점에서, 폴리이미드 등이 바람직하다. 또한, 절연층(1)의 두께는, 굴곡성의 관점에서, 얇은 편이 좋고, 바람직하게는 100 ㎛ 이하, 보다 바람직하게는 20 ㎛ 이하이다. 또한 전기 회로 기판(E)과 광 도파로(W) 사이에서 광 통신하는 경우, 상기 절연층(1)은, 투광성이 높은 것이 바람직하다.
이어서, 도 2의 (a)에 도시하는 바와 같이, 상기 절연층(1)의 폭 방향의 양측 부분의 표면에, 상기 전기 배선(2)을, 예컨대 세미애디티브법에 의해 형성한다. 이 방법은, 우선, 상기 절연층(1)의 표면에, 스퍼터링 또는 무전해 도금 등에 의해, 구리나 크롬 등으로 이루어지는 금속막(도시 생략)을 형성한다. 이 금속막은, 후속의 전해 도금을 행할 때의 시드층[전해 도금층 형성의 바탕이 되는 층)이 된다. 이어서, 상기 절연층(1) 및 시드층을 포함하는 적층체의 양면에, 감광성 레지스트(도시 생략)를 라미네이트한 후, 상기 시드층이 형성되어 있는 측의 감광성 레지스트에, 포토리소그래피법에 의해, 상기 전기 배선(2)의 패턴의 구멍부를 형성하고, 그 구멍부의 바닥에 상기 시드층의 표면 부분을 노출시킨다. 다음으로, 전해 도금에 의해, 상기 구멍부의 바닥에 노출된 상기 시드층의 표면 부분에, 구리 등으로 이루어지는 전해 도금층을 적층 형성한다. 그리고, 상기 감광성 레지스트를 수산화나트륨 수용액 등에 의해 박리한다. 그 후, 상기 전해 도금층이 형성되어 있지 않은 시드층의 부분을 소프트 에칭에 의해 제거한다. 잔존한 시드층과 전해 도금층을 포함하는 적층 부분이 상기 전기 배선(2)이다. 또한 상기 전기 배선(2)의 두께는, 굴곡성의 관점에서, 얇은 편이 좋고, 바람직하게는 100 ㎛ 이하, 보다 바람직하게는 20 ㎛ 이하이다. 또한, 상기 전기 배선(2)의 형성은, 상기 세미애디티브법(semi-additive process) 외, 에디티브법, 서브트랙티브법 등에 의해 형성하여도 좋다.
다음으로, 도 2의 (b)에 도시하는 바와 같이, 상기 전기 배선(2) 부분에, 폴리이미드 수지 등을 포함하는 감광성 절연 수지를 도포하고, 포토리소그래피법에 의해, 커버레이(3)를 형성한다. 이 커버레이(3)의 두께[절연층(1)의 표면으로부터의 두께]는, 굴곡성의 관점에서, 얇은 편이 좋고, 바람직하게는 200 ㎛ 이하, 보다 바람직하게는 50 ㎛ 이하이다. 이와 같이 하여, 상기 전기 회로 기판(E)이 형성된다.
그리고, 그 전기 회로 기판(E)의 절연층(1)의 이면(도면에서는 하면)에 광 도파로(W)[도 2의 (e) 참조]를 형성하기 위해, 우선, 도 2의 (c)에 도시하는 바와 같이, 상기 절연층(1)의 이면에, 제1 클래드층(언더 클래드층)(6)의 형성 재료인 감광성 에폭시 수지 등의 감광성 수지를 도포한 후, 그 도포층의 폭 방향의 중앙 부분을 조사선에 의해 노광하고 경화시켜, 제1 클래드층(6)으로 형성한다. 상기 제1 클래드층(6)의 두께는, 굴곡성의 관점에서, 얇은 편이 좋고, 바람직하게는 80 ㎛ 이하, 보다 바람직하게는 40 ㎛ 이하이다. 또한 광 도파로(W)의 형성시[상기 제1 클래드층(6), 상기 코어(7), 상기 제2 클래드층(오버 클래드층)(8)의 형성시]는, 상기 절연층(1)의 이면은 위를 향한다.
이어서, 도 2의 (d)에 도시하는 바와 같이, 상기 제1 클래드층(6)의 표면(도면에서는 하면)에, 포토리소그래피법에 의해, 정해진 패턴의 코어(7)를 형성한다. 상기 코어(7)의 두께는, 광 손실을 작게 하는 관점에서, 두꺼운 편이 좋고, 바람직하게는 5 ㎛ 이상, 보다 바람직하게는 20 ㎛ 이상이며, 굴곡성의 관점에서, 얇은 편이 좋고, 바람직하게는 400 ㎛ 이하, 보다 바람직하게는 100 ㎛ 이하이다.
상기 코어(7)의 형성 재료로서는, 예컨대 상기 제1 클래드층(6)과 같은 감광성 수지를 들 수 있고, 상기 코어(7)가 형성된 상태에서, 상기 제1 클래드층(6) 및 상기 제2 클래드층(8)[도 2의 (e) 참조]보다 굴절율이 커지는 재료가 이용된다. 상기 굴절률의 조정은, 예컨대 상기 제1 클래드층(6), 코어(7), 제2 클래드층(8)의 각 형성 재료의 종류 선택이나 조성 비율을 조정하여 행할 수 있다.
다음으로, 도 2의 (e)에 도시하는 바와 같이, 상기 코어(7)를 피복하도록, 상기 제1 클래드층(6)의 표면(도면에서는 하면)에, 포토리소그래피법에 의해, 제2 클래드층(8)을 형성한다. 이 제2 클래드층(8)의 두께[코어(7)로부터의 두께]는, 굴곡성의 관점에서, 얇은 편이 좋고, 바람직하게는 200 ㎛ 이하, 보다 바람직하게는 100 ㎛ 이하이다. 상기 제2 클래드층(8)의 형성 재료로서는, 예컨대 상기 제1 클래드층(6)과 같은 감광성 수지를 들 수 있다. 이와 같이 하여, 상기 절연층(1)의 이면에, 광 도파로(W)가 형성되어, 목적으로 하는 광전기 혼재 기판이 얻어진다.
도 3은, 본 발명의 광전기 혼재 기판의 제2 실시형태를 모식적으로 도시하는 정면도이다. 이 실시형태의 광전기 혼재 기판은, 폭 방향의 한쪽 측(도 3에서는 좌측) 부분의 표면측(도 3에서는 상측)에, 전기 배선(2) 및 커버레이(3)가 형성되고, 다른 일방의 한쪽 측(도 3에서는 우측) 부분의 이면측(도 1에서는 하측)에, 광 도파로(W)가 형성되어 있는 것이다. 그리고, 이 실시형태에서도, 상기 제1 실시형태와 같은 작용·효과를 나타낸다.
도 4는, 본 발명의 광전기 혼재 기판의 제3 실시형태를 모식적으로 도시하는 정면도이다. 이 실시형태의 광전기 혼재 기판은, 폭 방향의 양측 부분의 표면측(도 4에서는 상측)에, 전기 배선(2) 및 커버레이(3)가 형성되고, 폭 방향의 중앙 부분에서도, 그 표면측(도 4에서는 상측)에, 광 도파로(W)가 형성되어 있는 것이다. 즉, 도 1에 도시하는 제1 실시형태에서, 절연층(1)의, 전기 배선(2) 및 커버레이(3)의 형성면에, 광 도파로(W)가 형성된 것이다. 그리고, 이 실시형태에서도, 상기 제1 실시형태와 같은 작용·효과를 나타낸다. 또한 이 실시형태에서는, 광전기 혼재 기판의 전체 두께를 얇게 할 수 있어, 보다 작은 스페이스에서의 사용을 가능하게 할 수 있다.
도 5는, 본 발명의 광전기 혼재 기판의 제4 실시형태를 모식적으로 도시하는 정면도이다. 이 실시형태의 광전기 혼재 기판은, 폭 방향의 중앙 부분의 표면측(도 5에서는 상측)에, 전기 배선(2) 및 커버레이(3)가 형성되고, 폭 방향의 양측 부분의 이면측(도 5에서는 하측)에, 광 도파로(W)가 형성되어 있는 것이다. 그리고, 이 실시형태에서도, 상기 제1 실시형태와 같은 작용·효과를 나타낸다.
도 6은, 본 발명의 광전기 혼재 기판의 제5 실시형태를 모식적으로 도시하는 정면도이다. 이 실시형태의 광전기 혼재 기판은, 폭 방향의 중앙 부분의 표면측(도 6에서는 상측)에, 전기 배선(2) 및 커버레이(3)가 형성되고, 폭 방향의 양측 부분에서도, 그 표면측(도 6에서는 상측)에, 광 도파로(W)가 형성되어 있는 것이다. 그리고, 이 실시형태에서도, 상기 제3 실시형태와 같은 작용·효과를 나타낸다.
또한, 상기 각 실시형태에서는, 띠형의 길이 방향 전체에 걸쳐, 커버레이(3)와 광 도파로(W)가 중첩되지 않는 상태로 배치되어 있는 것으로 했지만, 광전기 혼재 기판의 굴곡 예정부만, 전술한 바와 같이, 커버레이(3)와 광 도파로(W)가 중첩되지 않도록 배치하고, 그 이외의 부분에서는, 커버레이(3)와 광 도파로(W)가 중첩되도록 배치하여도 좋다.
또한, 상기 각 실시형태에서는, 제2 클래드층(오버 클래드층)(8)을 형성했지만, 경우에 따라, 형성하지 않아도 좋다.
다음으로, 실시예에 대해서 비교예와 함께 설명한다. 단, 본 발명은, 실시예로 한정되지 않는다.
[실시예]
〔실시예 1∼5〕
상기 제1∼제5 실시형태의 것(도 1, 도 3∼도 6 참조)을 실시예 1∼5로 하였다. 여기서, 절연층을 두께 5 ㎛의 투명 폴리이미드 필름으로 하고, 전기 배선을 에디티브법에 의해 형성한 두께 5 ㎛의 구리 배선으로 하며, 커버레이를 두께(구리 배선의 정상면으로부터의 두께) 5 ㎛의 폴리이미드제의 것으로 하였다. 또한 제1 클래드층을 포토리소그래피법에 의해 형성한 두께 20 ㎛의 에폭시 수지제의 것으로 하고, 코어를 포토리소그래피법에 의해 형성한 두께 50 ㎛의 에폭시 수지제의 것으로 하며, 제2 클래드층을 포토리소그래피법에 의해 형성한 두께(코어로부터의 두께) 10 ㎛의 에폭시 수지제의 것으로 하였다.
〔비교예〕
커버레이와 광 도파로가 중첩된 상태로 배치되어 있는 것(도 7 참조)을 비교예로 하였다. 절연층 등의 두께는, 상기 실시예 1∼5와 동일하게 하였다.
〔굴곡 시험〕
상기 실시예 1∼5 및 비교예의 광전기 혼재 기판을, 광 도파로가 내측이 되도록 굴곡시켜, 길이 방향의 일단측과 타단측을 대면시키고, 그 상태로 슬라이드 시험기에 세팅하였다. 이어서, 상기 일단측과 타단측이 서로 반대 방향으로 슬라이드하도록, 상기 일단측과 타단측을 반복하여 왕복시켰다. 그 굴곡 상태의 광전기 혼재 기판의 갭을 2 ㎜로 하고, 상기 슬라이드의 스트로크를 20 ㎜로 하였다. 그리고, 상기 광전기 혼재 기판이 파단될 때까지의 왕복 횟수를 카운트하였다. 그 결과, 실시예 1∼5에서는, 1만회 왕복시켜도 파단되지 않았지만, 비교예에서는, 350회로 파단되었다.
상기 결과로부터, 커버레이와 광 도파로가 중첩되지 않는 실시예 1∼5는, 이들이 중첩되는 비교예와 비교하여, 굴곡 부분에 따른 응력을 대폭으로 저감시킬 수 있는 것을 알 수 있다.
또한, 상기 굴곡 시험에서는, 광 도파로를 내측으로 하여 굴곡시켰지만, 광 도파로를 외측으로 하여 굴곡시켜도, 상기와 같은 결과가 얻어졌다.
본 발명의 광전기 혼재 기판은, 굴곡시킨 상태에서 사용하는 경우에 이용 가능하다.
E: 전기 회로 기판, W: 광 도파로, 1: 절연층, 2: 전기 배선, 3: 커버레이, 6: 제1 클래드층, 7: 코어, 8: 제2 클래드층

Claims (2)

  1. 절연층의 표면에 전기 배선 및 이 전기 배선을 피복하여 보호하는 절연성의 배선 커버층이 형성되어 있는 전기 회로 기판과, 클래드층의 표면에 코어가 패턴 형성되어 있는 광 도파로를 구비하고, 상기 절연층의 이면에 상기 클래드층이 접촉한 상태에서, 상기 전기 회로 기판과 상기 광 도파로가 적층되어 있는 광전기 혼재 기판으로서,
    그 광전기 혼재 기판의 일부가 굴곡 예정부로 설정되고, 그 굴곡 예정부에서는, 상기 배선 커버층과 상기 광 도파로가 중첩되지 않는 상태로 배치되어 있는 것을 특징으로 하는 광전기 혼재 기판.
  2. 제1항에 있어서, 광전기 혼재 기판이 굴곡된 상태에서의 굴곡 부분의 두께(TA)가, 전기 회로 기판의 두께(TE)와 광 도파로의 두께(TW)에 대하여, 하기의 식 (1)을 만족시키도록 되어 있는 것인 광전기 혼재 기판.
    TA < TE + TW …… (1)
KR1020130103759A 2012-11-08 2013-08-30 광전기 혼재 기판 KR102116579B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-246593 2012-11-08
JP2012246593A JP6080155B2 (ja) 2012-11-08 2012-11-08 光電気混載基板

Publications (2)

Publication Number Publication Date
KR20140059702A true KR20140059702A (ko) 2014-05-16
KR102116579B1 KR102116579B1 (ko) 2020-05-28

Family

ID=49035277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130103759A KR102116579B1 (ko) 2012-11-08 2013-08-30 광전기 혼재 기판

Country Status (6)

Country Link
US (1) US9274273B2 (ko)
EP (1) EP2731410A1 (ko)
JP (1) JP6080155B2 (ko)
KR (1) KR102116579B1 (ko)
CN (1) CN103809237B (ko)
TW (1) TWI638193B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190005854A (ko) * 2016-05-09 2019-01-16 닛토덴코 가부시키가이샤 광회로 기판 시트 및 그것을 구비한 광전기 혼재 기판 시트

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6080155B2 (ja) * 2012-11-08 2017-02-15 日東電工株式会社 光電気混載基板
US9516744B2 (en) * 2014-04-16 2016-12-06 Eastman Kodak Company Wrap-around micro-wire circuit method
WO2016047447A1 (ja) * 2014-09-24 2016-03-31 日東電工株式会社 光電気混載基板およびその製法
JP6712742B2 (ja) 2014-09-24 2020-06-24 日東電工株式会社 光電気混載基板およびその製法
JP6653857B2 (ja) * 2014-11-25 2020-02-26 日東電工株式会社 光電気混載基板およびその製法
WO2016084815A1 (ja) * 2014-11-25 2016-06-02 日東電工株式会社 光電気混載基板およびその製法
JP6623344B2 (ja) * 2016-03-22 2019-12-25 日東電工株式会社 光導波路積層体およびその製法
JP6802688B2 (ja) * 2016-11-02 2020-12-16 日東電工株式会社 配線回路基板
JP7372754B2 (ja) * 2019-03-29 2023-11-01 日東電工株式会社 光電気混載基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100015794A (ko) * 2007-04-27 2010-02-12 히다치 가세고교 가부시끼가이샤 광전기 복합기판의 제조방법, 이것에 의해서 제조되는 광전기 복합기판, 및 이것을 이용한 광전기 복합모듈
JP2010058476A (ja) 2008-09-08 2010-03-18 Konica Minolta Holdings Inc ハードコート層付積層体
KR20110089408A (ko) * 2008-11-21 2011-08-08 히다치 가세고교 가부시끼가이샤 광전기 혼재기판 및 전자기기
KR20110139460A (ko) * 2010-06-23 2011-12-29 삼성전기주식회사 광 연성인쇄회로기판 및 이의 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006284925A (ja) * 2005-03-31 2006-10-19 Mitsui Chemicals Inc フレキシブル光電気混載基板およびこれを用いた電子機器
TWI300141B (en) * 2005-06-30 2008-08-21 Mitsui Chemicals Inc Optical waveguide film and optoelectrical hybrid film
KR20080047051A (ko) * 2006-11-24 2008-05-28 삼성전자주식회사 광전 복합 기판과 그를 이용한 커넥터
KR101084407B1 (ko) * 2006-12-26 2011-11-18 미쓰이 가가쿠 가부시키가이샤 광 전기 혼재 기판 및 그의 제조 방법
EP2128213A1 (en) * 2007-03-16 2009-12-02 Hitachi Chemical Company, Ltd. Adhesive composition for optical waveguide, adhesive film for optical waveguide and adhesive sheet for optical waveguide each using the same, and optical device using any of them
JP5155596B2 (ja) * 2007-05-14 2013-03-06 新光電気工業株式会社 光電気混載基板の製造方法
US7899278B2 (en) * 2007-07-27 2011-03-01 Xyratex Technology Limited Electro-optical printed circuit board, a blank and a method of making an electro-optical printed circuit board
KR20090050696A (ko) * 2007-11-16 2009-05-20 삼성전기주식회사 광배선 기판 및 그 제조방법
JP4934070B2 (ja) * 2008-01-24 2012-05-16 日東電工株式会社 光電気混載基板の製造方法
JP4928499B2 (ja) 2008-05-14 2012-05-09 日東電工株式会社 回路付サスペンション基板
KR20090127614A (ko) * 2008-06-09 2009-12-14 삼성전기주식회사 광도파로, 이를 구비한 광 인쇄회로기판 및 그들의 제조방법
JP2010015618A (ja) * 2008-07-01 2010-01-21 Nitto Denko Corp 回路付サスペンション基板およびその製造方法
JP2010015641A (ja) * 2008-07-04 2010-01-21 Nitto Denko Corp 回路付サスペンション基板およびその製造方法
KR20100133767A (ko) * 2009-06-12 2010-12-22 삼성전기주식회사 광도파로용 인쇄회로기판 및 그 제조방법
CN101995603A (zh) * 2009-08-12 2011-03-30 日立化成工业株式会社 光电混载基板和电子机器
JP2012195456A (ja) * 2011-03-16 2012-10-11 Toshiba Corp フレキシブル配線モジュール及びフレキシブル配線装置
JP5331267B2 (ja) * 2011-03-31 2013-10-30 パナソニック株式会社 光導波路用樹脂組成物、並びにそれを用いたドライフィルム、光導波路及び光電気複合配線板
JP5840989B2 (ja) * 2012-03-16 2016-01-06 日東電工株式会社 光電気混載基板およびその製法
TWI543671B (zh) * 2012-05-28 2016-07-21 鴻海精密工業股份有限公司 光學印刷電路板
JP6080155B2 (ja) * 2012-11-08 2017-02-15 日東電工株式会社 光電気混載基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100015794A (ko) * 2007-04-27 2010-02-12 히다치 가세고교 가부시끼가이샤 광전기 복합기판의 제조방법, 이것에 의해서 제조되는 광전기 복합기판, 및 이것을 이용한 광전기 복합모듈
JP2010058476A (ja) 2008-09-08 2010-03-18 Konica Minolta Holdings Inc ハードコート層付積層体
KR20110089408A (ko) * 2008-11-21 2011-08-08 히다치 가세고교 가부시끼가이샤 광전기 혼재기판 및 전자기기
KR20110139460A (ko) * 2010-06-23 2011-12-29 삼성전기주식회사 광 연성인쇄회로기판 및 이의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190005854A (ko) * 2016-05-09 2019-01-16 닛토덴코 가부시키가이샤 광회로 기판 시트 및 그것을 구비한 광전기 혼재 기판 시트

Also Published As

Publication number Publication date
CN103809237A (zh) 2014-05-21
JP6080155B2 (ja) 2017-02-15
JP2014095782A (ja) 2014-05-22
US20140126857A1 (en) 2014-05-08
EP2731410A1 (en) 2014-05-14
KR102116579B1 (ko) 2020-05-28
US9274273B2 (en) 2016-03-01
TWI638193B (zh) 2018-10-11
TW201418809A (zh) 2014-05-16
CN103809237B (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
KR20140059702A (ko) 광전기 혼재 기판
KR102116143B1 (ko) 광전기 혼재 기판 및 그 제조 방법
TWI578040B (zh) 光電混合基板
JP6414839B2 (ja) 光電気混載基板およびその製法
KR102523319B1 (ko) 광전기 혼재 기판 및 그 제법
KR102012050B1 (ko) 광전기 혼재 기판 및 그 제조 방법
KR20140068756A (ko) 광 전기 혼재 기판 및 그 제조 방법
KR102133601B1 (ko) 광전기 혼재 기판
US10073232B2 (en) Opto-electric hybrid board, and production method therefor
US10606002B2 (en) Opto-electric hybrid board and manufacturing method for same
WO2015190148A1 (ja) 光電気混載基板
TW201626011A (zh) 光電混合基板
KR102552544B1 (ko) 광전기 혼재 기판 및 그 제법
KR20160082975A (ko) 광 전기 혼재 기판
KR102619268B1 (ko) 광전기 혼재 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right