KR20140053627A

KR20140053627A - 디스플레이 구동 회로 및 디스플레이 장치

Info

Publication number: KR20140053627A
Application number: KR1020120119792A
Authority: KR
Inventors: 배종곤; 김양효; 강원식; 김도경; 우재혁
Original assignee: 삼성전자주식회사
Priority date: 2012-10-26
Filing date: 2012-10-26
Publication date: 2014-05-08
Also published as: US20140118377A1; CN103794168A; TW201421444A

Abstract

디스플레이 구동 회로가 개시된다. 본 발명의 실시예에 따른 디스플레이 구동 회로는, 패널의 m개의 수평 라인에 대응되는 m개의 메인 로우(row) 및 n개의 더미 로우를 포함하며, 수신된 프레임 데이터를 상기 m개의 메인 로우 및 상기 n개의 더미 로우 중 m개의 로우에 저장하는 프레임 메모리 및 상기 프레임 메모리의 기입 및 스캔을 제어하고, 상기 m개의 메인 로우 및 상기 n개의 더미 로우 중 선택되는 기입 시작 로우로부터 상기 제1 프레임 데이터가 기입되도록 제어하는 메모리 제어부를 구비한다.

Description

디스플레이 구동 회로 및 디스플레이 장치{Display driver circuit and display device}

본 발명은 디스플레이 구동 회로에 관한 것으로서, 더욱 상세하게는 외부와 비동기되어 동작하는 디스플레이 구동 회로에 관한 것이다.

디스플레이 장치는 디스플레이 구동 회로와 디스플레이 패널을 포함하고, 디스플레이 구동 회로는 시스템의 호스트로부터 프레임 데이터를 인가받아 상기 디스플레이 패널을 구동한다. 디스플레이 구동 회로는 소비 전류를 감소하고 호스트의 부담을 줄이기 위하여 내부에 프레임 메모리를 탑재하고, 임의의 시간에 프레임 데이타를 전송받아, 이를 프레임 메모리에 저장한 후, 주기적으로 프레임 메모리로부터 프레임 데이터를 스캔하여 디스플레이 패널을 구동한다. 이때, 전송된 프레임 데이터가 프레임 메모리에 기입되는 속도 및 디스플레이될 프레임 데이터가 상기 프레임 메모리로부터 스캔되는 속도의 차이로 인하여 한 화면의 상부와 하부에 서로다른 이미지가 디스플레이되는 티어링 현상(tearing effect)이 발생할 수 있다. 티어링 현상을 방지하기 위하여 호스트가 디스플레이 구동 회로로부터 전송되는 동기화 신호에 응답하여 프레임 데이터를 전송할 경우, 호스트가 동기화 신호의 전송을 감지해야 하므로 호스트의 부하가 증가하게 된다.

본 발명의 기술적 사상은 상기와 같은 문제점을 해결하기 위한 것으로서, 호스트와 비동기되어 동작하면서도 티어링 현상없이 디스플레이 패널을 구동하는 디스플레이 구동 회로 및 디스플레이 장치를 제공하는 것을 목적으로 한다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시 예에 따른 디스플레이 구동 회로는, 패널의 m개의 수평 디스플레이 라인에 대응되는 m개의 메인 로우(row) 및 n개의 더미 로우를 포함하며, 수신된 제1 프레임 데이터를 상기 m개의 메인 로우 및 상기 n개의 더미 로우 중 m개의 로우에 저장하는 프레임 메모리 및 상기 프레임 메모리의 기입 및 스캔을 제어하고, 상기 m개의 메인 로우 및 상기 n개의 더미 로우 중 선택되는 기입 시작 로우로부터 상기 제1 프레임 데이터가 기입되도록 제어하는 메모리 제어부를 구비한다.

일 실시예에 따르면, 상기 메모리 제어부는, 상기 프레임 메모리의 기입 속도, 스캔 속도 및 상기 제1 프레임 데이터가 외부로부터 수신되기 시작한 시점에 스캔되고 있는 메인 로우의 위치를 기반으로, 상기 기입 시작 로우를 선택할 수 있다.

일 실시예에 따르면, 상기 메모리 제어부는, N번째 프레임의 디스플레이 구간 중 상기 제1 프레임 데이터가 수신되면, 상기 프레임 메모리의 기입 속도 및 스캔 속도에 기초하여, 상기 제1 프레임 데이터가 수신되기 시작한 시점에 스캔되고 있는 메인 로우보다 소정 로우 이전에 위치하는 로우를 상기 기입 시작 로우로 선택할 수 있다.

본 발명의 다른 실시예에 따른 디스플레이 장치는 m개의 수평 디스플레이 라인을 포함하는 패널, k개의 로우 어드레스를 포함하는 메모리부 및 호스트로부터 수신된 프레임 데이터가 기입될 m개의 기입 로우 어드레스 및 상기 패널에 디스플레이될 프레임 데이터가 스캔될 m개의 스캔 로우 어드레스를 선택하여 상기 메모리부에 제공하는 메모리 제어부를 포함하는 구동 회로를 구비할 수 있다.

본 발명의 기술적 사상에 따른 디스플레이 구동 회로, 이를 포함하는 디스플레이 구동회로의 동작 방법에 따르면, 외부 시스템과 비동기되어 동작함으로써 디스플레이 시스템의 소비전력을 감소시킬 수 있다. 또한 티어링 현상의 발생을 방지할 수 있다.

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 실시예에 따른 디스플레이 장치를 나타낸 블록도이다.
도 2a 및 도 2b는 티어링 현상을 나타낸 도면이다.
도 3은 도 1의 구동 제어부 및 인터페이스부의 일 예를 나타낸 블록도이다.
도 4는 도 1의 프레임 메모리를 나타낸 도면이다.
도 5a 및 도 5b는 도 1의 프레임 메모리의 기입 동작 및 스캔 동작의 일 예를 나타낸 도면이다.
도 6a 및 도 6b는 도 1의 프레임 메모리의 기입 동작 및 스캔 동작의 다른 예를 나타낸 도면이다.
도 7a 및 7b는 도 1의 프레임 메모리의 기입 동작 및 스캔 동작의 다른 예를 나타낸 도면이다.
도 8a 및 도 8b는 도 1의 프레임 메모리의 기입 동작 및 스캔 동작의 다른 예를 나타낸 도면이다.
도 9는 도 1의 디스플레이 장치가 PSR 기능을 구현하는 것을 나타낸 타이밍도이다.
도 10은 도 1의 구동 제어부 및 인터페이스부의 다른 예를 나타낸 블록도이다.
도 11은 본 발명의 실시예에 따른 디스플레이 모듈을 나타낸 도면이다.
도 12는 본 발명의 실시예에 따른 디스플레이 시스템을 나타낸 도면이다.
도 13은 본 발명의 실시예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타낸 도면이다.

이하, 첨부한 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다. 본 발명의 실시 예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용한다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하거나 축소하여 도시한 것이다.

본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

도 1은 본 발명의 실시예에 따른 디스플레이 장치를 나타낸 블록도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 디스플레이 장치(1000)는 화상을 표시하는 패널(1100)과, 수신된 영상 데이터(DATA) 및 제어신호(CNT)를 기초로 상기 패널(1100)을 구동하기 위한 디스플레이 구동 회로(1200)를 포함할 수 있다.

디스플레이 장치(1000)는 각종 평판 디스플레이 장치 중 어느 하나가 적용될 수 있다. 도 1에는 유기 발광 표시 장치(organic light emitting diode display)(OLED)인 것으로 도시되었으나, 이에 제한되는 것은 아니다. 예컨대, 평판 디스플레이 장치는 액정 표시 장치(liquid crystal display)(LCD), PDP(plasma display panel) 장치, ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display) 등을 포함할 수 있으며, 본 발명의 실시예에 따른 디스플레이 장치(1000)는 이들 장치 중 어느 하나가 적용될 수 있다. 본 실시 예에서는 도시된 바와 같이 디스플레이 장치(1000)가 유기 발광 표시 장치인 것으로 가정하고 설명하기로 한다.

패널(1100)은 행방향으로 주사신호를 전달하는 복수의 게이트 라인(GL1~GLj)과, 게이트 라인들과 교차하는 방향으로 배치되며 열방향으로 데이터 신호를 전달하는 복수의 데이터 라인(DL1~DLk)과, 게이트 라인(GL1~GLj) 및 데이터 라인(D1~Dk)이 교차하는 영역에 배열된 복수의 픽셀(PX)들을 포함한다.

복수의 게이트 라인(GL1~Gj)이 차례로 선택되면 선택된 게이트 라인에 연결된 픽셀(PX)에 복수의 데이터 라인(DL1~DLk)을 통해 계조 전압(Vg)이 인가된다.

상기 픽셀(PX)들은 각각 스위칭 트랜지스터(Tsw), 구동 트랜지스터(Tdrv), 스토리지 커패시터(Cst) 및 유기발광 다이오드(D)를 포함할 수 있다. 게이트 라인(GL)과 데이터 라인(DL)은 스위칭 트랜지스터(Tsw)의 게이트 전극 및 소스 전극에 연결되고, 스위칭 트랜지스터(Tsw)의 드레인 전극과 전원 전압(VDD)은 구동 트랜지스터(Tdrv)의 게이트 단자 및 소스 단자에 각각 연결되고, 구동 트랜지스터(Tdrv)의 드레인 단자는 유기발광 다이오드(D)의 애노드에 연결된다. 이러한 픽셀 구조에서는, 게이트 라인(GL)이 선택되면 스위칭 트랜지스터(Tsw)가 턴온되어 구동 트랜지스터(Tdrv)의 게이트 단자로 데이터 라인(DL)을 통하여 제공된 계조 전압이 인가되고, 구동 전원 전압(VDD)과 계조 전압과의 전압 차이에 따른 구동 전류(Idrv)가 유기발광 다이오드(D)를 통해 흐르면서 빛이 발생하여 디스플레이 동작이 이루어진다.

디스플레이 구동 회로(1200)는 구동 제어부(100), 소스 드라이버(200) 및 게이트 드라이버(300)를 포함할 수 있다. 또한 전압 생성부(400) 및 인터페이스부(500)를 더 포함할 수 있다.

구동 제어부(100)는 외부, 예컨대 디스플레이 장치(1000)가 탑재된 시스템의 호스트로부터 영상 데이터(DATA) 및 제어신호(CNT)를 인가받아 소스 드라이버(200) 및 게이트 드라이버(300)로 상기 드라이버들(200, 300)의 동작에 필요한 제어신호(CNT1, CNT2) 및 화소 데이터(RGB DATA)를 제공한다. 구동 제어부(100)는 타이밍 컨트롤러(110), 프레임 메모리(120) 및 메모리 컨트롤러(130)를 포함할 수 있다.

타이밍 컨트롤러(110)는 드라이버들(200,300)을 제어하기 위한 타이밍 신호를 포함하는 제어신호들(CNT1, CNT2)을 생성한다.

프레임 메모리(120)는 패널(1100)에 디스플레이될 한 프레임의 영상 데이터(DATA)를 임시로 저장하였다가 상기 영상 데이터(DATA)가 패널(1100)상에 디스플레이 되도록 출력한다. 프레임 메모리(120)는 그래픽램이라고 불리기도 하며 SRAM(static random access memory)과 같은 휘발성 메모리가 사용될 수 있다. 그러나 이에 제한되는 것은 아니고, 다양한 종류의 메모리가 사용될 수 있다.

메모리 컨트롤러(130)는 프레임 메모리(120)의 전반적인 동작을 제어하며, 특히 프레임 메모리(120)에서 기입 동작 및 스캔 동작이 수행되는 어드레스 및 타이밍 등을 제어한다.

소스 드라이버(200)는 구동 제어부(100)로부터 인가받은 디지털 데이터인 화소 데이터(RGB DATA)를 계조 전압으로 변환하여 패널(1100)의 데이터 라인들(DL1~DLk)로 출력한다. 게이트 드라이버(300)는 패널(1100)의 게이트 라인(GL1~GLj)을 차례로 스캔한다. 게이트 드라이버(300)는 선택된 게이트 라인에 게이트 온전압(Von)을 인가함으로써 선택된 게이트 라인을 활성화 시키고, 소스 드라이버(200)는 활성화된 게이트 라인에 연결된 화소들에 대응되는 계조 전압을 출력한다. 이에 따라, 패널(1100)은 한 수평 라인 단위로, 즉 한 행씩 이미지가 디스플레이될 수 있다. 본 실시예에 따른 디스플레이 장치(1000)에서는 게이트 드라이버(300)가 디스플레이 구동 회로(1200)에 구비된 것으로 도시되었으나, 이에 제한되는 것은 아니다. 게이트 드라이버(300)는 LTPS(low temperature poly silicon)소재의 패널(1100) 상에 직접 구비될 수도 있다.

전압 생성부(400)는 외부로부터 전원전압(VCI)을 인가받아 소스 드라이버(200) 및 게이트 드라이버(300)에서 필요로 하는 전압들(AVDD, Von, Voff)을 생성한다.

인터페이스부(500)는 외부로부터 병렬 또는 직렬로 인가되는 영상 데이터(DATA) 및 제어신호(CNT)를 수신하여 구동 제어부(100)에 제공한다. 영상 데이터(DATA) 및 제어신호(CNT)는, 디스플레이 장치(1000)가 탑재된 시스템의 호스트로부터 전송될 수 있다. 인터페이스부(500)는 호스트의 전송방식에 대응되는 인터페이스방식에 따라 영상 데이터(DATA) 및 제어신호(CNT)를 수신할 수 있다. 예컨대, 인터페이스부(500)에서 사용되는 인터페이스 방식은 RGB 인터페이스, CPU 인터페이스, PSI(Service provider interface), MDDI(Mobile display digital interface) 및 MIPI(Mobile industry processor interface) 방식 중 하나일 수 있다.

한편, 본 발명의 실시예에 따른 디스플레이 장치(1000)에서, 프레임 메모리(120)는 패널(1100)의 수평 라인의 수보다 더 많은 수의 로우(row)를 포함하고, 메모리 컨트롤러(130)는 프레임 메모리(120)에 포함된 로우들 중 일부에, 수신된 영상 데이터(DATA)를 기입하거나 또는 저장된 영상 데이터(DATA)가 스캔되도록 한다. 즉, 프레임 메모리(120)의 복수의 로우들 중 일부에 대하여 선택적으로 데이터의 기입 및 스캔이 수행되도록 한다. 이에 따라 임의의 시점에 호스트로부터 영상 데이터(DATA)가 전송되더라도, 기입이 수행되는 로우와 스캔이 수행되는 로우의 위치를 적절히 조절함으로써 티어링 현상이 발생하는 것을 방지할 수 있다.

도 2a 및 도 2b는 티어링 현상을 설명하기 위한 도면이다. 도 2a 는 스캔 속도가 기입 속도보다 빠른경우, 도 2b는 스캔 속도가 기입 속도보다 느린경우 티어링 현상이 발생하는 것을 나타낸 도면이다.

도 2a 및 도 2b를 참조하면 수직동기신호(Vsync)가 로우(low) 레벨인 구간마다 디스플레이를 위한 프레임 메모리의 스캔 동작이 수행된다. 디스플레이 패널이 m개의 수평 라인을 포함할 경우, 스캔 동작은 프레임 메모리의 첫번째 메모리 로우(MR1)부터 m번째 메모리 로우(MRm)까지 수행된다. 이렇게 프레임 메모리의 첫번째 메모리 로우(MR1)부터 m번째 메모리 로우(MRm)가 순차적으로 스캔되어 상기 위치에 저장되었던 영상 데이터들이 패널(도 1의 1100)에 디스플레이되면 한 프레임의 디스플레이가 완료된다. 프레임 메모리의 스캔 동작이 수행되는 중에 외부로부터 프레임 데이터가 수신되면, 스캔과 동시에 기입 동작이 수행된다. 그런데 스캔 속도와 기입 속도는 항상 동일한 것은 아니다. 도 2a 및 도 2b에 도시된 바와 같이 기입 속도가 스캔 속도보다 빠르거나, 또는 기입 속도가 스캔 속도보다 느릴수 있다. 기입 속도와 스캔 속도의 차이에 의하여 티어링 현상이 발생할 수 있다.

도 2a를 참조하면, N번째 프레임 구간에, 프레임 메모리를 스캔하여 제1 이미지 데이터(IM1)를 디스플레이 하는 도중에 제2 이미지 데이터(IM2)가 수신되어 기입이 시작될 수 있다. 기입 속도가 스캔 속도보다 빠르면 제1 이미지 데이터(IM1)에 대한 스캔이 완료되기 전에 제2 이미지 데이터(IM2)의 기입이 완료되고, N번째 프레임 구간의 일부 시점에서는 이미 제2 이미지 데이터(IM2)로 업데이트된 프레임 메모리를 스캔하게 된다. 따라서, 도시돤 바와 같이 화면의 상단부에는 제1 이미지 데이터가, 하단부는 제2 이미지 데이터가 디스플레이 되는 티어링 현상이 발생한다.

또한, 도 2b를 참조하면, N-1번째 프레임 구간에 프레임 메모리에 저장되었던 제1 이미지 데이터(IM1)가 스캔되면서 동시에 수신된 제2 이미지 데이터(IM2)가 프레임 메모리에 기입될 수 있다. 그런데, N-1번째 프레임 구간중에 제2 이미지 데이터(IM2)의 기입이 시작되었고, N번째 프레임 구간에 제2 이미지 데이터(IM2)가 스캔되기 시작했지만 기입 속도가 스캔 속도보다 늦어 N번째 프레임 구간에 제2 이미지 데이터의 기입이 완료되지 못할수 있다. 따라서, 도시된 바와 같이 화면의 상단부는 제2 이미지 데이터가, 화면의 하단부는 이전 프레임에 디스플레이 되었던 제1 이미지 데이터가 다시 한번 디스플레이 되는 티어링 현상이 발생할 수 있다.

상기와 같은 티어링 현상이 발생하는 것을 방지하기 위하여 디스플레이 장치가 호스트와 동기화되어 동작할 수 있다. 호스트로 디스플레이 상태를 알리는 동기화 신호를 전송하면 호스트는 상기 동기화 신호를 모니터링하여 약속된 시점에 영상 데이터를 전송할 수 있다. 그러나, 호스트가 동기화 신호를 모니터링해야 하는 부담이 있으며, 동기화 신호의 발생을 감지한 후 이에 응답하여 즉각적으로 영상 데이터를 전송못하면, 플리커와 같은 화질 저하 현상이 발생할 수 있다.

그러나, 도 1의 본 발명의 실시예에 따른 디스플레이 장치(1000)는 프레임 메모리(120)의 기입 어드레스 및 스캔 어드레스를 제어함으로써, 호스트와 비동기되어 동작하면서도 티어링 현상이 발생하지 않도록 디스플레이할 수 있다. 호스트와 디스플레이 장치(1000)간에 영상 데이터(DATA)를 전송함에 있어서 서로 동기화 신호를 발생하거나 감지하여 동작할 필요가 없으므로 시스템상의 부담이 감소되고 저전력으로 동작할 수 있다.

도 3은 도 1의 구동 제어부 및 인터페이스부의 일 예를 나타낸 블록도이다.

도 3을 참조하면, 인터페이스부(150) 는 인터페이스(HSSI) 및 컨버터(CVT)를 포함하고, 구동 제어부(100a)는 타이밍 컨트롤러(110), 프레임 메모리(120) 및 메모리 컨트롤러(130a)를 포함할 수 있다. 또한 커맨드 레지스터(140), 이미지 처리부(150) 및 오실레이터(160)를 더 포함할 수 있다.

인터페이스(HSSI)는 고속 시리얼 인터페이스 방식을 적용할 수 있다. 예컨대, MIPI(Mobile industry processor interface)이며, 복수의 입출력 단자를 통해 빠른 속도로 데이터를 전송받을 수 있다. 그러나 이에 제한되는 것은 아니다. 다양한 방식의 인터페이스가 적용돌 수 있다. 인터페이스(HSSI)를 통하여 수신된 영상 데이터(DATA) 및 제어 신호(CNT)는 컨버터(CVT)로 인가된다. 영상 데이터(DATA)와 제어 신호(CNT)가 데이터의 종류의 구분없이 함께 수신되므로 컨버터(CVT)는 수신되 데이터를 커맨드 신호(CMD), 프레임 메모리(120)에 저장할 한 프레임의 영상 데이터(DATA1; 이하 프레임 데이터라고 함) 및 데이터 인에이블 신호(DE) 등으로 구분하여 각각 대응되는 회로블록으로 출력한다.

커맨드 레지스터(140)는 컨버터(CVT)로부터 전송된 커맨드 신호(CMD)를 저장한다. 커맨드 신호(CMD)는 디스플레이 구동 환경에 따라 구동 회로를 적절하게 셋팅하기 위한 값으로서, 패널의 해상도, 영상 신호의 처리 방법등에 따라 다양한 값이 설정될 수 있다. 커맨드 레지스터(140)는 상기 커맨드 신호(CMD)를 기초로 메모리 제어부(130a), 이미지 처리부(150) 및 타이밍 컨트롤러(110)을 제어하기 위한 신호들(MCNT, WCNT, IPCNT, TCNT)을 발생하여 상기 회로들에 제공한다.

이미지 처리부(150)는 제어신호(IPCNT)에 기초하여, 프레임 메모리(120)으로부터 수신된 영상 데이터(DATA2)를 패널(도 1의 1100) 환경에 적합한 값을 갖도록 변환하여 타이밍 컨트롤러(110)로 전달한다.

오실레이터(160)는 기준 클럭(RCLK)을 생성하여 타이밍 컨트롤러(110) 및 메모리 컨트롤러(130a)에 제공한다.

한편, 프레임 메모리(120)는 도 1을 참조하여 설명한 바와 같이 외부로부터 수신된 패널의 m개의 수평 라인보다 많은 수의 로우(row)를 포함하고, 상기 로우들 중 일부, 예컨대 m개의 로우들에 프레임 데이터(DATA1)를 저장한다. 프레임 메모리(120)에 관하여 도 4를 참조하여 좀 더 상세히 설명하기로 한다.

도 4는 도 1의 프레임 메모리(120)를 나타낸 도면이다. 도 4를 참조하며, 프레임 메모리는 n개의 더미 로우(DR1~DRn) 및 m개의 메인 로우(MR1~MRm)를 포함한다. 이때, 더미 로우의 개수는 메인 로우의 개수보다 적다. 더미 로우(DR1~DRn) 및 메인 로우(MR1~MRm) 각각에는 하나의 로우 어드레스(Y1~Yn+m)가 할당된다. 설명의 편의를 위하여 더미 로우와 메인 로우를 구분하였지만 더미 로우와 메인 로우는 물리적으로 구분되는 것이 아니다. 프레임 데이터가 저장된 상태에 따라 더미 로우와 메인 로우가 변경될 수 있으며 이때 유효한 프레임 데이터가 저장된 m개의 로우가 메인 로우로 판단될 수 있다.

메인 로우(MR1~MRm)는 패널의 m개의 수평 라인에 대응된다. 패널의 한 수평 라인에 포함되는 화소 데이터들은 하나의 로우에 저장되는데 한 프레임의 데이터가 m개의 수평 라인에 해당하는 데이터들을 포함하므로, 프레임 데이터는 m+n개의 로우들 중 m개의 로우에 저장되게 된다. 이에 따라, 상기 m+n개의 로우들 중 선택적으로 m개의 로우에 프레임 데이터가 기입되고 스캔된다. 이때, 도시된 스캔 방향 및 기입 방향에 따라 연속한 m개의 로우들이 스캔되거나 기입되게 된다.

다시 도 3을 참조하면, 메모리 컨트롤러(130a)는 프레임 메모리(120)에 기입 어드레스 및 스캔 어드레스를 제공하고, 기입 동작 및 스캔 동작이 수행되는 타이밍을 제어한다.

메모리 컨트롤러(130a)는 기입 컨트롤러(WC), 기입 어드레스 컨트롤러(WAC), 스캔 컨트롤러(SC) 및 스캔 어드레스 컨트롤러(SAC)를 포함할 수 있다.

기입 컨트롤러(WC)는 프레임 메모리(120)의 기입 동작을 제어하는 기입 제어 신호(WCNT) 및 제1 기입 어드레스(W_ADDR1)를 생성한다. 기입 제어 신호(WCNT)는 상기 프레임 메모리(120)에 기입 동작이 수행되는 타이밍에 대한 정보 또는 기입 클락을 포함할 수 있으며 수신된 데이터 인에이블 신호(DE) 및 메모리 제어신호(MCNT)에 기초하여 생성될 수 있다. 데이터 인에이블 신호(DE)는 수신된 데이터가 유효한 데이터임을 나타내는 신호이다. 기입 컨트롤러(WC)는 데이터 인에이블 신호(DE)를 기초로 유효한 영상 데이터만을 프레임 메모리(120)에 기입하도록 기입 제어신호(WCNT)를 생성할 수 있다. 제1 기입 어드레스(W_ADDR1)는 이전에 기입이 수행된 위치를 기초로 다음으로 기입이 수행될 위치를 나타내는 어드레스이다.

기입 어드레스 컨트롤러(WAC)는 제1 기입 어드레스(W_ADDR1)를 기초로 실제 기입 동작이 수행될 어드레스(W_ADDR)을 생성한다. 예컨대, 제1 기입 어드레스(W_ADDR1)는 프레임 메모리(120)의 메인 로우(MR1~MRm)에만 대응되는 어드레스일 수 있다. 그러나 실제 기입은 메인 로우(MR1~MRm) 및 더미 로우(DR1~DRm) 중 선택된 m개의 로우에 수행될 수 있다. 따라서, 기입 어드레스 컨트롤러(WAC)는 상기 제1 기입 어드레스(W_ADDR1)를 기초로 실제 기입이 수행될 어드레스(W_ADDR)를 생성하여 프레임 메모리(120)에 제공한다.

스캔 컨트롤러(SC)는 프레임 메모리(120)의 스캔 동작을 제어하는 스캔 제어 신호(SCNT) 및 제1 스캔 어드레스(S_ADDR1)를 생성한다. 스캔 제어 신호(SCNT)는 프레임 메모리(120)에 스캔 동작이 수행되는 타이밍에 대한 정보 또는 스캔 클락을 포함할 수 있다. 제1 스캔 어드레스(S_ADDR1)는 이전에 스캔이 수행된 위치를 기초로 다음으로 기입이 수행될 위치를 나타내는 어드레스이다.

기입 어드레스 컨트롤러(SAC)는 제1 스캔 어드레스(S_ADDR1)를 기초로 실제 스캔 동작이 수행될 스캔 어드레스(S_ADDR)을 생성한다. 예컨대, 제1 스캔 어드레스(S_ADDR1)는 프레임 메모리(120)의 메인 로우(MR1~MRm)에만 대응되는 어드레스일 수 있다. 그러나 상술한 바와 같이 실제 프레임 데이터는 더미 로우(DR1~DRn)에도 기입되어 저장될 수 있다. 실제 스캔 동작은 프레임 데이터가 저정된 로우들에 대하여 수행되어야 한다. 따라서, 스캔 어드레스 컨트롤러(SAC)는 상기 제1 스캔 어드레스(S_ADDR1)를 기초로 실제 스캔 동작이 수행될 스캔 어드레스(S_ADDR)를 생성하여 프레임 메모리(120)에 제공한다.

타이밍 컨트롤러(110)는 오실레이터(160)에서 생성된 기준 클락(RCLK)을 기초로 프레임 메모리(120)의 기입 속도(WS), 스캔 속도(SS)를 검출할 수 있다. 또한, 제1 프레임 데이터가 수신되기 시작한 시점에 스캔된 로우의 어드레스(SRA)를 판단할 수 있다. 타이밍 컨트롤러(110)는 상기 검출된 프레임 메모리(120)의 기입 속도(WS), 스캔 속도(SS) 및 로우 어드레스(SRA)를 상기 메모리 컨트롤러(130a)에 제공할 수 있다. 또한, 타이밍 컨트롤러(110)는 검출된 기입 속도를 기초로 스캔 속도가 기입 속도와 동일해지도록 조절하기 위한 제어신호를 메모리 컨트롤러(130a)로 제공할 수 있다.

한편, 기입 어드레스 컨트롤러(WAC) 및 스캔 어드레스 컨트롤러(SAC)는 타이밍 컨트롤러(110)로부터 제공된 프레임 메모리(120)의 기입 속도(WS), 스캔 속도(SS) 및 외부로부터 수신되어 저장될 제1 프레임 데이터(DATA1)가 수신되기 시작한 시점에 스캔되는 메인 로우의 어드레스(SRA)를 기초로 기입 어드레스(W_ADDR) 및 스캔 어드레스(S_ADDR)를 생성할 수 있다.

다음으로, 도 5a 내지 도 8b를 참조하여 본 발명의 실시예에 따른 프레임 메모리(120)의 기입 및 스캔 동작에 대하여 상세하게 설명하기로 한다. 설명의 편의를 위하여 프레임 메모리(도 1의 120)는 5개의 더미 로우와 180개의 메인 로우를 포함하는 경우를 가정하기로 한다.

도 5a 및 도 5b는 프레임 메모리(120)의 기입 및 스캔 방법의 일 예를 설명하기위한 타이밍도 및 프레임 메모리의 도면이다.

우선, 도 5a를 참조하면, 수직동기신호(Vsync) 및 수평동기신호(Hsync)에 기초하여 패널(도 1의 1100)상에 영상이 디스플레이 된다. 수직동기신호(Vsync)의 폴링 에지부터 다음 폴링 에지까지가 한 프레임의 디스플레이 구간으로 설정된다.

수직동기신호(Vsync)가 로우(low) 레벨인 구간은 메인 디스플레이 구간으로서, 패널(도 1의 1100) 상에 화소 데이터에 상응하는 계조 전압들이 인가되어 영상이 디스플레이된다. 수직동기신호(Vsync)가 하이(high) 레벨인 구간은 포치 구간으로서, 실질적인 디스플레이가 이루어지지는 않지만 메인 디스플레이 구간에 디스플레이된 영상이 유지되고 디스플레이 구동 회로(도 1의 1200)에서 다음 프레임의 디스프레이를 위한 작업이 수행된다. 메인 디스플레이구간 중에, 수평동기신호(Hsync)의 매 클락에 응답하여 프레임 메모리(도 1의 120)의 로우가 스캔되고, 프레임 메모리로부터 출력된 화소 데이터가 패널(1100)의 수평 라인에 디스플레이된다.

한편, 도시된 바와 같이 N번째 프레임 디스플레이 구간 중 외부로부터 프레임 데이터가 수신되면, 프레임 메모리에 수신된 프레임 데이터(이하 제1 프레임 데이터라고 함)가 기입된다. N번째 프레임이 디스플레이되는 중이었으므로 계속하여 스캔 동작이 수행되면서 동시에 기입 동작이 수행될 수 있다. 기입 속도, 스캔 속도 및 제1 프레임 데이터가 수신되기 시작한 시점(T1)에 스캔되고 있었던 메인 로우(이하 스캐닝 로우라고 함)의 위치를 기초로 기입이 시작될 로우(이하 기입 시작 로우라고 함) 및 다음 N+1번째 프레임 디스플레이 구간에 스캔이 시작될 로우(이하 스캔 시작 로우라고 함)가 선택되고, 상기 선택된 로우부터 연속하여 m개의 로우에 프레임 데이터가 라인 단위로 순차적으로 기입된다.

이때, 스캐닝 로우로부터 소정 로우 전에 위치한 로우가 기입 시작 로우로 선택된다. 스캐닝 로우로부터 몇 번째 전에 위치하는 로우를 기입 시작 로우 및 스캔 시작 로우로 선택할지 여부는 기입 속도, 스캔 속도를 기초로 티어링 현상이 발생되지 않도록 하는 범위에서 결정된다.

도 5b를 참조하여 예를들어 설명하기로 한다. 도시된 바와 같이 스캐닝 로우가 90번째 메인 로우(MR90)이면, 네개의 로우 이전에 위치한 86번째 메인 로우(MR86)가 기입 시작 로우 및 스캔 시작 로우로 선택될 수 있다. 만약 스캐닝 로우가 86번째 메인 로우(MR86)이면, 이로부터 네게의 로우 이전에 위치한 82번째 메인 로우(MR82)가 기입 시작 로우 및 스캔 시작 로우로 선택될 수 있다. 제1 프레임 데이터는 수평 라인 단위로, 선택된 기입 시작 로우(MR86)부터 연속하여 마지막 메인 로우(MR180)까지 기입된후, 계속하여 첫번째 더미 로우(DR1)부터 80번째 메인 로우(MR80)까지 180개의 로우에 기입된다. 또한, N+1번째 프레임에 디스플레이될 프레임 데이터(이하 제2 프레임 데이터라고 함)는 프레임 메모리(120)의 86번째 메인 로우(MR86)부터 80번째 메인 로우(MR80)까지가 순차적으로 스캔되어 출력될 수 있다.

다시 5a를 참조하면, 기입 시작 로우가 결정되면 상기 기입 시작 로우부터 제1 프레임 데이터가 라인 단위로 기입되기 시작한다. 86번째 메인 로우(MR86)가 기입 시작 로우로 선택된바, 86번째 메인 로우(MR86)부터 기입이 시작되어 마지막 메인 로우(MR180)까지 기입된 이후 첫번째 더미 로우(DR1) 부터 80번째 메인 로우(MR80)까지 기입되어 총 180개의 로우에 기입이 수행된다. 제1 데이터의 기입은 N+1번째 프레임 디스플레이 구간의 한 시점까지(T2) 계속될 수 있다. 86번째 메인 로우(MR86)가 스캔 시작 로우로 선택된바, N+1 번째 프레임 디스플레이 구간이 시작되면, 86번째 메인 로우(M86)가 스캔되어 첫번째 수평 라인이 디스플레이 되고, 86번째 메인 로우(M86)부터 순차적으로 180개의 로우가 스캔되어 출력된 제2 프레임 데이터가 패널(1100)상의 매 수평라인에 디스플레이된다.

도 6a 및 도 6b는 프레임 메모리의 기입 및 스캔 방법의 다른 예를 설명하기위한 타이밍도 및 프레임 메모리의 도면이다. 특히, 스캔 속도가 기입 속도보다 빠르고, 스캐닝 로우가 마지막 메인 로우(MR180)를 포함한 소정의 로우(PR)중 하나일 경우의 기입 및 스캔 방법을 나타낸다.

도 6a 및 도 6b를 참조하면, N번째 프레임 디스플레이 구간 중 하위 수평 라인, 예컨데 179번째 수평 라인(DL 179)을 디스플레이 하기 위해 179번째 메인 로우(MR179)가 스캔될 때 외부로부터 프레임 데이터(이하 제1 프레임 데이터라고 함)가 수신되어 프레임 메모리(120)에 기입될 수 있다. 이때, 스캔 속도가 기입 속도보다 빠르면, N+1번째 프레임 디스플레이 구간 중, 제1 프레임 데이터의 기입보다 스캔이 먼저 수행되어 티어링 현상이 발생될 수 있다. 따라서, 티어링 현상의 발생을 방지하기 위하여, N번째 프레임 디스플레이 구간 중 마지막 메인 로우(MR180)를 포함한 소정의 하위 메인 로우(PR)가 스캔될 때 외부로부터 제1 프레임 데이터가 수신되면, 첫번째 더미 로우(DR1)를 스캔 시작 로우로 선택하여, 첫번째 더미 로우(DR1)부터 연속되는 180개의 로우에 제1 프레임 데이터를 기입한다. 그리고 N+1번째 프레임 디스플레이 구간에 첫번째 메인 로우(MR1)부터 스캔을 시작하여 상기 제1 프레임 데이터로 업데이트 되기 전의 프레임 데이터, 즉 N번째 프레임 디스플레이 구간에 디스플레이 되었던 프레임 데이터를 한번 더 디스플레이 한다. 그 후 N+2번째 프레임 디스플레이 구간에 상기 기입 시작 로우로 선택되었던 더미 로우(DR2)를 스캔 시작 로우로 선택하여 스캔함으로써, 상기 수신된 제1 프레임 데이터로 업데이트된 프레임 데이터를 디스플레이 한다.

한편, 상기 마지막 메인 로우(MR180)을 포함한 소정의 하위 메인 로우는 스캔 속도, 기입 속도 및 포치 구간의 길이에 따라 결정될 수 있다. 상술한 방법으로 기입 및 스캔 동작이 수행될 때, N+1번째 프레임 디스플레이가 수행되기 시작하는 시점에 메인 로우의 기입이 진행되지 않도록 하는 범위에서 결정될 수 있다.

도 7a 및 도 7b는 프레임 메모리의 기입 및 스캔 방법의 또 다른 예를 설명하기 위한 타이밍도 및 프레임 메모리의 도면이다.

도 7a 및 도 7b를 참조하여 설명되는 방법은 도 5a 및 도 5b를 참조하여 설명된 방법과 유사하다. 다만, 도 5b에서는 스캐닝 로우로부터 소정 로우 이전에 위치하는 메인 로우부터 기입이 시작되어 마지막 메인 로우까지 기입되면, 계속하여 더미 로우부터 기입하였다. 그러나, 본 실시예에서는 마지막 메인 로우까지 기입된후 더미 로우가 아닌 첫번째 메인 로우가 계속하여 기입될 수 있다. 이에 따라, 수신된 제1 프레임 데이터는 전체 m개의 메인 로우에 기입될 수 있다. 또한, 기입과 마찬가지로, N+1번째 프레임 디스플레이 구간에 상기 기입이 시작된 로우부터 스캔이 시작되어, 마지막 메인 로우까지 스캔된후, 계속하여 첫번째 메인 로우부터 스캔될 수 있다.

도 7a 및 도 7b를 참조하여 예를 들어 설명하기로 한다. N번째 프레임 디스플레이 구간에 90번째 메인 로우(MR90)가 스캔되고 있는 시점(T1)에 외부로부터 제1 프레임 데이터가 수신되면 90번째 메인 로우(MR90)으로부터 4번째 로우 이전에 위치하는 86번째 메인 로우(MR86)부터 기입이 시작될 수 있다. 86번째 메인 로우(MR86)부터 마지막 메인 로우(MR180)까지 기입된 후 계속하여 첫번째 메인 로우(MR1)부터 85번째 메인 로우(MR85)까지 기입될 수 있다. 기입이 수행되는 중 N+1번째 프레임 디스플레이 구간이 시작되면 86번째 메인 로우(MR86)부터 스캔이 시작되어 85번째 메인 로우(MR85)까지 스캔될 수 있다.

도 8a 및 도 8b는 프레임 메모리의 스캔 및 기입 방법의 또 다른 예를 설명하기위한 프레임 메모리의 도면이다.

도 8a를 참조하면, N번째 프레임 디스플레이 구간 중 외부로부터 제1 프레임 데이터가 수신되면 첫번째 더미 로우(DR1)를 스캔 시작 로우 및 N+1 프레임 디스플레이 구간의 스캔 시작 로우로 선택할 수 있다. 스캔 속도, 기입 속도 및 스캐닝 로우를 고려하지 않고 첫번째 더미 로우(DR1)부터 제1 프레임 데이터를 기입하고, 스캔한다.

다만, 도 8b에 도시된 바와 같이, 스캐닝 로우가 마지막 메인 로우(MR180)을 포함한 소정의 메인 로우들 중 하나이면, 기입이 시작된 첫번째 더미 로우(DR1이 아닌 첫번째 메인 로우(MR1)을 N+1 프레임 디스플레이 구간의 스캔 시작 로우로 선택하여 N+1 프레임 디스플레이 구간에는 업데이트 되기 이전의 프레임 데이터를 디스플레이 하고, N+2 프레임 디스플레이 구간에 첫번째 더미 로우(DR1)을 스캔 시작 로우로 선택하여 상기 제1 프레임 데이터가 기입된 로우들을 스캔함으로써, 제1 프레임 데이터를 디스플레이한다.

도 9는 도 1의 구동 제어부가 PSR(panel self refresh) 기능을 구현하는 것을 나타낸 타이밍도이다.

PSR 기능이란 디스플레이 하고자하는 영상이 동영상인 경우에만 호스트로부터 디스플레이 장치로 영상 데이터를 전송하고, 정지영상으로 전환되면 정지영상 구현을 위한 한 프레임의 영상 데이터를 디스플레이 장치로 전송하고, 디스플레이 장치 내부에 탑재된 프레임 메모리에 상기 정지 영상을 저장하여, 상기 저장된 영상이 매 프레임마다 디스플레이 되도록 하는 기능이다. 즉, 정지 영상이 디스플레이 되는 경우에는 호스트가 디스플레이 장치로 영상 데이터 및 제어신호들을 전송할 필요가 없으므로 호스트의 부하 및 소비전류를 줄일 수 있다.

도 9를 참조하면, 동영상이 전송되는 경우에는 PSR 기능이 오프되고, 호스트는 수직동기신호(Vsync_ext), 데이터 인에이블 신호(DE) 및 동영상을 전송하고, 정지영상이 전송되는 경우에는 PSR 기능이 온되고, 호스트는 아무런 신호도 전송하지 않는다.

디스플레이 장치(도 1의 1000)는 전송된 영상을 프레임 메모리(도 1의 120)에 저장하였다가 출력하여 패널(도 1의 1100)에 디스플레이한다. 전송된 영상이 동영상인지 정지영상인지 구분하지 않고 유효한 영상이 전송되면 이를 프레임 메모리에 저장한다. 전송된 영상이 유효한 영상인지 여부는 전송된 데이터 인에이블 신호(DE)에 따라 판단할 수 있다.

한편, 디스플레이 장치(도 1의 1000)는 내부에서 생성된 기준 클럭을 이용하여 내부수직동기신호(Vsync_int)를 생성하고 상기 내부수직동기신호(Vsync_int)에 따라 프레임 메모리로부터 출력된 영상 데이터에 기초하여 매 프레임을 디스플레이한다. 이때, 내부수직동기신호(Vsync_int)는 초기에 호스트로부터 동영상이 전송될 때 호스트로부터 함께 전송된 수직동기신호(Vsync_ext)를 기초로 생성될 수 있다. 예컨대 기준 클럭을 기초로 수직동기신호(Vsync_ext)의 주기를 카운트하고, 상기 카운트된 주기와 동일한 주기를 갖도록 내부 수직동기신호(Vsync_int)를 생성할 수 있다.

호스트에 동기되어 동작하는 디스플레이 장치의 경우, PSR 기능이 온 되었다가 오프될 경우, 다시 말해 호스트가 정지 영상을 전송한 이후 다시 동영상을 전송할 경우, 화질의 저하 또는 티어링 현상이 발생하는 것을 방지하기 위하여 호스트에 동기화 신호를 전송한다. 예컨대, 호스트는 디스플레이 장치에 동영상이 제공될 것임을 나타내는 신호를 전송하고, 상기 신호를 전송받은 디스플레이 장치는, 영상이 전송될 수 있는 시점을 나타내는 동기화 신호를 전송한다. 호스트는 상기 전송된 신호를 감지한 이후 영상 데이터를 전송할 수 있다.

그러나, 본 발명의 실시예에 따른 디스플레이 장치(도 1의 1000)는 호스트에 동기화 신호를 전송하지 않고, 호스트는 동영상을 즉시 디스플레이 장치(1000)로 전송할 수 있다. 따라서, 호스트가 디스플레이 장치로부터 전송되는 동기화 신호를 감지할 필요가 없어 호스트의 부하가 감소될 수 있다. 디스플레이 장치(1000)는 상술한 프레임 메모리의 스캔 및 기입 방법에 따라 동작함으로써 티어링 현상 없이 패널을 디스플레이 할 수 있다.

도 10은 도 1의 구동 제어부 및 인터페이스부의 다른 예를 나타낸 블록도이다. 인터페이스부(500) 및 구동 제어부(100b)의 커맨드 레지스터(140), 프레임 메모리(120), 이미지 처리부(150) 및 오실레이터(160)의 동작은 도 3을 참조하여 설명한 동작과 실질적으로 동일한 바 상기 회로들에 대한 설명은 생략하기로 한다.

도 10을 참조하면, 기입 컨트롤러(WC), 기입 어드레스 컨트롤러(SWC), 스캔 컨트롤러(SC), 스캔 어드레스 컨트롤러(SAC) 및 두개의 멀티플렉서(M1, M2)를 포함할 수 있다.

기입 컨트롤러(WC), 기입 어드레스 컨트롤러(WAC), 스캔 컨트롤러(SC), 스캔 어드레스 컨트롤러(SAC)의 동작은 도 3을 참조하여 설명한 동작과 유사하다. 기입 컨트로러(WC) 및 스캔 컨트롤러(SC)는 제1 기입 어드레스(W_ADDR1) 및 제1 스캔 어드레스(S_ADDR1)을 생성하여 기입 어드레스 컨트롤러(WAC) 및 스캔 어드레스 컨트롤러(SAC)에 제공하면, 기입 어드레스 컨트롤러(WAC) 및 스캔 어드레스 컨트롤러(SAC)는 실질적으로 기입이 수행될 제2 기입 어드레스(W_ADDR2) 및 스캔이 수행될 제2 스캔 어드레스(S_ADDR2)를 생성한다.

한편, 제1 멀티플렉서는(M1) 데이터 인에이블 모드 신호(DEM)에 기초하여, 제1 기입 어드레스(W_ADDR1) 및 제2 기입 어드레스(W_ ADDR2) 중 하나를 선택하여 기입 어드레스(W_ADDR)로서 프레임 메모리에(120)에 제공한다. 또한 제2 멀티플렉서(M2) 또한, 수신된 데이터 인에이블 모드 신호(DEM)에 기초하여, 제1 스캔 어드레스(S_ADDR1) 및 제2 스캔 어드레스(S_ ADDR2) 중 하나를 선택하여 스캔 어드레스(S_ADDR)로서 프레임 메모리에(120)에 제공한다.

데이터 인에이블 모드 신호(DEM)는 호스트로부터 영상 데이터가 비주기적으로 전송될 경우 활성화 되어, 예컨데 하이 레벨, 제2 기입 어드레스(W_ADDR2) 및 제2 스캔 어드레스(S_ADDR2)를 선택하고, 영상 데이터가 주기적으로 전송될 경우 비활성화 되어, 제1 기입 어드레스(W_ADDR1) 및 제1 스캔 어드레스(S_ADDR2)를 선택할 수 있다.

디스플레이 구동회로(도 1의 1200)가 비동기적으로 동작하여도 영상 데이터가 호스트로부터 주기적으로 전송될 경우에는 프레임 메모리(120)의 스캔 속도를 기입 속도에 따라 조절하는 것만으로 티어링 현상이 발생하는 것을 방지할 수 있다. 따라서, 데이터 인에이블 모드 신호(DEM)에 기초하여 프레임 메모리(120)의 스캔 및 기입 방법을 선택할 수 있다.

도 11은 본 발명의 실시예에 따른 디스플레이 모듈을 나타낸 도면이다.

도 11을 참조하면, 디스플레이 모듈(2000)은 디스플레이 장치(2100), 편광판(2200) 및 윈도우 글라스(2300)를 구비할 수 있다. 디스플레이 장치(2100)는 디스플레이 패널(2110), 인쇄 기판(2120) 및 디스플레이 구동 칩(2130)을 구비한다.

윈도우 글라스(2300)는 일반적으로 아크릴이나 강화유리 등의 소재로 제작되어, 외부 충격이나 반복적인 터치에 의한 긁힘으로부터 디스플레이 모듈(2000)을 보호한다. 편광판(2200)은 디스플레이 패널(2110)의 광학적 특성을 좋게 하기 위하여 구비될 수 있다. 디스플레이 패널(2110)은 인쇄 기판(2120) 상에 투명 전극으로 패터닝되어 형성된다. 디스플레이 패널(2110)은 프레임을 표시하기 위한 복수의 화소 셀들을 포함한다. 일 실시예에 따르면 디스플레이 패널(2110)은 유기발광 다이오드 패널일 수 있다. 각 화소 셀에는 전류의 흐름에 대응하여 빛을 발광하는 유기발광 다이오드를 포함한다. 그러나 이에 제한되는 것은 아니고, 디스플레이 패널(2110)은 다양한 종류 디스플레이 소자들을 포함할 수 있다. 예컨대, 디스플레이 패널(2110)은 LCD(Liquid Crystal Display), ECD(Electrochromic Display), DMD(Digital Mirror Device), AMD(Actuated Mirror Device), GLV(Grating Light Value), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), LED(Light Emitting Diode) 디스플레이, VFD(Vacuum Fluorescent Display) 중 하나 일 수 있다.

디스플레이 구동 칩(2130)은 도 1의 디스플레이 구동 회로를 포함할 수 있다. 본 실시예에서는 하나의 칩으로 도시되었으나, 이에 제한되는 것은 아니다. 복수의 구동 칩이 장착될 수 있다. 또한, 유리 소재의 인쇄 기판(2120) 상에 COG(Chip On Glass) 형태로 실장될 수 있다. 그러나, 이는 일 실시 예일 뿐, 디스플레이 구동 칩(213O)은 COF(Chip on Film), COB(chip on board) 등과 같이 다양한 형태로 실장될 수 있다.

디스플레이 모듈(2000)은 터치 패널(2300) 및 터치 컨트롤러(2400)을 더 포함할 수 있다. 터치 패널(2300)은 유리기판이나 PET(Polyethylene Terephthlate) 필름 위에 ITO(Indium Tin Oxide)와 같은 투명 전극을 으로 패터닝되어 형성된다. 터치 컨트롤러(2400)는 터치 패널(2300)상의 터치 발생을 감지하여 터치 좌표를 계산하여 호스트(미도시)로 전달한다. 터치 컨트롤러(2400)는 디스플레이 구동 칩(2130)과 하나의 반도체 칩에 집적될 수도 있다.

도 12는 본 발명의 실시 예에 따른 디스플레이 시스템을 나타낸 도면이다.

도 12를 참조하면, 디스플레이 시스템(3000)은 시스템 버스(3500)에 전기적으로 연결되는 프로세서(3100), 디스플레이 장치(3200), 주변 장치(3300) 및 메모리(3400)를 포함할 수 있다.

프로세서(3100)는 주변 장치(3300), 메모리(3400) 및 디스플레이 장치(3200)의 데이터의 입출력을 제어하며, 상기 장치들간에 전송되는 영상 데이터 의 이미지 처리를 수행할 수 있다.

디스플레이 장치(3200)는 패널(3210) 및 구동 회로(3220)를 포함하며, 시스템 버스(3500)를 통해 인가된 영상 데이터들을 구동 회로(3220) 내부에 포함된 프레임 메모리에 저장하였다가 패널(3210)에 디스플레이한다. 디스플레이 장치(3200)는 도 1의 디스플레이 장치(1000)일 수 있다. 따라서, 프로세서(3100)와 비동기되어 동작함으로써, 프로세서(3100)의 시스템적인 부담을 줄일 수 있다.

주변 장치(3300)는 카메라, 스캐너, 웹캠 등 동영상 또는 정지 영상등을 전기적 신호로 변환하는 장치일 수 있다. 상기 주변 장치(3300)를 통하여 획득된 영상 데이터는 상기 메모리(3400)에 저장될 수 있고, 또는 실시간으로 상기 디스플레이 장치(3200)의 패널에 디스플레이 될 수 있다.

메모리(3400)는 디램과 같은 휘발성 메모리 소자 및/또는 플래쉬 메모리와 같은 비휘발성 메모리 소자를 포함할 수 있다. 메모리(3400)는 DRAM, PRAM, MRAM, ReRAM, FRAM, NOR 플래시 메모리, NAND 플래쉬 메모리, 그리고 퓨전 플래시 메모리(예를 들면, SRAM 버퍼와 NAND 플래시 메모리 및 NOR 인터페이스 로직이 결합된 메모리) 등으로 구성될 수 있다. 메모리(3400)는 주변 장치(3300)로부터 획득된 영상 데이터를 저장하거나 또는 프로세서(3100)에서 처리된 영상 신호를 저장할 수 있다.

본 발명의 실시예에 따른 디스플레이 시스템(3000)은 스마트폰과 같은 모바일 전자 제품에 구비될 수 있다. 그러나 이에 제한되는 것은 아니다. 디스플레이 시스템(3000)은 영상을 표시하는 다양한 종류의 전자 제품에 구비될 수 있다.

도 13은 본 발명의 실시 예에 따른 디스플레이 장치가 탑재되는 다양한 전자 제품의 응용 예를 나타내는 도면이다.

본 발명에 따른 디스플레이 장치(4000)는 다양한 전자 제품에 채용될 수 있다. 휴대폰(4100)에 채용될 수 있음을 물론이고, TV(4200), 은행의 현금 입출납을 자동적으로 대행하는 ATM기(4300), 엘리베이터(4400), 지하철 등에서 사용되는 티켓 발급기(4500), PMP(4600), e-book(4700), 네비게이션(4800) 등에 폭넓게 사용될 수 있다. 본 발명에 따른 디스플레이 장치(4000)는 시스템의 프로세서와 비동기적으로 동작할 수 있다. 따라서, 프로세서의 구동 부담을 줄여 프로세서가 저전력 고속으로 동작할 수 있도록 함으로써 전자 제품의 기능을 향상 시킬 수 있다.

이상에서와 같이 도면과 명세서에서 최적 실시 예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

1000: 디스플레이 장치
1200: 디스플레이 구동 회로
100, 100a, 100b: 구동 제어부

Claims

패널의 m개의 수평 디스플레이 라인에 대응되는 m개의 메인 로우(row) 및 n개의 더미 로우를 포함하며, 수신된 제1 프레임 데이터를 상기 m개의 메인 로우 및 상기 n개의 더미 로우 중 m개의 로우에 저장하는 프레임 메모리(단, m은 1보다 큰 정수, n은 1보다 크거나 같고 m보다 작은 정수); 및
상기 프레임 메모리의 기입 및 스캔을 제어하고, 상기 m개의 메인 로우 및 상기 n개의 더미 로우 중 선택되는 기입 시작 로우로부터 상기 제1 프레임 데이터가 기입되도록 제어하는 메모리 제어부를 구비하는 디스플레이 구동 회로.
제1 항에 있어서, 상기 메모리 제어부는,
상기 프레임 메모리의 기입 속도, 스캔 속도 및 상기 제1 프레임 데이터가 외부로부터 수신되기 시작한 시점에 스캔되고 있는 메인 로우의 위치를 기반으로, 상기 기입 시작 로우를 선택하는 것을 특징으로 하는 디스플레이 구동 회로.
제1 항에 있어서, 상기 상기 메모리 제어부는,
N번째 프레임의 디스플레이 구간 중 상기 제1 프레임 데이터가 수신되면, 상기 프레임 메모리의 기입 속도 및 스캔 속도에 기초하여, 상기 제1 프레임 데이터가 수신되기 시작한 시점에 스캔되고 있는 메인 로우보다 소정 로우 이전에 위치하는 로우를 상기 기입 시작 로우로 선택하는 것을 특징으로 하는 디스플레이 구동 회로.
제3 항에 있어서, 상기 메모리 제어부는,
상기 스캔되고 있는 메인 로우가 m번째 메인 로우를 포함한 소정의 메인 로우들 중 하나이면 첫번째 더미 로우를 상기 기입 시작 로우로 선택하고, 첫번째 메인 로우를 N+1번째 프레임의 스캔 시작 로우로 선택하는 것을 특징으로 하는 디스플레이 구동 회로.
제1 항에 있어서, 상기 메모리 제어부는,
N번째 프레임의 디스플레이 구간 중 상기 제1 프레임 데이터가 수신되면, 첫번째 더미 로우를 상기 기입 시작 로우로 선택하는 것을 특징으로 하는 디스플레이 구동 회로.
제5 항에 있어서, 상기 메모리 제어부는,
상기 제1 프레임 데이터가 수신되기 시작한 시점에 스캔되고 있는 메인 로우가 m번째 메인 로우이면 첫번째 메인 로우를 N+1번째 프레임의 스캔 시작 로우로 선택하는 것을 특징으로 하는 디스플레이 구동 회로.
제1 항에 있어서, 상기 메모리 제어부는,
상기 기입 시작 로우를 선택하고, 상기 기입 시작 로우의 어드레스를 기초로 상기 제1 프레임 데이터를 순차적으로 저장하기 위한 기입 어드레스를 발생하는 기입 어드레스 제어부; 및
스캔 시작 로우를 선택하고, 상기 스캔 시작 로우의 어드레스를 기초로 상기 제2 프레임 데이터를 순차적으로 스캔하기 위한 스캔 어드레스를 발생하는 스캔 어드레스 제어부를 구비하는 디스플레이 구동 회로.
제1 항에 있어서,
상기 프레임 메모리로부터 스캔된 상기 제2 프레임 데이터 및 제어 신호를 소스 드라이버로 전송하며, 상기 프레임 메모리의 기입 속도, 스캔 속도를 매 프레임마다 검출하여 상기 기입 속도, 상기 스캔 속도 및 현재 스캔되고 있는 메인 로우의 위치를 상기 메모리 제어부에 제공하는 타이밍 컨트롤러를 더 구비하는 디스플레이 구동 회로.
제8 항에 있어서,
기준 클럭을 생성하는 클럭 생성부를 더 구비하고,
상기 타이밍 컨트롤러는, 상기 기준 클럭을 이용하여 디스플레이를 위한 수평 동기 신호 및 수직 동기 신호를 생성하는 것을 특징으로 하는 디스플레이 구동 회로.
제8 항에 있어서, 상기 타이밍 컨트롤러는,
상기 프레임 메모리의 기입 속도를 기초로 상기 스캔 속도를 조절하는 것을 특징으로 하는 디스플레이 구동 회로.