KR20140051009A - 발광다이오드 패키지 - Google Patents

발광다이오드 패키지 Download PDF

Info

Publication number
KR20140051009A
KR20140051009A KR1020120117543A KR20120117543A KR20140051009A KR 20140051009 A KR20140051009 A KR 20140051009A KR 1020120117543 A KR1020120117543 A KR 1020120117543A KR 20120117543 A KR20120117543 A KR 20120117543A KR 20140051009 A KR20140051009 A KR 20140051009A
Authority
KR
South Korea
Prior art keywords
wiring
conductive plate
insulating film
region
disposed
Prior art date
Application number
KR1020120117543A
Other languages
English (en)
Inventor
박준용
이승욱
박인규
서대웅
정희철
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020120117543A priority Critical patent/KR20140051009A/ko
Publication of KR20140051009A publication Critical patent/KR20140051009A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

발광다이오드 패키지 및 그를 위한 인쇄회로기판을 제공한다. 상기 발광다이오드 패키지는 제1 영역 및 제2 영역을 구비하는 도전성 플레이트를 갖는다. 상기 제1 영역 상에 상기 도전성 플레이트의 일부분을 노출시키는 캐버티를 구비하는 절연막이 배치된다. 상기 캐버티 내에 상기 도전성 플레이트와 전기적으로 연결되는 제1 전극을 갖는 정전기 보호 소자가 배치된다. 상기 절연막 상에 상기 보호 소자의 제2 전극과 전기적으로 연결되는 배선이 배치된다. 상기 배선에 전기적으로 연결된 제1 전극과 상기 도전성 플레이트에 전기적으로 연결된 제2 전극을 구비하는 발광다이오드가 배치된다.

Description

발광다이오드 패키지 {Light Emitting Diode Package}
본 발명은 반도체 패키지에 관한 것으로, 더욱 자세하게는 발광다이오드 패키지에 관한 것이다.
발광다이오드는 n형 반도체층, p형 반도체층, 및 상기 n형 및 p형 반도체층들 사이에 위치하는 활성층을 구비하는 소자이다. 상기 n형 및 p형 반도체층들에 각각 접속하는 n형 및 p형 전극들에 순방향 전계를 인가하면, 상기 활성층 내로 전자와 정공이 주입되고, 상기 활성층 내로 주입된 전자와 정공이 재결합하면서 광을 방출한다.
이러한 발광다이오드에 정전기 또는 고전압 서지(serge)가 인가되는 경우, 소자 파괴가 발행하는 문제점이 있다. 이를 해결하기 위해, 대한민국 공개특허 제2012-0032908호는 발광다이오드에 도전성 와이어를 사용하여 병렬로 제너 다이오드를 연결하는 것을 개시하고 있다. 그러나, 상기 제너 다이오드는 상기 발광다이오드로부터 방출되는 빛을 흡수하여 광효율 저하가 발생할 수 있다.
본 발명이 해결하고자 하는 과제는 정전기에 의한 소자 손상이 최소화되면서도 광출력 효율이 높은 발광다이오드 패키지 및 그를 위한 인쇄회로기판을 제공함에 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드 패키지의 일 실시예를 제공한다. 상기 발광다이오드 패키지는 제1 영역 및 제2 영역을 구비하는 도전성 플레이트를 갖는다. 상기 제1 영역 상에 상기 도전성 플레이트의 일부분을 노출시키는 캐버티를 구비하는 절연막이 배치된다. 상기 캐버티 내에 상기 도전성 플레이트와 전기적으로 연결되는 제1 전극을 갖는 정전기 보호 소자가 배치된다. 상기 절연막 상에 상기 보호 소자의 제2 전극과 전기적으로 연결되는 배선이 배치된다. 상기 배선에 전기적으로 연결된 제1 전극과 상기 도전성 플레이트에 전기적으로 연결된 제2 전극을 구비하는 발광다이오드가 배치된다.
상기 절연막은 상기 도전성 플레이트의 상부면 및 하부면 상에 각각 배치되는 상부 절연막과 하부 절연막을 구비할 수 있다. 상기 하부 절연막의 두께와 상기 상부 절연막의 두께는 서로 다를 수 있다. 상기 발광다이오드는 상기 도전성 플레이트의 상부면 상에 배치되고, 상기 정전기 보호 소자는 상기 하부 절연막 내에 구비된 하부 캐버티 내에 배치될 수 있다. 상기 하부 절연막의 두께는 상기 상부 절연막의 두께에 비해 클 수 있다. 상기 도전성 플레이트는 상기 제1 영역 내에 관통홀을 구비하고, 상기 절연막은 상기 관통홀의 측벽 상으로 연장되어 배치된 관통홀 절연막을 구비할 수 있다.
상기 배선은 상기 상부 절연막, 상기 하부 절연막, 및 상기 관통홀 절연막 상에 배치될 수 있다. 상기 배선은 제1 배선이고, 상기 제2 영역 상에 상기 도전성 플레이트와 상기 발광다이오드의 제2 전극에 전기적으로 접속하는 제2 배선이 제공될 수 있다.
상기 절연막은 상기 제2 영역 상으로 연장되고, 상기 제2 영역의 도전성 플레이트를 노출시키는 비아홀을 구비할 수 있다. 상기 제2 배선은 상기 비아홀을 통해 상기 도전성 플레이트에 전기적으로 접속할 수 있다. 상기 절연막은 상기 제2 영역의 상부 영역 상에 배치되고 상부 비아홀을 구비하는 상부 절연막과 상기 제2 영역의 하부 영역 상에 배치되고 하부 비아홀을 구비하는 하부 절연막을 포함할 수 있다. 상기 제2 배선은 상기 상부 비아홀을 통해 상기 도전성 플레이트에 전기적으로 접속하는 동시에 상기 발광다이오드의 제2 전극과 전기적으로 접속하는 상부 배선과 상기 하부 비아홀을 통해 상기 도전성 플레이트에 전기적으로 접속하는 하부 배선을 구비할 수 있다. 상기 하부 비아홀의 폭은 상기 상부 비아홀의 폭에 비해 클 수 있다.
상기 정전기 보호 소자가 배치된 캐버티의 적어도 일부를 채우는 절연체가 제공될 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드 패키지의 다른 실시예를 제공한다. 상기 발광다이오드 패키지는 제1 영역 및 제2 영역을 구비하는 도전성 플레이트를 갖는다. 상기 제1 영역 및 상기 제2 영역 상에 상기 제2 영역을 노출시키는 비아홀을 구비하는 절연막이 배치된다. 상기 제1 영역 상의 절연막 상에 제1 배선이 배치된다. 상기 제2 영역 상의 절연막 상에 상기 비아홀에 의해 상기 도전성 플레이트에 전기적으로 접속하는 제2 배선이 배치된다. 상기 제1 배선과 상기 제2 배선에 제1 전극과 제2 전극이 각각 전기적으로 접속한다.
상기 절연막은 상기 도전성 플레이트의 상부면 상에 배치되어 상기 제2 영역의 상부면을 노출시키는 상부 비아홀을 구비하는 상부 절연막과, 상기 도전성 플레이트의 하부면 상에 배치되어 상기 제2 영역의 하부면을 노출시키는 하부 비아홀을 구비하는 하부 절연막을 포함할 수 있다. 상기 하부 비아홀의 폭은 상기 상부 비아홀의 폭에 비해 클 수 있다.
상기 제2 배선은 상기 제2 영역의 상부 절연막 상에 배치되어 상기 상부 비아홀을 통해 상기 도전성 플레이트에 전기적으로 접속하는 동시에 상기 발광다이오드의 제2 전극에 전기적으로 접속하는 상부 배선과, 상기 제2 영역의 하부 절연막 상에 배치되어 상기 하부 비아홀을 통해 상기 도전성 플레이트에 전기적으로 접속하는 하부 배선을 포함할 수 있다.
상기 도전성 플레이트는 상기 제1 영역의 내에 관통홀을 구비하고, 상기 절연막은 상기 관통홀의 측벽 상으로 연장되어 배치된 관통홀 절연막을 포함하며, 상기 제1 배선은 상기 상부 절연막, 상기 하부 절연막, 및 상기 관통홀 절연막 상에 배치될 수 있다.
상기 절연막은 상기 제1 영역을 노출시키는 캐버티를 구비하고, 상기 캐버티 내에 상기 도전성 플레이트와 전기적으로 연결되는 제1 전극과 상기 제1 배선과 전기적으로 연결되는 제2 전극을 갖는 정전기 보호 소자가 배치될 수 있다.
상기 과제를 이루기 위하여 본 발명의 일 측면은 발광다이오드 패키지의 또 다른 실시예를 제공한다. 상기 발광다이오드 패키지는 도전성 플레이트를 구비한다. 상기 도전성 플레이트의 상부면 상에 상부 절연막이 배치된다. 상기 상부 절연막 내에 상기 상부면을 노출시키는 상부 비아홀이 형성된다. 상기 도전성 플레이트의 하부면 상에 하부 절연막이 배치된다. 상기 하부 절연막 내에 상기 하부면을 노출시키고 상기 상부 비아홀과는 다른 폭을 갖는 하부 비아홀이 형성된다. 상기 상부 절연막 상에 상기 상부 비아홀에 의해 상기 도전성 플레이트에 전기적으로 접속하는 발광다이오드가 배치된다. 상기 하부 비아홀의 폭은 상기 상부 비아홀의 폭에 비해 클 수 있다. 또한, 상기 하부 절연막의 두께는 상기 상부 절연막의 두께에 비해 클 수 있다.
본 발명에 따르면, 정전기 보호 소자를 배치하여 정전기에 의해 발광다이오드가 손상될 위험이 최소화될 수 있다. 이와 더불어서, 정전기 보호 소자를 패키지 기판의 절연막 내에 배치함으로써, 광추출 효율이 향상될 수 있다.
또한, 비아홀 상에 형성된 배선에 의해서도 열방출이 가능하므로 열방출 특성이 향상될 수 있다.
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광다이오드 패키지의 단위 셀의 상부면과 하부면을 각각 나타낸 평면도들이다.
도 2a, 도 3a, 도 4a, 및 도 5a는 도 1a 및 도 1b의 절단선 A-A′를 따라 공정 단계별로 취해진 단면도들이다.
도 2b, 도 3b, 도 4b, 및 도 5b는 도 1a 및 도 1b의 절단선 B-B′를 따라 공정 단계별로 취해진 단면도들이다.
도 2c, 도 3c, 도 4c, 및 도 5c는 도 1a 및 도 1b의 절단선 C-C′를 따라 공정 단계별로 취해진 단면도들이다.
도 6a 및 도 6b는 본 발명의 다른 실시예에 따른 인쇄회로기판의 단위 셀의 상부면과 하부면을 각각 나타낸 평면도들이다.
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 단위 셀의 상부면과 하부면을 각각 나타낸 평면도들이다.
이하, 본 발명을 보다 구체적으로 설명하기 위하여 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 보다 상세하게 설명한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다.
본 명세서에서 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 또한, 본 명세서에서 위쪽, 상(부), 상면 등의 방향적인 표현은 아래쪽, 하(부), 하면 등의 의미로도 이해될 수 있다. 즉, 공간적인 방향의 표현은 상대적인 방향으로 이해되어야 하며, 절대적인 방향을 의미하는 것처럼 한정적으로 이해되어서는 안 된다. 이와 더불어서, 본 명세서에서 "제1" 또는 "제2"는 구성요소들에 어떠한 한정을 가하려는 것은 아니며, 다만 구성요소들을 구별하기 위한 용어로서 이해되어야 할 것이다.
또한, 본 명세서에서 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하여 위하여 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
제1 실시예
도 1a 및 도 1b는 본 발명의 일 실시예에 따른 발광다이오드 패키지의 단위 셀의 상부면과 하부면을 각각 나타낸 평면도들이다. 도 2a, 도 3a, 도 4a, 및 도 5a는 도 1a 및 도 1b의 절단선 A-A′를 따라 공정 단계별로 취해진 단면도들이고, 도 2b, 도 3b, 도 4b, 및 도 5b는 도 1a 및 도 1b의 절단선 B-B′를 따라 공정 단계별로 취해진 단면도들이며, 도 2c, 도 3c, 도 4c, 및 도 5c는 도 1a 및 도 1b의 절단선 C-C′를 따라 공정 단계별로 취해진 단면도들이다.
도 1a, 도 1b, 도 2a, 도 2b, 및 도 2c를 참조하면, 제1 영역(R1) 및 제2 영역(R2)을 구비하는 도전성 플레이트(100)가 제공된다. 상기 제1 영역(R1)과 상기 제2 영역(R2)은 후술하는 배선들에 의해 정의되는 영역일 수 있다. 상기 도전성 플레이트(100)는 열전도성이 높은 금속물질로 이루어진 플레이트로서, 알루미늄 플레이트, 알루미늄 합금 플레이트, 구리 플레이트 또는 구리 합금 플레이트일 수 있다. 상기 도전성 플레이트(100)의 상부면의 외곽부와 하부면의 외곽부에 단차(100a)를 형성할 수 있다.
이 후, 상기 제1 영역(R1) 내에 상기 도전성 플레이트(100)를 관통하는 관통홀(TH)을 형성할 수 있다. 상기 관통홀(TH)은 레이저 드릴법(laser drill method) 또는 포토리소그라피법을 사용하여 형성할 수 있다.
도 1a, 도 1b, 도 3a, 도 3b, 및 도 3c를 참조하면, 상기 도전성 플레이트(100) 상에 절연막(120)을 적층할 수 있다. 상기 절연막(120)은 산화막, 질화막, 또는 폴리머층일 수 있다. 일 예로서, 상기 절연막(120)은 폴리이미드층일 수 있다. 상기 절연막(120) 내에 상기 제2 영역(R2)의 도전성 플레이트(100)을 노출시키는 비아홀을 형성할 수 있다. 이와 동시에, 상기 제1 영역(R1)의 도전성 플레이트(100)을 노출시키는 캐버티를 형성할 수 있다.
구체적으로, 상기 절연막(120)은 상기 도전성 플레이트(100)의 상부면 상에 적층된 상부 절연막(121), 상기 도전성 플레이트(100)의 하부면 상에 적층된 하부 절연막(122), 그리고 상기 관통홀(TH)의 측벽 상에 적층된 관통홀 절연막(123)을 구비할 수 있다. 상기 상부 절연막(121)은 상기 도전성 플레이트(100)의 상부면의 외곽부에 형성된 단차(100a)를 채울 수 있으며, 상기 하부 절연막(122)은 상기 도전성 플레이트(100)의 하부면의 외곽부에 형성된 단차(100a)를 채울 수 있다. 그 결과, 상기 도전성 플레이트(100)의 측면 노출부의 면적이 줄어들 수 있다.
상기 상부 절연막(121)과 상기 하부 절연막(122)은 서로 다른 공정단계에서 형성될 수 있다. 상기 관통홀 절연막(123)은 상기 상부 절연막(121) 및/또는 상기 하부 절연막(122)을 형성할 때, 절연물질이 상기 관통홀(TH)의 측벽을 따라 흘러들어가 형성될 수 있다. 상기 하부 절연막의 두께(122t)는 상기 상부 절연막의 두께(121t)에 비해 클 수 있다.
상기 상부 절연막(121) 내에 상기 도전성 플레이트(100)의 제2 영역(R2) 상부면을 노출시키는 상부 비아홀(121v)을 형성할 수 있다. 상기 상부 비아홀(121v)을 형성함과 동시에 상기 도전성 플레이트(100)의 제1 영역(R1) 상부면을 노출시키는 상부 캐버티(121_ZD)를 형성할 수 있다. 또한, 상기 하부 절연막(122) 내에 상기 도전성 플레이트(100)의 제2 영역(R2) 하부면을 노출시키는 하부 비아홀(122v)을 형성할 수 있다. 상기 하부 비아홀(122v)을 형성함과 동시에 상기 도전성 플레이트(100)의 제1 영역(R1) 하부면을 노출시키는 하부 캐버티(122_ZD)를 형성할 수 있다. 상기 하부 비아홀의 폭(122vw)은 상기 상부 비아홀의 폭(121vw)에 비해 클 수 있다. 이는 상기 하부 절연막의 두께 (122t)를 두껍게 형성함에 따라, 상기 하부 비아홀(122v)의 종횡비(aspect ratio)가 너무 크지 않도록 적절하게 조절하여 위한 것일 수 있다. 상기 상하부 비아홀들(121v, 122v)은 포토리소그라피법을 사용하여 형성할 수 있다.
도 1a, 도 1b, 도 4a, 도 4b, 및 도 4c를 참조하면, 상기 상하부 캐버티들(121_ZD, 122_ZD) 내에 상부 정전기 보호 소자(310)와 하부 정전기 보호 소자(320)를 각각 실장할 수 있다. 상기 정전기 보호 소자들(310, 320)는 제너 다이오드일 수 있다. 상기 각 정전기 보호 소자(310, 320)는 정전기 보호 칩(311, 321), 상기 정전기 보호 칩(311, 321)의 일측 단자에 접속하는 제1 전극(311b, 321b), 및 상기 정전기 보호 칩(311, 321)의 타측 단자에 접속하는 제2 전극(311a, 321a)를 구비할 수 있다. 상기 제1 전극(311b, 321b)은 상기 캐버티들(121_ZD, 122_ZD) 내에 노출된 상기 도전성 플레이트(100)에 도전성 접착제(171, 172)를 통해 전기적으로 접속할 수 있다. 상기 도전성 접착제(171, 172)는 은 페이스트 또는 솔더일 수 있다.
상기 상부 정전기 보호 소자(310)와 상기 하부 정전기 보호 소자(320) 중 하나만 형성할 수도 있다. 이 경우, 상기 상부 캐버티(121_ZD)와 상기 하부 캐버티(122_ZD) 중 해당 캐버티만 형성할 수 있다. 구체적으로, 상기 하부 캐버티(122_ZD)와 상기 하부 정전기 보호 소자(320) 만을 형성할 수 있다. 이를 위해 상기 하부 절연막의 두께(122t)를 상기 상부 절연막의 두께(121t)에 비해 크도록 형성할 수 있고, 나아가 상기 하부 절연막의 두께(122t)를 상기 하부 정전기 보호 소자(320)의 두께와 같거나 크게 형성할 수 있다. 이 경우, 상기 하부 절연막(122) 외부로 상기 하부 정전기 보호 소자(320)가 튀어나오지 않거나 튀어나오는 부분을 줄일 수 있어, 본 실시예에 따른 발광다이오드 패키지를 다른 인쇄회로기판 상에 실장할 때에 발생할 수 있는 물리적 충격으로부터 상기 하부 정전기 보호 소자(320)를 보호할 수 있다.
상기 정전기 보호 소자(310, 320)가 형성된 캐버티(121_ZD, 122_ZD) 내에 상기 캐버티(121_ZD, 122_ZD)의 적어도 일부를 채우는 절연체(400)를 형성할 수 있다. 상기 절연체(400)는 폴리이미드 등의 폴리머일 수 있으며, 도팅법 등을 사용하여 형성할 수 있다.
도 1a, 도 1b, 도 5a, 도 5b, 및 도 5c를 참조하면, 상기 절연막(120) 상에 제1 배선(W1)과 제2 배선(W2)을 형성하되, 상기 제1 배선(W1)은 상기 제1 영역(R1) 상에 형성하고 상기 제2 배선(W2)은 상기 제2 영역(R2) 상에 형성할 수 있다. 상기 제1 배선(W1)과 제2 배선(W2)은 도금법 또는 증착법을 사용하여 형성할 수 있다.
상기 제1 배선(W1)은 상기 제1 영역(R1)의 상기 상부 절연막(121), 상기 하부 절연막(122), 및 상기 관통홀 절연막(123) 상에 형성될 수 있다. 구체적으로, 상기 제1 배선(W1)은 상기 상부 절연막(121) 상에 형성된 제1 상부 배선(141a), 상기 하부 절연막(122) 상에 형성된 제1 하부 배선(142a), 및 상기 관통홀 절연막(123) 상에 형성된 관통홀 배선(143)을 구비할 수 있다. 여기서, 상기 제1 상부 배선(141a)과 상기 제1 하부 배선(142a)은 상기 관통홀 배선(143)에 의해 전기적으로 연결된다. 상기 제1 배선(W1) 구체적으로, 상기 제1 상부 배선(141a)과 상기 제1 하부 배선(142a)은 상기 상부 정전기 보호 소자의 제2 전극(311a)과 상기 하부 정전기 보호 소자의 제2 전극(321a)에 각각 전기적으로 접속한다. 정리하면, 상기 각 정전기 보호 소자(310, 320)의 일측 단자는 상기 도전성 플레이트(100)에, 타측 단자는 상기 제1 배선(W1)에 각각 전기적으로 연결될 수 있다.
한편, 상기 제2 배선(W2)은 상기 절연막(120) 내에 형성된 비아홀(121v, 122v)에 의해 상기 도전성 플레이트(100)에 전기적으로 연결될 수 있다. 구체적으로, 상기 제2 배선(W2)은 상기 상부 절연막(121) 상에 배치되어 상기 상부 비아홀(121v)에 의해 상기 도전성 플레이트(100)에 전기적으로 연결되는 제2 상부 배선(141b)과 상기 하부 절연막(122) 상에 배치되어 상기 하부 비아홀(122v)에 의해 상기 도전성 플레이트(100)에 전기적으로 연결되는 제2 하부 배선(142b)을 구비할 수 있다. 여기서, 상기 제2 상부 배선(141b)과 상기 제2 하부 배선(142b)은 상기 도전성 플레이트(100)와 전기적으로 연결된다. 앞서 설명한 바와 같이, 상기 하부 비아홀의 폭(122vw)을 넓게 형성하여 상기 하부 비아홀(122v)의 종횡비를 조절한 경우, 상기 제2 하부 배선(142b)은 보이드를 형성하지 않으면서 상기 하부 비아홀(122v) 내에 노출된 도전성 플레이트(100)의 하부면 상에 양호하게 접속할 수 있다.
상기 각 배선(W1, W2)은 구리층 또는 구리합금층이거나, 구리층(또는 구리합금층)과 알루미늄층(또는 알루미늄 합금층)의 이중층일 수 있다. 상기 알루미늄 합금은 AlNi일 수 있다. 상기 구리층과 상기 알루미늄층 사이에 금층이 형성될 수도 있다. 적어도 상기 상부 배선들(141a, 141b)이 최상부층이 알루미늄층인 경우에는 후술하는 발광다이오드로부터 방출되는 UV 대역의 광을 용이하게 반사할 수 있어, 광방출 효율이 향상될 수 있다.
상기 제1 상부 배선(141a)이 차지하는 면적은 상기 제2 상부 배선(141b)이 차지하는 면적에 비해 적을 수 있다. 상기 제1 상부 배선(141a)은 상기 제2 상부 배선(141b) 방향으로 연장된 제1 연장 배선(141ae)을 구비할 수 있다. 도시된 바와 같이, 상기 제1 연장 배선(141ae)은 분기된 한 쌍으로 구비될 수 있다. 상기 제2 상부 배선(141b) 또한 상기 제1 상부 배선(141a) 방향으로 연장되고, 상기 제1 연장 배선(141ae)의 일 측에 배치된 제2 연장 배선(141be)을 구비할 수 있다. 구체적으로, 상기 제2 연장 배선(141be)은 상기 한 쌍의 제1 연장 배선들(141ae) 사이에 배치될 수 있다. 또한, 상기 제1 하부 배선(142a)이 차지하는 면적은 상기 제1 하부 배선(142b)이 차지하는 면적에 비해 적을 수 있다.
상기 도전성 플레이트(100), 상기 절연막(120), 상기 정전기 보호 소자(310, 320), 및 상기 배선들(W1, W2)은 패키지 기판을 형성할 수 있다.
이 후, 상기 배선들(W1, W2) 상에 발광다이오드(200)를 실장할 수 있다. 상기 발광다이오드(200)는 발광다이오드 칩(211), 및 상기 발광다이오드 칩(211)의 일측 단자에 전기적으로 접속하는 제1 전극(211a)와 타측 단자에 전기적으로 접속하는 제2 전극(211b)를 구비할 수 있다. 상기 일측 단자는 N 단자일 수 있고, 상기 타측 단자는 P 단자일 수 있다. 이러한 발광다이오드(200)는 플립칩형 발광다이오드일 수 있다. 상기 제1 전극(211a)는 한 쌍으로 구비될 수 있고, 이 경우 상기 제2 전극(211b)는 상기 한 쌍의 제1 전극들(211a) 사이에 배치될 수 있다. 한편, 상기 발광다이오드 칩(211)은 그의 표면 내에 요철들을 구비할 수 있다. 이러한 요철들로 인해, 상기 발광다이오드 칩(211)으로부터 광방출효율이 향상될 수 있다. 상기 발광다이오드(200)은 UV 대역의 파장을 방출하는, 구체적으로 deep UV 대역의 파장을 방출하는 소자일 수 있으나, 이에 한정되는 것은 아니다.
상기 제1 전극(211a)는 상기 제1 배선(W1)에 전기적으로 접속하며, 상기 제2 전극(211b)는 상기 제2 배선(W2)에 전기적으로 접속할 수 있다. 구체적으로, 상기 제1 전극들(211a)는 상기 제1 연장 배선들(141ae) 상에 각각 접속하며, 상기 제2 전극(211b)는 상기 제2 연장 배선(141be) 상에 접속할 수 있다.
상기 발광다이오드 칩(211)와 상기 배선들(W1, W2) 사이에 언더필층(450)을 형성할 수 있다. 상기 언더필층(450)은 에폭시 수지(epoxy resin), 폴리이미드 수지(polyimide resin), 폴리우레탄 수지(polyurethane resin) 또는 실리콘 수지(silicone resin)일 수 있다. 또한, 상기 발광다이오드 칩(211) 상에 몰딩층(500)이 배치될 수 있다. 상기 몰딩층(500)은 광투과성 수지층일 수 있으며, 예를 들어 에폭시 수지(epoxy resin) 또는 실리콘 수지(silicone resin)일 수 있다. 이와는 달리, 상기 몰딩층(500)은 유리층일 수 있다. 상기 유리층은 핫 프레스법을 사용하여 형성할 수 있다. 상기 몰딩층(500)은 형광체(phosphore; 미도시)를 더 포함하여 백색 소자를 구현할 수 있다.
상기 발광다이오드 칩(211)의 일측 단자 예를 들어, N 단자는 상기 제1 전극(211a), 상기 제1 배선(W1) 구체적으로 상기 제1 연장 배선(141ae), 상기 제1 상부 배선(141a)을 통해 상기 상부 정전기 보호 소자(310)의 제2 전극(310a)과 전기적으로 연결된다. 또한, 상기 발광다이오드 칩(211)의 타측 단자 예를 들어, P 단자는 상기 제2 전극(211b), 상기 제2 배선(W2) 구체적으로 상기 제2 연장 배선(141be), 상기 제2 상부 배선(141b), 및 상기 도전성 플레이트(100)를 통해 상기 상부 정전기 보호 소자(310)의 제1 전극(311b)과 전기적으로 연결된다. 이에 따라, 상기 발광다이오드 칩(211)과 상기 상부 정전기 보호 소자(310)는 병렬 연결될 수 있다.
또한, 상기 발광다이오드 칩(211)의 일측 단자 예를 들어, N 단자는 상기 제1 전극(211a), 상기 제1 배선(W1) 구체적으로 상기 제1 연장 배선(141ae), 상기 제1 상부 배선(141a), 상기 관통홀 배선(143), 및 상기 제1 하부 배선(142a)을 통해 상기 하부 정전기 보호 소자(320)의 제2 전극(321a)과 전기적으로 연결될 수 있다. 또한, 상기 발광다이오드 칩(211)의 타측 단자 예를 들어, P 단자는 상기 제2 전극(211b), 상기 제2 배선(W2) 구체적으로 상기 제2 연장 배선(141be)과 상기 제2 상부 배선(141b), 및 상기 도전성 플레이트(100)를 통해 상기 하부 정전기 보호 소자(320)의 제1 전극(321b)과 전기적으로 연결될 수 있다. 이에 따라, 상기 발광다이오드 칩(211)과 상기 하부 정전기 보호 소자(320)는 병렬 연결될 수 있다.
이러한 발광다이오드 패키지에 정전기 또는 고전압 서지(serge)가 인가되는 경우, 이러한 고압 전류는 상기 정전기 보호 소자(310, 320)를 통해 흐르면서 우회(by-pass)될 수 있다. 이에 따라, 상기 발광다이오드(200)를 정전기 또는 고전압 서지(serge)로부터 보호할 수 있다.
상기 하부 정전기 보호 소자(320)는 상기 발광다이오드(200)과 다른면 구체적으로, 상기 도전성 플레이트(100)의 하부면 상에 배치됨으로써, 상기 발광다이오드(200)로부터 방출되는 광을 흡수하지 않을 수 있다. 또한, 상기 상부 정전기 보호 소자(310)은 상기 발광다이오드(200)와 같은면 구체적으로, 상기 도전성 플레이트(100)의 상부면 상에 배치되기는 하지만, 상기 상부 절연막(121) 내에 형성된 상부 캐버티(121_ZD) 내에 형성되므로 상기 상부 절연막(121) 상의 배선들(W1, W2) 상에 배치되는 발광다이오드(200)에 비해 낮게 실장될 수 있다. 따라서, 발광다이오드(200)로부터 방출되는 광을 흡수할 확률이 크게 줄어들 수 있다. 따라서, 본 발광다이오드 패키지는 광방출 특성이 개선될 수 있다.
또한, 상기 정전기 보호 소자들(310, 320)의 제2 전극들(311a, 321a)은 와이어 본딩을 사용하지 않고 상기 제1 배선(W1) 구체적으로 상기 제1 상부 배선(141a)과 상기 제1 하부 배선(142a)에 직접적으로 연결될 수 있다. 상기 배선(W1)과 상기 정전기 보호 소자들의 전극들(310a, 320a) 사이의 직접적 연결은 패키지에 가해지는 충격에 의해 단선될 염려가 낮아, 신뢰성 향상에 기여할 수 있다.
또한, 상기 도전성 플레이트(100)를 채용함으로써, 열방출 특성이 크게 개선될 수 있다. 특히, 상기 도전성 플레이트(100)와 상기 제2 상부 배선(141b)은 상기 상부 비아홀(121v)에 의해 전기적으로 연결되고 또한 상기 도전성 플레이트(100)와 상기 제2 하부 배선(142b)은 상기 하부 비아홀(122v)에 의해 전기적으로 연결되며, 상기 제2 상부 배선(141b)은 상기 발광다이오드 칩(211)의 P 단자와 전기적으로 연결될 수 있다. 이 경우, 상기 발광다이오드 칩(211)의 P형 반도체층에서 발생될 수 있는 열방출이 매우 효율적으로 이루어질 수 있다. 이는 상기 제2 상부 배선(141b)과 상기 제2 하부 배선(142b)이 차지하는 면적은 상기 제1 상부 배선(141a)과 상기 제1 하부 배선(142a)이 차지하는 면적에 비해 큰 경우에 더 효율적으로 수행될 수 있다. 또한, 상기 상부 비아홀(121v) 및 상기 하부 비아홀(122v)을 다수개 형성함으로써, 상기 도전성 플레이트(100)와 상기 제2 상부 배선(141b) 사이의 전기적 연결 그리고 상기 도전성 플레이트(100)와 상기 제2 하부 배선(142b) 사이의 전기적 연결을 향상시키는 동시에 열방출 특성 또한 향상시킬 수 있다.
제2 실시예
도 6a 및 도 6b는 본 발명의 다른 실시예에 따른 인쇄회로기판의 단위 셀의 상부면과 하부면을 각각 나타낸 평면도들이다. 본 실시예에 따른 인쇄회로기판은 후술하는 것을 제외하고는 제1 실시예에서 설명된 인쇄회로기판과 유사하다.
도 6a 및 도 6b를 참조하면, 제1 연장 배선(141ae)은 제2 연장 배선(141be)의 반대 방향으로 돌출된 날개부(141aw) 를 포함한다. 상기 날개부(141aw)는 복수개 포함될 수 있다. 이러한 날개부(141aw)상에도 발광다이오드의 전극이 접촉될 수 있으므로, 상기 날개부(141aw)는 패키지 기판 상에 실장가능한 발광다이오드의 크기 제한을 줄여 줄 수 있다.
제3 실시예
도 7a 및 도 7b는 본 발명의 또 다른 실시예에 따른 인쇄회로기판의 단위 셀의 상부면과 하부면을 각각 나타낸 평면도들이다. 본 실시예에 따른 인쇄회로기판은 후술하는 것을 제외하고는 제1 실시예에서 설명된 인쇄회로기판과 유사하다.
도 7a 및 도 7b를 참조하면, 제1 상부 배선(141a)은 단위 셀의 외곽부를 따라 폐다각형(closed polygon) 일 예로서, 폐사각형(closed tetragon)의 형태로 형성될 수 있다. 상기 제1 상부 배선(141a)의 양측 변들을 연결하는 연결 배선(141ae1)이 배치될 수 있다. 상기 제1 상부 배선(141a)과 상기 연결 배선(141ae1)으로 이루어진 한 쌍의 폐사각형들 내에 한 쌍의 제2 상부 배선들(141b)이 각각 배치될 수 있다.
상기 연결 배선(141ae1)으로부터 상기 제2 상부 배선들(141b) 방향으로 복수 개의 제1 연장 배선들(141ae2)이 서로 대칭으로 형성될 수 있다. 일 예로서, 상기 제1 연장 배선들(141ae2)은 상기 연결 배선(141ae1)의 일측으로 두 쌍들이 연장될 수 있고, 타측으로 두 쌍들이 연장될 수 있다.
한편, 각 제2 상부 배선(141b)으로부터 연장되어 상기 제1 연장 배선(141ae2)의 일 측에 제2 연장 배선(141be)이 배치될 수 있다. 구체적으로, 상기 제2 연장 배선(141be)은 상기 한 쌍의 제1 연장 배선들(141ae2) 사이에 배치될 수 있다. 상기 제1 연장 배선(141ae2)은 제2 연장 배선(141be)의 반대 방향으로 돌출된 날개부(141aw)를 포함한다. 상기 날개부(141aw)는 복수개 포함될 수 있다. 이러한 날개부는 실장가능한 발광다이오드의 크기 제한을 줄여줄 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
100: 도전성 플레이트 TH: 관통홀
120: 절연막 121: 상부 절연막
122: 하부 절연막 123: 관통홀 절연막
121v: 상부 비아홀 122v: 하부 비아홀
121_ZD: 상부 캐퍼티 122_ZD: 하부 캐버티
310: 상부 정전기 보호 소자 320: 하부 정전기 보호 소자
311, 321: 정전기 보호 칩 311b, 321b: 제1 전극
311a, 321a: 제2 전극 171, 172: 도전성 접착제
400: 절연체 W1: 제1 배선
W2: 제2 배선 141a: 제1 상부 배선
142a: 제1 하부 배선 143: 관통홀 배선
141b: 제2 상부 배선 142b: 제2 하부 배선
141ae, 141ae2: 제1 연장 배선 141be: 제2 연장 배선
141ae1: 연결 배선 200: 발광다이오드
211: 발광다이오드 칩 211a: 제1 전극
211b: 제2 전극

Claims (21)

  1. 제1 영역 및 제2 영역을 구비하는 도전성 플레이트;
    상기 제1 영역 상에 배치되고 상기 도전성 플레이트의 일부분을 노출시키는 캐버티를 구비하는 절연막;
    상기 캐버티 내에 배치되어 상기 도전성 플레이트와 전기적으로 연결되는 제1 전극을 갖는 정전기 보호 소자;
    상기 절연막 상에 배치되고 상기 보호 소자의 제2 전극과 전기적으로 연결되는 배선; 및
    상기 배선에 전기적으로 연결된 제1 전극과 상기 도전성 플레이트에 전기적으로 연결된 제2 전극을 구비하는 발광다이오드를 포함하는 발광다이오드 패키지.
  2. 제1항에 있어서,
    상기 절연막은 상기 도전성 플레이트의 상부면 및 하부면 상에 각각 배치되는 상부 절연막과 하부 절연막을 구비하는 발광다이오드 패키지.
  3. 제2항에 있어서,
    상기 하부 절연막의 두께와 상기 상부 절연막의 두께는 서로 다른 발광다이오드 패키지.
  4. 제2항에 있어서,
    상기 발광다이오드는 상기 도전성 플레이트의 상부면 상에 배치되고,
    상기 정전기 보호 소자는 상기 하부 절연막 내에 구비된 하부 캐버티 내에 배치된 발광다이오드 패키지.
  5. 제4항에 있어서,
    상기 하부 절연막의 두께는 상기 상부 절연막의 두께에 비해 큰 발광다이오드 패키지.
  6. 제2항에 있어서,
    상기 도전성 플레이트는 상기 제1 영역 내에 관통홀을 구비하고,
    상기 절연막은 상기 관통홀의 측벽 상으로 연장되어 배치된 관통홀 절연막을 더 구비하는 발광다이오드 패키지.
  7. 제6항에 있어서,
    상기 배선은 상기 상부 절연막, 상기 하부 절연막, 및 상기 관통홀 절연막 상에 배치된 발광다이오드 패키지.
  8. 제1항에 있어서,
    상기 배선은 제1 배선이고,
    상기 제2 영역 상에 상기 도전성 플레이트와 상기 발광다이오드의 제2 전극에 전기적으로 접속하는 제2 배선을 더 포함하는 발광다이오드 패키지.
  9. 제8항에 있어서,
    상기 절연막은 상기 제2 영역 상으로 연장되고, 상기 제2 영역의 도전성 플레이트를 노출시키는 비아홀을 구비하고,
    상기 제2 배선은 상기 비아홀을 통해 상기 도전성 플레이트에 전기적으로 접속하는 발광다이오드 패키지.
  10. 제9항에 있어서,
    상기 절연막은 상기 제2 영역의 상부 영역 상에 배치되고 상부 비아홀을 구비하는 상부 절연막과 상기 제2 영역의 하부 영역 상에 배치되고 하부 비아홀을 구비하는 하부 절연막을 포함하며,
    상기 제2 배선은 상기 상부 비아홀을 통해 상기 도전성 플레이트에 전기적으로 접속하는 동시에 상기 발광다이오드의 제2 전극과 전기적으로 접속하는 상부 배선과 상기 하부 비아홀을 통해 상기 도전성 플레이트에 전기적으로 접속하는 하부 배선을 구비하는 발광다이오드 패키지.
  11. 제10항에 있어서,
    상기 하부 비아홀의 폭은 상기 상부 비아홀의 폭에 비해 큰 발광다이오드 패키지.
  12. 제1항에 있어서,
    상기 정전기 보호 소자가 배치된 캐버티의 적어도 일부를 채우는 절연체를 더 포함하는 발광다이오드.
  13. 제1 영역 및 제2 영역을 구비하는 도전성 플레이트;
    상기 제1 영역 및 상기 제2 영역 상에 배치되고, 상기 제2 영역을 노출시키는 비아홀을 구비하는 절연막;
    상기 제1 영역 상의 절연막 상에 배치된 제1 배선;
    상기 제2 영역 상의 절연막 상에 배치되고, 상기 비아홀에 의해 상기 도전성 플레이트에 전기적으로 접속하는 제2 배선; 및
    상기 제1 배선과 상기 제2 배선에 각각 전기적으로 접속하는 제1 전극과 제2 전극을 구비하는 발광다이오드를 포함하는 발광다이오드 패키지.
  14. 제13항에 있어서,
    상기 절연막은 상기 도전성 플레이트의 상부면 상에 배치되어 상기 제2 영역의 상부면을 노출시키는 상부 비아홀을 구비하는 상부 절연막과, 상기 도전성 플레이트의 하부면 상에 배치되어 상기 제2 영역의 하부면을 노출시키는 하부 비아홀을 구비하는 하부 절연막을 포함하는 발광다이오드 패키지.
  15. 제14항에 있어서,
    상기 하부 비아홀의 폭은 상기 상부 비아홀의 폭에 비해 큰 발광다이오드 패키지.
  16. 제14항에 있어서,
    상기 제2 배선은 상기 제2 영역의 상부 절연막 상에 배치되어 상기 상부 비아홀을 통해 상기 도전성 플레이트에 전기적으로 접속하는 동시에 상기 발광다이오드의 제2 전극에 전기적으로 접속하는 상부 배선과,
    상기 제2 영역의 하부 절연막 상에 배치되어 상기 하부 비아홀을 통해 상기 도전성 플레이트에 전기적으로 접속하는 하부 배선을 포함하는 발광다이오드 패키지.
  17. 제13항에 있어서,
    상기 도전성 플레이트는 상기 제1 영역의 내에 관통홀을 구비하고,
    상기 절연막은 상기 도전성 플레이트의 상부면 상에 배치된 상부 절연막, 상기 도전성 플레이트의 하부면 상에 배치된 하부 절연막, 및 상기 관통홀의 측벽 상으로 연장되어 배치된 관통홀 절연막을 포함하며,
    상기 제1 배선은 상기 상부 절연막, 상기 하부 절연막, 및 상기 관통홀 절연막 상에 배치된 발광다이오드 패키지.
  18. 제13항에 있어서,
    상기 절연막은 상기 제1 영역을 노출시키는 캐버티를 구비하고,
    상기 캐버티 내에 배치되어 상기 도전성 플레이트와 전기적으로 연결되는 제1 전극과 상기 제1 배선과 전기적으로 연결되는 제2 전극을 갖는 정전기 보호 소자를 더 포함하는 발광다이오드 패키지.
  19. 도전성 플레이트;
    상기 도전성 플레이트의 상부면 상에 배치되어 상기 상부면을 노출시키는 상부 비아홀을 구비하는 상부 절연막;
    상기 도전성 플레이트의 하부면 상에 배치되어 상기 하부면을 노출시키고 상기 상부 비아홀과는 다른 폭을 갖는 하부 비아홀을 구비하는 하부 절연막;
    상기 상부 절연막 상에 배치되고, 상기 상부 비아홀들에 의해 상기 도전성 플레이트에 전기적으로 접속하는 배선; 및
    상기 배선에 전기적으로 접속하는 발광다이오드를 포함하는 발광다이오드 패키지.
  20. 제19항에 있어서,
    상기 하부 비아홀의 폭은 상기 상부 비아홀의 폭에 비해 큰 발광다이오드 패키지.
  21. 제20항에 있어서,
    상기 하부 절연막의 두께는 상기 상부 절연막의 두께에 비해 큰 발광다이오드 패키지.
KR1020120117543A 2012-10-22 2012-10-22 발광다이오드 패키지 KR20140051009A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120117543A KR20140051009A (ko) 2012-10-22 2012-10-22 발광다이오드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120117543A KR20140051009A (ko) 2012-10-22 2012-10-22 발광다이오드 패키지

Publications (1)

Publication Number Publication Date
KR20140051009A true KR20140051009A (ko) 2014-04-30

Family

ID=50655910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120117543A KR20140051009A (ko) 2012-10-22 2012-10-22 발광다이오드 패키지

Country Status (1)

Country Link
KR (1) KR20140051009A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149515A1 (ko) * 2019-01-15 2020-07-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020149515A1 (ko) * 2019-01-15 2020-07-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN113330587A (zh) * 2019-01-15 2021-08-31 三星显示有限公司 显示装置及其制造方法

Similar Documents

Publication Publication Date Title
JP6892261B2 (ja) Ｌｅｄパッケージ
KR100981214B1 (ko) 발광다이오드 패키지
TW201637244A (zh) 發光二極體封裝結構及其製作方法
US8344406B2 (en) Light emitting diode package and manufacturing method thereof
TW201407695A (zh) 封裝載板及其製作方法
US20150060911A1 (en) Optoelectronic semiconductor device and fabricating method thereof
JP2011228671A (ja) 発光ダイオードチップ収納用パッケージ及びその基体の製造方法
US20100237379A1 (en) Light emitting device
KR101645009B1 (ko) 방열기판을 갖는 ｌｅｄ 패키지
WO2007147366A1 (en) Ic packages with internal heat dissipation structures
KR101192816B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
KR100674857B1 (ko) 정전기 방전(ｅｓｄ)을 강화한 엘이디 패키지 및 그제조방법
US20190165232A1 (en) Light emitting device
KR20140051009A (ko) 발광다이오드 패키지
CN214956944U (zh) 发光封装模组
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
KR101020993B1 (ko) 발광소자 패키지 및 그 제조방법
TW201448286A (zh) 發光二極體封裝結構及其製造方法
KR102111142B1 (ko) 발광 장치 및 그 제조 방법
KR101443121B1 (ko) 발광소자 패키지 및 그 제조방법
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR20110080548A (ko) 발광 장치
CN212412079U (zh) 可侧发光的发光二极管封装结构
KR100784351B1 (ko) 금속 코어를 포함하는 발광 소자
TWI470834B (zh) 半導體發光結構及其製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid