KR20140048564A - 코어기판, 그의 제조방법 및 메탈 비아용 구조체 - Google Patents

코어기판, 그의 제조방법 및 메탈 비아용 구조체 Download PDF

Info

Publication number
KR20140048564A
KR20140048564A KR1020120114669A KR20120114669A KR20140048564A KR 20140048564 A KR20140048564 A KR 20140048564A KR 1020120114669 A KR1020120114669 A KR 1020120114669A KR 20120114669 A KR20120114669 A KR 20120114669A KR 20140048564 A KR20140048564 A KR 20140048564A
Authority
KR
South Korea
Prior art keywords
metal
core substrate
insulating layer
trapezoidal shape
forming
Prior art date
Application number
KR1020120114669A
Other languages
English (en)
Inventor
최재훈
홍종국
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020120114669A priority Critical patent/KR20140048564A/ko
Priority to US14/022,813 priority patent/US9338887B2/en
Priority to JP2013203231A priority patent/JP2014082488A/ja
Publication of KR20140048564A publication Critical patent/KR20140048564A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0014—Shaping of the substrate, e.g. by moulding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

본 발명은 코어기판, 그의 제조방법 및 메탈 비아용 구조체에 관한 것이다. 본 발명의 하나의 실시예에 따라, 절연층; 절연층을 관통하고, 절연층의 상하부 표면에서 중간으로 갈수록 폭이 증가하도록 형성된 다수의 메탈 비아; 및 절연층의 상하부 표면에 형성되고, 다수의 메탈 비아와 연결되는 도전층;을 포함하는, 코어 기판이 제안된다. 또한, 그 제조방법 및 메탈 비아용 구조체가 제안된다.

Description

코어기판, 그의 제조방법 및 메탈 비아용 구조체{STRUCTURE OF HEAT DISSIPATION SUBSTRATE HAVING THERMAL CHANNEL AND MANUFACTURING METHOD THEREOF}
본 발명은 코어기판, 그의 제조방법 및 메탈 비아용 구조체에 관한 것이다. 구체적으로는 코어기판 제작 시 메탈층에 클리어런스 영역과 쓰루홀 및 매립 비아홀 2종류 홀을 가공할 필요가 없는, 신규한 구조의 메탈 비아를 갖는 코어기판, 그의 제조방법 및 메탈 비아용 구조체에 관한 것이다.
전자부품의 소형화, 고밀도화, 박형화에 따라 반도체 패키지 기판 또한 박형화, 고기능화에 대한 연구가 활발히 진행되고 있다. 최근 칩의 고성능화에 따른 동작속도의 증가로 인하여 발열의 문제가 심각해지고 있다. 이러한 요구에 대응하기 위한 가장 보편적인 방법은 기판의 코어에 열전도도가 우수한 동(Cu) 혹은 알루미늄(Al), 인바(Invar) 등과 같은 메탈을 삽입하여 메탈코어 기판을 제작하는 기술이다. 이와 같은 메탈의 경우 열팽창 특성과 열전도도 특성이 매우 우수하기 때문에 기판의 열팽창 거동을 억제함과 동시에 방열기능의 역할을 수행할 수 있다.
도 3a 내지 3i는 종래의 코어기판 제조방법의 각 단계를 개략적으로 나타내고 있고, 도 4a는 종래의 제조방법에 따라 제조된 코어기판의 쓰루홀을 나타내고, 도 4b는 종래의 제조방법에 따라 제조된 코어기판의 매립 비아를 개략적으로 나타내고 있다.
종래에, 열전도도의 성능을 높이기 위해, 코어기판의 중간층으로 삽입된 메탈층(10) 또는 그라운드층에 연결된 방열홀(Thermal Via hole)(53)을 형성할 필요가 있는데, 이럴 경우, 그라운드층에 연결되는 방열홀(Thermal Via hole)(53)과 기판의 상하부를 연결하는 전기적 신호를 가지는 쓰루홀(Throug hole)(51)을 형성하는 가공을 따로 진행하게 된다. 또한, 홀(Hole) 형상이 다르기 때문에 도금시 심 보이드(SEAM void)(51a)나 딤플(Dimple)(53a) 문제가 야기되며, 코어층(10)의 두께가 두꺼울수록 더욱 크게 나타난다.
종래의 코어기판 제조과정을 살펴보면, 도 3a의 메탈층(10)을 동(Cu)으로 적용할 때, 도 3b에 도시된 바와 같이, 1차 적층을 통해 메탈층(10)과 절연제(30a)를 부착한다. 이때, 절연제(30a)의 외곽에 동박층(40)이 부착될 수 있고, 쓰루홀(50a) 가공을 위한 클리어런스(Clearance)를 형성하기 위해 메탈층(10) 상부에 포토 레지스트(20)를 부착할 수 있다. 메탈층(10')과 연결을 가지는 홀(53)과 연결을 가지지 않은 홀(51)을 형성해야 할 경우, 전기적 연결을 가지는 홀(51)의 경우 메탈층(10')과 연결되지 않기 때문에 클리어런스(Clearance)를 형성해줘야 한다. 이에, 도 3c에서 메탈층(10) 상부의 포토 레지스트(20)를 노광하여 레지스트패턴(20)을 형성하고, 도 3d에서 클리어런스(Clearance) 영역을 드릴 혹은 에칭을 이용해서 형성하여 준다. 클리어런스(Clearance) 영역 형성에 따라 메탈층 패턴(10')이 형성되고, 그 후 도 3e와 같이 블랙 옥사이드(Black Oxide) 또는 브라운 옥사이드(Brown Oxide) 처리를 한 후 절연층(30b)과 동박(40)을 사용한 후 프레스하여 메탈코어(10')를 가지고 있는 3층 기판 구조의 동박 적층판(CCL)을 제조한다.
또한, 도 3f와 같이, 층간 연결을 위해서 전기적 연결을 가지는 쓰루홀(through hole)(50a) 가공시 CNC 가공 또는 다이렉트(Direct) CO2 가공으로 홀(50a)을 형성하여 준다. 또한, 도 3h와 같이, 방열 특성으로 메탈코어층(10')과 연결되는 홀(50b)은 메탈코어층(10')으로 인해 CNC가공이나 다이렉트 CO2 가공이 어려우므로, BVH(Buried Via Hole) 타입으로 만들기 위해 일반 CO2 가공으로 작업한다. 도 3i에 도시된 바와 같이, 홀 가공 후 홀에 대한 충전(充塡)(Filling) 도금의 경우 홀 형상이 쓰루홀(51)과 매립 비아홀(BVH)(53) 두 종류로 되어 있기 때문에 도금 조건 설정이 쉽지 않으며, 패턴 도금으로 진행할 경우 스택 타입(stack type)으로 공정 진행이 어려운 점이 있다.
즉, 종래의 방식을 이용할 경우, 메탈코어층(10')과 연결되는 홀(53)과 연결되지 않은 홀(51)을 형성해야 할 경우, 메탈코어층(10')과 연결되는 홀(53)을 디자인하기 어렵거나, 또는 2종류의 가공 작업을 하게 되어 공정수도 증가하게 되고, 공정시간 또한 증가하게 된다.
또한, 도 4a 및 4b에 도시된 바와 같이, 쓰루홀(51)과 BVH(53)를 동시에 도금해야하므로, 심 보이드(SEAM void)(51a)나 딤플(Dimple)(53a)과 같은 도금 불량이 발생될 수 있다.
미국 등록특허공보 US 6,976,415 B2 (2005년 12월 20일 공개)
전술한 문제를 해결하고자, 코어기판 제작 시 메탈층에 클리어런스 영역과 쓰루홀 및 매립 비아홀 2종류 홀을 가공할 필요가 없는, 신규한 구조의 메탈 비아를 갖는 코어기판을 제조할 수 있는 기술을 제안하고자 한다.
전술한 문제를 해결하기 위하여, 본 발명의 제1 실시예에 따라, 절연층; 절연층을 관통하고, 절연층의 상하부 표면에서 중간으로 갈수록 폭이 증가하도록 형성된 다수의 메탈 비아; 및 절연층의 상하부 표면에 형성되고, 다수의 메탈 비아와 연결되는 도전층;을 포함하는, 코어 기판이 제안된다.
이때, 하나의 예에서, 메탈 비아는 상부의 단면상 사다리꼴 모양과 하부의 단면상 역사다리꼴 모양이 합쳐진 구조이고, 단면상 사다리꼴 모양과 단면상 역사다리꼴 모양이 대칭 또는 비대칭 구조일 수 있다.
또한, 하나의 예에 따르면, 메탈 비아 및 도전층은 구리 재질일 수 있다.
또 하나의 예에 따르면, 다수의 메탈 비아의 일부는 코어 기판의 상하부에 형성될 회로패턴들을 전기적으로 연결하는 쓰루홀로 사용되고, 나머지의 일부 또는 전부는 방열홀로 사용될 수 있다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 제2 실시예에 따라, 메탈층의 양면을 에칭하여, 상하부 표면에서 중간으로 갈수록 폭이 증가하는 다수의 비아 몸체 및 다수의 비아 몸체의 중간들을 연결하는 연결플레이트로 이루어진 메탈 비아용 구조체를 형성하는 단계; 메탈 비아용 구조체의 하부에 절연층을 적층하고 상부측에서 에칭하여 연결플레이트를 제거하고 다수의 메탈 비아를 형성하는 단계; 및 연결플레이트가 제거된 하부 절연층 적층체의 상부에 절연층을 적층하여 코어 기판을 형성하는 단계;를 포함하는, 코어기판 제조방법이 제안된다.
이때, 하나의 예에서, 메탈 비아용 구조체를 형성하는 단계는: 메탈층의 상하부에 레지스트 패턴을 형성하는 단계; 및 레지스트 패턴이 형성된 메탈층의 양면을 에칭하여, 다수의 비아 몸체 및 연결플레이트를 형성하는 단계;를 포함할 수 있다.
또한, 하나의 예에 따르면, 메탈 비아용 구조체를 형성하는 단계에서, 비아 몸체가 상부의 단면상 사다리꼴 모양과 하부의 단면상 역사다리꼴 모양이 합쳐진 형상이 되도록 메탈층의 양면을 에칭할 수 있다.
이때, 또 하나의 예에서, 단면상 사다리꼴 모양의 폭이 단면상 역사다리꼴 모양의 폭보다 크게 형성될 수 있다.
또는, 다른 하나의 예에서, 단면상 사다리꼴 모양과 단면상 역사다리꼴 모양이 대칭될 수 있다.
또한, 하나의 예에서, 다수의 메탈 비아를 형성하는 단계는: 메탈 비아용 구조체의 하부에 절연층을 적층하는 단계; 및 절연층이 하부에 적층된 메탈 비아용 구조체의 비아 몸체의 상면에 레지스트층을 형성하고 에칭하여 연결플레이트를 제거하고 다수의 메탈 비아를 형성하는 단계;를 포함할 수 있다.
또 하나의 예에 따르면, 코어 기판을 형성하는 단계는: 연결플레이트가 제거된 하부 절연층 적층체의 상부에 절연층을 적층하여 상하부 절연층 적층체를 형성하는 단계; 다수의 메탈 비아의 상하부면이 드러나도록 상하부 절연층 적층체의 상하부 표면을 연마하는 단계; 및 연마된 적층체의 상하부 표면에 도전층을 형성하는 단계;를 포함할 수 있다.
이때, 또 하나의 예에서, 도전층을 형성하는 단계에서 스퍼터링, 전해도금, 무전해도금 중의 어느 하나의 방식에 따라 코팅할 수 있다.
다음으로, 전술한 문제를 해결하기 위하여, 본 발명의 제3 실시예에 따라, 상하부 표면에서 중간으로 갈수록 폭이 증가하는 형상으로 이루어진 다수의 비아 몸체; 및 비아 몸체의 상하부 중간부를 연결하는 연결플레이트;를 포함하되, 코어 기판의 제조 시 메탈 비아를 형성하는, 메탈 비아용 구조체가 제안된다.
이때, 하나의 예에서, 비아 몸체는 상부의 단면상 사다리꼴 모양과 하부의 단면상 역사다리꼴 모양이 합쳐진 형상으로 이루어질 수 있다.
이때, 단면상 사다리꼴 모양과 단면상 역사다리꼴 모양이 대칭 또는 비대칭 구조일 수 있다.
또한, 하나의 예에 따르면, 메탈 비아용 구조체는 구리 재질일 수 있다.
본 발명의 실시예에 따라, 코어기판 제작 시 메탈층에 클리어런스 영역과 쓰루홀 및 매립 비아홀 2종류 홀을 가공할 필요가 없는, 신규한 구조의 메탈 비아를 갖는 코어기판을 제조할 수 있다.
또한, 본 발명의 실시예에 따라, 신규한 메탈 비아용 구조체를 이용하여 메탈 비아를 형성하고 메탈 비아를 홀(Hole)로 사용할 수 있어, 종래의 홀(Hole) 도금 공정이 요구되지 않고 가공 공정비용이 발생하지 않아 경제적이다.
또한, 본 발명의 하나의 실시예에 따라, 메탈 비아를 대량 형성하여 방열홀(Thermal Via hole)로 사용함으로써 열전도도를 높일 수 있다.
게다가, 본 발명의 하나의 예에 따라, 메탈 비아용 구조체를 이용하여 홀(Hole)을 이루는 메탈 비아를 형성함으로써, 기존의 쓰루홀과 매립 비아홀(BVH)에서 도금 공정에 따라 발생되던 보이드 또는/및 딤플(dimple)과 같은 도금 불량 문제를 해결할 수 있다.
본 발명의 다양한 실시예에 따라 직접적으로 언급되지 않은 다양한 효과들이 본 발명의 실시예들에 따른 다양한 구성들로부터 당해 기술분야에서 통상의 지식을 지닌 자에 의해 도출될 수 있음은 자명하다.
도 1a 내지 1h는 본 발명의 하나의 실시예에 따른 코어기판 제조방법의 각 단계를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 다른 하나의 실시예에 따른 메탈 비아용 구조체를 개략적으로 나타낸 도면이다.
도 3a 내지 3i는 종래의 코어기판 제조방법의 각 단계를 개략적으로 나타낸 도면이다.
도 4a는 종래의 코어기판 제조방법에 따라 제조된 코어기판의 쓰루홀을 나타내는 도면이다.
도 4b는 종래의 코어기판 제조방법에 따라 제조된 코어기판의 매립 비아를 개략적으로 나타내는 도면이다.
전술한 과제를 달성하기 위한 본 발명의 실시예들이 첨부된 도면을 참조하여 설명될 것이다. 본 설명에 있어서, 동일부호는 동일한 구성을 의미하고, 당해 분야의 통상의 지식을 가진 자에게 본 발명의 이해를 도모하기 위하여 부차적인 설명은 생략될 수도 있다.
본 명세서에서 하나의 구성요소가 다른 구성요소와 연결, 결합 또는 배치 관계에서 '직접'이라는 한정이 없는 이상, '직접 연결, 결합 또는 배치'되는 형태뿐만 아니라 그들 사이에 또 다른 구성요소가 개재됨으로써 연결, 결합 또는 배치되는 형태로도 존재할 수 있다.
본 명세서에 비록 단수적 표현이 기재되어 있을지라도, 발명의 개념에 반하거나 명백히 다르거나 모순되게 해석되지 않는 이상 복수의 구성 전체를 대표하는 개념으로 사용될 수 있음에 유의하여야 한다. 본 명세서에서 '포함하는', '갖는', '구비하는', '포함하여 이루어지는' 등의 기재는 하나 또는 그 이상의 다른 구성요소 또는 그들의 조합의 존재 또는 부가 가능성이 있는 것으로 이해되어야 한다.
본 명세서에서 참조되는 도면들은 본 발명의 실시예를 설명하기 위한 예시로써, 모양, 크기, 두께 등은 기술적 특징의 효과적인 설명을 위해 과장되게 표현된 것일 수 있다.
우선, 본 발명의 하나의 실시예에 따른 코어기판을 도면을 참조하여 구체적으로 살펴볼 것이다. 이때, 참조되는 도면에 기재되지 않은 도면부호는 동일한 구성을 나타내는 다른 도면에서의 도면부호일 수 있다.
도 1h는 본 발명의 하나의 실시예에 따른 코어기판을 개략적으로 나타낸 도면이다.
도 1h를 참조하면, 하나의 예에 따른 코어기판은 절연층(30), 다수의 메탈 비아(15) 및 도전층(40)을 포함하고 있다.
이때, 코어기판의 절연층(30)은 기판에 사용되는 공지의 절연재질로 이루어질 수 있다.
다음으로, 도 1h를 참조하면, 다수의 메탈 비아(15)는 절연층(30)을 관통하고 있다. 이때, 각 메탈 비아(15)는 절연층(30)의 상하부 표면에서 중간으로 갈수록 폭이 증가하도록 형성된다. 이때, 메탈 비아(15)는 구리재질로 이루어질 수 있고, 그에 한정되지 않는다. 예컨대, CIC(Cu/Invar/Cu) 또는 CAC(Cu/Aluminum/Cu)로 이루어질 수 있다. 메탈 비아(15)의 상하부는 Cu로, 중간부는 인바(invar) 합금이나 알루미늄 재질로 이루어질 수 있다. 메탈 비아(15)를 형성하는 방법은 다음의 제2 실시예에 따른 코어기판 제조방법에서 구체적으로 설명될 것이다.
예컨대, 도 1h를 참조하면, 하나의 예에서, 메탈 비아(15)는 상부의 단면상 사다리꼴 모양과 하부의 단면상 역사다리꼴 모양이 합쳐진 구조일 수 있다. 예컨대, 세로로 길게 형성된 육각형 구조일 수 있다. 또한, 이때, 상부의 단면상 사다리꼴 모양과 하부의 단면상 역사다리꼴 모양은 대칭이거나 또는 비대칭 구조일 수 있다.
또한, 하나의 예에 따르면, 다수의 메탈 비아(15)의 일부는 코어기판의 상하부에 형성될 회로패턴들을 전기적으로 연결하는 쓰루홀로 사용될 수 있다. 또한, 나머지의 일부 또는 전부는 다수의 메탈 비아(15)의 상부 또는 하부에 형성될 회로패턴과 연결되는 방열홀로 사용될 수 있다. 예컨대, 다수의 메탈 비아(15)가 규칙적으로 대량으로 형성되어 있어, 일부를 쓰루홀로 이용하고 나머지 대부분을 방열홀로 사용함으로써 열전도도를 높일 수 있다.
계속하여, 도 1h를 참조하면, 코어기판의 도전층(40)은 절연층(30)의 상하부 표면에 형성되고, 다수의 메탈 비아(15)와 연결된다. 예컨대, 도전층(40)은 구리재질, 예컨대 동박층일 수 있으며, 그에 한정되지 않는다. 도전층(40)을 형성하는 방법은 다음의 제2 실시예에 따른 코어기판 제조방법에서 구체적으로 설명될 것이다.
다음으로, 본 발명의 제2 실시예에 따른 코어기판 제조방법을 도면을 참조하여 구체적으로 살펴본다. 이때, 전술한 제1 실시예에 따른 코어기판이 참조될 것이고, 이에 따라 중복되는 설명들은 생략될 수 있다.
도 1a 내지 1h는 본 발명의 하나의 실시예에 따른 코어기판 제조방법의 각 단계를 개략적으로 나타낸 도면이다.
도 1a 내지 1h를 참조하면, 하나의 예에 따른 코어기판 제조방법은 메탈 비아용 구조체 형성 단계(도 1a ~ 1c 참조), 메탈 비아 형성 단계(도 1d 및 1e 참조) 및 코어기판 형성 단계(도 1f ~ 1h 참조)를 포함하여 이루어질 수 있다. 각 단계를 보다 구체적으로 살펴본다.
먼저, 도 1a ~ 1c 및 도 2를 참조하면, 메탈 비아용 구조체 형성 단계에서는 메탈층(10)의 양면을 에칭하여, 상하부 표면에서 중간으로 갈수록 폭이 증가하는 다수의 비아 몸체(15', 15") 및 다수의 비아 몸체(15', 15")의 중간들을 연결하는 연결플레이트(17)로 이루어진 메탈 비아용 구조체를 형성한다. 이때, 메탈 비아용 구조체를 형성하는 메탈층(10)은 구리재질로 이루어질 수 있고, 그에 한정되지 않는다. 이때, 메탈층(10)의 양면 에칭 시 양면을 서로 관통하도록 에칭하지 않고, 메탈층(10)의 중간부분까지만 양면에서 에칭하여 중간에 플레이트가 남도록 에칭함으로써 연결플레이트(17)를 형성한다.
도 1a ~ 1c를 참조하여 구체적으로 살펴보면, 하나의 예에서, 메탈 비아용 구조체 형성 단계는 레지스트 패턴 형성단계(도 1a 및 1b 참조) 및 양면 에칭 단계(도 1c 참조)를 포함할 수 있다. 도 1a 및 1b을 참조하면, 레지스트 패턴 형성단계에서는 메탈층(10)의 상하부에 레지스트 패턴(20)을 형성한다. 예컨대, 메탈층(10)의 상하부에 포토 레지스트(20)를 도포하고(도 1a 참조) 노광 공정을 통해 레지스트 패턴(20)을 형성할 수 있다(도 1b 참조). 또한, 도 1c를 참조하면, 양면 에칭 단계에서는 레지스트 패턴(20)이 형성된 메탈층(10)의 양면을 에칭하여, 다수의 비아 몸체(15') 및 연결플레이트(17)를 형성할 수 있다.
이때, 도 1c 및/또는 2를 참조하면, 하나의 예에서, 메탈 비아용 구조체 형성 단계에서, 비아 몸체(15', 15")가 상부(15a)의 단면상 사다리꼴 모양과 하부(15b)의 단면상 역사다리꼴 모양이 합쳐진 형상이 되도록 메탈층(10)의 양면을 에칭할 수 있다.
예컨대, 도 1c를 참조하면, 상부(15a)의 단면상 사다리꼴 모양의 폭이 하부(15b)의 단면상 역사다리꼴 모양의 폭보다 크게 비아 몸체(15')가 형성될 수 있다. 이에 따라, 예컨대, 이후 공정에서 2차 에칭시 연결플레이트(17)뿐만 아니라 비아 몸체(15') 상부의 사면 일부가 식각되더라도 메탈 비아(15)의 상하부가 대칭 또는 대칭에 가깝게 형성될 수 있다.
또는, 도 2를 참조하면, 다른 하나의 예에서, 비아 몸체(15")의 상부(15a)의 단면상 사다리꼴 모양과 하부(15b)의 단면상 역사다리꼴 모양이 대칭이 되거나 또는 실질적으로 대칭이 될 수도 있다.
다음으로, 도 1d 및 1e를 참조하면, 메탈 비아 형성 단계에서는 메탈 비아용 구조체의 하부에 절연층(30a)을 적층하고 상부측에서 에칭하여 연결플레이트(17)를 제거하고 다수의 메탈 비아(15)를 형성한다.
예컨대 이때, 하나의 예에 따르면, 메탈 비아 형성 단계는 하부 절연층 적층 단계(도 1d 참조) 및 연결플레이트 제거 단계(도 1e 참조)를 포함할 수 있다. 도 1d를 참조하면, 하부 절연층 적층 단계에서는 메탈 비아용 구조체의 하부에 절연층(30a)을 적층한다. 예컨대, 메탈 비아용 구조체 하부에 산화막 처리, 예컨대 블랙 옥사이드 또는 브라운 옥사이드 처리한 후 절연층(30a)을 적층할 수 있다. 이때, 메탈 비아용 구조체 하부에 적층된 절연층(30a)을 예컨대 프레스로 압착시켜 1차 적층체인 하부 절연층 적층체를 형성할 수 있다. 또한, 도 1e를 참조하면, 연결플레이트 제거 단계에서는 절연층(30a)이 하부에 적층된 메탈 비아용 구조체의 비아 몸체(15')의 상면에 레지스트층(도시되지 않음)을 형성하고 에칭하여 연결플레이트(17)를 제거하고 다수의 메탈 비아(15)를 형성할 수 있다. 예컨대, 메탈 비아용 구조체의 비아 몸체(15', 15")의 상면에 레지스트 용액을 도포하고 건조 후 에칭하거나 레지스트 드라이 필름 패턴을 형성한 후 에칭할 수 있다. 이때, 비아 몸체(15', 15")의 상부표면에만 레지스트(도시되지 않음)가 코팅된 경우, 비아 몸체(15', 15")의 상부측 에칭 시 연결플레이트(17)뿐만 아니라 비아 몸체(15', 15") 상부의 사면 일부가 식각될 수 있다. 하부 절연층(30a)이 적층된 1차 적층체를 상부 에칭하여 연결플레이트(17)를 제거함으로써 연결플레이트(17) 제거된 하부 절연층 적층체를 형성할 수 있다.
다음으로, 도 1f ~ 1h를 참조하면, 코어기판 형성 단계에서는 연결플레이트(17)가 제거된 하부 절연층 적층체의 상부에 절연층(30b)을 적층하여 코어기판을 형성한다.
구체적으로, 도 1f ~ 1h를 참조하면, 하나의 예에서, 코어기판 형성 단계는 상부 절연층 적층 단계(도 1f 참조), 표면 연마 단계(도 1g 참조) 및 도전층 형성 단계(도 1h 참조)를 포함할 수 있다.
도 1f를 참조하면, 상부 절연층 적층 단계에서는 연결플레이트(17)가 제거된 하부 절연층 적층체의 상부에 절연층(30)을 적층하여 상하부 절연층 적층체를 형성한다. 이때, 상부 절연층(30b)은 하부 절연층(30a)과 동일한 재질로 이루어질 수 있고, 또는 하부 절연층(30a)과 결합력이 우수한 다른 재질이나 CTE 또는 모듈러스(Modulus)의 물성이 다른 이종 절연제가 사용될 수도 있다. 예컨대, 연결플레이트(17)가 제거된 하부 절연층 적층체의 상부에 산화막 처리, 예컨대 블랙 옥사이드 또는 브라운 옥사이드 처리 후 절연층(30b)을 적층하여 프레스로 압착시켜 2차 적층체인 상하부 절연층 적층체를 형성할 수 있다.
다음, 도 1g를 참조하면, 표면 연마 단계에서는 다수의 메탈 비아(15)의 상하부면이 드러나도록 상하부 절연층 적층체의 상하부 표면을 연마한다. 연마 단계를 거치면, 메탈 비아(15)의 표면이 적층체의 외부로 드러나게 된다.
다음으로, 도 1h를 참조하면, 도전층 형성 단계에서는 연마된 적층체의 상하부 표면에 도전층(40)을 형성할 수 있다. 도전층(40)은 구리재질, 예컨대 동박층으로 이루어질 수 있다.
예컨대, 하나의 예에서, 도전층 형성 단계에서, 스퍼터링, 전해도금, 무전해도금 중의 어느 하나의 방식에 따라 코팅할 수 있다.
예컨대, 전술한 공정을 거쳐 제조된 코어기판은 도전층(40)에 회로패턴을 형성하거나, 추가 절연층 적층 및 회로패턴 형성한 후 PSR 및/또는 표면처리하고 라우터 작업을 하여 기판을 제작하게 된다.
본 발명의 실시예들에 따르면, 도 3a ~ 3i에 도시된 바와 같이 코어기판 제작 시 메탈층(10)에 클리어런스(Clearance)를 형성하여 매립 비아홀(BVH, Buried Via Hole)(53)과 쓰루홀(Through Hole)(51) 2종류를 가공하지 않고, 도 1c 및/또는 2에 도시된 메탈 비아용 구조체를 이용하여 신규 구조의 메탈 비아(15)로 형성되는 홀(hole)이 형성될 수 있다. 예컨대, 이때, 대량의 메탈 비아(15) 중 일부를 쓰루홀로 이용하고 나머지 대부분을 방열홀로 사용함으로써 열전도도를 높일 수 있다.
다음으로, 본 발명의 제3 실시예에 따른 메탈 비아용 구조체를 도면을 참조하여 구체적으로 살펴본다. 이때, 전술한 제1 및 제2 실시예가 참조될 수 있고, 이에 따라 중복되는 설명들은 생략될 수 있다.
도 1c는 본 발명의 하나의 실시예에 따른 메탈 비아용 구조체를 개략적으로 나타내고, 도 2는 본 발명의 또 하나의 실시예에 따른 메탈 비아용 구조체를 개략적으로 나타내고 있다.
도 1c 및/또는 2를 참조하면, 하나의 예에 따른 메탈 비아용 구조체는 다수의 비아 몸체(15', 15") 및 연결플레이트(17)를 포함하여 이루어진다. 이때, 메탈 비아용 구조체는 코어기판 제조시 연결플레이트(17)가 제거되며 메탈 비아(15)를 형성하게 된다.
이때, 하나의 예에 따르면, 메탈 비아용 구조체는 구리 재질로 이루어질 수 있으며, 이에 한정되지 않는다.
도 1c 및/또는 2를 참조하면, 비아 몸체(15', 15")는 상하부 표면에서 중간으로 갈수록 폭이 증가하는 형상으로 이루어질 수 있다. 예컨대, 하나의 예에서, 비아 몸체(15', 15")는 상부(15a)의 단면상 사다리꼴 모양과 하부(15b)의 단면상 역사다리꼴 모양이 합쳐진 형상으로 이루어질 수 있다.
이때, 도 1c 및/또는 2를 참조하면, 상부(15a)의 단면상 사다리꼴 모양과 하부(15b)의 단면상 역사다리꼴 모양이 대칭되거나 또는 비대칭일 수 있다.
다음으로, 도 1c 및/또는 2를 참조하면, 연결플레이트(17)는 다수의 비아 몸체(15', 15")의 상하부 중간부를 연결한다. 예컨대, 메탈 비아용 구조체는 연결플레이트(17) 평판 상에 다수의 비아 몸체(15', 15")가 박혀 있는 형상으로 이루어질 수 있다.
이상에서 살펴본 실시예에 따라, 신규한 메탈 비아용 구조체를 이용하여 메탈 비아(15)를 형성하고 메탈 비아(15)가 종래의 쓰루홀과 매립 비아홀의 기능을 수행할 수 있어, 종래의 홀(Hole) 도금 공정이 요구되지 않으며, 가공 공정비용이 발생하지 않아 경제적일 수 있다. 또한, 메탈 비아(15)를 대량 형성하여 방열홀(Thermal Via hole)로 사용함으로써 열전도도를 높일 수 있다.
이상에서, 전술한 실시예 및 첨부된 도면들은 본 발명의 범주를 제한하는 것이 아니라 본 발명에 대한 당해 기술분야에서 통상의 지식을 가진 자의 이해를 돕기 위해 예시적으로 설명된 것이다. 또한, 전술한 구성들의 다양한 조합에 따른 실시예들이 앞선 구체적인 설명들로부터 당업자에게 자명하게 구현될 수 있다. 따라서, 본 발명의 다양한 실시예는 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있고, 본 발명의 범위는 특허청구범위에 기재된 발명에 따라 해석되어야 하며, 당해 기술분야에서 통상의 지식을 가진 자에 의한 다양한 변경, 대안, 균등물들을 포함하고 있다.
10 : 메탈층 15 : 메탈 비아
15', 15" : 비아 몸체 15a : 비아 몸체 상부
15b : 비아 몸체 하부 17 : 연결플레이트
20 : 레지스트 또는 레지스트 패턴 30 : 절연층
30a : 하부 절연층 30b : 상부 절연층
40 : 도전층

Claims (16)

  1. 절연층;
    상기 절연층을 관통하고, 상기 절연층의 상하부 표면에서 중간으로 갈수록 폭이 증가하도록 형성된 다수의 메탈 비아; 및
    상기 절연층의 상하부 표면에 형성되고, 상기 다수의 메탈 비아와 연결되는 도전층;을 포함하는, 코어 기판.
  2. 청구항 1에 있어서,
    상기 메탈 비아는 상부의 단면상 사다리꼴 모양과 하부의 단면상 역사다리꼴 모양이 합쳐진 구조이고,
    상기 단면상 사다리꼴 모양과 상기 단면상 역사다리꼴 모양이 대칭 또는 비대칭 구조인,
    코어 기판.
  3. 청구항 1에 있어서,
    상기 메탈 비아 및 도전층은 구리 재질인,
    코어 기판.
  4. 청구항 1 내지 3 중의 어느 하나에 있어서,
    상기 다수의 메탈 비아의 일부는 상기 코어 기판의 상하부에 형성될 회로패턴들을 전기적으로 연결하는 쓰루홀로 사용되고, 나머지의 일부 또는 전부는 방열홀로 사용되는,
    코어 기판.
  5. 메탈층의 양면을 에칭하여, 상하부 표면에서 중간으로 갈수록 폭이 증가하는 다수의 비아 몸체 및 상기 다수의 비아 몸체의 중간들을 연결하는 연결플레이트로 이루어진 메탈 비아용 구조체를 형성하는 단계;
    상기 메탈 비아용 구조체의 하부에 절연층을 적층하고 상부측에서 에칭하여 상기 연결플레이트를 제거하고 다수의 메탈 비아를 형성하는 단계; 및
    상기 연결플레이트가 제거된 하부 절연층 적층체의 상부에 절연층을 적층하여 코어 기판을 형성하는 단계;를 포함하는,
    코어기판 제조방법.
  6. 청구항 5에 있어서,
    상기 메탈 비아용 구조체를 형성하는 단계는:
    상기 메탈층의 상하부에 레지스트 패턴을 형성하는 단계; 및
    상기 레지스트 패턴이 형성된 상기 메탈층의 양면을 에칭하여, 상기 다수의 비아 몸체 및 연결플레이트를 형성하는 단계;를 포함하는,
    코어기판 제조방법.
  7. 청구항 5에 있어서,
    상기 메탈 비아용 구조체를 형성하는 단계에서, 상기 비아 몸체가 상부의 단면상 사다리꼴 모양과 하부의 단면상 역사다리꼴 모양이 합쳐진 형상이 되도록 상기 메탈층의 양면을 에칭하는,
    코어기판 제조방법.
  8. 청구항 7에 있어서,
    상기 단면상 사다리꼴 모양의 폭이 상기 단면상 역사다리꼴 모양의 폭보다 크게 형성되는,
    코어기판 제조방법.
  9. 청구항 7에 있어서,
    상기 단면상 사다리꼴 모양과 상기 단면상 역사다리꼴 모양이 대칭되는,
    코어기판 제조방법.
  10. 청구항 5에 있어서,
    상기 다수의 메탈 비아를 형성하는 단계는:
    상기 메탈 비아용 구조체의 하부에 상기 절연층을 적층하는 단계; 및
    상기 절연층이 하부에 적층된 상기 메탈 비아용 구조체의 상기 비아 몸체의 상면에 레지스트층을 형성하고 에칭하여 상기 연결플레이트를 제거하고 상기 다수의 메탈 비아를 형성하는 단계;를 포함하는,
    코어기판 제조방법.
  11. 청구항 5에 있어서,
    상기 코어 기판을 형성하는 단계는:
    상기 연결플레이트가 제거된 상기 하부 절연층 적층체의 상부에 절연층을 적층하여 상하부 절연층 적층체를 형성하는 단계;
    상기 다수의 메탈 비아의 상하부면이 드러나도록 상기 상하부 절연층 적층체의 상하부 표면을 연마하는 단계; 및
    상기 연마된 적층체의 상하부 표면에 도전층을 형성하는 단계;를 포함하는,
    코어기판 제조방법.
  12. 청구항 11에서,
    상기 도전층을 형성하는 단계에서 스퍼터링, 전해도금, 무전해도금 중의 어느 하나의 방식에 따라 코팅하는,
    코어기판 제조방법.
  13. 상하부 표면에서 중간으로 갈수록 폭이 증가하는 형상으로 이루어진 다수의 비아 몸체; 및
    상기 비아 몸체의 상하부 중간부를 연결하는 연결플레이트;를 포함하되,
    코어 기판의 제조 시 메탈 비아를 형성하는, 메탈 비아용 구조체.
  14. 청구항 13에 있어서,
    상기 비아 몸체는 상부의 단면상 사다리꼴 모양과 하부의 단면상 역사다리꼴 모양이 합쳐진 형상으로 이루어진,
    메탈 비아용 구조체.
  15. 청구항 14에 있어서,
    상기 단면상 사다리꼴 모양과 상기 단면상 역사다리꼴 모양이 대칭 또는 비대칭 구조인,
    메탈 비아용 구조체.
  16. 청구항 13 내지 15 중 어느 하나에 있어서,
    상기 메탈 비아용 구조체는 구리 재질인,
    메탈 비아용 구조체.
KR1020120114669A 2012-10-16 2012-10-16 코어기판, 그의 제조방법 및 메탈 비아용 구조체 KR20140048564A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120114669A KR20140048564A (ko) 2012-10-16 2012-10-16 코어기판, 그의 제조방법 및 메탈 비아용 구조체
US14/022,813 US9338887B2 (en) 2012-10-16 2013-09-10 Core substrate, manufacturing method thereof, and structure for metal via
JP2013203231A JP2014082488A (ja) 2012-10-16 2013-09-30 コア基板及びその製造方法並びにメタルビア用構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120114669A KR20140048564A (ko) 2012-10-16 2012-10-16 코어기판, 그의 제조방법 및 메탈 비아용 구조체

Publications (1)

Publication Number Publication Date
KR20140048564A true KR20140048564A (ko) 2014-04-24

Family

ID=50474366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120114669A KR20140048564A (ko) 2012-10-16 2012-10-16 코어기판, 그의 제조방법 및 메탈 비아용 구조체

Country Status (3)

Country Link
US (1) US9338887B2 (ko)
JP (1) JP2014082488A (ko)
KR (1) KR20140048564A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014068614A1 (ja) * 2012-10-30 2014-05-08 株式会社Ｌｅａｐ 樹脂基板を用い、電気鋳造によりコイル素子を製造する方法
EP2916335A1 (en) * 2012-10-30 2015-09-09 Leap Co. Ltd. Coil element production method
KR20160013706A (ko) * 2014-07-28 2016-02-05 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20170048869A (ko) * 2015-10-27 2017-05-10 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
CN111565507B (zh) * 2020-05-18 2022-02-01 龙宇电子(深圳)有限公司 一种pcb压合叠板结构
CN111863626B (zh) * 2020-06-28 2021-12-07 珠海越亚半导体股份有限公司 支撑框架结构及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326643A (en) * 1991-10-07 1994-07-05 International Business Machines Corporation Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier
JPH09116273A (ja) * 1995-08-11 1997-05-02 Shinko Electric Ind Co Ltd 多層回路基板及びその製造方法
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
US6569543B2 (en) * 2001-02-15 2003-05-27 Olin Corporation Copper foil with low profile bond enahncement
US6931723B1 (en) * 2000-09-19 2005-08-23 International Business Machines Corporation Organic dielectric electronic interconnect structures and method for making
JP2002179772A (ja) * 2000-12-08 2002-06-26 Mitsui Mining & Smelting Co Ltd プリント配線板の層間絶縁層構成用の樹脂化合物、その樹脂化合物を用いた絶縁層形成用樹脂シート及び樹脂付銅箔、並びにそれらを用いた銅張積層板
US6593534B2 (en) * 2001-03-19 2003-07-15 International Business Machines Corporation Printed wiring board structure with z-axis interconnections
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
US20050153059A1 (en) * 2002-02-28 2005-07-14 Yasuhiro Wakizaka Partial plating method, partially-plated resin base, method for manufacturing multilayered circuit board
JP2003318534A (ja) * 2002-04-25 2003-11-07 Daiwa Kogyo:Kk 層間接続構造及びその形成方法
US7548430B1 (en) * 2002-05-01 2009-06-16 Amkor Technology, Inc. Buildup dielectric and metallization process and semiconductor package
DE10221764C1 (de) * 2002-05-15 2003-11-27 Wirtgen Gmbh Halterung für einen Schaftmeißel
JP2004063803A (ja) 2002-07-29 2004-02-26 Ngk Spark Plug Co Ltd プリント配線基板の製造方法、プリント配線基板製造用金属板、連結プリント配線基板
EP1627901B1 (en) * 2003-05-21 2020-02-19 Hitachi Chemical Co., Ltd. Primer, conductor foil with resin, laminate and process for producing the laminate
JP4398683B2 (ja) * 2003-08-11 2010-01-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法
JP4548047B2 (ja) 2004-08-31 2010-09-22 凸版印刷株式会社 配線基板の製造方法
TWI253714B (en) * 2004-12-21 2006-04-21 Phoenix Prec Technology Corp Method for fabricating a multi-layer circuit board with fine pitch
JP5021216B2 (ja) * 2006-02-22 2012-09-05 イビデン株式会社 プリント配線板およびその製造方法
CN101409320B (zh) * 2007-10-09 2010-06-23 富士迈半导体精密工业（上海）有限公司 基板制作方法
TWI542260B (zh) * 2010-12-24 2016-07-11 Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法

Also Published As

Publication number Publication date
JP2014082488A (ja) 2014-05-08
US9338887B2 (en) 2016-05-10
US20140102770A1 (en) 2014-04-17

Similar Documents

Publication Publication Date Title
TWI482542B (zh) 多層配線基板
KR20140048564A (ko) 코어기판, 그의 제조방법 및 메탈 비아용 구조체
KR20110059407A (ko) 인쇄회로기판 및 그 제조방법
JP2006100789A (ja) 電気配線構造の製作方法
KR100832650B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
KR101489798B1 (ko) 배선 기판
JP2020113609A (ja) 積層基板及び積層基板製造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
JP2013106034A (ja) プリント回路基板の製造方法
JP2007115809A (ja) 配線基板
JP2013016780A (ja) 多層配線基板の製造方法
US20090090548A1 (en) Circuit board and fabrication method thereof
JP5363377B2 (ja) 配線基板及びその製造方法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP2014093330A (ja) 配線板及びその製造方法
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
JP7364383B2 (ja) プリント配線板の製造方法
TWI836628B (zh) 電路板及其製造方法
JP4503698B2 (ja) 配線基板の製造方法
KR100749141B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
KR101420489B1 (ko) 인쇄회로기판의 제조 방법
JP2017022227A (ja) 配線基板および配線基板の製造方法
JP4580752B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application