KR20140047917A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20140047917A KR20140047917A KR1020120114268A KR20120114268A KR20140047917A KR 20140047917 A KR20140047917 A KR 20140047917A KR 1020120114268 A KR1020120114268 A KR 1020120114268A KR 20120114268 A KR20120114268 A KR 20120114268A KR 20140047917 A KR20140047917 A KR 20140047917A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- polymer
- interlayer insulating
- process condition
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 239000010410 layer Substances 0.000 claims abstract description 73
- 230000008569 process Effects 0.000 claims abstract description 53
- 229920000642 polymer Polymers 0.000 claims abstract description 47
- 238000005530 etching Methods 0.000 claims abstract description 45
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000011229 interlayer Substances 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000001257 hydrogen Substances 0.000 claims abstract description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 19
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 230000004888 barrier function Effects 0.000 claims description 20
- 238000000231 atomic layer deposition Methods 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000004380 ashing Methods 0.000 claims description 6
- 229910052718 tin Inorganic materials 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 description 10
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 239000000463 material Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 229910005883 NiSi Inorganic materials 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- -1 Ta 2 O 5 Inorganic materials 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000053 physical method Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 239000004695 Polyether sulfone Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910034327 TiC Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011038 discontinuous diafiltration by volume reduction Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229920002457 flexible plastic Polymers 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000005001 laminate film Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920006393 polyether sulfone Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 제조 방법이 제공된다. 상기 반도체 장치의 제조 방법은 기판 상에 게이트 패턴과, 상기 게이트 패턴 주변에 소오스/드레인을 형성하고, 상기 기판 상에, 상기 게이트 패턴 및 상기 소오스/드레인을 덮는 식각 정지막을 형성하고, 상기 식각 정지막 상에, 층간 절연막을 형성하고, 상기 층간 절연막을 식각하여, 상기 게이트 패턴과 상기 소오스/드레인을 노출하는 공유 컨택홀을 형성하되, 상기 층간 절연막의 식각 과정에서 상기 공유 컨택홀 내에 폴리머가 생성되고, 수소 또는 질소를 이용한 식각을 수행하여, 상기 폴리머를 제거하고, 상기 식각 정지막을 식각하는 것을 포함한다.
Description
본 발명은 반도체 장치의 제조 방법에 관한 것이다.
반도체 장치의 사이즈가 점점 줄어들면서, 게이트 전극과 게이트 전극 사이의 거리, 컨택과 컨택 사이의 거리 또는 게이트 전극과 컨택 사이의 거리 등이 매우 줄어들고 있다.
본 발명이 해결하려는 과제는, 공유 컨택홀 내에 발생한 폴리머를 제거하는 것을 포함하는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제는, 컨택홀 내에 발생한 폴리머를 제거하는 것을 포함하는 반도체 장치의 제조 방법을 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 제조 방법의 일 태양은 기판 상에 게이트 패턴과, 상기 게이트 패턴 주변에 소오스/드레인을 형성하고, 상기 기판 상에, 상기 게이트 패턴 및 상기 소오스/드레인을 덮는 식각 정지막을 형성하고, 상기 식각 정지막 상에, 층간 절연막을 형성하고, 상기 층간 절연막을 식각하여, 상기 게이트 패턴과 상기 소오스/드레인을 노출하는 공유 컨택홀을 형성하되, 상기 층간 절연막의 식각 과정에서 상기 공유 컨택홀 내에 폴리머가 생성되고, 수소 또는 질소를 이용한 식각을 수행하여, 상기 폴리머를 제거하고, 상기 식각 정지막을 식각하는 것을 포함한다.
상기 폴리머를 제거하는 것은, 제1 공정조건으로 상기 폴리머의 일부를 제거하고, 상기 제1 공정조건과 다른 제2 공정조건으로 제거되지 않은 상기 폴리머를 제거하는 것을 포함할 수 있다.
상기 제1 공정조건은 수소 또는 질소 중 적어도 하나를 사용하는 조건이고, 상기 제2 공정조건은 수소 또는 질소 중 적어도 하나를 사용하되, 상기 제1 공정조건과 다른 조건인 것을 포함할 수 있다.
상기 제1 공정조건과 상기 제2 공정조건은 동일한 가스를 사용하되, 서로 다른 공정기압 또는 공정온도인 것을 포함할 수 있다.
상기 층간 절연막을 형성하는 것과 상기 층간 절연막을 식각하는 것 사이에, 마스크 패턴을 형성하는 것을 더 포함할 수 있다.
상기 층간 절연막을 식각하는 것과 상기 폴리머를 제거하는 것 사이에, 상기 마스크 패턴을 에싱(ashing)하는 것을 더 포함할 수 있다.
상기 마스크 패턴을 에싱하는 것은, 상기 층간 절연막을 식각하는 것과 동일 챔버 내에서 인시츄(in-situ)로 수행하는 것을 포함할 수 있다.
상기 식각 정지막을 식각한 후, 상기 공유 컨택홀의 측벽 및 바닥면과 상기 게이트 패턴의 측벽 및 상부를 덮는 배리어 메탈(barrier metal)을 형성하고, 상기 공유 컨택홀 내에 도전막을 채워서 공유 컨택을 형성하는 것을 더 포함할 수 있다.
상기 배리어 메탈은 Ti와 TiN의 적층막인 것을 포함할 수 있다.
상기 배리어 메탈은 ALD(atomic layer deposition)에 의해 형성될 수 있다.
상기 도전막은 W, Cu 또는 Al인 것을 포함할 수 있다.
상기 과제를 해결하기 위한 본 발명의 반도체 장치의 제조 방법의 다른 태양은 기판 상에 게이트 패턴과, 상기 게이트 패턴 주변에 소오스/드레인을 형성하고, 상기 기판 상에, 상기 게이트 패턴 및 상기 소오스/드레인을 덮는 식각 정지막을 형성하고, 상기 식각 정지막 상에, 층간 절연막을 형성하고, 상기 층간 절연막 상에, 마스크 패턴을 형성하고, 상기 층간 절연막을 식각하여, 상기 소오스/드레인을 노출하는 컨택홀을 형성하되, 상기 층간 절연막의 식각 과정에서 상기 컨택홀 내에 폴리머가 생성되고, 상기 마스크 패턴을 에싱하고, 수소 또는 질소를 이용한 식각을 수행하여, 상기 폴리머를 제거하고, 상기 식각 정지막을 식각하는 것을 포함한다.
상기 폴리머를 제거하는 것은, 제1 공정조건으로 상기 폴리머의 일부를 제거하고, 상기 제1 공정조건과 다른 제2 공정조건으로 제거되지 않은 상기 폴리머를 제거하는 것을 포함할 수 있다.
상기 식각 정지막을 식각한 후, 상기 컨택홀의 측벽 및 바닥면을 덮는 배리어 메탈(barrier metal)을 형성하고, 상기 컨택홀 내에 도전막을 채워서 컨택을 형성하는 것을 더 포함할 수 있다.
상기 배리어 메탈은 ALD에 의해 형성될 수 있다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면들이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면들이다.
도 12 및 도 13은 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.
도 14는 본 발명의 몇몇 실시예에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 15 및 도 16은 본 발명의 몇몇 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템이다.
도 8은 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면들이다.
도 12 및 도 13은 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다.
도 14는 본 발명의 몇몇 실시예에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 15 및 도 16은 본 발명의 몇몇 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 ""직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.
공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below 또는 beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있으며, 이 경우 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서 언급되는 반도체 장치의 제조 방법은, 공유 컨택홀 내에 발생한 폴리머를 제거한 후, 공유 컨택을 형성하는 것에 관한 것이다. 최근에는, 마진을 줄이고 컨택이 차지하는 면적을 축소시키기 위하여, 공유 컨택(shared contact) 공정을 도입하고 있다. 공유 컨택이란, 게이트 패턴 영역의 일부와 소오스/드레인 영역의 일부가 공유하는 영역에 컨택을 형성하는 것이다.
도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면들이다.
우선, 도 1을 참조하면, 기판(100) 상에 게이트 패턴(200)과 소오스/드레인(310, 320)을 형성한다.
기판(100)은 Si, Ge, SiGe, GaP, GaAs, SiC, SiGeC, InAs 및 InP로 이루어지는 군에서 선택되는 하나 이상의 반도체 재료로 이루어질 수 있다. 또한, SOI(silicon on insulator) 기판을 사용하여도 무방하다. 또는, 기판(100)은 디스플레이용 유리 기판 등의 강성 기판이거나 폴리이미드 (polyimide), 폴리에스테르 (polyester), 폴리카보네이트 (polycarbonate), 폴리에테르술폰 (polyethersulfone), 폴리메틸메타크릴레이트 (polymethylmethacrylate), 폴리에틸렌나프탈레이트 (polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (polyethyleneterephthalate) 등의 가요성 플라스틱 기판일 수도 있다.
게이트 패턴(200)은 게이트 절연막(210), 게이트 전극(220), 스페이서(230), 실리사이드(240) 등을 포함할 수 있다.
게이트 절연막(210)은 실리콘 산화막, 실리콘 질화막, SiON, GexOyNz, GexSiyOz, 고유전율 물질, 이들의 조합물 또는 이들이 차례로 적층된 적층막 등이 사용될 수 있다. 여기서, 고유전율 물질은 LaO2, HfO2, ZrO2, Al2O3, Ta2O5, 하프늄 실리케이트, 지르코늄 실리케이트 또는 이들의 조합막 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
게이트 전극(220)은 게이트 절연막(210) 상에 형성된다. 게이트 전극(220)은 poly-Si, poly-SiGe, 불순물이 도핑된 poly-Si, Ta, TaN, TaSiN, TiN, TiC, TaC, Mo, Ru, Ni, NiSi, W, Al 같은 금속, 금속 실리사이드 등의 단일막 또는 이들을 조합한 적층막일 수 있으나, 이에 한정되는 것은 아니다.
스페이서(230)는 게이트 전극(220)의 측벽에 형성된다. 스페이서(230)는 SiO2, SiN, SiON, 저유전율 물질(예를 들어, SiOF, SiOC 등) 중 적어도 하나를 포함할 수 있다.
실리사이드(240)는 게이트 전극(220) 상에 형성된다. 실리사이드(240)는 NiPtSi, NiSi, CoSi, TiSi 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
소오스/드레인(310, 320)은 기판(100) 내의 게이트 전극(220)의 양측에 위치한다. 소오스/드레인(310, 320) 내에 실리사이드(260)가 형성될 수 있다. 실리사이드(260)는 NiPtSi, NiSi, CoSi, TiSi 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 소오스/드레인(310, 320)은 SiGe, SiC를 포함할 수 있다. 소오스/드레인(310, 320)의 형상은 어떤 것이어도 무방하다. 예를 들어, 소오스/드레인(310, 320)은 LDD(Lightly Doped Drain), DDD(Double Diffused Drain), MIDDD(Mask Islanded Double Diffused Drain) 구조, MLDD(Mask LDD), LDMOS(Lateral Double-diffused MOS) 등일 수 있다.
또한, 소오스/드레인(310, 320)은, 도시된 것과 달리, 상승된 소오스/드레인(elevated source/drain)일 수 있다. 이 경우, 소오스/드레인(310, 320)의 상면이, 기판(100)의 상면보다 높을 수 있다. 소오스/드레인(310, 320)은 게이트 전극(220)의 양측에 형성된 리세스를 형성하고, 에피택시 공정을 통해서 형성할 수도 있다.
이어서, 도 2 및 도 3을 참조하면, 식각 정지막(400)과 층간 절연막(500)을 순차적으로 형성한다.
식각 정지막(400)은 기판(100), 게이트 패턴(200) 및 소오스/드레인(310, 320)을 덮도록 형성된다. 식각 정지막(400)은 층간 절연막(500)에 대해 식각 선택비를 갖는 물질로 형성될 수 있다. 식각 정지막(400)은 실리콘 질화막(SiN), 실리콘 탄화막(SiC), BCB(BenzoCycloButene) 유기 절연막 등일 수 있다. 식각 정지막(400)은 LPCVD(Low Pressure Chemical Vapor Deposition), ALD(Atomic Layer Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition) 등의 방법에 의해 형성될 수 있다.
층간 절연막(500)은 식각 정지막(400) 상에 형성된다. 층간 절연막(500)은 SiO2, SiN, SiON, 저유전율 물질(예를 들어, SiOF, SiOC 등) 중 적어도 하나를 포함할 수 있다.
이어서, 도 4를 참조하면, 층간 절연막(500)을 식각하여 공유 컨택홀(600)을 형성한다.
공유 컨택홀(600)은 게이트 패턴(200)과 소오스/드레인(310, 320)을 노출하도록 형성된다. 공유 컨택홀(600) 형성시 공유 컨택홀(600) 내에, 층간 절연막(500)을 식각하는 과정에서의 부산물인 폴리머(700)가 생성될 수 있다.
이어서, 도 5를 참조하면, 폴리머(700)를 제거한다.
폴리머(700)가 제거되지 않는다면, 후속 공정에서 문제가 된다. 폴리머(700)가 존재하는 상태에서 식각 정지막(400)을 식각한다면, 폴리머(700)가 마스크 역할을 하여, 식각 정지막(400)의 식각 범위가 줄어든다. 즉, 공유 컨택홀(600) 바닥면의 면적이 줄어들어, 컨택 저항이 커진다.
폴리머(700)는 수소 또는 질소를 이용한 식각을 수행하여 제거한다. 수소 또는 질소를 이용하여, 화학적 방법에 의한 식각뿐만 아니라, 물리적 방법에 의한 식각을 할 수 있다. 수소 또는 질소는 무게가 가볍고, 직진성이 좋다. 따라서, 수소 또는 질소를 가속시켜 폴리머(700)와 충돌시켜 폴리머(700)를 제거할 수 있다. 물리적 방법에 의한 식각을 하여, 정밀하게 폴리머(700)를 제거할 수 있다. 수소 또는 질소는 단독으로 이용하거나, 함께 이용할 수 있다.
이어서, 도 6을 참조하면, 식각 정지막(400)을 식각한다.
식각 정지막(400)은 게이트 패턴(200)과 소오스/드레인(310, 320)이 노출될 때까지 식각된다.
이어서, 도 7을 참조하면, 배리어 메탈(barrier metal)(900)을 형성하고, 도전막(1000)을 채워서 공유 컨택을 형성할 수 있다.
배리어 메탈(900)은, 식각 정지막(400)을 식각한 후, 공유 컨택홀(600)의 측벽 및 바닥면과 게이트 패턴(200)의 측벽 및 상부를 덮도록 형성된다. 배리어 메탈(900)은 Ti와 TiN의 적층막일 수 있다. Ti막만 사용하는 경우, 공유 컨택의 부피 감소 문제가 발생할 수 있으며, 이에 따른 EM(Electro-Migration)특성이 취약해 질 수 있다. 이를 방지하기 위해 TiN막을 더 형성한다.
배리어 메탈(900)은 ALD(Atomic Layer Deposition)에 의해 형성될 수 있다. 배리어 메탈(900)이 CVD(Chemical Vapor Deposition)에 의해 형성되는 경우, 공유 컨택홀(600) 내에 도전막(1000)을 채우는 과정에서 불량이 야기될 수 있다. 즉, 도전막(1000)(예를 들어, W)을 채우는 과정에서, WF6 가스가 TiN막을 통과할 수 있다. 이때, WF6 가스는 Ti와 만나서 부도체인 TiFx를 생성할 수 있다.
또한, 배리어 메탈(900)이 ALD에 의해 형성되는 경우, CVD에 의해 형성되는 경우보다 정밀하게 형성될 수 있다. 반도체 장치의 사이즈가 점점 줄어들면서, ALD는 45nm 이하 제품에서 임계적 의미가 있다. 즉, 45nm이하 제품에서는 CVD에 의해 배리어 메탈(900)을 정밀하게 형성하기 어렵다. 도전막(1000)은 W, Cu 또는 Al인 것을 포함할 수 있다.
도 8은 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 설명의 편의상, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법과 다른 부분을 위주로 설명한다.
도 8을 참조하면, 본 발명의 다른 실시예에 따른 반도체 장치의 제조 방법에서, 폴리머(700)를 제거하는 것은, 제1 공정조건으로 폴리머(700)의 일부를 제거하고, 제2 공정조건으로 제거되지 않은 폴리머(700)를 제거하는 것을 포함할 수 있다.
제1 공정조건은 수소 또는 질소 중 적어도 하나를 사용하는 조건이고, 제2 공정조건은 수소 또는 질소 중 적어도 하나를 사용하되, 제1 공정조건과 다른 조건이다. 예를 들어, 제1 공정조건은 수소를 이용한 식각을 수행하는 것이고, 제2 공정조건은 질소를 이용하거나 수소와 질소를 함께 이용하여 식각을 수행하는 것일 수 있다.
또한, 예를 들어, 제1 공정조건과 제2 공정조건은 동일한 가스를 사용하되, 서로 다른 공정기압 또는 공정온도일 수 있다.
도 9는 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 설명의 편의상, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법과 다른 부분을 위주로 설명한다.
도 9를 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법에서, 층간 절연막(500)을 형성하는 것과 층간 절연막(500)을 식각하는 것 사이에, 마스크 패턴(800)을 형성하는 것을 더 포함할 수 있다.
마스크 패턴(800)을 형성하는 것은, 마스크막(810), 캡핑막(820), BARC(bottom anti reflection coating)막(830) 및 포토레지스트 패턴(840)을 순차적으로 형성하는 것을 포함할 수 있다.
마스크막(810)은 층간 절연막(500) 상에 형성된다. 마스크막(810)은 ACL(amorphous carbon layer) 또는 SOH(spin-on hard mask) 등일 수 있다.
캡핑막(820)은 마스크막(810) 상에 형성된다. 캡핑막(820)은 SiON 또는 SiN 등일 수 있다. BARC막(830)은 캡핑막(820) 상에 형성된다.
포토레지스트 패턴(840)은 BARC막(830) 상에 형성된다. 포토레지스트 패턴(840)은 게이트 패턴(200) 영역 및 소오스/드레인(310, 320) 영역이 노출되도록 패터닝된다. 즉, 후속 공정을 통하여 공유 컨택홀이 형성되도록 패터닝된다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면들이다. 설명의 편의상, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법과 다른 부분을 위주로 설명한다.
도 10 및 도 11을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법에서, 층간 절연막(500)을 식각하는 것과 폴리머(700)를 제거하는 것 사이에, 마스크 패턴(800)을 에싱(ashing)하는 것을 더 포함할 수 있다.
공정순서 면에서, 층간 절연막(500)을 식각하고, 마스크 패턴(800)을 에싱한 후, 폴리머(700)를 제거하는 것이 효율적이다. 왜냐하면, 소오스/드레인(310, 320) 내에 형성된 실리사이드(260)가 노출된 후 에싱을 한다면, 실리사이드(260)가 산화될 수 있기 때문이다. 산화된 실리사이드(260)는 저항체로 작용할 수 있다. 마스크 패턴(800)을 에싱하는 것은, 층간 절연막(500)을 식각하는 것과 동일 챔버 내에서 인시츄(in-situ)로 수행하는 것을 포함할 수 있다. 인시츄 공정을 통하여, 불필요한 산화물 발생을 방지할 수 있다.
도 12 및 도 13은 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 도면이다. 설명의 편의상, 본 발명의 일 실시예에 따른 반도체 장치의 제조 방법과 다른 부분을 위주로 설명한다.
도 12 및 도 13을 참조하면, 본 발명의 또 다른 실시예에 따른 반도체 장치의 제조 방법에서, 컨택홀(1600)을 형성하고, 도전막(2000)을 채워서 컨택을 형성할 수 있다.
컨택홀(1600)은 소오스/드레인(310, 320)을 노출하도록 형성된다. 컨택홀(1600) 형성시 컨택홀(1600) 내에, 층간 절연막(500)을 식각하는 과정에서의 부산물인 폴리머가 생성될 수 있다. 폴리머는 수소 또는 질소를 이용한 식각을 수행하여 제거한다. 폴리머를 제거하는 것은, 제1 공정조건으로 폴리머의 일부를 제거하고, 제1 공정조건과 다른 제2 공정조건으로 제거되지 않은 폴리머를 제거하는 것을 포함할 수 있다.
배리어 메탈(1900)은, 식각 정지막(400)을 식각한 후, 컨택홀(1600)의 측벽 및 바닥면을 덮도록 형성된다. 배리어 메탈(1900)은 ALD에 의해 형성될 수 있다. 컨택홀(1600) 내에 도전막(2000)을 채워서 컨택을 형성할 수 있다.
도 14는 본 발명의 몇몇 실시예에 따른 반도체 장치를 포함하는 전자 시스템의 블록도이다.
도 14를 참조하면, 본 발명의 실시예에 따른 전자 시스템(2100)은 컨트롤러(2110), 입출력 장치(2120, I/O), 기억 장치(2130, memory device), 인터페이스(2140) 및 버스(2150, bus)를 포함할 수 있다. 컨트롤러(2110), 입출력 장치(2120), 기억 장치(2130) 및/또는 인터페이스(2140)는 버스(2150)를 통하여 서로 결합 될 수 있다. 버스(2150)는 데이터들이 이동되는 통로(path)에 해당한다.
컨트롤러(2110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 입출력 장치(2120)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 기억 장치(2130)는 데이터 및/또는 명령어 등을 저장할 수 있다. 인터페이스(2140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다. 인터페이스(2140)는 유선 또는 무선 형태일 수 있다. 예컨대, 인터페이스(2140)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 도시하지 않았지만, 전자 시스템(2100)은 컨트롤러(2110)의 동작을 향상시키기 위한 동작 메모리로서, 고속의 디램 및/또는 에스램 등을 더 포함할 수도 있다. 본 발명의 실시예들에 따른 핀 전계효과 트랜지스터는 기억 장치(2130) 내에 제공되거나, 컨트롤러(2110), 입출력 장치(2120, I/O) 등의 일부로 제공될 수 있다.
전자 시스템(2100)은 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 태블릿(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 전자 제품에 적용될 수 있다.
도 15 및 도 16은 본 발명의 몇몇 실시예들에 따른 반도체 장치를 적용할 수 있는 예시적인 반도체 시스템이다. 도 15는 태블릿 PC이고, 도 16은 노트북을 도시한 것이다. 본 발명의 실시예들에 따른 반도체 장치 중 적어도 하나는 태블릿 PC, 노트북 등에 사용될 수 있다. 본 발명의 몇몇 실시예들에 따른 반도체 장치는 예시하지 않는 다른 집적 회로 장치에도 적용될 수 있음은 당업자에게 자명하다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 200: 게이트 패턴
210: 게이트 절연막 220: 게이트 전극
230: 스페이서 240, 260: 실리사이드
310, 320: 소오스/드레인 400: 식각 정지막
500: 층간 절연막 600: 공유 컨택홀
700: 폴리머 800: 마스크 패턴
810: 마스크막 820: 캡핑막
830: BARC막 840: 포토레지스트 패턴
900, 1900: 배리어 메탈 1000, 2000: 도전막
1600: 컨택홀
210: 게이트 절연막 220: 게이트 전극
230: 스페이서 240, 260: 실리사이드
310, 320: 소오스/드레인 400: 식각 정지막
500: 층간 절연막 600: 공유 컨택홀
700: 폴리머 800: 마스크 패턴
810: 마스크막 820: 캡핑막
830: BARC막 840: 포토레지스트 패턴
900, 1900: 배리어 메탈 1000, 2000: 도전막
1600: 컨택홀
Claims (15)
- 기판 상에 게이트 패턴과, 상기 게이트 패턴 주변에 소오스/드레인을 형성하고,
상기 기판 상에, 상기 게이트 패턴 및 상기 소오스/드레인을 덮는 식각 정지막을 형성하고,
상기 식각 정지막 상에, 층간 절연막을 형성하고,
상기 층간 절연막을 식각하여, 상기 게이트 패턴과 상기 소오스/드레인을 노출하는 공유 컨택홀을 형성하되, 상기 층간 절연막의 식각 과정에서 상기 공유 컨택홀 내에 폴리머가 생성되고,
수소 또는 질소를 이용한 식각을 수행하여, 상기 폴리머를 제거하고,
상기 식각 정지막을 식각하는 것을 포함하는 반도체 장치의 제조 방법. - 제 1항에 있어서,
상기 폴리머를 제거하는 것은,
제1 공정조건으로 상기 폴리머의 일부를 제거하고,
상기 제1 공정조건과 다른 제2 공정조건으로 제거되지 않은 상기 폴리머를 제거하는 것을 포함하는 반도체 장치의 제조 방법. - 제 2항에 있어서,
상기 제1 공정조건은 수소 또는 질소 중 적어도 하나를 사용하는 조건이고,
상기 제2 공정조건은 수소 또는 질소 중 적어도 하나를 사용하되, 상기 제1 공정조건과 다른 조건인 것을 포함하는 반도체 장치의 제조 방법. - 제 2항에 있어서,
상기 제1 공정조건과 상기 제2 공정조건은 동일한 가스를 사용하되, 서로 다른 공정기압 또는 공정온도인 것을 포함하는 반도체 장치의 제조 방법. - 제 1항에 있어서,
상기 층간 절연막을 형성하는 것과 상기 층간 절연막을 식각하는 것 사이에, 마스크 패턴을 형성하는 것을 더 포함하는 반도체 장치의 제조 방법. - 제 5항에 있어서,
상기 층간 절연막을 식각하는 것과 상기 폴리머를 제거하는 것 사이에, 상기 마스크 패턴을 에싱(ashing)하는 것을 더 포함하는 반도체 장치의 제조 방법. - 제 6항에 있어서,
상기 마스크 패턴을 에싱하는 것은, 상기 층간 절연막을 식각하는 것과 동일 챔버 내에서 인시츄(in-situ)로 수행하는 것을 포함하는 반도체 장치의 제조 방법. - 제 6항에 있어서,
상기 식각 정지막을 식각한 후, 상기 공유 컨택홀의 측벽 및 바닥면과 상기 게이트 패턴의 측벽 및 상부를 덮는 배리어 메탈(barrier metal)을 형성하고, 상기 공유 컨택홀 내에 도전막을 채워서 공유 컨택을 형성하는 것을 더 포함하는 반도체 장치의 제조 방법. - 제 8항에 있어서,
상기 배리어 메탈은 Ti와 TiN의 적층막인 것을 포함하는 반도체 장치의 제조 방법. - 제 8항에 있어서,
상기 배리어 메탈은 ALD(atomic layer deposition)에 의해 형성되는 반도체 장치의 제조 방법. - 제 8항에 있어서,
상기 도전막은 W, Cu 또는 Al인 것을 포함하는 반도체 장치의 제조 방법. - 기판 상에 게이트 패턴과, 상기 게이트 패턴 주변에 소오스/드레인을 형성하고,
상기 기판 상에, 상기 게이트 패턴 및 상기 소오스/드레인을 덮는 식각 정지막을 형성하고,
상기 식각 정지막 상에, 층간 절연막을 형성하고,
상기 층간 절연막 상에, 마스크 패턴을 형성하고,
상기 층간 절연막을 식각하여, 상기 소오스/드레인을 노출하는 컨택홀을 형성하되, 상기 층간 절연막의 식각 과정에서 상기 컨택홀 내에 폴리머가 생성되고,
상기 마스크 패턴을 에싱하고,
수소 또는 질소를 이용한 식각을 수행하여, 상기 폴리머를 제거하고,
상기 식각 정지막을 식각하는 것을 포함하는 반도체 장치의 제조 방법. - 제 12항에 있어서,
상기 폴리머를 제거하는 것은,
제1 공정조건으로 상기 폴리머의 일부를 제거하고,
상기 제1 공정조건과 다른 제2 공정조건으로 제거되지 않은 상기 폴리머를 제거하는 것을 포함하는 반도체 장치의 제조 방법. - 제 12항에 있어서,
상기 식각 정지막을 식각한 후, 상기 컨택홀의 측벽 및 바닥면을 덮는 배리어 메탈(barrier metal)을 형성하고, 상기 컨택홀 내에 도전막을 채워서 컨택을 형성하는 것을 더 포함하는 반도체 장치의 제조 방법. - 제 14항에 있어서,
상기 배리어 메탈은 ALD에 의해 형성되는 반도체 장치의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120114268A KR20140047917A (ko) | 2012-10-15 | 2012-10-15 | 반도체 장치의 제조 방법 |
| US13/948,696 US20140103405A1 (en) | 2012-10-15 | 2013-07-23 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020120114268A KR20140047917A (ko) | 2012-10-15 | 2012-10-15 | 반도체 장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20140047917A true KR20140047917A (ko) | 2014-04-23 |
Family
ID=50474608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120114268A KR20140047917A (ko) | 2012-10-15 | 2012-10-15 | 반도체 장치의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20140103405A1 (ko) |
| KR (1) | KR20140047917A (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10439046B1 (en) | 2018-03-15 | 2019-10-08 | International Business Machines Corporation | Structure and method for improving access resistance in U-channel ETSOI |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5849639A (en) * | 1997-11-26 | 1998-12-15 | Lucent Technologies Inc. | Method for removing etching residues and contaminants |
| KR100327346B1 (ko) * | 1999-07-20 | 2002-03-06 | 윤종용 | 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법 |
| US6758223B1 (en) * | 2000-06-23 | 2004-07-06 | Infineon Technologies Ag | Plasma RIE polymer removal |
| US6797627B1 (en) * | 2001-12-05 | 2004-09-28 | Taiwan Semiconductor Manufacturing Company Ltd. | Dry-wet-dry solvent-free process after stop layer etch in dual damascene process |
| US7067235B2 (en) * | 2002-01-15 | 2006-06-27 | Ming Huan Tsai | Bi-layer photoresist dry development and reactive ion etch method |
| US7390755B1 (en) * | 2002-03-26 | 2008-06-24 | Novellus Systems, Inc. | Methods for post etch cleans |
| KR100680944B1 (ko) * | 2003-05-27 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US7253094B1 (en) * | 2003-12-22 | 2007-08-07 | Cypress Semiconductor Corp. | Methods for cleaning contact openings to reduce contact resistance |
| US7361605B2 (en) * | 2004-01-20 | 2008-04-22 | Mattson Technology, Inc. | System and method for removal of photoresist and residues following contact etch with a stop layer present |
| US20050245074A1 (en) * | 2004-04-29 | 2005-11-03 | Ping Jiang | In-situ etch-stop etch and ashing in association with damascene processing in forming semiconductor interconnect structures |
| KR100605942B1 (ko) * | 2004-07-16 | 2006-08-02 | 동부일렉트로닉스 주식회사 | 반도체 소자용 금속 배선의 후처리 방법 |
| US20060199370A1 (en) * | 2005-03-01 | 2006-09-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of in-situ ash strip to eliminate memory effect and reduce wafer damage |
| US7192878B2 (en) * | 2005-05-09 | 2007-03-20 | United Microelectronics Corp. | Method for removing post-etch residue from wafer surface |
| US20070269975A1 (en) * | 2006-05-18 | 2007-11-22 | Savas Stephen E | System and method for removal of photoresist and stop layer following contact dielectric etch |
| US7902066B2 (en) * | 2006-09-26 | 2011-03-08 | Chartered Semiconductor Manufacturing, Ltd. | Damascene contact structure for integrated circuits |
| US8354347B2 (en) * | 2007-12-11 | 2013-01-15 | Globalfoundries Singapore Pte. Ltd. | Method of forming high-k dielectric stop layer for contact hole opening |
| US20090293907A1 (en) * | 2008-05-28 | 2009-12-03 | Nancy Fung | Method of substrate polymer removal |
| JP2010245454A (ja) * | 2009-04-09 | 2010-10-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US8642473B2 (en) * | 2011-03-04 | 2014-02-04 | Applied Materials, Inc. | Methods for contact clean |
| US8592302B2 (en) * | 2011-11-30 | 2013-11-26 | GlobalFoundries, Inc. | Patterning method for fabrication of a semiconductor device |
-
2012
- 2012-10-15 KR KR1020120114268A patent/KR20140047917A/ko not_active Application Discontinuation
-
2013
- 2013-07-23 US US13/948,696 patent/US20140103405A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20140103405A1 (en) | 2014-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102150942B1 (ko) | 핀펫을 구비하는 반도체 장치 | |
| US10439033B2 (en) | Semiconductor devices | |
| US20170110547A1 (en) | Semiconductor devices and fabricating methods thereof | |
| US20170084721A1 (en) | Method for forming semiconductor device | |
| US9590073B2 (en) | Methods of fabricating semiconductor devices | |
| KR101876305B1 (ko) | 반도체 장치 및 그의 형성방법 | |
| US10056375B2 (en) | Semiconductor device and method for fabricating the same | |
| CN101685799B (zh) | 半导体装置及其制造方法 | |
| US9012281B2 (en) | Semiconductor device fabrication methods | |
| KR101692309B1 (ko) | 반도체 장치의 제조방법 | |
| KR20130123158A (ko) | 반도체 장치의 제조 방법 | |
| KR101932532B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20140047920A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20130009572A (ko) | 반도체 장치의 제조 방법 및 이에 의해 제조된 반도체 장치 | |
| KR20140094335A (ko) | 반도체 장치 및 그 제조 방법 | |
| US20200066856A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR20140032728A (ko) | 반도체 장치의 제조 방법 | |
| US10937856B2 (en) | Method of manufacturing a semiconductor device | |
| KR102172712B1 (ko) | 반도체 장치의 제조 방법 및 그 제조 방법에 의해 제조된 반도체 장치 | |
| KR102280238B1 (ko) | 반도체 소자 제조 방법 | |
| KR20140047917A (ko) | 반도체 장치의 제조 방법 | |
| KR102106259B1 (ko) | 반도체 장치의 트렌치 형성 방법 | |
| KR20140072358A (ko) | 반도체 장치의 제조방법 | |
| KR20140071031A (ko) | 반도체 장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |