KR20140003227A - The printed circuit board and the method for manufacturing the same - Google Patents

The printed circuit board and the method for manufacturing the same Download PDF

Info

Publication number
KR20140003227A
KR20140003227A KR1020120071255A KR20120071255A KR20140003227A KR 20140003227 A KR20140003227 A KR 20140003227A KR 1020120071255 A KR1020120071255 A KR 1020120071255A KR 20120071255 A KR20120071255 A KR 20120071255A KR 20140003227 A KR20140003227 A KR 20140003227A
Authority
KR
South Korea
Prior art keywords
insulating layer
electronic device
opening
circuit board
printed circuit
Prior art date
Application number
KR1020120071255A
Other languages
Korean (ko)
Inventor
김남희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120071255A priority Critical patent/KR20140003227A/en
Publication of KR20140003227A publication Critical patent/KR20140003227A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

An embodiment of the present invention provides a printed circuit board including: a core insulating layer which includes an internal circuit pattern on the upper or lower side; an electronic device which is formed on the core insulating layer; an upper insulating layer which is formed to have an electric device and an opening part which opens the electronic device on the core insulating layer; a protective layer which is formed to open the opening part on the upper insulating layer; and an external circuit pattern which is formed on the protective layer. Therefore, non-adhesion by a cavity gap which is caused when mounting the electronic device is prevented by stacking the insulating layer which forms a cavity after mounting the electronic device first in an embedded printed circuit board which embeds the electronic device.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}[0001] The present invention relates to a printed circuit board and a method of manufacturing the same,

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다. The present invention relates to a printed circuit board and a method of manufacturing the same.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다. A printed circuit board (PCB) is formed by printing a circuit line pattern on a electrically insulating substrate with a conductive material such as copper, and refers to a board immediately before mounting an electronic component. In other words, a circuit board on which a mounting position of each component is determined and a circuit pattern connecting the components is printed on the surface of the flat plate to fix the various kinds of electronic devices densely on the flat plate.

최근에는 각 부품을 인쇄회로기판 내에 매립하여 실장하는 임베디드(embedded) 인쇄회로기판이 제공되고 있다. Recently, an embedded printed circuit board has been provided in which each component is embedded in a printed circuit board to be mounted.

도 1은 일반적인 임베디드 인쇄회로기판을 도시한 것이다.Figure 1 shows a typical embedded printed circuit board.

도 1을 참고하면, 일반적인 임베디드 인쇄회로기판(1)은 복수의 절연층(10, 20) 내에 형성되며, 절연층(10, 20)의 상하부에 회로 패턴이 형성되어 있다. 또한 절연층(10, 20)에 전자 소자를 매립하기 위한 캐비티(25)가 형성되어 있다.Referring to FIG. 1, a general embedded printed circuit board 1 is formed in a plurality of insulating layers 10 and 20, and circuit patterns are formed on upper and lower portions of the insulating layers 10 and 20. In addition, the cavity 25 for embedding the electronic element in the insulating layers 10 and 20 is formed.

상기 캐비티(25) 바닥면에는 전자 소자와의 전기적인 연결을 위한 패드(27)가 형성되어 있으며, 패드(27) 사이를 절연하기 위한 캐비티 절연층(26)이 형성되어 있다.A pad 27 is formed on the bottom surface of the cavity 25 to electrically connect the electronic device, and a cavity insulating layer 26 is formed to insulate the pads 27 from each other.

이러한 종래의 임베디드 인쇄회로기판(1)의 경우, 캐비티(25)가 형성된 상태로 판매되어 다양한 전자 소자를 실장하게 된다. In the case of the conventional embedded printed circuit board 1, the cavity 25 is sold in a state in which a variety of electronic devices are mounted.

그러나 캐비티(25) 형성 후 전자 소자를 실장하는 경우, 캐비티(25)의 단차에 의해 단자(27)와 전자 소자 사이의 솔더링이 원활하게 일어나지 않아 신뢰성이 문제된다.However, when the electronic device is mounted after the cavity 25 is formed, soldering between the terminal 27 and the electronic device does not occur smoothly due to the step of the cavity 25, and thus reliability is a problem.

실시예는 전자 소자와 인쇄회로기판을 접착 시에 신뢰성이 확보되는 임베디드 인쇄회로기판의 제조 방법을 제공한다.The embodiment provides a method of manufacturing an embedded printed circuit board which ensures reliability when bonding an electronic device and a printed circuit board.

실시예는 상면 또는 하면에 내부 회로패턴을 포함하는 코어 절연층, 상기 코어 절연층 위에 형성되는 전자 소자, 상기 코어 절연층 위에 상기 전자 소자를 개방하는 개구부를 가지며 형성되는 상부 절연층, 상기 상부 절연층 위에 상기 개구부를 개방하며 형성되는 보호층, 그리고 상기 보호층 위에 형성되는 외부 회로패턴을 포함하는 인쇄회로기판을 제공한다.An embodiment may include a core insulating layer including an internal circuit pattern on an upper surface or a lower surface, an electronic device formed on the core insulating layer, and an upper insulating layer formed on the core insulating layer and having an opening to open the electronic device. Provided is a printed circuit board including a protective layer formed by opening the opening on a layer, and an external circuit pattern formed on the protective layer.

한편, 실시예는 상면 또는 하면에 내부 회로패턴이 형성되어 있으며 코어 절연층을 형성하는 단계, 상기 내부 회로패턴의 일부와 전자 소자를 접착하는 단계, 상기 코어 절연층 위에 상기 전자 소자를 개방하는 개구부를 가지는 제2 절연층을 형성하는 단계, 상기 제2 절연층 위에 상기 개구부를 덮는 보호층을 형성하는 단계, 상기 보호층 위에 외부 회로패턴을 형성하는 단계, 그리고 상기 개구부를 개방하도록 상기 보호층의 일부를 제거하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다. On the other hand, the embodiment has an internal circuit pattern is formed on the upper surface or the lower surface, forming a core insulating layer, bonding a portion of the internal circuit pattern and the electronic device, the opening for opening the electronic device on the core insulating layer Forming a second insulating layer having a thickness, forming a protective layer covering the opening on the second insulating layer, forming an external circuit pattern on the protective layer, and opening the opening. It provides a method of manufacturing a printed circuit board comprising the step of removing a portion.

본 발명에 따르면, 상기 전자 소자를 매립하는 임베디드 인쇄회로기판에서 전자 소자를 먼저 실장한 뒤 캐비티를 형성하는 절연층을 적층함으로써 전자 소자의 실장 시에 캐비티 단차에 의한 미접착을 방지할 수 있다. 또한, 전자 소자 실장 이후에 공정에서 전자 소자를 보호하기 위한 절연층을 형성함으로써 소자 신뢰성을 확보할 수 있다.According to the present invention, in the embedded printed circuit board which embeds the electronic device, by mounting the electronic device first and then stacking the insulating layer forming the cavity, it is possible to prevent the unbonded by the cavity step when mounting the electronic device. In addition, device reliability may be secured by forming an insulating layer for protecting the electronic device in the process after the electronic device is mounted.

도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 8은 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.1 is a cross-sectional view of a printed circuit board according to the prior art.
2 is a cross-sectional view of a printed circuit board according to an exemplary embodiment of the present invention.
3 to 8 are cross-sectional views illustrating a method for manufacturing the printed circuit board of FIG. 2.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification, when a part is said to "include" a certain component, it means that it can further include other components, without excluding other components unless specifically stated otherwise.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.In order to clearly illustrate the present invention in the drawings, thicknesses are enlarged in order to clearly illustrate various layers and regions, and parts not related to the description are omitted, and like parts are denoted by similar reference numerals throughout the specification .

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.Whenever a portion of a layer, film, region, plate, or the like is referred to as being "on" another portion, it includes not only the case where it is "directly on" another portion, but also the case where there is another portion in between. Conversely, when a part is "directly over" another part, it means that there is no other part in the middle.

본 발명은 전자 소자(200)를 매립 실장하는 임베디드 인쇄회로기판에 있어서, 캐비티의 단차와 관계 없이 전자 소자(200)를 실장할 수 있는 인쇄회로기판을 제시한다.The present invention provides a printed circuit board in which the electronic device 200 may be mounted in an embedded printed circuit board in which the electronic device 200 is embedded.

이하에서는 도 2 내지 도 8을 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다. Hereinafter, a printed circuit board according to an exemplary embodiment of the present invention will be described with reference to FIGS. 2 to 8.

도 2는 본 발명의 실시예에 따른 인쇄회로기판의 단면도이다.2 is a cross-sectional view of a printed circuit board according to an embodiment of the present invention.

도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 제1 절연층(110), 상기 제1 절연층(110) 위/아래에 형성되는 내부 회로패턴(120, 121), 상기 제1 절연층(110)의 상하부에 형성되어 있는 제2 및 제3 절연층(140, 150), 제2 및 제3 절연층(140, 150) 위에 형성되어 있는 외부 회로패턴(170, 171)을 포함하며, 인쇄회로기판(100) 내에 매립되어 있는 복수의 전자 소자(200)를 포함한다.Referring to FIG. 2, the printed circuit board 100 according to the present invention may include a first insulating layer 110, internal circuit patterns 120 and 121 formed on and under the first insulating layer 110, and the first insulating layer 110. 1 and the external circuit patterns 170 and 171 formed on the second and third insulating layers 140 and 150 and the second and third insulating layers 140 and 150 formed on upper and lower portions of the insulating layer 110. And a plurality of electronic devices 200 embedded in the printed circuit board 100.

상기 제 1 내지 제3 절연층(110, 140, 150)는 절연 플레이트를 형성하며, 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.The first to third insulating layers 110, 140, and 150 form an insulating plate, and may be a thermosetting or thermoplastic polymer substrate, a ceramic substrate, an organic-inorganic composite material substrate, or a glass fiber impregnated substrate. When included, it may include an epoxy-based insulating resin, alternatively, may include a polyimide-based resin.

상기 제 1 내지 제3 절연층(110, 140, 150)는 서로 다른 물질로 형성될 수 있으며, 일예로 제1 절연층(110)은 유리 섬유를 포함하는 함침 기판이고 제2 및 제3 절연층(140, 150)은 수지만으로 형성되어 있는 절연시트일 수 있다.The first to third insulating layers 110, 140, and 150 may be formed of different materials. For example, the first insulating layer 110 may be an impregnating substrate including glass fibers, and second and third insulating layers. 140 and 150 may be an insulating sheet formed of only resin.

상기 제1 절연층(110)은 중심 절연층으로서, 제2 및 제3 절연층(140, 150)보다 두꺼울 수 있다.The first insulating layer 110 is a central insulating layer and may be thicker than the second and third insulating layers 140 and 150.

제1 절연층(110)과 상하부의 내부 회로패턴(120, 121)은 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금인 전도성 물질로 형성될 수 있으며, CCL(Copper clad laminate)을 이루는 동박층으로부터 형성될 수 있다.The first insulating layer 110 and the upper and lower inner circuit patterns 120 and 121 may be formed of a conductive material that is an alloy including at least one of aluminum, copper, silver, platinum, nickel, or palladium, and a copper clad It can be formed from a copper foil layer forming a laminate.

상기 제1 절연층(110)은 상하부의 내부 회로패턴(120, 121)을 전기적으로 연결하는 비아(125)를 포함할 수 있다.The first insulating layer 110 may include vias 125 that electrically connect the upper and lower inner circuit patterns 120 and 121.

상기 비아(125)는 제1 절연층(110)의 비아홀을 전부 매우며 형성될 수 있으나, 이와 달리 비아홀의 표면을 따라 형성될 수 있다.The via 125 may be formed to completely fill the via hole of the first insulating layer 110, but may be formed along the surface of the via hole.

도 2에서는 제1 절연층(110) 상부의 내부 회로패턴(120, 121)을 단일층으로 도시하였으나, 이와 달리 씨드층 및 상기 비아(125)로부터 연장되어 상기 씨드층 위에 형성되는 금속층의 2층으로 형성될 수도 있다. In FIG. 2, the internal circuit patterns 120 and 121 of the upper portion of the first insulating layer 110 are illustrated as a single layer. However, two layers of the metal layer extending from the seed layer and the via 125 and formed on the seed layer. It may be formed as.

상기 제2 절연층(140)은 전자 소자(200)를 실장하기 위한 개구부(145)를 포함한다.The second insulating layer 140 includes an opening 145 for mounting the electronic device 200.

상기 개구부(145)는 전자 소자(200)의 면적보다 큰 면적을 가지며, 전자 소자(200)의 외부로부터 이격되어 형성된다.The opening 145 has an area larger than that of the electronic device 200 and is spaced apart from the outside of the electronic device 200.

상기 제2 및 제3 절연층(140, 150)의 상부에는 외부 회로패턴(170, 171)이 형성되어 있다.External circuit patterns 170 and 171 are formed on the second and third insulating layers 140 and 150.

상기 제2 및 제3 절연층(140, 150) 내에 상기 외부 회로패턴(170, 171)과 상기 내부 회로패턴(120, 121)을 전기적으로 연결하는 비아(175)가 형성될 수 있다.Vias 175 may be formed in the second and third insulating layers 140 and 150 to electrically connect the external circuit patterns 170 and 171 and the internal circuit patterns 120 and 121.

상기 비아가 형성되는 경우, 외부 회로패턴은 내부 회로패턴(120, 121)과 같이 복수의 층으로 형성될 수 있다.When the via is formed, the external circuit pattern may be formed of a plurality of layers like the internal circuit patterns 120 and 121.

상기 제2 및 제3 절연층(140, 150)은 동일한 두께를 가질 수 있으며, 전자 소자(200)의 두께보다 커 제2 절연층(140) 외부로 상기 전자 소자(200)가 노출되지 않는다.The second and third insulating layers 140 and 150 may have the same thickness and are larger than the thickness of the electronic device 200 so that the electronic device 200 is not exposed to the outside of the second insulating layer 140.

상기 제2 절연층(140)의 개구부(145) 내의 제1 절연층(110) 위에 전자 소자(200)가 실장되어 있다.The electronic device 200 is mounted on the first insulating layer 110 in the opening 145 of the second insulating layer 140.

상기 내부 회로패턴(121) 중 일부는 상기 전자 소자(200)의 단자와 연결되어 있는 패드일 수 있다. 상기 전자 소자(200)의 단자와 상기 패드는 솔더(130)를 통해 전기적으로 접촉되어 있다. 상기 솔더(130)는 상기 전자 소자(200)의 측면을 따라 소정 높이까지 형성되어 있다. Some of the internal circuit patterns 121 may be pads connected to terminals of the electronic device 200. The terminal of the electronic device 200 and the pad are in electrical contact with the solder 130. The solder 130 is formed to a predetermined height along the side surface of the electronic device 200.

상기 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어 저항(Resistor), 인덕터(Inductor) 또는 커패시터(Capacitor) 일 수 있다. 상기 전자 소자(200)의 양 단에는 외부로부터 전류 또는 전압을 공급받는 단자가 형성되어 있다.The electronic device 200 may be a passive device. For example, the electronic device 200 may be a resistor, an inductor, or a capacitor. Terminals for receiving current or voltage from the outside are formed at both ends of the electronic device 200.

외부 회로패턴(170, 171) 중 비아(175)와 연결되는 패드는 제2 및 제3 절연층(140, 150)의 상면으로 확장되어 있을 수 있다.The pads connected to the vias 175 of the external circuit patterns 170 and 171 may extend to upper surfaces of the second and third insulating layers 140 and 150.

한편, 상기 제2 절연층(140) 위에 보호층(160)이 형성되어 있다.The protective layer 160 is formed on the second insulating layer 140.

상기 보호층(160)은 제2 절연층(140)보다 얇은 두께를 가지는 절연층으로 형성된다.The protective layer 160 is formed of an insulating layer having a thickness thinner than that of the second insulating layer 140.

상기 보호층(160)은 에폭시 수지 등의 절연 수지로 형성될 수 있으며, 유리 섬유가 포함되지 않고, 수지와 필러만으로 이루어질 수 있다.The protective layer 160 may be formed of an insulating resin such as an epoxy resin, and may not include glass fiber, and may be formed of only a resin and a filler.

상기 보호층(160)은 개구부(145)를 개방하며 형성되며, 상기 보호층(160) 위로 제2 절연층(140) 위의 외부 회로패턴(170, 171)이 형성되며, 상기 비아(175)는 상기 보호층(160)과 제2 절연층(140)을 연속적으로 관통하며 형성되어 있다.The passivation layer 160 is formed by opening the opening 145, and external circuit patterns 170 and 171 on the second insulating layer 140 are formed on the passivation layer 160, and the via 175 is formed. Is formed through the protective layer 160 and the second insulating layer 140 continuously.

상기 외부 회로패턴(170, 171)을 덮으며 커버레이(도시하지 않음)가 더 형성될 수 있다. 상기 커버레이는 드라이 필름이나 일반적인 솔더 레지스트로 형성할 수 있다.A coverlay (not shown) may be further formed to cover the external circuit patterns 170 and 171. The coverlay may be formed of a dry film or a general solder resist.

이하에서는 도 3 내지 도 8을 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.Hereinafter, a method of manufacturing the printed circuit board 100 of FIG. 2 will be described with reference to FIGS. 3 to 8.

도 3 내지 도 8은 본 발명의 일 실시예에 따른 인쇄회로기판(100)을 제조하기 위한 방법을 나타내는 단면도이다.3 to 8 are cross-sectional views illustrating a method for manufacturing a printed circuit board 100 according to an embodiment of the present invention.

먼저, 도 3과 같이 코어 기판을 준비한다.First, a core substrate is prepared as shown in FIG. 3.

상기 코어 기판은 상기 제1 절연층(110) 및 내부 회로패턴(120, 121)이 형성되어 있으며, 상기 제1 절연층(110) 및 내부 회로패턴(120, 121)은 CCL(Cupper claded laminate)로부터 식각 및 도금을 이용하여 형성할 수 있다.The core substrate has the first insulating layer 110 and the internal circuit patterns 120 and 121 formed thereon, and the first insulating layer 110 and the internal circuit patterns 120 and 121 have a cupper clad laminate (CCL). Can be formed by etching and plating.

이때, 상기 코어 기판은 제1 절연층(110) 상하부의 내부 회로패턴을 전기적으로 연결하는 비아(125)를 포함할 수 있으며, 상기 비아(125)는 상부의 내부 회로패턴(120, 121)과 동시에 형성될 수 있다. In this case, the core substrate may include vias 125 that electrically connect the internal circuit patterns of upper and lower portions of the first insulating layer 110, and the vias 125 may include internal circuit patterns 120 and 121 formed thereon. Can be formed at the same time.

즉, 제1 절연층(110)의 상부에 형성되는 동박층을 얇게 식각한 뒤 상기 제1 절연층(110)과 동박층에 비아홀을 형성하고, 상기 하부의 동박층과 상부의 동박층을 씨드로 비아홀을 매립하는 도금을 진행하여 상부의 동박층 위까지 도금을 진행한다. 다음으로 상기 제1 절연층(110)의 상하부의 동박층을 패터닝하여 내부 회로패턴(120, 121)을 형성하면 하부의 내부 회로패턴(121)은 단일층으로 형성되고, 상부의 내부 회로패턴(120)은 복수의 층으로 형성된다. That is, after thinly etching the copper foil layer formed on the upper portion of the first insulating layer 110, a via hole is formed in the first insulating layer 110 and the copper foil layer, and the lower copper foil layer and the upper copper foil layer are seeded. The plating is performed to fill the via hole with the copper foil layer. Next, when the upper and lower copper foil layers of the first insulating layer 110 are patterned to form the inner circuit patterns 120 and 121, the lower inner circuit patterns 121 are formed in a single layer, and the upper inner circuit patterns ( 120 is formed of a plurality of layers.

다음으로 도 4와 같이 내부 회로패턴(120, 121) 중 패드 위에 전자 소자(200)를 실장한다.Next, as shown in FIG. 4, the electronic device 200 is mounted on a pad of the internal circuit patterns 120 and 121.

즉, 내부 회로패턴(120, 121) 중 패드 위에 솔더 페이스트를 도포한 뒤 상기 전자 소자(200)의 단자와 패드를 열과 압력을 가하여 부착한다.That is, after solder paste is applied on the pads of the internal circuit patterns 120 and 121, the terminals and the pads of the electronic device 200 are applied by applying heat and pressure.

상기 전자 소자(200)는 수동 소자일 수 있으며, 예를 들어, 저항, 인덕터 또는 캐패시터일 수 있다.The electronic device 200 may be a passive device, for example, a resistor, an inductor, or a capacitor.

다음으로, 도 5와 같이 제1 절연층(110)의 상부 및 하부에 제2 및 제3 절연층(140, 150)을 부착한다.Next, as shown in FIG. 5, the second and third insulating layers 140 and 150 are attached to the upper and lower portions of the first insulating layer 110.

이때, 상기 제1 절연층(110)의 상부에 형성되는 제2 절연층(140)은 상기 전자 소자(200)를 개방하는 개구부(145)를 갖도록 형성되어 있다.In this case, the second insulating layer 140 formed on the first insulating layer 110 is formed to have an opening 145 for opening the electronic device 200.

이러한 제2 및 제3 절연층(140, 150)을 적층 후 열 및 압력을 가하면 절연 플레이트가 형성된다. When the second and third insulating layers 140 and 150 are laminated, heat and pressure are applied to form an insulating plate.

다음으로, 도 6과 같이 제2 절연층(140)의 상면에 FCCL(Flexible CCL)을 부착하고, 제3 절연층(150)의 상면에 동박층(166)을 부착한다.Next, as shown in FIG. 6, the FCCL (Flexible CCL) is attached to the upper surface of the second insulating layer 140, and the copper foil layer 166 is attached to the upper surface of the third insulating layer 150.

상기 FCCL은 상기 제2 절연층(140) 위에 보호층(160) 및 보호층(160) 위에 동박층(165)으로 구성된다. 상기 보호층(160)은 필러와 에폭시 수지를 혼합하여 형성되는 접착 절연재일 수 있다.The FCCL includes a protective layer 160 on the second insulating layer 140 and a copper foil layer 165 on the protective layer 160. The protective layer 160 may be an adhesive insulating material formed by mixing a filler and an epoxy resin.

이때, 상기 제3 절연층(150)의 동박층(166)은 제3 절연층(150)과 일체화되어 동시에 형성될 수 있으며, 이와 달리 별도의 공정으로 형성될 수 있다.In this case, the copper foil layer 166 of the third insulating layer 150 may be integrally formed with the third insulating layer 150 and formed at the same time. Alternatively, the copper foil layer 166 may be formed by a separate process.

상기 제2 절연층(140)의 두께는 상기 전자 소자(200)의 높이보다 크므로 제2 절연층(140) 위로 상기 전자 소자(200)가 돌출되지 않는다.Since the thickness of the second insulating layer 140 is greater than the height of the electronic device 200, the electronic device 200 does not protrude above the second insulating layer 140.

다음으로 도 7과 같이 제2 및 제3 절연층(140, 150) 위의 동박층(165, 166)을 각각 식각하여 외부 회로패턴(170, 171)을 형성한다.Next, as shown in FIG. 7, the copper foil layers 165 and 166 on the second and third insulating layers 140 and 150 are etched to form external circuit patterns 170 and 171, respectively.

이때, 상기 외부 회로패턴(170, 171)을 형성하는 공정은 내부 회로패턴(120, 121)을 형성하는 공정과 동일할 수 있으며, 외부 회로패턴(170, 171)과 내부 회로패턴(120, 121)을 전기적으로 연결하는 비아(175) 또한 제1 절연층(110) 내의 비아(125)와 동일한 공정으로 형성될 수 있다.In this case, the process of forming the external circuit patterns 170 and 171 may be the same as the process of forming the internal circuit patterns 120 and 121, and the external circuit patterns 170 and 171 and the internal circuit patterns 120 and 121. ) May be formed by the same process as the via 125 in the first insulating layer 110.

다만, 상기 제2 절연층(140) 내에 비아(175)를 형성하는 경우, 상기 제2 절연층(140)과 보호층(160)을 동시에 개방하는 비아홀은 레이저 드릴링을 통하여 형성될 수 있으며, 이와 달리 기계적인 펀칭 또는 드릴링을 통하여 형성될 수도 있다.However, when the via 175 is formed in the second insulating layer 140, a via hole for simultaneously opening the second insulating layer 140 and the protective layer 160 may be formed through laser drilling. It may alternatively be formed through mechanical punching or drilling.

다음으로, 상기 제2 절연층(140)의 개구부(145)를 덮는 보호층(160)의 일부를 레이저를 이용하여 제거하여 도 8의 인쇄회로기판을 완성한다.Next, a part of the protective layer 160 covering the opening 145 of the second insulating layer 140 is removed using a laser to complete the printed circuit board of FIG. 8.

이때, 상기 제2 절연층(140) 및 보호층(160)의 개구부(145)의 면적이 동일하도록 형성할 수 있다.In this case, the areas of the openings 145 of the second insulating layer 140 and the protective layer 160 may be the same.

이와 같이 상기 전자 소자(200)를 매립하는 임베디드 인쇄회로기판(100)에서 전자 소자(200)를 실장한 뒤 캐비티를 가지는 절연층을 형성함으로써 캐비티의 단차에 의해 전자 소자의 솔더링이 불완전하게 진행되는 것을 방지할 수 있다.As such, the soldering of the electronic device is incompletely progressed due to the step difference of the cavity by mounting the electronic device 200 in the embedded printed circuit board 100 filling the electronic device 200 and forming an insulating layer having a cavity. Can be prevented.

또한, 전자 소자(200) 위에 보호층(160)을 형성한 뒤 패터닝을 수행함으로써 식각액 등에 의한 전자 소자의 손상을 방지할 수 있다.In addition, since the protective layer 160 is formed on the electronic device 200, patterning may be performed to prevent damage to the electronic device due to an etchant.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

인쇄회로기판 100
절연층 110, 140, 150
내부 회로패턴 120, 121
보호층 160
전자 소자 200The printed circuit board 100
Insulation layer 110, 140, 150
Internal circuit pattern 120, 121
Passivation layer 160
Electronic device 200

Claims (15)

상면 또는 하면에 내부 회로패턴을 포함하는 코어 절연층,
상기 코어 절연층 위에 형성되는 전자 소자,
상기 코어 절연층 위에 상기 전자 소자를 개방하는 개구부를 가지며 형성되는 상부 절연층,
상기 상부 절연층 위에 상기 개구부를 개방하며 형성되는 보호층, 그리고
상기 보호층 위에 형성되는 외부 회로패턴
을 포함하는
인쇄회로기판.A core insulating layer including an internal circuit pattern on an upper surface or a lower surface,
An electronic device formed on the core insulating layer,
An upper insulating layer formed on the core insulating layer and having an opening for opening the electronic element;
A protective layer formed by opening the opening on the upper insulating layer, and
External circuit pattern formed on the protective layer
Containing
Printed circuit board. 제1항에 있어서,
상기 전자 소자는 상기 개구부의 바닥면에 형성되어 있는 상기 내부 회로패턴과 솔더를 통해 부착되어 있는 인쇄회로기판.The method of claim 1,
The electronic device is attached to the internal circuit pattern formed on the bottom surface of the opening through the solder. 제1항에 있어서,
상기 상부 절연층은 상기 전자 소자보다 돌출되어 있는 인쇄회로기판.The method of claim 1,
The upper insulating layer protrudes from the electronic device. 제1항에 있어서,
상기 보호층과 상기 상부 절연층은 동일한 면적의 상기 개구부를 포함하는 인쇄회로기판. The method of claim 1,
The protective layer and the upper insulating layer includes the opening of the same area. 제1항에 있어서,
상기 인쇄회로기판은 상기 보호층과 상기 상부 절연층을 동시에 관통하는 비아를 포함하는 인쇄회로기판.The method of claim 1,
The printed circuit board includes a via that passes through the protective layer and the upper insulating layer at the same time. 제1항에 있어서,
상기 개구부는 상기 전자 소자의 면적보다 큰 면적을 가지는 인쇄회로기판.The method of claim 1,
The opening has a larger area than the area of the electronic device. 제1항에 있어서,
상기 보호층은 필러가 함침된 수지재를 포함하는 인쇄회로기판.The method of claim 1,
The protective layer is a printed circuit board comprising a resin material impregnated with a filler. 제7항에 있어서,
상기 보호층은 상기 상부 절연층보다 얇은 두께를 가지는 인쇄회로기판.The method of claim 7, wherein
The protective layer has a thickness thinner than the upper insulating layer. 상면 또는 하면에 내부 회로패턴을 포함하는 코어 절연층을 형성하는 단계,
상기 내부 회로패턴의 일부와 전자 소자를 접착하는 단계,
상기 코어 절연층 위에 상기 전자 소자를 개방하는 개구부를 가지는 상부 절연층을 형성하는 단계,
상기 상부 절연층 위에 상기 개구부를 덮는 보호층을 형성하는 단계,
상기 보호층 위에 외부 회로패턴을 형성하는 단계, 그리고
상기 개구부를 개방하도록 상기 보호층의 일부를 제거하는 단계
를 포함하는 인쇄회로기판의 제조 방법. Forming a core insulating layer including an internal circuit pattern on an upper surface or a lower surface thereof,
Bonding a portion of the internal circuit pattern to an electronic element;
Forming an upper insulating layer on the core insulating layer, the upper insulating layer having an opening that opens the electronic device;
Forming a protective layer covering the opening on the upper insulating layer;
Forming an external circuit pattern on the protective layer, and
Removing a portion of the protective layer to open the opening
And a step of forming the printed circuit board. 제9항에 있어서,
상기 전자 소자를 접착하는 단계는
상기 내부 회로패턴과 상기 전자 소자의 단자를 솔더링하여 부착하는 인쇄회로기판의 제조 방법.10. The method of claim 9,
Bonding the electronic device is
And manufacturing the printed circuit board by soldering the internal circuit pattern and the terminals of the electronic device. 제9항에 있어서,
상기 상부 절연층은 상기 전자 소자보다 돌출되도록 형성하는 인쇄회로기판의 제조 방법.10. The method of claim 9,
And the upper insulating layer is formed to protrude from the electronic device. 제9항에 있어서,
상기 외부 회로패턴을 형성하는 단계는
상기 보호층과 상기 상부 절연층을 동시에 관통하는 비아를 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.10. The method of claim 9,
The step of forming the external circuit pattern
And forming a via through the protective layer and the upper insulating layer at the same time. 제9항에 있어서,
상기 개구부는 상기 전자 소자의 면적보다 큰 면적을 갖도록 형성하는 인쇄회로기판의 제조 방법.10. The method of claim 9,
And the opening is formed to have an area larger than that of the electronic device. 제9항에 있어서,
상기 보호층을 형성하는 단계는 필러가 함침된 수지재를 상기 상부 절연층의 상기 개구부를 덮도록 형성하는 인쇄회로기판의 제조 방법.10. The method of claim 9,
The forming of the protective layer may include forming a resin material impregnated with a filler to cover the opening of the upper insulating layer. 제14항에 있어서,
상기 보호층을 상기 상부 절연층보다 얇은 두께를 갖도록 형성하는 인쇄회로기판의 제조 방법.15. The method of claim 14,
And forming the protective layer to have a thickness thinner than that of the upper insulating layer.
KR1020120071255A 2012-06-29 2012-06-29 The printed circuit board and the method for manufacturing the same KR20140003227A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120071255A KR20140003227A (en) 2012-06-29 2012-06-29 The printed circuit board and the method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120071255A KR20140003227A (en) 2012-06-29 2012-06-29 The printed circuit board and the method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR20140003227A true KR20140003227A (en) 2014-01-09

Family

ID=50139882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120071255A KR20140003227A (en) 2012-06-29 2012-06-29 The printed circuit board and the method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR20140003227A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190056126A (en) * 2017-11-16 2019-05-24 삼성전기주식회사 Printed circuit board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190056126A (en) * 2017-11-16 2019-05-24 삼성전기주식회사 Printed circuit board

Similar Documents

Publication Publication Date Title
KR101283821B1 (en) The method for manufacturing the printed circuit board
KR101241544B1 (en) The printed circuit board and the method for manufacturing the same
JPWO2010007704A1 (en) Flex-rigid wiring board and electronic device
KR101438915B1 (en) The printed circuit board and the method for manufacturing the same
KR20160099934A (en) Rigid-flexible printed circuit board and method for manufacturing the same
KR101326999B1 (en) The printed circuit board and the method for manufacturing the same
KR101905879B1 (en) The printed circuit board and the method for manufacturing the same
KR101701380B1 (en) Device embedded flexible printed circuit board and manufacturing method thereof
KR101417264B1 (en) The printed circuit board and the method for manufacturing the same
KR20150062056A (en) Electronic components embedded substrate and method for manufacturing thereof
KR101946989B1 (en) The printed circuit board and the method for manufacturing the same
JP4863076B2 (en) Wiring board and manufacturing method thereof
KR101154739B1 (en) The printed circuit board and the method for manufacturing the same
KR20140003227A (en) The printed circuit board and the method for manufacturing the same
JP4899409B2 (en) Multilayer printed wiring board and manufacturing method thereof
KR101305570B1 (en) Fabricating method of printed circuit board
KR101154588B1 (en) The printed circuit board and the method for manufacturing the same
KR101449022B1 (en) Printed circuit board and method for manufacturing thereof
KR101543031B1 (en) Printed circuit board and method for manufacturing the same
KR101199167B1 (en) Printed circuit board and method for manufacturing the same
KR101241699B1 (en) The printed circuit board and the method for manufacturing the same
JP2016207763A (en) Component build-in wiring board and manufacturing method therefor
JP5859678B1 (en) Method for manufacturing printed wiring board
KR101154742B1 (en) Printed circuit board and method for manufacturing the same
KR20130120098A (en) The printed circuit board and the method for manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination