JP5859678B1 - Method for manufacturing printed wiring board - Google Patents
Method for manufacturing printed wiring board Download PDFInfo
- Publication number
- JP5859678B1 JP5859678B1 JP2014550556A JP2014550556A JP5859678B1 JP 5859678 B1 JP5859678 B1 JP 5859678B1 JP 2014550556 A JP2014550556 A JP 2014550556A JP 2014550556 A JP2014550556 A JP 2014550556A JP 5859678 B1 JP5859678 B1 JP 5859678B1
- Authority
- JP
- Japan
- Prior art keywords
- circuit pattern
- printed wiring
- layer circuit
- wiring board
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
電子部品を実装するプリント配線基板（１）であって、絶縁体（１７）、並びに前記絶縁体内に埋設された少なくとも１つの内層回路パターン（１２）及び前記絶縁体の表裏面に形成された外層回路パターン（１３、１６）を備える積層体（１８）と、前記積層体の側面において、前記電子部品の実装面とは反対側に形成された前記外層回路パターンから前記内層回路パターンに向かって延在する非貫通の端面スルーホール（２）と、を有し、前記端面スルーホールは、前記積層体の内層に位置する一端が実装面側に向かって突出して湾曲し、且つ前記電子部品の実装面とは反対側面から前記一端の表面に亘って導体膜（２２）が形成された構造を備えること。A printed wiring board (1) for mounting an electronic component, comprising an insulator (17), at least one inner layer circuit pattern (12) embedded in the insulator, and an outer layer formed on the front and back surfaces of the insulator A laminated body (18) including circuit patterns (13, 16) and a side surface of the laminated body, the outer layer circuit pattern formed on the side opposite to the mounting surface of the electronic component is extended toward the inner layer circuit pattern. A non-penetrating end surface through-hole (2), and the end surface through-hole is curved with one end located in the inner layer of the laminate projecting toward the mounting surface side and mounting the electronic component A structure in which a conductive film (22) is formed from the side surface opposite to the surface to the surface of the one end.
Description
本発明は、複数の導体層及び絶縁層からなる積層構造を有するプリント配線基板の製造方法に関する。
The present invention relates to a manufacturing method of the printed wiring board having a laminated structure comprising a plurality of conductor layers and insulating layers.
従来から、各種の電気・電子機器の小型化、薄型化、軽量化、及び多機能化を図るための研究開発が行われてきている。特に、携帯電話、ノートパソコン、デジタルカメラ等の民生品では、多機能化を図りつつも小型化、薄型化、及び軽量化が強く求められている。更には、各製品の大量生産に伴い、当該電気・電子機器の生産効率の向上も要求されている。 Conventionally, research and development for reducing the size, thickness, weight, and multifunction of various electric and electronic devices have been performed. In particular, consumer products such as mobile phones, notebook computers, and digital cameras are strongly required to be smaller, thinner, and lighter while being multi-functional. Furthermore, with the mass production of each product, it is required to improve the production efficiency of the electrical / electronic equipment.
電気・電子機器の小型化等を図るために、プリント配線基板に凹部であるキャビティを形成し、当該キャビティの底面に各種の電気・電子部品を実装する方法が従来から行われてきている。一方、電気・電子機器の生産効率の向上のためには、プリント配線基板に複数の電気・電子部品を搭載し、樹脂等の封止部材によって当該電気・電子部品を封止した後、１つ又は所定の数量の電気・電子部品を内在するようにダイシング等によって分割する製造方法が知られている。例えば、特許文献１に、ボンディングエリアを容易に確保することができるとともに、高密度配線が可能なプリント配線基板及びその製造方法、並びに当該プリント配線基板に電子部品を実装した状態の表面実装部品が開示されている。
In order to reduce the size of electric / electronic devices, a method of forming a cavity as a recess in a printed wiring board and mounting various electric / electronic components on the bottom surface of the cavity has been conventionally performed. On the other hand, in order to improve the production efficiency of electrical / electronic devices, a plurality of electrical / electronic components are mounted on a printed wiring board, and the electrical / electronic components are sealed with a sealing member such as a resin. Alternatively, a manufacturing method is known in which a predetermined quantity of electric / electronic components are divided by dicing or the like so as to be contained therein. For example,
特許文献１に開示されたプリント配線基板の製造方法においては、絶縁体及びその両面に形成された金属箔からなる両面板に対して貫通スルーホールを形成し、その後に絶縁体及び金属箔からなる外層を積層して、非貫通穴をともなう端面スルーホールを形成している。また、特許文献１においては、当該貫通スルーホールの一端を閉塞した状態である端面スルーホールの周囲に位置する外層部分にビアホールを形成し、内層の金属箔と外層の金属箔との導通を確保している。
In the method for manufacturing a printed wiring board disclosed in
しかしながら、引用文献１に開示された製造方法においては、貫通スルーホールの形成後に剥離可能なインキを当該貫通スルーホールに充填し、外層の積層後に当該インキを剥離することになるが、このようなインキの充填及び剥離を行うと製造工程が煩雑となり、更には比較的に高価なインキを使用する必要があることから製造コストが増加してしまう。そして、インキ剥離残渣によるめっきの未着不良が生じ、ピンホールが発生する問題がある。
However, in the manufacturing method disclosed in the cited
また、上述した端面スルーホールの直上にビアホール又はスタックビアを形成する場合には、貫通スルーホールの形成後に当該貫通スルーホールに蓋めっきを施して、外層用のビアホール等のターゲットパッドを形成する必要があり、製造工程の煩雑化及び製造コストの増加という問題が生じる。 In addition, when a via hole or a stacked via is formed immediately above the end face through hole described above, it is necessary to form a target pad such as an outer layer via hole by performing lid plating on the through through hole after the through through hole is formed. There is a problem that the manufacturing process becomes complicated and the manufacturing cost increases.
更に、引用文献１に開示されたプリント配線基板においては、端面スルーホールの閉塞された一端部分には絶縁体が露出しているため、当該絶縁体の欠け及び異物が発生する恐れがあり、ダイシング後において端面スルーホールがプリント配線基板のキャスタレーションとして機能する場合に、当該キャスタレーションにおける半田の濡れ性が低下する問題がある。
Furthermore, in the printed wiring board disclosed in the cited
本発明はこのような課題に鑑みてなされたものであり、その目的とするところは、ピンホールが形成されず且つ良好な半田の濡れ特性を備えるとともに、製造コストが低減されて容易に製造することができるプリント配線基板の製造方法を提供することにある。
The present invention has been made in view of such a problem, and the object of the present invention is to manufacture easily without pinholes being formed and having good solder wetting characteristics, with reduced manufacturing costs. and to provide a manufacturing method of the printed wiring board capable.
上記目的を達成するため、本発明のプリント配線基板の製造方法は、絶縁体、並びに前記絶縁体内に埋設された少なくとも１つの内層回路パターン及び前記絶縁体の表裏面に形成された外層導体層を備える積層体を準備する準備工程と、前記外層導体層の一方から前記内層回路パターンに向かって非貫通の開口部を形成する開口部形成工程と、前記開口部にめっきを施して非貫通のスルーホールを形成するめっき工程と、前記めっき工程後に、前記外層導体層の他方から前記スルーホールの湾曲した一端に向かって追加の非貫通の開口部をレーザ加工によって形成するレーザ加工工程と、前記レーザ加工工程後にめっきを施してビアホールを形成するビアホール形成工程と、前記外層導体層にパターンニングを施して外層回路パターンを形成する外層回路パターン形成工程と、を有し、前記開口部形成工程において、前記積層体の一部を機械的に切削して前記開口部の先端を切削方向に向かって突出するように湾曲させる。 In order to achieve the above object, a printed wiring board manufacturing method of the present invention includes an insulator, at least one inner layer circuit pattern embedded in the insulator, and an outer conductor layer formed on the front and back surfaces of the insulator. A preparatory step for preparing a laminated body, an opening forming step for forming a non-penetrating opening from one of the outer conductor layers toward the inner circuit pattern, and a non-penetrating through by plating the opening. A plating process for forming a hole ; a laser processing process for forming an additional non-penetrating opening by laser processing from the other of the outer conductor layers toward the curved end of the through hole after the plating process; and the laser and via-hole forming step of forming a via hole by plating after the processing step, form the outer layer circuit pattern by performing patterning on the outer conducting layer That an outer layer circuit patterning step, has, in the opening forming step, a part of the laminate by mechanically cutting is bent so as to protrude toward the tip of the opening in the cutting direction.
本発明により、ピンホールが形成されず且つ良好な半田の濡れ特性を備えるとともに、製造コストが低減されて容易に製造することができるプリント配線基板及びその製造方法を提供することができる。 According to the present invention, it is possible to provide a printed wiring board and a method for manufacturing the printed wiring board that can be easily manufactured with no pinholes and good solder wettability, at a low manufacturing cost.
以下、図面を参照し、本発明の実施の形態について、各実施例及び変形例に基づき詳細に説明する。なお、本発明は以下に説明する内容に限定されるものではなく、その要旨を変更しない範囲において任意に変更して実施することが可能である。また、各実施例及び変形例の説明に用いる図面は、いずれも本発明によるプリント配線基板及びその構成部材を模式的に示すものであって、理解を深めるべく部分的な強調、拡大、縮小、または省略などを行っており、プリント配線基板及びその構成部材の縮尺や形状等を正確に表すものとはなっていない場合がある。更に、各実施例及び変形例で用いる様々な数値は、一例を示す場合もあり、必要に応じて様々に変更することが可能である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings based on the respective examples and modifications. In addition, this invention is not limited to the content demonstrated below, In the range which does not change the summary, it can change arbitrarily and can implement. In addition, the drawings used for the description of each embodiment and modification schematically show the printed wiring board and its constituent members according to the present invention, and are partially emphasized, enlarged, reduced, Or the omission etc. are performed and may not represent correctly the reduced scale, shape, etc. of a printed wiring board and its component. Furthermore, various numerical values used in each embodiment and modification may be an example, and can be variously changed as necessary.
＜実施例１＞
（プリント配線基板の構造）
以下において、本発明の実施例に係るプリント配線基板１の構造について、図１及び図２を参照して説明する。ここで、図１は、本実施例に係るプリント配線基板１の平面図である。また、図２は、図１の一点鎖線II-IIに沿った本実施例に係るプリント配線基板１の断面図である。なお、図１は、複数のプリント配線基板１を個片化する前の状態を示している。<Example 1>
(Structure of printed wiring board)
Hereinafter, the structure of the printed
図１に示すように、本実施例に係るプリント配線基板１は、破線Ａに沿って切断されることによって１枚の個片化された基板となる。本実施例において、プリント配線基板１は、平面形状が正方形である平板状の基板であるが、平面形状は長方形、他の多角形、又は円形等の他の形状であってもよい。また、プリント配線基板１同士の境界部分には、非貫通のスルーホール２が形成されており、破線Ａに沿ってプリント配線基板１を個片化すると、当該スルーホール２が非貫通の端面スルーホール（すなわち、キャスタレーション）となる。更に、プリント配線基板１は、電気・電子部品を実装する実装面１ａに４つのパッド３を有しており、当該パッド３の平面形状は略正方形である。そして、半田等の接合部材を用いて、当該パッド３に各種の電気・電子部品が実装される。
As shown in FIG. 1, the printed
なお、パッド３の数量、及び形状は、上述した態様に限定されず、実装する電気・電子部品の数量及び形状、並びに当該電気・電子部品の外部接続端子の数量及び形状に応じて適宜変更することができる。また、電気・電子部品の実装方法も、上述した態様に限定されず、例えば、接着剤を用いてパッド３同士の間に当該電気・電子部品を実装し、ワイヤーボンディング等によって当該電気・電子部品とパッド３とを電気的に接続してもよい。
Note that the number and shape of the
図２に示すように、本実施例に係るプリント配線基板１は、第１絶縁層１１、並びに第１絶縁層１１の表裏面に形成された銅箔からなる内層回路パターン１２及び第１外層回路パターン１３から構成される銅箔付き絶縁体（導体付き絶縁体）１４を有している。また、プリント配線基板１は、内層回路パターン１２の形成面側に第２絶縁層１５、及び銅箔からなる第２外層回路パターン１６が順次積層された積層構造を有している。ここで、内層回路パターン１２は、第１絶縁層１１及び第２絶縁層１５に挟まれている。換言すると、内層回路パターン１２は、第１絶縁層１１及び第２絶縁層１５からなる絶縁体１７に埋設された内層に位置する回路パターンである。これに対して、第１外層回路パターン１３及び第２外層回路パターン１６は、絶縁体１７の表裏面に形成されている。
As shown in FIG. 2, the printed
また、本実施例においては、絶縁体１７を構成する第１絶縁層１１及び第２絶縁層１５、内層回路パターン１２、第１外層回路パターン１３、並びに第２外層回路パターン１６から積層体１８が構成されている。従って、本実施例に係るプリント配線基板１は、コア部材となる銅箔付き絶縁体１４に第２絶縁層１５及び第２外層回路パターン１６が順次積層され、全体として２つの絶縁層と３つの銅箔とが交互に順次積層された積層体１８を有している。
In the present embodiment, the
本実施例おいて、第１絶縁層１１はリジッド基板から構成されている。より具体的に、第１絶縁層１１には、ガラスクロス（心材）にエポキシ樹脂を含浸させたプリプレグが用いられている。心材としては、例えばガラス繊維（例えばガラス布又はガラス不織布）、アラミド繊維（例えばアラミド不織布）、又はシリカフィラー等の無機材料を用いることができるが、主材料（エポキシ樹脂等）よりも熱膨張率の小さい材料を用いることが好ましい。
In the present embodiment, the first insulating
なお、第１絶縁層１１の主材料をエポキシ樹脂に代えて、ポリエステル樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）、イミド樹脂（ポリイミド）、フェノール樹脂、又はアリル化フェニレンエーテル樹脂（Ａ−ＰＰＥ樹脂）等を用いてもよい。また、第１絶縁層１１は、異種材料からなる複数の層から構成されてもよい。更に、第１絶縁層１１は、フレキシブル基板から構成されてもよい。
The main material of the first insulating
本実施例において、第２絶縁層１５もリジッド基板であって、プリプレグから構成されている。なお、第２絶縁層１５は、心材を備えることがなく、エポキシ樹脂等の樹脂から構成されてもよい。
In the present embodiment, the second insulating
また、図２に示すように、プリント配線基板１の個片化後に端面スルーホールとなる非貫通のスルーホール２は、プリント配線基板１の実装面１ａとは反対側に位置する第１外層回路パターン１３から内層回路パターン１２に向かって延在する非貫通の開口部２１に、導体膜である銅めっき膜２２を形成した構造を備えている。すなわち、スルーホール２は、積層体１８の側面において、プリント配線基板１の実装面１ａとは反対側に形成された第１外層回路パターン１３から内層回路パターン１２に向かって延在し、内層回路パターン１２を貫通しているものの積層体１８（第２絶縁層１５）を貫通していない。
In addition, as shown in FIG. 2, the
ここで、銅めっき膜２２は、第１外層回路パターン１３を被覆し、且つ開口部２１によって露出した第１絶縁層１１及び第２絶縁層１５の露出部分を被覆し、更には内層回路パターン１２と接続している。これにより、内層回路パターン１２と第１外層回路パターン１３とは、スルーホール２によって電気的に接続されることになり、開口部２１の形成部分においては絶縁体１７が露出することがない。このように、絶縁体１７が開口部２１において露出しないことにより、絶縁体１７の欠け及び破損、並びに異物の発生を防止することができ、スルーホール２がプリント配線基板１のキャスタレーションとして機能する際に、当該キャスタレーションにおける半田の濡れ性の低下を防止することができる。
Here, the
なお、スルーホール２は、内層回路パターン１２を貫通している必要はなく、内層回路パターン１２と電気的な接続を取ることができれば、第１絶縁層１１及び第１外層回路パターン１３を貫通して内層回路パターン１２に到達しているだけでもよい。
The through
そして、図２に示すように、スルーホール２は、積層体１８の内層に位置する一端（すなわち、内層回路パターン１２と近接する一端）が実装面１ａに向かって突出するように湾曲した形状を有している。これは、ドリル等を用いて機械的に積層体１８の一部を切削して開口部２１を形成するため、ドリルの先端の形状に合わせて、開口部２１の先端が湾曲しているためである。
As shown in FIG. 2, the through
更に、図２に示すように、パッド３は、プリント配線基板１の実装面１ａ側に形成された第２外層回路パターン１６、及び第２外層回路パターン１６を被覆するように形成された導体膜である銅めっき膜２３から構成されている。そして、図１及び図２から分かるように、パッド３には、内層回路パターン１２と電気的に接続されたビアホール２４が形成されている。すなわち、プリント配線基板１の実装面１ａ側には、第２外層回路パターン１６から内層回路パターン１２に向かって延在する非貫通の開口部２５が形成されており、当該開口部２５に銅めっき膜２３が形成されることでビアホール２４が形成されている。このようなビアホール２４により、内層回路パターン１２と第２外層回路パターン１６とが電気的に接続され、更にスルーホール２を経由することで、第１外層回路パターン１３と第２外層回路パターン１６とを電気的に接続することができる。
Further, as shown in FIG. 2, the
（プリント配線基板の製造方法）
次に、図２乃至図８を参照しつつ、本実施例に係るプリント配線基板１の製造方法を説明する。ここで、図３乃至図８は、図２と同様にして示す、プリント配線基板１の各製造工程における断面図である。(Printed wiring board manufacturing method)
Next, a method for manufacturing the printed
先ず、第１絶縁層１１、並びに第１絶縁層１１の表裏面に形成された第１銅箔３１及び第２銅箔３２からなる銅箔付き絶縁体１４を準備する（図３）。その後、公知の成膜技術及びエッチング技術により、第１銅箔３１にパターニングを施し、内層回路パターン１２を形成する（図４）。次に、内層回路パターン１２の形成面側に第２絶縁層１５となるプリプレグ及び第３銅箔３３を配置し、加圧・加熱処理を施して内層回路パターン１２上に第２絶縁層１５及び第３銅箔３３を順次積層する。すなわち、銅箔付き絶縁体１４と第３銅箔３３をプリプレグを介して接着積層している。これらの工程を経ることで、第１絶縁層１１及び第２絶縁層１５からなる絶縁体１７と、当該絶縁体１７内に埋設された内層回路パターン１２と、当該絶縁体１７の表裏面に形成された外層導体層である第２銅箔３２及び第３銅箔３３と、からなる積層体１８が形成される（図５）。すなわち、図３乃至図５の工程を経ることで、積層体１８の準備がなされることになる（準備工程）。
First, the
次に、ドリル等の切削工具を用いて、第２銅箔３２から内層回路パターン１２に向かって開口部２１を形成する（開口部形成工程：図６）。より具体的には、第２銅箔３２、第１絶縁層１１、及び内層回路パターン１２を貫通するものの、第２絶縁層１５を貫通しない非貫通の開口部２１が形成される。この際、切削工具を用いて機械的に積層体１８の一部を切削するため、開口部２１の先端（積層体１８の内層に位置する端部）は切削方向に向かって突出するように湾曲している。
Next, the
次に、内層回路パターン１２をレーザストッパとし、第３銅箔３３の積層面側からレーザ光を照射する。これにより、第３銅箔３３及び第２絶縁層１５を貫通して内層回路パターン１２に到達する非貫通の開口部２５が形成される（レーザ加工工程：図７）。
Next, the inner
次に、レーザ加工工程を経た状態の積層体１８に銅めっきを施す（図８）。これにより、第２銅箔３２の形成面側に銅めっき膜２２が形成され、開口部２１の配設部分に非貫通のスルーホール２が形成される（めっき工程）。また、第３銅箔３３の形成面側にも銅めっき膜２３が形成され、開口部２５の配設部分にビアホール２４が形成される。ここで、銅めっき膜２２は、開口部２１によって露出した第１絶縁層１１、第２絶縁層１５、内層回路パターン１２、及び第２銅箔３２の露出面を覆うように形成され、スルーホール２の先端（積層体１８の内層に位置する端部）は、第３銅箔３３（すなわち、切削方向）に向かって突出するように湾曲することになる。
Next, copper plating is applied to the laminate 18 that has been subjected to the laser processing step (FIG. 8). Thereby, the
次に、公知の成膜技術及びエッチング技術により、第２銅箔３２、第３銅箔３３、及び銅めっき膜２２、２３にパターニングを施す。これにより、積層体１８の表裏面に第１外層回路パターン１３及び第２外層回路パターン１６が形成されるとともに、電子部品が実装される実装面１ａ側に、パッド３が形成されることになる（外層回路パターン形成工程：図２）。
Next, the
これらの各工程を経て、図１及び図２に示すようなプリント配線基板１が完成することになる。
Through these steps, a printed
以上のように、本実施例においては、非貫通のスルーホール２を形成しているため、インクの充填及び剥離をすることなく、外層に位置する絶縁層（第２絶縁層１５）、第２外層回路パターン１６、及びビアホール２４を形成することができる。従って、プリント配線基板１の製造コストを低下することができ、且つインキ剥離残渣によるめっきの未着不良にともなうピンホールの発生が抑制される。
As described above, in the present embodiment, since the non-penetrating through
また、本実施例においては、銅めっき膜２２（すなわち、スルーホール２）の形成により、第１絶縁層１１、第２絶縁層１５、内層回路パターン１２、及び第２銅箔３２の切削面が被覆されるため、新たな異物等の発生を防止することができ、スルーホール２がプリント配線基板１のキャスタレーションとして機能する際に、当該キャスタレーションにおける半田の濡れ性の低下を防止することができる。
In the present embodiment, the cutting surfaces of the first insulating
これらのことから、本実施例に係るプリント配線基板１は、ピンホールが形成されず且つ良好な半田の濡れ特性を備えるとともに、製造コストが低減されて容易に製造することができることになる。
For these reasons, the printed
（変形例）
上述した実施例１においては、内層回路パターン１２に対してビアホール２４を形成していたが、スルーホール２の内層に位置する一端に対してビアホールを形成してもよい。すなわち、スルーホール２の直上にビアホール２４を形成してもよい。ここで、プリント配線基板における上下関係は、電気・電子部品の実装面側が上側となり、当該実装面の反対側が下側と定義している。このような場合の製造工程を実施例１の変形例として、図９乃至図１２を参照しつつ以下に説明する。ここで、図９乃至図１２は、図２と同様にして示す、実施例１の変形例に係るプリントプリント配線基板の製造工程における断面図である。なお、上述した実施例１と同一部材については、同一符号を付し、その説明及び製造工程を省略する。(Modification)
In the first embodiment described above, the via
先ず、実施例１において説明した準備工程から開口部形成工程まで（図３乃至図６）は、本変形例における製造工程においてもそのまま適用される。次に、本変形例における製造工程では、開口部形成工程後に先ずめっきを施す。これにより、第２銅箔３２の形成面側に銅めっき膜２２が形成され、開口部２１の配設部分に非貫通のスルーホール２が形成される（めっき工程：図９）。この際、第３銅箔３３上にも銅めっき膜４１が形成されることになる。
First, the steps from the preparation step to the opening formation step (FIGS. 3 to 6) described in the first embodiment are also applied as they are in the manufacturing step in this modification. Next, in the manufacturing process in this modification, plating is first performed after the opening forming process. Thereby, the
次に、めっき工程で形成されたスルーホール２の湾曲した一端をレーザストッパとし、第３銅箔３３及び銅めっき膜４１の積層面側からレーザ光を照射する。これにより、銅めっき膜４１、第３銅箔３３及び第２絶縁層１５を貫通してスルーホール２に到達する非貫通の開口部２５’が形成される（レーザ加工工程：図１０）。
Next, the curved end of the through
次に、レーザ加工工程を経た状態の積層体１８に追加の銅めっきを施す（図１１）。これにより、第３銅箔３３の形成面側に銅めっき膜２３’が形成され、開口部２５’の配設部分にビアホール２４’が形成される。すなわち、スルーホール２の直上にビアホール２４’が形成されることになる。この際、銅めっき膜２２上にも銅めっき膜４２が形成されることになる。
Next, additional copper plating is applied to the laminate 18 that has been subjected to the laser processing step (FIG. 11). As a result, a
その後、公知の成膜技術及びエッチング技術により、第２銅箔３２、第３銅箔３３、及び銅めっき膜２２、２３’、４１、４２にパターニングを施す。これにより、積層体１８の表裏面に第１外層回路パターン１３及び第２外層回路パターン１６が形成されるとともに、電子部品が実装される実装面１ａ’側に、パッド３’が形成されることになる（外層回路パターン形成工程：図１２）。
Thereafter, the
これらの各工程を経て、図１２に示すように、スルーホール２の直上にビアホール２４’が形成された構造を有するプリント配線基板１’が完成することになる。
Through these steps, a printed
本変形例においては、キャスタレーションとして機能するスルーホール２の直上にビアホール２４を形成する場合であっても、スルーホール２の湾曲した一端である先端をレーザストッパとして使用することができるため、当該スルーホール２に蓋めっきを施す必要がなく、製造工程の簡略化及び製造コストの低減を容易に図ることができる。
In this modification, even when the via
また、上述した実施例１及び変形例においては、スルーホール２が内層回路パターン１２までしか到達していなかったが、第２外層回路パターン１６まで到達するようにしてもよい。このような更なる変形例に係るプリント配線基板１”を図１３を参照しつつ説明する。ここで、図１３は、図２と同様にして示す、実施例１の更なる変形例に係るプリントプリント配線基板の断面図である。
In the first embodiment and the modification described above, the through-
図１３に示すように、スルーホール２”は、第１外層回路パターン１３から実装面１ａ”上に形成された第２外層回路パターン１６にまで到達している。すなわち、プリント配線基板１”においては、第１外層回路パターン１３、第１絶縁層１１、内層回路パターン１２、及び第２絶縁層１５を貫通するものの、第２外層回路パターン１６を貫通しない非貫通の開口部２１”が積層体１８に形成されており、当該開口部２１”に銅めっき膜２２”が形成されてスルーホール２”が配設されている。なお、プリント配線基板１”においては、第２外層回路パターン１６及び銅めっき膜２３”からパッド３”が形成されることになる。
As shown in FIG. 13, the through
以上のような構成から、プリント配線基板１”においては、スルーホール２”が内層回路パターン１２と第２外層回路パターン１６とを接続するビアの機能を備えており、ビアホールを別途形成する必要がない。これにより、ビアホールの形成のためのレーザ加工及びめっき処理が不要となり、製造工程の簡略化及び製造コストの低減を図ることができる。
From the above configuration, in the printed
なお、開口部２５’に導電性ペースト等を充填して接続ビアを形成し、当該接続ビア上に追加の絶縁層を積層し、当該追加の絶縁層内であって当該接続ビアの直上に追加の接続ビアを形成してもよい。すなわち、スルーホール２の直上に互いに接続された複数の接続ビアからなるスタックビアを形成してもよい。
Note that a conductive via or the like is filled in the
＜実施例２＞
上述した実施例１においては、２層の絶縁層と、３層の導体層である銅箔を交互に積層してプリント配線基板１を形成していたが、より多くの絶縁層及び銅箔を交互い積層したプリント配線基板を形成してもよい。例えば、銅箔付き絶縁体の両面に絶縁層及び銅箔を積層してプリント配線基板を形成してもよく、このようなプリント配線基板を実施例２とし、その構造及び製造方法を図１４至２１を参照しつつ説明する。ここで、図１４は、本実施例に係るプリント配線基板１０１の平面図である。また、図１５は、図１４の一点鎖線XV-XVに沿った本実施例に係るプリント配線基板１０１の断面図である。なお、図１４は、複数のプリント配線基板１０１を個片化する前の状態を示している。更に、図１６乃至図２１は、図１５と同様にして示す、プリント配線基板１０１の各製造工程における断面図である。<Example 2>
In Example 1 described above, the printed
（プリント配線基板の構造）
図１４に示すように、本実施例に係るプリント配線基板１０１は、実施例１に係るプリント配線基板１と同様に、破線Ａに沿って切断されることによって１枚の個片化された基板となる。本実施例においても、プリント配線基板１０１は、平面形状が正方形である平板状の基板であるが、平面形状は長方形、他の多角形、又は円形等の他の形状であってもよい。また、プリント配線基板１０１同士の境界部分には、非貫通のスルーホール１０２が形成されており、破線Ａに沿ってプリント配線基板１０１を個片化すると、当該スルーホール１０２が非貫通の端面スルーホールとなる。更に、プリント配線基板１０１は、電気・電子部品を実装する実装面１０１ａに４つのパッド１０３を有しており、当該パッド１０３の平面形状は略正方形である。そして、実施例１同様に、半田等の接合部材を用いて、当該パッド１０３に各種の電気・電子部品が実装される。(Structure of printed wiring board)
As shown in FIG. 14, the printed
図１５に示すように、本実施例に係るプリント配線基板１０１は、第１絶縁層１１１、並びに第１絶縁層１１１の表裏面に形成された銅箔からなる第１内層回路パターン１１２及び第２内層回路パターン１１３から構成される銅箔付き絶縁体（導体付き絶縁体）１１４を有している。また、プリント配線基板１０１は、第１内層回路パターン１１２の形成面側に第２絶縁層１１５、及び銅箔からなる第１外層回路パターン１１６が順次積層された積層構造を有している。更に、プリント配線基板１０１は、第２内層回路パターン１１３の形成面側に第３絶縁層１１７、及び銅箔からなる第２外層回路パターン１１８が順次積層された積層構造を有している。ここで、第１内層回路パターン１１２は、第１絶縁層１１１及び第２絶縁層１１５に挟まれ、第２内層回路パターン１１３は、第１絶縁層１１１及び第３絶縁層１１７に挟まれている。換言すると、第１内層回路パターン１１２及び第２内層回路パターン１１３は、第１絶縁層１１１、第２絶縁層１１５、及び第３絶縁層１１７からなる絶縁体１１９に埋設された内層に位置する回路パターンである。これに対して、第１外層回路パターン１１６及び第２外層回路パターン１１８は、絶縁体１１９の表裏面に形成されている。
As shown in FIG. 15, the printed
また、本実施例においては、絶縁体１１９を構成する第１絶縁層１１１、第２絶縁層１１５、及び第３絶縁層１１７、第１内層回路パターン１１２、第２内層回路パターン１１３、第１外層回路パターン１１６、並びに第２外層回路パターン１１８から積層体１２０が構成されている。従って、本実施例に係るプリント配線基板１０１は、コア部材となる銅箔付き絶縁体１１４が第２絶縁層１１５及び第１外層回路パターン１１６からなる積層体と、第３絶縁層１１７及び第２外層回路パターン１１８からなる積層体に挟まれた積層構造を有している。
In the present embodiment, the first insulating
本実施例おいて、各絶縁層の材料は、上述した実施例１に係る絶縁層の材料と同一であるため、その詳細な説明は省略する。 In this example, the material of each insulating layer is the same as the material of the insulating layer according to Example 1 described above, and thus detailed description thereof is omitted.
また、図１５に示すように、プリント配線基板１０１の個片化後に端面スルーホールとなる非貫通のスルーホール１０２は、プリント配線基板１０１の実装面１０１ａとは反対側に位置する第２外層回路パターン１１８から第１内層回路パターン１１２に向かって延在する非貫通の開口部１２１に、導体膜である銅めっき膜１２２を形成した構造を備えている。すなわち、スルーホール１０２は、積層体１２０の側面において、プリント配線基板１０１の実装面１０１ａとは反対側に形成された第２外層回路パターン１１８から第１内層回路パターン１１２に向かって延在し、第２外層回路パターン１１８、第３絶縁層１１７、第２内層回路パターン１１３、第１絶縁層１１１、及び第１内層回路パターン１１２を貫通しているものの積層体１２０（第２絶縁層１１５）を貫通していない。
In addition, as shown in FIG. 15, the
ここで、銅めっき膜１２２は、第２外層回路パターン１１８を被覆し、且つ開口部１２１によって露出した各部材の露出面を被覆し、更には第１内層回路パターン１１２及び第２内層回路パターン１１３と接続している。これにより、第１内層回路パターン１１２、第２内層回路パターン１１３、及び第２外層回路パターン１１８は、スルーホール１０２によって電気的に接続されることになり、開口部１２１の形成部分においては絶縁体１１９が露出することがない。すなわち、本実施例に係るスルーホール１０２は、単なるキャスタレーションとして機能するだけでなく、内層回路同士を電気的に接続するビアホールとしも機能することになる。換言すると、スルーホール１０２は、キャスタレーション上に接続ビアを形成した構造と同様の機能を有することになる。
Here, the
このように、絶縁体１１９が開口部１２１において露出しないことにより、絶縁体１１９の欠け及び破損、並びに異物の発生を防止することができ、スルーホール１０２がプリント配線基板１０１のキャスタレーションとして機能する際に、当該キャスタレーションにおける半田の濡れ性の低下を防止することができる。
Thus, since the
そして、図１５に示すように、スルーホール１０２も、実施例１に係るスルーホール２と同様に、積層体１２０の内層に位置する一端（すなわち、第１内層回路パターン１１２と接触する部分）が実装面１０１ａに向かって突出して曲した形状を有している。
As shown in FIG. 15, the through
更に、図１５に示すように、パッド１０３は、プリント配線基板１０１の実装面１０１ａ側に形成された第１外層回路パターン１１６、及び第１外層回路パターン１１６を被覆するように形成された導体膜である銅めっき膜１２３から構成されている。そして、図１４及び図１５から分かるように、パッド１０３には、第１内層回路パターン１１２と電気的に接続されたビアホール１２４が形成されている。すなわち、プリント配線基板１０１の実装面１０１ａ側には、第１外層回路パターン１１６から第１内層回路パターン１１２に向かって延在する非貫通の開口部１２５が形成されており、当該開口部１２５に銅めっき膜１２３が形成されることでビアホール１２４が形成されている。このようなビアホール１２４により、第１内層回路パターン１１２と第１外層回路パターン１１６とが電気的に接続され、更にスルーホール１０２を経由することで、第２内層回路パターン１１３及び第２外層回路パターン１１８と第１外層回路パターン１１６とを電気的に接続することができる。
Further, as shown in FIG. 15, the
（プリント配線基板の製造方法）
次に、図１５乃至図２１を参照しつつ、本実施例に係るプリント配線基板１０１の製造方法を説明する。(Printed wiring board manufacturing method)
Next, a method for manufacturing the printed
先ず、第１絶縁層１１１、並びに第１絶縁層１１１の表裏面に形成された第１銅箔１３１及び第２銅箔１３２からなる銅箔付き絶縁体１１４を準備する（図１６）。その後、公知の成膜技術及びエッチング技術により、第１銅箔１３１及び第２銅箔１３２にパターニングを施し、第１内層回路パターン１１２及び第２内層回路パターン１１３を形成する（図１７）。次に、第１内層回路パターン１１２の形成面側に第２絶縁層１１５となるプリプレグ及び第３銅箔１３３を配置するとともに、第２内層回路パターン１１３の形成面側に第３絶縁層１１７となるプリプレグ及び第４銅箔１３４を配置し、加圧・加熱処理を施して第２絶縁層１１５、第３絶縁層１１７、第３銅箔１３３、第４銅箔１３４を順次積層する。すなわち、銅箔付き絶縁体１１４と第３銅箔１３３及び第４銅箔１３４とをプリプレグを介して接着積層している。これらの工程を経ることで、積層体１２０が形成され、積層体１２０の準備工程が完了する（図１８）。
First, an
次に、ドリル等の切削工具を用いて、第４銅箔１３４から第１内層回路パターン１１２に向かって開口部１２１を形成する（開口部形成工程：図１９）。より具体的には、第４銅箔１３４、第３絶縁層１１７、第２内層回路パターン１１３、第１絶縁層１１１、及び第１内層回路パターン１１２を貫通するものの、第２絶縁層１１５を貫通しない非貫通の開口部１２１が形成される。すなわち、本実施例においては、開口部１２１は、２つ内層回路パターンに到達している。そして、実施例１と同様に、切削工具を用いて機械的に積層体１２０の一部を切削するため、開口部１２１の先端は切削方向に向かって突出するように湾曲している。
Next, an
次に、第１内層回路パターン１１２をレーザストッパとし、第３銅箔１３３の積層面側からレーザ光を照射する。これにより、第３銅箔１３３及び第２絶縁層１１５を貫通して第１内層回路パターン１１２に到達する非貫通の開口部１２５が形成される（レーザ加工工程：図２０）。
Next, the first inner
次に、レーザ加工工程を経た状態の積層体１２０に銅めっきを施す（図２１）。これにより、第４銅箔１３４の形成面側に銅めっき膜１２２が形成され、開口部１２１の配設部分に非貫通のスルーホール１０２が形成される（めっき工程）。また、第３銅箔１３３の形成面側にも銅めっき膜１２３が形成され、開口部１２５の配設部分にビアホール１２４が形成される。ここで、銅めっき膜１２２は、開口部１２１によって露出した各部材の露出面を覆うように形成され、スルーホール１０２の先端（積層体１２０の内層に位置する端部）は、第３銅箔１３３（すなわち、切削方向）に向かって突出するように湾曲することになる。
Next, copper plating is performed on the
次に、公知の成膜技術及びエッチング技術により、第３銅箔１３３、第４銅箔１３４、及び銅めっき膜１２２、１２３にパターニングを施す。これにより、積層体１２０の表裏面に第１外層回路パターン１１６及び第２外層回路パターン１１８が形成されるとともに、電子部品が実装される実装面１０１ａ側に、パッド１０３が形成されることになる（外層回路パターン形成工程：図１５）。
Next, the
これらの各工程を経て、図１４及び図１５に示すようなプリント配線基板１０１が完成することになる。
Through these steps, a printed
以上のように、本実施例においても、非貫通のスルーホール１０２を形成しているため、インクの充填及び剥離をすることなく、外層に位置する絶縁層（第２絶縁層１１５）、第１外層回路パターン１１６、及びビアホール１２４を形成することができる。従って、プリント配線基板１０１の製造コストを低下することができ、且つインキ剥離残渣によるめっきの未着不良にともなうピンホールの発生が抑制される。
As described above, also in this embodiment, since the non-penetrating through
また、本実施例においても、銅めっき膜１２２（すなわち、スルーホール１０２）の形成により、第１絶縁層１１１、第２絶縁層１１５、第１内層回路パターン１１２、第２内層回路パターン１１３、及び第４銅箔１３４の切削面が被覆されるため、新たな異物等の発生を防止することができ、スルーホール１０２がプリント配線基板１０１のキャスタレーションとして機能する際に、当該キャスタレーションにおける半田の濡れ性の低下を防止することができる。
Also in this embodiment, the first insulating
これらのことから、本実施例に係るプリント配線基板１０１においても、ピンホールが形成されず且つ良好な半田の濡れ特性を備えるとともに、製造コストが低減されて容易に製造することができることになる。
For these reasons, the printed
また、図２２に示すように、本実施例２に係るプリント配線基板１０１も、実施例１の変形例と同様に、スルーホール１０２の先端の直上にビアホール１２４’を設けてもよい。すなわち、スルーホール１０２の湾曲した先端をレーザストッパとし、レーザ加工を施して開口部１２５’を形成し、その後に追加の同メッキを施して銅めっき膜１２３’を形成することで、ビアホール１２４’がスルーホール１０２の先端の直上に配設されることになる。
As shown in FIG. 22, the printed
なお、銅めっき膜１２２の形成（１回目の銅めっき処理）の際に、第１外層回路パターン１１６上にも銅めっき１４１が形成され、銅めっき膜１２３’の形成（２回目の銅めっき処理）の際に、銅めっき膜１２２上に銅めっき膜１４２が形成されることになる。
During the formation of the copper plating film 122 (first copper plating process), the copper plating 141 is also formed on the first outer
図２２に示すプリント配線基板１０１’においては、スルーホール１０２が２つの内層回路パターンを接続する接続ビアとして機能するとともに、当該接続ビアとして機能するスルーホール１０２の直上にビアホール１２４’が形成されているため、当該接続ビアとビアホール１２４’が積層されたスタックビアを実質的に有していることになる。換言すると、プリント配線基板１０１’におけるスルーホール１０２とビアホール１２４’との積層構造は、スルーホール１０２の直上にスタックビアが形成された構造と実質的に同一の構造となる。
In the printed
なお、開口部１２５’に導電性ペースト等を充填して接続ビアを形成し、当該接続ビア上に追加の絶縁層を積層し、当該追加の絶縁層であって当該接続ビアの直上に追加の接続ビアを形成してもよい。すなわち、スルーホール１０２の直上に互いに接続された複数の接続ビアからなるスタックビアを形成してもよい。
Note that a conductive via or the like is filled in the
また、スルーホール１０２の先端は、第１内層回路パターン１１２に到達することなく、第２内層回路パターン１１３に到達しているだけでもよい。このような場合には、第１内層回路パターン１１２と第２内層回路パターン１１３とを電気的に接続する接続ビア等を別途形成してもよい。すなわち、絶縁層及び導体層の積層数、並びに要求されるプリント配線基板の内部配線構造に応じ、端面スルーホールの先端の位置を適宜選択し（換言すると、積層体の切削量を調整し）、貫通する内層配線パターンの数量を変更してもよい。
Further, the end of the through
＜本発明の実施態様＞
本発明の第１実施態様に係るプリント配線基板は、電子部品を実装するプリント配線基板であって、絶縁体、並びに前記絶縁体内に埋設された少なくとも１つの内層回路パターン及び前記絶縁体の表裏面に形成された外層回路パターンを備える積層体と、前記積層体の側面において、前記電子部品の実装面とは反対側に形成された前記外層回路パターンから前記内層回路パターンに向かって延在する非貫通の端面スルーホールと、を有し、前記端面スルーホールは、前記積層体の内層に位置する一端が実装面側に向かって突出して湾曲し、且つ前記電子部品の実装面とは反対側面から前記一端の表面に亘って導体膜が形成された構造を備える。<Embodiment of the present invention>
A printed wiring board according to a first embodiment of the present invention is a printed wiring board on which an electronic component is mounted, and includes an insulator, at least one inner layer circuit pattern embedded in the insulator, and front and back surfaces of the insulator. A laminated body having an outer layer circuit pattern formed on the side surface, and a non-side extending from the outer layer circuit pattern formed on the side opposite to the mounting surface of the electronic component toward the inner layer circuit pattern on the side surface of the laminated body. An end face through hole that penetrates, and the end face through hole is curved in such a manner that one end located in the inner layer of the laminate protrudes toward the mounting surface side and is opposite to the mounting surface of the electronic component. A structure in which a conductor film is formed over the surface of the one end is provided.
第１実施態様においては、非貫通の端面スルーホールを形成しているため、インクの充填及び剥離をすることなく、外層に位置する絶縁層、外層回路パターンを形成することができる。従って、第１実施態様においては、プリント配線基板の製造コストを低下することができ、且つインキ剥離残渣によるめっきの未着不良にともなうピンホールの発生が抑制される。 In the first embodiment, since the non-penetrating end face through hole is formed, the insulating layer and the outer layer circuit pattern located in the outer layer can be formed without filling and peeling the ink. Therefore, in the first embodiment, the manufacturing cost of the printed wiring board can be reduced, and the occurrence of pinholes due to the non-plating defect of the plating due to the ink peeling residue is suppressed.
また、第１実施態様においては、非貫通の端面スルーホールの形成により、端面スルーホールの形成部分における積層体の露出がなくなり、新たな異物等の発生を防止することができ、端面スルーホールがプリント配線基板のキャスタレーションとして機能する際に、当該キャスタレーションにおける半田の濡れ性の低下を防止することができる。 In the first embodiment, the formation of the non-penetrating end surface through hole eliminates the exposure of the laminated body at the end surface through hole forming portion, thereby preventing the generation of new foreign matters. When functioning as a castellation of a printed wiring board, it is possible to prevent a decrease in wettability of solder in the castellation.
以上のことから、第１実施態様に係るプリント配線基板は、ピンホールが形成されず且つ良好な半田の濡れ特性を備えるとともに、製造コストが低減されて容易に製造可能となる。 From the above, the printed wiring board according to the first embodiment can be easily manufactured with no pinholes and good solder wettability and at a reduced manufacturing cost.
本発明の第２実施態様に係るプリント配線基板は、上述した第１実施態様において、前記端面スルーホールは、前記内層回路パターンの少なくとも１つを貫通していることである。これにより、実装面側とは反対側に位置する外層回路パターンと内層回路パターンの少なくとも１つを端面スルーホールによって電気的接続することができ、プリント配線基板における高密度配線を実現することができる。 In the printed wiring board according to the second embodiment of the present invention, in the first embodiment described above, the end surface through hole penetrates at least one of the inner layer circuit patterns. As a result, at least one of the outer layer circuit pattern and the inner layer circuit pattern located on the side opposite to the mounting surface side can be electrically connected by the end surface through hole, and high-density wiring on the printed wiring board can be realized. .
本発明の第３実施態様に係るプリント配線基板は、上述した第２実施態様において、前記端面スルーホールは、前記積層体の内層に位置する複数の前記内層回路パターンに到達していることである。これにより、実装面側とは反対側に位置する外層回路パターンと複数の内層回路パターンを端面スルーホールによって電気的接続することができ、プリント配線基板におけるより高密度な配線構造を実現することができる。 In the printed wiring board according to the third embodiment of the present invention, in the second embodiment described above, the end surface through hole reaches a plurality of the inner layer circuit patterns located in the inner layer of the laminate. . As a result, the outer layer circuit pattern located on the side opposite to the mounting surface side and the plurality of inner layer circuit patterns can be electrically connected by the end surface through hole, and a higher-density wiring structure on the printed wiring board can be realized. it can.
本発明の第４実施態様に係るプリント配線基板は、上述した第１乃至第３実施態様のいずれかにおいて、前記端面スルーホールの前記一端と接触する前記内層回路パターンに対して形成されたビアホールを有することである。これにより、実装面側の外層回路パターンと内層回路パターンを電気的接続することができ、プリント配線基板における高密度配線を実現することができる。 A printed wiring board according to a fourth embodiment of the present invention includes a via hole formed in the inner layer circuit pattern in contact with the one end of the end surface through hole in any one of the first to third embodiments described above. Is to have. Thereby, the outer layer circuit pattern and the inner layer circuit pattern on the mounting surface side can be electrically connected, and high-density wiring in the printed wiring board can be realized.
本発明の第５実施態様に係るプリント配線基板は、上述した第１乃至第３実施態様のいずれかにおいて、前記端面スルーホールの前記一端に対して形成されたビアホールを有することである。これにより、実装面側の外層回路パターンと内層回路パターンを電気的接続することができ、プリント配線基板における高密度配線を実現することができる。 The printed wiring board according to the fifth embodiment of the present invention is that in any one of the first to third embodiments described above, the printed wiring board has a via hole formed to the one end of the end face through-hole. Thereby, the outer layer circuit pattern and the inner layer circuit pattern on the mounting surface side can be electrically connected, and high-density wiring in the printed wiring board can be realized.
本発明の第６実施態様に係るプリント配線基板は、上述した第１乃至第３実施態様のいずれかにおいて、前記端面スルーホールの前記一端に対して形成されたスタックビアを有することである。これにより、実装面側の外層回路パターンと複数の内層回路パターンを電気的接続することができ、プリント配線基板におけるより高密度な配線構造を実現することができる。 A printed wiring board according to a sixth embodiment of the present invention includes a stack via formed in the one end of the end surface through hole in any of the first to third embodiments described above. Thereby, the outer layer circuit pattern on the mounting surface side and the plurality of inner layer circuit patterns can be electrically connected, and a higher-density wiring structure in the printed wiring board can be realized.
本発明の第７実施態様に係るプリント配線基板の製造方法は、絶縁体、並びに前記絶縁体内に埋設された少なくとも１つの内層回路パターン及び前記絶縁体の表裏面に形成された外層導体層を備える積層体を準備する準備工程と、前記外層導体層の一方から前記内層回路パターンに向かって非貫通の開口部を形成する開口部形成工程と、前記開口部にめっきを施して非貫通のスルーホールを形成するめっき工程と、前記外層導体層にパターンニングを施して外層回路パターンを形成する外層回路パターン形成工程と、を有し、前記開口部形成工程において、前記積層体の一部を機械的に切削して前記開口部の先端を切削方向に向かって突出するように湾曲させている。 A printed wiring board manufacturing method according to a seventh embodiment of the present invention includes an insulator, at least one inner layer circuit pattern embedded in the insulator, and an outer conductor layer formed on the front and back surfaces of the insulator. A preparation step of preparing a multilayer body, an opening forming step of forming a non-penetrating opening from one of the outer conductor layers toward the inner circuit pattern, and a non-penetrating through hole by plating the opening A plating step for forming the outer layer conductor layer, and an outer layer circuit pattern forming step for patterning the outer conductor layer to form an outer layer circuit pattern. In the opening forming step, a part of the multilayer body is mechanically formed. And the tip of the opening is curved so as to protrude in the cutting direction.
第７実施態様においても、非貫通の端面スルーホールを形成しているため、インクの充填及び剥離をすることなく、外層に位置する絶縁層、外層回路パターンを形成することができる。従って、第７実施態様においては、プリント配線基板の製造コストを低下することができ、且つインキ剥離残渣によるめっきの未着不良にともなうピンホールの発生が抑制される。 Also in the seventh embodiment, since the non-penetrating end face through hole is formed, the insulating layer and the outer layer circuit pattern located in the outer layer can be formed without filling and peeling the ink. Therefore, in the seventh embodiment, the manufacturing cost of the printed wiring board can be reduced, and the occurrence of pinholes due to plating non-adherence due to ink peeling residue is suppressed.
また、第７実施態様においては、非貫通の端面スルーホールの形成により、端面スルーホールの形成部分における積層体の露出がなくなり、新たな異物等の発生を防止することができ、端面スルーホールがプリント配線基板のキャスタレーションとして機能する際に、当該キャスタレーションにおける半田の濡れ性の低下を防止することができる。 Further, in the seventh embodiment, the formation of the non-penetrating end surface through hole eliminates the exposure of the laminated body at the end surface through hole forming portion, thereby preventing the generation of new foreign matters and the like. When functioning as a castellation of a printed wiring board, it is possible to prevent a decrease in wettability of solder in the castellation.
以上のことから、第７実施態様に係るプリント配線基板の製造方法により、ピンホールが形成されず且つ良好な半田の濡れ特性を備えるとともに、製造コストが低減されてプリント配線基板を容易に製造することができる。 From the above, according to the method for manufacturing a printed wiring board according to the seventh embodiment, a pinhole is not formed and a good solder wetting property is provided, and the manufacturing cost is reduced and the printed wiring board is easily manufactured. be able to.
本発明の第８実施態様に係るプリント配線基板の製造方法は、上述した第７実施態様において、前記開口部形成工程では、前記内層回路パターンの少なくとも１つを貫通するように前記開口部を形成することである。これにより、実装面側とは反対側に位置する外層回路パターンと内層回路パターンの少なくとも１つを端面スルーホールによって電気的接続することができ、プリント配線基板における高密度配線を実現することができる。 In the printed wiring board manufacturing method according to the eighth embodiment of the present invention, in the seventh embodiment described above, in the opening forming step, the opening is formed so as to penetrate at least one of the inner layer circuit patterns. It is to be. As a result, at least one of the outer layer circuit pattern and the inner layer circuit pattern located on the side opposite to the mounting surface side can be electrically connected by the end surface through hole, and high-density wiring on the printed wiring board can be realized. .
本発明の第９実施態様に係るプリント配線基板の製造方法は、上述した第８実施形態又は第６実施態様において、前記開口部形成工程にでは、複数の前記内層回路パターンに到達するように前記開口部を形成することである。これにより、実装面側とは反対側に位置する外層回路パターンと複数の内層回路パターンを端面スルーホールによって電気的接続することができ、プリント配線基板におけるより高密度な配線構造を実現することができる。 In the printed wiring board manufacturing method according to the ninth embodiment of the present invention, in the above-described eighth embodiment or sixth embodiment, in the opening forming step, the plurality of inner layer circuit patterns may be reached. Forming an opening. As a result, the outer layer circuit pattern located on the side opposite to the mounting surface side and the plurality of inner layer circuit patterns can be electrically connected by the end surface through hole, and a higher-density wiring structure on the printed wiring board can be realized. it can.
本発明の第１０実施態様に係るプリント配線基板の製造方法は、上述した第７乃至第９実施態様のいずれかにおいて、前記めっき工程の前に前記外層導体層の他方から前記内層回路パターンに向かって追加の非貫通の開口部をレーザ加工によって形成するレーザ加工工程を有し、前記めっき工程では、前記追加の開口部にめっきを施してビアホールを形成することである。これにより、実装面側の外層回路パターンと内層回路パターンを電気的接続することができ、プリント配線基板における高密度配線を実現することができる。 The printed wiring board manufacturing method according to the tenth embodiment of the present invention is directed to the inner layer circuit pattern from the other outer conductor layer before the plating step in any of the seventh to ninth embodiments described above. A laser processing step of forming an additional non-penetrating opening by laser processing, and in the plating step, the additional opening is plated to form a via hole. Thereby, the outer layer circuit pattern and the inner layer circuit pattern on the mounting surface side can be electrically connected, and high-density wiring in the printed wiring board can be realized.
本発明の第１１実施態様に係るプリント配線基板の製造方法は、上述した第７乃至第９実施態様のいずれかにおいて、前記めっき工程後に、前記外層導体層の他方から前記スルーホールの湾曲した一端に向かって追加の非貫通の開口部をレーザ加工によって形成するレーザ加工工程と、前記レーザ加工工程後にめっきを施してビアホールを形成するビアホール形成工程と、を有することである。これにより、実装面側の外層回路パターンと内層回路パターンを電気的接続することができ、プリント配線基板における高密度配線を実現することができる。 A printed wiring board manufacturing method according to an eleventh embodiment of the present invention is the method according to any one of the seventh to ninth embodiments described above, wherein one end of the through hole is curved from the other of the outer conductor layers after the plating step. A laser processing step of forming an additional non-penetrating opening by laser processing, and a via hole forming step of forming a via hole by plating after the laser processing step. Thereby, the outer layer circuit pattern and the inner layer circuit pattern on the mounting surface side can be electrically connected, and high-density wiring in the printed wiring board can be realized.
１、１’ 、１” プリント配線基板
１ａ、１ａ’ 、１ａ” 実装面
２、２” スルーホール（端面スルーホール）
３、３’ 、３” パッド
１１ 第１絶縁層
１２ 内層回路パターン
１３ 第１外層回路パターン
１４ 銅箔付き絶縁体
１５ 第２絶縁層
１６ 第２外層回路パターン
１７ 絶縁体
１８ 積層体
２１、２１”、２５、２５’ 開口部
２２、２２”、２３、２３’、２３”、４１、４２ 銅めっき膜（導体膜）
２４、２４’ ビアホール
３１ 第１銅箔
３２ 第２銅箔
３３ 第３銅箔
１０１ プリント配線基板
１０１ａ 実装面
１０２ スルーホール（端面スルーホール）
１０３ パッド
１１１ 第１絶縁層
１１２ 第１内層回路パターン
１１３ 第２内層回路パターン
１１４ 銅箔付き絶縁体
１１５ 第２絶縁層
１１６ 第１外層回路パターン
１１７ 第３絶縁層
１１８ 第２外層回路パターン
１１９ 絶縁体
１２０ 積層体
１２１、１２５、１２５’ 開口部
１２２、１２３、１２３’ 、１４１、１４２ 銅めっき膜（導体膜）
１２４、１２４’ ビアホール
１３１ 第１銅箔
１３２ 第２銅箔
１３３ 第３銅箔
１３４ 第４銅箔1, 1 ', 1 "printed wiring board 1a, 1a', 1a" mounting
3, 3 ′, 3 ″
24, 24 '
124, 124 ′ via
Claims (3)
前記外層導体層の一方から前記内層回路パターンに向かって非貫通の開口部を形成する開口部形成工程と、
前記開口部にめっきを施して非貫通のスルーホールを形成するめっき工程と、
前記めっき工程後に、前記外層導体層の他方から前記スルーホールの湾曲した一端に向かって追加の非貫通の開口部をレーザ加工によって形成するレーザ加工工程と、
前記レーザ加工工程後にめっきを施してビアホールを形成するビアホール形成工程と、
前記外層導体層にパターンニングを施して外層回路パターンを形成する外層回路パターン形成工程と、を有し、
前記開口部形成工程において、前記積層体の一部を機械的に切削して前記開口部の先端を切削方向に向かって突出するように湾曲させるプリント配線基板の製造方法。 Preparing a laminate including an insulator, and at least one inner layer circuit pattern embedded in the insulator and an outer conductor layer formed on the front and back surfaces of the insulator;
An opening forming step of forming a non-penetrating opening from one of the outer conductor layers toward the inner circuit pattern;
A plating step of plating the opening to form a non-through hole; and
After the plating step, a laser processing step of forming an additional non-through opening by laser processing from the other of the outer conductor layers toward the curved end of the through hole;
A via hole forming step of forming a via hole by plating after the laser processing step;
An outer layer circuit pattern forming step of patterning the outer conductor layer to form an outer layer circuit pattern,
In the opening forming step, a method of manufacturing a printed wiring board in which a part of the laminated body is mechanically cut and curved so that a tip of the opening protrudes in a cutting direction.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2014/064493 WO2015181976A1 (en) | 2014-05-30 | 2014-05-30 | Printed wiring board and method for producing same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015197546A Division JP2016001764A (en) | 2015-10-05 | 2015-10-05 | Printed wiring board and manufacturing method of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP5859678B1 true JP5859678B1 (en) | 2016-02-10 |
| JPWO2015181976A1 JPWO2015181976A1 (en) | 2017-04-20 |
Family
ID=54698350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014550556A Expired - Fee Related JP5859678B1 (en) | 2014-05-30 | 2014-05-30 | Method for manufacturing printed wiring board |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP5859678B1 (en) |
| WO (1) | WO2015181976A1 (en) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04250695A (en) * | 1991-01-28 | 1992-09-07 | Matsushita Electric Works Ltd | Forming mehtod for viahole multilayer circuit board |
| JPH05327227A (en) * | 1992-05-26 | 1993-12-10 | Yamashita Saakitetsuku Kk | Blind hole and its production |
| JPH07192961A (en) * | 1993-12-27 | 1995-07-28 | Murata Mfg Co Ltd | Multilayer electronic device, production thereof and characteristics measuring method |
| JPH1065298A (en) * | 1996-08-21 | 1998-03-06 | Hitachi Aic Inc | End surface through-hole wiring board |
| JP2000196240A (en) * | 1998-12-24 | 2000-07-14 | Kyocera Corp | Stacked circuit board |
| JP2003218490A (en) * | 2002-01-24 | 2003-07-31 | Sharp Corp | Printed wiring board and its manufacturing method |
| JP2004103859A (en) * | 2002-09-10 | 2004-04-02 | Cmk Corp | Multi-piece printed wiring board for mounting electronic component and its manufacturing method, and surface mount component |
| WO2008111408A1 (en) * | 2007-03-09 | 2008-09-18 | Murata Manufacturing Co., Ltd. | Multilayer wiring board and method for manufacturing the same |
| WO2010125858A1 (en) * | 2009-04-29 | 2010-11-04 | 株式会社 村田製作所 | Multilayered resin circuit board, and manufacturing method of multilayered resin circuit board |
-
2014
- 2014-05-30 JP JP2014550556A patent/JP5859678B1/en not_active Expired - Fee Related
- 2014-05-30 WO PCT/JP2014/064493 patent/WO2015181976A1/en active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04250695A (en) * | 1991-01-28 | 1992-09-07 | Matsushita Electric Works Ltd | Forming mehtod for viahole multilayer circuit board |
| JPH05327227A (en) * | 1992-05-26 | 1993-12-10 | Yamashita Saakitetsuku Kk | Blind hole and its production |
| JPH07192961A (en) * | 1993-12-27 | 1995-07-28 | Murata Mfg Co Ltd | Multilayer electronic device, production thereof and characteristics measuring method |
| JPH1065298A (en) * | 1996-08-21 | 1998-03-06 | Hitachi Aic Inc | End surface through-hole wiring board |
| JP2000196240A (en) * | 1998-12-24 | 2000-07-14 | Kyocera Corp | Stacked circuit board |
| JP2003218490A (en) * | 2002-01-24 | 2003-07-31 | Sharp Corp | Printed wiring board and its manufacturing method |
| JP2004103859A (en) * | 2002-09-10 | 2004-04-02 | Cmk Corp | Multi-piece printed wiring board for mounting electronic component and its manufacturing method, and surface mount component |
| WO2008111408A1 (en) * | 2007-03-09 | 2008-09-18 | Murata Manufacturing Co., Ltd. | Multilayer wiring board and method for manufacturing the same |
| WO2010125858A1 (en) * | 2009-04-29 | 2010-11-04 | 株式会社 村田製作所 | Multilayered resin circuit board, and manufacturing method of multilayered resin circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2015181976A1 (en) | 2017-04-20 |
| WO2015181976A1 (en) | 2015-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8178191B2 (en) | Multilayer wiring board and method of making the same | |
| JP5100081B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
| JP5093353B2 (en) | Manufacturing method of component built-in module and component built-in module | |
| JP2013229465A (en) | Wiring board and method for manufacturing the same | |
| US11812556B2 (en) | Printed circuit board and manufacturing method thereof | |
| WO2014125973A1 (en) | Resin multi-layer substrate with built-in component, and resin multi-layer substrate | |
| JP5684958B1 (en) | Printed wiring board | |
| JP2016063130A (en) | Printed wiring board and semiconductor package | |
| KR101438915B1 (en) | The printed circuit board and the method for manufacturing the same | |
| JP5454681B2 (en) | Module substrate and manufacturing method thereof | |
| JP5462450B2 (en) | Component built-in printed wiring board and method for manufacturing component built-in printed wiring board | |
| JP6673304B2 (en) | Multilayer board | |
| JP2010062199A (en) | Circuit board | |
| JP5539453B2 (en) | Electronic component-mounted multilayer wiring board and manufacturing method thereof | |
| JP2017028024A (en) | Component mounted board, component built-in board, manufacturing method of component mounted board and manufacturing method of component built-in board | |
| JP2019121766A (en) | Printed wiring board and manufacturing method thereof | |
| JP5859678B1 (en) | Method for manufacturing printed wiring board | |
| JP4899409B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2016001764A (en) | Printed wiring board and manufacturing method of the same | |
| JP5671857B2 (en) | Manufacturing method of wiring board with embedded parts | |
| KR101109277B1 (en) | Fabricating Method of Printed Circuit Board | |
| JP4892924B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JP2011216634A (en) | Substrate with built-in electronic component, electronic circuit module, and method for manufacturing of substrate with built-in electronic component | |
| JP5633256B2 (en) | Manufacturing method of component-embedded substrate | |
| JP4978709B2 (en) | Electronic component built-in wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5859678 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |