KR20140001550A - 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈 - Google Patents

인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈 Download PDF

Info

Publication number
KR20140001550A
KR20140001550A KR1020120069408A KR20120069408A KR20140001550A KR 20140001550 A KR20140001550 A KR 20140001550A KR 1020120069408 A KR1020120069408 A KR 1020120069408A KR 20120069408 A KR20120069408 A KR 20120069408A KR 20140001550 A KR20140001550 A KR 20140001550A
Authority
KR
South Korea
Prior art keywords
prepreg
printed circuit
circuit board
layer
resin
Prior art date
Application number
KR1020120069408A
Other languages
English (en)
Inventor
이주희
권명재
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020120069408A priority Critical patent/KR20140001550A/ko
Publication of KR20140001550A publication Critical patent/KR20140001550A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Reinforced Plastic Materials (AREA)

Abstract

본 발명은 인쇄회로기판 및 이를 포함하는 스마트 IC 모듈을 제공한다. 상기 스마트 IC용 인쇄회로기판은 180℃이상에서 4시간 이상 경화된 프리프레그로 형성된 절연층; 및 상기 절연층의 일 측면 상에 형성된 회로 패턴층을 포함한다. 이러한 프리프레그로 된 절연층은 거친 표면 텍스쳐를 가지고 되고, 그에 따라 절연층 상에 몰딩부가 형성될 때 절연층의 거친 표면으로 인해 몰딩부의 절연층에 대한 증가된 접착력 또는 부착력을 가지므로, 몰딩부가 절연층으로부터 잘 벗겨지지 않게 된다.

Description

인쇄회로기판 및 이를 포함하는 스마트 ＩＣ 모듈{PRINTED CIRCUIT BOARD AND FOR SMART IC MODULE HAVING THIS BOARD}
본 발명은 인쇄회로기판 및 스마트 IC 모듈에 관한 것이다.
반도체 또는 광소자 패키지 기술은 고밀도화, 소형화, 고성능화의 요구에 부합하여 꾸준히 발전하여 왔지만, 반도체 제조 기술에 비하여 상대적으로 뒤쳐져 있는 상태이기 때문에 패키지 기술 개발로 고성능화, 소형화, 고밀도화에 대한 요구를 해결하려는 움직임이 최근 대두되고 있다.
반도체/광소자 패키지 관련하여 실리콘 칩이나 LED(Light Emitting Diode) 칩, 스마트 IC 칩 등이 와이어 본딩이나 LOC(Lead On Chip) 본딩 방식을 통해 기판 상에 본딩된다. LED 칩이나 스마트 IC 칩이 본딩되는 기판의 구성은 도 1에 도시된 바와 같다.
도 1은 종래 스마트 IC 칩이 장착된 IC 모듈의 단면을 나타낸 도면이다. 도 1을 참조하면, IC 모듈(110)은 IC 칩(112)과 인쇄회로기판(115) 및 몰딩부(160)를 포함한다. IC 칩(112)은 메모리 반도체 소자이거나 마이크로프로세서 칩이다. 인쇄회로기판(115)은 금속 패턴층(120)과 절연층(130)를 포함한다. 절연층(130)은 인쇄회로기판(115)의 몸체를 형성한다. 금속 패턴층(120)은 예컨대, 구리 금속을 절연층(130)에 패터닝함으로써 형성된다. 절연층(130)은 일반적으로 에폭시 수지(epoxy resin)로 형성된다. 에폭시 수지 등의 열가소성 수지는 금속박과의 접착성이 낮을 수 있어, 물성치가 다른 수지로 이루어진 접착층(135)을 형성하여 절연층(130) 상에 금속 패턴층(120)을 접착시킨다.
IC 칩(112)은 예컨대, 금속 와이어(116, 118)를 통해 금속 패턴층(120)과 전기적으로 연결된다. 즉, IC 칩(112)은 와이어 본딩 공정을 통해 금속 패턴층(120)과 전기적으로 접속된다. 와이어 본딩은 전도도가 높은 금(Au) 이나 알루미늄(Al)으로 된 와이어를 IC 칩(112)의 외부 단자에 붙이는 공정이다. 이러한 금 와이어 또는 알루미늄 와이어는 작은 충격에도 파손가능성이 높기 때문에 와이어 본딩 후 와이어 본딩된 영역을 몰딩하는 과정을 거친다. 그에 따라, 몰딩부(160)가 형성되며 예컨대, 에폭시 수지로 이루어진다. 몰딩 방식은 크게 EMC 몰드(Mold) 방식 및 댐앤필(Dam and Fill) 방식으로 나눌 수 있다. 댐앤필 방식은 에폭시 수지의 일종으로 테두리에 댐(Dam) 수지를 도포한 후 먼저 경화를 시키고 내부를 유체로 채우는 방식이다. 이후 적절한 파장대와 광량의 UV를 조사하면 완전경화가 이루어 진다.
한편, 인쇄회로기판(115)은 절연층(130) 대신에, 유리섬유 기재 등의 시트 형상 기재에 열경화성 수지를 함침하여 얻어지고 고무(Rubber) 성분이 포함된 프리프레그(Prepreg)를 이용하여 형성될 수 있다.
프리프레그를 이용하여 인쇄회로기판이 형성되는 경우에 몰딩부(160)을 형성하기 위해 프리프레그 상에 수지를 도포한 후 경화시킬 때 몰딩부(160)가 프리프레그로부터 벗겨지거나 작은 충격에도 수지가 떨어져나가는 문제가 발생하였다.
본 발명은 전술한 문제를 해결하기 위해 안출된 것으로, 본 발명의 목적은, 몰딩부의 접착력을 향상시킨 인쇄회로기판 및 이를 포함하는 IC 모듈을 제공하는데 있다.
전술한 문제를 해결하기 위한 본 발명의 일 실시예에 따른 인쇄회로기판은, 180℃이상에서 4시간 이상 경화된 프리프레그로 형성된 절연층; 및 상기 절연층의 일 측면 상에 형성된 회로 패턴층을 포함한다.
상기 회로 패턴층은 구리, 알루미늄, 또는 황동으로 형성될 수 있다.
상기 프리프레그는 코어층; 및 코어층의 양 면에 각각 형성된 수지층들을 포함할 수 있다.
상기 코어층은 시트 형상 유리 섬유 기재로 형성될 수 있다.
또한, 본 발명의 일 실시예에 따른 IC 모듈은 상기 인쇄회로기판; 상기 인쇄회로기판에 실장된 IC 칩; 상기 인쇄회로기판과 상기 IC 칩 사이에 본딩된 금속 와이어: 및 상기 와이어 상에 형성된 몰딩부를 포함한다.
상기 금속 와이어는 금 또는 알루미늄으로 이루어질 수 있다.
상기 몰딩부는 에폭시 수지로 이루어질 수 있다.
상기 몰딩부는 댐앤필 방식을 이용하여 형성될 수 있다.
본 발명에 따르면 인쇄회로기판을 제조할 때 180℃이상에서 4시간 이상 경화된 프리프레그를 이용하여 절연층을 형성한다. 그에 따라, 절연층 상에 몰딩부가 형성될 때 절연층의 거친 표면으로 인해 몰딩부의 절연층에 대한 증가된 접착력 또는 부착력을 가지므로, 몰딩부가 절연층으로부터 잘 벗겨지지 않게 된다.
도 1은 종래의 스마트 IC용 인쇄회로기판의 단면도를 나타낸 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 프리프레그의 단면도를 나타낸 도면이다.
도 3은 본 발명의 일실시예에 따른 프리프레그의 표면을 확대한 사진을 나타낸다.
도 4는 본 발명에 따른 스마트 IC 모듈의 단면을 나타낸 도면이다.
도 5는 본 발명에 따른 몰딩부의 절연층에 대한 접착력을 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 바람직한 실시형태에 대해서 상세히 설명한다. 다만, 실시형태를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 또한, 도면에서의 각 구성요소들의 크기는 설명을 위하여 과장될 수 있으며, 실제로 적용되는 크기를 의미하는 것은 아니다.
도 2는 본 발명의 바람직한 실시예에 따른 프리프레그의 단면도를 나타낸 도면이다.
도 2를 참조하면, 프리프레그(200)는 시트 형상 기재(섬유 기재)로 형성된 코어층(210)과, 코어층(210)의 한쪽면 측에 형성되는 제1 수지층(222) 및 다른쪽 면 측에 형성되는 제2 수지층(224)을 포함한다. 이러한 프리프레그는 반경화된 상태의 원자재이다.
코어층(210)가 형성되어진 시트 형상 기재로는 유리 직포, 유리 부직포 등의 유리섬유 기재, 폴리아미드 수지 섬유, 방향족 폴리아미드 수지 섬유, 전(全)방향족 폴리아미드 수지 섬유 등의 폴리아미드계 수지 섬유, 폴리에스테르 수지 섬유, 방향족 폴리에스테르 수지 섬유, 전방향족 폴리에스테르 수지 섬유 등의 폴리에스테르계 수지 섬유, 폴리이미드 수지 섬유, 불화 탄소수지 섬유 등을 주성분으로 하는 직포 또는 부직포로 구성되는 합성섬유 기재, 크래프트(graft)지, 코튼 린터(cotton linter)지, 린터와 크래프트 펄프의 혼초지(混抄紙) 등을 주성분으로 하는 종이 기재 등의 유기 섬유 기재 등의 섬유 기재, 폴리에스테르, 폴리이미드 등의 수지 필름 등을 들 수 있다. 이들 중에서도 유리섬유 기재가 바람직하다. 이것에 의해, 프리프레그의 강도를 향상할 수 있다. 또, 프리프레그의 열팽창 계수를 작게 할 수 있다.
시트 형상 기재(섬유 기재)의 두께는 특별히 제한되지 않지만, 얇은 프리프레그를 얻는 경우에는 30 ㎛ 이하가 바람직하고, 25 ㎛ 이하가 특히 바람직하고, 10∼20 ㎛가 가장 바람직하다. 시트 형상 기재의 두께가 상기 범위 내이면, 후술하는 기판의 강도를 유지하면서 그 박막화를 도모할 수 있다.
제1 수지층(222)는 도 2a 및 2b에 도시된 바와 같이, 코어층(210)의 한쪽 면 상에 형성되어 있고, 제2 수지층(224)는 코어층(210)의 다른 쪽 면 상에 형성되어 있다.
제1 및 제2 수지층(222, 224)은 페녹시 수지, 폴리이미드 수지, 폴리아미드이미드 수지, 폴리페닐렌 옥사이드 수지, 폴리에테르술폰 수지 등의 열가소성 수지로 이루어질 수 있다.
이러한 프리프레그(200)는 반경화 상태로부터 경화되어 스마트 IC용 인쇄회로기판에 사용된다. 구체적으로 본 발명에 따라, 반경화 상태의 프리프레그(200)는 경화되어 필름 타입의 절연층으로 사용된다. 이 때 경화 조건은 온도는 180℃이상 시간은 4시간 이상이다. 이러한 경화 조건에 따라 경화를 진행한 경우 프리프레그(200) 상에 수지 등으로 댐앤필 방식에 따라 몰딩부가 형성될 때 몰딩부의 프리프레그에 대한 접착력이 양호하다.
도 3은 본 발명의 일실시예에 따른 프리프레그의 표면을 확대한 사진을 나타낸다. 도 3(a)는 일반적인 경화 조건에서 경화된 프리프레그의 표면을 확대한 것이고 도 3(b)는 본 발명에 따른 경화 조건에서 경화된 프리프레그의 표면을 확대한 사진을 나타낸다.
일반적으로 프리프레그는 2시간 동안 185℃의 온도에서 경화되며, 그에 따라 경화된 프리프레그의 표면은 도 3(a)에 도시된 바와 같이, 매끄러운 텍스쳐를 나타낸다. 이러한 프리프레그의 표면 상에 몰딩부가 수지 등을 이용하여 형성되면, 프리프레그 표면의 매끄러운 텍스쳐에 의해 몰딩부가 프리프레그의 표면으로부터 잘 벗겨지게 된다. 다시 말해, 몰딩부를 이루는 수지가 프리프레그의 표면에 잘 붙어있지 못한다.
반면, 본 발명에 따라, 프리프레그는 180℃ 이상에서 4시간 이상 경화되며, 그에 따라 경화된 프리프레그의 표면은 도 3(b)에 도시된 바와 같이, 거친 텍스쳐를 나타낸다. 이에 FE-SEM 측정 결과, 프리프레그의 표면은 수지의 수축 및 변형이 발생하여 내부의 섬유가 드러날 뿐만 아니라 흠이나 기스가 발생하여 거친 텍스쳐를 가진다. 도 3(b)의 우측에는 본 발명에 따른 프리프레그 표면을 5000배로 확대한 사진이 도시되어 있다. 도시된 바와 같이, 프리프레그의 표면에는 프리프레그의 시트 형상 기재(섬유 기재)로 형성된 코어층(210)이 드러나 있다.
이러한 프리프레그의 표면 상에 몰딩부가 수지 등을 이용하여 형성되면, 프리프레그 표면의 거친 텍스쳐에 의해 몰딩부가 프리프레그의 표면으로부터 벗겨지지 않는다. 다시 말해, 섬유 기재의 코어층(210)이 노출되어 프리프레그(200)의 표면을 거칠게 만들기 때문에, 수지 등이 도포되면 잘 벗겨지지 않게 된다.
도 4는 본 발명에 따른 스마트 IC 모듈의 단면을 나타낸 도면이다. 도 4를 참조하면, 스마트 IC 모듈은 인쇄회로기판(340), 인쇄회로기판(340) 상에 실장된 IC 칩(312) 및 몰딩부(360)를 포함한다. IC 칩(112)은 메모리 반도체 소자이거나 마이크로프로세서 칩이다. 인쇄회로기판(340)은 회로 패턴층(330)과 절연층(200)를 포함한다. 인쇄회로기판(340)은 IC 칩(312)이 부착되는 본딩면과 이 본딩면과 마주보는 반대면에 형성되고 외부와 접촉되는 접촉면을 가진다. 절연층(320)은 인쇄회로기판(340)의 몸체를 형성한다. 이러한 절연층(320)은 본 발명에 따라 경화된 프리프레그(200)로 형성된다. 프리프레그(200)는 시트 형상 기재(섬유 기재)로 형성된 코어층(210)과, 코어층(210)의 한쪽면 측에 형성되는 제1 수지층(222) 및 다른쪽 면 측에 형성되는 제2 수지층(224)을 포함한다.
회로 패턴층(330)은 예컨대, 구리 포일을 이용하여 금속층을 절연층(320)의 일 면 상에 형성한 후 에칭 공정을 통해 형성될 수 있다. . 금속층은 구리, 알루미늄 또는 황동으로 형성될 수 있다. 보다 자세하게는 여러 약품 처리를 통해 금속층 표면을 활성화시킨 후, 포토 레지스트를 도포하고 노광 및 현상 공정을 수행한다. 현상공정이 완료된 후, 에칭 공정을 통해 필요한 회로를 형성하고 포토레지스트를 박리함으로써 회로패턴층(330)이 형성된다.
IC 칩(312)은 예컨대, 금속 와이어(316, 318)를 통해 회로 패턴층(330)과 전기적으로 연결된다. 즉, IC 칩(312)은 와이어 본딩 공정을 통해 회로 패턴층(330)과 전기적으로 접속된다. 와이어 본딩은 전도도가 높은 금(Au) 이나 알루미늄(Al)으로 된 와이어를 IC 칩(312)의 외부 단자에 붙이는 공정이다. 이러한 금 와이어 또는 알루미늄 와이어(316, 318)는 작은 충격에도 파손가능성이 높기 때문에 와이어 본딩 후 와이어 본딩된 영역을 몰딩하는 과정을 거친다. 그에 따라, 몰딩부(360)가 형성되며 예컨대, 엑폭시 수지를 포함하는 수지로 이루어진다. 구체적으로, 몰딩부(360)는 프리프레그(200)로 된 절연층(320) 상에 형성된다. 프리프레그(200)는 본 발명에 따라, 180℃ 이상에서 4시간 이상 경화된다. 그에 따라 프리프레그(200)는 경화시에 수지의 수축 및 변형이 발생하여 내부의 섬유, 즉, 섬유 기재로 된 코어층(210)이 부분적으로 노출된다. 뿐만 아니라, 프리프레그(200)는 제1 수지층(222) 및 제2 수지층(224)의 표면에 흠이나 기스가 발생하여 거친 텍스쳐를 가진다.
이러한 프리프레그(200)로 된 절연층(320) 상에 수지 등을 이용하여 몰딩부(360)을 형성하면, 절연층(320)의 표면의 거친 텍스쳐에 수지가 도포되어 잘 벗겨지지 않게 된다. 몰딩부(360)는 다양한 방식으로 형성될 수 있는데, 예컨대, EMC 몰드(Mold) 방식 및 댐앤필(Dam and Fill) 방식을 포함한다.
이러한 본 발명에 따라, 몰딩부(360)는 절연층(320)의 거친 표면으로 인해 절연층에 대한 증가된 접착력 또는 부착력을 가지므로, 몰딩부(360)가 절연층(320)으로부터 잘 벗겨지지 않게 된다.
도 5는 본 발명에 따른 몰딩부의 절연층에 대한 접착력을 나타낸 도면이다.
도 5의 좌측을 참조하면, 종래 기술에 따른 몰딩부(160)가 절연층(130) 상에 형성된 후 몰딩부(160)가 절연층(130)으로부터 분리된 상태가 도시되어 있다. 몰딩부(160)는 절연층(130)의 매끄러운 텍스쳐 상에 도포되기 때문에 도시된 바와 같이, 절연층(130)으로부터 쉽게 분리된다.
도 5의 우측에는 본 발명에 따른 몰딩부(360)이 절연층(320) 상에 형성된 후 몰딩부(360)를 절연층(320)으로부터 분리하려고 시도된 상태를 나타낸다. 본 발명에 따라, 몰딩부(360)는 거친 표면 텍스쳐를 가진 프리프레그로 이루어진 절연층(320) 상에 도포되기 때문에, 몰딩부(360)와 절연층(320) 사이의 접착력이 증가한다. 따라서, 몰딩부(360)는 절연층(320)으로부터 분리되기 어렵다. 따라서, 몰딩부(360)를 절연층(320)으로부터 분리하려는 시도는 몰딩부(360)가 대응하는 절연층(320)에 접착된 상태로 절연층(320)으로부터 분리되는 결과를 가져온다.
이와 같이, 몰딩부(360)의 절연층(320)에 대한 접착력 또는 부착력이 증가하여 몰딩부(360)가 절연층(320)으로부터 잘 벗겨지지 않게 된다.
전술한 바와 같은 본 발명의 상세한 설명에서는 구체적인 실시예에 관해 설명하였다. 그러나 본 발명의 범주에서 벗어나지 않는 한도 내에서는 여러 가지 변형이 가능하다. 본 발명의 기술적 사상은 본 발명의 전술한 실시예에 국한되어 정해져서는 안 되며, 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
210: 코어층 222: 제1 수지층
224: 제2 수지층 330: 회로 패턴층
312: IC 칩 360: 몰딩부

Claims (8)

180℃이상에서 4시간 이상 경화된 프리프레그로 형성된 절연층; 및
상기 절연층의 일 측면 상에 형성된 회로 패턴층을 포함하는 인쇄회로기판.
제1항에 있어서,
상기 회로 패턴층은 구리, 알루미늄, 또는 황동으로 형성되는 인쇄회로기판.
제1항에 있어서,
상기 프리프레그는
코어층; 및
코어층의 양 면에 각각 형성된 수지층들을 포함하는 인쇄회로기판.
제3항에 있어서,
상기 코어층은 시트 형상 유리 섬유 기재로 형성되는 인쇄회로기판.
청구항 1의 인쇄회로기판;
상기 인쇄회로기판에 실장된 IC 칩;
상기 인쇄회로기판과 상기 IC 칩 사이에 본딩된 금속 와이어: 및
상기 와이어 상에 형성된 몰딩부를 포함하는 스마트 IC 모듈.
제5항에 있어서,
상기 금속 와이어는 금 또는 알루미늄으로 이루어진 스마트 IC 모듈.
제5항에 있어서,
상기 몰딩부는 에폭시 수지로 이루어진 스마트 IC 모듈.
제5항에 있어서,
상기 몰딩부는 댐앤필 방식을 이용하여 형성된 스마트 IC 모듈.
KR1020120069408A 2012-06-27 2012-06-27 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈 KR20140001550A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120069408A KR20140001550A (ko) 2012-06-27 2012-06-27 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120069408A KR20140001550A (ko) 2012-06-27 2012-06-27 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈

Publications (1)

Publication Number Publication Date
KR20140001550A true KR20140001550A (ko) 2014-01-07

Family

ID=50139056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120069408A KR20140001550A (ko) 2012-06-27 2012-06-27 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈

Country Status (1)

Country Link
KR (1) KR20140001550A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960107B2 (en) 2016-01-05 2018-05-01 Samsung Electronics Co., Ltd. Package substrate, method for fabricating the same, and package device including the package substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960107B2 (en) 2016-01-05 2018-05-01 Samsung Electronics Co., Ltd. Package substrate, method for fabricating the same, and package device including the package substrate
US10134666B2 (en) 2016-01-05 2018-11-20 Samsung Electronics Co., Ltd. Package substrate, method for fabricating the same, and package device including the package substrate

Similar Documents

Publication Publication Date Title
US8111523B2 (en) Wiring board with switching function and method of manufacturing the same
JP2012060096A (ja) 埋め込みボールグリッドアレイ基板及びその製造方法
KR102119760B1 (ko) Ic 모듈용 인쇄회로기판 및 그 제조방법
KR101897069B1 (ko) 칩 패키지 부재 제조 방법 및 칩 패키지 제조방법
KR101886340B1 (ko) 스마트 ic모듈 및 그 제조방법
KR20140001550A (ko) 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈
KR20130134973A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
US20110057330A1 (en) Electronic device and method of manufacturing electronic device
KR101956103B1 (ko) 인쇄회로기판 및 이를 포함하는 스마트 ｉｃ 모듈
JP7342445B2 (ja) 電子部品内蔵基板及びその製造方法
KR20080087350A (ko) 집적회로 패키지 및 그 제조방법
KR20080082365A (ko) 금속 코어를 사용한 ｐｃｂ, 그 제조방법 및 반도체 패키지제조방법
US20160190072A1 (en) Stacked semiconductor packages with cantilever pads
KR102007375B1 (ko) 인쇄회로기판 및 이를 포함하는 ｉｃ 칩 패키지
US20110227215A1 (en) Electronic device, package including the same and method of fabricating the package
JP4452964B2 (ja) 半導体搭載用基板の製造法並びに半導体パッケージの製造法
US20110057329A1 (en) Electronic device and manufacturing method of electronic device
KR100346297B1 (ko) 메모리카드용 반도체패키지 및 그 제조방법
US20230080101A1 (en) Semiconductor package substrate, method of manufacturing the same, and semiconductor package
US10412827B1 (en) Method of making a rigid-flex circuit board
KR20130135484A (ko) 스마트 ｉｃ용 인쇄회로기판 및 그 제조방법
KR101563163B1 (ko) 내장형 기판 및 그 제조방법
JP2004055606A (ja) 半導体搭載基板とそれを用いた半導体パッケージ並びにそれらの製造方法
US20130146343A1 (en) Printed circuit board and method of manufacturing the same
KR101120925B1 (ko) 볼 그리드 어레이 기판 및 반도체 칩 패키지 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application