KR20130126639A - 반도체 장치 및 반도체 장치의 제조 방법 및 액정 표시 장치 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 및 액정 표시 장치 Download PDF

Info

Publication number
KR20130126639A
KR20130126639A KR1020137015344A KR20137015344A KR20130126639A KR 20130126639 A KR20130126639 A KR 20130126639A KR 1020137015344 A KR1020137015344 A KR 1020137015344A KR 20137015344 A KR20137015344 A KR 20137015344A KR 20130126639 A KR20130126639 A KR 20130126639A
Authority
KR
South Korea
Prior art keywords
layer
liquid crystal
semiconductor device
insulating layer
light shielding
Prior art date
Application number
KR1020137015344A
Other languages
English (en)
Inventor
아츠히토 무라이
유키노부 나카타
신고 가와시마
준 니시무라
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20130126639A publication Critical patent/KR20130126639A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 의한 반도체 장치(100A)는 박막 트랜지스터(10)와, 박막 트랜지스터(10) 상에 형성된 제1 절연층(9)과, 제1 절연층(9) 상에 형성된 개구부(21a)를 갖는 제2 절연층(11)과, 기판(1)의 법선 방향에서 보았을 때, 산화물 반도체층(5)과 겹치도록 형성된 차광층(12a)을 갖는다. 차광층(12a)은 개구부(21a)에 형성되고, 차광층(12a)의 상면은 볼록 형상의 곡면을 갖고, 또한 제2 절연층(11)의 상면은 차광층(12a)의 상면보다도 기판(1)측에 있다.

Description

반도체 장치 및 반도체 장치의 제조 방법 및 액정 표시 장치{SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, AND LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 산화물 반도체층을 구비하는 박막 트랜지스터(Thin Film Transistor: TFT)를 갖는 반도체 장치 및 그러한 반도체 장치의 제조 방법 및 액정 표시 장치에 관한 것이다.
최근 들어 In(인듐), Zn(아연) 또는 Ga(갈륨) 등을 함유하는 산화물 반도체층을 갖는 TFT의 개발이 활발히 행하여지고 있다(예를 들어 특허문헌 1). 산화물 반도체층을 갖는 TFT(이하, 산화물 반도체 TFT라고 함)는 이동도가 높다고 하는 특성을 갖는다.
특허문헌 1에는 산화물 반도체층을 덮도록 가시광의 광 강도를 감쇠시키는 기능을 갖는 차광층을 형성하여, 산화물 반도체 TFT의 동작 특성을 안정시키는 액정 표시 장치가 개시되어 있다. 또한, 특허문헌 1은 층간막의 일부에 전술한 차광층이 형성되어 있는 액정 표시 장치도 개시되어 있다.
또한, 블랙 매트릭스(BM)를 어레이 기판에 형성하고 개구율을 증대시킨 액정 표시 장치가 특허문헌 2 및 3에 개시되어 있다.
일본 특허 공개 제2010-156960호 공보 일본 특허 공개 제2001-33816호 공보 일본 특허 공개 평10-186408호 공보 일본 특허 공개 제2003-140189호 공보 일본 특허 공개 제2009-151204호 공보 일본 특허 공개 제2010-181838호 공보
그러나, 특허문헌 1에 개시되어 있는 층간막의 일부에 차광층이 형성되어 있는 액정 표시 장치에서, 차광층의 형상에 의해 액정층의 액정 분자의 배향이 흐트러져 표시 불량이 발생한다고 하는 문제가 있다.
본 발명은 상기 과제를 감안한 것으로, 그 목적은 광에 의한 TFT의 특성의 변화가 발생하기 어렵고, 표시 품위가 저하되지 않는 반도체 장치 및 그러한 반도체 장치의 제조 방법 및 액정 표시 장치를 제공하는 것이다.
본 발명에 의한 실시 형태에서의 반도체 장치는 기판과, 상기 기판에 지지된 소스 전극, 드레인 전극 및 산화물 반도체층을 갖는 박막 트랜지스터와, 상기 박막 트랜지스터 상에 형성된 제1 절연층과, 상기 제1 절연층 상에 형성된 제1 개구부 또는 제1 오목부를 갖는 제2 절연층과, 상기 기판의 법선 방향에서 보았을 때, 상기 산화물 반도체층과 겹치도록 형성된 제1 차광층을 갖고, 상기 제1 차광층은 상기 제1 개구부 또는 제1 오목부에 형성되고, 상기 제1 차광층의 상면은 볼록 형상의 곡면을 가지며, 또한 상기 제2 절연층의 상면은 상기 제1 차광층의 상면보다도 상기 기판측에 있다.
일 실시 형태에서, 상기 제2 절연층의 상면과 상기 제1 차광층의 상면의 최정상부의 거리는 0nm 초과 1500nm 이하이다.
일 실시 형태에서, 상기 제1 차광층은 흑색 수지로 형성되어 있다.
일 실시 형태에서, 전술한 반도체 장치는 상기 소스 전극에 전기적으로 접속된 소스 배선과, 상기 기판의 법선 방향에서 보았을 때, 상기 소스 배선과 겹치도록 형성된 제2 차광층을 더 갖고, 상기 제2 절연층은 제2 개구부 또는 제2 오목부를 더 갖고, 상기 제2 차광층은 상기 제2 개구부 또는 상기 제2 오목부에 형성되며, 상기 제2 차광층의 상면은 볼록 형상의 곡면을 갖고, 또한 상기 제2 절연층의 상면은 상기 제2 차광층의 상면보다도 상기 기판측에 있다.
일 실시 형태에서, 상기 제2 절연층의 상면과 상기 제2 차광층의 상면의 최정상부의 거리는 0nm 초과 1500nm 이하이다.
일 실시 형태에서, 상기 제2 차광층은 흑색 수지로 형성되어 있다.
일 실시 형태에서, 전술한 반도체 장치는 상기 제2 절연층 상에 형성된 도전층을 갖고, 상기 제2 절연층과 상기 제1 차광층은 서로 접하여 제1 계면을 형성하고 있으며, 상기 제2 절연층과 상기 제2 차광층은 서로 접하여 제2 계면을 형성하고 있으며, 상기 제1 계면 또는 상기 제2 계면 중 적어도 일부는 상기 도전층 아래에 있다.
일 실시 형태에서, 전술한 반도체 장치는 상기 드레인 전극에 전기적으로 접속된 드레인 배선을 갖고, 상기 산화물 반도체층을 형성하는 재료와 동일한 재료로 형성된 층 상에 상기 소스 배선 및 상기 드레인 배선이 형성되어 있다.
일 실시 형태에서, 상기 산화물 반도체층은 In, Ga 및 Zn을 포함한다.
일 실시 형태에서, 상기 제2 절연층은 발유성(撥油性)을 갖는다.
본 발명에 의한 실시 형태에서의 액정 표시 장치는 전술한 반도체 장치를 갖는다.
일 실시 형태에서, 전술한 액정 표시 장치는 수직 배향형의 액정층을 갖는 액정 표시 장치이며, 상기 액정 표시 장치의 화소 영역은 전압 인가 시에 상기 액정층의 액정 분자가 제1 방향을 따라서 배향되는 제1 액정 도메인과, 제2 방향을 따라서 배향되는 제2 액정 도메인과, 제3 방향을 따라서 배향되는 제3 액정 도메인과, 제4 방향을 따라서 배향되는 제4 액정 도메인을 갖고, 상기 제1 방향, 제2 방향, 제3 방향 및 제4 방향은 임의의 2개의 방향의 차가 90°의 정수배와 대략 동등한 4개의 방향이며, 상기 제1 액정 도메인, 제2 액정 도메인, 제3 액정 도메인 및 제4 액정 도메인은 각각 다른 액정 도메인과 인접하고, 또한 2행 2열의 매트릭스 형상으로 배치되어 있으며, 상기 제1 액정 도메인, 제2 액정 도메인, 제3 액정 도메인 및 제4 액정 도메인 각각이 다른 액정 도메인과 인접하는 경계 영역의 적어도 일부를 선택적으로 차광하도록 제3 차광층이 형성되어 있으며, 상기 제2 절연층은 제3 개구부 또는 제3 오목부를 더 갖고, 상기 제3 차광층은 상기 제3 개구부 또는 상기 제3 오목부에 형성되고, 상기 제3 차광층의 상면은 볼록 형상의 곡면을 갖고, 또한 상기 제2 절연층의 상면은 상기 제3 차광층의 상면보다도 상기 기판측에 있다.
일 실시 형태에서, 상기 제2 절연층의 상면과 상기 제3 차광층의 상면의 최정상부의 거리는 0nm 초과 1500nm 이하이다.
일 실시 형태에서, 상기 제3 차광층은 흑색 수지로 형성되어 있다.
일 실시 형태에서, 전술한 액정 표시 장치는 상기 제2 절연층 상에 형성된 도전층을 갖고, 상기 제3 차광층과 상기 제2 절연층은 서로 접하여 제3 계면을 형성하고 있으며, 상기 제3 계면 중 적어도 일부는 상기 도전층 아래에 있다.
본 발명에 의한 실시 형태에서의 반도체 장치의 제조 방법은 전술한 반도체 장치의 제조 방법이며, 상기 제2 절연층을, 발유성을 갖는 유기 재료로 형성하는 공정을 포함한다.
일 실시 형태에서, 전술한 반도체 장치의 제조 방법은 상기 제2 절연층을 형성하는 공정 (A)와, 상기 공정 (A) 후에, 불소계의 가스를 사용하여 플라즈마 처리를 행하고, 상기 제2 절연층에 발유성을 부여하는 공정 (B)를 포함한다.
본 발명에 의하면, 광에 의한 TFT의 특성의 변화가 발생하기 어렵고, 표시 품위가 저하되지 않는 반도체 장치 및 그러한 반도체 장치의 제조 방법 및 액정 표시 장치가 제공된다.
도 1의 (a)는 본 발명에 의한 실시 형태에서의 반도체 장치(100A)의 모식적인 평면도이며, (b)는 (a)의 A1-A1' 선을 따른 반도체 장치(100A)의 모식적인 단면도이며, (c)는 (a)의 A2-A2' 선을 따른 반도체 장치(100A)의 모식적인 단면도이다.
도 2는 도 1의 (b)에 대응하는 반도체 장치(100A)의 변형예의 모식적인 단면도이다.
도 3은 반도체 장치(100A) 및 반도체 장치(200) 각각의 임계값 전압의 변화량(ΔVth)과 구동 시간의 관계를 나타내는 그래프이다.
도 4의 (a)는 본 발명에 의한 다른 실시 형태에서의 반도체 장치(100B)의 모식적인 평면도이며, (b)는 (a)의 B-B' 선을 따른 반도체 장치(100B)의 모식적인 단면도이며, (c)는 반도체 장치(100B)의 도전층을 설명하는 평면도이다.
도 5는 반도체 장치(100B)의 도전층의 구조와 전압 인가 시의 액정층의 액정 분자의 배향 상태의 관계를 설명하는 평면도이다.
도 6의 (a) 내지 (d)는 반도체 장치(100A)의 제조 방법을 설명하는 모식적인 도면이다.
도 7의 (a) 내지 (d)는 반도체 장치(100A)의 제조 방법을 설명하는 모식적인 도면이다.
도 8의 (a) 내지 (c)는 반도체 장치(100B)의 제조 방법을 설명하는 모식적인 도면이다.
도면을 참조하여 본 발명에 의한 실시 형태에서의 반도체 장치를 설명한다. 본 실시 형태에서의 반도체 장치는 예를 들어 액정 표시 장치에 사용되는 반도체 장치(TFT 기판)이다. 단, 본 발명은 예시하는 실시 형태에 한정되지 않는다.
도 1의 (a)는 본 발명에 의한 실시 형태에서의 반도체 장치(100A)의 모식적인 평면도이다. 도 1의 (b)는 도 1의 (a)의 A1-A1' 선을 따른 반도체 장치(100A)의 모식적인 단면도이다. 도 1의 (c)는 도 1의 (a)의 A2-A2' 선을 따른 반도체 장치(100A)의 모식적인 단면도이다. 도 2는 도 1의 (b)에 대응하는 반도체 장치(100A)의 변형예의 모식적인 단면도이다.
도 1의 (a) 및 도 1의 (b)에 도시하는 바와 같이, 반도체 장치(100A)는 기판(예를 들어 유리 기판)(1)과, 기판(1)에 지지된 TFT(10)를 갖는다. TFT(10)는 소스 전극(6)과 드레인 전극(7)과 산화물 반도체층(5)을 갖는다. TFT(10)는 예를 들어 화소마다 형성되어 있다. 또한, 반도체 장치(100A)는 TFT(10) 상에 형성된 제1 절연층(9)과 제1 절연층(9) 상에 형성된 개구부(21a)를 갖는 제2 절연층(11)과, 기판(1)의 법선 방향에서 보았을 때, 산화물 반도체층(5)과 겹치도록 형성된 차광층(12a)을 갖는다. 차광층(12a)은 개구부(21a)에 형성되어 있다. 차광층(12a)의 상면은 곡면을 갖고, 또한 제2 절연층(11)의 상면은 차광층(12a)의 상면보다도 기판(1)측에 있다. 즉, 차광층(12a)의 상면은 제2 절연층(11)의 상면에 대하여 위로 볼록하게 되어 있다. 또한, 여기에서 예시하는 개구부(21a)는 관통 구멍인데, 개구부(21a) 대신에 오목부를 형성해도 좋다. 단, 개구부(21a)는 관통 구멍인 편이 바람직하다. 상세한 것은 후술하지만, 차광층(12a)에 포함되는 산소가 산화물 반도체층(5)에 공급되기 쉬워지기 때문이다.
또한, 도 1의 (a) 및 도 1의 (c)에 도시하는 바와 같이, 반도체 장치(100A)는 열 방향으로 연장 설치되는 소스 배선(6')과, 제1 기판의 법선 방향에서 보았을 때, 소스 배선(6')과 겹치도록 형성된 차광층(12b)을 갖고 있다. 소스 배선(6')은 TFT(10)의 소스 전극(6)에 전기적으로 접속되어 있다. 제2 절연층(11)은 개구부(2lb)를 더 갖고 있다. 차광층(12b)은 개구부(2lb)에 형성되어 있다. 차광층(12b)의 상면은 곡면을 갖고, 또한 제2 절연층(11)의 상면은 차광층(12b)의 상면보다도 기판(1)측에 있다. 차광층(12b)은 예를 들어 블랙 매트릭스(BM)로서 기능한다. TFT 기판인 반도체 장치(100A) 상에 BM을 형성하면, 반도체 장치(100A)를 사용하여 액정 표시 장치를 제조한 경우, 반도체 장치(100A)에 대향하는 컬러 필터 기판에 BM을 형성하지 않아도 좋고, 또한 TFT(10)와 BM의 위치 어긋남을 작게 할 수 있어, BM을 그다지 크게 하지 않아도 되므로, 화소의 개구율이 보다 커진다. 또한, 여기에서 예시하는 개구부(2lb)는 관통 구멍이지만, 개구부(2lb) 대신에 오목부를 형성해도 좋다.
차광층(12a, 12b)의 상면이 곡면을 갖고, 또한 제2 절연층(11)의 상면이 각각 차광층(12a, 12b)의 상면보다도 기판(1)측에 있으면, 예를 들어 전압 인가 시에, TFT(10) 상의 액정층(도시하지 않음)의 액정 분자의 배향이 원하는 배향으로부터 흐트러지는 것을 방지할 수 있다. 특히, 반도체 장치(100A)를 갖는 액정 표시 장치가 수직 배향형의 액정 표시 장치인 경우, 전술한 효과는 현저하게 나타난다. 또한, 차광층(12a, 12b)의 상면이 곡면을 갖고, 또한 제2 절연층(11)의 상면이 각각 차광층(12a, 12b)의 상면보다도 기판(1)측에 있으면, 러빙 처리에 기인하는 불량이 발생하기 어려워진다.
차광층(12a, 12b)은 흑색 수지로 형성되는 것이 바람직하다. 흑색 수지는 예를 들어 티타늄 블랙 안료 또는 카본 블랙 안료 등을 함유한 아크릴 수지로 형성된다. 차광층(12a, 12b)이 흑색 수지로 형성되면, 차광층(12a, 12b)이 TFT(10)의 산화물 반도체층(5)에 조사되는 광을 흡수하므로, TFT(10)의 특성이 광에 의해 변화하는 것을 방지할 수 있다. 또한, 후술하지만, 차광층(12a, 12b)은 잉크젯법으로 용이하게 형성되어, 제조 비용 삭감으로 이어진다. 잉크젯법으로 차광층(12a, 12b)을 형성하면, 원하는 영역에만 차광층(12a, 12b)이 형성되므로, 차광층(12a, 12b)의 형성에 기인하는 불량이 발생하기 어려워진다. 또한, 흑색 수지가 산화물 반도체층(5)으로 산소를 공급하여, 산화물 반도체층(5)의 산소 결손을 억제할 수 있다.
제2 절연층(11)은 차광층(12a, 12b)을 형성하는 재료에 대하여 발유성(오일을 배척하고, 물을 배척하지 않는 성질) 또는 발액성(물 및 오일을 배척하는 성질)을 갖는 것이 바람직하다. 제2 절연층(11)이 발유성 또는 발액성을 가지면, 차광층(12a, 12b)의 상면이 곡면을 갖도록 형성되고, 또한 제2 절연층(11)의 상면이 차광층(12a, 12b)의 상면보다도 기판(1)측에 있도록 형성된다.
반도체 장치(100A)는 제2 절연층(11) 상에 도전층(13)을 더 갖고 있다. 본 실시 형태에서 도전층(13)은 예를 들어 화소 전극층이다. 또한, 차광층(12a)과 제2 절연층(11)은 서로 접촉하여 계면을 형성하고 있다. 마찬가지로, 차광층(12b)과 제2 절연층(11)은 서로 접촉하여 계면을 형성하고 있다. 차광층(12a, 12b)과 제2 절연층(11)의 계면 중 적어도 일부는 도전층(13) 아래에 있는 것이 바람직하다. 차광층(12a, 12b)과 제2 절연층(11)의 계면이 도전층(13) 아래에 있으면, 예를 들어 액정층에 포함되는 수분이 차광층(12a, 12b)과 제2 절연층(11)의 간극으로부터 침입하여, TFT(10)의 특성이 변화하는 것을 방지할 수 있다.
차광층(12a, 12b)의 상면 각각의 최정상부와 제2 절연층(11)의 상면의 거리 L은 각각 독립적으로 0nm 초과 1500nm 이하가 바람직하다. 거리 L이 이 범위에 있으면, 특히 반도체 장치(100A)를 수직 배향형의 액정층을 갖는 액정 표시 장치에 사용한 경우, 전압 인가 시에 차광층(12a, 12b)이 액정 분자의 경사 방향을 규정하므로, TFT(10) 상의 액정층의 액정 분자가 원하는 배향으로 되기 쉽다.
도 1의 (a) 및 도 2에 도시하는 반도체 장치는 TFT(10)의 소스 전극(6)에 전기적으로 접속된 소스 배선(6')과, TFT(10)의 드레인 전극(7)에 전기적으로 접속된 드레인 배선(7')을 갖는다. 소스 배선(6')은, 열 방향으로 연장 설치되어 있다. 소스 배선(6') 및 드레인 배선(7')은 산화물 반도체층(5)을 형성하는 재료와 동일한 재료로 형성된 층 상에 형성되어 있다. 이러한 구조를 가지면, 포토마스크의 수가 삭감된 반도체 장치의 제조 방법으로 도 2에 도시한 반도체 장치가 제조될 수 있다. 포토마스크의 수가 삭감된 반도체 장치의 제조 방법은 예를 들어 특허문헌 4에 개시되어 있다. 참고로, 특허문헌 4의 개시 내용의 모두를 본 명세서에 원용한다.
본 실시 형태에서 산화물 반도체층(5)은 예를 들어 In(인듐), Ga(갈륨) 및 Zn(아연)을 갖는 아몰퍼스 산화물 반도체층(a-IGZO층)이다. 또한, 산화물 반도체층(5)은 예를 들어 In 및 Zn을 갖고 Ga를 갖지 않는 아몰퍼스 산화물 반도체(a-IZO)층, 또는 Zn을 갖고 In 및 Ga를 갖지 않는 아몰퍼스 산화물 반도체(a-ZnO)층이어도 좋다. 또한, TFT(10)의 반도체층으로서, 산화물 반도체층(5) 대신에 예를 들어 아몰퍼스 실리콘(a-Si)층이어도 좋다.
이어서, 반도체 장치(100A)를 상세하게 설명한다.
도 1의 (a) 내지 도 1의 (c)에 도시하는 바와 같이, 반도체 장치(100A)는 기판(1) 상에 지지된 TFT(10) 및 보조 용량 전극(8)과, TFT(10)의 드레인 배선(7')에 전기적으로 접속된 도전층(본 실시 형태에서 화소 전극층)(13)을 갖는다. TFT(10)는 산화물 반도체 TFT이다. TFT(10)는 게이트 전극(2)과, 게이트 전극(2) 상에 형성된 제1 게이트 절연막(3)과, 제1 게이트 절연막(3) 상에 형성된 제2 게이트 절연막(4)과, 제2 게이트 절연막(4) 상에 형성된 산화물 반도체층(5)과, 산화물 반도체층(5) 상에 형성된 소스 전극(6) 및 드레인 전극(7)을 갖는다. 또한, 반도체 장치(100A)는 TFT(10) 상에 형성된 제1 절연층(9)과, 제1 절연층(9) 상에 형성된 제2 절연층(11)을 갖는다. 도전층(13)은 제2 절연층(11) 상에 형성되고, 도전층(13)의 일부는 차광층(12a, 12b)에 접촉되어 있다. 단, 도전층(13)은 도전층(13)의 일부와 산화물 반도체층(5)의 채널 영역이 겹치지 않도록 형성되어 있다. 또한, 반도체 장치(100A)는 소스 전극(6)에 전기적으로 접속된 소스 배선(6')과, 드레인 전극(7)에 전기적으로 접속된 드레인 배선(7')을 갖는다.
게이트 전극(2) 및 보조 용량 전극(8)은 예를 들어 Ti(티타늄)/Al(알루미늄)/Ti를 함유하는 적층 구조를 갖는다. 게이트 전극(2) 및 보조 용량 전극(8)은 Al 대신에 Cu(구리)이어도 좋다. 게이트 전극(2) 및 보조 용량 전극(8)의 두께는 각각 예를 들어 250nm이다.
소스 전극(6) 및 소스 배선(6') 및 드레인 전극(7) 및 드레인 배선(7')은 예를 들어 MoN(질화 몰리브덴)/Al(알루미늄)/MoN을 함유하는 적층 구조를 갖는다. 소스 전극(6) 및 소스 배선(6') 및 드레인 전극(7) 및 드레인 배선(7')은 Al 대신에 Cu이어도 좋다. 소스 전극(6) 및 소스 배선(6') 및 드레인 전극(7) 및 드레인 배선(7')의 두께는 예를 들어 250nm이다.
제1 게이트 절연막(3)은 예를 들어 SiN(질화 실리콘)으로 형성되어 있다. 제1 게이트 절연막(3)의 두께는 예를 들어 325nm이다.
제2 게이트 절연막(4)은 예를 들어 SiO2(이산화실리콘)으로 형성되어 있다. 제2 게이트 절연막(4)의 두께는 예를 들어 50nm이다.
산화물 반도체층(5)은 예를 들어 In, Ga 및 Zn을 함유한다. 산화물 반도체층(5)의 두께는 예를 들어 50nm이다.
제1 절연층(9)은 예를 들어 SiO2로 형성되어 있다. 제1 절연층(9)의 두께는 예를 들어 250nm이다.
제2 절연층(11)은 예를 들어 감광성의 유기 재료로 형성되어 있다. 제2 절연층(11)의 두께는 예를 들어 2000nm 내지 4000nm이다.
도전층(13)은 예를 들어 ITO(Indium Tin Oxide)로 형성된다. 도전층(13)의 두께는 예를 들어 50nm 내지 200nm이다.
이어서, 발명자가 검토한 광 조사 실험에 대해서 설명한다.
도 3은 반도체 장치(100A)(실시예) 및 반도체 장치(100A)의 차광층(12a)을 갖지 않는 반도체 장치(200)(비교예) 각각의 임계값 전압의 변화량(ΔVth)과 구동 시간(단위:시간)의 관계를 나타내는 그래프이다. 구체적으로는, 반도체 장치(200)(도시하지 않음)는 기판(예를 들어 유리 기판)(1)과, 기판(1)에 지지된 TFT(10)를 갖는다. TFT(10)는 게이트 전극(2)과, 게이트 전극(2) 상에 형성된 제1 게이트 절연막(3)과, 제1 게이트 절연막(3) 상에 형성된 제2 게이트 절연막(4)과, 제2 게이트 절연막(4) 상에 형성된 산화물 반도체층(5)과, 산화물 반도체층(5) 상에 형성된 소스 전극(6) 및 드레인 전극(7)을 갖는다. 또한, 반도체 장치(200)는 TFT(10) 상에 형성된 제1 절연층(9)과, 제1 절연층(9) 상에 형성된 제2 절연층(11)을 갖는다. 반도체 장치(200)는 차광층(12a) 및 개구부(21a)를 갖지 않는다. 각 반도체 장치는 LED(Light Emitting Diode) 백라이트 상에서 구동시킨다. 또한, LED 백라이트의 휘도는 2000cd/m2이다. ΔVth는 LED 백라이트의 광이 조사되어 있지 않을 때의 반도체 장치(100A 및 200) 각각의 임계값 전압(Vth0)과, LED 백라이트로부터의 광이 반도체 장치(100A 및 200)에 조사되어 있는 환경 하에서, 소정의 구동 시간에서의 반도체 장치(100A 및 200) 각각의 임계값 전압(Vtht)의 차(ΔVth=Vth0-Vtht)이다.
도 3으로부터 알 수 있는 바와 같이, 차광층(12a)을 갖지 않는 반도체 장치(200)에서는 구동 시간과 함께 ΔVth가 크게 변화한다. 그러나, 반도체 장치(100A)에서는 반도체 장치(200)보다도 ΔVth의 변화는 작다. 이는 LED 백라이트로부터의 광이 반도체 장치(200)의 산화물 반도체층에 조사되어 임계값 전압이 변화되어 있다고 생각된다. 반도체 장치(100A)에서는 산화물 반도체층(5)에 조사될 수 있는 광을 차광층(12a)이 흡수하므로, 임계값 전압은 크게 변화되지 않는다고 생각된다. 또한, 산화물 반도체층(5)에 광이 조사되면 TFT의 CV 특성(정전 용량 바이어스 전압 특성)도 변화하지만, 차광층(12a)을 형성하면, TFT의 CV 특성의 변화는 작아져, CV 특성이 안정된다.
이와 같이, 차광층(12a)의 형성에 의해 TFT의 전기 특성이 안정되고, 그 결과, 예를 들어 액정 표시 장치의 표시 품위가 안정되는 것을 알았다.
이어서, 도 4 및 도 5를 참조하여, 본 발명에 의한 다른 실시 형태에서의 반도체 장치(100B)를 설명한다. 또한, 반도체 장치(100A)와 공통되는 구성 요소는 동일한 참조 부호를 부여하여, 중복되는 설명을 피한다.
도 4의 (a)는 반도체 장치(100B)의 모식적인 평면도이다. 도 4의 (b)는 도 4의 (a)의 B-B' 선을 따른 반도체 장치(100B)의 모식적인 단면도이다. 도 4의 (c)는 도전층(13)의 모식적인 평면도이다.
도 4의 (a) 및 도 4의 (b)에 도시하는 바와 같이, 반도체 장치(100B)는 반도체 장치(100A)의 도전층(예를 들어, 화소 전극층)(13)이 예를 들어 특허문헌 5에 개시되어 있는 화소 전극의 구조와 거의 동일한 구조를 갖고, 또한 예를 들어 화소의 대략 중앙에 십자 형상의 차광층(12c)을 갖고 있는 반도체 장치이다.
도 4의 (c)에 도시하는 바와 같이, 도전층(예를 들어, 화소 전극층)(13)은 제1 방향으로 연장되는 제1 프린지부(13a) 및 제2 프린지부(13b)와, 제1 프린지부(13a)측에 위치하고 제1 방향과는 상이한 제2 방향으로 연장되는 복수의 제1 가지부(13aa)와, 제2 프린지부(13b)측에 위치하고 제2 방향으로 연장되는 복수의 제2 가지부(13bb)와, 제1 프린지부(13a)측에 위치하고 제1 방향 및 제2 방향과는 상이한 제3 방향으로 연장되는 복수의 제3 가지부(13ab)와, 제2 프린지부(13b)측에 위치하고 제4 방향으로 연장되는 복수의 제4 가지부(13ba)를 갖는다. 제1 가지부(13aa), 제2 가지부(13bb), 제3 가지부(13ab) 및 제4 가지부(13ba) 각각의 폭은 예를 들어 1.4㎛ 이상 8.0㎛ 이하이다. 또한, 제1 가지부(13aa)와 제3 가지부(13ab) 사이의 폭 및 제2 가지부(13bb)와 제4 가지부(13ba) 사이의 폭 w1은 각각 예를 들어 1.4㎛ 이상 3.2㎛ 이하이다. 제1 가지부(13aa)간, 제2 가지부(13bb)간, 제3 가지부(13ab)간 및 제4 가지부(13ba)간 각각의 폭 w2는 예를 들어 1.4㎛ 이상 3.2㎛ 이하이다. 제1 가지부(13aa)와 제4 가지부(13ba) 사이의 폭 및 제2 가지부(13bb)와 제3 가지부(13ab) 사이의 폭 w3은 각각 예를 들어 1.4㎛ 이상 3.2㎛ 이하이다.
또한, 반도체 장치(100B)의 도전층(13)은 특허문헌 5 또는 특허문헌 6에 개시되어 있는 화소 전극과 동일한 구조를 가져도 좋다. 참고를 위해서, 특허문헌 5 및 6의 개시 내용의 모두를 본 명세서에 원용한다.
반도체 장치(100A 및 100B)는 각각 독립적으로 액정 표시 장치에 사용된다. 특히, 반도체 장치(100B)는 수직 배향(VA(Vertical Alignment))형의 액정층을 갖는 액정 표시 장치(예를 들어, MVA(Multi-domain Vertical Alignment)형 액정 표시 장치)에 사용된다.
도 5는 반도체 장치(100B)를 갖는 액정 표시 장치(500B)의 화소 전극층의 구조와 전압 인가 시의 액정 분자(70)의 배향의 관계를 설명하기 위한 평면도이다.
VA형 액정 표시 장치(500B)의 화소 영역은 전압 인가 시에 액정층의 액정 분자가 제1 방향을 따라서 배향되는 제1 액정 도메인(71)과, 제2 방향을 따라서 배향되는 제2 액정 도메인(72)과, 제3 방향을 따라서 배향되는 제3 액정 도메인(73)과, 제4 방향을 따라서 배향되는 제4 액정 도메인(74)을 갖는다. 제1 방향, 제2 방향, 제3 방향 및 제4 방향은 임의의 2개의 방향의 차가 90°의 정수배와 대략 동등한 4개의 방향이다. 제1 액정 도메인(71), 제2 액정 도메인(72), 제3 액정 도메인(73) 및 제4 액정 도메인(74)은 각각 다른 액정 도메인과 인접하고, 또한 2행 2열의 매트릭스 형상으로 배치되어 있다. 도 4의 (c)에 도시한 도전층(13)은 전압 인가 시에 액정 분자(70)가 이러한 배향으로 되는 구조를 갖고 있다.
제1 액정 도메인(71), 제2 액정 도메인(72), 제3 액정 도메인(73) 및 제4 액정 도메인(74) 각각이 다른 액정 도메인과 인접하는 경계 영역의 적어도 일부를 선택적으로 차광하도록 차광층(12c)은 형성되어 있다. 차광층(12c)은 제2 절연층(11)에 형성된 개구부(21c)에 형성되어 있다. 차광층(12c)의 상면은 곡면을 갖고, 또한 제2 절연층(11)의 상면은 차광층(12c)의 상면보다도 기판(1)측에 있다. 전술한 바와 같이 개구부(21c)는 관통 구멍이지만, 개구부(21c) 대신에 오목부를 형성해도 좋다.
차광층(12c)이 이와 같이 형성되어 있으면, 액정층의 액정 분자가 원하는 배향을 하고 있지 않은 영역(휘선 영역)을 차광층(12c)에 의해 차광하므로, 액정 표시 장치의 표시 품위가 향상된다. 특히, 경사 방향에서 보았을 때의 액정 표시 장치의 표시 품위가 향상된다. 또한, 액정 패널 내에서 발생하는 내부 반사광을 차광층(12c)이 흡수하므로, 액정 표시 장치의 표시 품위가 향상된다.
차광층(12c)의 폭은 2㎛ 이상 5㎛ 이하가 바람직하다. 차광층(12c)의 폭이 이러한 범위에 있으면 휘선 영역을 충분히 차광할 수 있어, 화소의 개구율이 그다지 저하되지 않는다.
차광층(12c)은 흑색 수지로 형성되어 있다. 구체적으로는, 흑색 수지는 예를 들어 티타늄 블랙 안료 또는 카본 블랙 안료 등을 함유한 아크릴 수지로 형성된다.
차광층(12c)과 제2 절연층(11)은 서로 접촉하여 계면을 형성하고 있다. 차광층(12c)과 제2 절연층(11)의 계면 중 적어도 1개는 도전층(13) 아래에 있다. 이와 같이 도전층(13)을 형성하면, 예를 들어 액정층에 포함되는 수분이 차광층(12c)과 제2 절연층(11)의 간극으로부터 침입하여, TFT(10)의 특성이 변화되는 것을 방지할 수 있다.
전술한 바와 같이, 차광층(12c)에서도 차광층(12c)의 상면의 최정상부와 제2 절연층(11)의 상면의 거리 L'(도시하지 않음)를 0nm 초과 1500nm 이하가 바람직하다. 거리 L'가 이 범위에 있으면, 전압 인가 시에, 차광층(12c)이 액정 분자의 경사 방향을 규정하므로, 차광층(12c) 상의 액정 분자가 원하는 배향으로 되기 쉽다.
이어서, 반도체 장치(100A 및 100B)의 제조 방법에 대해서, 도 6 내지 도 8을 참조하면서 설명한다. 도 6의 (a) 내지 도 6의 (d) 및 도 7의 (a) 내지 도 7의 (d)는 반도체 장치(100A)의 제조 방법을 설명하는 모식적인 도면이다. 도 8의 (a) 내지 도 8의 (c)는 반도체 장치(100B)의 제조 방법을 설명하는 모식적인 도면이다. 또한, 반도체 장치(100B)는 반도체 장치(100A)에 차광층(12c)이 형성된 반도체 장치이므로, 반도체 장치(100A)와 함께 설명하고, 중복되는 설명을 피한다.
도 6의 (a)에 도시하는 바와 같이, 공지된 방법으로 예를 들어 산화물 반도체층(5)을 갖는 TFT(10)를 기판(예를 들어 유리 기판)(1) 상에 형성한다. 또한, 도 7의 (a)에 도시하는 바와 같이, 소스 배선(6')이 기판(1) 상에 형성된다.
이어서, 도 6의 (b) 및 도 7의 (b)에 도시하는 바와 같이, TFT(10) 상에 제1 절연층(9)을 형성한 후, 제1 절연층(9) 상에 발유성 및 감광성을 갖는 유기 재료로 형성된 제2 절연층(11)을 형성한다. 제2 절연층(11)은 저유전율(예를 들어, 유전율 2.0 이상 4.0 이하)을 갖는 것이 바람직하다. 또한, 제2 절연층(11)은 발액성을 가져도 좋다. 제2 절연층(11)은 예를 들어 감광성의 노볼락 수지를 함유하는 레지스트를 사용하여 형성된 막을 패터닝하고, 개구부(21a) 및 개구부(2lb)를 형성함으로써 얻어진다. 또한, 도 8의 (a)에 도시하는 바와 같이, 반도체 장치(100B)에서는 개구부(21c)도 형성된다. 동시에, 드레인 전극(7)과 후에 형성되는 도전층(13)을 전기적으로 접속하는 콘택트 홀(22)도 형성된다(도 6의 (b)). 제1 절연층(9) 및 제2 절연층(11)은 각각 공지된 방법으로 형성된다. 개구부(21a) 내지 개구부(21c) 대신에 각각 오목부를 형성해도 좋다.
이어서, 도 6의 (c) 및 도 7의 (c)에 도시하는 바와 같이, 흑색 수지를 포함하는 용액을 사용하여, 예를 들어 잉크젯법에 의해 개구부(21a) 및 개구부(2lb)에 각각 차광 액적(12a', 12b')을 형성한다. 잉크젯법에 의해, 차광 액적(12a', 12b')을 형성하면, 원하는 영역에만 차광 액적(12a', 12b')을 형성하기 쉽다. 또한, 도 8의 (b)에 도시하는 바와 같이, 반도체 장치(100B)에서는 개구부(21c)에 차광 액적(12c')도 형성된다. 본 실시 형태에서, 흑색 수지를 포함하는 용액으로서, 예를 들어 티타늄 블랙 안료를 함유한 아크릴 수지를 PGMEA(프로필렌글리콜모노메틸에테르아세테이트)에 분산시킨 용액을 사용하였다. 또한, 본 실시 형태에서 각각의 차광 액적(12a' 내지 12c')에 포함되는 고형 성분의 체적이, 형성하고 싶은 차광층(12a 내지 12c)의 체적으로 되도록 각각의 개구부(21a 내지 21c)에 차광 액적(12a' 내지 12c')을 형성한다. 구체적으로는, 예를 들어 흑색 수지를 포함하는 용액의 고형 성분 농도가 20％이며, L=1500nm(도 1의 (b) 참조)인 경우, 1개의 개구부(21a)(예를 들어, 개구부(21a)의 바닥면의 형상은 정사각형이며, 1변이 10㎛, 바닥 면적이 100㎛2, 높이가 2㎛인 경우)에 적하되는 흑색 수지를 포함하는 용액의 체적은 약 1600fL(펨토리터)이며, 1개의 개구부(21c)(예를 들어, 개구부(21c)의 바닥면의 폭이 5㎛, 길이가 100㎛, 바닥 면적이 500㎛2, 높이가 2㎛인 경우)에 적하되는 흑색 수지를 포함하는 용액의 체적은 약 8pL(피코리터)이다.
이어서, 도 6의 (d) 및 도 7의 (d)에 도시하는 바와 같이, 예를 들어 감압 건조에 의해 차광 액적(12a' 및 12b')에 포함되는 용매를 증발시키고, 그 후, 예를 들어 220℃, 1시간의 조건으로 베이크하고, 차광 액적(12a' 및 12b')을 경화시켜서, 차광층(12a) 및 차광층(12b)을 형성한다. 또한, 도 8의 (c)에 도시하는 바와 같이, 반도체 장치(100B)에서는 마찬가지로 차광 액적(12c')을 전술한 조건으로 경화시켜서 차광층(12c)을 형성한다.
제2 절연층(11)을 발유성(또는 발액성)(예를 들어, 감광성을 갖는 불소 수지(예를 들어, 상품명:옵트에이스(다이킨 고교 가부시끼가이샤 제조)))을 갖는 유기 재료로 형성하면, 차광층(12a 내지 12c)의 상면이 곡면을 갖고, 제2 절연층(11)의 상면이 차광층(12a 내지 12c)의 상면보다도 기판(1)측에 있는 구조로 된다.
그 후, 도 1에 도시하는 바와 같이, 공지된 방법으로 콘택트 홀을 드레인 배선(7')까지 관통시킨 후, 도전층(13)을 형성하여 반도체 장치(100A)를 제조한다. 마찬가지로, 반도체 장치(100B)를 제조한다(도 4 참조). 차광층(12a) 또는/및 차광층(12b)과 제2 절연층(11)의 계면 상에 도전층(13)의 일부가 있도록 도전층(13)을 형성하는 것이 바람직하다. 차광층(12a) 또는/및 차광층(12b)과 제2 절연층(11)의 계면 상에 도전층(13)의 일부가 있도록 도전층(13)을 형성하면, 제조 공정을 증대시키지 않고, 차광층(12a) 또는/및 차광층(12b)과 제2 절연층(11)의 계면을 도전층(13)의 일부로 덮을 수 있다. 마찬가지로, 차광층(12c)과 제2 절연층(11)의 계면 상에 도전층(13)의 일부가 있도록 도전층(13)을 형성하는 것이 바람직하다. 차광층(12c)과 제2 절연층(11)의 계면 상에 도전층(13)의 일부가 있도록 도전층(13)을 형성하면, 제조 공정을 증대시키지 않고, 차광층(12c)과 제2 절연층(11)의 계면을 도전층(13)의 일부로 덮을 수 있다.
전술한 제2 절연층(11)을 형성하는 발유성을 갖는 유기 재료는 고가이다. 따라서, 이 유기 재료를 사용하는 대신에, 이하에 설명하는 방법으로 반도체 장치(100A)를 제조하면 저렴하게 제조할 수 있다.
반도체 장치(100A)의 다른 실시 형태에서의 제조 방법에 대해서, 다시 도 6을 참조하면서 설명한다. 또한, 설명은 생략하지만, 반도체 장치(100B)도 이하에 설명하는 제조 방법으로 제조할 수 있다.
도 6의 (b) 및 도 7의 (b)에 도시하는 바와 같이, 전술한 방법으로 제2 절연층(11)까지 형성한다. 단, 제2 절연층(11)을 형성하는 재료는 발유성(또는, 발액성)을 갖지 않아도 좋다. 제2 절연층(11)은 예를 들어 노볼락 수지를 함유하는 감광성 레지스트로 형성된다.
이어서, 공지된 방법으로 제2 절연층(11)을 패터닝하여, 전술한 개구부(21a) 및 개구부(2lb)를 형성한다. 동시에, 드레인 전극(7)과 후에 형성되는 도전층(13)을 전기적으로 접속하는 콘택트 홀(22)도 형성된다. 또한, 개구부(21a) 및 개구부(2lb) 대신에 각각 오목부를 형성해도 좋다.
이어서, 개구부(21a) 및 개구부(2lb)의 제2 절연층(11)의 측면 및 개구부(21a) 및 개구부(2lb) 부근의 제2 절연층(11)의 상면에 발유성(또는, 발액성)을 부여하는 처리를 행한다. 구체적으로는, 불소 가스를 사용하여 플라즈마 처리를 행한다.
본 실시 형태에서, 불소 가스를 사용한 플라즈마 처리로서 진공압 건식 에칭 장치를 사용하여 도입 가스를 CF4(4불화 탄소): 150sccm 이상 300sccm 이하 및 He(헬륨): 0sccm 이상 500sccm 이하의 조건으로 하고, 가스 압력을 50mTorr 이상 150mTorr 이하(약 6.7Pa 이상 약 20Pa 이하)의 조건으로 하고, 사용 전력을 200W 이상 300W 이하의 조건으로 하고, 처리 시간을 20sec 이상 90sec 이하의 조건으로 하고, 처리 온도를 40℃의 조건으로 행하였다. 이러한 처리가 실시된 부분의 제2 절연층(11)은 발유성(또는 발액성)을 갖는다.
또한, 불소 가스를 사용한 플라즈마 처리의 다른 처리 방법으로서, 다이렉트 타입의 대기압 플라즈마 장치를 사용하여, 도입 가스를 CF4: 5.0slm 이상 15slm 이하 및 N2(질소): 20slm 이상 50slm 이하의 조건으로 하고, 가스 압력을 300mTorr 이상 800mTorr 이하(약 40Pa 이상 약 107Pa 이하)의 조건으로 하고, 반송 속도를 0.5m/min 이상 3.0m/min 이하의 조건으로 하고, 처리 온도를 25℃ 이상 35℃ 이하의 조건으로 행하였다. 또한, 플라즈마 처리에 사용하는 가스로서는 CF4 이외에 예를 들어 SF6(6불화 황), CHF3(플루오로포름) 또는 C2F6(6불화 에탄)을 사용해도 좋다. 또한, 불소계 가스에 He나 N2 등의 불활성 가스가 혼합되어 있어도 좋다.
이러한 처리를 행하면, 처리된 부분의 제2 절연층(11)에 발유성 (또는, 발액성)이 부여된다.
이어서, 도 6의 (c) 및 도 6의 (d) 및 도 7의 (c) 및 도 7의 (d)에 도시하는 바와 같이, 전술한 방법으로 개구부(21a) 및 개구부(2lb)에 차광층(12a) 및 차광층(12b)을 형성한다.
이러한 방법에 의해서도, 차광층(12a) 및 차광층(12b)의 상면이 곡면을 갖고, 제2 절연층(11)의 상면이 차광층(12a) 및 차광층(12b)의 상면보다도 기판(1)측에 있는 구조로 된다.
그 후, 도 1에 도시하는 바와 같이, 공지된 방법으로 콘택트 홀을 드레인 배선(7')까지 관통시킨 후, 도전층(13)을 형성하여 반도체 장치(100A)를 제조한다.
이상, 본 발명의 실시 형태에 의해, 광에 의한 TFT의 특성의 변화가 발생하기 어렵고, 표시 품위가 저하되지 않는 반도체 장치 및 그러한 반도체 장치의 제조 방법 및 액정 표시 장치가 제공된다.
<산업상 이용가능성>
본 발명의 적용 범위는 지극히 넓고, TFT를 구비한 반도체 장치 혹은 그러한 반도체 장치를 갖는 모든 분야의 전자 기기에 적용하는 것이 가능하다. 예를 들어, 액티브 매트릭스형 액정 표시 장치나 유기 EL 표시 장치에 사용할 수 있다. 이러한 표시 장치는 예를 들어 휴대 전화나 휴대 게임기의 표시 화면이나, 디지털 카메라의 모니터 등에 이용될 수 있다. 따라서, 액정 표시 장치나 유기 EL 표시 장치가 내장된 전자 기기 모두에 본 발명을 적용할 수 있다.
1 기판
2 게이트 전극
3, 4 게이트 절연막
5 산화물 반도체층
6 소스 전극
6' 소스 배선
7 드레인 전극
7' 드레인 배선
8 보조 용량 전극
9 제1 절연층
10 TFT
11 제2 절연층
12a, 12b 차광층
13 도전층
21a, 2lb 개구부
100A 반도체 장치

Claims (17)

  1. 반도체 장치로서,
    기판과,
    상기 기판에 지지된 소스 전극, 드레인 전극 및 산화물 반도체층을 갖는 박막 트랜지스터와,
    상기 박막 트랜지스터 상에 형성된 제1 절연층과,
    상기 제1 절연층 상에 형성된 제1 개구부 또는 제1 오목부를 갖는 제2 절연층과,
    상기 기판의 법선 방향에서 보았을 때, 상기 산화물 반도체층과 겹치도록 형성된 제1 차광층을 갖고,
    상기 제1 차광층은 상기 제1 개구부 또는 제1 오목부에 형성되고,
    상기 제1 차광층의 상면은 볼록 형상의 곡면을 갖고, 또한 상기 제2 절연층의 상면은 상기 제1 차광층의 상면보다도 상기 기판측에 있는, 반도체 장치.
  2. 제1항에 있어서, 상기 제2 절연층의 상면과 상기 제1 차광층의 상면의 최정상부의 거리는 0nm 초과 1500nm 이하인, 반도체 장치.
  3. 제1항 또는 제2항에 있어서, 상기 제1 차광층은 흑색 수지로 형성되어 있는, 반도체 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 소스 전극에 전기적으로 접속된 소스 배선과,
    상기 기판의 법선 방향에서 보았을 때, 상기 소스 배선과 겹치도록 형성된 제2 차광층을 더 갖고,
    상기 제2 절연층은 제2 개구부 또는 제2 오목부를 더 갖고,
    상기 제2 차광층은 상기 제2 개구부 또는 상기 제2 오목부에 형성되고,
    상기 제2 차광층의 상면은 볼록 형상의 곡면을 갖고, 또한 상기 제2 절연층의 상면은 상기 제2 차광층의 상면보다도 상기 기판측에 있는, 반도체 장치.
  5. 제4항에 있어서, 상기 제2 절연층의 상면과 상기 제2 차광층의 상면의 최정상부의 거리는 0nm 초과 1500nm 이하인, 반도체 장치.
  6. 제4항 또는 제5항에 있어서, 상기 제2 차광층은 흑색 수지로 형성되어 있는, 반도체 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제2 절연층 상에 형성된 도전층을 갖고,
    상기 제2 절연층과 상기 제1 차광층은 서로 접하여 제1 계면을 형성하고 있으며,
    상기 제2 절연층과 상기 제2 차광층은 서로 접하여 제2 계면을 형성하고 있으며,
    상기 제1 계면 또는 상기 제2 계면 중 적어도 일부는 상기 도전층 아래에 있는, 반도체 장치.
  8. 제4항 내지 제7항 중 어느 한 항에 있어서,
    상기 드레인 전극에 전기적으로 접속된 드레인 배선을 갖고,
    상기 산화물 반도체층을 형성하는 재료와 동일한 재료로 형성된 층 상에 상기 소스 배선 및 상기 드레인 배선이 형성되어 있는, 반도체 장치.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 산화물 반도체층은 In, Ga 및 Zn을 포함하는, 반도체 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 제2 절연층은 발유성(撥油性)을 갖는, 반도체 장치.
  11. 제1항 내지 제10항 중 어느 한 항에 기재된 반도체 장치를 갖는 액정 표시 장치.
  12. 제11항에 있어서,
    수직 배향형의 액정층을 갖는 액정 표시 장치로서,
    상기 액정 표시 장치의 화소 영역은, 전압 인가 시에 상기 액정층의 액정 분자가 제1 방향을 따라서 배향되는 제1 액정 도메인과, 제2 방향을 따라서 배향되는 제2 액정 도메인과, 제3 방향을 따라서 배향되는 제3 액정 도메인과, 제4 방향을 따라서 배향되는 제4 액정 도메인을 갖고,
    상기 제1 방향, 제2 방향, 제3 방향 및 제4 방향은 임의의 2개의 방향의 차가 90°의 정수배와 대략 동등한 4개의 방향이며,
    상기 제1 액정 도메인, 제2 액정 도메인, 제3 액정 도메인 및 제4 액정 도메인은 각각 다른 액정 도메인과 인접하고, 또한 2행 2열의 매트릭스 형상으로 배치되어 있으며,
    상기 제1 액정 도메인, 제2 액정 도메인, 제3 액정 도메인 및 제4 액정 도메인 각각이 다른 액정 도메인과 인접하는 경계 영역 중 적어도 일부를 선택적으로 차광하도록 제3 차광층이 형성되어 있으며,
    상기 제2 절연층은 제3 개구부 또는 제3 오목부를 더 갖고,
    상기 제3 차광층은 상기 제3 개구부 또는 상기 제3 오목부에 형성되고,
    상기 제3 차광층의 상면은 볼록 형상의 곡면을 갖고, 또한 상기 제2 절연층의 상면은 상기 제3 차광층의 상면보다도 상기 기판측에 있는, 액정 표시 장치.
  13. 제12항에 있어서, 상기 제2 절연층의 상면과 상기 제3 차광층의 상면의 최정상부의 거리는 0nm 초과 1500nm 이하인, 액정 표시 장치.
  14. 제13항에 있어서, 상기 제3 차광층은 흑색 수지로 형성되어 있는, 액정 표시 장치.
  15. 제12항 내지 제14항 중 어느 한 항에 있어서,
    상기 제2 절연층 상에 형성된 도전층을 갖고,
    상기 제3 차광층과 상기 제2 절연층은 서로 접하여 제3 계면을 형성하고 있으며,
    상기 제3 계면 중 적어도 일부는 상기 도전층 아래에 있는, 액정 표시 장치.
  16. 제10항에 기재된 반도체 장치의 제조 방법으로서,
    상기 제2 절연층을, 발유성을 갖는 유기 재료로 형성하는 공정을 포함하는, 반도체 장치의 제조 방법.
  17. 제10항에 기재된 반도체 장치의 제조 방법으로서,
    상기 제2 절연층을 형성하는 공정 (A)와,
    상기 공정 (A) 후에, 불소계의 가스를 사용해서 플라즈마 처리를 행하여, 상기 제2 절연층에 발유성을 부여하는 공정 (B)를 포함하는, 반도체 장치의 제조 방법.
KR1020137015344A 2010-12-10 2011-11-29 반도체 장치 및 반도체 장치의 제조 방법 및 액정 표시 장치 KR20130126639A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010275885 2010-12-10
JPJP-P-2010-275885 2010-12-10
PCT/JP2011/077493 WO2012077527A1 (ja) 2010-12-10 2011-11-29 半導体装置および半導体装置の製造方法、ならびに液晶表示装置

Publications (1)

Publication Number Publication Date
KR20130126639A true KR20130126639A (ko) 2013-11-20

Family

ID=46207018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137015344A KR20130126639A (ko) 2010-12-10 2011-11-29 반도체 장치 및 반도체 장치의 제조 방법 및 액정 표시 장치

Country Status (5)

Country Link
US (1) US9030619B2 (ko)
JP (1) JP5336005B2 (ko)
KR (1) KR20130126639A (ko)
CN (1) CN103261959B (ko)
WO (1) WO2012077527A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014034786A1 (ja) * 2012-08-30 2014-03-06 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
JP2016164899A (ja) * 2013-07-05 2016-09-08 旭硝子株式会社 有機トランジスタ素子の製造方法
KR20230010833A (ko) * 2013-12-02 2023-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN103762223A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种具有氧化物薄膜电晶体的发光装置及其制造方法
EP2980801A1 (en) 2014-07-28 2016-02-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Method for estimating noise in an audio signal, noise estimator, audio encoder, audio decoder, and system for transmitting audio signals
JP6698289B2 (ja) 2014-07-31 2020-05-27 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 液晶表示装置
US10386670B2 (en) * 2014-12-26 2019-08-20 Sharp Kabushiki Kaisha Display device
CN105116657A (zh) * 2015-09-23 2015-12-02 深圳市华星光电技术有限公司 一种阵列基板以及液晶显示面板
CN106125430A (zh) * 2016-08-26 2016-11-16 深圳市华星光电技术有限公司 阵列基板、显示面板及阵列基板的制备方法
CN106972032B (zh) * 2017-05-22 2020-08-25 上海天马有机发光显示技术有限公司 阵列基板及包含其的显示面板
CN107507867A (zh) * 2017-08-24 2017-12-22 京东方科技集团股份有限公司 顶栅自对准薄膜晶体管层叠结构及其制作方法
CN107968110B (zh) 2017-11-21 2020-05-01 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置及其制作方法
CN113703231B (zh) * 2021-08-30 2022-12-23 Tcl华星光电技术有限公司 阵列基板及液晶显示面板

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342123U (ko) 1989-09-01 1991-04-22
JPH03227062A (ja) 1990-01-31 1991-10-08 Matsushita Electron Corp 薄膜トランジスタアレイ
JPH0728088A (ja) * 1993-06-24 1995-01-31 Toshiba Corp 液晶表示装置およびその製造方法
JP2797972B2 (ja) 1994-06-28 1998-09-17 日本電気株式会社 アクティブマトリクス型液晶表示装置
CN1148600C (zh) 1996-11-26 2004-05-05 三星电子株式会社 薄膜晶体管基片及其制造方法
KR100660384B1 (ko) * 1998-03-17 2006-12-21 세이코 엡슨 가부시키가이샤 표시장치의 제조방법
JP3391304B2 (ja) 1999-07-19 2003-03-31 松下電器産業株式会社 液晶画像表示装置と画像表示装置用半導体装置の製造方法
US7113241B2 (en) 2001-08-31 2006-09-26 Sharp Kabushiki Kaisha Liquid crystal display and method of manufacturing the same
KR100391157B1 (ko) 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP2003273361A (ja) * 2002-03-15 2003-09-26 Sharp Corp 半導体装置およびその製造方法
KR100978950B1 (ko) * 2003-12-01 2010-08-31 엘지디스플레이 주식회사 액정표시장치
JP5144055B2 (ja) * 2005-11-15 2013-02-13 三星電子株式会社 表示基板及びこれを有する表示装置
KR20090024383A (ko) * 2007-09-04 2009-03-09 삼성전자주식회사 박막 트랜지스터 표시판, 이의 제조 방법 및 이를 포함하는표시 장치
JP2009151204A (ja) 2007-12-21 2009-07-09 Sharp Corp 液晶表示装置
KR101490478B1 (ko) * 2008-07-10 2015-02-11 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR101492538B1 (ko) * 2008-09-12 2015-02-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
WO2010047307A1 (ja) * 2008-10-20 2010-04-29 シャープ株式会社 表示パネル用の基板、表示パネル、表示パネル用の基板の製造方法
TWI571684B (zh) * 2008-11-28 2017-02-21 半導體能源研究所股份有限公司 液晶顯示裝置
JP2010156960A (ja) 2008-12-03 2010-07-15 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2010181838A (ja) 2009-02-09 2010-08-19 Sharp Corp 液晶表示装置
KR101566430B1 (ko) * 2009-03-31 2015-11-06 삼성디스플레이 주식회사 액정 표시 장치
US8547503B2 (en) * 2010-05-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel electrode layer positioned between first and second common electrode layers

Also Published As

Publication number Publication date
JPWO2012077527A1 (ja) 2014-05-19
CN103261959A (zh) 2013-08-21
WO2012077527A1 (ja) 2012-06-14
JP5336005B2 (ja) 2013-11-06
US9030619B2 (en) 2015-05-12
CN103261959B (zh) 2015-11-25
US20140009713A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
KR20130126639A (ko) 반도체 장치 및 반도체 장치의 제조 방법 및 액정 표시 장치
US11974453B2 (en) Display device with block members having different heights
US9911762B2 (en) Display device
US8570475B2 (en) Array substrate, liquid crystal panel and liquid crystal display
US9093330B2 (en) Array substrate for display device and method of fabricating the same
KR101345535B1 (ko) 반도체 장치 및 표시 장치
US10586815B2 (en) Display device having different types of transistors
TWI533055B (zh) 顯示面板
KR20130049104A (ko) 프린지 필드형 액정표시장치 및 그 제조방법
US20180083047A1 (en) Tft substrate and manufacture method thereof
CN107705704B (zh) 显示设备及其制造方法
US9921445B2 (en) Liquid crystal display device
TWI608624B (zh) 顯示面板之薄膜電晶體及其製作方法
US9236455B2 (en) Thin film transistor substrate and method of manufacturing the same
US20170236950A1 (en) Display device
US20180294322A1 (en) Organic Light Emitting Display Panel
US20090310053A1 (en) Liquid crystal display device
KR102174962B1 (ko) 어레이 기판 및 이의 제조 방법
KR20160053383A (ko) 박막 트랜지스터 어레이 기판 및 이를 구비하는 유기전계발광 표시장치
JP2019047026A (ja) 表示装置
US8058649B2 (en) Thin-film transistor and method of manufacturing the same
JP2015055767A (ja) 液晶表示パネル
US20200044090A1 (en) Thin film transistor substrate and method for manufacturing same
KR20170069761A (ko) 트랜지스터 기판 및 이를 포함하는 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application