CN106972032B - 阵列基板及包含其的显示面板 - Google Patents

阵列基板及包含其的显示面板 Download PDF

Info

Publication number
CN106972032B
CN106972032B CN201710364124.1A CN201710364124A CN106972032B CN 106972032 B CN106972032 B CN 106972032B CN 201710364124 A CN201710364124 A CN 201710364124A CN 106972032 B CN106972032 B CN 106972032B
Authority
CN
China
Prior art keywords
pixel electrodes
groove
array substrate
planarization layer
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710364124.1A
Other languages
English (en)
Other versions
CN106972032A (zh
Inventor
张鹏
苏聪艺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma AM OLED Co Ltd filed Critical Shanghai Tianma AM OLED Co Ltd
Priority to CN201710364124.1A priority Critical patent/CN106972032B/zh
Publication of CN106972032A publication Critical patent/CN106972032A/zh
Application granted granted Critical
Publication of CN106972032B publication Critical patent/CN106972032B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了阵列基板及包含其的显示面板，阵列基板包括衬底基板、设置在衬底基板之上的平坦化层以及设置在平坦化层之上的多个像素电极，平坦化层中位于任意相邻的两个像素电极之间的位置处设置凹槽，凹槽的深度小于平坦化层的厚度。本申请实施例提供的方案，通过在平坦化层中位于任意相邻的两个像素电极之间的位置处设置深度小于平坦化层厚度的凹槽，使得在凹槽侧面形成的用于制作像素电极的膜层较在其他位置处形成的用于制作像素电极的膜层的厚度薄；同时刻蚀药液在凹槽中流动性较差，这样，凹槽中的刻蚀药液可以与和其接触的用于制作像素电极的膜层充分反应，从而改善相邻像素电极之间的用于制作像素电极的膜层刻蚀不完全形成的短路现象。

Description

阵列基板及包含其的显示面板
技术领域
本申请一般涉及显示技术领域，尤其涉及阵列基板及包含其的显示面板。
背景技术
在显示面板中通常包括多个像素，每一个像素通常包括像素电极。各像素电极的材料可以包括氧化铟锡(Indium tin oxide，ITO)。在制作显示面板时，通常需要将涂覆在衬底基板上的包括氧化铟锡的膜层通过刻蚀工艺制作出独立的各个像素电极。
在通过刻蚀工艺刻蚀包括氧化铟锡的膜层制作各个独立的像素电极的过程中，有可能发生刻蚀不完全，发生刻蚀不完全的部分氧化铟锡会使得相邻的两个像素之间发生短路，引起不应发光的相邻像素发光，从而造成显示面板画面显示不良。
发明内容
鉴于现有技术存在的上述问题，本发明提供一种阵列基板及包含其的显示面板，以解决背景技术中所述的至少部分技术问题。
第一方面，本申请实施例提供了一种阵列基板，上述阵列基板包括衬底基板、设置在所述衬底基板之上的平坦化层以及设置在所述平坦化层之上的多个像素电极，
所述平坦化层中位于任意相邻的两个像素电极之间的位置处形成有凹槽，所述凹槽的深度小于所述平坦化层的厚度。
第二方面，本申请实施例提供了一种显示面板，包括上述阵列基板；其中，所述像素电极为有机发光器件的阳极，所述阵列基板还包括设置于所述像素电极远离所述衬底基板一侧的阴极，以及位于所述阳极和阴极之间的有机发光层。
第三方面，本申请实施例提供了另一种显示面板，包括上述阵列基板、对置基板以及设置在所述阵列基板与所述对置基板之间的液晶层。
本申请提供的阵列基板及包含其的显示面板，通过在平坦化层中位于任意相邻的两个像素电极之间的位置处设置深度小于平坦化层厚度的凹槽，使得在凹槽侧面形成的用于制作像素电极的膜层较在其他位置处形成的用于制作像素电极的膜层的厚度薄；同时刻蚀药液在凹槽中流动性较差，这样，凹槽中的刻蚀药液可以与和其接触的用于制作像素电极的膜层充分反应，从而改善相邻像素电极之间的用于制作像素电极的膜层由于与刻蚀液反应不完全导致的短路现象。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本申请实施例提供的一种阵列基板的一种俯视结构示意图；
图2为图1所示阵列基板中沿虚线AA’截取到的截面结构示意图；
图3为本申请实施例提供的一种阵列基板的另一种俯视结构示意图；
图4为图2所示阵列基板中平坦化层的放大示意图；
图5为图1所示阵列基板中沿虚线BB’截取到的截面结构示意图；
图6为本申请实施例提供的另一种阵列基板的俯视结构示意图；
图7为本申请实施例提供的又一种阵列基板的俯视结构示意图；
图8为本申请实施例提供的一种显示面板的结构示意图；
图9为本申请实施例提供的另一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请结合图1和图2，图1为本申请实施例提供的一阵列基板的俯视结构示意图。图2为图1所示阵列基板中沿虚线AA’截取到的截面结构示意图。
在本实施例中，阵列基板100包括衬底基板101、设置在衬底基板101之上的平坦化层102，以及设置在平坦化层102之上的多个像素电极103。各个像素电极103包括过孔区。像素电极103可以通过设置在过孔区的过孔106与设置在阵列基板上的薄膜晶体管的源/漏电极105连接。
平坦化层102中位于任意相邻的两个像素电极103之间的位置处设置凹槽104(或104’)。凹槽104(或104’)的深度小于平坦化层102的厚度。
由于在平坦化层102中位于任意相邻的两个像素电极103之间的位置处设置凹槽104(或104’)，当在平坦化层102上使用物理气相沉积法(Physical Vapor Deposition，PVD)形成用于制作像素电极103的膜层时，在凹槽104侧面的位置处所形成的用于制作像素电极103的膜层的厚度比在其他位置处所形成的用于制作像素电极103的膜层的厚度薄。同时刻蚀药液在凹槽中流动性较差，有利于与和其接触的用于制作像素电极103的膜层充分反应，使得相邻的像素电极103之间位置处的用于制作像素电极103的膜层材料在凹槽位置处更容易被完全刻蚀，进而使得相邻的像素电极103可以完全断开。
上述用于制作像素电极103的膜层的材料可以包括氧化铟锡。当包括上述阵列基板100的显示面板为有机发光显示面板时，上述用于制作像素电极103的膜层的材料还可以包括金属，例如银(Ag)。
本实施例提供的阵列基板，通过在平坦化层中位于任意相邻的两个像素电极之间的位置处设置深度小于平坦化层厚度的凹槽，使得在凹槽侧面形成的用于制作像素电极的膜层较在其他位置处形成的用于制作像素电极的膜层的厚度薄；同时刻蚀药液在凹槽中流动性较差，这样，凹槽中的刻蚀药液可以与和其接触的用于制作像素电极的膜层充分反应，从而改善相邻像素电极之间的用于制作像素电极的膜层与刻蚀液反应不完全导致的短路现象。
在本实施例的一些可选实现方式中，如图1所示，上述多个像素电极103沿第一方向X和第二方向Y排布。其中，第一方向X和第二方向Y互相垂直。
平坦化层102中位于沿第一方向X任意相邻的两个像素电极103之间的位置处设置凹槽104。凹槽104沿第二方向Y延伸。
在一些应用场景中，各个像素电极103沿第二方向Y的长度可以相等。在另外一些应用场景中，各个像素电极103沿第二方向Y的长度可以不相等。
凹槽104沿第二方向Y的长度H1可以大于等于与其相邻的像素电极103沿第二方向Y的长度H2。也即凹槽104沿第二方向Y的长度H1可以大于等于与凹槽104相邻的任意一个像素电极103沿第二方向Y的长度H2。
在图1所示应用场景中，相邻两列像素电极交错排列，凹槽104沿第二方向Y的长度H1大于与其相邻的任意一个像素电极103沿第二方向Y的长度H2。
在另外一些应用场景中，相邻两行像素电极可以交错排列，凹槽104沿第二方向Y的长度也可以等于上述像素电极103沿第二方向Y的长度。
可选地，请参考图3，图3为本申请实施例提供的一种阵列基板的另一种俯视结构示意图。如图3所示，阵列基板100上的多个像素电极103沿第一方向X和第二方向Y排布。平坦化层中位于沿第一方向X任意相邻的两个像素电极103之间的位置处设置凹槽104。凹槽104沿第二方向Y延伸。平坦化层中位于沿第二方向Y任意相邻的两个像素电极103之间的位置处设置凹槽104’。凹槽104’沿第一方向X延伸。
凹槽104沿第二方向Y的长度H1’可以大于与其相邻的像素电极数量较少的一列像素电极的长度H2’。
这样，由于在第一方向X上相邻的两个像素电极之间的凹槽沿第二方向Y的长度大于等于与其相邻的任意一个像素电极沿第二方向Y的长度，可以使用刻蚀工艺将位于在第一方向X上任意相邻的两个像素电极之间的用于制作像素电极的膜层完全断开，从而使得在第一方向X上相邻的任意两个像素电极之间无短路现象发生。
在本实施例的一些可选实现方式中，如图1所示，上述多个像素电极103沿第一方向X和第二方向Y排布。其中，第一方向X和第二方向Y互相垂直。
在一些应用场景中，各个像素电极103沿第一方向X的长度可以相等。在另外一些应用场景中，各个像素电极103沿第一方向X的长度可以不相等。
平坦化层102中位于沿第二方向Y任意相邻的两个像素电极103之间的位置处设置凹槽104’。凹槽104’沿第一方向X延伸。
凹槽104’沿第一方向X的长度W1可以大于等于上述像素电极103沿第一方向X的长度W2。也即凹槽104’沿第一方向X的长度W1大于等于与凹槽104相邻的任意一个凹槽沿第二方向Y的长度。
在图1所示应用场景中，相邻两列像素电极交错排列，凹槽104’沿第一方向X的长度可以大于与其相邻的任意一个像素电极103沿第一方向X的长度。
在另外一些应用场景中，相邻两行像素电极可以交错排列，凹槽104’沿第一方向X的长度也可以等于与其相邻的任意一个像素电极103沿第一方向X的长度。
这样，由于在第二方向Y上相邻的两个像素电极之间的凹槽104’沿第一方向X的长度大于等于与其相邻的任意一个像素电极沿第一方向X的长度，可以使用刻蚀工艺将在第二方向Y上任意相邻的两个像素电极之间的用于制作像素电极的膜层完全断开，从而使得在第二方向Y上相邻的任意两个像素电极之间无短路现象发生。
在本实施例的一些可选实现方式中，如图2所示，凹槽104’的两个侧面与平坦化层102靠近衬底基板101的表面之间的夹角可以相等，例如均为θ。凹槽104’的侧面与平坦化层102靠近衬底基板101的表面之间的夹角满足θ：50°≤θ≤90°。凹槽104的两个侧面与平坦化层102靠近衬底基板101的表面之间的夹角也可以为θ。
夹角θ的值越大，在平坦化层102的凹槽104和凹槽104’的侧面上形成的用于制作像素电极的膜层的厚度越小，且覆盖性越差，越容易与刻蚀液充分反应从而断开。
当凹槽104和凹槽104’的侧面与平坦化层102靠近衬底基板101的表面之间的夹角θ设置在50°～90°时，在凹槽104和凹槽104’的侧面上形成的用于制作像素电极的膜层的厚度远小于在平坦化层其他位置处形成的用于制作像素电极的膜层的厚度，这样比较容易使用刻蚀液将凹槽104和凹槽104’侧面上形成的用于制作像素电极的膜层完全刻断，从而可以进一步降低任意相邻的两个像素电极之间短路的发生概率。
在本实施例的一些可选实现方式中，请参考图4，其示出了图2所示平坦化层的放大示意图。在本实施例中，在平坦化层102中形成的凹槽104’和凹槽104的深度可以相等。如图4所示，凹槽104’的深度H3可以大于0.5微米，同时凹槽104’的深度H3可以小于平坦化层102的厚度H3’。
在形成凹槽104’和凹槽104时，可以配合凹槽104和凹槽104’的侧面与平坦化层102靠近衬底基板的表面之间的夹角θ的大小来设置凹槽104和凹槽104’的深度H3。
当凹槽104和凹槽104’的侧面与平坦化层102靠近衬底基板的表面之间的夹角θ较小时，凹槽104和凹槽104’的深度H3可以加深，以使凹槽104和凹槽104’中可以容纳一定量刻蚀液来刻蚀形成在凹槽104和凹槽104’侧面的用于制作像素电极的膜层，从而使得相邻的像素电极之间无短路。
当凹槽104和凹槽104’的侧面与平坦化层102靠近衬底基板的表面之间的夹角θ较大时，凹槽104和凹槽104’的深度可以减小，由于凹槽104和凹槽104’的侧面与平坦化层靠近衬底基板的表面之间的夹角θ较大，较小深度的凹槽104和凹槽104’即可容纳可以与形成在凹槽104和凹槽104’侧面的用于制作像素电极的膜层充分反应的刻蚀液，从而使相邻像素电极之间的用于制作像素电极的膜层完全断开。
在本实施例的一些可选实现方式中，凹槽104和凹槽104’的宽度可以相等。如图4所示，凹槽104’向衬底基板101的正投影的宽度W3小于1.5微米。
在阵列基板的制作工艺中，可以使用半色调掩膜版同时在平坦化层102中形成过孔106以及凹槽104或凹槽104’。此时凹槽104或凹槽104’的宽度可以小于相邻两个像素之间的间距。
此外，还可以使用灰阶掩膜版同时在平坦化层中形成过孔106以及凹槽104和104’。
在灰阶掩膜版上对应形成过孔106的位置处形成3μm×3μm的开孔；对应形成凹槽104和104’的位置处形成小于1.5μm宽的开孔。当掩膜版上开孔的宽度小于1.5μm时，部分光线无法穿过开孔，从而实现部分曝光。
可以在现有的制作过孔106的掩膜版上制作宽度小于1.5微米的微孔实现在平坦化层102中同时形成过孔106以及凹槽104和凹槽104’。相比使用半色调掩膜版来制作过孔及凹槽104和凹槽104’，使用灰阶掩膜版可以节省制作成本。
请参考图5，图5为图1所示阵列基板中沿虚线BB’截取到的截面结构示意图。
阵列基板100还包括薄膜晶体管。薄膜晶体管包括栅极(图中未示出)、源/漏电极105。薄膜晶体管的源/漏电极105位于衬底基板101与平坦化层102之间。像素电极103通过过孔106与源/漏电极电连接。当包括图1所示阵列基板100的显示面板加电工作时，图像显示信号传输至薄膜晶体管的源电极，然后再由源电极传输到漏电极。再由漏电极将图像显示信号传输至像素电极从而使得显示面板显示图像。
本领域技术人员可以明白，本申请的阵列基板中除了包括衬底基板、设置在衬底基板之上的平坦化以及设置在平坦化层之上的多个像素电极之外，还可以包括其它的一些公知的结构，例如当包括阵列基板的显示面板为液晶显示面板时，阵列基板还可以包括公共电极以及公共电极与像素电极之间的绝缘层等等。为了不模糊本申请的重点，将不再对这些公知的结构进行进一步的描述。
请继续参考图6，图6为本申请实施例提供的另一种阵列基板的俯视结构示意图。
与图1和图2所示阵列基板相同，本实施例提供的阵列基板200同样包括衬底基板、设置在衬底基板之上的平坦化层以及设置在平坦化层之上的多个像素电极203。上述平坦化层中位于任意相邻的两个像素电极203之间的位置处设置凹槽。与图1所示阵列基板100不同的是，上述多个像素电极203沿第一方向X和第二方向Y呈阵列排布。
在本实施例中，上述凹槽包括第一凹槽204’和第二凹槽204。其中，第一凹槽204’沿多个像素电极203形成的阵列的行方向延伸，第二凹槽204沿多个像素电极203形成的阵列的列方向延伸。在一些应用场景中，第一方向X与多个像素电极203形成的阵列的行方向平行，第二方向Y与多个像素电极203形成的阵列的列方向平行。
平坦化层中位于任意相邻两行像素电极203之间的位置处设置第一凹槽204’。
任意一个第一凹槽204’沿行方向(行方向平行于第一方向X)的长度W4大于或者等于与该第一凹槽204’相邻的两行像素电极203中包含较少像素电极的一行像素电极203沿行方向(行方向平行于第一方向X)的长度W5。其中，一行像素电极203沿上述行方向的长度为该行像素电极203中的第一个像素电极203与最后一个像素电极203之间的最大距离。
此外，平坦化层中位于任意相邻两列像素电极203之间的位置处设置第二凹槽204。
任意一个第二凹槽204沿列方向(列方向平行于第二方向Y)的长度H4大于或者等于与该第二凹槽204相邻的两列像素电极203中包含较少像素电极203的一列像素电极203沿列方向(列方向平行于第二方向Y)的长度H5。其中，一列像素电极203沿列方向的长度为该列像素电极203中第一个像素电极203与最后一个像素电极203之间的最大距离。
本实施例提供的阵列基板中，多个像素电极呈阵列排布，在任意相邻两行像素电极之间设置第一凹槽，在任意相邻两列之间设置第二凹槽，这样不但可以利用第一凹槽使得在第二方向Y上相邻的任意两个像素电极之间无短路现象，以及利用第二凹槽使得在第一方向X上相邻的任意两个像素电极之间无短路现象，同时还可以简化用于制作凹槽的掩膜版的制作工艺，从而降低掩膜版的制作成本。
请继续参考图7，图7为本申请实施例提供的又一种阵列基板的俯视结构示意图。
如图7所示，本实施例提供的阵列基板300，与图6所示阵列基板200相同，同样包括衬底基板、设置在衬底基板之上的平坦化层以及设置在平坦化层之上的多个像素电极303。上述平坦化层中位于任意相邻的两行像素电极303之间的位置处设置第一凹槽304’。上述平坦化层中位于任意相邻的两列像素电极303之间的位置处设置第二凹槽304。与图6所示阵列基板200不同的是，上述多个像素电极303沿第一方向X和第二方向Y呈矩阵排布。
如图7所示，任意一个第一凹槽304’沿行方向的长度大于任意一行像素电极的长度。在本实施例中，行方向与第一方向X平行。
任意一个第二凹槽304沿列方向的长度大于任意一列像素电极303的长度。在本实施例中，列方向与第二方向Y平行。
本申请实施例提供的阵列基板，多个像素电极呈矩阵排布，在任意相邻两行像素电极之间设置第一凹槽，在任意相邻两列之间设置第二凹槽，在使用第一凹槽和第二凹槽使得任意相邻的两个像素电极之间无短路现象之外，凹槽图形形成规则的网格状，可以进一步简化用于制作凹槽的掩膜版的制作工艺，从而降低掩膜版的制作成本。
请继续参考图8，图8为本申请实施例提供的一种显示面板的结构示意图。如图8所示，显示面板400为有机发光显示面板。显示面板400包括阵列基板401以及封装基板408。阵列基板可以为图1、图3、图6或图7所示的阵列基板。
在本实施例中，有机发光显示面板400可以包括显示区AA，以及围绕显示区AA的非显示区NA。
在本实施例中，阵列基板401与封装基板408以及设置在阵列基板401的非显示区NA和封装基板408之间的封装材料，该封装材料将阵列基板形成密闭腔室。有机发光显示面板400的显示区AA位于上述密闭腔室中。
在显示区AA，阵列基板401可以包括设置在衬底基板402之上的阵列层41、以及设置阵列层41远离衬底基板402一侧的有机发光器件42。
其中，阵列层41包括设置在衬底基板402一侧的薄膜晶体管的源/漏电极403、设置在上述薄膜晶体管的源/漏电极403远离衬底基板402一侧的平坦化层404。此外，设置在阵列基板401中的薄膜晶体管还可以包括栅极(图中未示出)，栅极可以设置于衬底基板402与薄膜晶体管的源/漏电极403之间；也可以设置在薄膜晶体管的源/漏电极403与平坦化层404之间，此处不做限定。
有机发光器件42包括设置在上述平坦化层404远离衬底基板402一侧的像素电极405，设置在上述像素电极405远离衬底基板402一侧的有机发光层406以及设置在有机发光层406远离衬底基板402一侧的阴极407。在图8所示的显示面板中，上述像素电极405可以为有机发光器件42的阳极。
当有机发光显示面板400加电工作时，，图像显示信号可以在薄膜晶体管的栅极的控制下传输至薄膜晶体管的源电极，然后再由薄膜晶体管的源电极传输到薄膜晶体管的漏电极。再由薄膜晶体管的漏电极将图像显示信号传输至有机发光器件42的像素电极405。传输至像素电极405的图像显示信号驱动像素电极405产生空穴，同时，施加在阴极407上的信号驱动阴极407产生电子。由像素电极405产生的空穴和由阴极407产生的电子注入到有机发光层406中。注入到有机发光层406中的电子和空穴可以彼此结合以形成激子。有机发光器件42通过激子从激发态跌落至基态时所生成的能量来发光。
此外，有机发光器件42可以进一步包括空穴注入层、空穴传输层、电子阻挡层、空穴阻挡层、电子传输层、电子注入层中的一层或多层。
有机发光层406可以是红色发光层、绿色发光层或蓝色发光层。
有机发光层406还可以是单个白色发光层。有机发光层406可具有红色发光层、绿色发光层和/或蓝色发光层的层叠结构。当有机发光层406具有层叠结构时，可包括滤色器(未示出)。
空穴注入层和/或空穴传输层可被设置在像素电极405与有机发光层406之间。电子注入层和/或电子传输层可被设置在阴极层63与有机发光层406之间。
需要说明的是，本发明实施例中以顶发射为例进行说明，本发明实施例中的有机发光显示面板还可以为底发射，对此本发明不做限定。
值得指出的是，显示面板400不限于图8所示的盖板式封装形式，还可以是其他封装形式，例如薄膜封装，即在有机发光器件42远离衬底基板402的一侧设置有薄膜封装层，该薄膜封装层覆盖有机发光器件42，防止水氧对有机发光器件的侵蚀。
请继续参考图9，图9为本申请实施例提供的另一种显示面板的结构示意图。如图9所示，显示面板500为液晶显示面板。显示面板500包括阵列基板501、对置基板503以及设置在阵列基板501与对置基板503之间的液晶层502。其中阵列基板可以为图1、图3、图6或图7所示的阵列基板。
本领域技术人员可以明白，本实施例提供的液晶显示面板500除了包括阵列基板、对置基板以及设置在阵列基板与对置基板之间的液晶层之外，还可以包括其它的一些公知的结构，例如设置在阵列基板远离对置基板一侧的背光源等等。为了不模糊本申请的重点，将不再对这些公知的结构进行进一步的描述。
图8和图9所示的显示面板均可以应用于各种电子设备中，例如智能手机、平板电脑、电子书阅读器、MP3播放器(Moving Picture Experts Group Audio Layer III，动态影像专家压缩标准音频层面3)、MP4(Moving Picture Experts Group Audio Layer IV，动态影像专家压缩标准音频层面4)播放器、膝上型便携计算机和台式计算机等等。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种阵列基板，其特征在于，所述阵列基板包括衬底基板、设置在所述衬底基板之上的平坦化层以及设置在所述平坦化层之上的多个像素电极，
所述平坦化层中位于任意相邻的两个像素电极之间的位置处设置凹槽，所述凹槽的深度小于所述平坦化层的厚度；
任一沿第一方向X延伸的所述凹槽和任一沿第二方向Y延伸的所述凹槽均不相连，所述第一方向X和所述第二方向Y相交；
所述多个像素电极沿所述第一方向X和所述第二方向Y排布，所述第一方向X和所述第二方向Y垂直；
所述平坦化层中位于沿所述第二方向Y任意相邻的两个像素电极之间的位置处形成有所述凹槽，所述凹槽沿所述第一方向X延伸，且所述凹槽沿第一方向X的长度大于等于所述像素电极沿所述第一方向X的长度。
2.根据权利要求1所述的阵列基板，其特征在于，所述平坦化层中位于沿所述第一方向X任意相邻的两个像素电极之间的位置处形成有所述凹槽，所述凹槽沿所述第二方向Y延伸，且所述凹槽沿所述第二方向Y的长度大于等于所述像素电极沿所述第二方向Y的长度。
3.根据权利要求1所述的阵列基板，其特征在于，所述多个像素电极沿所述第一方向X和所述第二方向Y呈阵列排布；
所述凹槽包括第一凹槽和第二凹槽；所述第一凹槽沿行方向延伸，所述第二凹槽沿列方向延伸；
所述平坦化层中位于任意相邻两行像素电极之间的位置处设置所述第一凹槽；所述平坦化层中位于任意相邻两列像素电极之间的位置处设置所述第二凹槽；
任一所述第一凹槽沿所述行方向的长度大于等于与该第一凹槽相邻的两行像素电极中包含较少像素电极的一行像素电极的长度；
任一所述第二凹槽沿所述列方向的长度大于等于与该第二凹槽相邻的两列像素电极中包含较少像素电极的一列像素电极的长度；
其中，所述一行像素电极的长度为该行像素电极中第一个像素电极与最后一个像素电极之间的最大距离；所述一列像素电极的长度为该列像素电极中第一个像素电极与最后一个像素电极之间的最大距离；
所述第一方向X与所述行方向平行，所述第二方向Y与所述列方向平行。
4.根据权利要求3所述的阵列基板，其特征在于，所述多个像素电极呈矩阵排布；
任一所述第一凹槽沿所述行方向的长度大于等于一行像素电极的长度；
任一所述第二凹槽沿所述列方向的长度大于等于一列像素电极的长度。
5.根据权利要求1所述的阵列基板，其特征在于，所述凹槽的侧面与所述平坦化层靠近所述衬底基板的表面之间的夹角θ满足：50°≤θ≤90°。
6.根据权利要求1所述的阵列基板，其特征在于，所述凹槽向所述衬底基板的投影的宽度小于1.5微米。
7.根据权利要求1所述的阵列基板，其特征在于，所述凹槽的深度大于0.5微米。
8.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括薄膜晶体管；
所述薄膜晶体管的源/漏电极位于所述衬底基板与所述平坦化层之间；
所述像素电极通过过孔与所述源/漏电极电连接。
9.一种显示面板，其特征在于，所述显示面板包括如权利要求1-8任意一项所述的阵列基板；
所述像素电极为有机发光器件的阳极，所述阵列基板还包括设置于所述像素电极远离所述衬底基板一侧的阴极，以及位于所述阳极和阴极之间的有机发光层。
10.一种显示面板，其特征在于，所述显示面板包括如权利要求1-8任意一项所述的阵列基板、对置基板以及设置在所述阵列基板与所述对置基板之间的液晶层。
CN201710364124.1A 2017-05-22 2017-05-22 阵列基板及包含其的显示面板 Active CN106972032B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710364124.1A CN106972032B (zh) 2017-05-22 2017-05-22 阵列基板及包含其的显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710364124.1A CN106972032B (zh) 2017-05-22 2017-05-22 阵列基板及包含其的显示面板

Publications (2)

Publication Number Publication Date
CN106972032A CN106972032A (zh) 2017-07-21
CN106972032B true CN106972032B (zh) 2020-08-25

Family

ID=59327043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710364124.1A Active CN106972032B (zh) 2017-05-22 2017-05-22 阵列基板及包含其的显示面板

Country Status (1)

Country Link
CN (1) CN106972032B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527427A (zh) * 2008-03-05 2009-09-09 三菱电机株式会社 半导体光元件的制造方法
CN102334384A (zh) * 2010-02-22 2012-01-25 松下电器产业株式会社 发光装置及其制造方法
CN103261959A (zh) * 2010-12-10 2013-08-21 夏普株式会社 半导体装置和半导体装置的制造方法以及液晶显示装置
CN105045002A (zh) * 2015-09-09 2015-11-11 深圳市华星光电技术有限公司 Psva型液晶显示面板及其制作方法
CN105353567A (zh) * 2015-12-02 2016-02-24 深圳市华星光电技术有限公司 采用无黑色矩阵技术的va型液晶显示面板及其制作方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140058745A (ko) * 2012-11-05 2014-05-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102002765B1 (ko) * 2012-11-13 2019-07-24 삼성디스플레이 주식회사 유기발광 표시장치 및 그것의 제조 방법
US9799713B2 (en) * 2015-07-23 2017-10-24 Apple Inc. Organic light-emitting diode display with barrier layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527427A (zh) * 2008-03-05 2009-09-09 三菱电机株式会社 半导体光元件的制造方法
CN102334384A (zh) * 2010-02-22 2012-01-25 松下电器产业株式会社 发光装置及其制造方法
CN103261959A (zh) * 2010-12-10 2013-08-21 夏普株式会社 半导体装置和半导体装置的制造方法以及液晶显示装置
CN105045002A (zh) * 2015-09-09 2015-11-11 深圳市华星光电技术有限公司 Psva型液晶显示面板及其制作方法
CN105353567A (zh) * 2015-12-02 2016-02-24 深圳市华星光电技术有限公司 采用无黑色矩阵技术的va型液晶显示面板及其制作方法

Also Published As

Publication number Publication date
CN106972032A (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
US10741616B2 (en) Organic light emitting display device and method for manufacturing the same
TWI671898B (zh) 有機發光二極體顯示器
CN109103231B (zh) 显示基板及其制造方法、显示装置
CN110120463B (zh) 显示基板及其制备方法、显示装置
US10205121B2 (en) Organic electroluminescent display panel and display apparatus
US20210305336A1 (en) Display panel
CN107863365B (zh) 有机发光显示装置及其制造方法
US10872941B2 (en) Display panel, manufacture method thereof and display device
US11903281B2 (en) Array substrate and manufacturing method thereof, display panel, display device and pixel driving circuit
US11183111B2 (en) Pixel unit and method for manufacturing the same, and double-sided OLED display device
CN110164952B (zh) 显示基板及其制备方法、显示装置
US10236279B2 (en) Emissive display with light management system
JP2022539621A (ja) ディスプレイパネル及びその製造方法、表示装置
CN113193024B (zh) 显示面板及其制备方法、显示装置
CN109003989B (zh) 阵列基板及其制备方法、显示面板和显示装置
CN113964109A (zh) 显示基板及其制备方法、显示装置
CN111584601B (zh) 显示用基板及其制备方法、显示装置
JP2023531839A (ja) 有機発光表示基板およびその製造方法、有機発光表示装置
US20180166517A1 (en) Light emitting display device and method of manufacturing the same
JP2011124531A (ja) 表示装置及びその製造方法
KR102666703B1 (ko) 전계 발광 표시장치
WO2022133795A1 (zh) 一种有机发光显示基板和显示装置
US20240155879A1 (en) Display panel, manufacturing method, and mobile terminal
KR20180003965A (ko) 유기발광 표시장치 및 그 제조방법
CN106972032B (zh) 阵列基板及包含其的显示面板

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211021

Address after: No.8, liufangyuanheng Road, Donghu New Technology Development Zone, Wuhan City, Hubei Province, 430074

Patentee after: WUHAN TIANMA MICROELECTRONICS Co.,Ltd.

Address before: Room 509, building 1, No. 6111, Longdong Avenue, Pudong New Area, Shanghai, 201201

Patentee before: SHANGHAI TIANMA AM-OLED Co.,Ltd.

TR01 Transfer of patent right