KR20130119616A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20130119616A
KR20130119616A KR1020120042550A KR20120042550A KR20130119616A KR 20130119616 A KR20130119616 A KR 20130119616A KR 1020120042550 A KR1020120042550 A KR 1020120042550A KR 20120042550 A KR20120042550 A KR 20120042550A KR 20130119616 A KR20130119616 A KR 20130119616A
Authority
KR
South Korea
Prior art keywords
layer
current spreading
light emitting
light
semiconductor layer
Prior art date
Application number
KR1020120042550A
Other languages
English (en)
Inventor
문지형
이상열
송준오
정세연
전준우
성태연
Original Assignee
엘지이노텍 주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 고려대학교 산학협력단 filed Critical 엘지이노텍 주식회사
Priority to KR1020120042550A priority Critical patent/KR20130119616A/ko
Publication of KR20130119616A publication Critical patent/KR20130119616A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials

Abstract

발광 소자는, 활성층 아래에 배치된 제1 도전형 반도체층과, 활성층 위에 배치된 제2 도전형 반도체층과, 제2 도전형 반도체층 위에 배치된 투명 도전층과, 제2 도전형 반도체층과 투명 도전층 사이에 배치된 전류 스프레딩층을 포함하고, 전류 스프레딩층은 서로 이격된 다수의 라인을 포함한다.

Description

발광 소자{Light-emitting device}
실시예는 발광 소자에 관한 것이다.
발광 다이오드(Light-Emitting Diode: LED)는 전류를 빛으로 변환시키는 반도체 발광 소자이다.
발광 소자는 고 휘도를 갖는 광을 얻을 수 있어, 디스플레이용 광원, 자동차용 광원 및 조명용 광원으로 폭넓게 사용되고 있으며, 형광 물질을 이용하거나 다양한 색의 발광 다이오드를 조합함으로써 효율이 우수한 백색 광을 발광하는 발광 다이오드도 구현이 가능하다.
실시예는 전류 스프레딩 성능을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 전기적 특성을 향상시킬 수 있는 발광 소자를 제공한다.
실시예는 균일한 광을 얻을 수 있는 발광 소자를 제공한다.
실시예는 광 효율을 향상시킬 수 있는 발광 소자를 제공한다.
실시예에 따르면, 발광 소자는, 활성층; 상기 활성층 아래에 배치된 제1 도전형 반도체층;
상기 활성층 위에 배치된 제2 도전형 반도체층; 상기 제2 도전형 반도체층 위에 배치된 투명 도전층; 및 상기 제2 도전형 반도체층과 상기 투명 도전층 사이에 배치된 전류 스프레딩층을 포함하고, 상기 전류 스프레딩층은 서로 이격된 다수의 라인을 포함한다.
실시예는 투명 도전층 아래에 전류 스프레딩층이 배치되어, 투명 도전층의 전류 스프레딩 특성을 향상시켜 줄 수 있다.
실시예는 투명 도전층 아래에 전류 스프레딩층이 배치되어, 발광 구조물과의 오믹 콘택 특성을 향상시켜 줄 수 있다
실시예는 투명 도전층 아래에 전류 스프레딩층이 배치되어 전류 스프레딩층에 의해 광이 반사되고, 이 관은 결국 전류 스프레딩층을 통해 투과되므로 광 효율을 향상시켜 줄 수 있다.
실시예는 투명 도전층 아래에 전류 스프레딩층이 배치되어 전류 스프레딩층과 발광 구조물이 접촉되도록 하여 접촉 계면에서 더욱더 향상된 오믹 콘택 특성으로 인해 광 효율을 향상시켜 줄 수 있다.
실시예는 투명 도전층 아래에 전류 스프레딩층이 배치되어, 전기적 특성과 광 출력 특성을 향상시켜 주고 균일한 광을 얻을 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 도시한 단면도이다.
도 2 내지 도 4는 전류 스프레딩층의 배열 구조를 도시한 평면도이다.
도 5는 전류 스프레딩층의 배열 구조에 따른 투과도를 도시한 그래프이다.
도 6은 전류 스프레딩층의 배열 구조에 따른 전기적 특성을 도시한 그래프이다.
도 7은 전류 스프레딩층의 배열 구조에 따른 광 출력 특성을 도시한 그래프이다.
도 8은 전류 스프레딩층의 배열 구조에 따른 발광 이미지를 도시한 도면이다.
도9 내지 도 13은 제1 실시예에 따른 발광 소자의 제조 공정을 도시한 도면이다.
도 14는 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
도 15는 제3 실시예에 따른 발광 소자를 도시한 단면도이다.
도 16은 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 17은 실시예에 따른 표시 장치의 분해 사시도이다.
도 18은 실시예에 따른 발광 소자를 갖는 표시 장치를 나타낸 도면이다.
도 19는 실시예에 따른 조명 장치의 사시도이다.
발명에 따른 실시예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 제1 실시예에 따른 발광 소자를 도시한 단면도이다.
도 1을 참조하면, 제1 실시예에 따른 반도체 발광 소자(10)는 기판(11), 발광 구조물(19), 전류 스프레딩층(20), 투명 도전층 및 제1 및 제2 전극(31, 33)을 포함할 수 있다.
상기 발광 구조물(19)은 상기 기판(11) 상에 배치되고, 상기 전류 스프레딩층(20) 및 상기 투명 도전층(32)은 상기 발광 구조물(19) 상에 배치될 수 있다.
상기 제1 전극(34)은 상기 발광 구조물(19)의 일부 영역 상에 배치되고, 상기 제2 전극(36)은 상기 투명 도전층(32) 상에 배치될 수 있다.
상기 기판(11)은 상기 발광 구조물(19)을 성장시키기 위한 기판(11)으로서 기능할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(19)을 안정적으로 성장시키기 위해서 상기 기판(11)은 상기 발광 구조물(19)과의 격자 상수가 가급적 작은 차이를 갖는 물질로 형성될 수 있다.
상기 기판(11)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
상기 기판(11)과 상기 발광 구조물(19) 사이에 버퍼층(미도시)이 배치될 수 있다. 상기 버퍼층은 상기 기판(11)과 상기 발광 구조물(19) 사이의 격자 상수 차이를 완화하여 주기 위해 형성될 수 있다.
상기 버퍼층과 상기 발광 구조물(19) 각각은 III-V족 화합물 반도체 재료로 형성될 수 있다.
상기 발광 구조물(19)은 예컨대, 제1 도전형 반도체층(13), 활성층(15) 및 제2 도전형 반도체층(17)을 포함할 수 있다. 상기 제1 도전형 반도체층(13)은 상기 기판(11) 또는 상기 버퍼층 상에 형성되고, 상기 활성층(15)은 상기 제1 도전형 반도체층(13) 상에 형성되며, 상기 제2 도전형 반도체층(17)은 상기 활성층(15) 상에 형성될 수 있다.
상기 제1 도전형 반도체층(13)은 예를 들어, n형 도펀트를 포함하는 n형 반도체층일 수 있다. 상기 n형 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다.
상기 제1 도전형 반도체층(13) 상에는 상기 활성층(15)이 형성될 수 있다.
상기 활성층(15)은 상기 제1 도전형 반도체층(13)을 통해서 주입되는 제1 캐리어, 예컨대 전자와 상기 제2 도전형 반도체층(17)을 통해서 주입되는 제2 캐리어, 예컨대 정공이 서로 결합되어, 상기 활성층(15)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 상응하는 파장을 갖는 빛을 방출하는 층이다.
상기 활성층(15)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(15)은 3족 내지 5족 화합물 반도체들을 우물층과 장벽층의 주기로 반복 형성될 수 있다.
예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, InGaN우물층/InGaN 장벽층의 주기 등으로 형성될 수 있다. 상기 장벽층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.
상기 활성층(15) 상에 상기 제2 도전형 반도체층(17)이 형성될 수 있다. 상기 제2 도전형 반도체층(17)은 예를 들어, p형 도펀트를 포함하는 p형 반도체층일 수 있다. 상기 p형 반도체층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
상기 제2 도전형 반도체층(17) 상에는 투명 도전층(32)이 형성되고, 상기 투명 도전층(32) 상에 제2 전극(36)이 배치될 수 있다.
상기 제2 전극(36)은 불투명한 금속 재질을 포함하는데, 예컨대 알루미늄(Al), 티타늄(Ti), 크롬(Cr), 니켈(Ni), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu) 및 몰리브덴(Mo)으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 합금을 포함할 수 있지만, 이에 한정하지 않는다.
상기 제2 전극(36)이 상기 발광 구조물(19)의 전 영역에 대응하도록 배치되는 경우, 상기 발광 구조물(19)로부터 생성된 광이 상기 제2 전극(36)에 의해 차단되어, 광이 전방으로 출사될 수 없다.
따라서, 상기 제2 전극(36)은 상기 발광 구조물(19)의 일부 영역에 국부적으로 배치될 수 있다.
상기 제2 전극(36)이 상기 발광 구조물(19)의 일부 영역에 국부적으로 배치되는 경우, 상기 제1 및 제2 전극으로 인가된 전원에 의해 상기 제2 전극(36)의 아래나 상기 제2 전극(36)의 주변에 국부적으로 전류가 집중되게 된다. 이러한 전류 집중에 의해, 발광 구조물(19)의 전 영역으로부터 광이 균일하게 발광되지 않게 된다.
이러한 문제를 해결하기 위해, 제2 전극(36)으로 공급된 전류가 발광 구조물(19)의 전 영역으로 전류 스프레딩되도록 하기 위해, 상기 발광 구조물(19)의 전 영역에 대응하도록 투명 도전층(32)이 배치될 수 있다.
상기 투명 도전층(32)은 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
하지만, 상기 투명 도전층(32) 또한 금속 재질에 비해 비교적 큰 저항을 가지므로, 전류 스프레딩 특성이 우수하지 못하는 문제가 있다.
실시예는 투명 도전층(32)의 전류 스프레딩 저하를 보완하여, 전류 스프레딩을 극대화시킬 수 있는 전류 스프레딩층(20)이 상기 발광 구조물(19)과 상기 투명 도전층(32) 사이에 배치될 수 있다.
따라서, 상기 제2 전극(36)으로 공급된 전류는 투명 도전층(32)을 통해 전류 스프레딩층(20)으로 전달되며, 상기 전류 스프레딩층(20)에 의해 신속하게 상기 발광 구조물(19)의 전 영역으로 전류 스프레딩될 수 있다. 상기 발광 구조물(19)의 전 영역으로 전류가 공급되므로, 상기 발광 구조물(19)의 전 영역에서 균일하게 광이 생성되어, 결국 균일한 광을 얻을 수 있다.
상기 전류 스프레딩층(20)의 하면은 상기 발광 구조물(19), 구체적으로 상기 제2 도전형 반도체층(17)의 상면과 직접 접촉하도록 배치될 수 있다.
상기 전류 스프레딩층(20)이 전류 스프레딩 특성이 우수한 금속 물질로 형성될 수 있다. 예컨대, 상기 금속 물질로는, Ag, Au, Pt, Ni, Pd, Cu, Ir, Mo, Re, Rh, Ru, Se 및 Te로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전류 스프레딩층(20)은 불투명한 금속 물질로 이루어지므로, 광이 투과되기 어렵다. 따라서, 상기 전류 스프레딩층(20)은 도 2 내지 도 4에 도시한 바와 같이, 부분적으로 또는 국부적으로 형성됨으로써, 일부 광은 투과되고 일부 광은 반사되도록 설계될 수 있다.
상기 전류 스프레딩층(20)은 도 2에 도시한 바와 같이, 스트라이프 형상(stripe shape)을 가지거나 도 3 및 도 4에 도시한 바와 같이, 메쉬 형상(mesh shape)을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
도 2에 도시한 바와 같이, 상기 전류 스프레딩층(20)은 일 방향을 따라 길게 형성된 다수의 라인(22)을 포함할 수 있다. 각 라인(22)은 서로 간에 이격되도록 배치될 수 있다.
각 라인(22)은 1㎛ 내지 3㎛의 폭(W)을 가지고, 5nm 내지 1㎛의 두께를 가질 수 있다.
더욱 바람직하게는, 상기 라인(22)은 20nm 내지 200nm의 두께를 가질 수 있다.
상기 라인(22)의 폭(W)이 1㎛ 이하인 경우, 열처리 공정 후 라인이 단선될 수 있고, 상기 라인(22)의 폭(W)이 3㎛ 이상인 경우, 라인(22) 사이로 광이 투과되지 않고 광이 흡수되는 흡수 현상이 발생될 수 있다.
상기 라인(22)의 두께가 5nm 이하인 경우, 열처리 공정 후 라인이 단선될 수 있고, 상기 라인(22)의 두께가 1㎛ 이상인 경우, 리프트 오프 공정시 포토레지스트가 리프트 오프되지 않을 수 있다.
상기 라인(22) 간의 거리(d)는 7㎛ 내지 100㎛의 범위를 가질 수 있다.
상기 라인(22) 간의 거리(d)가 7㎛ 이하인 경우, 라인(22) 사이로 광이 투과되지 않고 흡수되는 흡수 현상이 발생되고, 상기 라인(22) 간의 거리(d)가 100㎛ 이상인 경우, 라인(22)들이 개수가 적어져 전류 스프레딩 특성이 향상되지 않게 될 수 있다.
상기 라인(22)의 폭(W)과 상기 라인(22) 간의 거리(d)의 비는 1:3 내지 1:40일 수 있다. 다시 말해, 상기 라인(22) 간의 거리(d)는 상기 라인(22)의 폭(W)의 3배 내지 40배의 범위일 수 있다.
상기 라인(22)의 폭(W)과 상기 라인(22) 간의 거리(d)의 비가 1:3 이하인 경우, 라인(22) 사이로 광이 투과되지 않고 흡수되는 흡수 현상이 발생될 수 있다. 상기 라인(22)의 폭(W)과 상기 라인(22) 간의 거리(d)의 비가 1:40 이상인 경우, 라인(22)들이 개수가 적어져 전류 스프레딩 특성이 향상되지 않게 될 수 있다.
상기 라인(22) 사이에는 전류 스프레딩층(20)이 없는 리세스 영역(30)이 형성될 수 있다. 상기 리세스 영역(30)은 상기 라인(22)과 동일한 스트라이프 형상으로 형성될 수 있다. 상기 활성층(15)의 광은 상기 라인(22)에 의해 흡수되거나 반사되고, 상기 리세스 영역(30)을 통해 투과될 수 있다.
상기 라인(22)은 세로 방향으로 배열되거나, 가로 방향으로 배열되거나 대각선 방향으로 배열되지만, 이에 대해 한정하지 않는다.
도 3에 도시한 바와 같이, 상기 전류 스프레딩층(20)은 제1 방향을 따라 길게 형성된 다수의 제1 라인(24)과 상기 제1 방향과 교차하는 제2 방향을 따라 길게 형성된 다수의 제2 라인(26)을 포함할 수 있다.
예컨대, 상기 제1 및 제2 방향은 서로 수직일 수 있지만, 이에 대해 한정하지 않는다.
상기 제1 및 제2 라인(24, 26)은 서로 교차하여 메쉬 구조를 가질 수 있다. 예컨대, 서로 이격된 다수의 제1 라인(24)이 제2 방향을 따라 서로 이격된 다수의 제2 라인(26)과 교차하도록 배치될 수 있다.
상기 제1 라인(24)과 상기 제2 라인(26)에 교차에 의해 다수의 리세스 영역(30)이 형성될 수 있다. 상기 리세스 영역(30)은 전류 스프레딩층(20)이 형성되지 않은 영역으로서, 광이 투과될 수 있다.
상기 활성층(15)의 광은 상기 제1 및 제2 라인(24, 26)에 의해 흡수되거나 반사되고, 상기 리세스 영역(30)을 통해 투과될 수 있다.
제1 및 제2 라인(24, 26) 각각은 1㎛ 내지 3㎛의 폭(W1, W2)을 가지고, 5nm 내지 1㎛의 두께를 가질 수 있다.
더욱 바람직하게는, 상기 제1 및 제2 라인(24, 26) 각각은 20nm 내지 200nm의 두께를 가질 수 있다.
상기 라인(24, 26)의 폭(W1, W2)이 1㎛ 이하인 경우, 열처리 공정 후 라인이 단선될 수 있고, 상기 라인(24, 26)의 폭(W1, W2)이 3㎛ 이상인 경우, 라인(24, 26) 사이로 광이 투과되지 않고 광이 흡수되는 흡수 현상이 발생될 수 있다.
상기 제1 및 제2 라인(24, 26)은 서로 동일한 폭을 가지거나 상이한 폭을 가지지만, 이에 대해 한정하지 않는다.
상기 라인(24, 26)의 두께가 5nm 이하인 경우, 열처리 공정 후 라인이 단선될 수 있고, 상기 라인(24, 26)의 두께가 1㎛ 이상인 경우, 리프트 오프 공정시 포토레지스트가 리프트 오프되지 않을 수 있다.
상기 제1 라인(24) 간의 거리(d1) 및 제2 라인(24) 간의 거리(d2)는 7㎛ 내지 100㎛의 범위를 가질 수 있다.
상기 제1 라인(24) 간의 거리(d1) 및/또는 제2 라인(26) 간의 거리(d2)가 7㎛ 이하인 경우, 라인(24, 26) 사이로 광이 투과되지 않고 흡수되는 흡수 현상이 발생되고, 상기 제1 라인(24) 간의 거리(d1) 및/또는 제2 라인(26) 간의 거리(d2)(d)가 100㎛ 이상인 경우, 라인(24, 26)들이 개수가 적어져 전류 스프레딩 특성이 향상되지 않게 될 수 있다.
상기 제1 라인(24) 간의 거리(d1)와 상기 제2 라인(26) 간의 거리(d2)는 서로 동일하거나 서로 상이하지만, 이에 대해 한정하지 않는다.
상기 제1 라인(24)의 폭(W1)과 상기 제1 라인(24) 간의 거리(d1)의 비는 1:3 내지 1:40일 수 있다. 다시 말해, 상기 제1 라인(24) 간의 거리(d1)는 상기 제1 라인(24)의 폭(W1)의 3배 내지 40배의 범위일 수 있다.
상기 제1 라인(24)의 폭(W1)과 상기 제1 라인(24) 간의 거리(d1)의 비가 1:3이하인 경우, 제1 라인(24) 사이로 광이 투과되지 않고 흡수되는 흡수 현상이 발생될 수 있다. 상기 제1 라인(24)의 폭(W1)과 상기 제1 라인(24) 간의 거리(d1)의 비가 1:40 이상인 경우, 제1 라인(24)들이 개수가 적어지므로 전류 스프레딩 특성이 향상되지 않게 될 수 있다.
상기 제1 라인(24)의 폭(W1)과 상기 제1 라인(24) 간의 거리(d1)의 비는 1:3 내지 1:40일 수 있다. 다시 말해, 상기 제1 라인(24) 간의 거리(d1)는 상기 제1 라인(24)의 폭(W1)의 3배 내지 40배의 범위일 수 있다.
상기 제2 라인(26)의 폭(W2)과 상기 제2 라인(26) 간의 거리(d2)의 비가 1:3이하인 경우, 제2 라인(26) 사이로 광이 투과되지 않고 흡수되는 흡수 현상이 발생될 수 있다. 상기 제2 라인(26)의 폭(W2)과 상기 제2 라인(26) 간의 거리(d2)의 비가 1:40 이상인 경우, 제2 라인(26)들이 개수가 적어져 전류 스프레딩 특성이 향상되지 않게 될 수 있다.
도 4는 도 3과 비교하여, 발광 구조물(19)의 에지 영역에 대응하는 전류 스프레딩층(20)의 리세스 영역(3)의 적어도 일부에 제1 라인(24) 또는/ 및 제2 라인(26)이 형성되지 않는 구조를 가지는 것을 제외하고 양자는 실질적으로 동일하다. 따라서, 도 3의 도면 및 이와 관련된 위 설명으로부터 도 4는 용이하게 이해될 수 있으므로, 더 이상의 상세한 설명은 생략한다.
도 2의 라인(22)의 하면과 도 3 및 도 4의 제1 및 제2 라인(24, 26)의 하면은 직접 제2 도전형 반도체층(17)의 상면과 접촉될 수 있다.
상기 라인(22) 사이 그리고 상기 제1 및 제2 라인(24, 26)의 교차에 의해 리세스 영역(30)이 형성될 수 있다.
따라서, 상기 활성층(15)으로부터의 광은 상기 라인(22)과 제1 및 제2 라인(24, 26)에 의해 흡수되거나 반사되고, 상기 리세스 영역(30)을 통해 투과될 수 있다.
한편, 상기 전류 스프레딩층(20)과 상기 제2 도전형 반도체층(17)의 계면에는 전류 스프레딩층(20)의 물질과 상기 제2 도전형 반도체층(17)이 물질의 결합, 예컨대 Ag-Ga을 포함하는 결합층(미도시)이 형성될 수 있다. 이러한 결합층을 형성하기 위해 상기 전류 스프레딩층(20)이 열처리 될 수 있지만, 이에 대해 한정하지 않는다.
아울러, 상기 제2 도전형 반도체층(17)의 상면에서 Ga이 결합층으로 빠져나가게 되므로(out-diffusion), 상기 제2 도전형 반도체층(17)의 상면은 Ga vacancy가 형성되어 상기 전류 스프레딩층(20)과 상기 제2 도전형 반도체층(17)은 오믹 콘택되므로, 전류 스프레딩층(20)을 통해 제2 도전형 반도체층(17)로 전류 공급이 보다 용이하므로 전기적인 특성이 향상될 수 있다.
이러한 열처리에 의한 인위적인 오믹 콘택을 형성하는 것과 별도로, 상기 전류 스프레딩층(20)은 상기 제2 도전형 반도체층(17)과 오믹 콘택을 형성할 수 있는 오믹 콘택 물질로 형성되어, 전기적인 특성이 향상될 수도 있다.
오믹 콘택 물질로는, Ag, Ni, Au, NiMg, ZnNi, NiLa, Pd, Ru, Re, Pt 및 Rh로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이에 대해 한정하지 않는다.
상기 전류 스프레딩층(20)은 반사 금속 물질로 형성될 수 있다. 상기 전류 스프레딩층(20)이 반사 금속 물질로 형성되는 경우, 상기 발광 구조물(19)의 활성층(15)으로부터 생성된 광이 일부는 상기 전류 스프레딩층(20)의 라인(22, 24, 26) 사이를 통해 투과되고, 다른 일부는 상기 라인(22, 24, 26)에 의해 반사될 수 있다. 이와 같이 반사된 광은 발광 구조물(19) 내에서 다시 반사되어 결국 상기 전류 스프레딩층(20)의 라인(22, 24, 26) 사이를 통해 투과되므로, 상기 전류 스프레딩층(20)이 반사 금속 물질로 형성되므로 광 효율이 향상될 수 있다.
반사 금속 물질로는, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이이 대해 한정하지 않는다.
앞서 설명한 바와 같이, 상기 전류 스프레딩층(20) 상에 투명 도전층(32)이 배치될 수 있다.
상기 투명 도전층(32)은 상기 제2 도전형 반도체층(17) 및 상기 전류 스프레딩층(20) 상에 형성될 수 있다.
즉, 상기 투명 도전층(32)은 상기 라인(22, 24, 26) 사이의 상기 제2 도전형 반도체층(17)의 상면에 직접 접촉되는 제1 하면과 상기 라인(22, 24, 26)의 상면에 직접 접촉되는 제2 하면을 포함할 수 있다.
상기 투명 도전층(32)은 상기 제1 하면이 위치된 제1 영역과 상기 제2 하면이 위치된 제2 영역을 포함할 수 있다.
상기 제1 영역은 상기 제2 영역보다 더 두꺼운 두께를 가질 수 있다. 즉, 상기 투명 도전층(32)의 상면과 상기 투명 도전층(32)의 제1 하면 사이의 두께는 상기 투명 도전층(32)의 상면과 상기 투명 도전층(32)의 제2 하면 사이의 두께보다 더 크게 형성될 수 있다.
상기 전류 스프레딩층(20)의 리세스 영역(30)을 통해 투과된 광은 상기 투명 도전층(32)의 제1 하면으로 입사되어 상기 투명 도전층(32)을 투과할 수 있다.
상기 전류 스프레딩층(20)의 리세스 영역(30)을 통해 입사된 광은 상기 전류 스프레딩층(20)의 라인(22, 24, 26)의 측면에 의해 반사될 수 있다.
상기 전류 스프레딩층(20)의 라인(22, 24, 26)의 측면은 상기 제2 도전형 반도체층(17)의 상면에 대해 수직면이거나 경사면일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 투명 도전층(32)에서 상기 제1 하면이 위치된 제1 영역의 두께는 상기 전류 스프레딩층(20)의 라인(22, 24, 26)의 두께의 110% 내지 200%일 수 있지만, 이에 대해 한정하지 않는다.
한편, 상기 발광 구조물(19)의 일부 영역을 제거하는 메사 에칭이 수행되어, 상기 발광 구조물(19)의 제1 도전형 반도체층(13)의 상면이 노출되는 그루브가 형성될 수 있다.
상기 그루브의 상기 제1 도전형 반도체층(13)의 상면의 일부 영역에 제1 전극(34)이 형성될 수 있다.
상기 제1 전극(34)은 전도성이 우수한 금속 물질로 형성될 수 있다. 상기 금속 물질로는, 예컨대 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
이상의 제1 실시예의 발광 소자의 투과도, 전기적 특성 및 광 출력 특성이 도 5 내지 도 8에 도시된다.
도 5 내지 도 8에서, 1-D는 도 2의 스트라이프 형상의 전류 스프레딩층을 의미하고, 2-D는 도 3 및 도 4의 메쉬 형상의 전류 스프레딩층을 의미한다.
또한, '2.8', '6.7' 및 '19.7'은 스트라이프 형상의 전류 스프레딩층에서 라인 폭과 라인들 사이의 거리의 비를 나타내고, '7.0', '26.5' 및 '38.7'은 메쉬 형사의 전류 스프레딩층에서 라인 폭과 라인들 사이의 거리의 비를 나타낸다.
아울러, 투명 도전층으로는 AZO가 사용되었다.
도 5에 도시한 바와 같이, 전류 스프레딩층이 형성되지 않은 경우(AZO)에 가장 투과도가 높고, 스트라이프 형상의 전류 스프레딩층보다는 메쉬 형상의 전류 스프레딩층이 투과도가 높으며, 라인 폭과 라인들 사이의 거리의 비가 증가할수록 투과도가 증가함을 알 수 있다.
전류 스프레딩층이 사용되지 않는 경우(AZO)가 전류 스프레딩층이 사용되는 경우(1-D, 2-D)보다 투과도가 높기는 하지만, 전류 스프레딩층이 사용되는 경우(1-D, 2-D)에도 비교적 우수한 투과도를 얻을 수 있었다.
도 6에 도시한 바와 같이, 전류 스프레딩층이 형성되지 않은 경우(AZO) 7.44V의 Vf를 갖는데 반해, 스트라이프 형상의 전류 스프레딩층이 채용되는 경우(1-D) 대략 3.75V 내지 4.05V의 Vf를 가지며, 메쉬 형상의 전류 스프레딩층이 채용되는 경우(2-D) 대략 4.10V 내지 5.03V의 Vf를 가질 수 있다.
따라서, 전류 스프레딩층이 형성되지 않은 경우(AZO)가 형성되지 않는 경우보다는 전류 스프레딩층이 형성되는 경우(1-D, 2-D)가 더욱 우수한 전기적 특성을 가지고, 메쉬 형상의 전류 스프레딩층(2-D)보다는 스트라이프 형상의 전류 스프레딩층(1-D)에서 더욱 우수한 전기적 특성을 가짐을 알 수 있다.
도 7에 도시한 바와 같이, 전류 스프레딩층이 사용되지 않은 경우(AZO)에 비해 스트라이프 형상의 전류 스프레딩층(1-D)과 메쉬 형상의 전류 스프레딩층(2-D)의 경우에 현저히 우수한 광 출력 특성을 가짐을 알 수 있다.
실험 결과, 전류 스프레딩층이 사용되지 않은 경우(AZO)보다 메쉬 형상의 전류 스프레딩층의 경우 광 출력 특성이 최대 대략 80% 정도 향상되었고, 스트라이프 형상의 전류 스프레딩층의 경우 광 출력 특성이 최대 대략 110% 정도 향상되었다.
이상의 실험 결과로부터, 실시예의 발광 소자는 전류 스프레딩층이 채용되지 않은 발광 소자에 비해 전기적 특성과 광 출력 특성이 현저히 향상됨을 알 수 있다.
도 8은 전류 스프레딩층의 배열 구조에 따른 발광 이미지를 도시한 도면이다.
도 8a는 전류 스프레딩층이 사용되지 않은 발광 소자의 발광 이미지를 도시한 도면이고, 도 8b는 스트라이프 형상의 전류 스프레딩층이 채용된 발광 소자의 발광 이미지를 도시한 도면이며, 도 8c는 메쉬 형상의 전류 스프레딩층이 채용된 발광 소자의 발광 이미지를 도시한 도면이다.
도 8a에 도시한 바와 같이, 전류 스프레딩층이 사용되지 않은 경우, 전극의 주위로 한정되어 광이 집중 발광하고 그 이외의 영역에서는 거의 광이 발광되지 않음을 알 수 있다.
도 8b 및 도 8c에 도시한 바와 같이, 스트라이프 형상의 전류 스프레딩층이나 메쉬 형상의 전류 스프레딩층이 채용되는 경우, 발광 소자의 전체 영역에서 균일한 발광 특성을 얻음을 알 수 있다.
따라서, 제1 실시예에 따른 발광 소자는 전류 스프레딩층이 채용됨으로써, 전류 스프레딩 특성 및 오믹 특성이 향상되고, 전류 스프레딩층의 반사 특성에 기인한 광 효율이 향상되어, 궁극적으로 발광 소자의 전 영역에 걸쳐서 균일한 광을 얻을 수 있다.
도9 내지 도 13은 제1 실시예에 따른 발광 소자의 제조 공정을 도시한 도면이다.
도 9를 참조하면, 기판(11)은 성장 장비에 로딩되고, 그 위에 III-V족 화합물 반도체 재료를 이용하여 층 또는 패턴 형태로 형성될 수 있다.
상기 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(11)은 도전성 기판 또는 절연성 기판이며, 예컨대, 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, Ga203, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(11)의 상면에는 렌즈 형상 또는 스트라이프 형상의 요철 패턴이 형성될 수 있다. 또한 상기 기판(11) 위에는 버퍼층이 형성될 수 있다. 상기 버퍼층은 상기 기판(11)과 질화물 반도체층 사이의 격자 상수의 차이를 줄여주게 되며, 그 물질은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중에서 선택될 수 있다. 상기 버퍼층과 발광 구조물 사이에 언도프드(undoped) 반도체층이 형성될 수 있으며, 상기 언도프드 반도체층은 도핑하지 않는 GaN계 반도체로 형성될 수 있으며, n형 반도체층보다 저 전도성의 반도체층으로 형성될 수 있다.
상기 기판(11) 또는 상기 버퍼층 위에는 제1 도전형 반도체층(13)이 형성되고, 상기 제1 도전형 반도체층(13) 위에는 활성층(15)이 형성되며, 상기 활성층(15) 위에는 제2 도전형 반도체층(17)이 형성된다. 상기 각 층의 위 또는 아래에는 다른 층이 더 배치될 수 있으며, 예컨대 3족-5족 화합물 반도체층을 이용하여 초격자 구조로 형성될 수 있으며, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(13)은 제1도전형 도펀트를 포함하는 III-V족 화합물 반도체 재료 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제1 도전형 반도체층(13)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다. 상기 제1 도전형 반도체층(13)은 n형 반도체층일 수 있으며, 상기 제1도전형 도펀트는 Si, Ge, Sn, Se, Te 등과 같은 n형 도펀트를 포함한다. 상기 제1 도전형 반도체층(13)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해서는 한정하지 않는다. 상기 제1 도전형 반도체층(13)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 서로 다른 두 층을 교대로 배치된 초격자 구조를 포함할 수 있다.
상기 제1 도전형 반도체층(13) 위에는 활성층(15)이 형성되며, 상기 활성층(15)은 단일 양자 우물 구조, 다중 양자 우물 구조, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다. 상기 활성층(15)은 3족-5족 원소의 화합물 반도체 재료를 이용하여 우물층과 장벽층의 주기로 형성될 수 있다. 상기 우물층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성되며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다. 상기 장벽층은 상기 우물층의 밴드갭보다 높은 밴드갭을 갖는 물질로 형성될 수 있다.
상기 활성층(15)과 상기 제1 도전형 반도체층(13) 사이에는 제1클래드층(미도시)이 형성될 수 있으며, 상기 제1클래드층은 제1도전형의 GaN계 반도체 또는 상기 활성층(15)의 물질보다 밴드갭이 높은 물질로 형성될 수 있다. 상기 장벽층의 밴드갭은 상기 우물층의 밴드갭보다 높게 형성될 수 있으며, 상기 제1클래드층의 밴드갭은 상기 장벽층의 밴드갭보다 높게 형성될 수 있다.
상기 활성층(15)은, 예를 들면 InGaN 우물층/GaN 장벽층의 주기, InGaN 우물층/AlGaN 장벽층의 주기, 및 InGaN 우물층/InGaN 장벽층의 주기 중 적어도 하나의 주기를 포함할 수 있다.
상기 활성층(15)과 제2 도전형 반도체층(17) 사이에는 제2클래드층(미도시)이 배치되며, 상기 제2클래드층은 n형 GaN계 반도체로 형성될 수 있으며, 상기 제2클래드층의 밴드갭은 상기 장벽층의 밴드갭보다 높게 형성될 수 있다.
상기 활성층(15) 위에는 상기 제2 도전형 반도체층(17)이 형성되며, 상기 제2 도전형 반도체층(17)은 제2도전형 도펀트를 포함하는 III-V족 화합물 반도체 재료 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있다. 상기 제2 도전형 반도체층(17)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체층으로 형성될 수 있다.
상기 제2 도전형 반도체층(17)이 p형 반도체층일 수 있으며, 상기 제2도전형 도펀트는 Mg, Zn 등과 같은 p형 도펀트를 포함한다. 상기 제2 도전형 반도체층(17)은 단층 또는 다층으로 형성될 수 있고, 이에 대해서는 한정하지 않는다.
상기 제2 도전형 반도체층(17)은 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 서로 다른 두 층을 교대로 배치된 초격자 구조를 포함할 수 있다.
상기 제1 도전형 반도체층(13), 상기 활성층(15) 및 상기 제2 도전형 반도체층(17)은 발광 구조물(19)을 구성할 수 있다.
도 10을 참조하면, 상기 제1 도전형 반도체층(13)의 상면이 노출되도록 메사 에칭이 수행되어, 상기 제2 도전형 반도체층(17) 및 상기 활성층(15)을 관통하는 그루브(101)가 형성될 수 있다.
이어서, 스크라이빙 공정을 수행하여, 발광 구조물을 포함하는 칩 단위로 분리될 수 있다.
상기 칩 단위의 발광 구조물은 이후의 추가적인 공정이 더 수행되어 발광 소자로 제조될 수 있다.
도 11 및 도 12를 참조하면, 상기 제2 도전형 반도체층(17) 상에 리프트 오프 공정(lift off process)을 이용하여 전류 스프레딩층(20)을 형성할 수 있다.
먼저, 도 11에 도시한 바와 같이, 상기 제2 도전형 반도체층(17) 상에 감광막을 형성하고 패터닝하여 포토레지스트 패턴(103)을 형성할 수 있다. 상기 포토레지스트 패턴(103)의 패턴은 나중에 형성될 전류 스프레딩층(20)의 리세스 영역에 대응되고, 상기 포토레지스트 패턴(103)의 패턴 사이의 영역은 나중에 형성될 전류 스프레딩층(20)의 라인에 대응될 수 있다.
상기 포토레지스트 패턴(103) 상에 전류 스프레딩 물질, 오믹 콘택 물질 및/또는 반사 금속 물질을 포함하는 금속 물질이 증착될 수 있다. 상기 금속 물질은 포토레지스트 패턴(103)의 패턴 위 그리고 패턴 사이의 상기 제2 도전형 반도체층(17) 위에 형성될 수 있다.
상기 금속 물질의 증착은 이빔(E-beam) 또는 스퍼터링이 사용될 수 있다.
상기 전류 스프레딩 물질로는, Ag, Au, Pt, Ni, Pd, Cu, Ir, Mo, Re, Rh, Ru, Se 및 Te로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 오믹 콘택 물질로는, Ag, Ni, Au, NiMg, ZnNi, NiLa, Pd, Ru, Re, Pt 및 Rh로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이에 대해 한정하지 않는다.
상기 반사 금속 물질로는, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이이 대해 한정하지 않는다.
리프트 오프 공정이 수행되어, 포토레지스트 패턴(103)이 제거되고, 이때 포토레지스트 패턴(103)의 패턴 상에 형성된 금속 물질도 함께 제거될 수 있다.
따라서, 도 12에 도시한 바와 같이, 상기 제2 도전형 반도체층(17) 상에는 스트라이프 형상의 라인 또는 메쉬 형상의 제1 및 제2 라인을 포함하는 전류 스프레딩층(20)이 형성될 수 있다.
상기 라인은 1㎛ 내지 3㎛의 폭을 가지고, 5nm 내지 1㎛의 두께를 가질 수 있다.
상기 라인 간의 거리는 7㎛ 내지 100㎛의 범위를 가질 수 있다.
상기 라인의 폭과 상기 라인 간의 거리의 비는 1:3 내지 1:40일 수 있다.
도 13을 참조하면, 상기 전류 스프레딩층(20) 상에 투명 도전층(32)이 형성될 수 있다.
상기 투명 도전층(32)은 상기 전류 스프레딩층(20)의 라인 사이의 리세스 영역을 통해 상기 제2 도전형 반도체층(17)과 접촉되고, 상기 전류 스프레딩층(20)의 라이의 상면에 접촉될 수 있다.
상기 투명 도전층(32)은 광이 투과되는 투명한 도전 물질로 형성될 수 있다. 상기 투명한 도전 물질로는, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나가 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 그루브에 의해 노출된 제1 도전형 반도체층(13)의 상면의 일부 영역에 제1 전극(34)이 형성되고, 상기 투명 도전층(32) 상에 제2 전극(36)이 형성될 수 있다.
상기 제1 및 제2 전극(34, 36)은 예컨대 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 14는 제2 실시예에 따른 발광 소자를 도시한 단면도이다.
제2 실시예는 투명 도전층과 제2 전극 사이에 배치된 반사층을 제외하고는 제1 실시예와 거의 유사하다.
제2 실시예에서 제1 실시예와 동일한 기능을 갖는 구성 요소에 대해 동일한 도면 부호를 부여하고, 자세한 설명은 생략한다. 제2 실시예의 설명에서 생략된 설명은 제1 실시예의 설명으로부터 용이하게 이해될 수 있다.
도 14를 참조하면, 제2 실시예에 따른 발광 소자(10A)는 기판(11), 발광 구조물(19), 전류 스프레딩층(20), 투명 도전층(32), 반사층(38) 및 제1 및 제2 전극(40, 42)을 포함할 수 있다.
상기 발광 구조물(19)은 상기 기판(11) 아래에 배치될 수 있다. 상기 발광 구조물(19)은 상기 기판(11)에 제1 도전형 반도체층(13), 활성층(15) 및 제2 도전형 반도체층(17)이 순차적으로 배치될 수 있다.
즉, 상기 제1 도전형 반도체층(13)은 상기 기판(11) 아래에 배치되고, 상기 활성층(15)은 상기 제1 도전형 반도체층(13) 아래에 배치되며, 상기 제2 도전형 반도체층(17)은 상기 활성층(15) 아래에 배치될 수 있다.
상기 제1 도전형 반도체층(13), 상기 활성층(15) 및 상기 제2 도전형 반도체층(17)은 III-V족 화합물 반도체 재료로 형성될 수 있다.
상기 제2 도전형 반도체층(17) 아래에 전류 스프레딩층(20)이 형성될 수 있다. 상기 전류 스프레딩층(20)은 스트라이프 형상의 라인이나 메쉬 형상의 라인으로 구성될 수 있고, 라인 사이에 리세스 영역이 형성될 수 있다.
상기 전류 스프레딩층(20)은 전류 스프레딩 물질, 오믹 콘택 물질 및/또는 반사 금속 물질을 포함하는 금속 물질로 형성될 수 있다.
상기 전류 스프레딩 물질로는, Ag, Au, Pt, Ni, Pd, Cu, Ir, Mo, Re, Rh, Ru, Se 및 Te로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 오믹 콘택 물질로는, Ag, Ni, Au, NiMg, ZnNi, NiLa, Pd, Ru, Re, Pt 및 Rh로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이에 대해 한정하지 않는다.
상기 반사 금속 물질로는, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이이 대해 한정하지 않는다.
상기 라인은 1㎛ 내지 3㎛의 폭을 가지고, 5nm 내지 1㎛의 두께를 가질 수 있다.
상기 라인 간의 거리는 7㎛ 내지 100㎛의 범위를 가질 수 있다.
상기 라인의 폭과 상기 라인 간의 거리의 비는 1:3 내지 1:40일 수 있다.
상기 전류 스프레딩층(20) 아래에 투명 도전층(32)이 배치될 수 있다.
상기 투명 도전층(32)은 광이 투과되는 투명한 도전 물질을 포함하는데, 예컨대 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 투명 도전층(32) 아래에 반사층(38)이 배치될 수 있다. 상기 반사층(38)은 상기 활성층으로부터 생성되어 하부 방향으로 진행된 광을 반사시켜 주어 궁극적으로 광 효율을 향상시켜 줄 수 있다.
상기 반사층(38)은 반사 특성이 우수한 반사 물질을 포함하는데, 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(13)의 상면이 노출되도록 메사 에칭이 수행된 후, 상기 제1 도전형 반도체층(13)의 상면의 일부 영역에 제1 영역(40)이 배치되고, 상기 반사층(38) 아래에 제2 전극(42)이 배치될 수 있다.
상기 제1 및 제2 전극(40,42)은 예컨대 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 15는 제3 실시예에 따른 발광 소자를 도시한 단면도이다.
제3 실시예에서 제1 실시예와 동일한 기능을 갖는 구성 요소에 대해서 동일한 도면 부호를 부여하고, 상세한 설명은 생략한다. 제3 실시예의 설명에서 생략된 설명은 제1 실시예의 설명으로부터 용이하게 이해될 수 있다.
도 15를 참조하면, 제3 실시예에 따른 발광 소자(10B)는 발광 구조물(19), 전류 스프레딩층(20), 투명 도전층(32), 제1 보호층(51), 전극층(53), 접합층(55), 지지 기판(57) 및 전극(65)을 포함할 수 있다.
상기 발광 구조물(19)은 제1 도전형 반도체층(13), 활성층(15) 및 제2 도전형 반도체층(17)을 포함할 수 있다. 상기 활성층(15)은 상기 제1 도전형 반도체층(13) 아래에 배치되고, 상기 제2 도전형 반도체층(17)은 상기 활성층(15) 아래에 배치될 수 있다.
상기 제1 도전형 반도체층(13)은 n형 반도체층이고, 제2 도전형 반도체층(17)은 p형 반도체층일 수 있지만, 이에 대해 한정하지 않는다.
상기 제1 도전형 반도체층(13), 상기 활성층(15) 및 상기 제2 도전형 반도체층(17)은 III-V족 화합물 반도체 재료로 형성될 수 있다.
상기 제2 도전형 반도체층(17) 아래에 전류 스프레딩층(20)이 형성될 수 있다. 상기 전류 스프레딩층(20)은 스트라이프 형상의 라인이나 메쉬 형상의 라인으로 구성될 수 있고, 라인 사이에 리세스 영역이 형성될 수 있다.
상기 전류 스프레딩층(20)은 전류 스프레딩 물질, 오믹 콘택 물질 및/또는 반사 금속 물질을 포함하는 금속 물질로 형성될 수 있다.
상기 전류 스프레딩 물질로는, Ag, Au, Pt, Ni, Pd, Cu, Ir, Mo, Re, Rh, Ru, Se 및 Te로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 오믹 콘택 물질로는, Ag, Ni, Au, NiMg, ZnNi, NiLa, Pd, Ru, Re, Pt 및 Rh로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이에 대해 한정하지 않는다.
상기 반사 금속 물질로는, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층이 포함될 수 있지만, 이이 대해 한정하지 않는다.
상기 라인은 1㎛ 내지 3㎛의 폭을 가지고, 5nm 내지 1㎛의 두께를 가질 수 있다.
상기 라인 간의 거리는 7㎛ 내지 100㎛의 범위를 가질 수 있다.
상기 라인의 폭과 상기 라인 간의 거리의 비는 1:3 내지 1:40일 수 있다.
상기 전류 스프레딩층(20)과 동일 층에 제1 보호층(51)이 배치될 수 있다. 즉, 상기 전류 스프레딩층(20)의 라인의 상면 및 상기 제1 보호층(51)의 상면은 상기 제2 도전형 반도체층(17)의 하면에 접촉될 수 있다.
상기 투명 전극층(32)과 상기 제2 도전형 반도체층(17)의 주변 영역의 둘레를 따라 상기 제1 보호층(51)이 형성될 수 있다. 즉, 상기 제1 보호층(51)은 상기 발광 구조물(19)과 상기 전극층(53) 사이의 둘레 영역에 형성될 수 있다. 구체적으로, 상기 제1 보호층(51)은 상기 전극층(53) 및 상기 발광 구조물(19)에 둘러싸이도록 형성될 수 있다.
상기 제1 보호층(51)은 상기 전극층(53)의 에지 영역에 형성된 그루브(groove)에 형성될 수 있다. 상기 제1 보호층(51)의 하면과 측면은 상기 전극층(53)과 접촉되고 상기 제1 보호층(51)의 상면은 발광 구조물과 접촉될 수 있지만, 이에 대해 한정하지 않는다.
상기 제1 보호층(51)에 의해 외부의 이물질에 의한 상기 전극층(53)의 측면과 상기 발광 구조물(19)의 측면 사이의 전기적인 쇼트를 방지하여 줄 수 있다.
상기 제1 보호층(51)이 상기 발광 구조물(19)과 접촉하는 면적을 확보하여 복수개의 칩을 개별 칩 단위로 분리하는 레이저 스크라이빙(Laser Scribing) 공정과 기판을 제거하는 레이저 리프트 오프(LLO) 공정시 상기 발광 구조물(19)이 상기 전극층(53)으로부터 박리되는 것을 효과적으로 방지할 수 있다.
상기 제1 보호층(51)은 절연 물질 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, Al2O3로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 전류 스프레딩층(20) 및 제1 보호층(51) 아래에 투명 도전층(32)이 배치될 수 있다. 상기 투명 도전층(32)의 상면은 상기 제1 보호층(51)의 하면, 상기 전류 스프레딩층(20)의 라인의 하면 그리고 상기 제2 도전형 반도체층(17)의 하면에 접촉될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 투명 도전층(32)은 광이 투과되는 투명한 도전 물질을 포함하는데, 예컨대 ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 투명 도전층(32)은 상기 제2 도전형 반도체층(17)과 오믹 콘택을 형성하는 오믹 콘택층으로 기능할 수 있다.
상기 전류 스프레딩층(20)은 상기 제2 도전형 반도체층(17)과 상기 투명 도전층(32)보다 더 우수한 오믹 콘택을 형성할 수 있다.
따라서, 제3 실시예에 따른 발광 소자는 제2 도전형 반도체층(17)과 투명 도전층(32)보다 더 우수한 오믹 콘택 특성을 형성하는 전류 스프레딩층(20)이 배치됨으로써, 제2 도전형 반도체층(17)으로 보다 원활하게 전류가 공급되어 광 효율이 향상될 수 있다.
상기 투명 도전층(32) 아래에 전극층(53)이 배치될 수 있다. 상기 전극층(53)은 상기 활성층(15)으로부터 생성되어 하부 방향으로 진행된 광을 반사시켜 주기 위해 반사 특성이 우수한 반사 물질을 포함할 수 있다. 상기 전극층(53)은 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전극층(53)의 아래에 접합층(55) 및 지지 기판(57)이 배치될 수 있다.
상기 지지 기판(57)은 그 위에 형성되는 복수의 층들을 지지할 뿐만 아니라 전극으로서의 기능을 가질 수 있다. 상기 지지 기판(57)은 상기 전극(65)과 함께 상기 발광 구조물(19)에 전원을 공급할 수 있다.
상기 지지 기판(57)은 예를 들어, 티탄(Ti), 크롬(Cr), 니켈(Ni), 알루미늄(Al), 백금(Pt), 금(Au), 텅스텐(W), 구리(Cu), 몰리브덴(Mo) 및 구리-텅스텐(Cu-W) 중 적어도 하나를 포함할 수 있다.
상기 접합층(55)은 본딩층으로서, 상기 전극층(53)과 상기 지지 기판(57) 사이에 형성된다. 상기 접합층(55)은 전극층(53)과 상기 지지 기판(57) 사이의 접착력을 강화시켜 주는 매개체 역할을 할 수 있다.
상기 접합층(55)은 배리어 금속 또는 본딩 금속 등을 포함할 수 있다. 상기 접합층(55)은 예를 들어, Ti, Au, Sn, Ni, Nb, Cr, Ga, In, Bi, Cu, Ag 및 Ta로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있다.
상기 발광 구조물(19)의 측면의 둘레를 따라 제2 보호층(59)이 배치될 수 있다. 상기 제2 보호층(59)은 일 영역이 상기 제1 보호층(51)의 상면에 접촉되고 타 영역이 상기 제1 도전형 반도체층(13)의 상면의 에지 영역에 배치될 수 있다.
상기 제2 보호층(59)은 상기 발광 구조물(19)과 지지 기판(57) 사이의 전기적 쇼트를 방지하는 역할을 할 수 있다. 상기 제2 보호층(59)은 예를 들어, SiO2, SiOx, SiOxNy, Si3N4, TiO2 및 Al2O3로 이루어지는 그룹으로부터 선택된 하나를 포함하는 절연성 재질을 포함할 수 있지만, 이에 대해 한정하지는 않는다.
상기 제2 보호층(59)은 상기 제1 보호층(51)과 동일한 물질을 포함할 수 있지만, 이에 대해 한정하지 않는다.
상기 제1 도전형 반도체층(13)의 상면에는 광을 효율적으로 추출하기 위한 광 추출 구조(62)가 형성될 수 있다. 상기 광 추출 구조(62)는 요철이나 러프니스 구조를 가질 수 있다. 상기 요철은 일정하게 또는 랜덤하게 형성될 수 있다.
상기 광 추출 구조(62) 상에 전극(65)이 배치될 수 있다.
상기 전극(65)은 예컨대 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 16은 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 16을 참조하면, 실시예에 따른 발광 소자 패키지(200)는 몸체(201)와, 상기 몸체(201)에 설치된 제1 리드 전극(203) 및 제2 리드 전극(205)과, 상기 몸체(201)에 설치되어 상기 제1 리드 전극(203) 및 제2 리드 전극(205)으로부터 전원을 공급받는 제1 실시예 내지 제3 실시예들에 따른 발광 소자(10, 10A, 10B)와, 상기 발광 소자(10, 10A, 10B)를 포위하는 몰딩부재(209)를 포함한다.
상기 몸체(201)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(10)의 주위에 경사면이 형성될 수 있다.
상기 제1 리드 전극(203) 및 제2 리드 전극(205)은 서로 전기적으로 분리되며, 상기 발광 소자(10, 10A, 10B)에 전원을 제공한다.
또한, 상기 제1 및 제2 리드 전극(203, 205)은 상기 발광 소자(10, 10A, 10B)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(10, 10A, 10B)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광 소자(10, 10A, 10B)는 상기 제1 리드 전극(203), 제2 리드 전극205 및 상기 몸체(201) 중 어느 하나 위에 설치될 수 있으며, 와이어 방식, 다이 본딩 방식 등에 의해 상기 제1 및 제2 리드 전극(203, 205)에 전기적으로 연결될 수 있으나, 이에 대해서는 한정하지 않는다.
실시예에 따른 발광 소자 패키지는 제3 실시예에 따른 발광 소자(10B)가 예시되어 있지만, 이에 대해서는 한정하지 않는다.
예컨대, 도시된 바와 같이, 제3 실시예에 따른 발광 소자(10B)의 경우, 발광 소자의 하부의 전극과 하나의 와이어(207)를 통해 상기 제1 및 제2 리드 전극(203, 205)과 전기적으로 연결될 수 있다.
제1 실시예에 따른 발광 소자의 경우, 두 개의 와이어를 이용하여 제1 및 제2 리드 전극(203, 205)과 전기적으로 연결될 수 있다.
제2 실시예에 따른 발광 소자의 경우, 와이어는 사용되지 않고 범퍼를 이용하여 직접 제1 및 제2 리드 전극(203, 205)에 전기적으로 연결될 수 있다.
상기 몰딩부재(209)는 상기 발광 소자(10, 10A, 10B)를 포위하여 상기 발광 소자(10, 10A, 10B)를 보호할 수 있다. 또한, 상기 몰딩부재(209)에는 형광체가 포함되어 상기 발광 소자(10, 10A, 10B)에서 방출된 광의 파장을 변화시킬 수 있다.
또한, 실시예에 따른 발광 소자 패키지(200)는 COB(Chip On Board) 타입을 포함하며, 상기 몸체201)의 상면은 평평하고, 상기 몸체(201)에는 복수의 발광 소자(10, 10A, 10B)가 설치될 수도 있다.
실시예에 따른 발광 소자(10, 10A, 10B)는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자(10, 10A, 10B)가 어레이된 구조를 포함하며, 도 17 및 도 18에 도시된 표시 장치와, 도 19에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판, 지시등과 같은 유닛에 적용될 수 있다.
도 17은 실시예에 따른 표시 장치를 도시한 분해 사시도이다.
도 17을 참조하면, 제1 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 상기 발광 모듈(1031)로부터 제공된 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(40)은 상기 도광판(1041)의 적어도 일 측면에 배치되어 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(40)은 상기 바텀 커버(1011) 내에 적어도 하나가 배치되며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 모듈 기판(1033)과 상기에 개시된 실시예에 따른 발광 소자 패키지(200)를 포함하며, 상기 발광 소자 패키지(200)는 상기 모듈 기판(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 발광 소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 경우, 상기 모듈 기판(1033)은 제거될 수 있다. 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다. 따라서, 발광 소자 패키지(200)에서 발생된 열은 방열 플레이트를 경유하여 바텀 커버(1011)로 방출될 수 있다.
상기 복수의 발광 소자 패키지(200)는 상기 모듈 기판(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해서는 한정하지 않는다. 상기 발광 소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해서는 한정하지 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 상기 표시 패널(1061)로 공급함으로써, 상기 표시 패널(1061)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해서는 한정하지 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해서는 한정하지 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해서는 한정하지 않는다. 상기 바텀 커버(1011)는 탑 커버(미도시)와 결합될 수 있으며, 이에 대해서는 한정하지 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해서는 한정하지 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 상기 발광 모듈(1031)로부터 제공된 광을 투과 또는 차단시켜 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비전과 같은 영상 표시 장치에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장 이상의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트(diffusion sheet), 수평 및 수직 프리즘 시트(horizontal/vertical prism sheet), 및 휘도 강화 시트(brightness enhanced sheet) 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1061)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해서는 한정하지 않는다.
상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해서는 한정하지 않는다.
도 18은 실시예에 따른 표시 장치를 도시한 단면도이다.
도 18을 참조하면, 제2 실시예에 따른 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광 소자 패키지(200)가 어레이된 모듈 기판(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 모듈 기판(1120)과 상기 발광 소자 패키지(200)는 발광 모듈(1160)로 정의될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 발광 모듈(1160), 광학 부재(1154)는 라이트 유닛(미도시)으로 정의될 수 있다.
상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해서는 한정하지 않는다.
상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 상기 표시 패널(1155)로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1160) 위에 배치되며, 상기 발광 모듈(1160)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 19는 실시예에 따른 조명 장치를 도시한 사시도이다.
도 19를 참조하면, 실시예에 따른 조명 장치는 케이스(1510)와, 상기 케이스(1510)에 설치된 발광모듈(1530)과, 상기 케이스(1510)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1520)를 포함할 수 있다.
상기 케이스(1510)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.
상기 발광 모듈(1530)은 모듈 기판(1532)과, 상기 모듈 기판(1532)에 탑재되는 실시예에 따른 발광 소자 패키지(200)를 포함할 수 있다. 상기 발광 소자 패키지(200)는 복수개가 매트릭스 형태 또는 소정 간격으로 이격되어 어레이될 수 있다.
상기 모듈 기판(1532)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB, FR-4 기판 등을 포함할 수 있다.
또한, 상기 모듈 기판(1532)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등의 코팅층될 수 있다.
상기 모듈 기판(1532) 상에는 적어도 하나의 발광 소자 패키지(200)가 탑재될 수 있다. 상기 발광 소자 패키지(200) 각각은 적어도 하나의 LED(LED: Light Emitting Diode) 칩을 포함할 수 있다. 상기 LED 칩은 적색, 녹색, 청색 또는 백색 등과 같은 가시 광선 대역의 발광 다이오드 또는 자외선(UV, Ultra Violet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.
상기 발광 모듈(1530)은 색감 및 휘도를 얻기 위해 다양한 발광 소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.
상기 연결 단자(1520)는 상기 발광 모듈(1530)과 전기적으로 연결되어 전원을 공급할 수 있다. 상기 연결 단자(1520)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해서는 한정하지 않는다. 예를 들어, 상기 연결 단자(1520)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
10, 10A, 10B: 발광 소자
11: 기판
13: 제1 도전형 반도체층
15: 활성층
17: 제2 도전형 반도체층
19: 발광 구조물
20: 전류 스프레딩층
22, 24, 26: 라인
30: 리세스 영역
32: 투명 도전층
34, 40: 제1 전극
26, 42: 제2 전극
38: 반사층
40: 전극
51: 제1 보호층
53: 전극층
55: 접합층
57: 지지 부재
59: 제2 보호층
62: 광 추출 구조
65: 전극
101 그루브(groove)

Claims (16)

  1. 활성층;
    상기 활성층 아래에 배치된 제1 도전형 반도체층;
    상기 활성층 위에 배치된 제2 도전형 반도체층;
    상기 제2 도전형 반도체층 위에 배치된 투명 도전층; 및
    상기 제2 도전형 반도체층과 상기 투명 도전층 사이에 배치된 전류 스프레딩층을 포함하고,
    상기 전류 스프레딩층은 서로 이격된 다수의 라인을 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 전류 스프레딩층은 상기 라인 사이에 형성된 리세스 영역을 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 투명 도전층은 상기 리세스 영역을 통해 상기 제2 도전형 반도체층에 접촉되는 제1 영역과 상기 라인의 상면에 접촉되는 제2 영역을 포함하는 발광 소자.
  4. 제3항에 있어서,
    상기 제1 영역의 두께는 상기 제2 영역의 두께의 110% 내지 200%인 발광 소자.
  5. 제1항에 있어서,
    상기 전류 스프레딩층은 상기 다수의 라인이 일 방향을 따라 길게 배치된 스트라이프 형상을 갖는 발광 소자.
  6. 제1항에 있어서,
    상기 전류 스프레딩층은 상기 다수의 라인이 서로 교차하여 배치된 메쉬 형상을 갖는 발광 소자.
  7. 제1항에 있어서,
    상기 라인은 1㎛ 내지 3㎛의 폭을 가지고, 5nm 내지 1㎛의 두께를 갖는 발광 소자.
  8. 제1항에 있어서,
    상기 라인 간의 거리는 7㎛ 내지 100㎛인 발광 소자.
  9. 제1항에 있어서,
    상기 라인의 폭과 상기 라인 간의 거리의 비는 1:3 내지 1:40인 발광 소자.
  10. 제1항에 있어서,
    상기 전류 스프레딩층은 전류 스프레딩 물질, 오믹 콘택 물질 및 반사 금속 물질 중 적어도 하나 이상의 물질을 포함하는 발광 소자.
  11. 제1항에 있어서,
    상기 전류 스프레딩층은 Ag, Au, Pt, Ni, Pd, Cu, Ir, Mo, Re, Rh, Ru, Se 및 Te로 이루어지는 그룹으로부터 선택된 하나 또는 이들의 적층을 포함하는 발광 소자.
  12. 제1항에 있어서,
    상기 전류 스프레딩층과 상기 제2 도전형 반도체층의 계면에 배치되고 상기 전류 스프레딩층의 물질과 상기 제2 도전형 반도체층이 물질의 결합인 결합층을 더 포함하는 발광 소자.
  13. 제1항에 있어서,
    상기 제1 도전형 반도체층의 상면의 일부 영역에 배치된 제1 전극; 및
    상기 투명 도전층 상에 배치된 제2 전극을 더 포함하는 발광 소자.
  14. 제13항에 있어서,
    상기 투명 도전층과 상기 제2 전극 사이에 배치된 반사층을 더 포함하는 발광 소자.
  15. 제1항에 있어서,
    상기 제1 도전형 반도체층 아래에 배치된 전극;
    상기 투명 도전층 상에 배치된 전극층; 및
    상기 전류 스프레딩층과 동일 층에 배치된 보호층을 더 포함하는 발광 소자.
  16. 제15항에 있어서,
    상기 투명 도전층은 오믹 콘택층의 기능을 가지고, 상기 전극층은 반사층의 기능을 갖는 발광 소자.
KR1020120042550A 2012-04-24 2012-04-24 발광 소자 KR20130119616A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120042550A KR20130119616A (ko) 2012-04-24 2012-04-24 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120042550A KR20130119616A (ko) 2012-04-24 2012-04-24 발광 소자

Publications (1)

Publication Number Publication Date
KR20130119616A true KR20130119616A (ko) 2013-11-01

Family

ID=49850564

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120042550A KR20130119616A (ko) 2012-04-24 2012-04-24 발광 소자

Country Status (1)

Country Link
KR (1) KR20130119616A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655462A (zh) * 2015-12-31 2016-06-08 上海交通大学 高压直流氮化镓基发光二极管及其制造方法
CN114188448A (zh) * 2020-09-14 2022-03-15 厦门乾照光电股份有限公司 一种led芯片及其制作方法
US20220123172A1 (en) * 2019-02-13 2022-04-21 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device comprising first and second regions of a first semiconductor layer and method for manufacturing an optoelectronic semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105655462A (zh) * 2015-12-31 2016-06-08 上海交通大学 高压直流氮化镓基发光二极管及其制造方法
CN105655462B (zh) * 2015-12-31 2018-04-17 上海交通大学 高压直流氮化镓基发光二极管及其制造方法
US20220123172A1 (en) * 2019-02-13 2022-04-21 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device comprising first and second regions of a first semiconductor layer and method for manufacturing an optoelectronic semiconductor device
CN114188448A (zh) * 2020-09-14 2022-03-15 厦门乾照光电股份有限公司 一种led芯片及其制作方法

Similar Documents

Publication Publication Date Title
EP2372791B1 (en) Light emitting diode
JP5414711B2 (ja) 発光素子
JP5911198B2 (ja) 発光素子
KR101081062B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
EP2330641A2 (en) Light emitting device and light emitting device package including the same
KR20130021300A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
JP2011222999A (ja) 発光素子
EP2339651A2 (en) Light emitting device, light emitting device package and illumination system
KR20130027275A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130021296A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130119616A (ko) 발광 소자
KR20130088556A (ko) 발광소자 및 발광 소자 패키지
KR101880445B1 (ko) 발광소자, 발광소자 제조방법, 발광소자 패키지, 및 라이트 유닛
KR20130067148A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130065327A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130045686A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130031674A (ko) 발광소자, 발광소자 패키지, 라이트 유닛, 발광소자 제조방법
KR20130078987A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR20130029543A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101786082B1 (ko) 발광 소자
KR101842594B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101852566B1 (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR101795026B1 (ko) 발광 소자
KR101710889B1 (ko) 발광 소자
KR101873590B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application