KR20130111030A - Fabrication method of semiconductor light emitting device - Google Patents

Fabrication method of semiconductor light emitting device Download PDF

Info

Publication number
KR20130111030A
KR20130111030A KR1020120033490A KR20120033490A KR20130111030A KR 20130111030 A KR20130111030 A KR 20130111030A KR 1020120033490 A KR1020120033490 A KR 1020120033490A KR 20120033490 A KR20120033490 A KR 20120033490A KR 20130111030 A KR20130111030 A KR 20130111030A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
layer
emitting device
crystal damage
Prior art date
Application number
KR1020120033490A
Other languages
Korean (ko)
Inventor
정재덕
김기성
윤석호
김영선
김범준
신동철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120033490A priority Critical patent/KR20130111030A/en
Publication of KR20130111030A publication Critical patent/KR20130111030A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

PURPOSE: A method of manufacturing a semiconductor light emitting device improves light extraction efficiency by reducing defects within a semiconductor layer. CONSTITUTION: A base layer (120a) is formed on a substrate (110). A damaged crystalline region (121) is formed by irradiating a laser to some region of the upper surface of the base layer. The damaged crystalline region is formed by forming a pattern on the upper surface of the base layer. The width (da) of the damaged crystalline region is 100 nm to 10 um. A light emitting structure is formed by regrowing a semiconductor layer from a region except for the damaged crystalline region. The light emitting structure includes a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer. [Reference numerals] (AA) Laser

Description

반도체 발광소자의 제조방법{FABRICATION METHOD OF SEMICONDUCTOR LIGHT EMITTING DEVICE}Manufacturing method of semiconductor light emitting device {FABRICATION METHOD OF SEMICONDUCTOR LIGHT EMITTING DEVICE}

본 발명은 반도체 발광소자의 제조방법에 관한 것이다.
The present invention relates to a method of manufacturing a semiconductor light emitting device.

반도체 발광다이오드(Light emitting diode: LED)는 소자 내에 포함되어 있는 물질이 빛을 발광하는 소자로서, 접합된 반도체의 전자와 정공이 재결합하며 발생하는 에너지를 광으로 변환하여 방출한다. 이러한 LED는 현재 조명, 표시장치 및 광원으로서 널리 이용되며 그 개발이 가속화되고 있는 추세이다.
A semiconductor light emitting diode (LED) is a device in which a material contained in the device emits light. The semiconductor light emitting diode converts energy generated by recombination of electrons and holes of the bonded semiconductor into light. Such LEDs are now widely used as lights, displays, and light sources, and their development is accelerating.

특히, 최근 그 개발 및 사용이 활성화된 질화갈륨(GaN)계 발광다이오드를 이용한 휴대폰 키패드, 사이드 뷰어, 카메라 플래쉬 등의 상용화에 힘입어, 발광다이오드를 이용한 일반 조명 개발이 활기를 띠고 있다. 대형 TV의 백라이트 유닛 및 자동차 전조등, 일반 조명 등 그의 응용제품이 소형 휴대제품에서 대형화, 고출력화, 고효율화된 제품으로 진행하여 해당 제품에 요구되는 특성을 나타내는 광원을 요구하게 되었다.
In particular, with the recent commercialization of mobile phone keypads, side viewers, camera flashes, etc., using gallium nitride (GaN) -based light emitting diodes, which have been actively developed and used, general lighting development using light emitting diodes has been vigorous. Backlight units of large-sized TVs, automobile headlights, general lighting, and the like have been demanding light sources that exhibit the characteristics required for the corresponding products by proceeding with large-sized, high-output, and high-efficiency products in small portable products.

이와 같은 발광 다이오드의 낮은 광추출 효율을 개선하기 위하여, 발광 다이오드의 내부양자효율을 향상시키기 위한 다양한 방법들이 제안되고 있다.
In order to improve the low light extraction efficiency of such a light emitting diode, various methods for improving the internal quantum efficiency of the light emitting diode have been proposed.

당 기술분야에서는 반도체층 내의 결함이 감소되어 광추출효율이 향상될 수 있는 반도체 발광소자의 제조방법이 요구되고 있다.
There is a need in the art for a method of manufacturing a semiconductor light emitting device capable of reducing defects in the semiconductor layer and improving light extraction efficiency.

본 발명의 일실시예에 의한 발광소자의 제조방법은 기판 상에 기저층을 형성하는 단계; 상기 기저층의 상면 중 일부 영역에 레이저를 조사하여 결정손상영역을 형성하는 단계; 상기 기저층 상면 중 상기 결정손상영역을 제외한 영역으로부터 반도체층을 재성장시켜 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;를 포함한다.Method of manufacturing a light emitting device according to an embodiment of the present invention comprises the steps of forming a base layer on a substrate; Irradiating a laser on a portion of the upper surface of the base layer to form a crystal damage region; And re-growing the semiconductor layer from a region of the base layer except for the crystal damage region to form a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer.

또한, 상기 반도체층을 재성장시켜 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계는 상기 반도체층을 측면성장시켜 상기 결정손상영역의 상부를 덮을 수 있다.In addition, re-growing the semiconductor layer to form a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer may laterally grow the semiconductor layer to cover an upper portion of the crystal damage region. .

이때, 상기 결정손상영역은 상기 기저층 상면에 패턴을 구성하도록 형성될 수 있으며, 상기 패턴은 100㎚ 내지 10㎛의 폭으로 반복 형성될 수 있다.In this case, the crystal damage region may be formed to form a pattern on the base layer, the pattern may be repeatedly formed in a width of 100nm to 10㎛.

또한, 상기 패턴은 적어도 100㎚ 간격을 두고 반복 형성될 수 있다.In addition, the pattern may be repeatedly formed at least 100 nm apart.

또한, 상기 활성층은 상기 결정손상영역으로부터 적어도 500㎚ 이상 간격을 두고 형성될 수 있다.The active layer may be formed at least 500 nm apart from the crystal damage region.

또한, 상기 패턴은 매트릭스 형상으로 배열될 수 있으며, 스트라이프 형상으로 배열될 수도 있다.In addition, the pattern may be arranged in a matrix shape, or may be arranged in a stripe shape.

또한, 상기 기저층은 AlxInyGa(1-x-y)N 으로 표현될 수 있으며, 여기서 0≤x≤1, 0≤y≤1, 0≤x+y≤1 일 수 있다.In addition, the base layer may be represented by Al x In y Ga (1-xy) N, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1.

또한, 상기 레이저는 180mJ/㎠ 이상의 세기로 조사될 수 있다.In addition, the laser may be irradiated with an intensity of 180mJ / ㎠ or more.

또한, 상기 기판은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2 또는 GaN 일 수 있다.In addition, the substrate may be sapphire, SiC, Si, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 or GaN.

또한, 상기 발광구조물을 형성하는 단계 전에, 상기 기저층 상면 중 상기 결정손상영역을 제외한 영역으로부터 반도체층을 재성장시키는 단계; 및 상기 반도체층의 상면 중 일부 영역에 레이저를 조사하여 결정손상영역을 형성하는 단계;를 더 포함할 수 있다.In addition, before the forming of the light emitting structure, the step of re-growing the semiconductor layer from the region except the crystal damage region of the upper surface of the base layer; And forming a crystal damage region by irradiating a laser to a portion of the upper surface of the semiconductor layer.

또한, 상기 다층의 결정손상영역은 서로 다른 패턴으로 형성될 수 있다.
In addition, the multilayer crystal damage region may be formed in a different pattern.

상술된 반도체 발광소자 제조방법은, 광추출효율이 향상된 반도체 발광소자를 제공할 수 있다.
The semiconductor light emitting device manufacturing method described above can provide a semiconductor light emitting device having improved light extraction efficiency.

도 1 내지 도 3은 본 발명의 일 실시예에 의한 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 각 공정별 단면도이다.
도 4는 도 3에 도시된 A부분을 확대한 도면이다.
도 5은 기저층 상에 형성된 결정손상영역 패턴의 일 실시예를 도시한 사시도이다.
도 6은 기저층 상에 형성된 결정손상영역 패턴의 다른 실시예를 도시한 사시도이다.1 to 3 are cross-sectional views of respective processes for explaining an example of a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.
FIG. 4 is an enlarged view of a portion A shown in FIG. 3.
5 is a perspective view illustrating an embodiment of a crystal damage region pattern formed on a base layer.
6 is a perspective view showing another embodiment of the crystal damage region pattern formed on the base layer.

이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명한다.
Hereinafter, with reference to the accompanying drawings will be described an embodiment according to the present invention.

이러한 실시예는 본 발명에 대하여 당업계에서 통상의 지식을 가진 자에게 발명의 범위를 예시하기 위해 제공되는 것이다. 그러므로 본 발명은 이하의 실시예들에 한정되는 것이 아니라, 특허청구범위가 제시하는 다양한 형태로 구현될 수 있다. 따라서, 도면에 도시된 구성요소들의 형상 및 크기 등은 보다 명확한 설명을 위하여 과장될 수 있으며, 도면 상에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 참조부호를 사용할 것이다.
These examples are provided to illustrate the scope of the invention to those skilled in the art with respect to the present invention. Therefore, the present invention is not limited to the following embodiments, but may be embodied in various forms suggested by the claims. Therefore, the shape and size of the components shown in the drawings may be exaggerated for more clear description, components having substantially the same configuration and function in the drawings will use the same reference numerals.

도 1 내지 도 3은 본 발명의 일 실시예에 의한 반도체 발광소자의 제조방법의 일 예를 설명하기 위한 각 공정별 단면도이다.
1 to 3 are cross-sectional views of respective processes for explaining an example of a method of manufacturing a semiconductor light emitting device according to an embodiment of the present invention.

우선, 도 1에 도시된 바와 같이, 기판(110) 상에 기저층(120a)을 형성한 후, 상기 기저층(120a)의 표면 중 적어도 하나의 영역에 레이저를 조사하여 상기 기저층(120a)의 상면에 결정손상영역(121)을 형성한다.
First, as shown in FIG. 1, after forming the base layer 120a on the substrate 110, the laser is irradiated to at least one region of the surface of the base layer 120a to the top surface of the base layer 120a. The crystal damage region 121 is formed.

상기 기판(110)은 사파이어, 실리콘 카바이드(SiC), 실리콘(Si), MgAl2O4, MgO, LiAlO2, LiGaO2 또는 GaN 중의 어느 하나를 사용할 수 있으나, 이에 한정하는 것은 아니다. 본 실시예에서는 사파이어 기판을 사용할 수 있다.
The substrate 110 may use any one of sapphire, silicon carbide (SiC), silicon (Si), MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2, or GaN, but is not limited thereto. In this embodiment, a sapphire substrate can be used.

상기 기판(110) 상에 형성되는 기저층(120a)은 AlxInyGa(1-x-y)N 조성식을 갖는 반도체 물질로 형성될 수 있으며, 대표적으로, GaN, AlGaN, InGaN이 사용될 수 있다. 이때, 상기 x, y 값은 각각 0≤x≤1, 0≤y≤1, 0≤x+y≤1 의 범위 내로 할 수 있다.
The base layer 120a formed on the substrate 110 may be formed of a semiconductor material having an Al x In y Ga (1-xy) N composition formula. Typically, GaN, AlGaN, and InGaN may be used. Here, the x and y values may be in the range of 0? X? 1, 0? Y? 1, 0? X + y?

또한, 상기 기저층(120a)은 n형 불순물이 도핑된 반도체 물질로 형성될 수 있으며, 불순물이 도핑되지 않은 반도체 물질로 형성될 수도 있다. 이때, 상기 n형 불순물로 Si, Ge, Se, Te 또는 C 등이 사용될 수 있다. 상기 기저층(120a)은 유기금속 기상증착법(metal organic chemical vapor deposition; MOCVD) 및 분자빔성장법(molecular beam epitaxy; MBE) 등으로 성장될 수 있다. 본 발명의 실시예에서는 상기 기저층(120a)은 n형 불순물이 도핑된 GaN 일 수 있다.
In addition, the base layer 120a may be formed of a semiconductor material doped with n-type impurities, or may be formed of a semiconductor material that is not doped with impurities. In this case, Si, Ge, Se, Te or C may be used as the n-type impurity. The base layer 120a may be grown by metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or the like. In an embodiment of the present invention, the base layer 120a may be GaN doped with n-type impurities.

다음으로, 상기와 같은 기저층(120a)의 상면에 레이저를 조사하여 패턴을 갖는 결정손상영역(121)을 형성한다. 이와 같이 기저층(120a)에 레이저를 조사하면, 반도체 결정이 손상되어 반도체의 성장속도가 늦은 영역이 형성된다.
Next, a laser damage is applied to the upper surface of the base layer 120a as described above to form a crystal damage region 121 having a pattern. When the laser is irradiated to the base layer 120a in this manner, the semiconductor crystal is damaged to form a region where the growth rate of the semiconductor is slow.

상기 레이저는 Nd:YAG 레이저, 193㎚ 엑시머 레이저, 248㎚ 엑시머 레이저 및 308㎚엑시머 레이저, He-Ne 레이저 및 Ar 이온 레이저 중 적어도 어느 하나가 이용될 수 있다. 상기 레이저는 상기 기저층(120a) 상에 결정손상영역(121)을 형성시킬 수 있을 정도의 세기를 가질 수 있으며, 구체적으로 180mJ/㎠ 이상의 세기로 조사되는 레이저일 수 있다.
The laser may be at least one of Nd: YAG laser, 193nm excimer laser, 248nm excimer laser and 308nm excimer laser, He-Ne laser and Ar ion laser. The laser may have an intensity sufficient to form the crystal damage region 121 on the base layer 120a, and specifically, may be a laser irradiated with an intensity of 180 mJ / cm 2 or more.

일반적으로, 기판 상에 반도체층을 성장시키는 경우, 기판과 반도체층 간의 격자상수 불일치에 의해 전위(dislocation)가 발생하게 되는데, 이러한 전위는 반도체층 성장 초기에 성장방향과 수직인 평면을 따라 전파되는 미스핏 전위(misfit dislocation)와 성장방향과 평행하게 전파되는 쓰레딩 전위(threading dislocation; D)로 나눌 수 있다.
In general, when a semiconductor layer is grown on a substrate, dislocations are generated due to lattice constant mismatch between the substrate and the semiconductor layer, and the potential propagates along a plane perpendicular to the growth direction at the beginning of the growth of the semiconductor layer. It can be divided into misfit dislocation and threading dislocation D propagating in parallel with the growth direction.

특히 이 중에서 쓰레딩 전위(D)는 반도체층이 성장함에 따라 소멸되지 않고 반도체층의 표면까지 진행하게 되는데, 이 쓰레딩 전위(D)가 활성층(130)에 전이되면 비발광 재결합 중심(nonradiative recombination center)로 작용하여 활성층의 발광효율이 저하되는 문제점을 야기한다.
In particular, the threading dislocations D proceed to the surface of the semiconductor layer without disappearing as the semiconductor layer grows. When the threading dislocations D are transferred to the active layer 130, a non-radiative recombination center is used. This causes a problem that the luminous efficiency of the active layer is lowered.

이러한 문제점을 해결하기 위하여, 종래에는 기판과 반도체층의 사이에 AlN, AlGaN, InGaN, ZnO, SiC 등의 완충층을 형성하는 방법이 사용되기도 하였으며, 반도체층의 스트레스(stress)를 조절할 수 있는 다층 구조로 반도체층을 형성하기도 하였다. 또한, 제1 도전형 반도체층(120)에 절연층 패턴을 증착하여, 쓰레딩 전위(D)가 활성층(130)에 도달하는 것을 감소시키는 방법을 사용하기도 하였다.
In order to solve this problem, a method of forming a buffer layer such as AlN, AlGaN, InGaN, ZnO, SiC, etc. is conventionally used between the substrate and the semiconductor layer, and has a multilayer structure that can control the stress of the semiconductor layer. The semiconductor layer was also formed. In addition, a method of depositing an insulating layer pattern on the first conductive semiconductor layer 120 to reduce the threading dislocation D from reaching the active layer 130 may be used.

그러나, 이와 같은 방법은 절연층의 증착 과정에서 불순물이 혼입되어 반도체층의 품질을 저하시키는 문제점이 있었으며, 절연층의 패턴을 형성하기 위해 여러 단계의 식각공정이 필요한 문제점이 있었다. 또한, 반도체층 내에 이종 물질이 삽입됨으로써, 반도체층 내의 스트레스(stress)가 증가하고, 기생저항이 발생하는 문제점이 있었다.
However, this method has a problem in that impurities are mixed in the deposition process of the insulating layer, thereby degrading the quality of the semiconductor layer, and various etching processes are required to form the pattern of the insulating layer. In addition, by inserting a heterogeneous material into the semiconductor layer, there is a problem in that stress in the semiconductor layer increases and parasitic resistance is generated.

본 발명은 이러한 종래의 문제점을 해결하기 위해, 반도체층의 표면에 레이저를 조사하여 결정손상영역(121)을 형성한다. 반도체층의 표면에 레이저 조사를 하면, 반도체 결정이 손상되게 되는데, 이 과정에서 반도체층 내의 쓰레딩 전위(D)도 제거된다. 따라서, 상기 결정손상영역(121)에서는 쓰레딩 전위(D)의 전이가 차단된다. 이와 같은 방법은 종래의 방법에 비해 불순물의 혼입을 근본적으로 막을 수 있으며, 별도의 식각 공정이 필요하지 않은 장점이 있다. 또한, 종래의 절연막 증착에 비해, 반도체층 내의 스트레스(stress)를 감소시킬 수 있으며, 기생저항이 발생도 억제할 수 있다.
In order to solve this conventional problem, the present invention forms a crystal damage region 121 by irradiating a laser on the surface of the semiconductor layer. When laser irradiation is applied to the surface of the semiconductor layer, the semiconductor crystals are damaged. In this process, the threading dislocations D in the semiconductor layer are also removed. Therefore, the transition of the threading potential D is blocked in the crystal damage region 121. Such a method can fundamentally prevent the incorporation of impurities, and does not require a separate etching process, compared to the conventional method. In addition, as compared with the conventional insulator film deposition, stress in the semiconductor layer can be reduced, and parasitic resistance can be suppressed.

다만, 반도체층 상에 레이저를 조사하여 결정손상영역(121)을 형성하면, 반도체층의 성장이 억제되게 되어 후속 공정에서 반도체층을 성장시키기 어렵게 되는 문제점이 발생하게 되는데, 본 발명은 결정손상영역(121)을 일정한 간격을 갖는 패턴을 갖도록 형성하여, 결정손상영역(121) 패턴 사이에 노출된 영역이 후속 공정에서 반도체층을 성장시키기 위한 씨드(seed)로 작용하게 하여 이러한 문제점을 해결하고 있다.
However, when the crystal damage region 121 is formed by irradiating a laser on the semiconductor layer, the growth of the semiconductor layer is suppressed, thereby making it difficult to grow the semiconductor layer in a subsequent process. This problem is solved by forming the 121 to have a pattern having a predetermined interval so that the regions exposed between the patterns of the crystal damage region 121 act as seeds for growing the semiconductor layer in a subsequent process. .

이때, 상기 결정손상영역(121)은 반복적인 패턴을 갖도록 형성하되, 후속 공정에서 반도체층이 측면성장에 의해 상기 결정손상영역(121)의 상부를 매울 수 있을 정도의 간격으로 형성될 수 있다.
In this case, the crystal damage region 121 may be formed to have a repetitive pattern, but may be formed at intervals such that the semiconductor layer may fill the upper portion of the crystal damage region 121 by lateral growth in a subsequent process.

도 1을 참조하여 설명하면, 상기 결정손상영역(121)의 폭(da)은 100㎚ 내지 10㎛로 형성될 수 있으며, 적어도 100㎚ 간격(db)을 두고 형성될 수 있다.
Referring to FIG. 1, the width da of the crystal damage region 121 may be formed to be 100 nm to 10 μm, and may be formed at least 100 nm apart from each other.

상기 결정손상영역(121)의 폭(da)이 100㎚보다 좁은 경우에는 쓰레딩 전위(D)를 차단하기 위한 영역이 그렇지 않은 영역에 비해 그 면적이 과소하여 쓰레딩 전위(D)를 감소시키는 효과가 감소된다.
When the width da of the crystal damage region 121 is narrower than 100 nm, the area for blocking the threading dislocation D is less than that of the other region, thereby reducing the threading dislocation D. Is reduced.

또한, 상기 결정손상영역(121)의 폭(da)이 10㎛보다 넓은 경우에는, 후속 공정에서 반도체층의 측면 성장시 결정손상영역(121)의 상부를 봉합시키기 어렵게 된다. 또한, 결정손상영역(121) 패턴 간의 간격(db)이 100㎚보다 좁을 경우에는 후속 공정에서 반도체층의 측면 성장을 위한 씨드로서 작용하기 어렵게 된다.
In addition, when the width da of the crystal damage region 121 is wider than 10 μm, it becomes difficult to seal the upper portion of the crystal damage region 121 during the lateral growth of the semiconductor layer in a subsequent step. In addition, when the distance db between the patterns of the crystal damage region 121 is smaller than 100 nm, it becomes difficult to act as a seed for lateral growth of the semiconductor layer in a subsequent step.

상기 결정손상영역(121)은, 도 5에 도시된 바와 같이, 기저층(220a) 상에 원형의 패턴(221)이 매트릭스 형상으로 배열되도록 할 수 있으며, 도 6에 도시된 바와 같이, 기저층(320a) 상에 스트라이프 형상의 패턴(321)으로 배열되게 할 수도 있다.
As shown in FIG. 5, the crystal damage region 121 may have a circular pattern 221 arranged in a matrix shape on the base layer 220a, and as shown in FIG. 6, the base layer 320a. ) May be arranged in a stripe pattern 321.

상기 결정손상영역(121)은 하나의 층으로 구성되게 할 수도 있으나, 다층으로 구성되게 할 수도 있다. 이때, 다층의 결정손상영역(121)은 동일한 패턴을 반복적으로 형성할 수도 있으나, 각각 서로 다른 형상의 패턴으로 형성되게 할 수 있다. 또한, 동일한 패턴을 반복적으로 형성할 경우에 각각의 패턴이 상면에서 바라보아 서로 엇갈리도록 형성되게 하면, 쓰레딩 전위(D)를 더욱 효과적으로 감소시킬 수 있다.
The crystal damage region 121 may be configured as one layer or may be configured as a multilayer. In this case, the multilayer crystal damage region 121 may be repeatedly formed in the same pattern, but may be formed in a pattern having a different shape. In addition, when the same pattern is repeatedly formed, when the respective patterns are formed to be staggered from each other as viewed from the upper surface, the threading dislocation D can be more effectively reduced.

다음으로, 도 2 및 도 3에 도시된 바와 같이, 상기 기저층(120a) 상면 중 상기 결정손상영역(121)을 제외한 영역으로부터 반도체층(120b)을 재성장시켜 제1 도전형 반도체층(120), 활성층(130) 및 제2 도전형 반도체층(140)을 포함하는 발광구조물을 형성한다.
Next, as shown in FIGS. 2 and 3, the first conductive semiconductor layer 120 is grown by regrowing the semiconductor layer 120b from an area except the crystal damage region 121 on the upper surface of the base layer 120a. A light emitting structure including the active layer 130 and the second conductive semiconductor layer 140 is formed.

상기 반도체층(120b)은 상기 기저층(120a)의 조성과 동일한 반도체층으로 형성할 수 있으며, 본 발명의 일실시예에서는 상기 기저층(120a)과 동일하게 n형 불순물이 도핑된 GaN으로 형성할 수 있다. 본 발명의 일실시예에서는 상기 기저층(120a)과 상기 반도체층(120b)은 제1 도전형 반도체층(120)을 구성한다.The semiconductor layer 120b may be formed of the same semiconductor layer as the composition of the base layer 120a. In an embodiment of the present invention, the semiconductor layer 120b may be formed of GaN doped with n-type impurities, in the same manner as the base layer 120a. have. In one embodiment of the present invention, the base layer 120a and the semiconductor layer 120b constitute a first conductivity type semiconductor layer 120.

상기 반도체층(120b)은 상기 기저층(120a)과 동일한 조성의 반도체층으로 형성하되, 상기 기저층(120a) 상면 중 상기 결정손상영역(121)을 제외한 영역을 측면 성장시켜 상기 결정손상영역(121)의 상부를 덮도록 형성한다. 상기 상부 제1 도전형 반도체층(120b)의 측면성장법은 ELOG, PENDEO, LEPS 등의 다양한 방법이 사용될 수 있다.
The semiconductor layer 120b may be formed of a semiconductor layer having the same composition as that of the base layer 120a, and laterally grown on an upper surface of the base layer 120a except for the crystal damage region 121. Form to cover the top of the. As the side growth method of the upper first conductive semiconductor layer 120b, various methods such as ELOG, PENDEO, and LEPS may be used.

상기 반도체층(120b)의 측면성장은 상기 결정손상영역(121)의 상부를 덮을 정도로 진행된다. 본 발명의 실시예에서는 상기 반도체층(120b)을 적어도 500㎚ 이상의 두께로 형성할 수 있다.
Lateral growth of the semiconductor layer 120b proceeds to cover an upper portion of the crystal damage region 121. In an embodiment of the present invention, the semiconductor layer 120b may be formed to have a thickness of at least 500 nm or more.

이와 같이, 상기 결정손상영역(121)을 제외한 영역으로부터 반도체층을 재성장시키면, 상기 결정손상영역(121)의 상부에는 쓰레딩 전위(D)가 차단된 반도체층(120b)이 형성된다. 도 4는, 이와 같이, 쓰레딩 전위(D)가 차단된 모습을 개략적으로 보여주는 도면이다.
As described above, when the semiconductor layer is regrown from the regions other than the crystal damage region 121, the semiconductor layer 120b having the threading dislocation D blocked is formed on the crystal damage region 121. 4 is a view schematically showing a state in which the threading dislocation D is blocked as described above.

상기 기저층(120a) 및 반도체층(120b)으로 구성되는 제1 도전형 반도체층(120) 상에는 활성층(130) 및 제2 도전형 반도체층(140)이 형성된다.
The active layer 130 and the second conductive semiconductor layer 140 are formed on the first conductive semiconductor layer 120 including the base layer 120a and the semiconductor layer 120b.

상기 활성층(130)은 양자우물층과 양자장벽층이 교대로 적층된 다중양자우물구조로　이루어지되, 예를 들어 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 양자장벽층과 양자우물층이 교대로 적층된 다중양자우물구조(multiple quantum well; MQW)로서　형성되어 소정의 밴드 갭을 가지며, 이와 같은 양자 우물에 의해 전자 와 정공이 재결합되어 발광한다. 상기 활성층(130)은 가시광(약 350㎚∼680㎚ 파장범위)을 발광하기 위한 층일 수 있으며, 상기 제1 및 제2 도전형 반도체층(120, 140)과 동일하게 유기금속 기상증착법 및 분자빔성장법 등으로 성장될 수 있다.
The active layer 130 has a multi-quantum well structure in which a quantum well layer and a quantum barrier layer are alternately stacked, for example, Al x In y Ga (1-xy) N (0 ≦ x ≦ 1, 0 ≦ y Quantum barrier layers of ≦ 1, 0 ≦ x + y ≦ 1) and quantum well layers are formed as multiple quantum wells (MQW) stacked alternately and have a predetermined band gap, The electrons and holes are recombined to emit light. The active layer 130 may be a layer for emitting visible light (a wavelength range of about 350 nm to 680 nm), and an organometallic vapor deposition method and a molecular beam in the same manner as the first and second conductive semiconductor layers 120 and 140. It can be grown by a growth method or the like.

한편, 도 3에는 직접적으로 도시되어 있지 않으나, 상기 제1 도전형 반도체층(120)의 일부가 노출되도록 메사 식각한 후, 상기 제1 및 제2 도전형 반도체층(120, 140) 상의 일 영역에 각각 전극을 형성할 수 있다.
Although not directly illustrated in FIG. 3, mesa etching is performed to expose a portion of the first conductivity-type semiconductor layer 120, and then a region of the first and second conductivity-type semiconductor layers 120 and 140 is exposed. Each electrode can be formed in the.

이때, 상기 전극은 ITO, Ni, Au, Ag, Ti, Cr 및 Cu로 구성된 그룹으로부터 선택된 물질로 이루어진 단일층 또는 복수층으로 형성될 수 있으며, 화학기상증착법 및 전자빔 증발법과 같은 공지의 증착 방법 또는 스퍼터링 등의 공정에 의해 형성될 수 있다.
In this case, the electrode may be formed of a single layer or a plurality of layers made of a material selected from the group consisting of ITO, Ni, Au, Ag, Ti, Cr and Cu, and known deposition methods such as chemical vapor deposition and electron beam evaporation It may be formed by a process such as sputtering.

100: 반도체 발광소자
110, 210, 310: 기판
120: 제1 도전형 반도체층
120a, 220a, 320a: 기저층
120b: 기저층
121, 221, 321: 결정손상영역
130: 활성층
140: 제2 도전형 반도체층
D: 쓰레딩 전위100: semiconductor light emitting device
110, 210 and 310:
120: first conductive semiconductor layer
120a, 220a, 320a: base layer
120b: base layer
121, 221, 321: crystal damage region
130: active layer
140: second conductive semiconductor layer
D: threading dislocation

Claims (13)

기판 상에 기저층을 형성하는 단계;
상기 기저층의 상면 중 일부 영역에 레이저를 조사하여 결정손상영역을 형성하는 단계;
상기 기저층 상면 중 상기 결정손상영역을 제외한 영역으로부터 반도체층을 재성장시켜 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;를 포함하는 반도체 발광소자의 제조방법.
Forming a base layer on the substrate;
Irradiating a laser on a portion of the upper surface of the base layer to form a crystal damage region;
Forming a light emitting structure including a first conductivity type semiconductor layer, an active layer, and a second conductivity type semiconductor layer by regrowing the semiconductor layer from a region other than the crystal damage region of the base layer; Way.
제1항에 있어서,
상기 반도체층을 재성장시켜 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계는 상기 반도체층을 측면성장시켜 상기 결정손상영역의 상부를 덮는 것을 특징으로 하는 반도체 발광소자의 제조방법.
The method of claim 1,
Re-growing the semiconductor layer to form a light emitting structure including a first conductive semiconductor layer, an active layer and a second conductive semiconductor layer may laterally grow the semiconductor layer to cover an upper portion of the crystal damage region. Method of manufacturing a semiconductor light emitting device.
제1항에 있어서,
상기 결정손상영역은 상기 기저층 상면에 패턴을 구성하도록 형성된 것을 특징으로 하는 반도체 발광소자의 제조방법.
The method of claim 1,
And the crystal damage region is formed to form a pattern on an upper surface of the base layer.
제3항에 있어서,
상기 패턴은 100㎚ 내지 10㎛의 폭으로 반복 형성된 것을 특징으로 하는 반도체 발광소자의 제조방법.
The method of claim 3,
The pattern is a method of manufacturing a semiconductor light emitting device, characterized in that formed repeatedly in a width of 100nm to 10㎛.
제4항에 있어서,
상기 패턴은 적어도 100㎚ 간격을 두고 반복 형성된 것을 특징으로 하는 반도체 발광소자의 제조방법.
5. The method of claim 4,
The pattern is a method of manufacturing a semiconductor light emitting device, characterized in that formed repeatedly at intervals of at least 100nm.
제1항에 있어서,
상기 활성층은 상기 결정손상영역으로부터 적어도 500㎚ 이상 간격을 두고 형성된 것을 특징으로 하는 반도체 발광소자의 제조방법.
The method of claim 1,
And wherein the active layer is formed at least 500 nm apart from the crystal damage region.
제3항에 있어서,
상기 패턴은 매트릭스 형상으로 배열된 것을 특징으로 하는 반도체 발광소자의 제조방법.
The method of claim 3,
The pattern is a method of manufacturing a semiconductor light emitting device, characterized in that arranged in a matrix shape.
제3항에 있어서,
상기 패턴은 스트라이프 형상으로 배열된 것을 특징으로 하는 반도체 발광소자의 제조방법.
The method of claim 3,
The pattern is a method of manufacturing a semiconductor light emitting device, characterized in that arranged in a stripe shape.
제1항에 있어서,
상기 기저층은 AlxInyGa(1-x-y)N 으로 표현되며, 여기서 0≤x≤1, 0≤y≤1, 0≤x+y≤1 인 것을 특징으로 하는 반도체 발광소자의 제조방법.
The method of claim 1,
The base layer is represented by Al x In y Ga (1-xy) N, wherein 0≤x≤1, 0≤y≤1, and 0≤x + y≤1.
제1항에 있어서,
상기 레이저는 180mJ/㎠ 이상의 세기로 조사되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
The method of claim 1,
The laser is a method of manufacturing a semiconductor light emitting device, characterized in that irradiated with an intensity of 180mJ / ㎠ or more.
제1항에 있어서,
상기 기판은 사파이어, SiC, Si, MgAl2O4, MgO, LiAlO2, LiGaO2 또는 GaN 인 것을 특징으로 하는 반도체 발광소자의 제조방법.
The method of claim 1,
The substrate is a sapphire, SiC, Si, MgAl 2 O 4 , MgO, LiAlO 2 , LiGaO 2 or GaN manufacturing method of a semiconductor light emitting device, characterized in that.
제1항에 있어서,
상기 발광구조물을 형성하는 단계 전에,
상기 기저층 상면 중 상기 결정손상영역을 제외한 영역으로부터 반도체층을 재성장시키는 단계; 및
상기 반도체층의 상면 중 일부 영역에 레이저를 조사하여 결정손상영역을 형성하는 단계;를 더 포함하는 반도체 발광소자의 제조방법.
The method of claim 1,
Before forming the light emitting structure,
Re-growing the semiconductor layer from a region of the base layer except for the crystal damage region; And
And forming a crystal damage region by irradiating a laser to a portion of the upper surface of the semiconductor layer.
제12항에 있어서,
상기 다층의 결정손상영역은 서로 다른 패턴으로 형성된 것을 특징으로 하는 반도체 발광소자의 제조방법.The method of claim 12,
The multilayer crystal damage region is a method of manufacturing a semiconductor light emitting device, characterized in that formed in a different pattern.
KR1020120033490A 2012-03-30 2012-03-30 Fabrication method of semiconductor light emitting device KR20130111030A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120033490A KR20130111030A (en) 2012-03-30 2012-03-30 Fabrication method of semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120033490A KR20130111030A (en) 2012-03-30 2012-03-30 Fabrication method of semiconductor light emitting device

Publications (1)

Publication Number Publication Date
KR20130111030A true KR20130111030A (en) 2013-10-10

Family

ID=49632748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120033490A KR20130111030A (en) 2012-03-30 2012-03-30 Fabrication method of semiconductor light emitting device

Country Status (1)

Country Link
KR (1) KR20130111030A (en)

Similar Documents

Publication Publication Date Title
KR100661614B1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
US20140191192A1 (en) Semiconductor light-emitting device
JP2010205988A (en) Nitride semiconductor element and method for manufacturing the same
KR100809229B1 (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR102284535B1 (en) Light emitting device and method of making the same
CN101765924B (en) Semiconductor light emitting device and method of manufacturing the same
KR100661960B1 (en) Light emitting diode and manufacturing method thereof
KR20090076163A (en) Menufacturing method of nitride semiconductor light emitting device and nitride semiconductor light emitting device by the same
KR20100049451A (en) Nitride semiconductor device
KR100728132B1 (en) Light-emitting diode using current spreading layer
CN103094440A (en) Nitride light-emitting diode and manufacture method of nitride luminous diode
KR100773555B1 (en) Semiconductor substrate having low defects and method of manufacturing the same
KR20110117963A (en) Nitride semiconductor light emitting device and manufacturing method of the same
KR101862407B1 (en) Nitride semiconductor light emitting device and Method for fabricating the same
KR101945791B1 (en) Fabrication method of semiconductor light emitting device
KR101018116B1 (en) Nitride Semiconductor Device and Manufacturing Method of The Same
TWI545798B (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR101876576B1 (en) Nitride semiconductor light emitting device and method for fabricating the same
CN110050330B (en) Group III nitride semiconductor
KR100781660B1 (en) Light emitting device having light emitting band and the method therefor
KR20080082326A (en) Light emitting diode and method of fabricating the same
KR20130092829A (en) Fabrication method of nitride semiconductor light emitting device
KR20130111030A (en) Fabrication method of semiconductor light emitting device
KR20140035762A (en) Nitride light emitting device having high luminance and method for manufacturing of the same
KR101765903B1 (en) Light emitting device and method for fabricating the same and light emitting device package

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination