KR20130093394A - 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법 - Google Patents

멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법 Download PDF

Info

Publication number
KR20130093394A
KR20130093394A KR1020120014963A KR20120014963A KR20130093394A KR 20130093394 A KR20130093394 A KR 20130093394A KR 1020120014963 A KR1020120014963 A KR 1020120014963A KR 20120014963 A KR20120014963 A KR 20120014963A KR 20130093394 A KR20130093394 A KR 20130093394A
Authority
KR
South Korea
Prior art keywords
memory
memory device
current
data
cell array
Prior art date
Application number
KR1020120014963A
Other languages
English (en)
Inventor
권오성
김진현
최현호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120014963A priority Critical patent/KR20130093394A/ko
Priority to US13/609,330 priority patent/US8670269B2/en
Publication of KR20130093394A publication Critical patent/KR20130093394A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

멀티 모드 스위칭 전류를 사용하여 데이터의 기입 동작을 수행하는 저항성 메모리 장치가 개시된다. 저항성 메모리 장치는 메모리 셀 어레이, 제어 회로, 로우 디코더, 칼럼 디코더 및 전류 공급 회로를 포함한다. 제어 회로는 어드레스 신호(ADD)의 타이밍과 전압 레벨을 제어하여 로우 제어신호와 칼럼 제어신호를 발생한다. 로우 디코더는 로우 제어신호를 디코딩하여 워드라인 구동신호를 발생시킨다. 칼럼 디코더는 상기 칼럼 제어신호를 디코딩하여 칼럼 선택신호를 발생시킨다. 전류 공급 회로는 위크(weak) 셀 정보에 기초하여 제 1 전류 및 제 1 전류보다 레벨이 큰 제 2 전류를 발생시켜 메모리 셀 어레이에 제공한다.

Description

멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법{RESISTIVE MEMORY DEVICE PERFORMING WRITE OPERATION USING MULTI-MODE SWITCHING CURRENT, MEMORY SYSTEM INCLUDING THE SAME, AND METHOD OF WRITING DATA IN A RESISTIVE MEMORY DEVICE}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하는 데 사용되며, 크게 휘발성 반도체 메모리 장치와 비휘발성 반도체 메모리 장치로 나누어진다. 휘발성 반도체 메모리 장치는 커패시터의 충전 또는 방전에 의해 데이터가 저장된다. RAM(Random Access Memory) 등의 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단되면 데이터는 손실된다. 휘발성 메모리 장치는 주로 컴퓨터의 메인 메모리 장치로 사용된다.
비휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 비휘발성 반도체 메모리 장치는 컴퓨터, 휴대용 통신기기 등 넓은 범위의 응용에서 프로그램 및 데이터를 저장하는 데 사용된다.
반도체 메모리 장치의 고용량화 및 저전력화의 요구에 따라 비휘발성(non-volatile)이며 리프레쉬(refresh)가 필요 없는 차세대 메모리 장치들이 연구되고 있다. 현재 각광을 받고 있는 차세대 메모리 장치로서는 상변화 물질을 이용하는 PRAM(Phase Change Random Access Memory), 전이금속 산화물 등의 가변저항 특성을 갖는 물질을 이용한 RRAM(Resistive Random Access Memory)과 강자성 물질을 이용한 MRAM(Magnetic Random Access Memory) 등이 있다. 차세대 메모리 장치를 구성하는 물질들의 공통점은 전류 또는 전압에 따라 그 저항 값이 가변되며, 전류 또는 전압이 사라져도 그 저항 값을 그대로 유지하는 비휘발성 특성으로 리프레쉬가 필요 없다는 것이다.
이러한 저항성 메모리 장치에서, 단위 메모리 셀은 하나의 가변저항 소자와 하나의 스위칭 소자로 이루어지고, 가변저항 소자는 비트 라인과 스위칭 소자 사이에 연결되며, 스위칭 소자는 일반적으로 가변저항 소자와 워드 라인 사이에 연결된다. 저항성 메모리 장치는 이러한 단위 메모리 셀들로 구성된 가변 저항 메모리 셀 어레이를 포함한다.
저항성 메모리 장치는 메모리 셀을 구성하는 가변저항 소자의 종류에 따라 PRAM, RRAM, MRAM 등으로 분류될 수 있다. 예를 들어, 가변저항 소자가 상변화(phase change) 물질(GST, Ge-Sb-Te)로서 온도에 따라 저항이 변화하는 경우에는 저항성 메모리 장치는 PRAM이 될 수 있다. 가변저항 소자가 상부 전극, 하부 전극, 및 그 사이에 있는 전이금속 산화물(complex metal oxide)로 형성된 경우에는 저항성 메모리 장치는 RRAM이 될 수 있다. 가변저항 소자가 자성체의 상부 전극, 자성체의 하부 전극, 및 그 사이에 있는 유전체(dielectric material)로 형성된 경우에는 저항성 메모리 장치는 MRAM이 될 수 있다.
본 발명의 목적은 멀티 모드 스위칭 전류를 사용하여 데이터의 기입 동작을 수행하는 저항성 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 저항성 메모리 장치를 포함하는 메모리 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 멀티 모드 스위칭 전류를 사용하여 데이터의 기입 동작을 수행하는 저항성 메모리 장치의 데이터 기입 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 저항성 메모리 장치는 메모리 셀 어레이, 제어 회로, 로우 디코더, 칼럼 디코더 및 전류 공급 회로를 포함한다.
메모리 셀 어레이는 워드라인 구동신호와 칼럼 선택신호에 응답하여 활성화된다. 제어 회로는 어드레스 신호(ADD)의 타이밍과 전압 레벨을 제어하여 로우 제어신호(CONX)와 칼럼 제어신호(CONY)를 발생한다. 로우 디코더는 상기 로우 제어신호를 디코딩하여 워드라인 구동신호를 발생시키고, 상기 워드라인 구동신호를 상기 메모리 셀 어레이에 제공한다. 칼럼 디코더는 상기 칼럼 제어신호를 디코딩하여 칼럼 선택신호를 발생시키고, 상기 칼럼 선택신호를 상기 메모리 셀 어레이에 제공한다. 전류 공급 회로는 위크(weak) 셀 정보에 기초하여 제 1 전류 및 상기 제 1 전류보다 레벨이 큰 제 2 전류를 발생하고, 상기 제 1 전류 및 상기 제 2 전류를 상기 메모리 셀 어레이에 제공한다.
본 발명의 하나의 실시예에 의하면, 상기 저항성 메모리 장치는 확장 모드 레지스터 신호(EMRS)에 기초하여 상기 위크 셀 정보를 발생하는 비스트(built-in self test; BIST) 회로를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 전류 공급 회로는 상기 위크 셀 정보, 상기 로우 제어신호 및 상기 칼럼 제어신호에 기초하여 상기 위크 셀 정보를 발생할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 저항성 메모리 장치는 상기 제 1 전류를 사용하여 노말(normal) 셀들에 대해 기입 동작을 수행하고, 상기 제 2 전류를 사용하여 위크 셀들에 대해 기입 동작을 수행할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 저항성 메모리 장치는 노말(normal) 셀들보다 자화(magnetization)가 잘 되지 않는 위크 셀들을 상기 노말 셀들과 구별하기 위해 메모리 셀 어레이에 대해 테스트를 수행할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 저항성 메모리 장치는 상기 저항성 메모리 장치가 포함된 시스템이 부팅할 때마다 상기 메모리 셀 어레이에 대해 테스트를 수행할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 메모리 셀 어레이의 테스트는 상기 저항성 메모리 장치에 포함된 비스트(BIST) 회로에 이해 수행될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 저항성 메모리 장치는 상기 메모리 셀 어레이를 테스트할 때, 상기 메모리 셀 어레이에 저장된 데이터를 상기 저항성 메모리 장치에 포함된 더미 레지스터에 일시적으로 저장할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 저항성 메모리 장치는 상기 메모리 셀 어레이를 테스트할 때, 상기 메모리 셀 어레이에 저장된 데이터를 상기 메모리 셀 어레이에 인접하게 배치된 더미 메모리 블록에 일시적으로 저장할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 저항성 메모리 장치는 기입 동작 모드에서 상기 칼럼 제어신호에 응답하여 입력 데이터를 상기 메모리 셀 어레이에 제공하고, 독출 동작 모드에서 상기 칼럼 제어신호에 응답하여 비트라인의 전압을 센싱하고 증폭하여 출력 데이터를 발생하는 입출력 회로를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 저항성 메모리 장치는 MRAM(Magnetic Random Access Memory)일 수 있다.
본 발명의 다른 하나의 실시형태에 따른 저항성 메모리 장치는 메모리 셀 어레이, 제어 회로, 로우 디코더, 칼럼 디코더 및 전류 공급 회로를 포함한다.
메모리 셀 어레이는 워드라인 구동신호와 칼럼 선택신호에 응답하여 활성화된다. 제어 회로는 어드레스 신호의 타이밍과 전압 레벨을 제어하여 로우 제어신호 및 칼럼 제어신호를 발생하고, 상기 로우 제어신호 및 상기 칼럼 제어신호에 기초하여 층 선택신호를 발생한다. 로우 디코더는 상기 로우 제어신호 및 상기 층 선택신호를 디코딩하여 워드라인 구동신호를 발생시키고, 상기 워드라인 구동신호를 상기 메모리 셀 어레이에 제공한다. 칼럼 디코더는 상기 칼럼 제어신호 및 상기 층 선택신호를 디코딩하여 칼럼 선택신호를 발생시키고, 상기 칼럼 선택신호를 상기 메모리 셀 어레이에 제공한다. 전류 공급 회로는 위크(weak) 셀 정보에 기초하여 제 1 전류 및 상기 제 1 전류보다 레벨이 큰 제 2 전류를 발생하고, 상기 제 전류 및 상기 제 2 전류를 상기 메모리 셀 어레이에 제공한다.
본 발명의 하나의 실시예에 의하면, 상기 전류 공급 회로는 상기 위크 셀 정보, 상기 로우 제어신호, 상기 칼럼 제어신호 및 상기 층 선택신호에 기초하여 상기 위크 셀 정보를 발생할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 저항성 메모리 장치는 기입 동작 모드에서 상기 칼럼 제어신호 및 상기 층 선택신호에 응답하여 입력 데이터를 상기 메모리 셀 어레이에 제공하고, 독출 동작 모드에서 상기 칼럼 제어신호 및 상기 층 선택신호에 응답하여 비트라인의 전압을 센싱하고 증폭하여 출력 데이터를 발생하는 입출력 회로를 더 포함할 수 있다.
본 발명의 하나의 실시형태에 따른 저항성 메모리 장치의 데이터 기입 방법은 노말(normal) 셀들과 위크 셀들을 구별하기 위해 메모리 셀 어레이를 테스트 하는 단계, 테스트 결과에 기초하여, 노말(normal) 전류를 사용하여 노말 셀들에 대해 기입 동작을 수행하는 단계, 및 상기 테스트 결과에 기초하여, 고 전류를 사용하여 상기 위크 셀들에 대해 기입 동작을 수행하는 단계를 포함한다.
본 발명의 하나의 실시예에 의하면, 상기 메모리 셀 어레이의 테스트는 상기 저항성 메모리 장치가 포함된 시스템이 부팅할 때마다 수행될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 메모리 셀 어레이를 테스트 하는 단계는 워드라인에 연결된 메모리 셀들에 저장된 데이터를 복사해서 더미 레지스터에 저장하는 단계, 상기 고 전류를 사용하여 상기 워드라인에 연결된 메모리 셀들에 대해 기입 동작을 수행하는 단계, 상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 레지스터의 데이터를 비교하는 단계, 및 상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 레지스터의 데이터가 동일하지 않을 경우, 정보 레지스터에 위크 셀 정보를 저장하는 단계를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 메모리 셀 어레이를 테스트 하는 단계는 상기 메모리 셀 어레이의 하나의 메모리 뱅크에 포함된 모든 워드라인에 연결된 메모리 셀들에 대해 수행될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 메모리 셀 어레이를 테스트 하는 단계는 워드라인에 연결된 메모리 셀들에 저장된 데이터를 복사해서 더미 메모리 블록에 저장하는 단계, 상기 고 전류를 사용하여 상기 워드라인에 연결된 메모리 셀들에 대해 기입 동작을 수행하는 단계, 상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 메모리 블록의 데이터를 비교하는 단계, 및 상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 메모리 블록의 데이터가 동일하지 않을 경우, 정보 레지스터에 위크 셀 정보를 저장하는 단계를 포함할 수 있다.
본 발명의 실시예에 따른 저항성 메모리 장치는 멀티 모드 스위칭 전류를 사용하여 데이터의 기입 동작을 수행하기 때문에, 저항성 메모리 장치의 전력 소모를 감소시킬 수 있고 메모리 셀의 신뢰성이 향상된다. 또한, 메모리 셀을 이루는 트랜지스터들의 사이즈를 작게 제조할 수 있으므로, 고집적 및 고용량화에 적합하다.
도 1은 본 발명의 하나의 실시예에 따른 저항성 메모리 장치를 나타내는 블록도이다.
도 2는 도 1의 저항성 메모리 장치의 메모리 셀 어레이의 하나의 예를 나타내는 회로도이다.
도 3은 도 2의 메모리 셀 어레이를 구성하는 MRAM(Magnetic Random Access Memory) 셀의 하나의 예를 나타내는 회로도이다.
도 4는 본 발명의 하나의 실시예에 따른 저항성 메모리 장치의 데이터 기입방법을 나타내는 흐름도이다.
도 5 및 도 6은 각각 도 4의 저항성 메모리 장치의 데이터 기입 방법에서, 메모리 셀 어레이를 테스트하는 방법의 하나의 예를 나타내는 블록도 및 흐름도이다.
도 7 및 도 8은 각각 도 4의 저항성 메모리 장치의 데이터 기입 방법에서, 메모리 셀 어레이를 테스트하는 방법의 다른 하나의 예를 나타내는 블록도 및 흐름도이다.
도 9는 본 발명의 다른 하나의 실시예에 따른 저항성 메모리 장치를 나타내는 블록도이다.
도 10은 본 발명의 또 다른 하나의 실시예에 따른 저항성 메모리 장치의 3차원 구조를 나타내는 투시도이다.
도 11은 본 발명의 실시예들에 따른 저항성 메모리 장치를 포함하는 메모리시스템의 하나의 예를 나타내는 도면이다.
도 12는 도 11의 메모리 시스템을 구성하는 하나의 메모리 모듈을 나타내는 도면이다.
도 13은 본 발명의 실시예들에 따른 저항성 메모리 장치를 포함하는 메모리시스템의 다른 하나의 예를 나타내는 도면이다.
도 14는 본 발명의 실시예들에 따른 저항성 메모리 장치를 포함하는 전자 시스템의 하나의 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시예에 따른 저항성 메모리 장치 100)를 나타내는 블록도이다.
도 1을 참조하면, 저항성 메모리 장치 (100)는 입출력 회로(110), 제어 회로(120), 비스트(built-in self test; BIST) 회로(130), 로우 디코더(140), 칼럼 디코더(150), 전류 공급 회로(160) 및 메모리 셀 어레이(170)를 포함할 수 있다.
메모리 셀 어레이(170)는 워드라인 구동신호(WL1~WLn)와 칼럼 선택신호(SEL_CO)에 응답하여 활성화된다. 제어 회로(120)는 어드레스 신호(ADD)의 타이밍과 전압 레벨을 제어하여 로우 제어신호(CONX)와 칼럼 제어신호(CONY)를 발생한다. 로우 디코더(140)는 로우 제어신호(CONX)를 디코딩하여 워드라인 구동신호(WL1~WLn)를 발생시키고, 워드라인 구동신호(WL1~WLn)를 메모리 셀 어레이(170)에 제공한다. 칼럼 디코더(150)는 칼럼 제어신호(CONY)를 디코딩하여 칼럼 선택신호(SEL_CO)를 발생시키고, 칼럼 선택신호(SEL_CO)를 메모리 셀 어레이(170)에 제공한다. 전류 공급 회로(160)는 위크(weak) 셀 정보(IWC)에 기초하여 제 1 전류(IS1) 및 제 1 전류(IS1)보다 레벨이 큰 제 2 전류(IS2)를 발생하고, 제 1 전류(IS1) 및 상기 제 2 전류(IS2)를 메모리 셀 어레이(170)에 제공한다. 여기서, 위크(weak) 셀은 노말(normal) 셀들보다 자화(magnetization)가 잘 되지 않는 셀들을 말하며, 위크 셀들을 자화시키려면 노말 셀들에 비해 더 큰 스위칭 전류가 필요하다.
비스트(BIST) 회로(130)는 확장 모드 레지스터 신호(EMRS)에 기초하여 위크 셀 정보(IWC)를 발생한다. 입출력 회로(110)는 기입 동작 모드에서 칼럼 제어신호(CONY)에 응답하여 입력 데이터(DI)를 메모리 셀 어레이(170)에 제공하고, 독출 동작 모드에서 칼럼 제어신호(CONY)에 응답하여 비트라인의 전압을 센싱하고 증폭하여 출력 데이터(DO)를 발생한다. 전류 공급 회로(160)는 위크 셀 정보(IWC), 로우 제어신호(CONX) 및 칼럼 제어신호(CONY)에 기초하여 위크 셀 정보(IWC)를 발생할 수 있다. 도 1의 저항성 메모리 장치는 MRAM(Magnetic Random Access Memory)일 수 있다.
도 2는 도 1의 저항성 메모리 장치의 메모리 셀 어레이(170)의 하나의 예를 나타내는 회로도이다.
도 2를 참조하면, 메모리 셀 어레이(170)는 셀 어레이부(171) 및 기입 드라이버 및 센스 앰프로 구성된 입출력 버퍼(172)를 포함할 수 있다.
셀 어레이부(171)는 복수의 터널 자기 저항 소자(tunneling magneto-resistance element)(TMR11~TMR1n, TMR21~TMR2n, … TMRm1~TMRmn), 및 터널 자기 저항 소자들(TMR11~TMR1n, TMR21~TMR2n, … TMRm1~TMRmn) 각각에 직렬 연결된 트랜지스터들(MN11~MN1n, MN21~MN2n, … MNm1~MNmn)을 포함한다. 입출력 버퍼(172)는 셀 어레이부(171)의 출력신호들을 센싱하고 증폭하고, 전류 공급 회로(160)로부터 수신한 제 1 전류(IS1) 및 제 2 전류(IS2)에 기초하여 셀 어레이부(171)에 기입 동작을 수행한다.
터널 자기 저항 소자들(TMR11~TMR1n, TMR21~TMR2n, … TMRm1~TMRmn) 각각은 복수의 비트라인(BL1~BLn) 각각에 연결된 제 1 단자를 가지며, NMOS 트랜지스터들(MN11~MN1n, MN21~MN2n, … MNm1~MNmn)은 각각 터널 자기 저항 소자들(TMR11~TMR1n, TMR21~TMR2n, … TMRm1~TMRmn) 각각의 제2단자에 연결된 드레인, 복수의 워드라인(WL1~WLm) 각각에 연결된 게이트, 및 소스 라인(SL)에 연결된 소스를 가질 수 있다.
도 3은 도 2의 메모리 셀 어레이를 구성하는 MRAM(Magnetic Random Access Memory) 셀의 하나의 예를 나타내는 회로도이다.
도 3을 참조하면, 메모리 셀, 즉 MRAM 셀은 터널 자기 저항 소자(TMR11) 및 NMOS 트랜지스터(MN11)를 포함한다. 터널 자기 저항 소자(TMR11)는 비트라인(BL1)에 연결된 제 1 단자를 가지며, NMOS 트랜지스터(MN11)는 터널 자기 저항 소자(TMR11)의 제2단자에 연결된 드레인, 워드라인(WL1)에 연결된 게이트, 및 소스 라인(SL)에 연결된 소스를 가질 수 있다.
터널 자기 저항 소자(TMR11)은 고정된 일정한 자화 방향을 갖는 고정자화 층(fixed magnetic layer: FL), 외부로부터 인가되는 자계의 방향으로 자화되는 자유자화 층(variable magnetic layer: VL), 및 고정자화 층(FL)과 자유자화 층(VL) 사이에 절연체 막(insulating film)으로 형성된 터널 배리어 층(TB)을 포함할 수 있다.
도 4는 본 발명의 하나의 실시예에 따른 저항성 메모리 장치의 데이터 기입방법을 나타내는 흐름도이다.
도 4를 참조하면, 저항성 메모리 장치의 데이터 기입방법은 다음의 동작을 포함할 수 있다.
1) 시스템을 부팅한다(S1).
2) 시스템이 부팅되는 동안 노말(normal) 셀들과 위크 셀들을 구별하기 위해 메모리 셀 어레이를 테스트 한다(S2).
3) 테스트 결과에 기초하여, 노말(normal) 전류를 사용하여 노말 셀들에 대해 기입 동작을 수행한다(S3).
4) 상기 테스트 결과에 기초하여, 고 전류를 사용하여 상기 위크 셀들에 대해 기입 동작을 수행한다(S4).
도 5 및 도 6은 각각 도 4의 저항성 메모리 장치의 데이터 기입 방법에서, 메모리 셀 어레이를 테스트하는 방법의 하나의 예를 나타내는 블록도 및 흐름도이다.
도 5를 참조하면, 저항성 메모리 장치는 n 개의 로우(row)로 이루어진 메모리 뱅크(MB), 더미 레지스터(DR) 및 정보 레지스터(IR)을 구비할 수 있다. 더미 레지스터(DR)는 비스트(BIST) 회로(도 1의 130)에 포함될 수 있다. 도 5의 예에서, 저항성 메모리 장치의 각 메모리 뱅크는 8K의 로우를 갖는다. 각 로우는 메모리 셀들이 연결된 하나의 워드라인을 포함할 수 있다.
도 6을 참조하면, 메모리 셀 어레이를 테스트하는 방법은 다음의 동작들을 포함할 수 있다.
1) K를 1로 설정한다(S21).
2) 워드라인에 연결된 메모리 셀들에 저장된 데이터를 복사해서 더미 레지스터에 저장한다(S22).
3) 고 전류를 사용하여 상기 워드라인에 연결된 메모리 셀들에 대해 기입 동작을 수행한다(S23).
4) 상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 레지스터의 데이터를 비교한다(S24).
5) 상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 레지스터의 데이터가 동일하지 않을 경우, 정보 레지스터에 위크 셀 정보를 저장한다(S25).
6) k 값이 마지막 워드라인의 번호(n)인지를 판단한다(S26).
7) k의 값이 n이 아니면, k이 값을 k+1로 설정하고(S27), 상기 단계들(S22, S23, S24, S25)을 반복 수행하고, k의 값이 n이면 동작을 종료한다.
도 7 및 도 8은 각각 도 4의 저항성 메모리 장치의 데이터 기입 방법에서, 메모리 셀 어레이를 테스트하는 방법의 다른 하나의 예를 나타내는 블록도 및 흐름도이다.
도 7을 참조하면, 저항성 메모리 장치는 n 개의 로우(row)로 이루어진 메모리 뱅크(MB), 더미 로우(DR) 및 정보 레지스터(IR)을 구비할 수 있다. 더미 로우(DR)는 메모리 뱅크(MB)에 인접하여 배치될 수 있으며, 메모리 뱅크(MB)에 포함된 노말(normal) 로우와 동일한 구성을 가질 수 있다. 도 7의 예에서, 저항성 메모리 장치의 각 메모리 뱅크는 8K의 로우를 갖는다. 각 로우는 메모리 셀들이 연결된 하나의 워드라인을 포함할 수 있다.
도 8을 참조하면, 메모리 셀 어레이를 테스트하는 방법은 다음의 동작들을 포함할 수 있다.
1) K를 1로 설정한다(S21a).
2) 워드라인에 연결된 메모리 셀들에 저장된 데이터를 복사해서 더미 메모리 블록에 저장한다(S22a).
3) 고 전류를 사용하여 상기 워드라인에 연결된 메모리 셀들에 대해 기입 동작을 수행하는 (S23a).
4) 상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 메모리 블록의 데이터를 비교한다(S24a).
5) 상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 메모리 블록의 데이터가 동일하지 않을 경우, 정보 레지스터에 위크 셀 정보를 저장한다(S25a).
6) k 값이 마지막 워드라인의 번호(n)인지를 판단한다(S26a).
7) k의 값이 n이 아니면, k이 값을 k+1로 설정하고(S27a), 상기 단계들(S22a, S23a, S24a, S25a)을 반복 수행하고, k의 값이 n이면 동작을 종료한다.
도 9는 본 발명의 다른 하나의 실시예에 따른 저항성 메모리 장치(200)를 나타내는 블록도이다.
도 9를 참조하면, 저항성 메모리 장치 (200)는 입출력 회로(210), 제어 회로(220), 비스트(BIST) 회로(230), 로우 디코더(240), 칼럼 디코더(250), 전류 공급 회로(260) 및 적층 메모리 셀 어레이(270)를 포함할 수 있다.
적층 메모리 셀 어레이(270)는 워드라인 구동신호(WL1~WLn)와 칼럼 선택신호(SEL_CO)에 응답하여 활성화된다. 제어 회로(220)는 어드레스 신호(ADD)의 타이밍과 전압 레벨을 제어하여 로우 제어신호(CONX), 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)를 발생한다. 로우 디코더(240)는 로우 제어신호(CONX) 및 층 선택신호(SEL_LAYER)를 디코딩하여 워드라인 구동신호(WL1~WLn)를 발생시키고, 워드라인 구동신호(WL1~WLn)를 메모리 셀 어레이(170)에 제공한다. 칼럼 디코더(250)는 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)를 디코딩하여 칼럼 선택신호(SEL_CO)를 발생시키고, 칼럼 선택신호(SEL_CO)를 메모리 셀 어레이(270)에 제공한다. 전류 공급 회로(260)는 위크(weak) 셀 정보(IWC)에 기초하여 제 1 전류(IS1) 및 제 1 전류(IS1)보다 레벨이 큰 제 2 전류(IS2)를 발생하고, 제 1 전류(IS1) 및 상기 제 2 전류(IS2)를 메모리 셀 어레이(270)에 제공한다. 여기서, 위크(weak) 셀은 노말(normal) 셀들보다 자화(magnetization)가 잘 되지 않는 셀들을 말하며, 위크 셀들을 자화시키려면 노말 셀들에 비해 더 큰 스위칭 전류가 필요하다.
비스트(BIST) 회로(230)는 확장 모드 레지스터 신호(EMRS)에 기초하여 위크 셀 정보(IWC)를 발생한다. 입출력 회로(210)는 기입 동작 모드에서 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)에 응답하여 입력 데이터(DI)를 메모리 셀 어레이(270)에 제공하고, 독출 동작 모드에서 칼럼 제어신호(CONY) 및 층 선택신호(CEL_LAYER)에 응답하여 비트라인의 전압을 센싱하고 증폭하여 출력 데이터(DO)를 발생한다. 전류 공급 회로(260)는 위크 셀 정보(IWC), 로우 제어신호(CONX), 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)에 기초하여 위크 셀 정보(IWC)를 발생할 수 있다. 도 9의 저항성 메모리 장치는 적층 메모리 셀 어레이를 갖는 MRAM(Magnetic Random Access Memory)일 수 있다.
도 10은 본 발명의 또 다른 하나의 실시예에 따른 저항성 메모리 장치(300)의 3차원 구조를 나타내는 투시도이다. 도 10의 저항성 메모리 장치는 적층 메모리 셀 어레이를 포함한다.
도 10을 참조하면, 반도체 메모리 장치(300)는 반도체 기판(310), 메모리 셀어레이 층들(320, 330, 340, 3500) 및 연결 층(360)를 포함한다.
반도체 기판(310)은 도 9에 도시된 입출력 회로(210), 제어 회로(220), 로우 디코더(240), 칼럼 디코더(250) 등의 기능 회로를 포함할 수 있다. 메모리 셀 어레이 층들(320, 330, 340, 350)은 반도체 기판(310) 위에 적층되어 있다. 연결 층(360)은 메모리 셀 어레이 층들(320, 330, 340, 350)과 독립적으로 반도체 기판(360)의 상부에 적층되어 있고, 메모리 셀 어레이 층들(320, 330, 340, 350)에 배열되어 있는 메모리 셀 선택 라인들을 반도체 기판(310)에 포함된 기능 회로와 전기적으로 연결할 수 있다.
도 11은 본 발명의 실시예들에 따른 저항성 메모리 장치를 포함하는 메모리시스템의 하나의 예를 나타내는 도면이다.
도 11을 참조하면, 메모리 시스템(30)은 마더보드(31), 칩셋(또는 컨트롤러)(40), 슬롯들(35_1, 35_2), 메모리 모듈들(50, 60), 전송선들(33, 34)을 포함할 수 있다. 버스들(37, 39)은 칩셋(40)을 슬롯들(35_1, 35_2)에 연결한다. 터미널(terminal) 저항(Rtm)은 마더보드(31)의 PCB 위에 있는 버스들(37, 39) 각각을 종단(terminale)할 수 있다.
도 11에는 편의상 2 개의 슬롯들(35_1, 35_2)과 2 개의 메모리 모듈들(50, 60)을 도시하였지만, 메모리 시스템(30)은 임의의 개수의 슬롯들과 메모리 모듈들을 포함할 수 있다.
칩셋(40)은 마더보드(31)의 PCB 상에 장착될 수 있으며, 메모리 시스템(30)의 동작을 제어할 수 있다. 칩셋(40)은 커넥터들(connectors)(41_1, 41_2)과 컨버터들(43_1, 43_2)를 포함할 수 있다.
컨버터(43_1)은 칩셋(40)에서 발생된 병렬 데이터를 수신하고, 이 병렬 데이터를 직렬 데이터로 변환하여 커넥터(41_1)을 통해 전송선(33)에 출력한다. 컨버터(43_1)은 전송선(33)을 통해 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 칩셋(40)에 출력한다.
컨버터(43_2)은 칩셋(40)에서 발생된 병렬 데이터를 수신하고, 이 병렬 데이터를 직렬 데이터로 변환하여 커넥터(41_2)을 통해 전송선(34)에 출력한다. 컨버터(43_2)은 전송선(34)을 통해 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 칩셋(40)에 출력한다. 메모리 시스템(30)에 포함된 전송선들(33, 34)은 복수의 광 섬유(optical fiber)일 수 있다.
메모리 모듈(50)은 복수의 메모리 장치들(55_1 ~ 55_n), 제 1 커넥터(57), 제 2 커넥터(51) 및 컨버터들(53)을 포함할 수 있다. 메모리 모듈(60)은 복수의 메모리 장치들(65_1 ~ 65_n), 제 1 커넥터(57'), 제 2 커넥터(51') 및 컨버터들(53')을 포함할 수 있다.
제 1 커넥터(57)는 칩 셋으로부터 수신한 저속 신호를 메모리 장치들에 전달하고, 제 2 커넥터(51)는 고속 신호를 전송하기 위한 전송선(33)에 연결될 수 있다.
컨버터(53)는 제 2 커넥터(51)를 통해 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 복수의 메모리 장치들(55_1 ~ 55_n)에 출력한다. 또한, 컨버터(53)는 복수의 메모리 장치들(55_1 ~ 55_n)로부터 직렬 데이터를 수신하고, 이 직렬 데이터를 병렬 데이터로 변환하여 제 2 커넥터(51)에 출력한다.
도 12에 포함된 복수의 메모리 장치들(55_1 ~ 55_n, 65_1 ~ 65_n)은 상기 본 발명의 실시예들에 따른 저항성 메모리 장치들일 수 있다. 따라서, 복수의 메모리 장치들(55_1 ~ 55_9)은 노말 셀들과 위크 셀들에 대해 다른 크기의 스위칭 전류를 사용하여 기입 동작을 수행할 수 있다.
도 12는 도 11의 메모리 시스템을 구성하는 하나의 메모리 모듈을 나타내는 도면이다.
도 12를 참조하면, 메모리 모듈은 제 1 커넥터(57), 복수의 메모리 장치들(55_1 ~ 55_9), 복수의 컨버터들(53_1 ~53_9), 복수의 제 2 커넥터들(51_1 ~ 51_9)을 포함할 수 있다. 도 12에 도시된 바와 같이, 전송선(33)은 복수의 광섬유(optical fibers)일 수 있다.
도 12에 포함된 복수의 메모리 장치들(55_1 ~ 55_9)은 상기 본 발명의 실시예들에 따른 저항성 메모리 장치들일 수 있다. 따라서, 복수의 메모리 장치들(55_1 ~ 55_9)은 노말 셀들과 위크 셀들에 대해 다른 크기의 스위칭 전류를 사용하여 기입 동작을 수행할 수 있다.
도 13은 본 발명의 실시예들에 따른 저항성 메모리 장치를 포함하는 메모리시스템의 다른 하나의 예를 나타내는 도면이다.
도 13을 참조하면, 메모리 시스템(400)은 메모리 컨트롤러(410) 및 반도체 메모리 장치(420)를 포함한다.
메모리 컨트롤러(410)는 어드레스 신호(ADD) 및 커맨드(CMD)를 발생시키고 버스들을 통해서 반도체 메모리 장치(420)에 제공한다. 데이터(DQ)는 버스를 통해서 메모리 컨트롤러(410)에서 반도체 메모리 장치(420)로 전송되거나, 버스를 통해서 반도체 메모리 장치(420)에서 메모리 컨트롤러(410)로 전송된다.
반도체 메모리 장치(420)는 본 발명의 실시예들에 따른 저항성 메모리 장치들일 수 있다. 따라서, 반도체 메모리 장치(420)는 노말 셀들과 위크 셀들에 대해 다른 크기의 스위칭 전류를 사용하여 기입 동작을 수행할 수 있다.
도 14는 본 발명의 실시예들에 따른 저항성 메모리 장치를 포함하는 전자 시스템의 하나의 예를 나타내는 블록도이다.
도 14를 참조하면, 본 발명의 실시 예에 따른 전자시스템(500)은 제어기(510), 입출력 장치(520), 기억 장치(530), 인터페이스(540), 및 버스(550)를 구비할 수 있다. 기억 장치(530)는 본 발명의 실시 예들에 따른 저항성 메모리 장치를 포함할 수 있다. 버스(550)는 제어기(510), 입출력 장치(520), 기억 장치(530), 및 상기 인터페이스(540) 상호 간에 데이터들이 이동하는 통로를 제공하는 역할을 할 수 있다.
제어기(510)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 그리고 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 입출력 장치(520)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 기억 장치(3030)는 데이터 및/또는 제어기(510)에 의해 실행되는 명령어 등을 저장하는 역할을 할 수 있다.
기억 장치(530)는 상변화 메모리(phase change memory), 엠램(magnetic random access memory; MRAM), 또는 알램(resistive random access memory; RRAM)과 같은 비휘발성 메모리 칩을 구비할 수 있다. 기억 장치(530)는 본 발명의 실시 예들에 따른 저항성 메모리 장치를 포함할 수 있다. 기억 장치(530)에 포함된 저항성 메모리 장치는 노말 셀들과 위크 셀들에 대해 다른 크기의 스위칭 전류를 사용하여 기입 동작을 수행할 수 있다.
인터페이스(540)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 역할을 할 수 있다. 인터페이스(540)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있고 유선 또는 무선으로 데이터를 송수신할 수 있다. 또한, 인터페이스(540)는 광섬유(optical fiber)를 포함할 수 있으며, 광섬유를 통해 데이터를 송수신할 수 있다. 전자 시스템(500)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor), 그리고 입출력 장치 등이 더 제공될 수 있다.
전자 시스템(500)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 타블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 전자 시스템(500)이 무선 통신을 수행할 수 있는 장비인 경우에, 전자 시스템(3000)은 CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), NADC(North American Digital Cellular), E-TDMA(Enhanced-Time Division Multiple Access), WCDMA(Wideband Code Division Multiple Access), CDMA2000과 같은 통신 시스템에서 사용될 수 있다.
본 발명은 반도체 장치에 적용이 가능하며, 특히 MRAM등의 저항성 메모리 장치에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200, 300: 저항성 메모리 장치
110, 210: 입출력 회로(110),
120, 220: 제어 회로
130, 230: 비스트(BIST) 회로
140, 240: 로우 디코더
150, 250: 칼럼 디코더
160, 260: 전류 공급 회로
170, 270: 메모리 셀 어레이
30, 400: 메모리 시스템
500: 전자 시스템

Claims (10)

  1. 워드라인 구동신호와 칼럼 선택신호에 응답하여 활성화되는 메모리 셀 어레이;
    어드레스 신호(ADD)의 타이밍과 전압 레벨을 제어하여 로우 제어신호(CONX)와 칼럼 제어신호(CONY)를 발생하는 제어 회로;
    상기 로우 제어신호를 디코딩하여 워드라인 구동신호를 발생시키고, 상기 워드라인 구동신호를 상기 메모리 셀 어레이에 제공하는 로우 디코더;
    상기 칼럼 제어신호를 디코딩하여 칼럼 선택신호를 발생시키고, 상기 칼럼 선택신호를 상기 메모리 셀 어레이에 제공하는 칼럼 디코더; 및
    위크(weak) 셀 정보에 기초하여 제 1 전류 및 상기 제 1 전류보다 레벨이 큰 제 2 전류를 발생하고, 상기 제 1 전류 및 상기 제 2 전류를 상기 메모리 셀 어레이에 제공하는 전류 공급 회로를 포함하는 저항성 메모리 장치.
  2. 제 1 항에 있어서, 상기 저항성 메모리 장치는
    확장 모드 레지스터 신호(EMRS)에 기초하여 상기 위크 셀 정보를 발생하는 비스트(built-in self test; BIST) 회로를 더 포함하는 것을 특징으로 하는 저항성 메모리 장치.
  3. 제 1 항에 있어서, 상기 전류 공급 회로는
    상기 위크 셀 정보, 상기 로우 제어신호 및 상기 칼럼 제어신호에 기초하여 상기 위크 셀 정보를 발생하는 것을 특징으로 하는 저항성 메모리 장치.
  4. 제 1 항에 있어서, 상기 저항성 메모리 장치는
    상기 제 1 전류를 사용하여 노말(normal) 셀들에 대해 기입 동작을 수행하고, 상기 제 2 전류를 사용하여 위크 셀들에 대해 기입 동작을 수행하는 것을 특징으로 하는 저항성 메모리 장치.
  5. 제 1 항에 있어서, 상기 저항성 메모리 장치는
    노말(normal) 셀들보다 자화(magnetization)가 잘 되지 않는 위크 셀들을 상기 노말 셀들과 구별하기 위해 메모리 셀 어레이에 대해 테스트를 수행하는 것을 특징으로 하는 저항성 메모리 장치.
  6. 제 5 항에 있어서, 상기 저항성 메모리 장치는
    상기 저항성 메모리 장치가 포함된 시스템이 부팅할 때마다 상기 메모리 셀 어레이에 대해 테스트를 수행하는 것을 특징으로 하는 저항성 메모리 장치.
  7. 제 1 항에 있어서,
    상기 저항성 메모리 장치는 MRAM(Magnetic Random Access Memory)인 것을 특징으로 하는 저항성 메모리 장치.
  8. 노말(normal) 셀들과 위크 셀들을 구분하기 위해 메모리 셀 어레이를 테스트 하는 단계;
    테스트 결과에 기초하여, 노말(normal) 전류를 사용하여 노말 셀들에 대해 기입 동작을 수행하는 단계; 및
    상기 테스트 결과에 기초하여, 고 전류를 사용하여 상기 위크 셀들에 대해 기입 동작을 수행하는 단계를 포함하는 저항성 메모리 장치의 데이터 기입 방법.
  9. 제 8 항에 있어서, 상기 메모리 셀 어레이를 테스트 하는 단계는
    워드라인에 연결된 메모리 셀들에 저장된 데이터를 복사해서 더미 레지스터에 저장하는 단계;
    상기 고 전류를 사용하여 상기 워드라인에 연결된 메모리 셀들에 대해 기입 동작을 수행하는 단계;
    상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 레지스터의 데이터를 비교하는 단계; 및
    상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 레지스터의 데이터가 동일하지 않을 경우, 정보 레지스터에 위크 셀 정보를 저장하는 단계를 포함하는 것을 특징으로 하는 저항성 메모리 장치의 데이터 기입 방법.
  10. 제 9 항에 있어서, 상기 메모리 셀 어레이를 테스트 하는 단계는
    워드라인에 연결된 메모리 셀들에 저장된 데이터를 복사해서 더미 메모리 블록에 저장하는 단계;
    상기 고 전류를 사용하여 상기 워드라인에 연결된 메모리 셀들에 대해 기입 동작을 수행하는 단계;
    상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 메모리 블록의 데이터를 비교하는 단계; 및
    상기 워드라인에 연결된 메모리 셀들의 데이터와 상기 더미 메모리 블록의 데이터가 동일하지 않을 경우, 정보 레지스터에 위크 셀 정보를 저장하는 단계를 포함하는 것을 특징으로 하는 저항성 메모리 장치의 데이터 기입 방법.
KR1020120014963A 2012-02-14 2012-02-14 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법 KR20130093394A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120014963A KR20130093394A (ko) 2012-02-14 2012-02-14 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법
US13/609,330 US8670269B2 (en) 2012-02-14 2012-09-11 Resistive memory device and method of writing data using multi-mode switching current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120014963A KR20130093394A (ko) 2012-02-14 2012-02-14 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법

Publications (1)

Publication Number Publication Date
KR20130093394A true KR20130093394A (ko) 2013-08-22

Family

ID=48945440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120014963A KR20130093394A (ko) 2012-02-14 2012-02-14 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법

Country Status (2)

Country Link
US (1) US8670269B2 (ko)
KR (1) KR20130093394A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014009031A1 (de) 2013-08-07 2015-02-12 Mando Corporation Vorrichtung zum Steuern einer Lampe für ein Fahrzeug und Verfahren zur Steuerung einer Lampe für ein Fahrzeug unter Verwendung derselben
CN105244055A (zh) * 2014-07-07 2016-01-13 三星电子株式会社 电阻型存储器装置和电阻型存储器装置的操作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015049918A (ja) * 2013-09-03 2015-03-16 マイクロン テクノロジー， インク． 書き込みパルス幅設定方法、データ書き込み方法及び半導体装置
US9275714B1 (en) * 2014-09-26 2016-03-01 Qualcomm Incorporated Read operation of MRAM using a dummy word line
US10762940B2 (en) * 2016-12-09 2020-09-01 Integrated Magnetoelectronics Corporation Narrow etched gaps or features in multi-period thin-film structures

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6587384B2 (en) 2001-04-21 2003-07-01 Hewlett-Packard Development Company, L.P. Multi-function serial I/O circuit
US20040088614A1 (en) 2002-11-01 2004-05-06 Ting-Chin Wu Management system for defective memory
US7286421B2 (en) 2003-10-28 2007-10-23 International Business Machines Corporation Active compensation for operating point drift in MRAM write operation
US7088608B2 (en) 2003-12-16 2006-08-08 Freescale Semiconductor, Inc. Reducing power consumption during MRAM writes using multiple current levels
US7611912B2 (en) 2004-06-30 2009-11-03 Headway Technologies, Inc. Underlayer for high performance magnetic tunneling junction MRAM
TW200630632A (en) 2004-10-11 2006-09-01 Koninkl Philips Electronics Nv Non-linear magnetic field sensors and current sensors
TWI267086B (en) 2005-12-30 2006-11-21 Ind Tech Res Inst Built-in memory current test circuit
US7728622B2 (en) 2007-03-29 2010-06-01 Qualcomm Incorporated Software programmable logic using spin transfer torque magnetoresistive random access memory
JP5366014B2 (ja) 2008-01-25 2013-12-11 日本電気株式会社 磁気ランダムアクセスメモリ及びその初期化方法
CN101635173B (zh) 2008-07-21 2012-10-03 上海华虹Nec电子有限公司 非挥发存储器的自校准方法和电路及非挥发存储器电路
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
JP5472820B2 (ja) 2008-10-20 2014-04-16 日本電気株式会社 磁気抵抗素子、ｍｒａｍ及び磁気抵抗素子の初期化方法
US8228703B2 (en) 2008-11-04 2012-07-24 Crocus Technology Sa Ternary Content Addressable Magnetoresistive random access memory cell
US8184476B2 (en) 2008-12-26 2012-05-22 Everspin Technologies, Inc. Random access memory architecture including midpoint reference
US8111544B2 (en) 2009-02-23 2012-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Programming MRAM cells using probability write
US8154903B2 (en) 2009-06-17 2012-04-10 Qualcomm Incorporated Split path sensing circuit
EP2276034B1 (en) 2009-07-13 2016-04-27 Crocus Technology S.A. Self-referenced magnetic random access memory cell
EP2309514B1 (en) 2009-10-05 2016-01-06 Crocus Technology Circuit for generating adjustable timing signals for sensing a self-referenced MRAM cell
US8416600B2 (en) 2009-11-25 2013-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Reverse connection MTJ cell for STT MRAM
US8264895B2 (en) 2009-11-30 2012-09-11 Qualcomm Incorporated Resistance based memory circuit with digital sensing
KR101604042B1 (ko) 2009-12-30 2016-03-16 삼성전자주식회사 자기 메모리 및 그 동작방법
US8208291B2 (en) 2010-01-14 2012-06-26 Qualcomm Incorporated System and method to control a direction of a current applied to a magnetic tunnel junction
US8423329B2 (en) 2010-01-21 2013-04-16 Qualcomm Incorporated System and method of adjusting a resistance-based memory circuit parameter
US8274819B2 (en) 2010-02-04 2012-09-25 Magic Technologies Read disturb free SMT MRAM reference cell circuit
EP2363862B1 (en) 2010-03-02 2016-10-26 Crocus Technology MRAM-based memory device with rotated gate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014009031A1 (de) 2013-08-07 2015-02-12 Mando Corporation Vorrichtung zum Steuern einer Lampe für ein Fahrzeug und Verfahren zur Steuerung einer Lampe für ein Fahrzeug unter Verwendung derselben
CN105244055A (zh) * 2014-07-07 2016-01-13 三星电子株式会社 电阻型存储器装置和电阻型存储器装置的操作方法

Also Published As

Publication number Publication date
US20130208535A1 (en) 2013-08-15
US8670269B2 (en) 2014-03-11

Similar Documents

Publication Publication Date Title
CN107799133B (zh) 感测放大器、存储装置及包括其的***
US9460786B2 (en) Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
KR102274259B1 (ko) 멀티 비트 프로그램을 위한 오티피 메모리 셀 및 오티피 메모리 장치
KR101797106B1 (ko) 저항성 메모리 장치와 상기 저항성 메모리 장치를 포함하는 전자 장치들
US10008262B2 (en) Memory and electronic device including the same
US9455032B2 (en) Semiconductor integrated circuit device including a leakage current sensing unit and method of operating the same
US9865345B2 (en) Electronic device including a semiconductor memory having memory arrays with variable resistance storage elements and a bias voltage generator arranged between the arrays
US9847114B2 (en) Electronic device
KR20180063956A (ko) 비휘발성 메모리 장치
US9870821B2 (en) Electronic device
US20140244931A1 (en) Electronic device
KR20190142548A (ko) 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
KR20130093394A (ko) 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법
CN110782923A (zh) 存储器设备和驱动写入电流的方法
US8873328B2 (en) Nonvolatile memory device including sudden power off detection circuit and sudden power off detection method thereof
US9076539B2 (en) Common source semiconductor memory device
TWI523013B (zh) 於交叉點陣列中透過耦合電容器之地磚層級突返檢測技術
TW201816783A (zh) 感測放大器、記憶體裝置以及包括其的系統
US9865341B2 (en) Electronic device
KR20180045690A (ko) 센스 앰프, 이를 포함하는 비휘발성 메모리 장치 및 시스템
US9368180B2 (en) Variable resistance memory device and storage devices using the same
CN111883194A (zh) 电子设备以及操作电子设备的方法
US11900987B2 (en) Non-volatile static random access memory with independently accessible non-volatile bit cell and method of operating the same
KR20180024070A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9984748B1 (en) Electronic device and method for reading data stored in resistive memory cell

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid