KR20130091102A - Ｌｅｄ 패키지 및 그 제조방법 - Google Patents

Ｌｅｄ 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20130091102A
KR20130091102A KR1020120012379A KR20120012379A KR20130091102A KR 20130091102 A KR20130091102 A KR 20130091102A KR 1020120012379 A KR1020120012379 A KR 1020120012379A KR 20120012379 A KR20120012379 A KR 20120012379A KR 20130091102 A KR20130091102 A KR 20130091102A
Authority
KR
South Korea
Prior art keywords
led chip
heat dissipation
dissipation via
substrate
stepped portion
Prior art date
Application number
KR1020120012379A
Other languages
English (en)
Inventor
이경우
박성환
Original Assignee
하나 마이크론(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 하나 마이크론(주) filed Critical 하나 마이크론(주)
Priority to KR1020120012379A priority Critical patent/KR20130091102A/ko
Publication of KR20130091102A publication Critical patent/KR20130091102A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명에 따른 LED 패키지는, 기판과, 상기 기판을 관통하여 형성되고, 상부 면에 소정 깊이로 단차부가 형성된 방열 비어와, 상기 방열 비어를 중심으로 상기 기판에 형성된 제 1 , 제 2 전극 패드와, 상기 방열 비어에 형성된 단차부에 실장되며, 상기 제 1 전극 패드 및 상기 제 2 전극 패드와 전기적으로 연결된 LED 칩을 포함하는 점에 그 특징이 있다.
본 발명에 따르면, LED 칩에서 발생하는 열을 방열하는 방열 비어에 단차부를 형성하여 LED 칩을 실장함으로써 LED 칩의 측면에서도 열을 고르게 분산시킴으로써 방열 효과를 높일 수 있다.

Description

ＬＥＤ 패키지 및 그 제조방법{LED Package and manufacturing method for the same}
본 발명은 LED 패키지 및 그 제조방법에 관한 것으로, 특히 LED 칩에서 발생하는 열을 방열하는 방열 비어에 단차부를 형성하여 LED 칩을 실장함으로써 LED 칩의 측면에서도 열을 고르게 분산시킴으로써 방열 효과를 높일 수 있는 LED 패키지 및 그 제조방법에 관한 것이다.
일반적으로 발광다이오드(LED: Light Emitting Diode)는 전류가 흐를 때 빛을 내는 반도체 소자이며, GaAs, GaN 광반도체로 이루어진 PN 접합 다이오드(junction diode)로 전기에너지를 빛에너지로 바꾸어 주는 것이다.
이러한 LED 특성을 결정하는 요소로는 색, 휘도 및 광변환 효율 등이 있는데, 이러한 제품의 특성은 LED 칩에 사용되고 있는 화합물 반도체 재료와 그 구조에 의해 결정되지만, LED 칩을 실장하기 위한 구조에 의해서도 큰 영향을 받는다.
따라서, 사용자 요구에 따른 발광 효과를 얻기 위해서는 LED 칩의 재료 또는 구조 이외에도, LED 패키지의 구조 및 그에 사용되는 재료 등도 개선할 필요가 있다. 특히, 최근에 LED 패키지의 사용 범위가 모바일 단말기와 같은 소형 조명에서 실내외의 일반조명, 자동차 조명, 대형 LCD(Liquid Crystal Display)용 백라이트(Backlight)로 그 적용범위가 점차 확대됨에 따라, 고효율 및 휘도를 향상시키고자 하는 노력이 진행되고 있다.
도 1은 종래에 따른 세라믹 LED 패키지의 구조를 개략적으로 도시한 도면이다. 도 1에 도시된 바와 같이, 종래의 세라믹 LED 패키지는 기판(101)의 중앙부에 형성된 방열 비어홀(102)상에 LED 칩(104)이 실장되고, 도전성 와이어(105)를 통하여 기판(101)과 LED 칩(104)이 전기적으로 연결된다.
다음으로, LED 칩(104)이 형성된 기판상에 형광체를 포함하는 투명수지의 렌즈부(108)에 의해 몰딩층(107)을 형성함으로써, LED 패키지가 완성된다.
그러나, 이와 같은 종래의 LED 패키지(100)는 LED 칩(104)에서 발생되는 열을 LED칩과 접촉되어 있는 하부면의 방열 비어를 통해서만 방출하여 방열 효과가 떨어지는 문제점이 있다.
본 발명이 해결하고자 하는 기술적 과제는 LED 칩에서 발생하는 열을 방열하는 방열 비어에 단차부를 형성하여 LED 칩을 실장함으로써 LED 칩의 측면에서도 열을 고르게 분산시킴으로써 방열 효과를 높일 수 있는 LED 패키지 및 그 제조방법을 제공하는 것이다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 해결하기 위한 본 발명에 따른 LED 패키지는, 기판과, 상기 기판을 관통하여 형성되고, 상부 면에 소정 깊이로 단차부가 형성된 방열 비어와, 상기 방열 비어를 중심으로 상기 기판에 형성된 제 1 , 제 2 전극 패드와, 상기 방열 비어에 형성된 단차부에 실장되며, 상기 제 1 전극 패드 및 상기 제 2 전극 패드와 각각 와이어 본딩되어 전기적으로 연결된 LED 칩을 포함하는 점에 그 특징이 있다.
여기서, 상기 단차부는 상기 LED 칩의 측면 비발광 영역에 대응하는 깊이로 형성되는 점에 그 특징이 있다.
여기서, 상기 LED 칩이 실장된 기판상에 형성된 실리콘 형광체와, 상기 실리콘 형광체가 형성된 LED 칩을 봉지하는 렌즈부를 더 포함하는 점에 그 특징이 있다.
여기서, 상기 방열 비어는 도전성 물질로 형성되는 점에 그 특징이 있다.
또한, 본 발명에 따른 LED 패키지의 제조방법은, 기판의 중앙부에 관통홀을 형성하는 단계와; 상기 형성된 관통홀에 지그를 배치하고, 도전성 금속 물질을 충진하여 방열 비어를 형성하는 단계와; 상기 배치된 지그를 제거하여 상기 방열 비어의 일면에 단차부를 형성하는 단계와; 상기 방열 비어를 중심으로 상기 세라믹 기판의 양단에 제 1 , 제 2 전극 패드를 형성하는 단계와; 상기 방열 비어에 형성된 단차부에 LED 칩을 실장하고, 상기 LED 칩과 상기 제 1, 제 2 전극 패드를 전기적으로 연결되도록 와이어 본딩하는 단계를 포함하는 점에 그 특징이 있다.
여기서, 상기 관통홀의 지그는 상기 LED 칩의 측면 비발광 영역에 대응하는 깊이로 배치하여 단차부를 형성하는 점에 그 특징이 있다.
본 발명에 따르면, LED 칩에서 발생하는 열을 방열하는 방열 비어에 단차부를 형성하여 LED 칩을 실장함으로써 LED 칩의 측면에서도 열을 고르게 분산시킴으로써 방열 효과를 높일 수 있다.
도 1은 종래에 따른 세라믹 LED 패키지의 구조를 개략적으로 도시한 도면.
도 2는 본 발명에 따른 LED 패키지의 구조를 개략적으로 도시한 도면.
도 3a 내지 도 3d는 본 발명에 따른 LED 패키지 제조방법을 도시한 도면.
이하 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 바람직한 실시 예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시 예에 대한 동작 원리를 상세하게 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
또한, 도면 전체에 걸쳐 유사한 기능 및 작용을 하는 부분에 대해서는 동일한 도면 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때, 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다. 또한 어떤 구성 요소를 '포함'한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라, 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하 본 발명의 일 실시 예를 첨부된 도면을 참조하여 상세히 설명한다.
도 2는 본 발명에 따른 LED 패키지의 구조를 개략적으로 도시한 도면이다. 도 2에 도시된 바와 같이, 본 발명에 따른 LED 패키지는, 기판(201)과, 상기 기판(201)의 중앙부를 관통하여 형성되고, 상부 면에 소정 깊이로 단차부가 형성된 방열 비어(203)와, 상기 방열 비어(203)를 중심으로 상기 기판(201)의 양단에 소정형태로 형성된 제 1, 제 2 전극 패드(202a,202b)와, 상기 방열 비어(203)에 형성된 단차부에 실장되며, 상기 제 1 전극 패드(202a) 및 상기 제 2 전극 패드(202b)와 각각 와이어 본딩되어 전기적으로 연결된 LED 칩(204)과, 상기 LED 칩(204)이 실장된 기판상에 형성된 실리콘 형광체(미도시)와, 상기 실리콘 형광체가 형성된 LED 칩을 봉지하는 렌즈부(미도시)를 포함하여 구성된다.
상기 기판(201)은 주로 글라스 세라믹(Glass-Ceramic) 재료를 기반으로 이루어진 다수의 그린시트(green sheet) 층이 하나의 기판을 형성한다. 그리고, 이러한 여러장 적층된 기판(201)은 두께방향으로 중앙 부분에 펀칭 등에 의한 방법으로 관통홀을 형성한다.
상기 방열 비어(203)는 상기 형성된 관통홀에 도전성 물질을 부여하여(충진하여) 방열 비아(203)이 형성된다. 이때, 상기 관통홀에 도전성 물질을 충진할 때 관통홀에 지그(jig)를 배치하여 도전성 물질을 충진하게 된다.
보다 상세하게는, 상기 방열 비어에 LED 칩이 실장되도록 소정 깊이의 단차부를 형성하게 된다. 상기 단차부는 상기 LED 칩의 측면 비발광 영역에 대응하는 깊이로 형성하게 된다. 이때, 상기 LED 칩의 비발광 영역은 LED 칩의 광효율에 영향을 미치지 않는 하측면부를 의미한다. 이러한 상기 방열 비어의 단차부에 실장된 LED 칩에서 발생되는 열은 하부 및 측면부에 분산함으로써 방열 효과를 높이게 된다.
한편, 상기 단차부(203b)는 지그(210)를 배치하고 도전성 물질을 충진하여 형성하는 것으로 설명하였으나 이에 한정하지 않고 다양한 방법으로 형성될 수 있다.
상기 제 1 전극 패드(202a) 및 제 2 전극 패드(202b)는 상기 기판(210)의 상기 방열 비아(220)을 중심으로 각 양단부에 각각 형성하게 된다. 즉, 제 1 전극 패드 및 제 2 전극 패드(202a,202b)는 도전성 금속 테이프 또는 증착 등을 이용하여 형성하거나 다양한 방식에 의해 형성될 수 있다. 여기서, 제 1 전극 패드 및 제 2 전극 패드(202a,202b)의 도전성 금속 물질 중에 Ag를 이용하는 것이 바람직하다.
상기 LED 칩(204)은 접착제에 의해 상기 기판(201)의 방열 비어(203)의 단차부상에 실장되며, 도전성 와이어(205a,205b)에 의해 LED칩(204)의 양 전극과 상기 제 1 전극 패드 및 제 2 전극 패드(202a,202b)가 전기적으로 연결된다. 이러한 LED 칩(204)은 GaAs 계열 또는 GaN 계열의 LED 칩으로 구성될 수 있다.
한편, 상기 실리콘 형광체(미도시)는 상기 LED 칩(204)이 실장된 결과물상에 도포되어 몰딩된다. 여기서, 상기 실리콘 형광체는 LED 칩(204)을 덮도록 형성되며, LED 칩(204)에서 발광된 빛이 투과될 수 있도록 투명수지에 형광체가 혼합된 것으로 이루어지는 것이 바람직하며, 이러한 상기 실리콘 형광체는 투명수지의 렌즈부(미도시)와 봉지하도록 압착하여 몰딩하게 된다.
도 3a 내지 도 3d는 본 발명에 따른 LED 패키지 제조방법을 도시한 도면이다. 도 3a에 도시된 바와 같이, 본 발명에 따른 LED 패키지의 제조방법은, 기판(201)의 중앙부에 관통홀을 형성하는 단계가 수행된다. 여기서, 상기 방열 관통홀은 여러장 적층된 기판에 펀칭 등에 의한 방법으로 상기 기판(201)의 중앙부를 수직으로 관통하도록 형성된다.
그리고, 도 3b에 도시된 바와 같이, 상기 기판(201)에 형성된 관통홀(203a)에 지그(210)를 배치하고, 도전성 금속 물질을 충진하여 방열 비어(203)를 형성하는 단계가 수행된다.
보다 상세하게는, 상기 관통홀(203a)에 배치되는 상기 지그(210)는 상기 방열 비어(203)의 단차부(203b)를 형성하기 위해 배치되는 것으로 상기 LED 칩(204)의 측면 비발광 영역에 대응하는 깊이로 배치하게 된다. 이때, 상기 LED 칩(204)의 비발광 영역은 LED 칩의 광효율에 영향을 미치지 않는 하측면부를 의미한다. 이러한 상기 방열 비어(203)의 단차부(203b)에 실장된 LED 칩(204)에서 발생되는 열은 하부 및 측면부에 분산함으로써 방열 효과를 높이게 된다. 이러한 상기 단차부(203b)는 지그(210)를 배치하고 도전성 물질을 충진하여 형성하는 것으로 설명하였으나 이에 한정하지 않고 스템핑 등의 다양한 방법으로 형성될 수 있다.
도 3c에 도시된 바와 같이, 상기 금속 물질을 도포하여 형성된 방열 비어(203)에 배치된 지그(210)를 제거하여 상기 방열 비어(203)의 일면에 단차부(203b)를 형성하고, 상기 방열 비어(203)를 중심으로 상기 기판(201)의 양단에 제 1 , 제 2 전극 패드(202a,202b)를 형성하는 단계가 수행된다.
이때, 상기 제 1 전극 패드 및 제 2 전극 패드(202a,202b)는 도전성 금속 테이프 또는 증착 등을 이용하여 형성하거나 다양한 방식에 의해 형성될 수 있다. 여기서, 상기 방열 비아(203), 제 1 전극 패드 및 제 2 전극 패드(202a,202b)는 도전성 금속 물질 중에 Ag를 이용하는 것이 바람직하다.
도 3d에 도시된 바와 같이, 상기 방열 비어(203)에 형성된 단차부(203b)에 LED 칩(204)을 실장하고, 상기 LED 칩(204)과 상기 제 1, 제 2 전극 패드(202a,202b)를 전기적으로 연결되도록 와이어 본딩하는 단계가 수행된다.
상기 LED 칩(204)은 접착제에 의해 상기 기판(201)의 방열 비어(203)이 단차부에 실장되며, 도전성 와이어(205a,205b)에 의해 LED 칩(204)의 양 전극과 기판(201)의 양단의 제 1 전극 패드 및 제 2 전극 패드(202a,202b)과 전기적으로 연결되도록 와이어 본딩을 수행하게 된다. 여기서, LED 칩(204)은 GaAs 계열 또는 GaN 계열의 LED 칩으로 구성될 수 있다.
이어서, 상기 결과물이 형성된 기판(201)상에 실리콘 형광체를 도포하여 투명수지의 렌즈부와 봉지하여 경화시키게 된다. 여기서, 상기 실리콘 형광체는 LED 칩(204)을 덮도록 형성되며, LED 칩(204)에서 발광된 빛이 투과될 수 있도록 투명수지에 형광체가 혼합된 것으로 이루어지는 것이 바람직하다.
상기 실리콘 형광체를 도포하는 방법은 롤링, 스프레이 및 스퀴징 방식중 어느 하나 방식으로 이루어질 수 있다. 그리고, 상기 실리콘 형광체에 도포한 후 투명수지의 렌즈부(미도시)와 봉지하도록 압착하게 된다.
따라서, 상기와 같은 LED 패키지는 LED 칩에서 발생하는 열을 방열 비어의 단차부를 통해 LED 칩의 측면에서도 열을 고르게 분산시킴으로써 방열 효과를 높일 수 있다.
이상에서 설명한 바와 같이, 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시 예에 관하여 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 따라서 본 발명의 권리 범위는 설명된 실시 예에 국한되어 정해져서는 안되며, 후술하는 청구범위뿐만 아니라, 이와 균등한 것들에 의해 정해져야 한다.
<도면의 주요부분에 대한 부호의 설명>
201 --- 세라믹 기판 203 --- 방열 비어
202a, 202b --- 전극 패드 204 --- LED 칩
205a, 205b --- 도전성 와이어

Claims (6)

  1. 기판과;
    상기 기판을 관통하여 형성되고, 상부 면에 소정 깊이로 단차부가 형성된 방열 비어와;
    상기 방열 비어를 중심으로 상기 기판상에 형성된 제 1 , 제 2 전극 패드와;
    상기 방열 비어에 형성된 단차부에 실장되며, 상기 제 1 전극 패드 및 상기 제 2 전극 패드와 전기적으로 연결된 LED 칩을 포함하는 LED 패키지.
  2. 제 1항에 있어서,
    상기 단차부는 상기 LED 칩의 측면 비발광 영역에 대응하는 깊이로 형성되는 것을 특징으로 하는 LED 패키지.
  3. 제 1항에 있어서,
    상기 LED 칩의 발광 영역에 형성된 실리콘 형광체와;
    상기 실리콘 형광체가 형성된 LED 칩을 봉지하는 렌즈부를 더 포함하는 것을 특징으로 하는 LED 패키지.
  4. 제 1항에 있어서,
    상기 방열 비어는 도전성 물질로 형성되는 것을 특징으로 하는 LED 패키지.
  5. 기판의 중앙부에 관통홀을 형성하는 단계와;
    상기 형성된 관통홀에 지그를 배치하고, 도전성 금속 물질을 충진하여 방열 비어를 형성하는 단계와;
    상기 배치된 지그를 제거하여 상기 방열 비어의 일면에 단차부를 형성하는 단계와;
    상기 방열 비어를 중심으로 상기 세라믹 기판의 양단에 제 1 , 제 2 전극 패드를 형성하는 단계와;
    상기 방열 비어에 형성된 단차부에 LED 칩을 실장하고, 상기 LED 칩과 상기 제 1, 제 2 전극 패드를 전기적으로 연결되도록 와이어 본딩하는 단계를 포함하는 LED 패키지 제조방법.
  6. 제 5항에 있어서,
    상기 관통홀의 지그는 상기 LED 칩의 측면 비발광 영역에 대응하는 깊이로 배치하여 단차부를 형성하는 것을 특징으로 하는 LED 패키지 제조방법.
KR1020120012379A 2012-02-07 2012-02-07 Ｌｅｄ 패키지 및 그 제조방법 KR20130091102A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120012379A KR20130091102A (ko) 2012-02-07 2012-02-07 Ｌｅｄ 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120012379A KR20130091102A (ko) 2012-02-07 2012-02-07 Ｌｅｄ 패키지 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20130091102A true KR20130091102A (ko) 2013-08-16

Family

ID=49216428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120012379A KR20130091102A (ko) 2012-02-07 2012-02-07 Ｌｅｄ 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20130091102A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715155A (zh) * 2013-12-31 2014-04-09 日月光半导体(上海)有限公司 包含封装基板的集成电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715155A (zh) * 2013-12-31 2014-04-09 日月光半导体(上海)有限公司 包含封装基板的集成电路

Similar Documents

Publication Publication Date Title
US11081471B2 (en) LED module with hermetic seal of wavelength conversion material
US10177283B2 (en) LED packages and related methods
US9564567B2 (en) Light emitting device package and method of fabricating the same
US9512968B2 (en) LED module
KR101521260B1 (ko) 발광 다이오드 패키지 및 이의 제조방법
US9012941B2 (en) Light emitting diode device, light emitting apparatus and method of manufacturing light emitting diode device
US11189601B2 (en) Reflective solder mask layer for LED phosphor package
US20120268916A1 (en) Light emitting device package and method of manufacturing the same
TWI573295B (zh) 具有形成於溝槽中之反射壁之發光二極體混合室
KR101181224B1 (ko) Ｌｅｄ 패키지 및 그 제조방법
JP2010245481A (ja) 発光装置
KR20120094279A (ko) 발광소자 패키지 및 그 제조방법
WO2015139369A1 (zh) 一种led灯条制作方法及led灯条
KR20120094280A (ko) 발광소자 패키지 및 그 제조방법
TW201349598A (zh) 發光半導體元件及其製作方法
CN101090144A (zh) 高功率发光元件封装的工艺及其结构
KR20130077059A (ko) Ｌｅｄ 패키지 및 그 제조방법
KR101519110B1 (ko) 발광다이오드 패키지 및 그 제조방법
KR101740484B1 (ko) 발광소자 패키지 및 그 제조 방법
KR20150042954A (ko) 측면발광 발광 장치 및 그 제조 방법
KR20130077058A (ko) 단차를 갖는 세라믹 ｌｅｄ 패키지 및 그 형성방법
KR20130091102A (ko) Ｌｅｄ 패키지 및 그 제조방법
KR20130077069A (ko) Ｌｅｄ 패키지의 제조방법
KR101616474B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR101321933B1 (ko) 발광 다이오드 및 이의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid