KR20130089472A - 비휘발성 메모리 장치 및 이를 포함하는 메모리 카드 - Google Patents

비휘발성 메모리 장치 및 이를 포함하는 메모리 카드 Download PDF

Info

Publication number
KR20130089472A
KR20130089472A KR1020120010862A KR20120010862A KR20130089472A KR 20130089472 A KR20130089472 A KR 20130089472A KR 1020120010862 A KR1020120010862 A KR 1020120010862A KR 20120010862 A KR20120010862 A KR 20120010862A KR 20130089472 A KR20130089472 A KR 20130089472A
Authority
KR
South Korea
Prior art keywords
memory cell
cell array
nonvolatile memory
voltage
refresh
Prior art date
Application number
KR1020120010862A
Other languages
English (en)
Inventor
모셰 트위토
루틴 아다르
세이 랜디스
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120010862A priority Critical patent/KR20130089472A/ko
Priority to US13/756,784 priority patent/US20130205075A1/en
Publication of KR20130089472A publication Critical patent/KR20130089472A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 비휘발성 메모리 장치에관한 것이다. 본 발명의 실시예에 따른 비휘발성 메모리 장치는 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이,
별도의 외부 전원이 공급되지 않고, 충전된 전압을 저장하는 배터리, 메모리 셀 어레이의 비휘발성 메모리 셀의 열화 상태를 감지는 센싱부, 및 센싱부의 감지 결과에 따라, 리프레시 트리거 신호를 제공하는 트리거부를 포함하며, 상기 트리거부로부터 트리거 신호를 제공받아, 상기 배터리로부터 충전 전압을 사용하여, 상기 메모리 셀 어레이의 비휘발성 메모리 셀을 리프레시하는 것을 특징으로 한다.

Description

비휘발성 메모리 장치 및 이를 포함하는 메모리 카드{A non-volatile memory device and a memory card having same}
본 발명은 비휘발성 메모리 장치 및 상기 비휘발성 메모리를 포함하는 메모리 카드에 관한 것이다.
메모리 장치는 휘발성(volatile) 메모리 장치와 비휘발성(non-volatile) 메모리 장치로 분류된다. 휘발성 메모리 장치는 전원(power)이 제거될 때 데이터는 유지되지 않는다. 그러나, 비휘발성 메모리 장치는 전원이 제거되더라도 데이터는 유지된다.
비휘발성 메모리 장치의 예들로서 ROM(read only memory), 또는 EEPROM (Electrically Erasable Programmable Read-Only Memory) 등이 있다.
플래시(flash) EEPROM으로 소개된 플래시 메모리 장치의 구조와 동작은 종래의 EEPROM의 구조와 동작과 서로 다르다. 플래시 메모리 장치는 블락(block) 단위로 전기적 소거(electric erase) 동작을 수행하고 비트 단위로 프로그램 동작을 수행할 수 있다.
플래시 메모리 장치에 포함된 프로그램된 다수개의 메모리 셀들의 문턱 전압들(threshold voltages)은 여러 가지 원인, 예컨대 플로팅 게이트 커플링 (floating gate coupling), 시간의 경과에 따른 전하 손실(charge loss), 등에 따라 변할 수 있다.
다수의 메모리 셀들의 문턱 전압들의 변화는 리드 데이터의 신뢰성 (reliability)을 악화시킬 수 있다.
본 발명이 해결하려는 과제는 리드 데이터의 신뢰성을 향상시키는 비휘발성 메모리 장치를 제공하는 것이다.
본 발명이 해결하려는 과제는 리드 데이터의 신뢰성을 향상시키는 메모리 카드를제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 장치의 일 태양(aspect)은 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이, 별도의 외부 전원이 공급되지 않고, 충전된 전압을 저장하는 배터리, 메모리 셀 어레이의 비휘발성 메모리 셀의 열화 상태를 감지는 센싱부; 및 센싱부의 감지 결과에 따라, 리프레시 트리거 신호를 제공하는 트리거부를 포함하며, 트리거부로부터 트리거 신호를 제공받아, 상기 배터리로부터 충전 전압을 사용하여, 상기 메모리 셀 어레이의 비휘발성 메모리 셀을 리프레시한다.
리프레시는 에러 비트가 정정된 데이터를 사용하지 않고, 데이터 프로그램 검증시 사용한 제 1 검증 전압보다 큰 제 2 검증 전압을 사용하여 열화된 셀들의 문턱전압을 상승시키며, 제 2 검증 전압은 기정해진 프로그램 데이터 최소 산포의 최소 문턱전압과 최대 문턱전압의 중간 전압이다.
또는, 리프레시는 상기 메모리 셀 어레이에 저장된 데이터를 읽고, ECC(error correction code) 디코더를 사용하여, 상기 데이터의 에러 비트가 정정된 데이터를 사용하여 수행할 수 있다. 상기 다른 과제를 해결하기 위한 본 발명의 메모리 시스템의 다른 태양은 다수의 블락을 포함하는 메모리 셀 어레이, 전원을 저장하고 공급하는 베터리 및 메모리 셀 어레이의 선택적인 리프레시를 개시하도록 제어하는 트리거부 및 트리거부로부터 리프레시 명령을 제공받는 페이지 버퍼를 포함하며, 리프레시는 외부 공급 전원 전압 없이 상기 베터리로 부터 제공된 전원을 사용한다.
상기 과제를 해결하기 위한 본 발명의 비휘발성 메모리 카드의 일 태양(aspect)은 다수의 블락을 포함하는 메모리 셀 어레이를 포함하는 비휘발성 메모리 장치, 호스트와 통신하기 위한 카드 인터페이스 및 상기 비휘발성 메모리와 상기 키드 인터페이스 사이의 통신을 전반적으로 제어하는 메모리 컨느롤러를 포함한다. 비휘발성 메모리 장치는 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이, 별도의 외부 전원이 공급되지 않고, 충전된 전압을 저장하는 배터리, 메모리 셀 어레이의 비휘발성 메모리 셀의 열화 상태를 감지는 센싱부, 감지 결과에 따라, 리프레시 트리거 신호를 제공하는 트리거부 및 배터리로부터 충전 전압을 인가받아 동작하며, 트리거부센싱부로부터 트리거 신호를 제공받아 상기 메모리 셀 어레이의 비휘발성 메모리 셀을 리프레시하는 컨트롤 로직을 포함한다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 개념에 따른 실시예는 비휘발성 메모리 장치 및 메모리 카드는 메모리 시스템에 관한 발명이며, 멀티 비트 비휘발성 메모리 장치의 신뢰도를 향상시킬 수 있는 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 SLC(single level cell) 플래시 메모리 장치의 차지 로스(charge loss) 현상을 설명하기 위한 도면이다.
도 2은 2비트 멀티 레벨 셀(MLC) 플래시 메모리 장치의 차지 로스(charge loss) 현상을 설명하기 위한 도면이다.
도 3은 본 발명의 실시예들에 따른 메모리 장치를 설명하기 위한 블락도이다.
도 4는 본 발명의 실시예에 따른 리프레시 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 리스레시 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 실시예에 따른 비휘발성 메모리 장치를 포함하는 메모리 카드의 블락도이다.
도 7은 본 발명의 일 실시예에 따른 리프레시하는 비휘발성 메모리 장치의 동작 방법의 순서도이다.
도 8은 본 발명의 다른 실시예에 따른 비 휘발성 메모리 장치를 포함하는 전자장치의 블락도이다.
도 9은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치를 포함하는 전자장치의 블락도이다.
도 10는 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치를 포함하는 전자장치의 블락도이다.
도 11은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치를 포함하는 전자장치의 블락도이다.
도 12은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치를 포함하는 전자장치의 블락도이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니된다.
본 발명의 개념에 따른 실시예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.
도 1은 SLC(single level cell) 플래시 메모리 장치의 차지 로스(charge loss) 현상을 설명하기 위한 도면이다.
도 1을 참조하면, 차지 로스 현상은 플래시 메모리 장치의 저장층(예를 들어, 플로팅 게이트(floating gate)) 또는 터널 산화물 층(tunnel oxide layer)에 포획(trap)된 전자들이 시간이 지남에 따라, 포획된 전하 중 일부가 저장층 또는 터널 산화물 층(tunnel oxide layer)로부터 빠져나오는 것을 의미한다. 또한, 프로그램 및 이레이즈를 반복하는 회수가 증가하면 터널 산화물 층(tunnel oxide layer)이 열화되고, 이에 따라 차지 로스 현상이 더 심하게 발생될 수 있다.
구체적으로, x축은 전압을 나타내며, y축은 메모리 셀의 개수를 나타낸다. 제1 프로그램 상태 산포(1-a)는 프로그램 동작 직후의 프로그램 상태 산포를 나타내며(즉, 차지 로스 현상이 발생되지 않는 상태), 제2 프로그램 상태 산포(1-b)는 차지 로스 현상이 발생된 후의 프로그램 상태 산포를 나타낸다. 즉, 차지 로스 현상이 발생됨에 따라, 제1 프로그램 상태 산포(1-a)는 제2 프로그램 상태 산포(1-b)로 이동하게 된다.
따라서, 제1 프로그램 상태 산포(1-a)는 베리파이 전압(Vverify)보다 우측에 위치하는 반면, 제2 프로그램 상태 산포(1-b)의 일부 산포(1-c)는 베리파이 전압(Vverify) 좌측에 위치하게 된다. 제2 프로그램 상태 산포(1-b)의 일부 산포(1-c)에 해당하는 비휘발성 메모리 셀의 개수가 많아지면, 일부 산포(1-c)에 해당하는 비휘발성 메모리 셀은 ECC(error correction code)를 이용하여 정정할 수 없다.
도 2은 2비트 멀티 레벨 셀(MLC) 플래시 메모리 장치의 차지 로스(charge loss) 현상을 설명하기 위한 도면이다.
MLC 비휘발성 메모리장치의 경우, 하나의 메모리 셀에 k개의 비트를 프로그램 하려면, 2k 개의 문턱 전압들 중 어느 하나가 상기 메모리 셀에 형성되어야 한다. 2비트를 하나의 셀에 저장하는 경우 메모리 셀들 간의 미세한 전기적 특성의 차이로 인해, 동일한 데이터가 프로그램 된 메모리 셀들의 문턱 전압들은 일정한 범위의 문턱전압 산포(threshold voltage distribution)를 형성할 수 있다. 각각의 문턱전압 분포는 k개의 비트에 의해 생성될 수 있는 2k 개의 데이터 값 각각에 대응될 수 있다.
도 2를 참조하면, 2비트 MLC비휘발성 메모리 장치의 경우, 프로그램 동작 직후의 상태산포인 P1(2-a), P2(2-b), P3(2-c)인 3개의 프로그램 문턱전압 상태 산포를 형성하며, 하나의 이레이즈 상태(state)의 문턱전압 산포인 E(2-g)가 형성된다. P1(2-e), P2(2-c), P3(2-a)는 프로그램후 차지로스(charge loss)가 발생하지 않아, 상태 산포가 하나도 겹치지 아니한다. 각 문턱전압의 상태 산포별로 리드전압을 각각 가지게 된다. 따라서 2비트인 경우 VreadA, VreadB, VreadC로 총 3개의 리드전압을 가지게 된다. 미리 정해진 리드전압, VreadA, VreadB, VreadC는 제조과정에서 미리 정해진 디폴트 전압일 수 있다. 도면에서는 편의를 위하여 2비트를 예를 들어 설명하였으나, 이에 한정된 것은 아니다. 3비트 비휘발성메모리의 경우 7개의 프로그램 산포와 1개의 이레이즈 산포를 가지며, 4비트 비휘발성 메모리의경우 15개의 프로그램 산포와 1개의 이레이즈 산포를 가진다.
2비트 멀티 레벨 셀(MLC) 비휘발성메모리 장치가 프로그램 수행후, 시간이 경과하고, 또한 프로그램 및 이레이즈를 반복하여 시간이 경과한 경우, 플래시 메모리 셀의 특성 열하로 인하여 차지 로스(charge loss)로 인하여 변형될 수 있는 프로그램 및 이레이즈 상태의 문턱접압 산포를 예시적으로 보여 주는 도면이다.
도 1에서 보았듯이, 비휘발성 메모리 장치의 경우, 시간이 지남에 따라, 플로팅 게이트(floating gate) 또는 터널 산화물 층(tunnel oxide layer)에 포획(trap)된 전자들이 방출되는 차지 로스가 발생한다. 또한 프로그램 및 이레이즈를 반복하면서 터널 산화물 층(tunnel oxide layer)이 열화 되어 차지 로스를 더욱 증가 시킬 수 있다. 차지 로스는 문턱전압을 감소시킬 수 있어, 문턱전압의 산포를 왼쪽을 이동 시킬 수 있다.
도시된 것과 같이, 인접한 각 상태의 문턱전압 산포들이 서로 중첩될 수 있다. 산포가 중첩되면 특정 리드전압 인가 시, 리드되는 데이터에는 많은 오류가 포함될 수 있다. 예를 들면, Vread1을 인가 시에, 온(on)상태이면 P2 쪽에 있는 리드 데이터를 말하고, 오프(off) 상태이면 P3 쪽에 있는 데이터를 말한다. 그러나, 겹쳐진 부분의 경우, P3인 메모리 셀의 상태일지라도 메모리 셀이 온(on) 상태로 리드될 수 있어 에러 비트를 야기 할 수 있다. 따라서, 문턱전압 산포가 중첩됨에 따라, 리드된 데이터에는 많은 에러 비트들이 포함될 수 있다.
도 3은 본 발명의 실시예들에 따른 메모리 장치를 설명하기 위한 블락도이다.
도 3을 참조하면, 비휘발성 메모리 장치(100)로 낸드 플래시 메모리 장치를 예로 들었으나, 이에 한정되는 것은 아니다. 비휘발성 메모리 장치(100) 는 다수의 낸드 낸드 플래시 메모리 장치를 포함할 수 있다. 비휘발성 메모리 장치(100)는 평면 구조긴 메모리 셀구조및 적층으로 형성된 3차원 메모리 셀구조를 포함한다.
도 3을 참조하면, 비휘발성 메모리 장치(100)는 다수의 블락(BLK1, BLK2, ..BLKn-1, BLKn)을 포함하는 메모리 셀 어레이, 베터리 베터리와 메모리 셀 어레이의 비휘발성 메모리 셀의 열화 상태를 감지는 센싱부와, 감지 결과에 따라 리프레시 트리거 신호를 제공하는 트리거부 메모리 셀 어레이의 상기 다수의 블락을 선택적으로 리프레시하도록 제어하는 컨트롤 로직을 포함하며포함한다. 베터리 리프레시는 외부 공급 전원 전압Vcc)없이, 배터리로부터 충전 전압을 인가받아 동작하며, 상기 트리거부부터 트리거 신호를 제공받아 상기 메모리 셀 어레이의 비휘발성 메모리 셀들을 리프레시할 수 있다. 도 3을 참조하면, 비휘발성 메모리 장치(100)는 셀 어레이, X-디코더(행선택회로; 140), 전압발생회로, 입출력 패드(Input/ output pad, ) 입출력 버퍼(Input output buffer; ), 입출력 패드(Input/output pad ) 페이지 버퍼(120), 컨트롤(제어) 로직(160), 트리거부(170), 센싱부(170-1) 및 베터리(150), 를 포함할 수 있다.
메모리 셀 어레이(110)는 다수의 블락을 포함한다. 또한, 각각의 블락은 다수의 워드라인(W/L)과 다수의 비트라인(B/L)을 포함하며, 각 메모리 셀은 1-비트 데이터 또는 M-비트(멀티-비트) 데이터 M은 2 또는 그 보다 큰 자연수)를 저장할 수 있다. 각각의 메모리 셀은 플로팅 게이트 또는 전하 트랩층과 같은 전하 저장층을 갖는 메모리 셀 또는 가변 저항 소자를 갖는 메모리 셀로 구현될 수 있다.
메모리 셀 어레이(110)는 다수의 블락 및 다수의 페이지를 포함 할 수 있다. 하나의 블락은 다수의 페이지를 포함한다. 페이지는 프로그램 및 리드 동작시 단위가 될 수 있으며, 블락은 이레이즈(erase) 동작의 단위가 될 수 있다. 리드는 하나의 페이지에 프로그램된 데이터를 리드하는 것이다.
메모리 셀 어레이(110)는 단층 어레이 구조(single-layer array structure)(또는, 2차원 어레이 구조라고 불림) 또는 다층 어레이 구조(multi-layer array structure)(또는, 3차원 어레이 구조라고 불림)로 구현될 수 있다.
컨트롤 로직(160)은 비휘발성 메모리 장치(100)의 동작을 전반적으로 제어한다. 시스템으로부터 명령어(CMD)가 입력되면, 컨트롤 로직(160)은 명령어(CMD)를 해석을 하고 비휘발성 메모리 장치(100)(120)가 해석된 명령어에 따른 동작, 예컨대 프로그램(program) 동작, 리드(read) 동작, 리드 리트라이(read retry) 동작, 이레이즈(erase) 동작등을 수행 하도록 한다. 또한, 컨트롤 로직(160)은 메모리 셀 어레이(110)의 상기 다수의 블락을 선택적으로 리프레시하도록 제어할 수 있다. 본 발명의 일 실시예에 따르면, 컨트롤 로직(160)은 메모리 셀 어레이(110) 전체, 또는 다수의 블락들 중에서 하나 또는 복수개의 블락들을 선택적으로 리프레시 할 수 있도록 제어 할 수 있다.
X-디코더(행선택 회로;140)는 컨트롤 로직(160)에 의해서 제어되며, 로우 어드레스에 따라 메모리 셀 어레이(110)에 구현된 다수의 워드 라인들 중에서 적어도 하나의 워드 라인을 구동한다.
전압발생회로(voltage generator; 180)는 컨트롤 로직(160)의 제어에 따라 프로그램 동작, 리드 동작, 리프레시 동작, 또는 이레이즈 동작에 필요한 적어도 하나의 전압을 생성한다. 생성된 전압은 X- 디코더(140)를 통해서 선택되어, 적어도 하나의 메모리 셀로제공된다. .
페이지 버퍼 회로(120)는 컨트롤 로직(160)에 의해서 제어되며, 동작 모드, 예컨대 리드 동작 또는 프로그램 동작에 따라 감지 증폭기로서 또는 라이트 드라이버로서 동작한다. 후술하겠지만, 페이지 버퍼(120)는 트리거부(170)로부터 리프레시 명령을 제공받을 수 있다.
입출력 패드(Input/ output pad;190), 입출력 버퍼(Input output buffer; 130)는 외부 장치, 예컨대 컨트롤러 또는 호스트와 비휘발성 메모리 장치(100)사이에서 주고 받는 데이터의 입출력 경로가 될 수 있다.
센싱부(170-1)는 비휘발성 메모리 셀들의 열화 상태를 감지한다. 열화 란 메모리 셀이 도 1에서 설명한 차지 로스현상으로 메모리 셀의 프로그램 상태 산포의 변화한것이다. 즉, 센싱부(170-1)는 메모리 셀 어레이(110)의 셀들의 차지 로스 정도를 감지할 수 있다. 따라서 센싱부는 메모리 셀들의 열화도를 감지하여, 감지한 결과를 트리거부(170)으로 제공한다.
트리거부(trigger; 170)는 메모리 셀 어레이(110)의 리프레시를 개시하도록 제어할 수 있다. 따라서, 트리거부(170)는 센싱부(170-1)로부터 제공된 메모리 셀 어레이(110)의 열화 상태를 감지한결과에 따라,, 셀 어레이의 리프레시 개시를 결정할 수 있다. 구체적으로 메모리 셀 어레이(110)의 셀들이 기준값이상으로 차지로스가 발생하면, 트리거부(170)는 셀 어레이의 리프레시를 결정할 수 있다. 트리거부(170)은 페이지 버퍼로 리프레시 명령을 제공할 수 있다.
본 발명의 다른 실시예에 따르면, 비휘발성 메모리 장치(100)는 트리거부(170)의 리프레시 여부의 결정과 상관없이 주기적 비휘발성 메모리의 리프레시를 할 수 있다. 구체적으로, 컨트롤 로직(160)은 상기 메모리 셀 어레이(110)의 상태를 센싱하지 아니하고, 주기적으로 메모리 셀 어레이(110)를 리프레시하도록 제어 할 수 있다. 컨트롤 로직(160)은 메모리 장치의 내부 클락을 사용하여 메모리 셀 어레이(110)의 리프레시를 결정할 수 있다. 주기적 리프레시는 컨트롤 로직(160)의 제어에 의해, 내부 클락에 동기되어 수행될 수 있다.
베터리는 별도의 외부 전원이 공급되지 않고, 충전된 전압을 저장한다. 베터리는(150)는 전원을 저장하고, 외부 전압이 인가되지 않아도, 비휘발성 메모리 장치(100)에 전원을 제공할 수 있다. 베터리는 마이크로 베터리 ,마이크로 캐페시터, 축전기, 슈퍼 캐페시터 등이 될 수 있다. 베터리(150)는 메모리 셀 어레이(110)의 내부 또는 외부에 위치할 수 있으며, 전기적으로 컨트롤 로직(160), 트리거부(170)와전압 발생기과 연결되어 있다. 따라서, 비휘발성 메모리 장치(100)는 베터리(150)가 제공하는 전원을 사용하여 리프레시를 할 수있다. 다시말해서, 리프레시는 외부 공급 전원 전압(Vcc) 없이 베터리(150)로부터 제공된 전원을 사용하여 메모리 셀 어레이(110)를 리프레시를 할 수 있다. 예시적으로, 비휘발성 메모리를 포함하는 SD card(secure digital card)를 가정해본다. SD card가 호스트와 연결되어 외부 전원 전압을 제공 받으면, 베터리(150)는 외부 전원 전압을 사용하여, 전원을 충전한다. 그리고, SD card가 호스트로 분리된 경우, 전원 저장 공급장치는 비휘발성 메모리로 일정 전압을 제공한다. 따라서, 외부로부터 전원 전압이 공급되지 않아도, 비휘발성 메모리는 리프레시를 수행할 수 있다. 리프레시는 앞에서 기술한 트리거부(170)를 사용한 리프레시 및 주기적인 리프레시를 포함한다. 베터리(150)를 사용하여 외부 공급 전원 전압 없이도, 리프레시를 할 수 있으므로, SD card가 호스트로 분리되 있어도, 차지 로스현상을 감소시킬 수 있다. 따라서, 비휘발성 메모리의 신뢰도가 향상될 수 있다.
도 4는 본 발명의 실시예에 따른 리프레시 방법을 설명하기 위한 도면이다.
도 4를 참조하면, x축은 비휘발성 메모리 셀의 문턱전압을 나타내며, y축은 비휘발성 메모리 셀들의 개수를 나타낸다. 도 4는 메모리 셀 상태의 기정해진 문턱전압 산포(4-a) 및 차지 로스 이후의 메모리 셀 상태(4-b)를 나타낸다. 비휘발성 메모리 장치 제조당시, 기정해진 문턱전압 산포(4-a)는 최소 문턱전압(V1) 및 최대 문턱전압(V2)를 포함한다. 최소 문턱전압은 제조과정시 검정전압(베리파이전압)으로 사용된다. 편의상, 최소 문턱전압을 제 1 검증전압이라 한다. 도 3 및 도 4를 참조하면, 리프레시는 에러 비트가 정정된 데이터를 사용하지 않고, 셀 어레이의 블락이 포함하는 셀들의 문턱전압을 기결정된 문턱전압 산포의 중심([V1+V2]/2)으로 증가시킨다.
다시말해서, 리프레시는 데이터 프로그램 검증시 사용한 제 1 검증 전압보다 큰 제 2 검증 전압을 사용하여 열화된 셀들의 문턱전압을 상승시킨다. 제 2 검증전압은 기정해진 프로그램 데이터 최소 산포 문턱전압(V1)과 최대 산포의 문턱전압(V2)의 중간 전압([V1+V2]/2)이 될 수 있다.
따라서, 에러 비트 정정을 위한 ECC(error correction code) 디코더를 사용하는 파워 소모를 줄여, 전원 저장 공급장치가 제공하는 전원을 사용하여 저전력으로 메모리 셀 어레이의 리프레시를 수행 할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 리스레시 방법을 설명하기 위한 도면이다. 도 5는 ECC(error correction code) 디코더(decoder; 210) 및 비휘발성 메모리 장치(220)를 나태내고 있다. ECC 디코더(210)는 리드한 데이터의 에러 비트 정정을 수행한다. 리드한 제 1 데이터(DATA1)는 ECC 디코더(210)로 전송되고, ECC 디코더(210)는 페리티(parity) 비트를 사용하여 데이터의 에러 비트를 정정 할 수 있다 .도 3 및 도 5를 참조하면, 센싱부(222-1)가 메모리 셀들의 열화 정도를 감지한 결과 값에 따라서, 트리거부(222)가 메모리 셀 어레이(221)의 리프레시를 개시할 것을 결정하면, 베터리(224)가 제공하는 전원을 사용하여 메모리 셀 어레이(221)의 리프레시가 수행된다. 컨트롤 로직(223)은 비휘발성 메모리 장치(220)를 전반적으로 제어한다. 도 5를 참조하면, 메모리 셀을 리드한데이터가 ECC 디코더(210)로 제공되고, ECC 디코더(210)는 상기 데이터의 에러 비트를 정정한 제 2 데이터(DATA2)를 비휘발성 메모리 장치로 제공한다. 비휘발성 메모리는 제 2 데이터(DATA2)를 사용하여, 메모리 셀 어레이(221)를 리프레시 할 수 있다. ECC 디코더(210)를 사용하는 것은 전력 소모는 증가시키나, 에러 비트가 정정된 제 2 데이터(DATA2)를 사용하는 것은 리프레시 수행시 정확한 비휘발성 메모리리의 상태 산포를 형성시킬 수 있다.
ECC 디코더(210)는 LDPC(low density parity check) code, BCH code, turbo code, 리드-솔로몬 코드(Reed-Solomon code), convolution code, RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 할 수 있으며 이에 한정되는 것은 아니다.
도 6은 본 발명의 실시예에 따른 비휘발성 메모리 장치(330)를 포함하는 메모리 카드(300)의 블락도이다.
메모리 카드(300)는 카드 인터페이스(310), 컨트롤러(320), 비휘발성 메모리 장치(330)를 포함한다.
카드 인터페이스(310)는 메모리 카드와 통신할 수 있는 호스트(HOST)의 통신 프로토콜에 따라 호스트(HOST)와 메모리 컨트롤러(320) 사이에서 데이터 교환을 인터페이스할 수 있다. 메모리 카드(300)는 카드 인터페이스(310)를 통하여 호스트(HOST)와 데이터를 주거나 받을 수 있다. 카드 인터페이스(310)는 SD 카드 인터페이스, MMC 카드 인터페이스, eMMC 카드 인터페이스, USB 드라이브 인터페이스를 포함할 수 있다.
컨트롤러(320)는 전자 장치의 전반적인 동작을 제어하며, 카드 인터페이스(310)와 비휘발성 메모리 장치(330)사이에서 데이터의 교환을 제어할 수 있다. 메모리 컨트롤러(320)는 카드 인터페이스(310) 또는 비휘발성 메모리 장치(330) 각각에 접속된 데이터 버스(DATA)를 통하여 리드 또는 라이트하고자 하는 데이터를 수신하거나 전송한다.
비휘발성 메모리 장치(330)는 메모리 셀 어레이(334), 컨트롤 로직(333), 트리거부(332), 센싱부(332-1), 배터리(331)를 포함한다. 상기 비휘발성 메모리 장치(330)의 구성요소는 도 3에서 개시하고 있는 비휘발성 메모리 장치(330)의 구성요소와 동일 또는 유사할 수 있다.
메모리 셀 어레이(334)는 다수의 블락을 포함한다. 또한, 하나의 블락은 다수의 페이지를 포함한다. 페이지는 프로그램 및 리드 동작시 단위가 될 수 있으며, 블락은 이레이즈(erase) 동작의 단위가 될 수 있다. 리드는 하나의 페이지에 프로그램된 데이터를 리드하는 것이다. 도 3에서의
컨트롤 로직(333)은 비휘발성 메모리 장치(330)의 동작을 전반적으로 제어한다. 컨트롤 로직(333)은 명령어(CMD)를 해석을 하고 비휘발성 메모리 장치(330)가 해석된 명령어에 따른 동작, 예컨대 프로그램(program) 동작, 리드(read) 동작, 리드 리트라이(read retry) 동작, 이레이즈(erase) 동작등을 수행 하도록 한다. 또한, 컨트롤 로직(333)은 메모리 셀 어레이(334)의 상기 다수의 블락을 선택적으로 리프레시하도록 제어할 수 있다. 본 발명의 일 실시예에 따르면, 컨트롤 로직(333)은 메모리 셀 어레이(334) 전체, 또는 특정 블락만 리프레시 할 수 있도록 제어 할 수 있다.
센싱부(332-1)은 도 3에서 설명한 바와 같이, 상기 비휘발성 메모리 셀들의 열화 상태를 감지한다. 그리고, 센싱부(332-1)는 감지한 결과를 트리거부(332)로 제공한다.
트리거부(trigger ; 332)는 메모리 셀 어레이(334)의 리프레시를 개시하도록 제어할 수 있다. 트리거부(332)는 메모리 셀 어레이(334)의 리프레시를 개시하도록 제어할 수 있다. 트리거부(332)는 센싱부(332-1)로부터 제공받은 메모리 셀 어레이(334)의 열화 상태를 감지한 결과에 따라 셀 어레이의 리프레시 개시를 결정할 수 있다. 즉, 트리거부(332)는 리프레시 트리거 신호를 컨트롤 로직으로 제공한다. 구체적으로 메모리 셀 어레이(334)의 셀들이 기준값 이상으로 차지로스가 발생하면, 트리거부(332)는 메모리 셀 어레이(334)의 리프레시를 결정할 수 있다.
베터리(331)는 전원을 저장하고, 외부 전압이 인가되지 않아도, 비휘발성 메모리 장치(330)에 전원을 제공할 수 있다. 베터리(331)는 별도의 외부 전원이 공급되지 않고, 충전된 전압을 저장한다.베터리(331)는 마이크로 베터리, 마이크로 캐페시터(capacitor), 축전기, 슈퍼캐피시터가 될 수 있다. 베터리(331)는 메모리 셀 어레이(334)의 내부 또는 외부에 위치할 수 있으며, 전기적으로 컨트롤 로직(333), 트리거부(332)와 연결되어 있다. 따라서, 비휘발성 메모리 장치(330)는 베터리(331)가 제공하는 전원을 사용하여 리프레시를 할 수있다. 다시 말해서, 리프레시는 외부 공급 전원 전압 없이, 베터리(331)로부터 제공된 전원을 사용하여 메모리 셀 어레이(334)를 리프레시를 할 수 있다.
따라서, 메모리 카드(300)가 호스트로부터 분리되어도, 베터리(321)는 비휘발성 메모리 장치(330)로 일정 전압을 제공한다. 그리고, 컨트롤러(320)의 개입없이, 비휘발성 메모리 장치(330)는 리프레시를 수생할수 있다. 따라서, 외부로부터 전원 전압이 공급되지 않아도, 비휘발성 메모리 장치(330)는 리프레시를 수행할 수 있다. 베터리(331)를 사용하여 외부 공급 전원 전압 없이도, 리프레시를 할 수 있으므로, 메모리 카드(300)가 호스트로 분리되 있어도, 차지 로스현상을 감소시킬 수 있다. 따라서, 비휘발성 메모리 장치(330)신뢰도가 향상될 수 있다.
도 7은 본 발명의 일 실시예에 따른 리프레시하는 비휘발성 메모리 장치의 동작 방법의 순서도이다. 7을 참조하면, 별도의 외부 전원 공급 없이, 충전된 전압이 저장되고, 상기 저장된 전압을 비휘발성 메모리 장치로 제공한다. (S700) 도 3 및 도 7을 참조하면, 배터리(150)가 별도의 외부 전원 공급 없이, 충전된 전압을 저장하고, 상기 저장된 전압을 비휘발성 메모리 장치로 제공한다. 그리고, 비휘발성 메모리 장치의 메모리 셀의 열화 상태를 감지한다.(S710) 도 3 및 도 7을 참조하면, 센싱부(170-1)은 메모리 셀들의 차지로스에 따른 열화 상태를 감지한다. 그리고, 감지 결과에 따라 트리거 신호를 컨트롤 로직으로 제공한다.(S720) 도 3 및 도 7을 참조하면, 트리거부(170)은 센싱부(170-1)의 감지 결과에 따라, 리프레시 트리거 신호를 컨트롤 로직으로 제공한다. 그리고, 비휘발성 메모리 장치는 트리거 신호에 따라 상기 상기 비휘발성 메모리 셀들을 별도의 외부 전원 공급 없이, 상기 제공된 저장된 전압을 사용하여, 리프레시를 수행한다.(S730)도 8은 본 발명의 실시 예에 따른 비휘발성 메모리 장치(760)를 포함하는 전자 장치(700)의 블락도를 나타낸다.
도 8를 참조하면, 이동 전화기(cellular phone), 스마트 폰(smart phone), 또는 태블릿(tablet) PC와 같은 전자 장치(700)는 플래시 메모리 장치로 구현될 수 있는 비휘발성 메모리 장치(760)와, 비휘발성 메모리 장치(760)의 동작을 제어할 수 있는 메모리 컨트롤러(750)를 포함할 수 있다.
또한, 비휘발성 메모리 장치(760)는 도 3에서 설명한 비휘발성 메모리 장치(100)와 동일 또는 유사할 수 있다. 비휘발성 메모리 장치(760)는 외부 공급 전원 전압 없이, 메모리 셀 어레이의 셀 상태를 센싱하여, 또는 주기적으로 메모리 셀 어레이를 리프레시할 수 있다.
메모리 컨트롤러(750)는 전자 장치(700)의 전반적인 동작을 제어하는 프로세서(740)에 의하여 제어된다.
비휘발성 메모리 장치(760)에 저장된 데이터는 프로세서(740)의 제어에 따라 동작하는 메모리 컨트롤러(750)의 제어에 따라 디스플레이(730)를 통하여 디스플레이될 수 있다.
무선 송수신기(710)는 안테나(ANT)를 통하여 무선 신호를 주거나 받을 수 있다. 예컨대, 무선 송수신기(710)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(740)가 처리할 수 있는 신호로 변환할 수 있다. 따라서 프로세서(740)는 무선 송수신기(710)로부터 출력된 신호를 처리하고, 처리된 신호를 메모리 컨트롤러(750)를 통하여 비휘발성 메모리 장치(760)에 저장하거나 또는 디스플레이(730)를 통하여 디스플레이할 수 있다.
무선 송수신기(710)는 프로세서(740)로부터 출력된 신호를 무선 신호로 변환하고, 변환된 무선 신호를 안테나(ANT)를 통하여 외부로 출력할 수 있다.
입력 장치는 프로세서(740)의 동작을 제어하기 위한 제어 신호 또는 프로세서(740)에 의하여 처리될 데이터를 입력할 수 있는 장치로서, 터치 패드 (touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad), 또는 키보드로 구현될 수 있다.
프로세서(740)는 비휘발성 메모리 장치(760)로부터 출력된 데이터, 무선 송수신기(710)로부터 출력된 무선 신호, 또는 입력 장치로부터 출력된 데이터가 디스플레이(730)를 통하여 디스플레이될 수 있도록 디스플레이(730)를 제어할 수 있다.
도 9은 본 발명의 다른 실시 예에 따른 비휘발성 메모리 장치(840)를 포함하는 전자 장치(800)의 블락도를 나타낸다.
도 9을 참조하면, PC(personal computer), 태블릿 컴퓨터(tablet computer), 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어와 같은 데이터 처리 장치로 구현될 수 있는 전자 장치(800)는 플래시 메모리 장치와 같은 비휘발성 메모리 장치(840)와, 비휘발성 메모리 장치(840)(1250)의 동작을 제어할 수 있는 메모리 컨트롤러(320)를 포함한다.
또한, 비휘발성 메모리 장치(840)는 도 3에서 설명한 비휘발성 메모리 장치(840) 동일 또는 유사할 수 있다. 비휘발성 메모리 장치(840)는 외부 공급 전원 전압 없이, 메모리 셀 어레이의 셀 상태를 센싱하여, 또는 주기적으로 메모리 셀 어레이를 리프레시할 수 있다.
전자 장치(800)는 전자 장치(800)의 전반적인 동작을 제어하기 위한 프로세서(820)를 포함할 수 있다. 메모리 컨트롤러(830)는 프로세서(820)에 의하여 제어된다.
프로세서(820)는 입력 장치(850)에 의하여 발생한 입력 신호에 따라 비휘발성 메모리 장치(840)에 저장된 데이터를 디스플레이(810)를 통하여 디스플레이할 수 있다. 예컨대, 입력 장치(850)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
도 10는 본 발명의 또 다른 실시 예에 따른 비휘발성 메모리 장치(940)를 포함하는 전자 장치(900)의 블락도를 나타낸다.
도 10를 참조하면, 전자 장치(900)는 카드 인터페이스(910), 메모리 컨트롤러(920), 버퍼 메모리(930)및 비휘발성 메모리 장치(940), 예컨대 플래시 메모리를 포함한다.
전자 장치(900)는 카드 인터페이스(910)를 통하여 호스트(HOST)와 데이터 통신을 수행할 수 있다. 실시 예에 따라, 카드 인터페이스(910)는 SD 카드 인터페이스, eMMC 카드 또는 MMC 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 카드 인터페이스(910)는 전자 장치(900)와 통신할 수 있는 호스트(HOST)의 통신 프로토콜에 따라 호스트(HOST)와 메모리 컨트롤러(920) 사이에서 데이터 통신을 수행할 수 있다.
메모리 컨트롤러(920)는 전자 장치(900)의 전반적인 동작을 제어하며, 카드 인터페이스(910)와 비휘발성 메모리 장치(940) 사이에서 데이터의 교환을 제어할 수 있다.
또한, 메모리 컨트롤러(920)에 포함된 버퍼 메모리(930)는 전자 장치(900)의 전반적인 동작을 제어하기 위하여 각종 데이터를 저장할 수 있다. 메모리 컨트롤러(920)는 데이터 버스(DATA) 및 로지컬 어드레스 버스(LOGICAL ADDRESS)를 통하여 카드 인터페이스(910)와 비휘발성 메모리(940)와 접속될 수 있다.
실시 예에 따라 메모리 컨트롤러(920)는 카드 인터페이스(910)로부터 리드 데이터 또는 라이트 데이터의 어드레스를 로지컬 어드레스 버스(LOGICAL ADDRESS)를 통하여 수신하고, 피지컬 어드레스 버스(PHYSICAL ADDRESS)를 통하여 비휘발성 메모리(940)로 전달할 수 있다.
또한, 메모리 컨트롤러(920)는 카드 인터페이스(910) 또는 비휘발성 메모리(940) 각각에 접속된 데이터 버스(DATA)를 통하여 리드 데이터 또는 라이트 데이터를 수신하거나 전송할 수 있다.
메모리 컨트롤러(920)는 상기 라이트 동작과 상기 리드 동작을 병행한다.
또한, 비휘발성 메모리 장치(940)는 도 3에서 설명한 비휘발성 메모리 장치(100)와 동일 또는 유사할 수 있다. 비휘발성 메모리 장치(940)는 외부 공급 전원 전압 없이, 메모리 셀 어레이의 셀 상태를 센싱하여, 또는 주기적으로 메모리 셀 어레이를 리프레시할 수 있다.
도 10의 전자 장치(1400)가 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(HOST)에 접속될 때, 호스트(HOST)는 카드 인터페이스(910)와 메모리 컨트롤러(920)를 통하여 비휘발성 메모리(940)에 저장된 데이터를 주거나 받을 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 장치(1050)를 포함하는 전자 장치(1000)의 블락도를 나타낸다.
도 11을 참조하면, 전자 장치(1000)는 플래시 메모리 장치와 같은 비휘발성 메모리 장치(1050), 비휘발성 메모리 장치(1050)의 데이터 처리 동작을 제어하기 위한 메모리 컨트롤러(1040), 및 전자 장치(1000)의 전반적인 동작을 제어할 수 있는 프로세서(1020)를 포함한다.
또한, 비휘발성 메모리 장치(1050)는 도 3에서 설명한 비휘발성 메모리 장치(100)와 동일 또는 유사할 수 있다. 비휘발성 메모리 장치(1050)는 외부 공급 전원 전압 없이, 메모리 셀 어레이의 셀 상태를 센싱하여, 또는 주기적으로 메모리 셀 어레이를 리프레시할 수 있다.
전자 장치(1000)의 이미지 센서(1010)는 광학 신호를 디지털 신호로 변환하고, 변환된 디지털 신호는 프로세서(1020)의 제어하에 비휘발성 메모리 장치(1050)에 저장되거나 또는 디스플레이(1030)를 통하여 디스플레이된다. 또한, 비휘발성 메모리 장치(1050)에 저장된 디지털 신호는 프로세서(1020)의 제어하에 디스플레이(1030)를 통하여 디스플레이된다.
도 12은 본 발명의 또 다른 실시 예에 따른 비휘발성 메모리 장치(1160)
를 포함하는 전자 장치(1100)의 블락도를 나타낸다.
도 12을 참조하면, 전자 장치(1100)는 플래시 메모리 장치와 같은 비휘발성 메모리 장치(1160), 비휘발성 메모리 장치(1160)의 동작을 제어하기 위한 메모리 컨트롤러(1150), 및 전자 장치(1100)의 전반적인 동작을 제어할 수 있는 CPU(1120)를 포함한다.
전자 장치(1100)는 CPU(1120)의 동작 메모리(operation memory)로서 사용될 수 있는 메모리(1110)를 포함한다. 메모리(1110)는 ROM과 같은 비휘발성 메모리 또는 DRAM같은 휘발성 메모리로 구현될 수 있다.
또한, 비휘발성 메모리 장치(1160)는 도 3에서 설명한 비휘발성 메모리 장치(100)와 동일 또는 유사할 수 있다. 비휘발성 메모리 장치(1160)는 외부 공급 전원 전압 없이, 메모리 셀 어레이의 셀 상태를 센싱하여, 또는 주기적으로 메모리 셀 어레이를 리프레시할 수 있다.
전자 장치(1100)에 접속된 호스트(HOST)는 메모리 컨트롤러(1150)와 호스트 인터페이스(1130)를 통하여 비휘발성 메모리 장치(1160)와 데이터를 주거나 받을 수 있다. 이때 메모리 컨트롤러(1150)는 메모리 인터페이스, 예컨대 플래시 메모리 인터페이스의 기능을 수행할 수 있다.
실시 예에 따라 전자 장치(1100)는 ECC(error correction code) 블록(1140)을 더 포함할 수 있다. CPU(1120)의 제어에 따라 동작하는 ECC 블록(1140)은 메모리 컨트롤러(1150)를 통하여 비휘발성 메모리 장치(1160)로부터 리드된 데이터에 포함된 에러를 검출하고 정정할 수 있다.
CPU(1120)는 버스(1170)를 통하여 메모리 컨트롤러(1650), ECC 블록(1640), 호스트 인터페이스(1630), 및 메모리(1670) 사이에서 데이터의 교환을 제어할 수 있다. 전자 장치(1100)는 USB(Universal Serial Bus) 메모리 드라이브 또는 메모리 스틱(memory stick) 등으로 구현될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100 : 비휘발성 메모리 장치
110 : 메모리 셀 어레이
170 : 트리거부
160 : 컨트롤 로직

Claims (15)

  1. 비휘발성 메모리 셀을 포함하는 메모리 셀 어레이;
    별도의 외부 전원이 공급되지 않고, 충전된 전압을 저장하는 배터리;
    상기 메모리 셀 어레이의 비휘발성 메모리 셀의 열화 상태를 감지는 센싱부;및
    상기 감지 결과에 따라, 리프레시 트리거 신호를 제공하는 트리거부를 포함하며,
    상기 트리거부로부터 트리거 신호를 제공받아, 상기 배터리로부터 충전 전압을 사용하여, 상기 메모리 셀 어레이의 비휘발성 메모리 셀을 리프레시하는
    비휘발성 메모리 장치.
  2. 제 1항에 있어서,
    상기 리프레시는 에러 비트가 정정된 데이터를 사용하지 않고, 데이터 프로그램 검증시 사용한 제 1 검증 전압보다 큰 제 2 검증 전압을 사용하여 열화된 셀들의 문턱전압을 상승시키는 비휘발성 메모리 장치.
  3. 제 2항에 있어서,
    제 2 검증 전압은 기정해진 프로그램 데이터 산포의 최소 문턱 전압과 최대 문턱전압의 중간 전압인 비휘발성 메모리 장치.
  4. 제 1항에 있어서,
    상기 리프레시는 상기 메모리 셀 어레이에 저장된 데이터를 읽고, ECC(error correction code) 디코더를 사용하여, 상기 데이터의 에러 비트가 정정된 데이터를 사용하여 리프레시 하는 비휘발성 메모리 장치.
  5. 다수의 블락을 포함하는 메모리 셀 어레이;
    전원을 저장하고 공급하는 베터리;
    상기 메모리 셀 어레이의 선택적인 리프레시를 개시하도록 제어하는 트리거부; 및
    상기 트리거부로부터 리프레시 명령을 제공받는 페이지 버퍼;
    상기 리프레시는 외부 공급 전원 전압 없이 상기 베터리로 부터 제공된 전원을 사용하여 상기 메모리 셀 어레이를 리프레시 하는 비휘발성 메모리 장치.
  6. 제 5항에 있어서,
    상기 트리거부는 상기 메모리 셀 어레이의 상태를 감지하는 센싱부를 더 포함하고, 상기 트리거부는 상기 센싱부가 메모리 셀 어레이의 상태를 감지한 결과값을 참조하여, 리프레시 개시 신호를 제공하는 비휘발성 메모리 장치.
  7. 제 5항에 있어서,
    상기 리프레시는 상기 리프레시는 에러 비트가 정정된 데이터를 사용하지 않고, 데이터 프로그램 검증시 사용한 제 1 검증 전압보다 큰 제 2 검증 전압을 사용하여 열화된 셀들의 문턱전압을 상승시키는 메모리 장치.
  8. 제 7항에 있어서,
    제 2 검증 전압은 기정해진 프로그램 데이터 산포의 최소 문턱 전압과 최대 문턱전압의 중간 전압인 비휘발성 메모리 장치.
  9. 제 4항에 있어서,
    상기 리프레시는 상기 메모리 셀 어레이에 저장된 데이터를 읽고, ECC(error correction code) 디코더를 사용하여, 상기 데이터의 에러 비트가 정정된 데이터를 사용하여 리프레시 하는 비휘발성 메모리 장치.
  10. 제 4항에 있어서,
    상기 컨트롤 로직은 상기 메모리 셀 어레이의 상태를 센싱하지 아니하고, 주기적으로 상기 메모리 셀 어레이를 리프레시 하는 비휘발성 메모리 장치.
  11. 제 9항에 있어서,
    상기 주기적으로 리프레시하는것은 메모리 장치의 내부 클락을 사용하여, 상기 내부 클락에 동기되는 비휘발성 메모리 장치.
  12. 제 4항에 있어서,
    상기 베터리는 마이크로 베터리 또는 마이크로 캐페시터인 비휘발성 메모리 장치.
  13. 다수의 블락을 포함하는 메모리 셀 어레이를 포함하는 비휘발성 메모리 장치;
    호스트와 통신하기 위한 카드 인터페이스;및
    상기 비휘발성 메모리와 상기 키드 인터페이스 사이의 통신을 전반적으로 제어하는 메모리 컨느롤러를 포함하며,
    상기 비휘발성 메모리는
    비휘발성 메모리 셀을 포함하는 메모리 셀 어레이;
    별도의 외부 전원이 공급되지 않고, 충전된 전압을 저장하는 배터리;
    상기 메모리 셀 어레이의 비휘발성 메모리 셀의 열화 상태를 감지는 센싱부;
    상기 감지 결과에 따라, 리프레시 트리거 신호를 제공하는 트리거부; 및
    상기 배터리로부터 충전 전압을 인가받아 동작하며,
    상기 트리거부센싱부로부터 트리거 신호를 제공받아 상기 메모리 셀 어레이의 비휘발성 메모리 셀을 리프레시하는 컨트롤 로직을 포함하는 비휘발성 메모리 카드.
  14. 제 1항에 있어서.
    상기 메모리 카드는 MMC, eMMC, SD card, 또는 USB 드라이브인 메모리 카
  15. 별도의 외부 전원 공급 없이, 충전된 전압을 저장하고, 상기 저장된 전압을 비휘발성 메모리 장치로 제공하며,
    상기 비휘발성 메모리 장치의 메모리 셀의 열화 상태를 감지하며,
    상기 감지 결과에 따라 리프레시 트리거 신호를 컨트롤 로직으로 제공하며,
    상기 트리거 신호에 따라 상기 상기 비휘발성 메모리 셀들을 별도의 외부 전원 공급 없이, 상기 제공된 저장된 전압을 사용하여, 리프레시 하는 비휘발성 메모리 장치의 동작방법.
KR1020120010862A 2012-02-02 2012-02-02 비휘발성 메모리 장치 및 이를 포함하는 메모리 카드 KR20130089472A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120010862A KR20130089472A (ko) 2012-02-02 2012-02-02 비휘발성 메모리 장치 및 이를 포함하는 메모리 카드
US13/756,784 US20130205075A1 (en) 2012-02-02 2013-02-01 Nonvolatile memory device and memory card including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120010862A KR20130089472A (ko) 2012-02-02 2012-02-02 비휘발성 메모리 장치 및 이를 포함하는 메모리 카드

Publications (1)

Publication Number Publication Date
KR20130089472A true KR20130089472A (ko) 2013-08-12

Family

ID=48903943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120010862A KR20130089472A (ko) 2012-02-02 2012-02-02 비휘발성 메모리 장치 및 이를 포함하는 메모리 카드

Country Status (2)

Country Link
US (1) US20130205075A1 (ko)
KR (1) KR20130089472A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852795B2 (en) 2015-09-24 2017-12-26 Samsung Electronics Co., Ltd. Methods of operating nonvolatile memory devices, and memory systems including nonvolatile memory devices
WO2018080069A1 (ko) * 2016-10-25 2018-05-03 주식회사티에스피글로벌 플래시 스토리지 디바이스 및 그 동작 제어 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105518795B (zh) * 2013-09-13 2019-08-13 东芝存储器株式会社 半导体存储装置以及存储***
KR102277521B1 (ko) 2015-01-23 2021-07-16 삼성전자주식회사 저장 장치 및 그것의 리드 리클레임 및 읽기 방법
US9564210B2 (en) 2015-05-25 2017-02-07 Qualcomm Incorporated Aging sensor for a static random access memory (SRAM)
US10289484B2 (en) * 2016-09-16 2019-05-14 Micron Technology, Inc. Apparatuses and methods for generating probabilistic information with current integration sensing
KR102244921B1 (ko) 2017-09-07 2021-04-27 삼성전자주식회사 저장 장치 및 그 리프레쉬 방법
US11539557B1 (en) * 2021-12-16 2022-12-27 Qualcomm Incorporated Multi-level coding for power efficient channel coding

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
US7038950B1 (en) * 2004-11-05 2006-05-02 Spansion Llc Multi bit program algorithm
JP5142685B2 (ja) * 2007-11-29 2013-02-13 株式会社東芝 メモリシステム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852795B2 (en) 2015-09-24 2017-12-26 Samsung Electronics Co., Ltd. Methods of operating nonvolatile memory devices, and memory systems including nonvolatile memory devices
WO2018080069A1 (ko) * 2016-10-25 2018-05-03 주식회사티에스피글로벌 플래시 스토리지 디바이스 및 그 동작 제어 방법
US11301166B2 (en) 2016-10-25 2022-04-12 Jm Semiconductor, Ltd. Flash storage device and operation control method therefor

Also Published As

Publication number Publication date
US20130205075A1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
KR101756111B1 (ko) 메모리 컨트롤러 구동방법, 메모리 컨트롤러, 메모리 장치 및 메모리 시스템
KR101824068B1 (ko) 메모리 컨트롤러 구동방법, 및 메모리 컨트롤러를 포함하는 메모리 시스템, 메모리 카드 및 휴대용 전자장치
US9672942B2 (en) Data decoding method of non-volatile memory device and apparatus for performing the method
US9412471B2 (en) Method of reading data from a nonvolatile memory device, nonvolatile memory device, and method of operating a memory system
KR20130089472A (ko) 비휘발성 메모리 장치 및 이를 포함하는 메모리 카드
US9465584B2 (en) Method for generating random number, memory storage device and control circuit
US9431117B2 (en) Memory system and read reclaim method thereof
CN101833996B (zh) 非易失性存储设备及其读取方法
US11042438B2 (en) Copy-back operations in a memory device
US9177660B2 (en) Method of operating memory device
US20100195387A1 (en) Non-volatile memory device and ispp programming method
US20130039129A1 (en) Memory devices and configuration methods for a memory device
US9147483B2 (en) Apparatus and method of operating memory device
CN106910521B (zh) 存储器***及其操作方法
US8996964B2 (en) Nonvolatile memory device and related read method using hard and soft decision decoding
US8295084B2 (en) Nonvolatile memory device and related programming method
KR20150055445A (ko) 메모리 컨트롤러의 구동 방법 및 메모리 컨트롤러에 의해서 제어되는 비휘발성 메모리 장치
CN111192617B (zh) 存储装置及其操作方法
KR20130127234A (ko) 메모리의 구동 방법
CN111949204A (zh) 存储器***、存储器控制器和存储器装置
CN105989887B (zh) 抹除操作配置方法、存储器控制电路单元与存储器
KR20140073685A (ko) 비휘발성 메모리 장치 및 그것의 동작 방법
CN112860194A (zh) 存储器控制方法、存储器存储装置及存储器控制电路单元
KR20230000724A (ko) 비휘발성 메모리 장치에 데이터를 프로그램하기 위한 장치 및 방법
US20240185926A1 (en) Writing user data into storage memory

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid