KR20130077504A - 가변 저항 메모리 장치 및 그 제조 방법 - Google Patents

가변 저항 메모리 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20130077504A
KR20130077504A KR1020110146243A KR20110146243A KR20130077504A KR 20130077504 A KR20130077504 A KR 20130077504A KR 1020110146243 A KR1020110146243 A KR 1020110146243A KR 20110146243 A KR20110146243 A KR 20110146243A KR 20130077504 A KR20130077504 A KR 20130077504A
Authority
KR
South Korea
Prior art keywords
variable resistance
resistance layer
electrode
nanoparticles
memory device
Prior art date
Application number
KR1020110146243A
Other languages
English (en)
Other versions
KR101882850B1 (ko
Inventor
문지원
주문식
이성훈
김정남
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110146243A priority Critical patent/KR101882850B1/ko
Priority to US13/596,807 priority patent/US8692223B2/en
Publication of KR20130077504A publication Critical patent/KR20130077504A/ko
Application granted granted Critical
Publication of KR101882850B1 publication Critical patent/KR101882850B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/041Modification of switching materials after formation, e.g. doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8836Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

가변 저항 메모리 장치 및 그 제조 방법이 제공된다. 본 발명의 일 실시예에 따른 가변 저항 메모리 장치는, 제1 전극; 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되는 가변 저항층; 및 상기 가변 저항층 내에 위치하며, 상기 가변 저항층보다 유전율이 낮은 나노 입자를 포함한다.

Description

가변 저항 메모리 장치 및 그 제조 방법{RESISTANCE VARIABLE MEMORY DEVICE AND METHOD FOR FABRICATING THE SAME}
본 발명은 가변 저항 메모리 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 나노 입자를 이용하는 가변 저항 메모리 장치 및 그 제조 방법에 관한 것이다.
가변 저항 메모리 장치는 외부 자극에 따라 저항이 변화하여 적어도 서로 다른 두 저항 상태 사이에서 스위칭(Switching)할 수 있는 가변 저항 물질, 예컨대 페로브스카이트(Perovskite) 계열의 물질이나 전이금속 산화물을 이용하여 데이터를 저장하는 장치이다. 도 1은 이러한 가변 저항 메모리 장치의 기본 구조 및 종래 기술에 따른 문제점을 나타내는 도면이다.
도 1을 참조하면, 가변 저항 메모리 장치는 기본적으로 하부 전극(10) 및 상부 전극(30) 사이에 가변 저항층(20)이 개재된 구조를 가지는데, 하부 전극(10) 및 상부 전극(30) 간에 인가되는 전압에 따라서 가변 저항층(20) 내에 필라멘트 형태의 전류 통로(40)가 생성되거나 소멸된다. 이에 따라 가변 저항층(20)은 전류 통로(40)가 생성된 경우 저항이 낮은 상태가 되고, 전류 통로(40)가 소멸된 경우 저항이 높은 상태가 된다. 이때, 고저항 상태에서 저저항 상태로 스위칭하는 것을 셋(Set) 동작이라 하고, 반대로 저저항 상태에서 고저항 상태로 스위칭하는 것을 리셋(Reset) 동작이라 한다.
그러나 종래 기술에 의하면 가변 저항층(20)에 내재하는 공공(Vacancy)과 같은 결함이 불균일하게 분포하여 가변 저항층(20) 내에 전류 통로(40)가 무작위로 형성된다. 즉, 하부 전극(10) 및 상부 전극(30) 간에 동일한 전압을 인가하더라도 전류 통로(40)가 생성되는 위치 및 그 개수는 변할 수 있다. 이에 따라 셋 전압/전류 및 리셋 전압/전류가 일정하지 않게 되는 등 스위칭의 균일성이 떨어지는 문제가 있다.
또한, 셋 또는 리셋 전류는 하부 전극(10) 및 상부 전극(30) 간에 인가되는 전압에 의존하는데, 전류 통로(40)가 여러 갈래로 분산되어 그의 제어가 어렵다. 특히, 과도한 초기 리셋 전류는 스위칭이 반복됨에 따라 소자 특성을 열화시켜 가변 저항 메모리 장치의 신뢰성을 저하시키는 요인이 되고 있다.
한편, 상기와 같은 문제점을 해결하기 위해 전이 금속 산화물로 이루어진 가변 저항층 내부에 금속과 같은 전도성 물질로 나노 도트(Nano Dot)를 형성하는 방법이 제안되었다. 그러나 전도성 나노 도트가 가변 저항층 내부에 포함된 경우 메모리 셀 전체에 걸리는 전압의 제어가 어렵고, 가변 저항층 내부의 공공과 같은 결함을 균일하게 조절하기 어렵다는 문제가 있다.
본 발명이 해결하고자 하는 과제는, 가변 저항층 내의 전류 통로를 제어함으로써 스위칭 특성이 향상된 가변 저항 메모리 장치 및 그 제조 방법을 제공하는 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 가변 저항 메모리 장치는, 제1 전극; 제2 전극; 상기 제1 전극과 상기 제2 전극 사이에 개재되는 가변 저항층; 및 상기 가변 저항층 내에 위치하며, 상기 가변 저항층보다 유전율이 낮은 나노 입자를 포함한다.
또한, 상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 가변 저항 메모리 장치의 제조 방법은, 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극 상에 제1 가변 저항층을 형성하는 단계; 상기 제1 가변 저항층 상에 나노 입자를 형성하는 단계; 상기 나노 입자가 형성된 상기 제1 가변 저항층 상에 제2 가변 저항층을 형성하는 단계; 및 상기 제2 가변 저항층 상에 제2 전극을 형성하는 단계를 포함하고, 상기 나노 입자는, 상기 제1 및 제2 가변 저항층보다 유전율이 낮은 물질로 형성한다.
또한, 상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 가변 저항 메모리 장치의 제조 방법은, 기판 상에 제1 전극을 형성하는 단계; 상기 제1 전극 상에 나노 입자를 형성하는 단계; 상기 나노 입자가 형성된 상기 제1 전극 상에 가변 저항층을 형성하는 단계; 및 상기 가변 저항층 상에 제2 전극을 형성하는 단계를 포함하고, 상기 나노 입자는, 상기 가변 저항층보다 유전율이 낮은 물질로 형성한다.
본 발명에 따른 가변 저항 메모리 장치 및 그 제조 방법에 의하면, 가변 저항층 내의 전류 통로를 제어함으로써 가변 저항 메모리 장치의 스위칭 특성을 향상시킬 수 있다.
도 1은 가변 저항 메모리 장치의 기본 구조 및 종래 기술에 따른 문제점을 나타내는 도면이다.
도 2a 내지 도 2g는 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 3a 내지 도 3e는 본 발명의 제2 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 2a 내지 도 2g는 본 발명의 제1 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 소정의 하부 구조물(미도시됨)을 갖는 기판(100) 상에 제1 전극(110)을 형성한다. 제1 전극(110)은 도전 물질, 예컨대 백금(Pt), 금(Au), 은(Ag), 텅스텐(W), 알루미늄(Al), 루테늄(Ru), 이리듐(Ir), 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 코발트(Co), 니켈(Ni), 크롬(Cr), 구리(Cu) 등의 금속, 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN), 티타늄 알루미늄 질화물(TiAlN), 티타늄 실리콘 질화물(TiSiN) 등의 금속 질화물 또는 루테늄 산화물(RuOx), 이리듐 산화물(IrOx), Indium Tin Oxide(ITO) 등의 금속 산화물 중 어느 하나 이상을 포함할 수 있다.
도 2b를 참조하면, 제1 전극(110) 상에 제1 가변 저항층(120)을 형성한다. 제1 가변 저항층(120)은 가변 저항 물질, 예컨대 티타늄 산화물(TiO2), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O5), 니오븀 산화물(Nb2O5), 란탄 산화물(La2O3), 니켈 산화물(NiO), 구리 산화물(CuO), 코발트 산화물(Co3O4), 텅스텐 산화물(WO3) 등의 전이금속 산화물(Transition Metal Oxide, TMO)을 포함하는 이원산화물, STO(SrTiO3), BTO(BaTiO3), PCMO(Pr1 - xCaxMnO3) 등의 페로브스카이트(Perovskite) 계열의 물질 또는 게르마늄, 안티몬 및 텔루륨이 소정 비율로 결합된 GST(GeSbTe) 등의 칼코게나이드(Chalcogenide) 계열의 물질 중 어느 하나 이상을 포함할 수 있다.
이어서, 제1 가변 저항층(120)이 형성된 기판(100)을 열처리한다. 이때, 상기 열처리 공정은 급속 열처리(Rapid Thermal Annealing 및/또는 Rapid Thermal Processing; RTA/RTP) 또는 퍼니스(Furnace) 열처리 방식으로 수행될 수 있으며, 산화 가스 분위기, 환원 가스 분위기 또는 진공상태에서 실시할 수 있다. 본 공정 결과 제1 가변 저항층(120) 내부에 다수의 공공(Vacancy)이 형성될 수 있다.
도 2c를 참조하면, 제1 가변 저항층(120) 상에 섬(Island) 형태의 나노 입자(130)를 형성한다. 나노 입자(130)는 제1 가변 저항층(120) 및 후술하는 제2 가변 저항층보다 유전율이 낮은 물질로 형성한다. 예컨대, 제1 가변 저항층(120) 및 후술하는 제2 가변 저항층을 결정질의 티타늄 산화물(TiO2)로 형성한 경우 나노 입자(130)는 비정질의 알루미늄 산화물(Al2O3) 또는 실리콘 산화물(SiO2) 등으로 형성할 수 있다. 이로써 제1 전극(110) 및 후술하는 제2 전극 간에 전압이 인가되었을 때에 상대적으로 유전율이 낮은 나노 입자(130)에 전계가 집중되게 할 수 있다. 이에 따라 후술하는 필라멘트(Filament) 형태의 전류 통로가 여러 갈래로 분산되지 않고 나노 입자(130)로 집중되므로 전류 통로의 제어가 가능하다.
특히, 복수개의 메모리 셀을 갖는 가변 저항 메모리 장치에 있어서 각 메모리 셀을 이루는 제1 가변 저항층(120)과 후술하는 제2 가변 저항층의 계면에 나노 입자(130)가 균일하게 분포하도록 형성함으로써 스위칭(Switching) 특성을 균일하게 할 수 있다. 구체적으로 각 메모리 셀의 셋(Set) 전압/전류 및 리셋(Reset) 전압/전류를 일정하게 유지하여 가변 저항 메모리 장치의 신뢰성을 향상시킬 수 있다. 또한, 나노 입자(130)에서 일차적으로 전압 강하가 이루어지므로 리셋 전류를 감소시킬 수 있으며, 이로써 스위칭이 반복됨에 따라 소자 특성이 열화되는 현상을 방지할 수 있다. 한편, 본 단면도에는 6개의 나노 입자(130)가 도시되어 있으나 이는 예시에 불과하며, 증착 과정에서 각 메모리 셀마다 같은 양의 전구체(Precursor)를 투입함으로써 1개 이상의 나노 입자(130)가 균일하게 분포하도록 형성할 수 있다.
여기서, 나노 입자(130)는 플라즈마 원자층 증착(Plasma Enhanced Atomic Layer Deposition; PE-ALD), 열적 원자층 증착(Thermal ALD), 플라즈마 화학 기상 증착(Plasma Enhanced Chemical Vapor Deposition; PE-CVD), 유기 금속 화학 기상 증착(Metal Organic CVD), 급속 열 화학 기상 증착(Rapid Thermal CVD), 상압 화학 기상 증착(Atmospheric Pressure CVD), 저압 화학 기상 증착(Low Pressure CVD), 초저압 화학 기상 증착(Very Low Pressure CVD), 초고진공 화학 기상 증착(Ultra-High Vacuum CVD) 등의 방식으로 형성할 수 있다. 이때, 전구체의 종류에 따라 온도 등 공정 조건을 달리함으로써 Volmer-Weber 또는 Stranski-Krastanov 등 고유의 성장 메커니즘(Mechanism)에 따라 수 Å 내지 수 ㎚ 크기의 나노 입자(130)를 형성할 수 있다.
도 2d를 참조하면, 나노 입자(130)가 형성된 제1 가변 저항층(120) 상에 제2 가변 저항층(140)을 형성한다. 제2 가변 저항층(140)은 가변 저항 물질, 예컨대 티타늄 산화물(TiO2), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O5), 니오븀 산화물(Nb2O5), 란탄 산화물(La2O3), 니켈 산화물(NiO), 구리 산화물(CuO), 코발트 산화물(Co3O4), 텅스텐 산화물(WO3) 등의 전이금속 산화물(TMO)을 포함하는 이원산화물, STO(SrTiO3), BTO(BaTiO3), PCMO(Pr1 -xCaxMnO3) 등의 페로브스카이트(Perovskite) 계열의 물질 또는 게르마늄, 안티몬 및 텔루륨이 소정 비율로 결합된 GST(GeSbTe) 등의 칼코게나이드(Chalcogenide) 계열의 물질 중 어느 하나 이상을 포함할 수 있다.
도 2e를 참조하면, 제2 가변 저항층(140) 상에 제2 전극(150)을 형성한다. 제2 전극(150)은 도전 물질, 예컨대 백금(Pt), 금(Au), 은(Ag), 텅스텐(W), 알루미늄(Al), 루테늄(Ru), 이리듐(Ir), 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 코발트(Co), 니켈(Ni), 크롬(Cr), 구리(Cu) 등의 금속, 티타늄 질화물(TiN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN), 티타늄 알루미늄 질화물(TiAlN), 티타늄 실리콘 질화물(TiSiN) 등의 금속 질화물 또는 루테늄 산화물(RuOx), 이리듐 산화물(IrOx), Indium Tin Oxide(ITO) 등의 금속 산화물 중 어느 하나 이상을 포함할 수 있다.
도 2f를 참조하면, 제2 전극(150)이 형성된 기판(100)을 제1 전극(110) 및 제2 전극(150) 간에 전계를 인가한 상태에서 열처리한다. 이때, 상기 열처리 공정은 급속 열처리(RTA/RTP) 또는 퍼니스(Furnace) 열처리 방식으로 수행될 수 있으며, 암모니아(NH3), 질소(N2), 수소(H2), 산소(O2) 및 오존(O3)으로 이루어진 군으로부터 선택된 어느 하나 이상이 포함된 가스 분위기 또는 진공상태에서 실시할 수 있다. 특히, 상기 열처리 공정에서 제1 전극(110) 및 제2 전극(150) 간에 전계를 인가함으로써 제1 가변 저항층(120) 및 제2 가변 저항층(140) 내의 이온 이동을 촉진시킬 수 있다. 이에 따라 후술하는 필라멘트 형태의 전류 통로를 최초로 생성하기 위한 포밍(Forming) 과정을 생략할 수도 있다.
도 3a 내지 도 3e는 본 발명의 제2 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법을 설명하기 위한 단면도이다. 본 실시예를 설명함에 있어서, 전술한 제1 실시예와 실질적으로 동일한 부분에 대하여는 상세한 설명을 생략하기로 한다. 먼저, 제1 실시예와 동일하게 도 2a의 공정을 수행한 후, 도 3a 내지 도 3d의 공정을 수행한다.
도 3a를 참조하면, 제1 전극(110) 상에 섬 형태의 나노 입자(130)를 형성한다. 나노 입자(130)는 후술하는 가변 저항층보다 유전율이 낮은 물질로 형성한다. 이로써 제1 전극(110) 및 후술하는 제2 전극 간에 전압이 인가되었을 때에 상대적으로 유전율이 낮은 나노 입자(130)에 전계가 집중되게 할 수 있다.
특히, 제1 전극(110) 상에 나노 입자(130)가 균일하게 분포하도록 형성함으로써 스위칭 특성을 향상시킬 수 있다. 또한, 나노 입자(130)에서 일차적으로 전압 강하가 이루어지므로 리셋 전류를 감소시킬 수 있으며, 이로써 스위칭이 반복됨에 따라 소자 특성이 열화되는 현상을 방지할 수 있다.
여기서, 나노 입자(130)는 플라즈마 원자층 증착, 열적 원자층 증착, 플라즈마 화학 기상 증착, 유기 금속 화학 기상 증착, 급속 열 화학 기상 증착, 상압 화학 기상 증착, 저압 화학 기상 증착, 초저압 화학 기상 증착, 초고진공 화학 기상 증착 등의 방식으로 형성할 수 있다.
도 3b를 참조하면, 나노 입자(130)가 형성된 제1 전극(110) 상에 가변 저항층(200)을 형성한다. 가변 저항층(200)은 가변 저항 물질, 예컨대 티타늄 산화물, 하프늄 산화물, 지르코늄 산화물, 알루미늄 산화물, 탄탈륨 산화물, 니오븀 산화물, 란탄 산화물, 니켈 산화물, 구리 산화물, 코발트 산화물, 텅스텐 산화물 등의 전이금속 산화물을 포함하는 이원산화물, STO(SrTiO3), BTO(BaTiO3), PCMO(Pr1 -xCaxMnO3) 등의 페로브스카이트 계열의 물질 또는 게르마늄, 안티몬 및 텔루륨이 소정 비율로 결합된 GST(GeSbTe) 등의 칼코게나이드 계열의 물질 중 어느 하나 이상을 포함할 수 있다.
도 3c를 참조하면, 가변 저항층(200) 상에 제2 전극(150)을 형성한다. 제2 전극(150)은 도전 물질, 예컨대 백금, 금, 은, 텅스텐, 알루미늄, 루테늄, 이리듐, 티타늄, 하프늄, 지르코늄, 코발트, 니켈, 크롬, 구리 등의 금속, 티타늄 질화물, 탄탈륨 질화물, 텅스텐 질화물, 티타늄 알루미늄 질화물, 티타늄 실리콘 질화물 등의 금속 질화물 또는 루테늄 산화물, 이리듐 산화물, Indium Tin Oxide(ITO) 등의 금속 산화물 중 어느 하나 이상을 포함할 수 있다.
도 3d를 참조하면, 제2 전극(150)이 형성된 기판(100)을 제1 전극(110) 및 제2 전극(150) 간에 전계를 인가한 상태에서 열처리한다. 이때, 상기 열처리 공정은 급속 열처리(RTA/RTP) 또는 퍼니스 열처리 방식으로 수행될 수 있으며, 암모니아, 질소, 수소, 산소 및 오존으로 이루어진 군으로부터 선택된 어느 하나 이상이 포함된 가스 분위기 또는 진공상태에서 실시할 수 있다.
이상의 제2 실시예에서는 나노 입자(130)가 제1 전극(110)과 가변 저항층(200)의 계면에 위치한다는 점에서 제1 실시예와 차이가 있다.
이상에서 설명한 제조 방법에 의하여, 도 2g 및 도 3e에 도시된 것과 같은 본 발명의 제1 및 제2 실시예에 따른 가변 저항 메모리 장치가 제조될 수 있다.
도 2g 및 도 3e를 참조하면, 본 발명의 제1 및 제2 실시예에 따른 가변 저항 메모리 장치는, 제1 전극(110), 제2 전극(150), 제1 전극(110)과 제2 전극(150) 사이에 개재되는 가변 저항층, 및 상기 가변 저항층 내에 위치하는 나노 입자(130)를 포함할 수 있다.
여기서, 상기 가변 저항층은 제1 가변 저항층(120) 및 제1 가변 저항층(120) 상의 제2 가변 저항층(140)으로 이루어질 수 있으며, 전이금속 산화물을 포함하는 이원산화물, 페로브스카이트 계열의 물질 또는 칼코게나이드 계열의 물질 중 어느 하나 이상을 포함할 수 있다. 이때, 나노 입자(130)는 수 Å 내지 수 ㎚ 크기로 제1 가변 저항층(120)과 제2 가변 저항층(140)의 계면 또는 제1 전극(110)과 가변 저항층(200)의 계면에 위치할 수 있다.
특히, 나노 입자(130)는 상기 가변 저항층보다 유전율이 낮은 물질로 이루어지며, 이에 따라 제1 전극(110) 및 제2 전극(150) 간에 전압이 인가되면 나노 입자(130)에 전계가 집중된다. 그 결과, 공공 등으로 이루어진 필라멘트 형태의 전류 통로(160)가 나노 입자(130)로 집중되므로 전류 통로(160)의 제어가 가능하며, 나아가 각 메모리 셀에 나노 입자(130)가 균일하게 분포하도록 형성하여 셋 전압/전류 및 리셋 전압/전류를 일정하게 유지함으로써 스위칭 특성을 균일하게 할 수 있다. 또한, 나노 입자(130)에서 일차적으로 전압 강하가 이루어져 리셋 전류가 감소되며, 이로써 스위칭 반복에 따른 소자 특성 열화도 방지할 수 있다.
이상에서 설명한 본 발명의 일 실시예에 따른 가변 저항 메모리 장치 및 그 제조 방법에 의하면, 가변 저항층 내에 상기 가변 저항층보다 유전율이 낮은 나노 입자를 균일하게 형성하여 전류 통로를 제어함으로써 가변 저항 메모리 장치의 스위칭 특성을 향상시킬 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 기판 110 : 제1 전극
120 : 제1 가변 저항층 130 : 나노 입자
140 : 제2 가변 저항층 150 : 제2 전극
160 : 전류 통로 200 : 가변 저항층

Claims (15)

  1. 제1 전극;
    제2 전극;
    상기 제1 전극과 상기 제2 전극 사이에 개재되는 가변 저항층; 및
    상기 가변 저항층 내에 위치하며, 상기 가변 저항층보다 유전율이 낮은 나노 입자를 포함하는
    가변 저항 메모리 장치.
  2. 제1 항에 있어서,
    상기 나노 입자는, 상기 가변 저항층 내에 균일하게 분포하는
    가변 저항 메모리 장치.
  3. 제1 항에 있어서,
    상기 가변 저항층은, 제1 가변 저항층 및 상기 제1 가변 저항층 상의 제2 가변 저항층으로 이루어지며,
    상기 나노 입자는, 상기 제1 가변 저항층과 상기 제2 가변 저항층의 계면에 위치하는
    가변 저항 메모리 장치.
  4. 제1 항에 있어서,
    상기 나노 입자는, 상기 제1 전극과 상기 가변 저항층의 계면에 위치하는
    가변 저항 메모리 장치.
  5. 제1 항에 있어서,
    상기 나노 입자는, 수 Å 내지 수 ㎚의 크기를 갖는
    가변 저항 메모리 장치.
  6. 제1 항에 있어서,
    상기 가변 저항층은, 전이금속 산화물을 포함하는 이원산화물, 페로브스카이트(Perovskite) 계열의 물질 또는 칼코게나이드(Chalcogenide) 계열의 물질 중 어느 하나 이상을 포함하는
    가변 저항 메모리 장치.
  7. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 제1 가변 저항층을 형성하는 단계;
    상기 제1 가변 저항층 상에 나노 입자를 형성하는 단계;
    상기 나노 입자가 형성된 상기 제1 가변 저항층 상에 제2 가변 저항층을 형성하는 단계; 및
    상기 제2 가변 저항층 상에 제2 전극을 형성하는 단계를 포함하고,
    상기 나노 입자는, 상기 제1 및 제2 가변 저항층보다 유전율이 낮은 물질로 형성하는
    가변 저항 메모리 장치의 제조 방법.
  8. 기판 상에 제1 전극을 형성하는 단계;
    상기 제1 전극 상에 나노 입자를 형성하는 단계;
    상기 나노 입자가 형성된 상기 제1 전극 상에 가변 저항층을 형성하는 단계; 및
    상기 가변 저항층 상에 제2 전극을 형성하는 단계를 포함하고,
    상기 나노 입자는, 상기 가변 저항층보다 유전율이 낮은 물질로 형성하는
    가변 저항 메모리 장치의 제조 방법.
  9. 제7 항에 있어서,
    상기 제1 가변 저항층 형성 단계 후에,
    상기 제1 가변 저항층이 형성된 상기 기판을 열처리하는 단계를 더 포함하는
    가변 저항 메모리 장치의 제조 방법.
  10. 제7 항에 있어서,
    상기 제1 및 제2 가변 저항층은, 전이금속 산화물을 포함하는 이원산화물, 페로브스카이트(Perovskite) 계열의 물질 또는 칼코게나이드(Chalcogenide) 계열의 물질 중 어느 하나 이상으로 형성하는
    가변 저항 메모리 장치의 제조 방법.
  11. 제7 항에 있어서,
    상기 나노 입자는, 상기 제1 가변 저항층 상에 균일하게 분포하도록 형성하는
    가변 저항 메모리 장치의 제조 방법.
  12. 제8 항에 있어서,
    상기 가변 저항층은, 전이금속 산화물을 포함하는 이원산화물, 페로브스카이트(Perovskite) 계열의 물질 또는 칼코게나이드(Chalcogenide) 계열의 물질 중 어느 하나 이상으로 형성하는
    가변 저항 메모리 장치의 제조 방법.
  13. 제8 항에 있어서,
    상기 나노 입자는, 상기 제1 전극 상에 균일하게 분포하도록 형성하는
    가변 저항 메모리 장치의 제조 방법.
  14. 제7 항 또는 제8 항에 있어서,
    상기 나노 입자는, 수 Å 내지 수 ㎚의 크기로 형성하는
    가변 저항 메모리 장치의 제조 방법.
  15. 제7 항 또는 제8 항에 있어서,
    상기 제2 전극 형성 단계 후에,
    상기 제2 전극이 형성된 상기 기판을 열처리하는 단계를 더 포함하는
    가변 저항 메모리 장치의 제조 방법.
KR1020110146243A 2011-12-29 2011-12-29 가변 저항 메모리 장치 및 그 제조 방법 KR101882850B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110146243A KR101882850B1 (ko) 2011-12-29 2011-12-29 가변 저항 메모리 장치 및 그 제조 방법
US13/596,807 US8692223B2 (en) 2011-12-29 2012-08-28 Resistance variable memory device including nano particles and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110146243A KR101882850B1 (ko) 2011-12-29 2011-12-29 가변 저항 메모리 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20130077504A true KR20130077504A (ko) 2013-07-09
KR101882850B1 KR101882850B1 (ko) 2018-07-30

Family

ID=48694115

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110146243A KR101882850B1 (ko) 2011-12-29 2011-12-29 가변 저항 메모리 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US8692223B2 (ko)
KR (1) KR101882850B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505512B1 (ko) * 2013-09-27 2015-03-24 고려대학교 산학협력단 투명 전극 및 이의 제조 방법
KR101531154B1 (ko) * 2014-02-14 2015-06-25 서울대학교산학협력단 저항변화 소자 및 그 제조방법
WO2015130114A1 (ko) * 2014-02-27 2015-09-03 서울대학교 산학협력단 비휘발성 저항 변화 메모리 소자 및 이의 제조 방법
KR20190119545A (ko) * 2018-04-12 2019-10-22 세종대학교산학협력단 양방향 정류 특성이 부여된 저항 변화 메모리 소자 및 이의 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099557A (ja) * 2012-11-15 2014-05-29 Toshiba Corp 抵抗変化素子、記憶装置および駆動方法
US9368722B2 (en) * 2013-09-06 2016-06-14 Taiwan Semiconductor Manufacturing Company Ltd. Resistive random access memory and manufacturing method thereof
TWI531100B (zh) * 2014-02-11 2016-04-21 力晶科技股份有限公司 電阻式隨機存取記憶體
US9224951B1 (en) * 2014-07-21 2015-12-29 Intermolecular, Inc. Current-limiting electrodes
US9246085B1 (en) * 2014-07-23 2016-01-26 Intermolecular, Inc. Shaping ReRAM conductive filaments by controlling grain-boundary density
JP6544555B2 (ja) * 2015-01-15 2019-07-17 国立研究開発法人物質・材料研究機構 抵抗変化型素子の製造方法
KR101752200B1 (ko) * 2015-11-27 2017-06-29 한국과학기술연구원 낮고 신뢰성 있는 동작 전압 및 장기 안정성 특성을 갖는 비휘발성 저항 변화 메모리 소자 및 이의 제조방법
GB201620835D0 (en) * 2016-12-07 2017-01-18 Australian Advanced Mat Pty Ltd Resistive switching memory
US10916772B2 (en) 2017-04-05 2021-02-09 Samsung Electronics Co., Ltd. High capacity sodium-ion battery positive electrode material
CN108682739A (zh) * 2018-05-03 2018-10-19 五邑大学 一种金属量子点增强ZnO阻变存贮器及其制备方法
KR102618510B1 (ko) 2018-12-20 2023-12-27 삼성전자주식회사 수직형 메모리 장치
US11527712B2 (en) * 2020-07-06 2022-12-13 Tetramem Inc. Low current RRAM-based crossbar array circuits implemented with interface engineering technologies
US11616196B2 (en) * 2020-07-07 2023-03-28 Tetramem Inc. Low current RRAM-based crossbar array circuit implemented with switching oxide engineering technologies
CN113488588B (zh) * 2021-06-01 2022-11-01 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 一种由自组装异质结材料作为存储介质层构建的忆阻器及其制备方法
CN113506850B (zh) * 2021-06-01 2024-02-09 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 一种具有非单调变化电阻态的忆阻器在碰撞预测中的应用

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070025519A (ko) * 2005-09-02 2007-03-08 삼성전자주식회사 나노닷 메모리 및 그 제조 방법
KR20070043444A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
KR20080031539A (ko) * 2006-10-04 2008-04-10 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US20090027944A1 (en) * 2007-07-24 2009-01-29 Klaus Ufert Increased Switching Cycle Resistive Memory Element
US20090147558A1 (en) * 2007-12-07 2009-06-11 Yukio Tamai Variable resistance element, method for producing the same, and nonvolatile semiconductor storage device
KR20090083094A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 나노입자를 이용한 저항성 메모리 및 그 제조 방법
KR20100077647A (ko) * 2008-12-29 2010-07-08 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR20130000428A (ko) * 2010-05-25 2013-01-02 마이크론 테크놀로지, 인크. 저항 가변 메모리 셀 구조들 및 방법들

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070025519A (ko) * 2005-09-02 2007-03-08 삼성전자주식회사 나노닷 메모리 및 그 제조 방법
KR20070043444A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법
KR20080031539A (ko) * 2006-10-04 2008-04-10 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
US20090027944A1 (en) * 2007-07-24 2009-01-29 Klaus Ufert Increased Switching Cycle Resistive Memory Element
US20090147558A1 (en) * 2007-12-07 2009-06-11 Yukio Tamai Variable resistance element, method for producing the same, and nonvolatile semiconductor storage device
KR20090083094A (ko) * 2008-01-29 2009-08-03 삼성전자주식회사 나노입자를 이용한 저항성 메모리 및 그 제조 방법
KR20100077647A (ko) * 2008-12-29 2010-07-08 주식회사 하이닉스반도체 저항성 메모리 소자 및 그 제조 방법
KR20130000428A (ko) * 2010-05-25 2013-01-02 마이크론 테크놀로지, 인크. 저항 가변 메모리 셀 구조들 및 방법들

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505512B1 (ko) * 2013-09-27 2015-03-24 고려대학교 산학협력단 투명 전극 및 이의 제조 방법
WO2015046766A1 (ko) * 2013-09-27 2015-04-02 고려대학교 산학협력단 투명 전극 및 이의 제조 방법
KR101531154B1 (ko) * 2014-02-14 2015-06-25 서울대학교산학협력단 저항변화 소자 및 그 제조방법
WO2015130114A1 (ko) * 2014-02-27 2015-09-03 서울대학교 산학협력단 비휘발성 저항 변화 메모리 소자 및 이의 제조 방법
KR20190119545A (ko) * 2018-04-12 2019-10-22 세종대학교산학협력단 양방향 정류 특성이 부여된 저항 변화 메모리 소자 및 이의 제조방법

Also Published As

Publication number Publication date
US20130168632A1 (en) 2013-07-04
KR101882850B1 (ko) 2018-07-30
US8692223B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
KR101882850B1 (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR101127236B1 (ko) 저항성 메모리 소자의 제조 방법
TW201637015A (zh) 電阻切換式記憶元
KR101094390B1 (ko) 저항성 메모리 장치 및 그 제조방법
JP2010512018A (ja) メモリ素子およびその製造方法
WO2009140305A1 (en) Correlated electron material and process for making
US9281477B2 (en) Resistance change element and method for producing the same
US9543516B2 (en) Method for forming a doped metal oxide for use in resistive switching memory elements
JP2017055082A (ja) 不揮発性記憶装置の製造方法
US11985911B2 (en) Methods for fabricating resistive random-access memory stacks
KR20130126325A (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN107068860A (zh) 阻变存储器及其制备方法
JP2016131216A (ja) 抵抗変化型素子およびその製造方法
TWI637485B (zh) 電阻變化元件及其製造方法
KR101382835B1 (ko) 저항 변화 메모리 소자 및 이의 제조방법
KR20130013213A (ko) 가변 저항 메모리 장치 및 그 제조 방법
CN105280810A (zh) 电阻式随机存取存储器及其制造方法
KR20150128930A (ko) 도펀트 보상형 스위칭을 갖는 멤리스터
KR20110020886A (ko) 저항성 메모리 소자의 제조 방법
KR101402085B1 (ko) 환원반응을 통한 비휘발성 저항 스위칭 메모리 제조 방법
KR20130014004A (ko) 가변 저항 메모리 장치 및 그 제조 방법
KR20130133395A (ko) 저항 메모리 소자 및 이의 제조방법
KR20110070559A (ko) 저항성 메모리 소자 제조 방법
KR20130072898A (ko) 가변 저항 메모리 장치 및 그 제조 방법
TWI549326B (zh) 電阻式隨機存取記憶體及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant