KR20130062778A - 영상표시장치 및 그 메모리 관리방법 - Google Patents

영상표시장치 및 그 메모리 관리방법 Download PDF

Info

Publication number
KR20130062778A
KR20130062778A KR1020110129208A KR20110129208A KR20130062778A KR 20130062778 A KR20130062778 A KR 20130062778A KR 1020110129208 A KR1020110129208 A KR 1020110129208A KR 20110129208 A KR20110129208 A KR 20110129208A KR 20130062778 A KR20130062778 A KR 20130062778A
Authority
KR
South Korea
Prior art keywords
data
programmable
memory
image display
nonvolatile memory
Prior art date
Application number
KR1020110129208A
Other languages
English (en)
Inventor
유동준
안홍룡
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020110129208A priority Critical patent/KR20130062778A/ko
Publication of KR20130062778A publication Critical patent/KR20130062778A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 중앙처리장치를 포함하는 컨트롤 유닛; 복수의 프로그램어블 아이씨; 및 상기 컨트롤 유닛 및 프로그램어블 아이씨의 초기 데이터를 저장하는 외부 비휘발성 메모리를 포함하고, 상기 외부 비휘발성 메모리는 상기 컨트롤 유닛의 초기 데이터인 제 1데이터를 저장하는 제 1저장부 및 상기 프로그램어블 아이씨의 초기 데이터인 제 2데이터를 저장하는 제 2저장부를 포함하는 것을 특징으로 하는 영상표시장치에 관한 것으로,
본 발명에 따르면, 프로그램어블 아이씨의 초기 데이터를 저장하기 위해 EEPROM을 사용하지 않으므로 EEPROM에 데이터를 입력시키기 위해 부가적인 회로구성 및 절차가 생략되어 전체적인 회로구성이 간단해지는 효과가 있다.

Description

영상표시장치 및 그 메모리 관리방법{Image Display Device and Memory manegment method thereof}
본 발명은 영상표시장치에 관한 것으로, 비휘발성 메모리를 효율적으로 사용하여 제조비용을 절감시킬 수 있는 영상표시장치 및 그 메모리 관리방법에 관한 것이다.
영상표시장치의 일종인 텔레비전(Television : TV)에 적용되는 프로그램은 텔레비전의 초기 구동 및 기능의 구동을 위한 부트 코드(BOOTCODE) 및 장치 세팅 데이터(SET Data)와, 그 기능의 구현을 위한 아이씨 레지스터(IC REGISTER)를 포함하며, 이러한 프로그램 코드의 저장을 위한 저장매체로 불휘발성 메모리(예 : 플레시 메모리)를 사용한다.
도 1은 종래의 영상표시장치의 개략적인 구성을 나타내는 블럭도이다.
도 1에서 알 수 있듯이, 영상표시장치(1)는 중앙처리장치(10), 플레시 메모리(20), 및 복수의 프로그램어블 아이씨(Programmable IC)(30)를 포함한다.
중앙처리장치(10)는 영상표시장치의 전체적인 구동을 제어하는 기능을 수행한다.
플레시 메모리(Flash Memory)(20)는 비휘발성 메모리의 일종으로 전원을 차단해도 내부에 저장된 데이터가 소실되지 않는다. 이러한 플레시 메모리는 영상표시장치의 초기 구동을 위한 데이터를 저장하는데 이는 도 2를 참조하여 설명한다.
도 2는 도 1의 플레시 메모리의 내부 저장공간을 개략적으로 나타내는 도면이다.
도 2에서 알 수 있듯이, 플레시 메모리(20)에는 영상표시장치의 초기 구동 및 기능의 구동을 위한 부트 코드(BOOTCODE)(21), 장치 세팅 데이터(SET Data)(22), 및 유휴공간(23)을 포함한다.
다시 도 1을 참조하면, 프로그램어블 아이씨(Programmable IC)(30)는 영상표시장치의 구동을 위한 기능 단위로 복수 개가 사용되며, 일 예로 타이밍 컨트롤러를 들 수 있다.
타이밍 컨트롤러는 인터페이스를 통해 입력되는 제어신호를 이용하여 복수개의 데이터 드라이브 집적회로들로 구성된 데이터 드라이버 및 복수개의 게이트 드라이버 집적회로들로 구성된 게이트 드라이버를 구동하기 위한 제어신호를 생성한다. 또한, 인터페이스를 통해 입력되는 데이터들을 데이터 드라이버로 전송한다.
타이밍 컨트롤러는 상기 인터페이스를 통해 외부 장치로부터 입력 받은 비디오 데이터를 변환하거나 또는 별도의 데이터를 저장하여 이용하기 위한 수단으로 메모리 소자를 포함한다.
도 3은 타이밍 컨트롤러와 메모리 소자를 나타내는 도면이다.
도 3에서 알 수 있듯이, 타이밍 컨트롤러(12)는 메모리 소자와 연결되어 데이터를 입력받는다. 이때, 사용되는 메모리 소자로는 ROM, 특히 EEPROM(Electricallyerasable programmable ROM)(13)이 사용된다.
상기 EEPROM(13)은 전원이 꺼져도 데이터가 기억되는 메모리 소자이며, 상기 타이밍컨트롤러(12)와 I2C버스(Bus)와 같은 시리얼 통신 수단을 통해 데이터를 송수신하는 방식을 사용하고 있다. 여기서, 상기 I2C는 필립스사(社)에 의해 개발된 2 와이어(wire) 직렬 통신 인터페이스로서, 시리얼 데이터 라인(SDA)과 시리얼 클럭 라인(SCL)으로 구성된 집적회로(IC) 간 데이터 통신 방법이다.
도 4는 EEPROM에 데이터를 저장하기 위한 회로를 나타내는 도면이다. 도 4에서 알 수 있듯이, EEPROM(13)은 저장된 데이터의 변경을 위해 롬 라이터(ROM writer)를 연결하여 사용한다.
타이밍컨트롤러(12)와 I2C 버스(SCL, SDA)를 통해 전기적으로 연결되는 EEPROM(13)은 인쇄회로기판(PCB) 상에 구성되며, 상기 EEPROM(13)에 데이터를 기록하기 위한 EEPROM 라이터(40)는 별도의 연결모듈(미도시)에 의해 인쇄회로기판(PCB)의 I2C 버스와 연결된다.
상기 EEPROM(13)과 연결된 I2C버스(SCL, SDA)는 타이밍컨트롤러(12) 내부의 ESD보호회로(12a)에 연결된다.
구동전원(Vcc)과 시리얼 클럭 라인(SCL) 사이에는 EEPROM(13)의 오픈 드레인 방식 구동에 따라 시리얼 클럭 라인(SCL)의 하이 레벨 유지를 위한 제1풀-업 저항(R1-1)이 연결되고, 구동전원(Vcc)과 시리얼 데이터 라인(SDA) 사이에도 역시 시리얼 데이터 라인(SDA)의 하이 레벨 유지를 위한 제2풀-업 저항(R1-2)이 구성된다.
상기 EEPROM 라이터(40)는 상기 EEPROM(13)에 데이터의 기록(writing)을 수행할 때에만 상기 인쇄회로기판(PCB)의 I2C버스와 연결되고, 상기 EEPROM 라이터(40)와 인쇄회로기판(PCB)이 분리된 후에는 상기 타이밍컨트롤러(12)를 통해 EEPROM(13)에 저장된 데이터 읽기(reading)가 수행된다.
동작을 살펴보면, 먼저 데이터를 EEPROM(13)에 기록하기 위해서는 도시된 바와 같이 EEPROM 라이터(40)를 상기 인쇄회로기판(PCB)에 연결하여야 한다. 이때 상기 타이밍컨트롤러(12)는 전원이 오프(off)된 상태이다.
상기 연결 구성이 수행되면 I2C버스(SCL, SDA)를 통해 EEPROM(13)으로 클럭과 데이터를 전송하며, 이에 상기 EEPROM(13)은 입력 클럭에 응답되어 데이터를 저장하게 된다. 이후, 데이터의 기록이 완료되면 상기 EEPROM 라이터(40)는 상기 인쇄회로기판(PCB)에서 분리되고 전원이 공급된 타이밍컨트롤러(12)에 의해 EEPROM(13)에 저장된 데이터가 읽혀진다.
그런데, 상술한 종래의 텔레비전 메모리에 따르면 다음과 같은 문제가 있다.
우선, 프로그램어블 아이씨에 사용되는 EEPROM에 데이터를 입력시키기 위해 부가적인 회로구성 및 절차가 복잡하여 문제된다.
또한, 다수의 프로그램어블 아이씨가 사용되는 영상표시장치의 경우 EEPROM 또한 다수를 사용하게 되는바 비용이 문제된다.
본 발명은 상술한 바와 문제점을 해결하고자 고안된 것으로, 본 발명은 효율적인 메모리 구조를 포함하는 영상표시장치 및 그 메모리 관리방법을 제공하는 것을 목적으로 한다.
본 발명은 상술한 바와 같은 목적을 달성하기 위해서, 중앙처리장치를 포함하는 컨트롤 유닛; 복수의 프로그램어블 아이씨; 및 상기 컨트롤 유닛 및 프로그램어블 아이씨의 초기 데이터를 저장하는 비휘발성 메모리를 포함하고, 상기 비휘발성 메모리는 상기 컨트롤 유닛의 초기 데이터인 제 1데이터를 저장하는 제 1저장부 및 상기 프로그램어블 아이씨의 초기 데이터인 제 2데이터를 저장하는 제 2저장부를 포함하는 것을 특징으로 하는 영상표시장치를 제공한다.
또한, 본 발명은 상술한 바와 같은 목적을 달성하기 위해서, 중앙처리장치를 포함하는 컨트롤 유닛에 사용되는 제 1데이터를 외부 비휘발성 메모리의 제 1저장부에 저장하는 단계; 프로그램어블 아이씨에 사용되는 제 2데이터를 상기 외부 비휘발성 메모리의 제 2저장부에 저장하는 단계; 영상표시장치 부팅시 상기 제 1데이터를 상기 컨트롤 유닛에 입력하는 단계; 및 상기 영상표시장치 부팅시 상기 제 2데이터를 상기 프로그램어블 아이씨에 입력하는 단계를 포함하는 것을 특징으로 하는 영상표시장치의 메모리 관리방법을 제공한다.
본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.
본 발명은 우선, 프로그램어블 아이씨의 초기 데이터를 저장하기 위해 EEPROM을 사용하지 않으므로 EEPROM에 데이터를 입력시키기 위해 부가적인 회로구성 및 절차가 생략되어 전체적인 회로구성이 간단해지는 효과가 있다.
또한, 복수의 EEPROM 및 부가적인 회로구성이 삭제되어 제조단가가 낮아지는 효과가 있다.
또한, 플레시 메모리의 유휴공간을 활용하여 효율적으로 메모리를 사용할 수 있는 효과가 있다.
도 1은 종래의 텔레비전의 개략적인 구성을 나타내는 블럭도이다.
도 2는 도 1의 플레시 메모리의 내부 저장공간을 개략적으로 나타내는 도면이다.
도 3은 타이밍 컨트롤러와 메모리 소자를 나타내는 도면이다.
도 4는 EEPROM에 데이터를 저장하기 위한 회로를 나타내는 도면이다.
도 5는 본 발명에 따른 영상표시장치의 개략적인 구성을 나타내는 도면이다.
도 6은 본 발명에 따른 영상표시장치에서 외부 비휘발성 메모리의 메모리 구성을 나타내는 도면이다.
도 7은 본 발명에 따른 영상표시장치의 메모리 관리방법을 나타내는 순서도이다.
이하에서는 본 발명에 따른 영상표시장치 및 그 메모리 관리방법을 도면을 참조하여 상세하게 설명한다.
본 발명의 실시예를 설명함에 있어서 어떤 구조물이 다른 구조물의 "상에" 또는 "아래에" 형성된다고 기재된 경우, 이러한 기재는 이 구조물들이 서로 접촉되어 있는 경우는 물론이고 이들 구조물들 사이에 제3의 구조물이 개재되어 있는 경우까지 포함하는 것으로 해석되어야 한다.
도 5는 본 발명에 따른 영상표시장치의 개략적인 구성을 나타내는 도면이다.
도 5에서 알 수 있듯이, 영상표시장치(100)는 컨트롤 유닛(110), 외부 비휘발성 메모리(130), 및 복수의 프로그램어블 아이씨(150)를 포함한다.
컨트롤 유닛(110)은 영상표시장치(100)를 전반적으로 제어하며, 이를 위해 중앙처리장치(111), 내부 메모리(113), 메모리 중재기(115), 및 I2C 중개기(117)를 포함한다.
컨트롤 유닛(110)은 시스템 온 칩(System on Chip : SoC)으로 구성될 수 있다.
SoC(System on a Chip)는, 일반적으로 내장 중앙처리장치(111)를 포함한 다수의 기능 블록(Function Block)들과, 해당 기능 블록들의 메모리 액세스를 위한 다수의 메모리액세스유닛(Memory Access Unit; MAU)들, 및 외부 비휘발성 메모리(130)를 중재하고 제어하는 메모리 중재기(115) 등으로 구성되어 있다.
시스템 온 칩(System on Chip, 이하 SoC라고 칭함)은 여러 가지 기능을 갖는 복잡한 시스템을 단일 반도체 칩에 집적하는 기술이다. 컴퓨터, 통신, 방송 등이 통합되는 컨버전스(convergence) 경향에 따라 주문형 반도체(Application Spcific IC, ASIC) 및 특정용도 표준제품(Application Spcific Standard Product, ASSP)에 대한 수요가 SoC로 옮겨가고 있다. 또한, IT(Information Technology) 기기의 소형화 및 경량화는 SoC 관련 산업을 촉진하고 있다.
SoC는 지능 소자(Intellectual Property, 이하 IP라고 칭함)들을 포함한다. IP들은 SoC 내의 특정 기능을 각각 수행한다. 일반적으로, 이러한 IP들은 버스를 통해 연결된다. SoC 내의 IP들의 연결 및 관리를 위한 예시적인 표준 버스 규격으로서 ARM(Advanced RISC Machine)사의 AMBA(Advanced Microcontroller Bus Achitecture)가 적용된다. AMBA의 버스 타입에는 AHB(Advanced High-Performance Bus), APB(Advanced Peripheral Bus), AXI(Advanced eXtensible Interface) 등이 있다. 이들 중 AXI는 IP들 사이의 인터페이스 프로토콜로서, 다중 아웃스탠딩 어드레스(multiple outstanding address) 기능과 데이터 인터리빙(data interleaving) 기능 등을 포함한다.
중앙처리장치(111)는 시스템 버스에 연결되고, SoC의 전반적인 동작을 제어한다. 중앙처리장치(111)는 비록 도시되어 있지 않지만 잘 알려진 바와 같은 레지스터, 메모리 관리 유닛(Memory Management Unit, 이하 MMU라고 칭함) 등을 포함할 수 있다. 여기서, 중앙처리장치(111)는 ARM(Advanced RISC Machine) 코어(core)를 기반으로 구현될 수 있다.
내부 메모리(113)는 SoC에서 처리되는 데이터를 저장한다. 내부 메모리(113)는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등의 휘발성 메모리를 포함할 수 있다.
또한, 내부 메모리(113)는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등의 불휘발성 메모리를 포함할 수 있다.
메모리 중개기(115)는 외부의 비휘발성 메모리(130) 및 복수의 프로그램어블 아이씨(150)와 연결되며, 외부의 비휘발성 메모리(130)의 데이터 입출력을 제어한다.
디지털 텔레비전 SoC(system on a chip)와 같은 데이터 처리 시스템에서 내장 중앙처리장치(111)와 복수의 프로그램어블 아이씨(150)들은 시스템 메모리 장치로서, 외부 비휘발성 메모리(130)를 사용한다.
상기 중앙처리장치(111)와 복수의 프로그램어블 아이씨(150)들은 외부 비휘발성 메모리(130)에 접근하기 위해 메모리 중재기(115)에 외부 비휘발성 메모리(130)에 대한 접근을 요구하는 정보(MCMD)를 전송할 수 있다.
중앙처리장치(111)와 복수의 프로그램어블 아이씨(150)들이 메모리 중재기(115)에 전송하는 정보는 메모리 장치 내 뱅크(bank)의 로/컬럼 어드레스(row/column address), 리드/라이트(read/write) 정보, 데이터 마스킹(data masking), 액세스하는 뱅크 넘버(bank number), 어드레싱 모드(addressing mode) 등이 될 수 있다. 그러면 메모리 중재기(115)는 중앙처리장치(111)와 복수의 프로그램어블 아이씨(150)들에 읽고 쓰기 위한 데이터 버스(shared write data bus/shared read data bus) 사용을 허용한다.
I2C 중개기(117)는 컨트롤 유닛(110)과 외부 프로그램어블 아이씨(150)와 연결되며, 외부의 프로그램어블 아이씨(150)와 통신을 제어한다.
여기서, 상기 I2C는 필립스사(社)에 의해 개발된 2 와이어(wire) 직렬 통신 인터페이스로서, 시리얼 데이터 라인(SDA)과 시리얼 클럭 라인(SCL)으로 구성된 집적회로(IC) 간 데이터 통신 방법이다.
외부 비휘발성 메모리(130)는 영상표시장치(100)에 사용되는 컨트롤 유닛(110) 및 프로그램어블 아이씨(150)의 초기 데이터를 저장한다.
도 6은 본 발명에 따른 영상표시장치에서 외부 비휘발성 메모리의 메모리 구성을 나타내는 도면이다.
도 5 및 도 6에서 알 수 있듯이, 외부 비휘발성 메모리(130)는 중앙처리장치(111)를 포함하는 컨트롤 유닛(110)에 사용되는 제 1데이터를 저장하는 제 1저장부(131) 및 복수의 프로그램어블 아이씨에 사용되는 제 2데이터를 저장하는 제 2저장부(135)를 포함한다.
제 1데이터는 부팅데이터 및 장치 세팅 데이터를 포함할 수 있다.
외부 비휘발성 메모리(130)는 영상표시장치(100)가 초기 부팅할 때 필요한 부팅데이터 및 장치 세팅 데이터를 제 1저장부(131)에 저장하고 있다가, 영상표시장치(100)가 부팅될 때 이를 컨트롤 유닛(110)에 공급한다.
여기서, 제 1데이터는 RGB의 비디오 데이터, 타이밍 데이터, 응답속도 개선을 위한 동적 정전용량 보상(Dynamic Capacitance Compensation) 제어 신호, 자동 색보정(Auto Color Compensation)을 위한 제어 신호, 저전압 차동 시그널링(Low Voltage Differential Signaling: LVDS)을 위한 제어 신호, 클럭 정보, 해상도 정보 등을 포함할 수 있다.
제 2데이터는 프로그램어블 아이씨(150)의 초기 구동에 필요한 데이터를 포함한다. 외부 비휘발성 메모리(130)는 프로그램어블 아이씨(150)가 초기 부팅할 때 필요한 데이터를 제 2저장부(135)에 저장하고 있다가, 영상표시장치(100)가 부팅될 때 이를 프로그램어블 아이씨(150)에 공급한다.
종래의 영상표시장치에서는 복수의 프로그램어블 아이씨(150) 각각에 EEPROM을 설치하여, 프로그램어블 아이씨(150)의 초기 구동에 필요한 데이터를 저장하였는데, 본 발명에 따르는 영상표시장치에서는 이러한 프로그램어블 아이씨(150)의 EEPROM을 삭제하고, EEPROM에 저장하였던 초기 구동 데이터를 외부 비휘발성 메모리(130)에 저장하게 된다.
이와 같이 본 발명에 따르는 영상표시장치 및 외부 비휘발성 메모리 구조에 따르면 다음과 같은 효과를 얻을 수 있다.
본 발명은 우선, 프로그램어블 아이씨의 초기 데이터를 저장하기 위해 EEPROM을 사용하지 않으므로 EEPROM에 데이터를 입력시키기 위해 부가적인 회로구성 및 절차가 생략되어 전체적인 회로구성이 간단해지는 효과가 있다.
또한, 복수의 EEPROM 및 부가적인 회로구성이 삭제되어 제조단가가 낮아지는 효과가 있다.
또한, 플레시 메모리의 유휴공간을 활용하여 효율적으로 메모리를 사용할 수 있는 효과가 있다.
다시 도 5를 참조하면, 프로그램어블 아이씨(150)는 영상표시장치의 구동에 필요한 기능을 수행하며, 일 예로 상기 프로그램어블 아이씨(150)는 전력관리 아이씨(Power Management IC) 또는 타이밍 컨트롤러일 수 있다.
본 발명의 실시 예에 따른 타이밍 컨트롤러는 외부 시스템으로부터 입력되는 R, G, B 영상 신호(data)를 디지털 영상 데이터(R, G, B)로 변환하고, 변환된 디지털 영상 데이터를 데이터 드라이버에 공급한다. 이때, 입력되는 수평 동기신호(Hsync), 수직 동기신호(Vsync) 및 클럭 신호(CLK)를 이용하여 영상 신호(data)를 영상 데이터로 변환하게 된다.
또한, 타이밍 컨트롤러는 외부 시스템으로부터 입력된 수평 동기신호(Hsync), 수직 동기신호(Vsync) 및 클럭신호(CLK)를 이용하여 게이트 드라이버의 제어를 위한 게이트 제어신호(GCS)와, 데이터 드라이버의 제어를 위한 데이터 제어신호(DCS)를 생성한다.
생성된 데이터 제어신호(DCS)는 데이터 드라이버에 공급되고, 게이트 제어신호(GCS)는 게이트 드라이버에 공급된다.
여기서, 상기 데이터 제어신호(DCS)는 소스 스타트 펄스(SSP: Source Start Pulse), 소스 샘플링 클럭(SSC: Source Sampling Clock), 소스 출력 인에이블(SOE: Source Output Enable) 및 극성 제어신호(POL: Polarity) 등을 포함할 수 있다.
상기 게이트 제어신호(GCS)는 게이트 스타트 펄스(GSP: Gate Start Pulse), 게이트 쉬프트 클럭(GSC: Gate Shift Clock) 및 게이트 출력 인에이블(GOE: Gate Output Enable) 등을 포함할 수 있다.
게이트 드라이버는 타이밍 컨트롤러로부터의 게이트 제어신호(GCS: Gate Control Signal)에 기초하여 복수의 화소 각각에 형성된 TFT를 구동시키기 위한 스캔 신호(scan signal, 게이트 구동 신호)를 생성한다.
생성된 스캔 신호는 한 프레임 기간 중 액정 패널에 형성된 복수의 게이트 라인에 순차적으로 공급되고, 상기 스캔 신호에 의해 각 화소에 형성된 TFT가 구동되어 화소의 스위칭이 이루어진다.
데이터 드라이버는 타이밍 컨트롤러로부터 공급되는 영상 데이터(R, G, B)를 아날로그 영상 데이터 신호 즉, 데이터 전압으로 변환한다. 타이밍 컨트롤러로부터의 데이터 제어신호(DCS: Data Control Signal)에 기초하여 각 화소의 TFT가 턴-온되는 시점에 맞춰 변환된 아날로그 데이터 신호를 액정 패널의 데이터 라인들에 공급한다.
이하, 본 발명에 따른 영상표시장치의 메모리 관리방법에 대해 설명한다.
도 7은 본 발명에 따른 영상표시장치의 메모리 관리방법을 나타내는 순서도이다.
도 5 내지 도 7에서 알 수 있듯이, 우선, 중앙처리장치를 포함하는 컨트롤 유닛(110)에 사용되는 제 1데이터를 외부 비휘발성 메모리(130)의 제 1저장부(131)에 저장한다(S210). 이때, 상기 외부 비휘발성 메모리(130)는 플레시 메모리일 수 있다.
상기 제 1데이터는 영상표시장치(100)의 부팅데이터 및 장치 세팅 데이터를 포함할 수 있다.
예를 들면, 제 1데이터는 RGB의 비디오 데이터, 타이밍 데이터, 응답속도 개선을 위한 동적 정전용량 보상(Dynamic Capacitance Compensation) 제어 신호, 자동 색보정(Auto Color Compensation)을 위한 제어 신호, 저전압 차동 시그널링(Low Voltage Differential Signaling: LVDS)을 위한 제어 신호, 클럭 정보, 해상도 정보 등을 포함할 수 있다.
다음, 프로그램어블 아이씨(150)에 사용되는 제 2데이터를 상기 외부 비휘발성 메모리(130)의 제 2저장부(135)에 저장한다(S220).
제 2데이터는 프로그램어블 아이씨(150)의 초기 구동에 필요한 데이터를 포함한다. 이때, 프로그램어블 아이씨는 타이밍 컨트롤러일 수 있다.
다음, 영상표시장치(100) 부팅시 상기 제 1데이터를 상기 컨트롤 유닛(110)에 입력한다(S240).
외부 비휘발성 메모리(130)는 영상표시장치(100)가 초기 부팅할 때 필요한 부팅데이터 및 장치 세팅 데이터를 제 1저장부(131)에 저장하고 있다가, 영상표시장치(100)가 부팅될 때 이를 컨트롤 유닛(110)에 공급한다.
다음, 상기 영상표시장치 부팅시 상기 제 2데이터를 상기 프로그램어블 아이씨(150)에 입력한다(S250).
외부 비휘발성 메모리(130)는 프로그램어블 아이씨(150)가 초기 부팅할 때 필요한 데이터를 제 2저장부(135)에 저장하고 있다가, 영상표시장치(100)가 부팅될 때 이를 프로그램어블 아이씨(150)에 공급한다.
본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 구성을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해하여야한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 - 영상표시장치
110 - 컨트롤 유닛
111 - 중앙처리장치
113 - 내부 메모리
115 - 메모리 중재기
117 - I2C 중개기
130 - 외부 비휘발성 메모리
131 - 제 1저장부
135 - 제 2저장부
150 - 프로그램어블 아이씨

Claims (10)

  1. 중앙처리장치를 포함하는 컨트롤 유닛;
    복수의 프로그램어블 아이씨; 및
    상기 컨트롤 유닛 및 프로그램어블 아이씨의 초기 데이터를 저장하는 외부 비휘발성 메모리를 포함하고,
    상기 외부 비휘발성 메모리는 상기 컨트롤 유닛의 초기 데이터인 제 1데이터를 저장하는 제 1저장부 및 상기 프로그램어블 아이씨의 초기 데이터인 제 2데이터를 저장하는 제 2저장부를 포함하는 것을 특징으로 하는 영상표시장치.
  2. 제 1항에 있어서,
    상기 컨트롤 유닛은 시스템 온 칩(System on Chip : SoC)으로 구성되는 것을 특징으로 하는 영상표시장치.
  3. 제 1항에 있어서,
    상기 프로그램어블 아이씨는 상기 영상표시장치의 구동에 필요한 상기 제 2데이터에 기초하여 게이트 드라이버 및 소스 드라이버를 제어하는 타이밍 컨트롤러인 것을 특징으로 하는 영상표시장치.
  4. 제 1항에 있어서,
    상기 제 1데이터는 상기 영상표시장치의 초기 구동에 필요한 부팅데이터 및 장치 세팅 데이터인 것을 특징으로 하는 영상표시장치.
  5. 제 1항에 있어서,
    상기 컨트롤 유닛은 상기 외부 비휘발성 메모리의 데이터 입출력을 제어하는 메모리 중개기를 포함하는 것을 특징으로 하는 영상표시장치.
  6. 제 1항에 있어서,
    상기 외부 비휘발성 메모리는 플레시 메모리인 것을 특징으로 하는 영상표시장치.
  7. 제 1항에 있어서,
    상기 컨트롤 유닛과 프로그램어블 아이씨의 통신방법은 I2C인 것을 특징으로 하는 영상표시장치.
  8. 중앙처리장치를 포함하는 컨트롤 유닛에 사용되는 제 1데이터를 외부 비휘발성 메모리의 제 1저장부에 저장하는 단계;
    프로그램어블 아이씨에 사용되는 제 2데이터를 상기 외부 비휘발성 메모리의 제 2저장부에 저장하는 단계;
    영상표시장치 부팅시 상기 제 1데이터를 상기 컨트롤 유닛에 입력하는 단계; 및
    상기 영상표시장치 부팅시 상기 제 2데이터를 상기 프로그램어블 아이씨에 입력하는 단계를 포함하는 것을 특징으로 하는 영상표시장치의 메모리 관리방법.
  9. 제 8항에 있어서,
    상기 외부 비휘발성 메모리는 플레시 메모리인 것을 특징으로 하는 영상표시장치의 메모리 관리방법.
  10. 제 8항에 있어서,
    상기 프로그램어블 아이씨는 타이밍 컨트롤러인 것을 특징으로 하는 영상표시장치의 메모리 관리방법.
KR1020110129208A 2011-12-05 2011-12-05 영상표시장치 및 그 메모리 관리방법 KR20130062778A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110129208A KR20130062778A (ko) 2011-12-05 2011-12-05 영상표시장치 및 그 메모리 관리방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129208A KR20130062778A (ko) 2011-12-05 2011-12-05 영상표시장치 및 그 메모리 관리방법

Publications (1)

Publication Number Publication Date
KR20130062778A true KR20130062778A (ko) 2013-06-13

Family

ID=48860404

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129208A KR20130062778A (ko) 2011-12-05 2011-12-05 영상표시장치 및 그 메모리 관리방법

Country Status (1)

Country Link
KR (1) KR20130062778A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024339A (ko) * 2017-08-31 2019-03-08 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190024339A (ko) * 2017-08-31 2019-03-08 엘지디스플레이 주식회사 발광 표시장치와 그의 구동방법

Similar Documents

Publication Publication Date Title
US11182001B2 (en) Touch display driving integrated circuit, operation method of the same, and touch display device including the same
US10614279B2 (en) Apparatus and method for driving fingerprint sensing array provided in touchscreen, and driver integrated circuit for driving the touchscreen including the fingerprint sensing array
JP6066482B2 (ja) ドライバｉｃ及び表示入力装置
CN103927970A (zh) 平板显示装置
KR101641532B1 (ko) 타이밍 제어방법, 이를 수행하기 위한 타이밍 제어장치 및 이를 갖는 표시장치
US10056058B2 (en) Driver and operation method thereof
US9640121B2 (en) Driver IC for a display panel with touch device with display state timing in accordance with differing driving periods
US20210335205A1 (en) Display panel driving system and display device
CN108304334B (zh) 应用处理器和包括中断控制器的集成电路
CN109923605B (zh) 带触摸传感器的显示装置及其驱动方法
US9383857B2 (en) Driver IC and display device
KR20160033549A (ko) 디스플레이 구동회로, 디스플레이 구동회로의 동작방법 및 시스템 온 칩
KR101100335B1 (ko) 표시장치
JP6205505B2 (ja) 半導体装置及びその制御方法
KR101689301B1 (ko) 액정 표시 장치
KR20080047995A (ko) 표시 제어용 반도체 집적 회로
US10732768B2 (en) Panel driving apparatus and panel driving system including reset function
US20120044215A1 (en) Memory Circuit, Pixel Circuit, and Data Accessing Method Thereof
CN103794166A (zh) 显示面板驱动器的设定方法、显示面板驱动器及显示装置
KR101784522B1 (ko) 멀티 마스터의 데이터 통신 장치와 이를 이용한 표시장치
US10629152B2 (en) Image signal preparation circuit, image signal preparation method, and recording medium storing image signal preparation program for display drive circuit
KR20130062778A (ko) 영상표시장치 및 그 메모리 관리방법
US20240192805A1 (en) Touch Display Driving Apparatus, Method and Touch Display Apparatus
KR102542105B1 (ko) 터치 디스플레이 구동 집적 회로, 그것의 동작 방법 및 그것을 포함하는 터치 표시 장치
CN111063291B (zh) 驱动芯片、控制板以及控制板的驱动方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E601 Decision to refuse application
E801 Decision on dismissal of amendment