KR20130055345A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20130055345A
KR20130055345A KR1020110121043A KR20110121043A KR20130055345A KR 20130055345 A KR20130055345 A KR 20130055345A KR 1020110121043 A KR1020110121043 A KR 1020110121043A KR 20110121043 A KR20110121043 A KR 20110121043A KR 20130055345 A KR20130055345 A KR 20130055345A
Authority
KR
South Korea
Prior art keywords
gate
signal
pixels
gate line
data
Prior art date
Application number
KR1020110121043A
Other languages
English (en)
Inventor
권명호
이창진
이창길
김태식
최활
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110121043A priority Critical patent/KR20130055345A/ko
Priority to US13/415,137 priority patent/US20130128170A1/en
Publication of KR20130055345A publication Critical patent/KR20130055345A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명의 일 실시예에 따른 액정표시장치는 서로 마주하는 제1 및 제2 기판들 및 상기 제1 및 제2 기판들 사이에 개재된 액정층을 포함한다. 상기 제1 기판은 제1 화소 열에 배열된 복수 개의 제1 화소들과 제2 화소 열에 배열된 복수 개의 제2 화소들을 포함한다. 상기 복수 개의 제1 화소들 및 상기 복수 개의 제2 화소들은 상기 복수 개의 게이트 라인들 중 서로 다른 하나에 각각 연결되고, 상기 복수 개의 데이터 라인들 중 어느 하나에 각각 연결된다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}
본 발명은 액정표시장치에 관한 것으로, 더욱 상세하게는 표시품질이 향상된 액정표시장치에 관한 것이다.
일반적인 액정표시장치는 복수 개의 화소전극들, 상기 복수 개의 화소전극들에 각각 연결된 복수 개의 스위칭 소자, 및 각각의 상기 복수 개의 스위칭 소자에 연결된 복수 개의 게이트 라인들과 복수 개의 데이터 라인들이 구비된 제1 기판을 포함한다. 또한, 상기 액정표시장치는 상기 제1 기판과 마주하며, 공통전극이 구비된 제2 기판을 포함한다.
일반적인 액정표시장치는 표시품질을 향상하고 DC전압 인가시 액정의 열화를 방지하기 위해 데이터 전압과 공통전극 전압을 교류 구동한다. 상기 공통전압의 스윙 구동방식은 하이레벨의 전압과 하이 레벨보다 낮은 로우레벨의 전압이 교번하는 교류 형태의 공통전압을 공통전극에 인가한다.
랜드스케이프(Landscape) 형태의 액정표시장치에서는 제품 슬림화를 위해 상측과 하측 블랙매트릭스(BM) 폭을 줄일 필요가 있고, 이를 위한 방법으로 서로 다른 화소 열에 배치된 화소 전극들이 데이터 라인을 공유하는 방식을 취할 수 있다.
상기 데이터 라인들의 개수가 감소된 액정표시장치는 일반적인 액정표시장치보다 게이트 라인이 두 배가 되므로 일반적인 데이터 신호의 인버젼 구동방식과 공통전압의 스윙(Swing) 구동방식을 적용하면 해상도가 높아 질수록 액정 충전율이 저하된다. 따라서 액정표시장치의 표시품질이 저하된다. 좀 더 구체적으로, 화소가 배치된 화소 열에 따라 상기 공통전압의 딜레이가 발생하여 세로줄 불량이 발생한다.
본 발명은 세로줄 불량이 감소한 액정표시장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 액정표시장치는 서로 마주하는 제1 및 제2 기판들 및 상기 제1 및 제2 기판들 사이에 개재된 액정층을 포함한다. 상기 제1 기판은 제1 화소 열에 배열된 복수 개의 제1 화소들과 제2 화소 열에 배열된 복수 개의 제2 화소들을 포함한다. 또한, 복수 개의 프레임 구간 동안 게이트 신호를 각각 수신하는 복수 개의 게이트 라인들 및 상기 복수 개의 게이트 라인들과 절연되게 교차하며, 데이터 신호를 수신하는 복수 개의 데이터 라인들이 상기 제1 기판 상에 구비된다. 상기 제2 기판은 스윙하는 공통전압을 수신하는 공통전극을 갖는다. 상기 복수 개의 제1 화소들 및 상기 복수 개의 제2 화소들은 상기 복수 개의 게이트 라인들 중 서로 다른 하나에 각각 연결되고, 상기 복수 개의 데이터 라인들 중 어느 하나에 각각 연결된다. 상기 프레임 구간들은 연속하는 제1 프레임 구간 및 제2 프레임 구간을 포함한다. 상기 제1 프레임 구간 중 상기 게이트 라인들에 상기 게이트 신호가 인가되는 순서와 상기 제2 프레임 구간 중 상기 게이트 라인들에 상기 게이트 신호가 인가되는 순서는 서로 다르다.
상기 복수 개의 게이트 라인들은 각각이 연속하여 배열된 전단 게이트 라인 및 후단 게이트 라인을 갖는 복수 개의 게이트 라인 그룹들로 정의된다. 상기 복수 개의 제1 화소들과 상기 복수 개의 제2 화소들 중 동일한 화소 행에 배치된 2개의 화소들은 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 각각 연결될 수 있다.
상기 복수 개의 제1 화소들 및 상기 복수 개의 제2 화소들 각각은, 상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 스위칭 소자 및 상기 데이터 신호를 수신하는 화소전극을 포함할 수 있다.
상기 게이트 라인 그룹에 상기 게이트 신호가 인가되는 구간은 서브 구간으로 정의된다. 상기 복수 개의 프레임 구간들 각각은 상기 서브 구간들이 복수 개 제공되며, 상기 공통전압은 상기 복수 개의 상기 서브 구간들 중 연속하는 2개의 서브 구간에서 스윙할 수 있다.
본 발명의 일 실시예에 따른 액정표시장치는 상기 복수 개의 게이트 라인들에 상기 게이트 신호를 제공하는 게이트 구동부 및 상기 복수 개의 데이터 라인들에 상기 데이터 신호를 제공하는 데이터 구동부를 더 포함할 수 있다.
상기 데이터 구동부는 상기 2개의 서브 구간 중 전단 서브 구간 동안 상기 데이터 라인들 각각에 상기 전단 서브 구간에서의 상기 공통전압보다 낮은 제1 레벨의 상기 데이터 신호를 제공하고, 후단 서브 구간 동안 상기 데이터 라인들 각각에 상기 후단 서브 구간에서의 상기 공통전압보다 높은 제2 레벨의 상기 데이터 신호를 제공한다.
상기 복수 개의 프레임 구간들은 연속하는 제1 프레임 구간 및 제2 프레임 구간을 포함한다. 상기 게이트 구동부는 상기 제1 프레임 구간 동안 상기 전단 게이트 라인에 상기 게이트 신호를 제공한 후 상기 후단 게이트 라인에 상기 게이트 신호를 제공하며, 상기 제2 프레임 구간 동안 상기 후단 게이트 라인에 상기 게이트 신호를 제공한 후 상기 전단 게이트 라인에 상기 게이트 신호를 제공한다.
상기 게이트 구동부는 제1 게이트 신호를 생성하는 제1 스테이지, 제2 게이트 신호를 생성하는 제2 스테이지 및 게이트 신호 출력부를 포함할 수 있다. 상기 게이트 신호 출력부는 상기 제1 게이트 신호, 상기 제2 게이트 신호, 및 상기 제1 프레임 구간과 상기 제2 프레임 구간을 정의하는 프레임 신호를 수신하며, 상기 프레임 신호에 근거하여 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 선택적으로 출력한다.
상기 게이트 신호 출력부는 상기 프레임 신호가 하이 레벨일 때 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 각각 제공하고, 상기 프레임 신호가 로우 레벨일 때 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 상기 후단 게이트 라인 및 상기 전단 게이트 라인에 각각 제공한다.
본 발명의 일 실시예에 따른 액정표시장치는 상기 복수 개의 제2 화소들 각각이 상기 복수 개의 제1 화소들보다 작은 면적을 갖는다.
상기 복수 개의 제1 화소들 각각의 면적은 실질적으로 동일하며, 상기 복수 개의 제2 화소들 각각의 면적은 실질적으로 동일하다.
상기 복수 개의 제1 화소들 및 상기 복수 개의 제2 화소들 각각은, 상기 스위칭 소자 및 상기 화소전극을 포함한다. 상기 복수 개의 제2 화소들 각각의 화소전극은 상기 복수 개의 제1 화소들 각각의 화소전극보다 작은 면적을 갖는다.
상기 복수 개의 제1 화소들과 상기 복수 개의 제2 화소들 중 동일한 화소 행에 배치된 2개의 화소들은 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 각각 연결된다.
상기 액정표시장치는 상기 복수 개의 게이트 라인들에 상기 게이트 신호를 제공하는 게이트 구동부 및 상기 복수 개의 데이터 라인들에 상기 데이터 신호를 제공하는 데이터 구동부를 더 포함한다.
상기 게이트 구동부는 상기 프레임 구간 동안 상기 복수 개의 상기 게이트 라인들에 상기 게이트 신호를 순차적으로 제공할 수 있다.
상기 액정표시장치는 상기 복수 개의 게이트 라인들에 인가되는 상기 게이트 신호들의 순서를 프레임 구간 단위로 변경하여 세로줄 불량이 감소하고 표시품질이 향상된다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 블럭도이다.
도 2는 도 1에 도시된 표시패널을 도시한 도면이다.
도 3은 도 2에 도시된 AA를 확대하여 도시한 평면도이다.
도 4는 도 3에 도시된Ⅰ-Ⅰ'을 따라 절단하여 도시한 단면도이다.
도 5는 도 2에 도시된 표시패널을 확대하여 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따른 각 신호들의 타이밍도이다.
도 7은 도 1에 도시된 게이트 구동부의 블럭도이다.
도 8은 본 발명의 다른 실시예에 따른 액정표시장치의 표시패널을 도시한 도면이다.
도 9는 도 8에 도시된 BB를 확대하여 도시한 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 액정표시장치의 블럭도이고, 도 2는 도 1에 도시된 표시패널을 도시한 도면이다. 도 3은 도 2에 도시된 AA를 확대하여 도시한 평면도이고, 도 4는 도 3에 도시된Ⅰ-Ⅰ'을 따라 절단하여 도시한 단면도이다. 도 5는 도 2에 도시된 표시패널을 확대하여 도시한 도면이다. 한편, 도 2 및 도 3은 후술하는 제2 기판(20)이 생략되어 도시되었다.
도 1 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 액정표시장치는 표시패널(DP), 신호 제어부(100), 게이트 구동부(200), 및 데이터 구동부(300)를 포함한다.
먼저, 상기 표시패널(DP)에 대해 검토한다. 도 3 및 도 4에 도시된 것과 같이, 상기 표시패널(DP)은 제1 기판(10), 상기 제1 기판(10)에 대향하며 이격되어 배치된 제2 기판(20)을 포함한다. 상기 제1 기판(10)과 상기 제2 기판(20) 사이에는 상기 액정층(30)이 개재된다.
도 2에 도시된 것과 같이, 제1 방향(D_1)으로 연장된 복수 개의 제1 배선 및 상기 제1 방향(D_1)과 교차하는 제2 방향(D_2)으로 상기 제1 배선들과 절연되게 연장된 복수 개의 제2 배선이 상기 제1 기판(10) 상에 구비된다. 본 실시예에서 상기 제1 배선들은 게이트 라인들(G1~G2n)로 설명되고, 상기 제2 배선들은 데이터 라인들(D1~Dm)로 설명된다.
상기 제1 기판(10)은 도 2에 도시된 것과 같이, 영상을 표시하는 표시영역(AR)과 상기 표시영역(AR)의 적어도 일부에 인접한 비표시영역(NAR)을 포함한다. 상기 표시영역(AR) 상에는 복수 개의 화소들(PX)이 구비된다.
도 3 및 도 4에는 서로 다른 화소 열에 포함된 2개의 화소들(PX1, PX2)이 도시되었다. 도 3 및 도 4에 도시된 것과 같이, 상기 화소들(PX1, PX2) 각각은 스위칭 소자(SW1, SW2), 및 화소전극(PE1, PE2)을 포함한다.
상기 공통전극(CE)은 도 4에 도시된 것과 같이, 상기 화소전극(PE1, PE2)과 이격되어 있다. 상기 공통전극(CE)과 상기 화소전극(PE1, PE2)이 형성한 전계에 의해 상기 액정층(30)의 배열이 변화된다.
이하, 도 3 및 도 4를 참조하여 상기 화소들(PX1, PX2)에 대해 상세히 검토한다. 다만, 하나의 화소(PX1)를 기준으로 설명한다.
상기 스위칭 소자(SW1)는 박막 트랜지스터 일 수 있다. 상기 스위칭 소자(SW1)는 상기 게이트 라인들(G1~G2n) 중 어느 하나에 연결되고, 상기 데이터 라인들(D1~Dm) 중 어느 하나에 각각 연결된다. 상기 스위칭 소자(SW1)는 게이트 신호에 응답하여 데이터 신호를 출력한다.
상기 스위칭 소자(SW1)는 상기 게이트 라인들(G1~G2n) 중 어느 하나로부터 분기된 게이트 전극(GE1)을 포함한다. 즉, 상기 게이트 전극(GE1)은 평면상에서 상기 게이트 라인들(G1~G2n) 중 어느 하나로부터 돌출된 형상이다.
상기 제1 기판(10) 상에는 상기 게이트 라인들(G1~G2n) 및 상기 게이트 전극(GE1)을 커버하는 게이트 절연막(11)이 구비된다.
상기 스위칭 소자(SW1)는 상기 게이트 절연막(11)을 사이에 두고 상기 게이트 전극(GE1) 상에 구비된 활성층(AL1)을 포함한다. 평면상에서 상기 활성층(AL1)은 상기 게이트 전극(GE1)과 중첩한다. 상기 활성층(AL1)은 반도체 물성을 갖는 금속 산화물을 포함할 수 있다. 즉, 상기 활성층은 산화물 반도체로, 예를 들어, 아연 산화물, 아연 주석 산화물, 아연 인듐 산화물, 아연 갈륨 산화물, 또는 아연 인듐 갈륨 산화물 중에서 적어도 어느 하나를 포함할 수 있다.
상기 게이트 절연막(11) 상에는 상기 복수 개의 상기 데이터 라인들(D1~Dm)이 구비된다. 상기 스위칭 소자(SW1)는 상기 데이터 라인들(D1~Dm) 중 어느 하나로부터 분기된 소오스 전극(SE1)을 포함한다. 상기 소오스 전극(SE1)은 평면상에서 상기 게이트 전극(GE1) 및 상기 활성층(AL1)과 적어도 일부가 중첩한다.
또한, 상기 스위칭 소자(SW1)는 상기 소오스 전극(SE1)과 평면상에서 이격되어 배치된 드레인 전극(DE1)을 포함한다. 상기 드레인 전극(DE1)은 상기 소오스 전극(SE1)처럼 평면상에서 상기 게이트 전극(GE1) 및 상기 활성층(AL1)과 적어도 일부가 중첩한다.
상기 제1 기판(10) 상에는 상기 드레인 전극(DE1)과 상기 소오스 전극(SE1), 및 상기 데이터 라인들(D1~Dm)을 커버하는 보호막(12) 및 평탄화막(13)이 구비된다. 상기 보호막(12) 및 상기 평탄화막(13) 중 어느 하나는 생략될 수도 있다.
상기 평탄화막(13) 상에는 상기 화소전극(PE1)이 구비된다. 상기 화소전극(PE1)은 도 3에 도시된 것과 같이, 컨택홀(TH1)을 통해 상기 드레인 전극(DE1)과 연결된다. 상기 화소전극(PE1)은 상기 드레인 전극(DE1)을 통해 상기 데이터 신호를 수신한다. 한편, 바텀 게이트 구조의 박막 트랜지스터를 예시적으로 설명하였으나, 상기 스위칭 소자(SW1)는 탑 게이트 구조 등으로 변경될 수 있다.
상기 제2 기판(20) 상에는 컬러필터(CF)가 구비된다. 상기 컬러필터(CF)는 상기 공통전극(CE) 상에 구비될 수 있다. 상기 화소들(PX1, PX2)에 구비된 컬러필터(CF)의 컬러는 서로 다를 수 있다.
또한, 상기 제2 기판(20) 상에는 블랙 매트릭스(BM)가 구비된다. 상기 블랙 매트릭스(BM)는 상기 제1 기판(10)에 구비된 데이터 라인들(D1~Dm)에 대응하게 구비된다.
본 실시예에서 상기 컬러필터(CF) 및 상기 블랙 매트릭스(BM)가 상기 제2 기판(20) 상에 구비된 것을 예로써 설명하였으나, 이에 한정되지 않고, 상기 컬러필터(CF) 및 상기 블랙 매트릭스(BM)는 상기 제1 기판(10) 상에 구비될 수도 있다.
도 2 및 도 5를 참조하여 상기 화소들(PX)과 상기 게이트 라인들(G1~G2n) 및 상기 데이터 라인들(D1~Dm)의 연결관계를 좀더 상세히 검토한다.
상기 화소들(PX)은 n×m 행렬로 배열될 수 있다. 여기서, n과 m 각각은 2 이상의 자연수이다. 상기 화소들(PX)은 복수 개의 화소 열(PXC1~PXCm) 중 어느 하나의 화소 열에 각각 포함되고, 상기 화소들(PX)은 복수 개의 화소 행(PXL1~PXLn) 중 어느 하나의 화소 행에 각각 포함된다.
상기 복수 개의 화소 열(PXC1~PXCm)은 제1 화소 열(PXC1)과 제2 화소 열(PXC2)을 포함한다. 실질적으로 상기 복수 개의 화소 열(PXC1~PXCm)은 상기 제1 화소 열(PXC1)과 상기 제2 화소 열(PXC2) 단위로 반복된다. 즉, 홀수 번째 화소 열들(PXC3, PXC5, PXCm-1)은 상기 제1 화소 열(PXC1)과 같고, 짝수 번째 화소 열들(PXC4, PXC6, PXCm)은 상기 제2 화소 열(PXC2)과 같다.
상기 제1 화소 열(PXC1)과 상기 제2 화소 열(PXC2) 각각은 복수 개의 화소들(PX)을 포함한다. 본 명세서에서 제1 화소 열(PXC1)에 배열된 복수 개의 화소들을 제1 화소로 정의하고 상기 제2 화소 열(PXC2)에 배열된 복수 개의 화소들을 제2 화소로 정의한다.
도 2 및 도 5에 도시된 것과 같이, 상기 복수 개의 제1 화소들 및 상기 복수 개의 제2 화소들은 상기 복수 개의 게이트 라인들(G1~G2n) 중 서로 다른 하나에 각각 연결된다.
예컨대, 제1 화소 열(PXC1) 및 제1 화소 행(PXL1)에 배열된 화소(PX)는 첫 번째 게이트 라인(G1)에 연결되고, 제2 화소 열(PXC2) 및 제1 화소 행(PXL1)에 배열된 화소(PX)는 두 번째 게이트 라인(G2)에 연결된다.
상기 복수 개의 게이트 라인들(G1~G2n)은 복수 개의 게이트 라인 그룹들(GL)로 정의될 수 있다. 상기 게이트 라인 그룹들(GL) 각각은 연속하여 배열된 전단 게이트 라인 및 후단 게이트 라인을 갖는다. 예컨대, 홀수번째 게이트 라인들(G1~G2n -1)은 상기 전단 게이트 라인일 수 있고, 짝수번째 게이트 라인들(G2~G2n)은 상기 후단 게이트 라인일 수 있다.
이때, 상기 복수 개의 제1 화소들과 상기 복수 개의 제2 화소들 중 동일한 화소 행에 배치된 2개의 화소들은 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 각각 연결된다. 예컨대, 제1 화소 열(PXC1) 및 제2 화소 행(PXL2)에 배열된 화소(PX)는 세 번째 게이트 라인(G3)에 연결되고, 제2 화소 열(PXC2) 및 제2 화소 행(PXL2)에 배열된 화소(PX)는 네 번째 게이트 라인(G4)에 연결된다. 또한, 제1 화소 열(PXC1) 및 n 화소 행(PXLn)에 배열된 화소(PX)는 n-1 번째 게이트 라인(Gn -1)에 연결되고, 제2 화소 열(PXC2) 및 n 화소 행(PXLn)에 배열된 화소(PX)는 n 번째 게이트 라인(Gn)에 연결된다.
상기 복수 개의 제1 화소들 및 상기 복수 개의 제2 화소들은 상기 복수 개의 데이터 라인들(D1~Dm) 중 어느 하나에 각각 연결된다. 예컨대, 상기 제1 화소 열(PXC1)에 포함된 제1 화소들과 상기 제2 화소 열(PXC2)에 포함된 상기 제2 화소들은 제1 데이터 라인(D1)에 연결된다.
여기서, "상기 화소가 상기 게이트 라인에 연결된다"는 것은 상기 화소(PX)에 포함된 스위칭 소자(도 3 참조)가 상기 게이트 라인에 연결된다는 것을 의미한다. 또한, "상기 화소가 상기 데이터 라인에 연결된다"는 것은 상기 화소(PX)에 포함된 스위칭 소자(도 3 참조)가 상기 데이터 라인에 연결된다는 것을 의미한다.
다시, 도 1을 참조하여 신호 제어부(100), 게이트 구동부(200), 및 데이터 구동부(300)에 대해 상세히 검토한다.
상기 신호 제어부(100)는 외부의 그래픽 제어부(미도시)로부터 입력되는 영상신호(R, G, B) 및 이의 제어신호를 수신한다. 상기 제어신호는, 예를 들어 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE) 등을 포함한다. 상기 신호 제어부(100)는 상기 영상신호(R, G, B) 및 제어신호를 표시패널(DP)의 동작 조건에 적합하게 처리하고, 게이트 제어신호(CONT1), 데이터 제어신호(CONT2)를 생성 후 출력한다.
상기 게이트 제어신호(CONT1)는 상기 게이트 구동부(200)에 제공된다. 상기 게이트 제어신호(CONT1)는 게이트 온 펄스(게이트 신호의 하이 구간)의 출력 시작을 지시하는 수직 동기 신호(Vsync), 게이트 온 펄스의 출력 시기를 제어하는 게이트 클록 신호 및 게이트 온 펄스의 폭을 한정하는 출력 인에이블 신호 등을 포함할 수 있다.
상기 데이터 제어신호(CONT2)는 상기 데이터 구동부(300)에 제공된다. 상기 데이터 제어신호(CONT2)는 상기 영상데이터(R', G', B')의 입력 시작을 지시하는 수평 동기 신호(Hsync), 상기 데이터 라인들(D1~Dm)에 해당 데이터 신호를 인가하라는 로드 신호, 공통전압에 대한 데이터 신호의 극성을 반전시키는 반전 신호 및 데이터 클록 신호 등을 포함한다.
상기 게이트 구동부(200)는 상기 게이트 라인들(G1~G2n)에 연결된다. 상기 게이트 구동부(200)는 상기 게이트 제어신호(CONT1)를 수신하고 외부로부터의 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 프레임 구간 동안 상기 게이트 라인들(G1~G2n)에 인가한다.
또한, 상기 게이트 구동부(200)는 상기 신호 제어부(100)로부터 출력된 프레임 신호(GSS)를 수신한다. 상기 게이트 구동부(200)는 상기 프레임 신호(GSS)에 근거하여 연속된 복수 개의 프레임 구간중 현재 프레임 구간과 다음 프레임 구간을 식별한다.
상기 데이터 구동부(300)는 상기 데이터 라인들(D1~Dm)에 연결되고, 외부로부터 입력된 기준전압(GVDD)을 영상데이터(R',G',B')에 적합하게 변조하여 이를 데이터 신호로서 상기 데이터 라인들(D1~Dm)에 인가한다. 각각의 상기 데이터 라인들(D1~Dm)에 인가된 데이터 신호는 상기 스위칭 소자를 통해 상기 화소전극에 인가된다.
도 6 및 도 7을 참조하여 본 실시예에 따른 액정표시장치의 구동방법을 설명한다. 도 6은 본 발명의 일 실시예에 따른 각 신호들의 타이밍도이고, 도 7은 도 1에 도시된 게이트 구동부의 블럭도이다.
도 6에 도시된 것과 같이, 상기 공통전극(CE: 도 4 참조)에 인가되는 상기 공통전압(Vcom)은 교류전압으로 하이 레벨과 로우 레벨 사이에서 스윙한다. 예컨대, 상기 하이 레벨은 양 극성일 수 있고, 상기 로우 레벨은 음 극성일 수 있다.
상기 게이트 라인 그룹(GL: 도 5참조)에 상기 게이트 신호가 인가되는 구간은 서브 구간(SFT)으로 정의된다. 상기 프레임 구간들(FT) 각각은 상기 서브 구간(SFT)을 복수개 구비한다.
상기 공통전압(Vcom)은 상기 복수 개의 상기 서브 구간들(SFT) 중 연속하는 2개의 서브 구간(SFT)에서 스윙한다. 연속하는 2개의 서브 구간(SFT) 중 첫 번째 서브 구간(SFT)에서 상기 공통전압(Vcom)은 하이 레벨일 수 있고, 두 번째 서브 구간(SFT)에서 상기 공통전압(Vcom)은 로우 레벨일 수 있다.
상기 프레임 신호(GSS)은 연속하는 프레임 구간들에서 서로 다른 레벨을 갖는다. n번째 프레임 구간(FTn: 이하, 제1 프레임 구간)에서 상기 프레임 신호(GSS)은 하이 레벨일 수 있고, n+1번째 프레임 구간(FTn+1: 이하, 제2 프레임 구간)에서 상기 프레임 신호(GSS)은 로우 레벨일 수 있다.
상기 제2 프레임 구간(FTn+1)은 상기 제1 프레임 구간(FTn)과 상기 게이트 라인 그룹(GL)에 상기 게이트 신호가 인가되는 순서가 상이하다.
상기 게이트 구동부(200: 도 1 참조)는 상기 제1 프레임 구간(FTn) 동안 상기 전단 게이트 라인에 상기 게이트 신호를 제공한 후 상기 후단 게이트 라인에 상기 게이트 신호를 제공한다. 이후, 상기 게이트 구동부(200: 도 1 참조)는 상기 제2 프레임 구간(FTn+1) 동안 상기 후단 게이트 라인에 상기 게이트 신호를 제공한 후 상기 전단 게이트 라인에 상기 게이트 신호를 제공한다.
예컨대, 상기 제1 프레임 구간(FTn) 동안 첫 번째 게이트 라인(G1)에 상기 게이트 신호가 인가된 후 상기 두 번째 게이트 라인(G2)에 상기 게이트 신호가 인가된다. 이후, 상기 제2 프레임 구간(FTn+1) 동안 두 번째 게이트 라인(G2)에 상기 게이트 신호가 인가된 후 상기 첫 번째 게이트 라인(G1)에 상기 게이트 신호가 인가된다.
도 5 및 도 6에 도시된 것과 같이, 상기 데이터 구동부(300: 도 1 참조)는 연속하는 2개의 서브 구간(SFT) 중 전단 서브 구간 동안 상기 데이터 라인들(D1~Dm) 각각에 제1 레벨의 데이터 신호를 제공하고, 후단 서브 구간 동안 상기 데이터 라인들(D1~Dm) 각각에 제2 레벨의 데이터 신호를 제공한다. 상기 제1 레벨의 데이터 신호는 상기 전단 서브 구간에서의 상기 공통전압보다 낮은 레벨의 전압일 수 있고, 상기 제2 레벨의 데이터 신호는 상기 후단 서브 구간에서의 상기 공통전압보다 높은 레벨의 전압일 수 있다. 예컨대, 상기 공통전압이 하이 레벨일 때 상기 제1 레벨의 데이터 신호는 음 극성의 전압일 수 있고, 상기 공통전압이 로우 레벨일 때 상기 제2 레벨의 데이터 신호는 양 극성의 전압일 수 있다.
또한, 상기 데이터 구동부(300)는 하나의 서브 구간(SFT) 동안 상기 데이터 라인들(D1~Dm)에 데이터 신호(VRGB)를 2회 출력한다.
상기 제1 프레임 구간(FTn) 동안, 먼저 출력된 데이터 신호(Vd1)는 전단 게이트 라인에 연결된 화소에 인가되고, 나중에 출력된 데이터 신호(Vd1)는 후단 게이트 라인에 연결된 화소에 인가된다.
상기 화소(PX)는 상기 제1 프레임 구간(FTn) 동안, 상기 데이터 신호(VRGB)와 상기 공통전압(Vcom)의 차전압을 충전한다. 상기 화소(PX)는 하나의 커패시터로 상기 화소전극(PE: 도 4 참조)과 상기 공통전극(CE: 도 4 참조))은 한 쌍의 전극에 해당하며, 상기 액정층(30: 도 4 참조)은 유전체에 해당한다.
상기 공통전압(Vcom)이 스윙하기 때문에 상기 제1 프레임 구간(FTn) 동안 전단 게이트 라인에 연결된 화소의 충전률은 후단 게이트 라인에 연결된 화소의 충전률에 비해 작다. 본 실시예에 따른 표시장치는 상기 제2 프레임 구간(FTn+1) 동안 상기 후단 게이트 라인에 상기 게이트 신호가 인가된 후 상기 전단 게이트 라인에 상기 게이트 신호가 인가되기 때문에, 상기 제2 프레임 구간(FTn+1) 동안 전단 게이트 라인에 연결된 화소의 충전률은 후단 게이트 라인에 연결된 화소의 충전률에 비해 크다.
결과적으로 상기 제1 및 제2 프레임 구간(FTn, FTn+1) 동안 전단 게이트 라인에 연결된 화소의 충전률과 후단 게이트 라인에 연결된 화소의 충전률은 유사하다. 따라서, 상기 표시장치는 세로줄 시인현상이 감소한다.
도 7을 참조하여, 본 발명의 일 실시예에 따른 게이트 구동부(200)의 구성을 상세히 검토한다.
상기 게이트 구동부(200)는 복수 개의 스테이지들(STG1~STG2n)과 복수 개의 게이트 신호 출력부들(GSP1~GSPn)을 포함한다. 상기 복수 개의 스테이지들(STG1~STG2n)은 서로 종속적으로 연결되고, 제2 방향(D_2)으로 배열된다. 2개의 상기 스테이지(STG1~STG2n)마다 1개의 게이트 신호 출력부(GSP1~GSPn)가 구비된다.
상기 스테이지들(STG1~STG2n) 각각은 입력단자(IN), 제1 및 제2 클럭단자(CK1, CK2), 제어단자(CT), 전압입력단자(Vss), 리셋단자(RE), 출력단자(OT) 및 캐리단자(CR)를 포함한다.
상기 입력단자(IN)는 이전 스테이지의 캐리단자(CR)에 전기적으로 연결되어 이전 캐리신호를 입력받는다. 단, 첫 번째 스테이지(STG1)의 입력단자(IN)에는 이전 캐리신호 대신에 상기 게이트 구동부(200)의 구동을 개시하는 수직개시신호(STV)가 제공된다.
상기 제어단자(CT)는 다음 스테이지의 출력단자(OT)에 전기적으로 연결되어 다음 게이트 신호를 입력받는다. 마지막 스테이지(STG2n)의 제어단자(CT)에는 다음 게이트 신호 대신에 상기 수직개시신호(STV)가 제공된다.
상기 스테이지들(STG1~STG2n) 중 홀수번째 스테이지(STG1~STG2n-1)의 제1 클럭단자(CK1)에는 제1 클럭(CKV)이 제공되고, 제2 클럭단자(CK2)에는 상기 제1 클럭(CKV)과 반전된 위상을 갖는 제2 클럭(CKVB)이 제공된다. 상기 스테이지들(STG1~STG2n) 중 짝수번째 스테이지(STG2~STG2n)의 제1 클럭단자(CK1)에는 상기 제2 클럭(CKVB)이 제공되고, 제2 클럭단자(CK2)에는 상기 제1 클럭(CKV)이 제공된다.
상기 스테이지들(STG1~STG2n)의 상기 전압입력단자(Vss)에는 게이트 오프 전압(Voff)이 제공된다. 상기 게이트 오프 전압은 그라운드 전압 또는 음 극성의 전압으로 이루어진다.
상기 스테이지들(STG1~STG2n)의 캐리단자(CR)는 다음 스테이지의 입력단자(IN)에 전기적으로 연결되어 다음 스테이지로 캐리신호를 제공한다.
상기 스테이지들(STG1~STG2n)은 출력단자들(OT)을 통해 게이트 신호를 순차적으로 출력한다.
상기 게이트 신호 출력부들(GSP1~GSPn) 각각은 연속하는 2개의 스테이지에서 출력한 상기 게이트 신호를 수신한다. 예컨대, 첫 번째 게이트 신호 출력부(GSP1)는 첫 번째 스테이지(STG1) 및 두 번째 스테이지(STG2)에서 출력한 상기 게이트 신호를 수신한다. 이하, 상기 연속하는 2개의 스테이지는 제1 스테이지 및 제2 스테이지로 각각 정의된다. 또한, 제1 스테이지에서 출력한 게이트 신호는 제1 게이트 신호로 정의되고, 제2 스테이지에서 출력한 게이트 신호는 제2 게이트 신호로 정의된다.
상기 게이트 신호 출력부들(GSP1~GSPn) 각각은 상기 제1 게이트 신호 및 상기 제2 게이트 신호뿐만 아니고, 상기 프레임 신호(GSS)를 수신한다. 상기 게이트 신호 출력부들(GSP1~GSPn) 각각은 상기 프레임 신호에 근거하여 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 선택적으로 출력한다.
상기 게이트 신호 출력부들(GSP1~GSPn) 각각은 상기 프레임 신호가 하이 레벨일 때 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 각각 출력할 수 있다. 또한, 상기 게이트 신호 출력부들(GSP1~GSPn) 각각은 상기 프레임 신호가 로우 레벨일 때 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 상기 후단 게이트 라인 및 상기 전단 게이트 라인에 각각 제공한다.
도 8은 본 발명의 다른 실시예에 따른 액정표시장치의 표시패널을 도시한 도면이고, 도 9는 도 8에 도시된 BB를 확대하여 도시한 평면도이다. 이하, 도 8 및 도 9를 참조하여 본 실시예에 따른 액정표시장치를 설명한다. 다만, 도 1 내지 도 7을 참조하여 설명한 액정표시장치와 동일한 구성은 동일한 부호를 참조한다.
본 실시예에 따른 액정표시장치는 상기 신호 제어부(100), 상기 게이트 구동부(200), 및 상기 데이터 구동부(300), 및 표시패널(DP-1)을 포함한다.
상기 표시패널(DP-1)은 상기 제1 기판(10), 상기 제2 기판(20), 상기 액정층(30), 상기 복수 개의 게이트 라인들(G1~G2n), 및 상기 복수 개의 데이터 라인(D1~Dm)들을 포함한다.
상기 제1 기판(10) 상에 상기 화소들(PX)이 n×m 행렬로 배열된다. 상기 화소들(PX)은 복수 개의 화소 열(PXC1~PXCm: 도 5 참조) 중 어느 하나의 화소 열에 각각 포함되고, 상기 화소들(PX)은 복수 개의 화소 행(PXL1~PXLn: 도 5 참조) 중 어느 하나의 화소 행에 각각 포함된다.
상기 복수 개의 화소 열(PXC1~PXCm)은 제1 화소 열(PXC1)과 제2 화소 열(PXC2)을 포함한다. 실질적으로 상기 복수 개의 화소 열(PXC1~PXCm)은 상기 제1 화소 열(PXC1)과 상기 제2 화소 열(PXC2) 단위로 반복된다. 즉, 홀수 번째 화소 열들(PXC3, PXC5, PXCm-1)은 상기 제1 화소 열(PXC1)과 같고, 짝수 번째 화소 열들(PXC4, PXC6, PXCm)은 상기 제2 화소 열(PXC2)과 같다.
상기 제1 화소 열(PXC1)은 복수 개의 제1 화소들(PX1)을 포함하고, 상기 제2 화소 열(PXC2)은 복수 개의 제2 화소들(PX2)을 포함한다.
상기 복수 개의 제1 화소들(PX1)과 상기 복수 개의 제2 화소들(PX2) 중 동일한 화소 행에 배치된 2개의 화소들은 연속하는 2개의 게이트 라인들 중 전단 게이트 라인 및 후단 게이트 라인에 각각 연결된다.
상기 복수 개의 제2 화소들(PX2) 각각은 상기 복수 개의 제1 화소들(PX1)보다 작은 면적을 갖는다. 이때, 상기 복수 개의 제1 화소들(PX1) 각각의 면적은 실질적으로 동일하며, 상기 복수 개의 제2 화소들(PX2) 각각의 면적은 실질적으로 동일한 것이 바람직하다.
도 9에 도시된 것과 같이, 상기 제1 및 제2 화소들(PX1, PX2) 각각은 스위칭 소자(SW1, SW2), 및 화소전극(PE1, PE2)을 포함한다.
상기 복수 개의 제2 화소들(PX2) 각각에 구비된 상기 화소전극(PE2: 이하, 제2 화소전극)은 상기 복수 개의 제1 화소들(PX1) 각각에 구비된 상기 화소전극(PE1: 이하 제1, 화소전극)보다 작은 면적을 갖는다. 이때, 상기 제1 화소전극들(PE1)의 면적은 실질적으로 동일하며, 상기 제2 화소전극들(PE2)의 면적은 실질적으로 동일한 것이 바람직하다.
각각의 상기 프레임 구간들(FT) 동안에 상기 게이트 구동부(200)는 상기 복수 개의 상기 게이트 라인들(G1~G2n)에 상기 게이트 신호를 순차적으로 제공한다. 상기 게이트 구동부(200)는 도 7에 도시된 것과 달리 상기 게이트 신호 출력부들(GSP1~GSPn)이 생략된다. 상기 스테이지들(STG1~STG2n)의 출력단자(OT)는 상기 게이트 라인들(G1~G2n)에 각각 연결된다.
각각의 상기 프레임 구간들(FT) 동안, 상기 제1 화소들(PX1) 및 상기 제2 화소들(PX2)은 상기 데이터 신호(VRGB)와 상기 공통전압(Vcom)의 차전압을 충전한다. 상기 제1 화소들(PX1) 및 상기 제2 화소들(PX2)에 충전되는 전하량은 상기 화소전극(PE1, PE2)의 면적에 비례한다.
상기 제1 화소전극(PE1)이 상기 제2 화소전극(PE2)보다 큰 면적을 갖더라도, 상기 공통전압(Vcom)이 스윙하기 때문에 상기 제1 화소들(PX1)에 충전된 전하량은 상기 제2 화소들(PX2)에 충전된 전하량과 실질적으로 동일하다. 따라서, 본 실시예에 따른 표시장치는 세로줄 시인현상이 감소한다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10: 제1 기판 20: 제2 기판
30: 액정층 100: 신호 제어부
200: 게이트 구동부 300: 데이터 구동부
DP: 표시패널 CF: 컬러필터
PE1, PE2: 화소전극 SW1, SW2: 스위칭 소자

Claims (17)

  1. 제1 화소 열에 배열된 복수 개의 제1 화소들과 제2 화소 열에 배열된 복수 개의 제2 화소들을 포함하는 제1 기판;
    상기 제1 기판 상에 구비되며, 복수 개의 프레임 구간 동안 게이트 신호를 각각 수신하는 복수 개의 게이트 라인들;
    상기 게이트 라인들과 절연되게 교차하며, 데이터 신호를 수신하는 복수 개의 데이터 라인들;
    상기 제1 기판과 대향하며, 스윙하는 공통전압을 수신하는 공통전극을 포함하는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함하고,상기 제1 화소들 및 상기 제2 화소들은 상기 게이트 라인들 중 서로 다른 하나에 각각 연결되고, 상기 데이터 라인들 중 어느 하나에 각각 연결되며,
    상기 프레임 구간들은 연속하는 제1 프레임 구간 및 제2 프레임 구간을 포함하고, 상기 제1 프레임 구간 중 상기 게이트 라인들에 상기 게이트 신호가 인가되는 순서와 상기 제2 프레임 구간 중 상기 게이트 라인들에 상기 게이트 신호가 인가되는 순서는 서로 다른 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 복수 개의 게이트 라인들은 각각이 연속하여 배열된 전단 게이트 라인 및 후단 게이트 라인을 갖는 복수 개의 게이트 라인 그룹들로 정의되며,
    상기 복수 개의 제1 화소들과 상기 복수 개의 제2 화소들 중 동일한 화소 행에 배치된 2개의 화소들은 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 각각 연결된 것을 특징으로 하는 액정표시장치.
  3. 제2 항에 있어서,
    상기 복수 개의 제1 화소들 및 상기 복수 개의 제2 화소들 각각은,
    상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 스위칭 소자; 및
    상기 데이터 신호를 수신하는 화소전극을 포함하는 것을 특징으로 하는 액정표시장치.
  4. 제3 항에 있어서,
    상기 게이트 라인 그룹에 상기 게이트 신호가 인가되는 구간은 서브 구간으로 정의되고,
    상기 복수 개의 프레임 구간들 각각은 상기 서브 구간들이 복수 개 제공되며,
    상기 공통전압은 상기 복수 개의 상기 서브 구간들 중 연속하는 2개의 서브 구간에서 스윙하는 것을 특징으로 하는 액정표시장치.
  5. 제1 항에 있어서,
    상기 복수 개의 게이트 라인들에 상기 게이트 신호를 제공하는 게이트 구동부; 및
    상기 복수 개의 데이터 라인들에 상기 데이터 신호를 제공하는 데이터 구동부를 더 포함하는 액정표시장치.
  6. 제5 항에 있어서,
    상기 게이트 라인들은 각각이 연속하여 배열된 전단 게이트 라인 및 후단 게이트 라인을 갖는 복수 개의 게이트 라인 그룹들로 정의되며,
    상기 게이트 라인 그룹들 각각에 상기 게이트 신호가 인가되는 구간은 서브 구간으로 정의되고,
    상기 프레임 구간들 각각은 상기 서브 구간이 복수 개 제공되며,
    상기 데이터 구동부는 상기 서브 구간들에 포함된 연속하는 2개의 서브 구간 중 전단 서브 구간 동안 상기 데이터 라인들 각각에 상기 전단 서브 구간에서의 상기 공통전압보다 낮은 제1 레벨의 상기 데이터 신호를 제공하고, 후단 서브 구간 동안 상기 데이터 라인들 각각에 상기 후단 서브 구간에서의 상기 공통전압보다 높은 제2 레벨의 상기 데이터 신호를 제공하는 것을 특징으로 하는 액정표시장치.
  7. 제6 항에 있어서,
    상기 게이트 구동부는 상기 제1 프레임 구간 동안 상기 전단 게이트 라인에 상기 게이트 신호를 제공한 후 상기 후단 게이트 라인에 상기 게이트 신호를 제공하며, 상기 제2 프레임 구간 동안 상기 후단 게이트 라인에 상기 게이트 신호를 제공한 후 상기 전단 게이트 라인에 상기 게이트 신호를 제공하는 것을 특징으로 하는 액정표시장치.
  8. 제7 항에 있어서,
    상기 게이트 구동부는,
    제1 게이트 신호를 생성하는 제1 스테이지;
    제2 게이트 신호를 생성하는 제2 스테이지; 및
    상기 제1 게이트 신호, 상기 제2 게이트 신호, 및 상기 제1 프레임 구간과 상기 제2 프레임 구간을 정의하는 프레임 신호를 수신하며, 상기 프레임 신호에 근거하여 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 선택적으로 출력하는 게이트 신호 출력부를 포함하고,
    상기 제1 프레임 구간 동안 상기 전단 게이트 라인에 제공되는 게이트 신호 및 상기 제2 프레임 구간 동안 상기 후단 게이트 라인에 제공되는 게이트 신호는 상기 제1 게이트 신호로 정의되고,
    상기 제1 프레임 구간 동안 상기 후단 게이트 라인에 제공되는 게이트 신호 및 상기 제2 프레임 구간 동안 상기 전단 게이트 라인에 제공되는 게이트 신호는 상기 제2 게이트 신호로 정의되는 것을 특징으로 하는 액정표시장치.
  9. 제8 항에 있어서,
    상기 게이트 신호 출력부는 상기 프레임 신호가 하이 레벨일 때 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 각각 제공하고, 상기 프레임 신호가 로우 레벨일 때 상기 제1 게이트 신호 및 상기 제2 게이트 신호를 상기 후단 게이트 라인 및 상기 전단 게이트 라인에 각각 제공하는 것을 특징으로 하는 액정표시장치.
  10. 제1 화소 열에 배열된 복수 개의 제1 화소들과 제2 화소 열에 배열된 복수 개의 제2 화소들을 포함하는 제1 기판;
    상기 제1 기판 상에 구비되며,복수 개의 프레임 구간 동안 게이트 신호를 각각 수신하는 복수 개의 게이트 라인들;
    상기 복수 개의 게이트 라인들과 절연되게 교차하며, 데이터 신호를 수신하는 복수 개의 데이터 라인들;
    상기 제1 기판과 대향하며, 스윙하는 공통전압을 수신하는 공통전극을 갖는 제2 기판; 및
    상기 제1 기판과 상기 제2 기판 사이에 개재된 액정층을 포함하고,
    상기 복수 개의 제1 화소들 및 상기 복수 개의 제2 화소들은 상기 복수 개의 게이트 라인들 중 서로 다른 하나에 각각 연결되고, 상기 복수 개의 데이터 라인들 중 어느 하나에 각각 연결되며,
    상기 복수 개의 제2 화소들 각각은 상기 복수 개의 제1 화소들보다 작은 면적을 갖는 것을 특징으로 하는 액정표시장치.
  11. 제10 항에 있어서,
    상기 복수 개의 제1 화소들 각각의 면적은 실질적으로 동일하며, 상기 복수 개의 제2 화소들 각각의 면적은 실질적으로 동일한 것을 특징으로 하는 액정표시장치.
  12. 제11 항에 있어서,
    상기 복수 개의 제1 화소들 및 상기 복수 개의 제2 화소들 각각은,
    상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 스위칭 소자; 및
    상기 데이터 신호를 수신하는 화소전극을 포함하고,
    상기 복수 개의 제2 화소들 각각의 화소전극은 상기 복수 개의 제1 화소들 각각의 화소전극보다 작은 면적을 갖는 것을 특징으로 하는 액정표시장치.
  13. 제10 항에 있어서,
    상기 복수 개의 게이트 라인들은 각각이 연속하여 배열된 전단 게이트 라인 및 후단 게이트 라인을 갖는 복수 개의 게이트 라인 그룹들로 정의되며,
    상기 복수 개의 제1 화소들과 상기 복수 개의 제2 화소들 중 동일한 화소 행에 배치된 2개의 화소들은 상기 전단 게이트 라인 및 상기 후단 게이트 라인에 각각 연결된 것을 특징으로 하는 액정표시장치.
  14. 제13 항에 있어서,
    상기 게이트 라인 그룹에 상기 게이트 신호가 인가되는 구간은 서브 구간으로 정의되고,
    상기 프레임 구간은 복수 개의 상기 서브 구간들을 포함하며,
    상기 공통전압은 상기 복수 개의 상기 서브 구간들 중 연속하는 2개의 서브 구간에서 스윙하는 것을 특징으로 하는 액정표시장치.
  15. 제14 항에 있어서,
    상기 복수 개의 게이트 라인들에 상기 게이트 신호를 제공하는 게이트 구동부; 및
    상기 복수 개의 데이터 라인들에 상기 데이터 신호를 제공하는 데이터 구동부를 더 포함하는 액정표시장치.
  16. 제15 항에 있어서,
    상기 게이트 구동부는 상기 프레임 구간 동안 상기 복수 개의 상기 게이트 라인들에 상기 게이트 신호를 순차적으로 제공하는 것을 특징으로 하는 액정표시장치.
  17. 제15 항에 있어서,
    상기 데이터 구동부는 상기 2개의 서브 구간 중 전단 서브 구간 동안 상기 데이터 라인들 각각에 상기 전단 서브 구간에서의 상기 공통전압보다 낮은 제1 레벨의 상기 데이터 신호를 제공하고, 후단 서브 구간 동안 상기 데이터 라인들 각각에 상기 후단 서브 구간에서의 상기 공통전압보다 높은 제2 레벨의 상기 데이터 신호를 제공하는 것을 특징으로 하는 액정표시장치.
KR1020110121043A 2011-11-18 2011-11-18 액정표시장치 KR20130055345A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110121043A KR20130055345A (ko) 2011-11-18 2011-11-18 액정표시장치
US13/415,137 US20130128170A1 (en) 2011-11-18 2012-03-08 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110121043A KR20130055345A (ko) 2011-11-18 2011-11-18 액정표시장치

Publications (1)

Publication Number Publication Date
KR20130055345A true KR20130055345A (ko) 2013-05-28

Family

ID=48426528

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110121043A KR20130055345A (ko) 2011-11-18 2011-11-18 액정표시장치

Country Status (2)

Country Link
US (1) US20130128170A1 (ko)
KR (1) KR20130055345A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074324B2 (en) 2015-07-20 2018-09-11 Samsung Display Co., Ltd. Liquid crystal display panel and liquid crystal display device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104267519B (zh) * 2014-10-22 2017-11-03 深圳市华星光电技术有限公司 Tft阵列基板
TWI549113B (zh) * 2015-05-29 2016-09-11 鴻海精密工業股份有限公司 顯示裝置
TWI562113B (en) * 2015-05-29 2016-12-11 Hon Hai Prec Ind Co Ltd Touch display device and driving method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187353B2 (en) * 2003-06-06 2007-03-06 Clairvoyante, Inc Dot inversion on novel display panel layouts with extra drivers
KR101032948B1 (ko) * 2004-04-19 2011-05-09 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR20050117303A (ko) * 2004-06-10 2005-12-14 삼성전자주식회사 표시 장치
KR101129426B1 (ko) * 2005-07-28 2012-03-27 삼성전자주식회사 표시장치용 스캔구동장치, 이를 포함하는 표시장치 및표시장치 구동방법
KR101281498B1 (ko) * 2006-10-31 2013-07-02 삼성디스플레이 주식회사 게이트 구동회로 및 이를 갖는 표시장치
US8330700B2 (en) * 2007-03-29 2012-12-11 Casio Computer Co., Ltd. Driving circuit and driving method of active matrix display device, and active matrix display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074324B2 (en) 2015-07-20 2018-09-11 Samsung Display Co., Ltd. Liquid crystal display panel and liquid crystal display device

Also Published As

Publication number Publication date
US20130128170A1 (en) 2013-05-23

Similar Documents

Publication Publication Date Title
TWI489438B (zh) 液晶顯示裝置及其驅動方法
KR101127593B1 (ko) 액정 표시 장치
US8400383B2 (en) Liquid crystal display capable of improving aperture ratio and display quality without changing a storage capacitor voltage
JP5951251B2 (ja) 表示装置
US9865218B2 (en) Display device
CN102543016B (zh) 液晶显示器
EP2420993B1 (en) Display apparatus, liquid crystal display apparatus, drive method for display apparatus, and television receiver
US9589525B2 (en) Method of driving display panel and display apparatus for performing the same
KR20160033289A (ko) 표시장치
US20060061534A1 (en) Liquid crystal display
KR20110015929A (ko) 액정표시장치
US10942405B2 (en) Display device
JP2007025644A (ja) 液晶ディスプレイパネルの駆動方法及び該駆動方法を用いた液晶ディスプレイパネル並びに該液晶ディスプレイパネルの駆動に用いる駆動モジュール
KR20130064510A (ko) 표시장치
JPWO2008035476A1 (ja) 表示装置ならびにその駆動回路および駆動方法
JP4597939B2 (ja) 液晶表示装置とその駆動方法
KR20150005259A (ko) 표시 패널 및 이를 포함하는 표시 장치
KR20130057704A (ko) 표시 장치 및 그 구동 방법
KR20130055345A (ko) 액정표시장치
US20160178973A1 (en) Liquid Crystal Display Panel and Liquid Crystal Display Device
WO2017208954A1 (ja) 映像信号線駆動回路およびそれを備える表示装置、ならびに映像信号線の駆動方法
KR102055756B1 (ko) 표시 장치 및 그 구동 방법
KR101149942B1 (ko) 액정 표시 장치
KR20060063306A (ko) 횡전계방식 액정표시장치 및 이의 구동방법
KR101985245B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid