KR20130053097A - 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법 - Google Patents

인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법 Download PDF

Info

Publication number
KR20130053097A
KR20130053097A KR1020110118627A KR20110118627A KR20130053097A KR 20130053097 A KR20130053097 A KR 20130053097A KR 1020110118627 A KR1020110118627 A KR 1020110118627A KR 20110118627 A KR20110118627 A KR 20110118627A KR 20130053097 A KR20130053097 A KR 20130053097A
Authority
KR
South Korea
Prior art keywords
nand flash
semiconductor
memory
organic memory
poly
Prior art date
Application number
KR1020110118627A
Other languages
English (en)
Inventor
노용영
백강준
Original Assignee
한밭대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한밭대학교 산학협력단 filed Critical 한밭대학교 산학협력단
Priority to KR1020110118627A priority Critical patent/KR20130053097A/ko
Publication of KR20130053097A publication Critical patent/KR20130053097A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 인쇄기술을 이용한 NAND 플래시 유기메모리 및 이의 제조방법에 관한 것으로 기판과; 상기 기판위에 형성된 소스/드레인 전극과; 상기 소스/드레인 전극위에 형성된 인쇄반도체와; 상기 인쇄반도체위에 도포된 일렉트릿층과; 상기 일렉트릿층 위에 도포된 게이트 절연층과; 상기 게이트 절연층위에 형성된 게이트 전극;
으로 구성되는 것을 특징으로 한 NAND 플래시 유기메모리와 이의 제조방법으로 구성된다.
본 발명에 의하면 Orthogonal 유기용매의 적절한 선택에 따라 Bi-layer 구조의 고분자 절연체를 적층할 수 있고, 저유전율/고유전율 절연체 조합을 통해 전하 이동 특성이 우수하며 저전압에서 구동하는 고성능 유기박막트랜지스터(Organic Thin-Film Transitor:OTFT ) 소자를 제작할 수 있다.

Description

인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법{Printed organic NAND flash memory and methods therefor}
본 발명은 일렉트릿과 유기박막트랜지스터를 기반으로 하여 비휘발성 인쇄 NAND 플래시 유기메모리 개발 기술에 관한 것이다.
아이폰, 아이패드 등의 차세대 이동통신기기의 기술의 발달과 이에 대한 수요가 폭증됨에 따라 저가의 고용량 플래시메모리에 대한 수요 또한 급증하고 있다. 현재 상용화된 플래시메모리의 경우, 실리콘 등의 무기물 반도체 소재를 기반으로 한다. 이러한 무기물 반도체 기반 전자소자는 딱딱하며, 공정온도가 높고, 더욱이 막대한 자금과 설비 투자가 필요하다. 따라서 단위면적당 제품 단가가 상대적으로 비싸고, 높은 공정온도를 요구해 플라스틱과 같은 유연기판에 적용되지 못한다.
이에 반해 유기물 반도체 및 인쇄전자 기술을 이용한 차세대 메모리는 효율적인 소재 및 에너지 사용을 인한 친환경성, 낮은 공정 온도, 유연기판 소재 응용 가능성 및 Roll-to-Roll 연속공정을 통한 높은 생산성 등의 장점이 있다. 따라서 이러한 유기메모리를 개발을 위한 연구가 활발히 이루어지고 있다. 유기메모리 구조는 도 1에 나타난 바와 같이, 전기적 쌍안정성(electrical bistability)을 갖는 유기소재를 활용한 캐패시터(Capacitor) 구조의 메모리, 강유전성(ferroelectric) 혹은 일렉트릿 물질을 게이트 절연층으로 활용하거나 금속 나노입자 등을 플로팅 게이트로 적용한 유기트랜지스터 기반 메모리, 또는 캐패시터 구조의 메모리에 트랜지스터나 정류기를 결합한 하이브리드 메모리 등으로 나뉜다. 캐패시터 구조의 쌍안정성 메모리는 유기소재 위/아래 전극 간의 통전이나 유기소재내 전하전이에 의한 전도도 변화 등의 원리에 의해 메모리 특성이 나타나며, 개별적인 메모리 셀 자체의 특성이 매우 우수하며, 낮은 동작 전압, 오랜 저장 시간, 짧은 스위칭 시간을 갖는다. 하지만 메모리 셀 간의 균일도가 불량하고, 메모리 셀 간의 Cross-Talk 방지를 위한 추가 장치가 필요하다. 반면 트랜지스터 기반 메모리는 트랜지스터 구조내 게이트 절연체 층에 저장된 전하(쌍극자 혹은 트랩된 전자/정공)에 의해 반도체 채널의 전도도가 바뀌는 현상을 이용하며, 메모리 셀 간의 균일도가 우수하며 기존 집적회로 등과의 적합성이 뛰어나 회로 설계나 공정 상 유리하다. 하지만, 각각의 메모리 셀의 특성이 만족스럽지 못하며 비교적 높은 전압, 느린 동작속도, 짧은 저장시간 등의 문제가 상존한다.
상기한 유기반도체의 문제점을 해결하기 위하여 일렉트릿(Electret)기술과 전자인쇄기술을 응용하여 접목시키는 시도가 다양하게 이루어지고 있다.
일렉트릿(Electret)은 사전적 의미로 반영구적 분극을 가진 유전체를 일컫는다. 절연체 내에 영구적이거나 혹은 유도된 쌍극자 배열, 혹은 외부로부터 주입된 전하에 의해 분극이 형성된다. 일렉트릿내에 전하가 저장되는 원리를 이용하여 플래시 메모리의 플로팅-게이트(Floating-Gate)와 유사한 기능을 가진 트랜지스터 기반 유기메모리 소자에 적용할 수 있다. 강유전체 메모리 또한 절연체 내 영구적 쌍극자 배열에 의해 나타나는 분극 효과이므로, 넓은 의미로 강유전체 메모리 역시 일렉트릿 메모리의 범주에 속한다고 할 수 있다.
인쇄(printing) 기술은 인류가 잉크를 통해 방대한 양의 정보를 종이 위에 표시하면서부터 약 천 년 동안 사용되어 왔다. 이러한 인쇄 기술은 최근에 개인용 컴퓨터 등의 IT 기술의 발달과 함께 매우 빠른 속도로 발전하여 현재 누구나 쉽게 전문적인 인쇄물을 회사나 가정에서 만드는 시대가 도래하게 되었다. 이제 인쇄기술은 단순히 문서를 출력하는 수준을 넘어서 여러 광/전기적 특성의 기능성 잉크를 통해 사용자의 욕구에 맞는 다양한 제품생산에 응용되고 있다. 그 중 대표적인 분야가 인쇄 기술을 이용하여 다양한 전자소자를 제작하는 인쇄전자(Printed Electronics) 기술이다.
인쇄전자 기술은 전통적인 전자산업의 기반이 된 실리콘 반도체를 대체해 값비싼 대규모의 진공 설비 없이 획기적인 roll-to-roll 연속공정을 통해 비용을 절감하고 생산성을 크게 증대시킬 수 있다. 또한 공정을 유지하는 데 사용되는 전기 등 각종 에너지의 소비를 줄여서 환경 친화적인 공정이 가능하며, 원하는 부분에만 선택적으로 전자소자 제작에 필요한 잉크만 소비됨으로써 불필요한 화학적인 폐기물의 배출을 최소화 할 수 있다. 이러한 많은 장점을 지니고 있는 인쇄전자 기술은 현재 다양한 요소부품 제작 공정에 적용하는 단계에 있으며, 향후 모든 광/전자소자나 제품을 제작하는 공정에 폭넓게 적용될 것으로 예상된다. 아울러 인쇄공정 기술은 많은 잉크소재들이 저온에서 공정이 가능하여 유연한 플라스틱기판 위에 전자소자를 구현하는 플라스틱 전자공학 기술과 매우 높은 공정 적합성을 지니고 있어서 향후 플렉서블 전자소자 공정 기술로 사용될 수 있는 높은 가능성을 지니고 있다. 인쇄전자소자 및 회로 기술의 주요 시장은 디스플레이, 태양전지, logic과 메모리 분야이다. 여러 시장 조사 기관들은 이들 분야에서 밝은 미래를 내다보는 자료를 발표하고 있으며, 향후 10년 내에 960억 달러의 시장이 형성될 것으로 예측하고 있다.
고분자 전하 저장층을 이용한 유기 전계효과 트랜지스터 기반 비휘발성 유기물 트랜지스터 메모리 및 그 제조방법에 관한 기술로는 등록특허공보 10-0680001를 참조할 수 있다. 상기 문헌은 고농도 도핑된 n형 실리콘 반도체 위에 열 산화 방식에 의해 300nm 두께로 실리콘산화물(SiO2) 게이트 절연층을 형성하는 단계와; 상기 실리콘산화물 게이트 절연층 위에 절연체 성질을 띠면서도 전하를 저장할 수 있는 능력을 가진 고분자 전하 저장층(polymeric electret)을 30nm 정도의 두께로 코팅하는 단계와; 코팅된 고분자 전하 저장 절연층의 표면 위에 유기반도체 물질을 증착하는 단계와; 증착된 유기반도체박막 위에 소스/드레인 전극을 형성하는 단계를 거쳐 제작된 유기전계효과 트랜지스터 메모리이다.
본 발명은 고농도 도핑된 n형 실리콘 반도체 위에 열 산화 방식에 의해 300nm 두께로 실리콘산화물(SiO2) 게이트 절연층을 형성하는 단계와 상기 실리콘산화물 게이트 절연층 위에 절연체 성질을 띠면서도 전하를 저장할 수 있는 능력을 가진 고분자 전하 저장층(polymeric electret)을 30nm 정도의 두께로 코팅하는 단계와 코팅된 고분자 전하 저장 절연층의 표면 위에 유기반도체 물질을 증착하는 단계와 증착된 유기 반도체 박막 위에 유기 전계효과 트랜지스터의 소스(Source)와 드레인(Drain) 전극을 증착하는 단계를 포함하는 것을 구성상의 특징으로 한다.
상기 구성으로 인해 기존의 유기 전계효과 트랜지스터(Organic Field-Effect Transistor)의 구조 내에 전하를 저장할 수 있는 절연체 물질을 간단한 용액 공정을 통한 스핀코팅 방법을 이용해 삽입함으로서, 전형적인 OFET의 특성 뿐만아니라, 비휘발성 트랜지스터 메모리로서의 특성도 함께 나타나는 메모리 소자를 제공할 수 있고, 그 구조와 기능에서 실리콘 기반 무기물 반도체의 MOSFET와 비슷하지만, 상온에서 공정이 이루어져 유연한 기판에 제작이 가능할 뿐만 아니라, 제작 공정이 쉽고 단순하여 대 면적 및 대량 생산이 가능하고, 제품의 가격적인 측면에서 매우 저렴한 장점이 있다.
그러나 상기 기술은 기상 증착 방법을 통해 유기반도체 층을 형성하여야 하며 고분자 반도체와 같은 인쇄 가능한 유기반도체에는 적용되지 못한다. 또한 고농도 도핑된 n형 실리콘 기판과 열 산화 방식에 의해 300 nm 두께로 형성된 SiO2 절연체를 사용해야 하기 때문에 유연한 기판 위에 대 면적 대량 생산이 가능한 R2R 인쇄공정에 적합하지 않다. 또한 상대적으로 매우 높은 100V 이상의 구동전압이 필요하며 단위면적당 메모리 저장용량이 낮은 단점이 있다.
본 발명은 상기와 같은 단점을 극복하기 위하여 NAND 타입의 유기 플래시 메모리를 제안한다.
플래시 메모리는 크게 NAND와 NOR 타입으로 분류될 수 있다.
도 2는 NAND 및 NOR type 플래시 메모리 구조와 회로도를 나타낸다. 비트선(Bit Line)과 접지선(Ground Line) 사이에 셀(cell)이 병렬로 배치된 코드 저장형 NOR 플래시메모리와 달리 NAND 플래시 메모리는 셀이 직렬로 배치된 데이터 저장형 플래시 메모리이다.
도 3은 NOR 및 NAND type 플래시 메모리의 성능을 비교하여 도시한 도면이다. NAND 플래시 메모리는 NOR 플래시 메모리에 비하여 대용량화가 쉽지만 속도는 느린 편이다. 따라서 NOR 플래시 메모리는 주로 핸드폰의 메모리 등으로 사용되고, NAND 플래시 메모리는 MP3 플레이어, 인터넷 폰, 디지털카메라, 디지털캠코더, 휴대용 저장장치 등 주로 휴대용 정보통신기기의 메모리로 사용된다.
유기박막트랜지스터(OTFT)와 같은 인쇄기술 기반 전자소자는 단순, 저가, 대면적, 고효율, 저온 공정 등의 공정상의 많은 장점들을 갖는다. 하지만, 소자 성능은 기존 실리콘 기반 기술에 비해 크게 뒤쳐지는 형편이다. 따라서 인쇄전자 기술을 활용해 유기 플래시메모리를 개발하기 위해서는 NAND 타입의 플래시 메모리가 더 적합하며, 동작속도는 한계를 갖지만 단순 회로 구성을 통해 저용량, 저가의 플렉서블 메모리를 구현할 수 있다. 이는 Printed RFID 태그, 스마트 카드, 전자종이 등의 다양한 인쇄전자 응용 분야에 폭넓게 활용 가능하다.
저가의 NAND 플래시 메모리를 인쇄기술을 통해 구현하기 위해서는 하부 전극 형성, 반도체 활성층, 플로팅 게이트, 절연층 및 상부 게이트 전극 형성에 이르기까지 Roll-to-Roll 연속 공정을 통해 이루어져야 하며, 각각에 필요한 기능성 잉크와 그에 맞는 인쇄기술이 필요하다. 특히 전하 저장층인 플로팅 게이트를 적절히 형성시키는 작업이 중요한데, 인쇄 공정을 통해 플로팅 게이트 층을 형성시키기 매우 까다롭다.
일렉트릿은 이러한 플로팅 게이트 형성 단계의 공정상의 문제점을 극복하고, 공정 단계를 줄일 수 있으며, 아울러 플로팅 게이트와 유사한 역할과 구동 메커니즘을 갖는 유기 플래시 메모리를 구현할 수 있도록 한다. 일렉트릿은 Poly(2-vinyl naphthalene) (PVN)과 같이 단일 고분자 성분으로 이루어져 있으며, 적절한 Orthogonal 용매를 사용하여 잉크화 한 후, 반도체 층에 손상을 가하지 않도록 잉크젯 프린팅과 같은 비접촉식 인쇄 공정을 통해 손쉽게 형성할 수 있다. 기존의 일렉트릿 기반 메모리는 주로 일렉트릿 층을 스핀코팅을 통해 먼저 형성한 후, 열 증착 방법을 통해 펜타센과 같은 단분자 유기반도체 층을 형성 함으로써 구현 되었다. 하지만 이는 진공 공정을 사용해야 하는 단점으로 인해 실제 인쇄전자 소자에 적용하기에는 무리가 따른다. 따라서 용액 공정이 용이한 고분자 반도체 및 직교(Orthogonal)용매에 용해된 일렉트릿 잉크를 활용하여 연속공정을 통해 쉽게 형성할 수 있다.
등록특허공보 10-0680001
없음
본 발명은 인쇄기술과 일렉트릿을 활용하여 대면적, 저가의 유연전자 소자 및 기기에 적용 가능한 NAND 플래시 유기메모리를 개발하는 방법을 제공하는데 그 목적이 있다.
상기한 과제를 해결하기 위하여 본 발명은
기판과;
상기 기판위에 형성된 소스/드레인 전극과;
상기 소스/드레인 전극위에 형성된 인쇄반도체와;
상기 인쇄반도체위에 도포된 일렉트릿층과;
상기 일렉트릿층 위에 도포된 게이트 절연층과;
상기 게이트 절연층위에 형성된 게이트 전극;
으로 구성되는 것을 특징으로 한 NAND 플래시 유기메모리를 과제 해결을 위한 수단으로 제공한다.
상기 소스/드레인 전극은 금속, 탄소화합물, 전도성 고분자로부터 선택되는 것을 특징으로 한다.
상기 금속은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 알루미늄(Al), 칼슘(Ca), 사마리움(Sm), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 아연(Zn), 인듐(In), 지르코늄(Zr)으로부터 선택되며,
상기 탄소화합물은 탄소나누튜브(CNT) 및 그래핀으로부터 선택되며,
상기 전도성고분자는 PEDOT:PSS 및 Polyaniline (PANI)으로부터 선택되는 것을 특징으로 한다.
상기 인쇄반도체는 고분자 및 단분자 유기반도체, 금속산화물 반도체, 탄소화합물 반도체로부터 선택되는 것을 특징으로 하고,
상기 유기반도체는 Pentacene, Tetracene, Rubrene, PCBM, TIPS-Pentacene, TES-ADT, P3HT, F8T2, F8BT, P(NDI2OD-T2), PC12TV12T, PTVPhI, DPP, PDI8-CN2, Naphthalenediimide P형 및 N형, 고분자 및 단분자 유기반도체로부터 선택되고
상기 산화물반도체는 아연산화물(ZnOx), 인듐산화물(InOx), 인듐갈륨아연산화물(IGZO), 인듐주석산화물(ITO) 산화물반도체로부터 선택되며
상기 탄소화합물 반도체는 반도체성 탄소나노튜브(CNT), 그래핀(Graphene) 나노리본으로부터 선택된다.
상기 일렉트릿층은 Poly(α-methylstyrene), Polystyrene (PS), TeflonTM AF, Poly(2-vinlynaphthalene) (PVN)인 것을 특징으로 한다.
상기 일렉트릿 층은 단일층 또는 다층 구조로 선택되는 것을 특징으로 한다.
상기 일렉트릿층의 도포에 사용된 용매는 직교(Orthogonal) 용매인 것을 특징으로 한다.
상기 Orthogonal 용매는 n-butylacetate, 2-butanone, dimetyl sulfoxide, 2-ethoxyethanol, 2-methoxyethanol, acetonitrile, Butanol, 2-Propanol, Anisole, N-Methylpyrrolidone (NMP), Acetone 으로부터 선택되는 것을 특징으로 한다.
상기 게이트 절연층은 P(VDF-TrFE), Poly(methyl methacrylate) (PMMA), Poly(4-vinylphenol) (PVP), Poly(4-vinylpyrrole) (PVPyr)로 선택되는 것을 특징으로 한 다.
상기 게이트 절연층은 P(VDF-TrFE), PMMA, PVP, 및 PVPyr의 Orthogonal 용매로 Acetonitrile, NMP, Butanol, 2-propanol로 선택되는 것을 특징으로 한다.
한편 본 발명은 상기한 과제를 보다 효과적으로 해결하기 위하여
기판을 준비하는 단계와;
상기 기판위에 소스/드레인 전극을 형성시키는 단계와;
상기 소스/드레인 전극위에 인쇄반도체층을 형성시키는 단계와;
상기 인쇄반도체위에 일렉트릿층을 도포하는 단계와;
상기 일렉트릿층 위에 게이트 절연층을 도포하는 단계와;
상기 게이트 절연층위에 게이트 전극을 형성시키는 단계로 구성되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법을 제공한다.
본 발명의 구성에 따르면, 인쇄기술과 일렉트릿을 활용해 NAND 플래시 유기메모리를 롤투롤(Roll-to-Roll) 연속 공정을 통해 손쉽고 값싸게 제조할 수 있다. 보다 구체적으로 다음과 같은 효과가 기대된다.
첫째, Orthogonal 유기용매의 적절한 선택에 따라 Bi-layer 구조의 고분자 절연체를 적층할 수 있다.
둘째, 저유전율/고유전율 절연체 조합을 통해 전하 이동 특성이 우수하며 저전압에서 구동하는 고성능 유기박막트랜지스터(Organic Thin-Film Transitor:OTFT ) 소자를 제작할 수 있다.
셋째, 탑게이트/바텀업 컨택트(Top-Gate/Bottom-Contact) 구조의 OTFT 내 Bi-layer 절연체의 첫 번째 층으로 사용되는 일렉트릿의 종류 변경에 따라 일반적인 트랜지스터나 비휘발성 메모리로서 기능을 적절히 변화시킬 수 있다.
넷째 단순한 일렉트릿 잉크의 성분 변화를 통해 일반적인 트랜지스터와 메모리 셀을 구분하여 인쇄할 수 있어 NAND 플래시 메모리 제작에 적용 가능하다.
상기한 효과를 종합하면, 본 발명의 일렉트릿 기반 NAND 플래시 유기메모리는 인쇄기술 및 플렉서블 전자 기술 발전과 더불어 Printed RFID 태그, 스마트 태그, 전자종이 및 센서 등과 같은 다양한 차세대 모바일 전자기기의 정보저장 매체로서 폭넓게 활용될 수 있다. 향후, 막대한 규모의 인쇄전자, 특히 인쇄 메모리 분야 시장을 선점할 수 있다.
도 1은 일반적인 유기메모리의 구조와 형태를 나타내는 도면이다.
도 2는 NAND 및 NOR type 플래시 메모리 구조와 회로도를 나타낸다.
도 3은 NOR 및 NAND type 플래시 메모리의 성능을 비교하여 도시한 도면이다.
도 4는 일렉트릿을 활용한 유기박막트랜지스터 메모리의 소자구조 및 표면을 나타낸 도면이다.
도 5는 일렉트릿을 활용한 유기트랜지스터 메모리 특성 및 구동 메커니즘을 비교한 도면이다.
도 6은 일렉트릿을 활용한 유기트랜지스터 메모리의 사이클링 내구성 시험(cycling endurance test) 결과를 나타내는 도면이다.
도 7은 일렉트릿을 활용한 유기트랜지스터 메모리가 20V 이하의 저전압에서도 구동될 수 있음을 나타내는 도면이다.
도 8은 일렉트릿을 활용한 유기트랜지스터 메모리의 다층 사이클링 내구성 시험(multi-layer cycling endurance test) 결과를 나타내는 도면이다.
도 9는 일렉트릿을 활용한 유기트랜지스터 메모리의 정보 저장시간을 나타내는 도면이다.
도 10은 NAND 플래시 유기메모리 단면도를 나타낸다.
도 11은 NAND 플래시 메모리 어레이(Array) 구조를 나타낸다.
도 12는 기판위에 전극을 형성하는 리버스 오프셋 프린팅(Reverse offset printing )방법의 공정 모식도이다.
도 13은 일렉트릿을 활용한 NAND 플래시 유기메모리 제조 단계를 나타내는 모식도이다.
이하 첨부된 도면과 실시예를 바탕으로 본 발명을 더욱 상세히 설명한다. 본 명세서에서 사용된 용어 등은 본 발명을 보다 구체적이고 명확하게 설명하고자 예시한 것에 불과할 뿐 본 발명의 권리범위가 이에 한정되어 해석되어서는 아니된다.
본 발명의 NAND 플래시 유기메모리는 기판을 준비하는 단계와; 상기 기판위에 소스/드레인 전극을 형성시키는 단계와; 상기 소스/드레인 전극위에 인쇄반도체층을 형성시키는 단계와; 상기 인쇄반도체위에 일렉트릿층을 도포하는 단계와; 상기 일렉트릿층 위에 게이트 절연층을 도포하는 단계와; 상기 게이트 절연층위에 게이트 전극을 형성시키는 단계를 거쳐 제조된다.
(1) 기판을 형성하는 단계
플라스틱이나 유리기판을 사용하여 기판을 준비한다.
(2) 기판위에 소스/드레인 전극을 형성하는 단계
NAND 플래시 메모리 어레이(Array)를 구성하기 위한 소스/드레인 하부 전극을 형성한다. 상기 소스/드레인 전극은 금속, 탄소화합물, 전도성 고분자로부터 선택된다.
상기 금속은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 알루미늄(Al), 칼슘(Ca), 사마리움(Sm), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 아연(Zn), 인듐(In), 지르코늄(Zr)으로부터 선택된다.
상기 탄소화합물은 탄소나누튜브(CNT) 및 그래핀으로부터 선택된다.
상기 전도성고분자는 PEDOT:PSS 및 Polyaniline (PANI)으로부터 선택된다.
상기 금속, 탄소화합물 또는 전도성 고분자로부터 선택된 소스/드레인 전극을 기판상에 인쇄하기 위한 방법은 포토 리소그래피(Photolithography), 그라비아(Gravure), 잉크젯(Inkjet), 스크린(Screen), 플렉소그래피(Flexography), 리버스 오프셋(Reverse-Offset), Nano-Imprint, 스프레이(Spray) 프린팅 등의 방법을 사용한다.
(3) 소스/드레인 전극위에 인쇄반도체층을 형성하는 단계
박막트랜지스터 및 플래시 메모리의 활성층으로 활용되는 인쇄반도체 층을 형성한다.
상기 인쇄반도체는 고분자 및 단분자 유기반도체, 금속산화물 반도체, 탄소화합물 반도체로부터 선택된다.
상기 고분자 및 단분자 유기반도체는 Pentacene, Tetracene, Rubrene, PCBM, TIPS-Pentacene, TES-ADT, P3HT, F8T2, F8BT, P(NDI2OD-T2), PC12TV12T, PTVPhI, DPP, PDI8-CN2, Naphthalenediimide P형 및 N형, 고분자 및 단분자 유기반도체로부터 선택된다.
상기 금속산화물 반도체는 아연산화물(ZnOx), 인듐산화물(InOx), 인듐갈륨아연산화물(IGZO), 인듐주석산화물(ITO) 산화물반도체로부터 선택된다.
상기 탄소화합물 반도체는 반도체성 탄소나노튜브(CNT), 그래핀(Graphene) 나노리본으로부터 선택된다.
상기한 소재로부터 선택된 인쇄반도체층은 스핀코팅, Spray, Inkjet, Flexography, Screen, Dip-Coating, Gravure 등의 방법을 통해 소스/드레인 전극위에 형성된다. 이는 기판 전체에 전면 코팅하거나 국부적인 영역에 한해 패턴을 형성할 수 있으며, 반도체 박막 형성 후 반도체 결정성 및 안정성 등의 소자 성능을 향상시키기 위해 열처리나 광학적 노출(exposure) 등을 시행한다.
(4) 인쇄반도체 층위에 첫째 게이트 절연층과 일렉트릿 층을 도포하는 단계
접지(ground select) 트랜지스터 및 비트선 (bit-line selectr) 트랜지스터로 사용하기 위해 NAND 플래시 메모리 어레이의 양 끝 단의 트랜지스터 영역에 Bi-layer구조의 절연체 역할을 수행하는 절연체를 형성한다.
상기 게이트 절연층은 P(VDF-TrFE), Poly(methyl methacrylate) (PMMA), Poly(4-vinylphenol) (PVP), Poly(4-vinylpyrrole) (PVPyr)로 선택되며, P(VDF-TrFE), PMMA, PVP, 및 PVPyr의 Orthogonal 용매로 Acetonitrile, NMP, Butanol, 2-propanol로 선택된다.
이때 사용되는 절연체 잉크는 Polystyrene (PS), Poly(methyl methacrylate) (PMMA) 등이 사용되며, 잉크젯 프린팅이나 금속 쉐도우 마스크를 이용한 Spray 프린팅, Gravure, Screen, Flexography 등의 방법이 사용된다. 1번째 게이트 절연층 형성과 함께 메모리 셀 역할을 담당할 일렉트릿 층을 형성한다.
상기 일렉트릿층은 Poly(α-methylstyrene), Polystyrene (PS), TeflonTM AF, Poly(2-vinlynaphthalene) (PVN)인 것을 특징으로 한다.
상기 일렉트릿 층은 단일층 또는 다층 구조로 선택된다.
상기 일렉트릿층의 도포에 사용된 용매는 직교(Orthogonal) 용매인 것을 특징으로 한다.
상기 Orthogonal 용매는 n-butylacetate, 2-butanone, dimetyl sulfoxide, 2-ethoxyethanol, 2-methoxyethanol, acetonitrile, Butanol, 2-Propanol, Anisole, N-Methylpyrrolidone (NMP), Acetone 으로부터 선택되는 것을 특징으로 한다.
이때 사용되는 일렉트릿 잉크는 Poly(2-vinyl naphthalene) (PVN), Poly(4-vinyl phyridine) (P4VPyr), Poly(a-methyl styrene) (PaMS) 등의 고분자 사용된다. 이때 역시 잉크젯 프린팅이나 금속 쉐도우 마스크를 이용한 Spray 프린팅, Gravure, Screen, Flexography 등의 방법을 사용할 수 있다.
(5) 일렉트릿 층위에 두번째 게이트 절연층을 도포하는 단계
저전압 트랜지스터 구동 및 빠른 메모리 스위칭 소자 구현을 위한 고유전율 게이트 절연체 층을 형성한다. 두번째 게이트 절연층에 사용되는 소재는 P(VDF-TrFE), Poly(methyl methacrylate) (PMMA), Poly(4-vinylphenol) (PVP), Poly(4-vinylpyrrole) (PVPyr)와 같은 고유전상수 고분자 절연체 및 졸-젤 방법으로 형성 가능한 ZrOx나 Al2O3와 같은 금속산화물 절연체 등이다.
상기한 소재를 바탕으로 스핀코팅이나 Dipping, Spray, Flexography, Gravure, Screen 프린팅을 통해 일렉트릿 층 위에 두번째 게이트 절연층을 도포한다. 이때 주의해야 할 것은 2번째 절연층은 하부에 놓인 1번째 게이트 절연층 및 일렉트릿 층에 손상을 주지 않아야 하며, 이를 위해 1번째 층을 녹이지 않으나 P(VDF-TrFE)는 용해시키는 완벽한 Orthogonal 용매를 사용하여 제작한다. 이때 사용되는Orthogonal 용매로는 Acetonitrile이나 NMP 등이 사용된다. 전면 코팅이나 국부적인 패터닝 방법이 모두 사용가능하며, 절연 박막의 특성을 향상시키기 위해 열처리나 UV 등에 의한 광학적 가교 결합을 행할 수 있다.
(6) 게이트 절연층 위로 게이트 전극을 형성시키는 단계
최종단계인 게이트 전극을 형성시키는 단계는 상기 형성된 게이트 절연층위로 NAND 플래시 메모리의 상부전극 및 메모리 어레이의 비트라인을 형성한다. 게이트 전극으로 사용되는 소재로는 알루미늄, 금, 은, 구리, 니켈 등의 금속 박막이 사용된다. 상기한 소재의 전극을 열증착, E-Beam, Sputter 등의 방법을 통해 게이트 절연층위로 형성하거나, PEDOT:PSS와 같은 전도성 고분자나 Ag 혹은 Cu, Au 등의 금속성 잉크를 사용하여 금속 쉐도우 마스크를 이용한 기상 증착 방법이나 Inkjet, Gravure, Reverse-Offset, Microcontact 프린팅 등의 방법을 통해 구현될 수도 있다.
플라스틱이나 유리기판 위에 금속 전극 (소스/드레인)을 형성하며, 그 위에 고분자반도체, 일렉트릿으로 사용된 Poly(2-vinlynaphthalene,PVN), 게이트 절연층으로 사용된 P(VDF-TrFE)층을 차례로 도포한다. 마지막으로 게이트 전극을 금속 쉐도우 마스크 등을 통해 형성시킨다.
용액공정을 통해 복층 박막을 형성하기 위해서는 적절한 Orthogonal 용매의 선택이 매우 중요하다. Orthogonal 용매는 하부층에 손상을 가하지 않으며 상부층을 용해시키는 용매로 정의된다. 본 발명은 고분자반도체, 고분자 일렉트릿, 고분자절연체 순서로 복층 박막을 형성하였으며, 고분자 일렉트릿과 절연체에 사용한 Orthogonal 용매는 각각 2-butanone과 acetonitrile 이다.
일렉트릿 기반 유기트랜지스터 메모리는 사용되는 일렉트릿의 종류에 따라 극명한 특성 차이를 보인다. 도 5에 나타난 바와 같이, P(VDF-TrFE) 단독으로 사용된 소자는 메모리 특성이 전혀 나타나지 않으며, Polystyrene (PS)의 경우는 큰 메모리 Window를 유도하기 위한 인가된 게이트 전압이 높다. 즉, 50V 이하에서는 메모리 Window가 거의 발생하지 않으며, 90V 이상의 높은 전압 하에서 45V 정도의 메모리 Window를 보인다. 반면 Poly(2-vinlynaphthalene) (PVN)의 경우 상대적으로 PS보다 작은 인가 전압에 하에서도 큰 메모리 특성을 유도할 수 있다. 이는 유기반도체로부터 PS와 PVN으로 전자 및 전공 주입 및 저장에 필요한 에너지 장벽 크기 차이에 의해 나타나는 특성이다. PVN의 경우, 고분자 내 확장된 공액구조로 인해 PS에 비해 낮은 에너지 밴드 갭을 가지며, 이는 전하 주입 및 저장에 필요한 에너지 장벽의 크기가 PS보다 낮게 한다. 아울러, 일렉트릿 및 게이트 절연층의 두께 감소와 유전율 증가를 통해 현재 상용적으로 사용되는 실리콘 기반 플래시 메모리의 구동 전압인 15~20V 이하에서 쓰기/지우기 특성 구현이 가능한 낮은 전압 구동 유기 트랜지스터 메모리를 인쇄 방법을 통해 구현할 수 있다.
일렉트릿 기반 유기트랜지스터 메모리는 우수한 비휘발성 메모리 특성을 보여준다. 도 6과 같이 1000번 이상의 순환내구력 (cycling endurance) 시험에서도 안정적인 쓰기/지우기/읽기 특성을 확인시켜 주었다. 또한 0.5 초 이내의 빠른 스위칭 속도를 보여주는데, 측정 장치상의 한계로 정확한 쓰기/지우기 속도는 확인할 수 없으나 수 ms 이하의 동작속도를 보일 것으로 예상된다. 도 7와 같이 얇은 두께의 일렉트릿 및 게이트 절연체 도입을 통해 20V 이하에서도 안정적인 유기메모리 특성을 구현할 수 있다. 도 8에 나타난 바와 같이, 인가된 게이트 전압의 크기를 변경시켜 줌으로써, 일렉트릿 기반 유기트랜지스터 메모리의 문턱전압을 (+) 혹은 (-) 방향으로 일정하게 이동시킬 수 있다. 이렇게 이동된 문턱전압 조절 효과에 의해 반도체 채널 내에 흐르는 전류의 양의 차이를 구분 지을 수 있으며, 이는 다층(Multi-level) 유기 메모리를 구현에 응용된다. 즉, 하나의 메모리 셀 내에 '1'과 '0'의 두 개의 정보가 아닌, '00''10''01' '11'의 4개 이상의 다양한 정보를 한꺼번에 저장시킬 수 있다. 이는 단위 면적당 메모리의 용량을 급격히 증가시킬 수 있는 방법으로 응용된다. Cycling endurance 시험평가에서도 1000번 이상의 쓰기/지우기/읽기 과정 동안 다층 메모리 특성이 안정적으로 구현됨을 확인할 수 있었다. [도 6d]에 나타난 바와 같이, 일렉트릿 내에 저장된 정보는 107 초 이상의 오랜 정보 저장시간을 보여준다. 이는 비휘발성 정보저장 매체로서의 응용 가능성을 의미한다.
위와 같이, 사용되는 일렉트릿의 종류에 따라 비휘발성 메모리 혹은 단순 트랜지스터로의 특성을 다르게 유도시킬 수 있다. 예컨대, 50V의 동일한 인가 전압하에서, PS/P(VDF-TrFE) 기반 OTFT 소자는 단순 트랜지스터로서 동작하며, 반면 PVN/P(VDF-TrFE) 기반 OTFT 소자는 비휘발성 유기메모리로 동작하게 한다. 따라서 [도 7]에 나타난 바와 같이, NAND 플래시 유기메모리를 제작 할 경우, 비트선(bit-line select) 트랜지스터와 접지선(ground select) 트랜지스터는PS/P(VDF-TrFE) 기반 OTFT로 구현하며, 그 사이의 메모리 셀들은 PVN/P(VDF-TrFE) 기반 OTFT로 제작한다.
이하 실시예를 바탕으로 인쇄기술을 이용한 NAND 플래시 유기메모리를 제조하는 방법을 더욱 상세히 설명한다.
[실시예: 인쇄기술을 이용한 NAND 플래시 유기메모리의 제조]
듀퐁 텐진의 PEN 기판을 사용하여 이를 초음파 세척기를 통해서 이소프로필 알코올, 아세톤, 물 순으로 10분씩 세척을 하고 질소가스를 통해서 완전 건조 시켰다. 그런다음 포토리지스터를 통한 포토 리소그라피 공정을 통해 NAND 플래시 메모리 어레이(Array)를 구성하기 위한 소스/드레인 하부 전극을 형성시켰다. 포토 리지스터 패턴위에 금을 10-6 torr의 진공챔버에서 열 증착 방법을 통해서 증착한 후 리프트오프 공정을 통해서 금 소스/드레인 전극 패턴을 길이 10um 두께 20nm로 형성하였다.
그 위에 박막트랜지스터 및 플래시 메모리의 활성층으로 활용되는 인쇄반도체 층을 형성시키기 위하여 P3HT (입수처: 시그마알드리치)를 클로로벤젠 용매에 1.5 wt%의 중량비로 완전 용해시켜 0.2 um 필터를 통해서 용액 속에 존재하는 미세 먼지 등을 완전 제거시켰다. 상기 제조된 용액을 마이크로 팹 사에서 제조된 50 um 단위노즐과 유니젯 사에서 제조된 잉크젯 장비를 사용하여 500kHz의 속도로 토출시켜 유기반도체 층을 형성하였다.
그 위에 Poly(2-vinlynaphthalene, PVN 입수처: 시그마 알드리치)를 2-butanone 용매에 5.0wt %의 중량비로 용액을 형성하여 2000 RPM의 속도로 스핀코팅 하여 전하를 가둘 수 있는 기능성을 지닌 일렉트릿층을 형성하였다.
그 위에 P(VDF-TrFE)를 Acetonitrile (시그마 알드리치)에 용해시켜 3.0 wt.%의 용액을 제조하여 3000 RPM으로 스핀코팅해서 120 nm 두께의 게이트 절연층을 형성시켰다.
상기 형성된 게이트 절연층위로 알루미늄 박막을 고진공 챔버에서 열증착 방법으로 통해서 20nm의 박막을 형성하여 게이트 전극을 형성시켰다.
상기한 실시예에 의하여 제조된 일렉트릿을 활용한 NAND 플래시 유기메모리의 소자구조 및 표면은 도 4에 잘 나타나 있다. 표면 Profile 분석을 통한 바와 같이 이중층 구조의 절연체 박막이 성공적으로 형성됐음을 확인할 수 있다.
상기한 실시예에서는 최종 제작된 트랜지스터 및 비휘발성 메모리 소자의 전류-전압 특성을 Keithley 4200 SCS 반도체 특성 측정장비를 통해 질소 분위기에서 수행하였다.
상기한 실시예를 통해 제조된 비휘발성 유기트랜지스터 메모리의 경우, P(VDF-TrFE) 단일층, PS/P(VDF-TrFE) 및 PVN/P(VDF-TrFE) 이중층 메모리 구조의 메모리 성능을 [도5]에 적시하였다. P(VDF-TrFE) 단일층 구조의 경우 메모리 윈도우(Memory window)가 나타나지 않으며, PS/P(VDF-TrFE)는 PVN/P(VDF-TrFE) 소자보다 특성이 약하게 나타난다. 이는 PVN 일렉트릿 소재가 갖는 전하저장 특성이 PS보다 우수하기 때문에 나타나는 현상이다.
상기한 실시예에서는 [도6]에 나타난 바와 같이 연속적인 쓰기/읽기/지우기/읽기/쓰기 메모리 동작을 반복측정 함으로써 안정적으로 전기적 신호에 의해 쓰기/지우기가 가능한 비휘발성 메모리 특성을 확보하였다.
상기한 실시예에서는 [도7]에 타나난 바와 같이, 얇은 두께의 일렉트릿 및 게이트 절연체의 두께로 소자를 제작하여 20V 이하의 낮은 구동전압에서 구동하는 트랜지스터 메모리 특성을 확인하였다.
상기한 실시예에서는 [도8]에 나타난 바와 같이, 인가되는 게이트 전압의 크기에 비례해 저장되는 전하의 양이 조절되고, 이를 통하여 측정되는 전류값(정보)의 레벨을 조절할 수 있다. 이는 ‘1’과 ‘0’의 이진수 기록이 아닌 ‘0’, ‘1’, ‘2’, ‘3’ 등의 다층 정보 저장성을 보임으로써 메모리 용량을 보다 크게 증가시킬 수 있음을 확인하였다.
상기한 실시예에서는 [도9]에 나타난 바와 같이, 저장된 정보의 보존시간 (Retention Time)을 측정함으로써 107초 이상 안정적으로 정보가 유지되는 비휘발성 메모리 특성을 확인하였다.
상기한 실시예에서는 256Bit NAND 플래시 메모리 어레이(Array)를 [도10]과 [도11]과 같이 제작하였으며, [도16]에 나타난 바와 같이, 트랜지스터 영역과 메모리 영역으로 구분되어 트랜지스터와 메모리 각각의 특성이 나타남을 확인하였다.
본 발명은 실시예에 기재된 방법에 국한되는 것은 아니며, [도14]와 [도15]에 타나난 방법과 같이 다양한 일렉트릿 메모리 및 트랜지스터 NAND 플래시 메모리 어레이를 구현할 수 있다.
없음

Claims (36)

  1. 기판과;
    상기 기판위에 형성된 소스/드레인 전극과;
    상기 소스/드레인 전극위에 형성된 인쇄반도체와;
    상기 인쇄반도체위에 도포된 일렉트릿층과;
    상기 일렉트릿층 위에 도포된 게이트 절연층과;
    상기 게이트 절연층위에 형성된 게이트 전극;
    으로 구성되는 것을 특징으로 한 NAND 플래시 유기메모리
  2. 제 1항에 있어서,
    상기 소스/드레인 전극은 금속, 탄소화합물, 전도성 고분자로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  3. 제 2항에 있어서,
    상기 금속은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 알루미늄(Al), 칼슘(Ca), 사마리움(Sm), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 아연(Zn), 인듐(In), 지르코늄(Zr)으로부터 선택되며,
    상기 탄소화합물은 탄소나누튜브(CNT) 및 그래핀으로부터 선택되며,
    상기 전도성고분자는 PEDOT:PSS 및 Polyaniline (PANI)으로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  4. 제 1항에 있어서,
    상기 인쇄반도체는 고분자 및 단분자 유기반도체, 금속산화물 반도체, 탄소화합물 반도체로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  5. 제 4항에 있어서,
    상기 유기반도체는 Pentacene, Tetracene, Rubrene, PCBM, TIPS-Pentacene, TES-ADT, P3HT, F8T2, F8BT, P(NDI2OD-T2), PC12TV12T, PTVPhI, DPP, PDI8-CN2, Naphthalenediimide P형 및 N형, 고분자 및 단분자 유기반도체로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  6. 제 4항에 있어서,
    상기 산화물반도체는 아연산화물(ZnOx), 인듐산화물(InOx), 인듐갈륨아연산화물(IGZO), 인듐주석산화물(ITO) 산화물반도체로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  7. 제 4항에 있어서,
    상기 탄소화합물 반도체는 반도체성 탄소나노튜브(CNT), 그래핀(Graphene) 나노리본으로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  8. 제 1항에 있어서,
    상기 일렉트릿층은 Poly(α-methylstyrene), Polystyrene (PS), TeflonTM AF, Poly(2-vinlynaphthalene) (PVN)인 것을 특징으로 한 NAND 플래시 유기메모리
  9. 제 1항에 있어서,
    상기 일렉트릿 층은 단일층 또는 다층 구조로 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  10. 제 9항에 있어서,
    상기 일렉트릿층의 도포에 사용된 용매는 직교(Orthogonal) 용매인 것을 특징으로 한 NAND 플래시 유기메모리
  11. 제 10항에 있어서,
    상기 Orthogonal 용매는 n-butylacetate, 2-butanone, dimetyl sulfoxide, 2-ethoxyethanol, 2-methoxyethanol, acetonitrile, Butanol, 2-Propanol, Anisole, N-Methylpyrrolidone (NMP), Acetone 으로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  12. 제 1항에 있어서,
    상기 게이트 절연층은 P(VDF-TrFE), Poly(methyl methacrylate) (PMMA), Poly(4-vinylphenol) (PVP), Poly(4-vinylpyrrole) (PVPyr)로 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  13. 제 12항에 있어서,
    상기 게이트 절연층인 P(VDF-TrFE), PMMA, PVP, 및 PVPyr의 Orthogonal 용매로 Acetonitrile, NMP, Butanol, 2-propanol로 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  14. 기판을 준비하는 단계와;
    상기 기판위에 소스/드레인 전극을 형성시키는 단계와;
    상기 소스/드레인 전극위에 인쇄반도체층을 형성시키는 단계와;
    상기 인쇄반도체위에 일렉트릿층을 도포하는 단계와;
    상기 일렉트릿층 위에 게이트 절연층을 도포하는 단계와;
    상기 게이트 절연층위에 게이트 전극을 형성시키는 단계로 구성되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  15. 제 14항에 있어서,
    상기 상기 소스/드레인 전극은 금속, 탄소화합물, 전도성고분자로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  16. 제 14항에 있어서,
    상기 금속은 금(Au), 은(Ag), 구리(Cu), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 알루미늄(Al), 칼슘(Ca), 사마리움(Sm), 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W), 아연(Zn), 인듐(In), 지르코늄(Zr)으로부터 선택되며,
    상기 탄소화합물은 탄소나누튜브(CNT) 및 그래핀으로부터 선택되며,
    상기 전도성고분자는 PEDOT:PSS 및 Polyaniline (PANI)로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  17. 제 14항에 있어서,
    상기 인쇄반도체는 고분자 및 단분자 유기반도체, 금속산화물 반도체, 탄소화합물 반도체로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  18. 제 17항에 있어서,
    상기 유기반도체는 Pentacene, Tetracene, Rubrene, PCBM, TIPS-Pentacene, TES-ADT, P3HT, F8T2, F8BT, P(NDI2OD-T2), PC12TV12T, PTVPhI, DPP, PDI8-CN2, Naphthalenediimide P형 및 N형, 고분자 및 단분자 유기반도체로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  19. 제 17항에 있어서,
    상기 산화물반도체는 아연산화물(ZnOx), 인듐산화물(InOx), 인듐갈륨아연산화물(IGZO), 인듐주석산화물(ITO) 산화물반도체로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  20. 제 17항에 있어서,
    상기 탄소화합물 반도체는 반도체성 탄소나노튜브(CNT), 그래핀(Graphene) 나노리본으로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  21. 제 14항에 있어서,
    상기 일렉트릿층은 Poly(α-methylstyrene), Polystyrene (PS), TeflonTM AF, Poly(2-vinlynaphthalene) (PVN), Poly(4-vinylpyridine) (P4VPyr) 인 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  22. 제 14항에 있어서,
    상기 일렉트릿 층은 단일층 또는 다층 구조로 선택되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  23. 제 22항에 있어서,
    상기 일렉트릿층의 도포에 사용된 용매는 직교(Orthogonal) 용매인 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  24. 제 23항에 있어서,
    상기 Orthogonal 용매는 n-butylacetate, 2-butanone, dimetyl sulfoxide, 2-ethoxyethanol, 2-methoxyethanol, acetonitrile, Butanol, 2-Propanol, Anisole, N-Methylpyrrolidone (NMP), Acetone 으로부터 선택되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  25. 제 22항에 있어서,
    상기 게이트 절연층은 P(VDF-TrFE), Poly(methyl methacrylate) (PMMA), Poly(4-vinylphenol) (PVP), Poly(4-vinylpyridine) (PVPyr)로 선택되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  26. 제 25항에 있어서,
    상기 게이트 절연층인 P(VDF-TrFE), PMMA, PVP, 및 PVPyr의 Orthogonal 용매로 Acetonitrile, NMP, Butanol, 2-propanol로 선택되는 것을 특징으로 한 NAND 플래시 유기메모리
  27. 제 15항에 있어서,
    상기 소스/드레인 전극의 형성은 포토 리소그래피(Photolithography)를 포함해 Gravure, Inkjet, Screen, Flexography, Reverse-Offset, Nano-Imprint, Spray 프린팅 중 선택되는 방법에 의해 수행되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  28. 제 17항에 있어서,
    상기 인쇄반도체층의 형성은 스핀코팅, Spray, Inkjet, Flexography, Bar-Coating, Slot-die Coating, Screen, Dip-Coating, Gravure 중에서 선택되는 방법에 의해 수행되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  29. 제 17항에 있어서,
    상기 인쇄반도체층의 형성 후 반도체 결정성 및 안정성 등의 소자 성능을 향상시키기 위해 열처리나 광학적 노출(exposure)을 수행하는 단계가 추가되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  30. 제 21항에 있어서,
    상기 일렉트릿층은 Poly(α-methylstyrene), Polystyrene (PS), TeflonTM AF, Poly(2-vinlynaphthalene) (PVN), Poly(4-vinylpyridine)(P4VPyr) 에서 선택되는 고분자 잉크를 사용하여 잉크젯 프린팅이나 금속 쉐도우 마스크를 이용한 Spray 프린팅, Gravure, Screen, Flexography 에서 선택되는 방법에 의해 수행되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  31. 제 25항에 있어서,
    상기 게이트 절연층은 P(VDF-TrFE), Poly(methyl methacrylate) (PMMA), Poly(4-vinylphenol) (PVP), Poly(4-vinylpyridine) (PVPyr)에서 선택되는 잉크를 사용하여 잉크젯 프린팅이나 금속 쉐도우 마스크를 이용한 Spray 프린팅, Gravure, Screen, Flexography에서 선택되는 방법을 통해 수행되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  32. 제 25항에 있어서,
    상기 게이트 절연층은 저전압 트랜지스터 구동 및 빠른 메모리 스위칭 소자 구현을 위해 저유전율/고유전율 이중게이트 절연층 구조로 도포하는 단계가 추가된 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  33. 제 32항에 있어서,
    상기 고 유전율 게이트 절연층에 사용되는 소재는 P(VDF-TrFE)와 같은 고 유전상수 고분자 절연체 또는 졸-젤 방법으로 형성 가능한 ZrOx나 Al2O3와 같은 금속산화물 절연체인 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  34. 제 32항 또는 제 33항 중 어느 하나의 항에 있어서,
    상기 고 유전율 게이트 절연층은 스핀코팅, Dipping, Spray, Flexography, Gravure, Screen 프린팅 중 선택되는 방법에 의하여 수행되는 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  35. 제 32항에 있어서,
    상기 고 유전율 게이트 절연층에 사용되는 용매는 Orthogonal 용매인 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
  36. 제 35항에 있어서,
    상기 Orthogonal 용매는 Acetonitrile 또는 NMP 인 것을 특징으로 한 NAND 플래시 유기메모리를 제조하는 방법
KR1020110118627A 2011-11-15 2011-11-15 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법 KR20130053097A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110118627A KR20130053097A (ko) 2011-11-15 2011-11-15 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110118627A KR20130053097A (ko) 2011-11-15 2011-11-15 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20130053097A true KR20130053097A (ko) 2013-05-23

Family

ID=48662407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110118627A KR20130053097A (ko) 2011-11-15 2011-11-15 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR20130053097A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444744B1 (ko) * 2013-05-27 2014-09-26 (주) 파루 인쇄공정을 이용한 플렉시블 cmos 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 rfid 태그
KR20160048444A (ko) * 2014-10-24 2016-05-04 광주과학기술원 고분자 절연체와 나노 플로팅 게이트를 이용한 비휘발성 유기 메모리 장치 및 그 제조방법
WO2016137165A1 (ko) * 2015-02-25 2016-09-01 동국대학교 산학협력단 고체전해질이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터
KR20180128980A (ko) * 2016-06-06 2018-12-04 도레이 카부시키가이샤 메모리 어레이, 메모리 어레이의 제조 방법, 메모리 어레이 시트, 메모리 어레이 시트의 제조 방법 및 무선 통신 장치
KR20190068870A (ko) * 2017-12-11 2019-06-19 한국생산기술연구원 레이저를 이용하여 전류밀도를 조절한 유기 메모리
KR20190087240A (ko) * 2018-01-16 2019-07-24 국민대학교산학협력단 하이브리드형 적층회로 및 그 제조방법
US10680066B2 (en) 2014-07-18 2020-06-09 Samsung Electronics Co., Ltd. Graphene device, methods of manufacturing and operating the same, and electronic apparatus including the graphene device
KR20210100331A (ko) * 2020-02-06 2021-08-17 성균관대학교산학협력단 롤투롤 인쇄 기반 인쇄 렉테나 제조 방법 및 인쇄 렉테나와 이를 이용한 전자 장치

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101444744B1 (ko) * 2013-05-27 2014-09-26 (주) 파루 인쇄공정을 이용한 플렉시블 cmos 형태의 저전압용 구동 집적 회로 제조 방법 및 이를 이용한 rfid 태그
US10680066B2 (en) 2014-07-18 2020-06-09 Samsung Electronics Co., Ltd. Graphene device, methods of manufacturing and operating the same, and electronic apparatus including the graphene device
US11177352B2 (en) 2014-07-18 2021-11-16 Samsung Electronics Co., Ltd. Graphene device, methods of manufacturing and operating the same, and electronic apparatus including the graphene device
KR20160048444A (ko) * 2014-10-24 2016-05-04 광주과학기술원 고분자 절연체와 나노 플로팅 게이트를 이용한 비휘발성 유기 메모리 장치 및 그 제조방법
WO2016137165A1 (ko) * 2015-02-25 2016-09-01 동국대학교 산학협력단 고체전해질이 포함된 게이트 절연막 및 이를 포함한 박막트랜지스터
KR20180128980A (ko) * 2016-06-06 2018-12-04 도레이 카부시키가이샤 메모리 어레이, 메모리 어레이의 제조 방법, 메모리 어레이 시트, 메모리 어레이 시트의 제조 방법 및 무선 통신 장치
US11171179B2 (en) 2016-06-06 2021-11-09 Toray Industries, Inc. Memory array, method for manufacturing memory array, memory array sheet, method for manufacturing memory array sheet, and wireless communication apparatus
KR20190068870A (ko) * 2017-12-11 2019-06-19 한국생산기술연구원 레이저를 이용하여 전류밀도를 조절한 유기 메모리
KR20190087240A (ko) * 2018-01-16 2019-07-24 국민대학교산학협력단 하이브리드형 적층회로 및 그 제조방법
KR20210100331A (ko) * 2020-02-06 2021-08-17 성균관대학교산학협력단 롤투롤 인쇄 기반 인쇄 렉테나 제조 방법 및 인쇄 렉테나와 이를 이용한 전자 장치
WO2021158093A3 (ko) * 2020-02-06 2021-10-07 성균관대학교산학협력단 롤투롤 인쇄 기반 인쇄 렉테나 제조 방법 및 인쇄 렉테나와 이를 이용한 전자 장치

Similar Documents

Publication Publication Date Title
Zhou et al. Recent advances of flexible data storage devices based on organic nanoscaled materials
Park et al. Sol-gel metal oxide dielectrics for all-solution-processed electronics
KR20130053097A (ko) 인쇄기술을 이용한 낸드 플래시 유기메모리 및 이의 제조방법
Baeg et al. Controlled charge transport by polymer blend dielectrics in top-gate organic field-effect transistors for low-voltage-operating complementary circuits
Kim et al. Electrical memory devices based on inorganic/organic nanocomposites
Wang et al. Highly reliable top-gated thin-film transistor memory with semiconducting, tunneling, charge-trapping, and blocking layers all of flexible polymers
US8952361B2 (en) Semiconductor devices including an electrically percolating source layer and methods of fabricating the same
Yi et al. The effect of porous structure of PMMA tunneling dielectric layer on the performance of nonvolatile floating-gate organic field-effect transistor memory devices
US8134145B2 (en) Organic electronic device
Hou et al. 2D atomic crystals: a promising solution for next‐generation data storage
Duan et al. Low-power-consumption organic field-effect transistors
JP2007258282A (ja) 半導体装置、半導体装置の製造方法および記憶装置
KR100680001B1 (ko) 고분자 전하 저장층을 이용한 유기 전계효과 트랜지스터기반 비휘발성 유기물 트랜지스터 메모리 및 그 제조방법
Zhang et al. Ambipolar quantum-dot-based low-voltage nonvolatile memory with double floating gates
Wang et al. Emerging nonvolatile memories to go beyond scaling limits of conventional CMOS nanodevices
Kraft et al. Printed and organic diodes: devices, circuits and applications
KR20160112030A (ko) 듀얼게이트 박막트랜지스터
Liu et al. Advancements in organic nonvolatile memory devices
KR102248144B1 (ko) 고분자 절연체와 나노 플로팅 게이트를 이용한 비휘발성 유기 메모리 장치 및 그 제조방법
Wang et al. Enhancement of memory properties of pentacene field-effect transistor by the reconstruction of an inner vertical electric field with an n-type semiconductor interlayer
Kumar et al. Characteristics and applications of polymeric thin film transistor: Prospects and challenges
KR101190570B1 (ko) 플렉서블 유기 메모리 소자 및 그 제조방법
CN109494228B (zh) 一种具有多位存储功能的非易失性存储器及其制备方法
JP2009295678A (ja) 半導体装置の製造方法、強誘電体素子の製造方法および電子機器の製造方法
Wang et al. Nonvolatile memory devices based on organic field-effect transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application