KR20130052794A - 반도체 패키지 검사 방법 - Google Patents

반도체 패키지 검사 방법 Download PDF

Info

Publication number
KR20130052794A
KR20130052794A KR1020110118031A KR20110118031A KR20130052794A KR 20130052794 A KR20130052794 A KR 20130052794A KR 1020110118031 A KR1020110118031 A KR 1020110118031A KR 20110118031 A KR20110118031 A KR 20110118031A KR 20130052794 A KR20130052794 A KR 20130052794A
Authority
KR
South Korea
Prior art keywords
image
semiconductor package
marking
region
ball land
Prior art date
Application number
KR1020110118031A
Other languages
English (en)
Inventor
이선열
채광석
한동일
윤태준
이성주
이주열
Original Assignee
(주)에이치아이티에스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)에이치아이티에스 filed Critical (주)에이치아이티에스
Priority to KR1020110118031A priority Critical patent/KR20130052794A/ko
Publication of KR20130052794A publication Critical patent/KR20130052794A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G01B11/25—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures by projecting a pattern, e.g. one or more lines, moiré fringes on the object
    • G01B11/2518—Projection by scanning of the object
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 패키지 검사 방법은 몰딩 공정에 의해 반도체 패키지 전면에 형성된 몰드 영역의 이미지를 수득하는 단계와, 몰드 영역의 이미지를 수득할 때 마킹 공정에 의해 반도체 패키지 전면에 형성된 마킹 영역의 이미지도 함께 수득하는 단계와, 몰드 영역의 이미지 및 마킹 영역의 이미지를 수득할 때 볼 랜드 공정에 의해 반도체 패키지 후면에 형성된 볼 랜드 영역의 이미지도 함께 수득하는 단계와, 상기 몰드 영역의 이미지, 상기 마킹 영역의 이미지 및 상기 볼 랜드 영역의 이미지 각각을 제공받아 단일 화면에서 모니터링이 가능한 데이터로 가공 처리하는 단계, 및 상기 단일 화면에서 모니터링이 이루어지는 데이터를 분석하여 상기 반도체 패키지의 몰딩, 마킹 및 볼 랜드에 대한 이상 유무를 확인하는 단계를 구비한다.

Description

반도체 패키지 검사 방법{Method for inspecting a semiconductor package}
본 발명은 반도체 패키지 검사 방법에 관한 것으로써, 보다 상세하게는 몰딩, 마킹 및 볼 랜드에 대한 이상 유무를 확인 및 처리하기 위한 반도체 패키지 검사 방법에 관한 것이다.
일반적으로, 반도체 패키지의 제조에서는 반도체 칩을 외부 환경으로부터 보호하도록 이엠씨(EMC : epoxy molding compound) 등과 같은 수지로 밀봉하는 몰딩 공정, 반도체 패키지의 전면에 제품명, 제조 시기 등과 같은 제품 관리에 필요한 사항들을 인쇄하는 마킹 공정, 반도체 패키지와 외부 기기 사이를 전기적으로 연결하기 위한 볼 랜드(ball land) 공정 등을 수행한다. 그리고 언급한 반도체 패키지를 제조한 후 반도체 패키지의 검사를 수행한다. 이때, 반도체 패키지의 검사는 전기적 기능에 대해서 뿐만 아니라 몰딩, 마킹, 볼 랜드 등의 상태에 대해서도 이루어진다.
언급한 반도체 패키지의 몰딩, 마킹, 볼 랜드 등의 상태에 대한 검사는 주로 에리어(area) 스캔 카메라를 사용한다. 이때, 에리어 스캔 카메라의 경우 한 번의 샷(shot)으로 이미지를 수득해야 하기 때문에 주로 반도체 패키지와 수직하는 중심 영역 위치에 배치된다. 그리고 몰딩, 마킹, 볼 랜드 등의 상태에 대한 검사는 개별적으로 이루어진다.
여기서, 몰딩, 마킹 및 볼 랜드의 상태에 대한 검사를 개별적으로 수행하는 것은 언급한 바와 같이 에리어 스캔 카메라를 반도체 패키지와 수직하는 중심 영역 위치에 배치하기 때문인 것으로써, 몰딩 이미지를 수득하기 위한 에리어 스캔 카메라, 마킹 상태를 수득하기 위한 에리어 스캔 카메라 및 볼 랜드 상태를 수득하기 위한 에리어 스캔 카메라를 서로 중복되게 배치할 수 없기 때문이다. 이에, 종래의 몰딩, 마킹 및 볼 랜드의 상태에 대한 검사에서는 몰딩, 마킹 및 볼 랜드 각각에 대한 상태를 개별적으로 검사할 수 있도록 몰딩 상태의 검사를 위한 부재, 마킹 상태의 검사를 위한 부재 및 볼 랜드 상태의 검사를 위한 부재 각각을 별도로 마련해야 한다.
따라서 종래의 반도체 패키지의 몰딩, 마킹 및 볼 랜드의 상태에 대한 검사는 언급한 바와 같이 별도 부재의 마련으로 인하여 반도체 패키지의 제조에 따른 비용 상승의 원인을 초래하는 문제점이 있다. 아울러, 몰딩, 마킹 및 볼 랜드의 상태에 대한 검사가 개별적으로 이루어지기 때문에 언급한 검사에 장시간이 소요됨으로써 반도체 패키지의 제조에 따른 생산성이 저하되는 문제점까지도 발생한다.
본 발명의 목적은 몰딩, 마킹 및 볼 랜드의 상태에 대한 검사를 통합적으로 수행하기 위한 반도체 패키지 검사 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 반도체 패키지 검사 방법은, 반도체 패키지의 제조 공정에 따라 몰딩 공정, 마킹 공정 및 볼 랜드(ball land) 공정 각각을 수행한 후, 상기 몰딩 공정에 의해 반도체 패키지 전면(top surface)에 형성된 몰드 영역의 이미지를 수득하는 단계와, 상기 몰드 영역의 이미지를 수득할 때 상기 마킹 공정에 의해 반도체 패키지 전면에 형성된 마킹 영역의 이미지도 함께 수득하는 단계와, 상기 몰드 영역의 이미지 및 상기 마킹 영역의 이미지를 수득할 때 상기 볼 랜드 공정에 의해 반도체 패키지 후면(bottom surface)에 형성된 볼 랜드 영역의 이미지도 함께 수득하는 단계와, 상기 몰드 영역의 이미지, 상기 마킹 영역의 이미지 및 상기 볼 랜드 영역의 이미지 각각을 제공받아 단일 화면에서 모니터링이 가능한 데이터로 가공 처리하는 단계, 및 상기 단일 화면에서 모니터링이 이루어지는 데이터를 분석하여 상기 반도체 패키지의 몰딩, 마킹 및 볼 랜드에 대한 이상 유무를 확인하는 단계를 구비한다.
언급한 일 실시예에 따른 반도체 패키지 검사 방법에서, 상기 몰드 영역의 이미지, 상기 마킹 영역의 이미지 및 상기 볼 랜드 영역의 이미지 각각은 라인 스캔 카메라를 사용하여 수득할 수 있다.
언급한 일 실시예에 따른 반도체 패키지 검사 방법에서, 상기 몰드 영역의 이미지, 상기 마킹 영역의 이미지 및 상기 볼 랜드 영역의 이미지는 동일 장소에서 함께 수득할 수 있다.
언급한 일 실시예에 따른 반도체 패키지 검사 방법에서, 상기 몰드 영역의 이미지 및 상기 마킹 영역의 이미지는 상기 동일 장소로 투입되는 상기 반도체 패키지를 기준으로 상기 반도체 패키지의 전면을 바라볼 수 있는 위치에 배치되는 제1 카메라 및 제2 카메라 각각을 사용하여 수득하고, 상기 볼 랜드 영역의 이미지는 상기 반도체 패키지의 후면을 바라볼 수 있는 위치에 배치되는 제3 카메라를 사용하여 수득할 수 있다.
언급한 일 실시예에 따른 반도체 패키지 검사 방법에서, 상기 몰드 영역의 이미지, 상기 마킹 영역의 이미지 및 상기 볼 랜드 영역의 이미지는 상기 동일 장소로 투입되는 상기 반도체 패키지를 기준으로 상기 반도체 패키지의 전면 또는 후면을 바라볼 수 있는 위치에 배치되는 제1 카메라, 제2 카메라 및 제3 카메라 각각을 사용하여 수득하고, 상기 반도체 패키지는 상기 동일 장소에서 상기 몰드 영역의 이미지 및 상기 마킹 영역의 이미지를 수득한 후 리버스(reverse)되거나 또는 상기 볼 랜드 영역의 이미지를 수득한 후 리버스될 수 있다.
언급한 일 실시예에 따른 반도체 패키지 검사 방법에서, 상기 반도체 패키지의 몰딩, 마킹 및 볼 랜드에 대한 이상이 확인된 반도체 패키지의 위치를 맴핑(mapping)하는 단계, 및 상기 맴핑된 반도체 패키지를 불량으로 처리하는 단계를 더 구비할 수 있다.
언급한 본 발명의 반도체 패키지 검사 방법의 경우에는 반도체 패키지의 수직 위치 뿐만 아니라 측면 위치에서도 이미지의 수득이 가능한 라인 스캔 카메라를 사용함에 의해 몰딩 이미지, 마킹 이미지 및 볼 랜드 이미지를 함께 수득할 수 있다. 아울러, 몰드 영역 이미지, 마킹 영역 이미지 및 볼 랜드 영역 이미지를 단일 화면에서 모니터링이 가능한 데이터를 가공 처리할 수 있다.
따라서 본 발명에 따른 반도체 패키지 검사 방법은 몰드 영역 이미지에 대한 데이터, 마킹 영역 이미지에 대한 데이터 및 볼 랜드 영역 이미지에 대한 데이터를 단일 화면에서 모니터링이 가능하기 때문에 보다 간소화된 부재를 사용할 수 있고, 더불어 부재의 간소화를 통하여 공간까지도 축소할 수 있는 이점이 있다. 이에, 반도체 패키지의 제조에 따른 비용을 종래 대비 충분하게 줄일 수 있는 효과를 기대할 수 있다.
또한, 몰딩, 마킹 및 볼 랜드의 상태에 대한 검사가 통합적으로 이루어지기 때문에 반도체 패키지 검사에 소요되는 시간을 충분히 단축시킬 수 있고, 그 결과 반도체 패키지의 제조에 따른 생산성을 향상시킬 수 있는 효과까지도 기대할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 검사 방법을 설명하기 위한 개략적인 공정도이다.
도 2 및 도 3은 도 1의 반도체 패키지의 검사 방법에 사용되는 부재 각각에 대하여 설명하기 위한 도면들이다.
도 4a 내지 도 4c는 도 1의 반도체 패키지의 검사 방법에서 마킹에 대한 이상 유무를 확인하는 방법을 설명하기 위한 도면들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 일 실시예에 대하여 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조 부호를 유사한 구성 요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 발명의 명확성을 기하기 위해 실제보다 확대하거나, 개략적인 구성을 설명하기 위하여 실제보다 축소하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
한편, 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시예
도 1은 본 발명의 일 실시예에 따른 반도체 패키지의 검사 방법을 설명하기 위한 개략적인 공정도이고, 도 2 및 도 3은 도 1의 반도체 패키지의 검사 방법에 사용되는 부재 각각에 대하여 설명하기 위한 도면들이다.
먼저, 도 1을 참조하면, 반도체 칩을 외부 환경으로부터 보호하도록 이엠씨(EMC) 등과 같은 수지로 밀봉하는 몰딩 공정, 반도체 패키지의 전면에 제품명, 제조 시기 등과 같은 제품 관리에 필요한 사항들을 인쇄하는 마킹 공정 및 반도체 패키지와 외부 기기 사이를 전기적으로 연결하기 위한 볼 랜드 공정을 수행한 후, 반도체 패키지의 몰딩, 마킹 및 볼 랜드가 올바르게 형성되었는 가를 검사한다. 이때, 언급한 몰딩, 마킹 및 볼 랜드에 대한 검사는 후술하는 바와 같이 주로 이미지로부터 가공 처리하는 데이터의 분석을 통하여 달성된다.
구체적으로, 언급한 몰딩, 마킹 및 볼 랜드에 대한 검사에서는 몰딩 공정에 의해 반도체 패키지 전면(top surface)에 형성된 몰드 영역의 이미지를 수득하고(S21), 마킹 공정에 의해 반도체 패키지 전면에 형성된 마킹 영역의 이미지를 수득하고(S23), 볼 랜드 공정에 의해 반도체 패키지 후면(bottom surface)에 형성된 볼 랜드 이미지를 수득한다(S25).(S2) 특히, 본 발명에서는 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 함께 수득한다. 또한, 본 발명에서는 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 동일 장소에서 함께 수득한다. 여기서, 언급한 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 동일 장소에서 함께 수득할 경우 그 순서에는 상관없다.
본 발명에서는 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 서로 다른 별도 장소에서 개별적으로 수득하는 것이 아니라 동일 장소에서 함께 수득하는 것이다. 그리고 본 발명에서는 라인 스캔 카메라를 사용하여 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지 각각을 수득한다. 여기서, 라인 스캔 카메라의 경우에는 에리어 스캔 카메라와는 달리 측면 위치에서도 이미지의 수득이 가능하다. 아울러, 종래의 검사에서와 같이 에리어 스캔 카메라를 사용할 경우에는 적어도 2개, 주로 9개의 다이(die)를 포함하는 반도체 패키지를 이미지 수득을 위한 촬영 대상으로 하지만, 본 발명의 검사에서와 같이 언급한 라인 스캔 카메라를 사용할 경우에는 1개의 다이를 포함하는 반도체 패키지를 이미지 수득을 위한 촬영 대상으로 하기에 보다 높은 해상도를 갖는 이미지의 수득이 가능하다.
본 발명의 반도체 패키지의 검사에서는 도 2 및 도 3에서와 같이 몰드 영역의 이미지를 수득할 수 있는 제1 카메라(21), 마킹 영역의 이미지를 수득할 수 있는 제2 카메라(23) 및 볼 랜드 영역의 이미지를 수득할 수 있는 제3 카메라(25)를 구비하는 부재를 사용한다. 여기서, 언급한 제1 카메라(21), 제2 카메라(23) 및 제3 카메라(25) 각각은 라인 스캔 카메라로 구비될 수 있고, 또한 제1 카메라(21), 제2 카메라(23) 및 제3 카메라(25) 각각은 조명계를 포함할 수 있다.
이에, 본 발명에서의 반도체 패키지 검사는 제1 카메라(21) 및 제2 카메라(23) 각각을 함께 사용하여 반도체 패키지(11)의 전면을 촬영함으로써 몰드 영역의 이미지 및 마킹 영역의 이미지를 수득할 수 있고, 또한 제1 카메라(21) 및 제2 카메라(23)와 함께 제3 카메라(25)도 함께 사용하여 반도체 패키지(11)의 후면을 촬영함으로써 볼 랜드 영역의 이미지를 수득할 수 있다.
즉, 도 2에서와 같이 도면 부호 11a의 방향으로부터 11b의 방향으로 투입되는 반도체 패키지(11)를 기준으로 반도체 패키지(11)의 전면을 바라볼 수 있는 위치에 배치되는 제1 카메라(21) 및 제2 카메라(23) 각각을 사용하여 몰드 영역의 이미지 및 마킹 영역의 이미지 각각을 수득하고, 반도체 패키지(11)의 후면을 바라볼 수 있는 위치에 배치되는 제3 카메라(25)를 사용하여 볼 랜드 영역의 이미지를 수득할 수 있는 것이다.
이에, 언급한 도 2의 경우 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 동일 장소에서 함께 수득할 수 있다.
또한, 도 3에서와 같이 도면 부호 11a의 방향으로부터 11b의 방향으로 투입되는 반도체 패키지(11)를 기준으로 반도체 패키지(11)의 전면을 바라볼 수 있는 위치에 배치되는 제1 카메라(21), 제2 카메라(23) 및 제3 카메라(25) 각각을 사용하여 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지 각각을 수득한다. 특히, 도 3의 경우 몰드 영역의 이미지 및 마킹 영역의 이미지를 수득한 후 도면 부호 11c와 같이 반도체 패키지(11)의 후면이 제3 카메라(25)를 바라볼 수 있도록 반도체 패키지(11)를 리버스(reverse)시킴으로써 제3 카메라(25)를 사용하여 볼 랜드 영역의 이미지를 수득할 수 있다. 여기서, 제1 카메라(21), 제2 카메라(23) 및 제3 카메라(25) 각각을 반도체 패키지(11)의 전면을 바라볼 수 있는 위치에 배치되는 것에 대하여 설명하고 있지만, 이와 달리 제1 카메라(21), 제2 카메라(23) 및 제3 카메라(25) 각각을 반도체 패키지(11)의 후면을 바라볼 수 있는 위치에 배치할 수도 있다. 또한, 몰드 영역의 이미지 및 마킹 영역의 이미지를 수득한 후 반도체 패키지(11)를 리버스시켜 볼 랜드 영역의 이미지를 수득하는 것에 대하여 설명하고 있지만, 이와 달리 볼 랜드 영역의 이미지를 수득한 후 반도체 패키지(11)를 리버스시켜 몰드 영역의 이미지 및 마킹 영역의 이미지를 수득할 수도 있다.
이에, 도 2와 마찬가지로 언급한 도 3의 경우에도 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 동일 장소에서 함께 수득할 수 있다.
이와 같이, 본 발명에 따른 반도체 패키지의 검사에서는 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 동일 장소에서 함께 수득할 수 있기 때문에 종래의 반도체 패키지의 검사와 같이 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지 각각을 개별적으로 수득하는 것에 비해 공간적인 측면에서 보다 유리할 수 있다. 이는, 본 발명의 경우에는 몰드 영역의 이미지를 수득하기 위한 제1 카메라(21), 마킹 영역의 이미지를 수득하기 위한 제2 카메라(23) 및 볼 랜드 영역의 이미지를 수득하기 위한 제3 카메라(25)를 동일 장소에 배치하여 장치적 배치를 직접화시킴으로써 종래에 비해 반도체 패키지의 검사를 위한 부재가 차지하는 공간을 보다 축소시킬 수 있기 때문이다.
언급한 바와 같이, 본 발명에 따른 반도체 패키지의 검사에서는 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 동일 장소에서 함께 수득한(S2) 후, 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지 각각을 데이터 처리한다. 이때, 데이터 처리는 단일 화면에서 모니터링이 가능하게 이루어진다. 즉, 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지 각각을 제공받아 단일 화면에서 모니터링이 가능한 데이터로 가공 처리하는 것이다.(S4) 여기서, 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 단일 화면에서 모니터링이 가능한 데이터로의 가공 처리는 언급한 데이터 가공 처리가 가능한 프로그램이 내장된 IC 칩 등에 의해 달성된다.
그리고 언급한 바와 같이 단일 화면에서 모니터링이 이루어지는 데이터를 분석하여 반도체 패키지의 몰딩, 마킹 및 볼 랜드의 이상 유무를 확인한다.(S6) 즉, 몰딩 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지 각각에 대한 데이터를 단일 화면에서 모니터링하여 분석하는 것이다. 여기서, 몰드에 대한 분석에서는 몰드가 형성된 몰드 표면에 칩 아웃(chip out), 인컴플리트 몰드(incomplete mold), 보이드 홀(void hole), 버블(bubble), 다공성(porosity), 크랙(crack), 스크레치(scratch), 스틱킹(sticking) 등이 발생하였는 가를 확인하고, 마킹에 대한 분석에서는 마킹이 올바른가, 이중 마킹은 되지 않았는가 등에 대해서 확인하고, 그리고 볼 랜드에 대한 분석에서는 파티클의 흡착 유무, 기판의 노출, 스크레치 등에 대해서 확인한다.
언급한 바와 같이, 본 발명에 따른 반도체 패키지의 검사에서는 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 단일 화면에서 모니터링이 가능한 데이터로 가공 처리 및 분석을 수행할 수 있기 때문에 종래와 같이 개별적인 화면을 이용하는 것에 비해 보다 효율적으로 데이터를 모니터링 및 분석하는 것이 가능하고, 이와 더불어 개별 모티터가 아닌 단일 모니터의 배치가 가능하기 때문에 장치적 배치를 직접화시킴으로써 종래에 비해 반도체 패키지의 검사를 위한 부재가 차지하는 공간을 보다 축소시킬 수 있다.
따라서 본 발명에 따른 반도체 패키지 검사 방법의 경우에는 데이터에 대한 모니터링 및 분석을 효율적으로 수행할 수 있기 때문에 검사 신뢰도의 향상을 기대할 수 있고, 아울러 장치적 집적도의 향상을 통하여 반도체 패키지의 검사를 위한 부재가 차지하는 공간을 보다 축소시킬 수 있기 때문에 생산 원가의 절감 등을 기대할 수 있다.
계속해서, 언급한 바와 같이 반도체 패키지의 몰딩, 마킹 및 볼 랜드 각각에 대한 이상 유무를 확인한 후, 이상이 없을 경우에는 후속 공정을 수행한다. 그러나 이상이 확인될 경우에는 이상이 확인된 반도체 패키지의 위치를 맵핑한다.(S8) 이때, 이상이 확인된 반도체 패키지의 맵핑은 해당 반도체 패키지 자체에 표시할 수도 있지만, 주로 모니터링이 이루어지는 화면에 표시한다. 그리고 맵핑의 경우에도 몰드 이상, 마킹 이상 및 볼 랜드 이상 각각에 대하여 서로 다른 표식으로 표시할 수 있다.
그리고 후속되는 공정에서 언급한 맵핑이 이루어진 반도체 패키지를 불량으로 처리한다.(S10) 여기서, 불량 처리는 맵핑이 이루어진 반도체 패키지를 선별적으로 분리한다. 즉, 리페어(repair)가 가능한 반도체 패키지와 리페어가 불가능한 반도체 패키지를 선별적으로 분리하는 것이다.
이와 같이, 본 발명에 따른 반도체 패키지의 검사에서는 몰드 영역의 이미지, 마킹 영역의 이미지 및 볼 랜드 영역의 이미지를 동일 장소에서 함께 수득하고, 아울러 단일 화면에서 모니터링이 가능한 데이터로 가공 처리할 수 있다.
이하, 언급한 마킹에 대한 이상 유무를 확인하는 방법 및 몰드에 대한 이상 유무를 확인하는 방법에 대하여 구체적으로 살펴보기로 한다.
도 4a 내지 도 4c는 도 1의 반도체 패키지의 검사 방법에서 마킹에 대한 이상 유무를 확인하는 방법을 설명하기 위한 도면들이다.
먼저, 도 4a를 참조하면, 제2 카메라를 사용하여 실제 마킹 영역의 이미지(41)를 수득한다. 이때, 실제 마킹 영역의 이미지(41)는 다소 기울어진 상태를 갖는다.
이어서, 도 4b를 참조하면, 기준 마킹 영역의 이미지(43)를 언급한 실제 마킹 영역의 이미지(41)와 비교한다. 여기서, 기준 마킹 영역의 이미지(43)는 실제 마킹 영역의 이미지(41)에 비해 다소 큰 크기를 갖는다. 이에, 기준 마킹 영역의 이미지(43)를 실제 마킹 영역의 이미지(41)와 동일한 크기를 갖도록 조정한다. 또한, 실제 마킹 영역의 이미지(41)가 다소 기울어진 상태를 갖기 때문에 기준 마킹 영역의 이미지(43)를 실제 마킹 영역의 이미지(41)와 같이 기울어진 상태를 갖도록 조정한다. 즉, 기준 마킹 영역의 이미지(43)를 크기 조정을 통하여 제1 변환 이미지(43a)로 조정하고, 그리고 기울어진 상태의 조정을 통하여 제2 변환 이미지(43b)로 조정함에 의해 실제 마킹 영역의 이미지(41)와 비교하기 위한 비교 이미지(45)를 만드는 것이다.
이와 같이, 기준 마킹 영역의 이미지(43)에 대한 크기 및 기울어진 상태를 조정함에 의해 기준 마킹 영역의 이미지(43)는 언급한 제2 카메라를 이용하여 수득한 실제 마킹 영역의 이미지(41)와 동일한 크기 및 기울어진 상태를 갖는 비교 이미지(45)로 형성된다.
그리고 도 4c를 참조하면, 크기 및 기울어진 상태가 변환된 비교 이미지(45)와 제2 카메라를 이용하여 수득한 실제 마킹 영역의 이미지(41)를 서로 비교한다. 여기서, 언급한 변환된 기준 마킹 영역의 이미지인 비교 이미지(45)와 실제 마킹 영역의 이미지(41)를 투영 후 차이를 비교하는 것으로써, 도 4c에서와 같이 서로 중심을 일치시켜 차분 이미지를 획득함에 의해 달성할 수 있다. 즉, 도 4c에 도시된 바와 같이 실제 마킹 영역의 이미지(41)에 결함 영역이 있을 경우 결함 영역을 갖는 차분 이미지(47)가 획득될 것이고, 이에 마킹에서의 이상이 있는 것으로 확인할 수 있다.
또한, 언급한 실제 마킹 영역의 이미지(41)와 기준 마킹 영역의 이미지(43)의 변환을 통해 얻은 비교 이미지(45)를 서로 비교하여 획득하는 차분 이미지(47)를 통한 마킹에 대한 이상 유무를 확인하는 방법 이외에도 측면 카메라(Oblique camera)를 제2 카메라로 이용하여 마킹 영역에서의 그레이 값(gray value)과 마킹이 이루어진 깊이의 상관관계를 추출하여 마킹에 대한 이상 유무를 확인하는 방법도 있다. 즉, 마킹이 깊게 이루어지는 영역이 마킹이 얕게 이루어지는 영역에 비해 그레이 값이 낮게 산출되는 것을 이용하는 것으로써, 측면 카메라와 조명의 구조적인 특징을 이용하여 마킹 영역에서의 그레이 값의 변화를 확인함에 의해 마킹에 대한 이상 유무를 확인하는 것이다.
그리고 몰드에 대한 이상 유무를 확인하는 방법의 경우에는 다중 분포 곡선을 이용하는 방법과, 최소 사이즈 및 최소 그레이 값의 결점 가정법을 이용하는 방법이 있다.
먼저, 다중 분포 곡선을 이용하여 몰드에 대한 이상 유무를 확인하는 방법에서는 기준 몰드영역의 이미지에 대한 밝기 분포 곡선을 추출하고, 실제 몰드 영역의 이미지에 대한 밝기 분포 곡선을 추출한다. 여기서, 언급한 기준 몰드 영역의 이미지에 대한 밝기 분포 곡선 및 실제 몰드 영역의 이미지에 대한 밝기 분포 곡선 각각은 이중 분포도에 해당한다. 그리고 언급한 기준 몰드 영역의 이미지에 대한 밝기 분포 곡선 및 실제 몰드 영역의 이미지에 대한 밝기 분포 곡선 각각에 대한 평균값과 허용 옵셋 그레이 값을 추출한 후, 이들을 서로 비교함에 의해 몰드에 대한 이상 유무를 확인한다.
또한, 최소 사이즈 및 최소 그레이 값의 결점 가정법을 이용하여 몰드에 대한 이상 유무를 확인하는 방법에서는 정상적인 몰드 표면, 즉 기준 몰드 표면의 거침 정도를 추출한다. 또한, 실제 몰드가 이루어지는 영역에서의 거침 정도를 추출한다. 이어서, 임의로 구획한 영역들에 대한 기준 몰드 거침 정도의 그레이 값 및 실제 몰드 거침 정도의 그레이 값 각각을 올림차순으로 정렬시킨다. 그리고 언급한 그레이 값 각각을 서로 비교하여 설정된 범위를 만족하는 가를 통하여 몰드에 대한 이상 유무를 확인한다. 여기서, 설정된 범위는 작업자가 임의로 설정하는 것으로써, 주로 약 1 내지 5% 이내일 수 있다.
이와 같이, 본 발명에서는 언급한 이미지를 이용한 다양한 방법들을 통하여 몰드 및 마킹에 대한 이상 유무를 확인할 수 있다.
따라서 언급한 반도체 패키지의 검사는 검사 공간을 축소할 수 있기 때문에 본 발명의 반도체 패키지 검사 방법을 반도체 소자의 제조에 적용할 경우 원가 절감의 효과를 기대할 수 있다. 아울러, 몰딩, 마킹 및 볼 랜드의 상태에 대한 검사가 통합적으로 이루어지기 때문에 반도체 패키지 검사에 소요되는 시간을 충분히 단축시킬 수 있고, 그 결과 반도체 패키지의 제조에 따른 생산성을 향상시킬 수 있는 효과까지도 기대할 수 있다.
이에, 본 발명의 반도체 패키지 검사 방법은 최근의 원가 절감과 생산성을 요구하는 반도체 소자의 제조에 보다 적극적으로 적용할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (6)

  1. 반도체 패키지의 제조 공정에 따라 몰딩 공정, 마킹 공정 및 볼 랜드(ball land) 공정 각각을 수행한 후, 상기 몰딩 공정에 의해 반도체 패키지 전면(top surface)에 형성된 몰드 영역의 이미지를 수득하는 단계;
    상기 몰드 영역의 이미지를 수득할 때 상기 마킹 공정에 의해 반도체 패키지 전면에 형성된 마킹 영역의 이미지도 함께 수득하는 단계;
    상기 몰드 영역의 이미지 및 상기 마킹 영역의 이미지를 수득할 때 상기 볼 랜드 공정에 의해 반도체 패키지 후면(bottom surface)에 형성된 볼 랜드 영역의 이미지도 함께 수득하는 단계;
    상기 몰드 영역의 이미지, 상기 마킹 영역의 이미지 및 상기 볼 랜드 영역의 이미지 각각을 제공받아 단일 화면에서 모니터링이 가능한 데이터로 가공 처리하는 단계; 및
    상기 단일 화면에서 모니터링이 이루어지는 데이터를 분석하여 상기 반도체 패키지의 몰딩, 마킹 및 볼 랜드에 대한 이상 유무를 확인하는 단계를 구비하는 반도체 패키지 검사 방법.
  2. 제1 항에 있어서, 상기 몰드 영역의 이미지, 상기 마킹 영역의 이미지 및 상기 볼 랜드 영역의 이미지 각각은 라인 스캔 카메라를 사용하여 수득하는 것을 특징으로 하는 반도체 패키지 검사 방법.
  3. 제1 항에 있어서, 상기 몰드 영역의 이미지, 상기 마킹 영역의 이미지 및 상기 볼 랜드 영역의 이미지는 동일 장소에서 함께 수득하는 것을 특징으로 하는 반도체 패키지 검사 방법.
  4. 제3 항에 있어서, 상기 몰드 영역의 이미지 및 상기 마킹 영역의 이미지는 상기 동일 장소로 투입되는 상기 반도체 패키지를 기준으로 상기 반도체 패키지의 전면을 바라볼 수 있는 위치에 배치되는 제1 카메라 및 제2 카메라 각각을 사용하여 수득하고, 상기 볼 랜드 영역의 이미지는 상기 반도체 패키지의 후면을 바라볼 수 있는 위치에 배치되는 제3 카메라를 사용하여 수득하는 것을 특징으로 하는 반도체 패키지 검사 방법.
  5. 제3 항에 있어서, 상기 몰드 영역의 이미지, 상기 마킹 영역의 이미지 및 상기 볼 랜드 영역의 이미지는 상기 동일 장소로 투입되는 상기 반도체 패키지를 기준으로 상기 반도체 패키지의 전면 또는 후면을 바라볼 수 있는 위치에 배치되는 제1 카메라, 제2 카메라 및 제3 카메라 각각을 사용하여 수득하고, 상기 반도체 패키지는 상기 동일 장소에서 상기 몰드 영역의 이미지 및 상기 마킹 영역의 이미지를 수득한 후 리버스(reverse)되거나 또는 상기 볼 랜드 영역의 이미지를 수득한 후 리버스되는 것을 특징으로 하는 반도체 패키지 검사 방법.
  6. 제1 항에 있어서, 상기 반도체 패키지의 몰딩, 마킹 및 볼 랜드에 대한 이상이 확인된 반도체 패키지의 위치를 맴핑(mapping)하는 단계; 및
    상기 맴핑된 반도체 패키지를 불량으로 처리하는 단계를 더 구비하는 것을 특징으로 하는 반도체 패키지 검사 방법.
KR1020110118031A 2011-11-14 2011-11-14 반도체 패키지 검사 방법 KR20130052794A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110118031A KR20130052794A (ko) 2011-11-14 2011-11-14 반도체 패키지 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110118031A KR20130052794A (ko) 2011-11-14 2011-11-14 반도체 패키지 검사 방법

Publications (1)

Publication Number Publication Date
KR20130052794A true KR20130052794A (ko) 2013-05-23

Family

ID=48662168

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110118031A KR20130052794A (ko) 2011-11-14 2011-11-14 반도체 패키지 검사 방법

Country Status (1)

Country Link
KR (1) KR20130052794A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373330B2 (en) 2016-02-12 2019-08-06 Samsung Electronics Co., Ltd. Method for predicting location of mark
KR20230000054A (ko) * 2021-06-24 2023-01-02 (주)에이치아이티에스 다이 포장 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10373330B2 (en) 2016-02-12 2019-08-06 Samsung Electronics Co., Ltd. Method for predicting location of mark
KR20230000054A (ko) * 2021-06-24 2023-01-02 (주)에이치아이티에스 다이 포장 방법

Similar Documents

Publication Publication Date Title
KR101665644B1 (ko) 차량용 와이어링 하네스 커넥터 단자 검사 시스템 및 방법
US7330251B2 (en) Method and apparatus for producing reference image in glass bottle inspecting apparatus
US20160209207A1 (en) Board inspection method and board inspection system using the same
US20190347505A1 (en) Descriptor guided fast marching method for analyzing images and systems using the same
KR20190022764A (ko) 검사 장치 및 검사 방법
JP5795046B2 (ja) ソルダージョイントの検査方法
TWI699318B (zh) 電子零件搬送裝置及電子零件檢查裝置
CN102735688A (zh) 一种缺陷检测方法
KR20130052794A (ko) 반도체 패키지 검사 방법
EP2063259A1 (en) Method for inspecting mounting status of electronic component
KR101745883B1 (ko) 인쇄회로기판의 광학 검사 장치 및 방법
JP2019029425A (ja) ダイボンディング装置、半導体装置の製造方法および半導体製造システム
US10553504B2 (en) Inspection of substrates
US9202270B2 (en) Pattern inspection apparatus and pattern inspection method
WO2015118997A1 (ja) 品質管理システム
KR101199619B1 (ko) 웨이퍼 맵 생성 방법
JP2008261692A (ja) 基板検査システム及び基板検査方法
CN112964723A (zh) 一种双面多目标等间距阵列视觉检测方法及检测***
JP6121123B2 (ja) 計測装置および計測方法
KR101495323B1 (ko) 벤트홀을 이용한 플립칩 얼라인먼트 검사 장치 및 방법
CN112964722B (zh) 一种超大视野分布计算视觉检测方法及检测***
JP6779229B2 (ja) 自動イメージに基づくプロセスモニタリングおよび制御
JP2007315982A (ja) 測定装置および検査装置
JP2007047933A (ja) 矩形部品の画像認識方法及び装置
TWI835241B (zh) 維護方法、及電子零件的製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination