KR20130027905A - 칩 인덕터 - Google Patents

칩 인덕터 Download PDF

Info

Publication number
KR20130027905A
KR20130027905A KR1020110091430A KR20110091430A KR20130027905A KR 20130027905 A KR20130027905 A KR 20130027905A KR 1020110091430 A KR1020110091430 A KR 1020110091430A KR 20110091430 A KR20110091430 A KR 20110091430A KR 20130027905 A KR20130027905 A KR 20130027905A
Authority
KR
South Korea
Prior art keywords
sheet
chip inductor
laminate
via hole
identification
Prior art date
Application number
KR1020110091430A
Other languages
English (en)
Inventor
임봉섭
박용선
최용운
박성진
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110091430A priority Critical patent/KR20130027905A/ko
Priority to US13/589,659 priority patent/US20130063238A1/en
Publication of KR20130027905A publication Critical patent/KR20130027905A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 인덕터 소자의 식별력을 향상시키기 위하여, 도체 패턴이 인쇄된 복수 개의 시트가 차례로 적층되어 하나의 적층체로 이루어진 적층형 칩 인덕터에 있어서, 비아 홀을 가지는 시트가 상기 적층체의 상층 및/또는 하층에 구비되어 있는 것을 특징으로 하는 적층형 칩 인덕터를 제시한다.

Description

칩 인덕터{CHIP INDUCTOR}
본 발명은 적층형 칩 인덕터에 관한 것으로, 보다 상세하게는 적층형 칩 인덕터를 용이하게 식별할 수 있는 구조를 갖춘 적층형 칩 인덕터에 에 관한 것이다.
인덕터는 저항(resistor), 컨덴서(condenser)와 더불어 전자 회로를 이루는 부품중의 하나로, 페라이트 코어(core)에 코일(coil)을 감거나 인쇄를 하고 양단에 전극을 형성한 것으로, 노이즈(noise) 제거나 LC 공진 회로를 이루는 부품으로 사용된다.
인덕터는 구조에 따라서 적층형, 권선형, 박막형 등 여러 가지로 분류할 수 있으며, 최근 소형화 요구에 응하기 위해서 적층형 인덕터가 흔히 사용되고 있다.
도 1은 종래의 적층형 칩 인덕터의 구조를 분해한 사시도이다.
도 1을 참조하면, 종래의 적층형 칩 인덕터(10)는 코일 형상의 도체 패턴(11)이 인쇄된 복수 개의 제 1 시트들로 이루어진 적층체(12) 구조로 되어 있다.
상기 도체 패턴의 끝에는 비아 홀(미도시)이 형성되어 있고, 상기 비아 홀에 도전성 페이스트(paste)가 충진되어 각층의 도체 패턴이 전기적으로 연결됨으로써 결국 하나의 코일을 형성하게 된다.
그리고, 상기 적층체(12)의 상면에 도체 패턴이 인쇄되지 아니한 제 2 시트(13)가 구비되고, 상기 제 2 시트(13)의 상단에는 표시부(14)가 마킹되어 있다.
적층형 칩 인덕터는 내부 회로 적층 방향에 따라 기판 실장시 주변 부품에 영향을 미치게 되는데, 상기 표시부(14)에 의해서 인덕터의 방향성이 구분되어 실장시 일정한 방향으로 실장될 수 있다. 그리고 이러한 표시부(14)는 CCD카메라 등의 시각 장치에 의하여 표시부를 확인하고 종류별로 선별하거나 특성을 평가하게 된다.
이러한 적층형 칩 인덕터를 제조하는 공정을 간단하게 살펴보면 다음과 같다.
우선, 넓은 세라믹 시트 상에 도체 패턴 및 비아 홀을 형성시키고 이러한 복수의 시트를 반복적으로 적층하고, 도체 패턴이 인쇄되지 아니한 식별용 시트를 다시 적층한 다음 가압,소성 공정 한다. 그리고, 별도의 외관표시를 위한 표시부를 상기 도체 패턴이 인쇄되지 아니한 시트 상에 마킹 공정을 통하여 인쇄한다. 이 후, 상기 적층체를 적절한 크기로 절단하는 절단 공정과 날카로운 모서리를 연마하기 위한 연마 공정을 거쳐 필요한 적층형 칩 인덕터를 제작하게 된다.
이와 같이, 종래의 적층형 칩 인덕터는 표시부를 마킹하기 위한 마킹 공정이 필요하며, 이 마킹 공정에서는 표식을 위한 스크린을 별도로 제작해야 하므로 제작비용이 증대되는 문제점이 있다.
또한, 초소형 사이즈의 적층형 칩 인덕터에 적용되는 경우, 마킹의 인식이 크게 저하되는 문제점이 있다.
또한, 상기 연마 및 절단 공정 과정에서 마킹된 표시부가 손상되어 식별이 곤란하게 되는 문제점이 있다.
그리고 인덕터 소재와 표시부의 수축률 차이로 인하여 소재에 스트레스(stress)를 주어 적층체가 휘어지는 현상의 원인이 되는 문제점이 있다.
이와 같은 문제를 해결하기 위하여 본 발명은, 비아 홀이 형성된 시트가 구비되는 적층형 칩 인덕터의 제공을 목적으로 한다.
이를 위해 본 발명은 도체 패턴이 인쇄된 복수 개의 제 1 시트들이 차례로 적층되어 하나의 적층체로 이루어진 칩 인덕터에 있어서, 식별용 비아 홀을 가지는 제 2 시트가 상기 적층체의 상면 또는 하면에 구비하는 칩 인덕터를 제공한다.
또한, 상기 제 2 시트의 색상은 상기 적층체와 달리하는 칩 인덕터를 제공한다.
또한, 상기 제 2 시트는 상기 적층체와 다른 재질로 이루어진 칩 인덕터를제공한다.
또한, 상기 식별용 비아 홀은 원 형상 또는 사각 형상으로 된 칩 인덕터를 제공한다.
또한, 상기 식별용 비아 홀의 개수는 적어도 하나 이상인 칩 인덕터를 제공한다.
본 발명의 또 다른 일실시예에 따르면, 도체 패턴이 인쇄된 복수 개의 제 1 시트들이 차례로 적층되어 하나의 적층체로 이루어진 칩 인덕터에 있어서, 식별용 비아 홀을 가지는 제 2 시트가 상기 적층체의 상면에 구비되고, 식별용 비아 홀을 가지는 제 3 시트가 상기 적층체의 하면에 구비하는 칩 인덕터를 제공한다.
또한, 상기 제 2 시트 및/또는 상기 제 3 시트는 상기 적층체의 색상과 달리하는 칩 인덕터를 제공한다.
또한, 상기 제 2 시트 및/또는 상기 제 3 시트는 상기 적층체와 다른 재질로 이루어진 칩 인덕터를 제공한다.
또한, 상기 식별용 비아 홀은 원 형상, 사각 형상으로 된 칩 인덕터를 제공한다.
또한, 상기 식별용 비아 홀의 개수는 적어도 하나 이상인 칩 인덕터를 제공한다.
비아 홀이 형성된 시트를 구비함으로서 소자의 식별력을 향상시킬 수 있으며, 연마 및 절단 공정에 의해 모서리 일부가 훼손되더라도 소자 식별에 문제가 발생하지 않는다.
또한, 표시부를 프린팅하기 위한 마킹 공정이 불필요하므로 생산 단가를 절감할 수 있다.
그리고, 표시부의 수축률 오차로 인한 적층형 칩 인덕터의 휘어짐을 막을 수 있다.
도 1은 종래의 적층형 칩 인덕터의 구조를 분해한 사시도.
도 2는 본 발명에 따른 적층형 칩 인덕터의 구조를 분해한 사시도.
도 3은 본 발명에 따른 적층형 칩 인덕터의 일부 구성인 제 2 시트를 여러 형태로 변형한 예시도.
도 4는 본 발명의 다른 실시예에 따른 적층형 칩 인덕터의 구조를 분해한 사시도.
이하, 첨부된 도면을 참조하면서 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용되는 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여, 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
도 2는 본 발명에 따른 적층형 칩 인덕터(100)의 구조를 분해한 사시도이다.
도 2를 참조하면, 본 발명에 따른 적층형 칩 인덕터(100)는 코일 형태의 도체 패턴(111)이 인쇄된 복수 개의 제 1 시트들로 이루어진 적층체(110), 상기 적층체(110)의 상면에 구비되고 소자를 식별하기 위한 식별용 비아 홀(121)이 형성되어 있는 제 2 시트(120)를 포함할 수 있다.
여기서, 상기 제 2 시트(120)는 상기 복수 개의 제 1 시트들 적층시 함께 적층되어 구비될 수 있다. 그리고, 상기 식별용 비아 홀(121)은 상기 제 1 시트들 상에 인쇄된 도체 패턴(111)을 전기적으로 연결하기 위한 비아 홀(미도시) 형성 공정 과정에서 함께 형성하는 것이 바람직하다.
이와 같이, 본 발명에 따른 적층형 칩 인덕터는 상기 제 1 시트들 적층시 제 2 시트(120)를 함께 적층하므로, 종래 표시부를 인쇄하는 마킹 공정에서 발생할 수 있는, 표시부의 수축률 오차로 인한 칩의 휘어짐을 막을 수 있고, 표시부를 프린팅하기 위한 마킹 공정이 불필요하므로 칩 인덕터의 생산 단가를 절감할 수 있다.
상기 제 2 시트(120)는 상기 제 1 시트들의 색상과 달리하여 형성하는 것이 바람직하다. 상기 제 1 시트들의 색상과 상기 제 2 시트(120)의 색상이 동일한 경우, 상기 식별용 비아 홀(121)을 통해 인식되는 부분의 색상이 상기 제 2 시트(120)의 색상과 동일하게 되어 식별이 곤란해 질 수 있기 때문이다. 따라서, 상기 제 2 시트(120)의 색상과 상기 제 1 시트들의 색상은 특히, 보색(補色) 대비를 이루도록 구성하는 것이 바람직하다.
이러한 색상은, 시트 제조시 별도의 안료를 첨가하거나, 상기 제 2 시트(120)의 재질과 상기 제 1 시트들의 재질을 달리하여 제조함으로써 구분할 수 있다.
이와 같이, 1차적으로 강렬한 색의 대비와 2차적으로 상기 제 2 시트(120) 두께에 따른 시트 표면과 상기 식별용 비아 홀(121)과의 심도 차이에 따라 인덕터를 식별하므로, 도 1에 도시된 표시부(14)에 의한 식별보다 용이하게 인덕터를 식별할 수 있다.
도 3은 본 발명에 따른 적층형 칩 인덕터(100)의 일부 구성인 제 2 시트(120)를 여러 형태로 변형한 예시도로서, 도 3a 에 도시된 바와 같이 상기 제 2 시트(120)는 인덕터 소자의 특성 및 종류에 따라 상기 식별용 비아 홀(121)을 원 형상으로 형성할 수 있고, 도 3b 에 도시된 바와 같이 사각 형상으로 형성할 수도 있다. 원 형상, 사각 형상은 형상의 일례를 소개한 것에 불과하고, 원 형상, 사각 형상이 아닌 다른 어떠한 형상으로도 구성할 수 있음은 당업자 입장에서 자명하다.
또한, 도 3c 및 도 3d 에 도시된 바와 같이 상기 식별용 비아 홀(121)의 개수를 적어도 하나 이상이 될 수 있도록 형성할 수도 있다.
이와 같이, 비아 홀의 형상 및 개수를 다양하게 구성함으로써 소자의 다양화에 능동적으로 대처할 수 있고, 소자의 식별력을 더욱 향상시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 적층형 칩 인덕터(200)의 구조를 분해한 사시도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 적층형 칩 인덕터(200)는 코일 형태의 도체 패턴(211)이 인쇄된 복수 개의 제 1 시트들로 이루어진 적층체(210)과, 상기 적층체(210)의 상면에 구비되고 소자를 식별하기 위한 식별용 비아 홀(221)이 형성되어 있는 제 2 시트(220), 그리고 상기 적층체(210)의 하면에 구비되고 소자를 식별하기 위한 식별용 비아 홀(231)이 형성되어 있는 제 3 시트(230)를 포함할 수 있다.
즉, 본 발명의 다른 실시예에 따른 적층형 칩 인덕터(200)는, 도 2에 개시된 적층형 칩 인덕터(100)와 달리, 상기 적층체(210)의 상면 및 하면에 각각 식별용 비아 홀(221, 231)이 형성된 제 2 시트 및 제 3 시트(220, 230)를 구비하고, 특히, 상기 각 식별용 비아 홀(221, 231)의 위치를 상기 적층체(210)의 상면과 하면의 서로 다른 축에 배치되도록 함으로서 식별을 더욱 용이하게 할 수 있다.
여기서, 상기 제 3 시트(230)는, 도 2 에 개시된 적층형 칩 인덕터와 마찬가지로, 복수 개의 제 1 시트들 적층시 함께 적층하여 구비될 수 있으며, 도 3에 개시된 바와 마찬가지로, 상기 식별용 비아홀(231)의 개수 및 형상을 다양하게 구성되도록 할 수 있다.
본 명세서에 기재되는 실시예와 도면에 도시되는 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
10: 종래 적층형 칩 인덕터
11, 111, 211: 도체 패턴
12, 110, 210: 적층체
14: 표시부
100, 200: 본 발명에 따른 적층형 칩 인덕터
120, 220: 제 2 시트
121, 221, 231: 식별용 비아 홀
230: 제 3 시트

Claims (10)

  1. 도체 패턴이 인쇄된 복수 개의 제 1 시트들이 차례로 적층되어 하나의 적층체로 이루어진 칩 인덕터에 있어서,
    식별용 비아 홀을 가지는 제 2 시트가 상기 적층체의 상면 또는 하면에 구비하는
    칩 인덕터.
  2. 제 1 항에 있어서,
    상기 제 2 시트의 색상은 상기 적층체와 달리하는
    칩 인덕터.
  3. 제 1 항에 있어서,
    상기 제 2 시트는 상기 적층체와 다른 재질로 이루어진
    칩 인덕터.
  4. 제 1 항에 있어서,
    상기 식별용 비아 홀은 원 형상 또는 사각 형상으로 된
    칩 인덕터.
  5. 제 1 항에 있어서,
    상기 식별용 비아 홀의 개수는 적어도 하나 이상인
    칩 인덕터.
  6. 도체 패턴이 인쇄된 복수 개의 제 1 시트들이 차례로 적층되어 하나의 적층체로 이루어진 칩 인덕터에 있어서,
    식별용 비아 홀을 가지는 제 2 시트가 상기 적층체의 상면에 구비되고, 식별용 비아 홀을 가지는 제 3 시트가 상기 적층체의 하면에 구비하는
    칩 인덕터.
  7. 제 6 항에 있어서,
    상기 제 2 시트 및/또는 상기 제 3 시트는 상기 적층체의 색상과 달리하는
    칩 인덕터.
  8. 제 6 항에 있어서,
    상기 제 2 시트 및/또는 상기 제 3 시트는 상기 적층체와 다른 재질로 이루어진
    칩 인덕터.
  9. 제 6 항에 있어서,
    상기 식별용 비아 홀은 원 형상, 사각 형상으로 된
    칩 인덕터.
  10. 제 6 항에 있어서,
    상기 식별용 비아 홀의 개수는 적어도 하나 이상인
    칩 인덕터.
KR1020110091430A 2011-09-08 2011-09-08 칩 인덕터 KR20130027905A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110091430A KR20130027905A (ko) 2011-09-08 2011-09-08 칩 인덕터
US13/589,659 US20130063238A1 (en) 2011-09-08 2012-08-20 Chip inductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110091430A KR20130027905A (ko) 2011-09-08 2011-09-08 칩 인덕터

Publications (1)

Publication Number Publication Date
KR20130027905A true KR20130027905A (ko) 2013-03-18

Family

ID=47829337

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110091430A KR20130027905A (ko) 2011-09-08 2011-09-08 칩 인덕터

Country Status (2)

Country Link
US (1) US20130063238A1 (ko)
KR (1) KR20130027905A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7318784B2 (ja) * 2019-08-07 2023-08-01 株式会社村田製作所 インダクタ部品
JP7163883B2 (ja) * 2019-08-07 2022-11-01 株式会社村田製作所 インダクタ部品

Also Published As

Publication number Publication date
US20130063238A1 (en) 2013-03-14

Similar Documents

Publication Publication Date Title
CN106328339B (zh) 线圈部件
CN1307662C (zh) 堆叠线圈装置及其制造方法
US8093981B2 (en) Laminated inductor with enhanced current endurance
US20150137929A1 (en) Multilayer inductor
CN100382207C (zh) 层叠线圈及其生产方法
CN107731450A (zh) 电子部件
JP4905497B2 (ja) 電子部品
US11217372B2 (en) Coil component
KR20150033343A (ko) 인덕터
JP6547653B2 (ja) コイル部品
JP2000195720A (ja) 積層電子部品
JP2001196240A (ja) 積層インダクタ
JP2005322743A (ja) 積層コイル部品の製造方法
JP4432303B2 (ja) 積層インダクタ
KR20130027905A (ko) 칩 인덕터
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JPH03219605A (ja) 積層型インダクタンス素子
US9424981B2 (en) Inductor element
JPH08335528A (ja) 積層セラミック電子部品およびその製造方法
JP5516552B2 (ja) 電子部品及びその製造方法
JP3658350B2 (ja) 積層チップバラン素子の製造方法
US6627021B2 (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
JPH09148134A (ja) 積層インダクタおよびその製造方法
JP2002270432A (ja) 積層部品及びその製造方法
KR20130130632A (ko) 칩 인덕터 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application