KR20130014950A - 반도체 발광소자 제조방법 - Google Patents

반도체 발광소자 제조방법 Download PDF

Info

Publication number
KR20130014950A
KR20130014950A KR1020110076721A KR20110076721A KR20130014950A KR 20130014950 A KR20130014950 A KR 20130014950A KR 1020110076721 A KR1020110076721 A KR 1020110076721A KR 20110076721 A KR20110076721 A KR 20110076721A KR 20130014950 A KR20130014950 A KR 20130014950A
Authority
KR
South Korea
Prior art keywords
layer
wavelength conversion
light emitting
emitting device
wafer
Prior art date
Application number
KR1020110076721A
Other languages
English (en)
Inventor
최번재
이상범
김지열
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020110076721A priority Critical patent/KR20130014950A/ko
Publication of KR20130014950A publication Critical patent/KR20130014950A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package

Abstract

본 발명의 일 측면은, 복수의 발광소자를 위한 반도체 적층체가 형성된 웨이퍼를 마련하는 단계 - 상기 반도체 적층체 상에는 상기 복수의 발광소자를 위한 복수의 전극이 위치함 -;와, 상기 복수의 전극 상에 소정의 높이를 갖는 구조물을 형성하는 단계와, 상기 반도체 적층체 상에 순차적으로 적층된 적어도 2개의 층을 갖는 파장변환층을 형성하는 단계와, 상기 파장변환층이 원하는 두께를 갖도록 상기 파장변환층을 연마하는 단계;를 포함하는 발광소자 제조방법을 제공한다.
여기서, 상기 적어도 2개의 층은, 상기 반도체 적층체 상에 형성되며 메인 파장변환부로 제공되도록 파장변환물질을 갖는 제1 층과, 상기 제1 층 상에 형성되어 두께 조절부로 제공되며 상기 발광소자로부터 방출될 광의 파장에 대한 투과율이 상기 제1 층보다 큰 제2층을 포함한다.

Description

반도체 발광소자 제조방법 {Manufacturing Method of Semiconductor Light Emitting Device}
본 발명은 반도체 발광소자 제조방법에 관한 것으로서, 특히 파장변환층을 구비한 반도체 발광소자의 제조방법에 관한 것이다.
일반적으로 반도체 발광 소자(Semiconductor light emitting diode)는 화합물 반도체의 특성을 이용하여, 전기 에너지를 적외선, 가시광선 또는 빛의 형태로 변환시킨 신호를 발신하는데 사용되는 소자이며, 현재 Ⅲ-Ⅴ족 화합물 반도체를 이용한 발광 다이오드가 널리 상용화되고 있다.
이러한 발광 소자를 구성하는 각각의 칩(Chip)은 하나의 웨이퍼 상에 반도체층을 성장한 후, 절단 공정을 통해 웨이퍼를 칩 단위로 분리함으로써 형성될 수 있다. 분리된 각각의 개별 발광소자의 상면에 형광체 입자 및 양자점과 같은 파장변환물질을 포함하는 파장변환층을 형성하는 공정이 별도로 이루어진다.
이때에 개별 소자의 상면에 파장변환층을 형성하는 공정을 수행하기 위해서 각 칩을 배열(alignment)하는 공정이 별도로 이루어지므로 공정 효율이 저하되는 문제점이 있다.
또한, 색좌표 수율을 향상시키기 위해서, 파장변환층의 두께를 일정하게 유지할 필요가 있다. 하지만, 에피택셜과의 열팽창계수 차이에 의해 웨이퍼가 휘어지며(bending), 이로 인해 파장변환층이 적용되는 표면에 소정의 곡률을 가지므로, 균일한 두께를 갖는 파장변환층을 형성하는데 어려움이 있다. 이러한 파장변환층의 불균일한 두께는, 색감의 차이를 나타내는 색차 지수의 편차를 크게 발생시킬수 있다.
이러한 색차 지수의 편차는 에피택셜 자체에 의해서 유발될 수 있다. 즉, 에피택셜 성장 공정에서도, 웨이퍼 영역에 따른 성장조건 차이로 인해, 활성층의 조성의 차이 또는 두께 차이가 유발되어 웨이퍼의 위치에 따라 각 발광소자영역의 1차 파장광이 다른 스펙트럼을 가질 수 있다. 이러한 에피택셜 자체의 문제로 인한 색차 지수 문제도 발생될 수 있다.
본 발명의 목적 중 하나는, 색차 지수가 일정한 허용범위에서 관리될 수 있도록 파장변환층을 균일한 두께로 형성할 수 있는 새로운 반도체 발광소자 제조방법을 제공하는데 있다.
상기한 기술적 과제를 실현하기 위해서, 본 발명의 일 측면은,
복수의 발광소자를 위한 반도체 적층체가 형성된 웨이퍼를 마련하는 단계 - 상기 반도체 적층체 상에는 상기 복수의 발광소자를 위한 복수의 전극이 위치함 -;와, 상기 복수의 전극 상에 소정의 높이를 갖는 구조물을 형성하는 단계와, 상기 반도체 적층체 상에 순차적으로 적층된 적어도 2개의 층을 갖는 파장변환층을 형성하는 단계와, 상기 파장변환층이 원하는 두께를 갖도록 상기 파장변환층을 연마하는 단계;를 포함하며, 상기 적어도 2개의 층은, 상기 반도체 적층체 상에 형성되며 메인 파장변환부로 제공되도록 파장변환물질을 갖는 제1 층과, 상기 제1 층 상에 형성되어 두께 조절부로 제공되며 상기 발광소자로부터 방출될 광의 파장에 대한 투과율이 상기 제1 층보다 큰 제2층을 포함하는 발광소자 제조방법을 제공한다.
바람직하게, 상기 제1 층은 상기 구조물의 상단보다 낮은 높이를 갖도록 형성될 수 있다. 이 경우에, 상기 파장변환층을 연마하는 단계에서는, 상기 제2 층에 해당되는 부분만이 제거될 수 있다.
구체적인 실시형태에서, 상기 파장변환층을 형성하는 단계는, 상기 구조물을 커버하도록 상기 파장변환층을 형성하는 단계일 수 있다. 이 경우에, 상기 파장변환층을 연마하는 단계는, 상기 구조물이 노출되도록 상기 파장변환층을 형성할 수 있다.
상기 파장변환층을 연마하는 단계는, 상기 구조물의 상면과 평탄화된 상면을 갖도록 상기 파장변환층을 연마하는 단계일 수 있다.
상기 제1 층은 상기 파장변환물질을 함유한 광투과성 수지층일 수 있다.
이 경우에, 상기 제2층은 상기 제1층의 파장변환물질 함유농도보다 낮은 함유농도로 파장변환물질을 함유한 광투과성 수지층일 수 있다. 상기 제2 층의 파장변환물질 함유농도는 상기 제1 층의 파장변환물질 함유농도의 30% 미만일 수 있다.
나아가, 상기 제2 층은 상기 파장변환물질을 함유하지 않은 광투과성 수지층일 수 있다.
상기 제2 층의 광 투과성 수지층은 상기 제1 층의 광 투과성 수지층은 서로 동일한 물질로 이루어질 수 있다.
필요에 따라, 상기 파장변환층은 광산란 분말을 더 포함할 수 있다. 이 경우에, 상기 광산란 분말은 상기 파장변환층의 제2층에 함유될 수 있다.
또한, 상기 파장변환층은 상기 제1 및 제2 층 중 적어도 어느 한 층에 함유된 광학 물질과 다른 광학물질을 함유한 적어도 하나의 제3 층을 포함할 수 있다.
특정 예에서, 상기 파장변환층을 형성하는 단계는, 상기 제1 층을 형성하는 단계와 상기 제2 층을 형성하는 단계 사이에, 상기 제1 층 상에 적어도 일부 영역에 보정용 파장변환물질을 적용하는 단계를 포함할 수 있다.
이 경우에, 상기 보정용 파장변환물질은 상기 제1 층에 함유된 파장변환물질과 다른 발광색을 가질 수 있다.
바람직하게, 상기 보정용 파장변환물질은 상기 구조물의 상단보다 낮은 높이를 갖도록 적용될 수 있다.
일 실시형태에서, 상기 파장변환층을 연마하는 단계 후에, 상기 전극이 노출되도록 상기 구조물을 제거하는 단계를 더 포함할 수 있다.
이 경우에, 상기 구조물은 포토 레지스트로 형성될 수 있다. 상기 구조물을 제거하는 단계는, 노출된 구조물에 융제를 적용하여 상기 구조물을 박리시키는 단계일 수 있다.
다른 실시형태에서, 상기 구조물은 도전성 범프일 수 있다. 잔류된 도전성 범프는 최종 제품의 콘택부로서 사용될 수 있다.
상기 파장변환층을 형성하는 단계 전에, 적어도 상기 반도체 적층체가 개별 발광소자 단위로 분리되도록 상기 반도체 적층체가 형성된 웨이퍼를 하프 다이싱(half dicing)하는 단계를 더 포함할 수 있다.
이 경우에, 상기 파장변환층을 형성하는 단계는, 상기 하프 다이싱된 영역에 파장변환 물질이 충전되도록 상기 파장변환층을 형성하는 단계를 포함하며, 상기 웨이퍼를 절단하는 단계는, 상기 하프 다이싱에 의해 얻어진 상기 발광소자의 측면영역에 상기 파장변환층이 유지되도록 상기 웨이퍼를 절단하는 단계를 포함할 수 있다.
상기 웨이퍼는 도전성 웨이퍼이며, 상기 복수의 전극은 각각 발광소자영역에 하나의 전극이 위치하도록 형성될 수 있다.
상기 파장변환층을 형성하는 단계는, 스크린 프린팅(screen printing), 스핀 코팅(spin coating), 디스펜싱(dispensing), 스프레이 코팅(spray coating), 테이프부착(tape attaching), 전기영동, 증착 공정, 스퍼터링 및 컴프레션 몰딩(compression molding) 중 적어도 하나에 의해 수행될 수 있다.
본 발명의 다른 측면은, 복수의 발광소자를 위한 반도체 적층체가 형성된 광투과성 웨이퍼를 마련하는 단계와, 상기 광투과성 웨이퍼 하면에 광투과성 수지층을 적용하는 단계와, 평탄화된 면을 갖도록 상기 광투과성 수지층을 연마하는 단계와, 상기 평탄화된 면 상에 파장변환물질을 함유한 파장변환층을 형성하는 단계를 포함하는 발광소자 제조방법을 제공한다.
상기 웨이퍼는 절연 기판이며, 상기 복수의 전극은 각각 발광소자영역에 적어도 2개의 전극이 위치하도록 형성될 수 있다.
본 발명의 일 측면에서는, 파장변환층을 서로 다른 파장변환물질 함유 조건을 갖는 적어도 2개의 층으로 형성함으로써 파장변환층의 두께 편차로 인해 발생될 수 있는 색차 지수의 편차를 효과적으로 감소시킬 수 있다. 특히, 웨이퍼가 휜 조건에서는 파장변환층의 연마공정 후에 오히려 웨이퍼 영역에 따라 파장변환층의 두께 차이가 발생되므로, 이러한 과정에서 메인 파장변환부의 두께 변화를 최소화함으로써 웨이퍼 영역에 따른 색감 편차를 효과적으로 감소시킬 수 있다.
다른 측면에서는, 웨이퍼 휨(bending)과 같이, 불균일한 표면 조건에 따른 영향을 감소시키기 위해서 평탄화 면을 제공하는 공정을 도입함으로써 파장변환층의 두께를 균일하게 보장할 수 있다.
도1a 내지 도1d는 본 발명의 일 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.
도2a 및 도2b는 본 발명의 일 실시형태 중 일 특정예에 따른 반도체 발광소자 제조방법을 설명하기 위한 후속 공정 단면도이다.
도3은 도2b에 도시된 반도체 발광소자를 탑재한 발광장치의 일 예를 나타내는 단면도이다.
도4는 본 발명의 일 실시형태 중 다른 특정예에 따른 반도체 발광소자 제조방법을 설명하기 위한 후속 공정 단면도이다.
도5는 도4에서 제조된 반도체 발광소자를 탑재한 발광장치의 일 예를 나타내는 단면도이다.
도6a 내지 도6e는 본 발명의 다른 실시형태(하프 다이싱 적용예)에 따른 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.
도7a 및 도7b는 본 발명의 다른 실시형태 중 일 특정예에 따른 반도체 발광소자 제조방법을 설명하기 위한 후속 공정 단면도이다.
도8은 본 발명의 다른 실시형태 중 다른 특정예에 따른 반도체 발광소자 제조방법을 설명하기 위한 후속 공정 단면도이다.
도9 및 도10은 본 발명에 채용가능한 반도체 발광소자의 일 예를 나타내는 평면도 및 측단면도이다.
도11은 본 발명에 채용가능한 반도체 발광소자의 다른 예를 나타내는 측단면도이다.
도12a 내지 도12e는 본 발명의 다른 측면으로서, 반도체 발광소자 제조방법의 일 예를 설명하기 위한 공정별 단면도이다.
도13a 내지 도13d는 본 발명의 특정 실시형태에서 채용될 수 있는 색보정 과정을 설명하기 위한 공정별 단면도이다.
도14는 웨이퍼 레벨에서 각 LED 칩에 대한 백색도를 측정한 결과를 예시하는 CIE 색좌표계이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 보다 상세하게 설명하기로 한다.
도1a 내지 도1d는 본 발명의 일 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.
도1a에 도시된 바와 같이, 복수의 발광소자를 위한 반도체 적층체(15)가 형성된 웨이퍼(11)를 마련한다.
상기 반도체 적층체(15)는 제1 도전형 반도체층(15a) 및 제2 도전형 반도체층(15b)과 그 사이에 위치한 활성층(15c)을 포함할 수 있다. 상기 반도체 적층체(15) 상에 상기 복수의 발광소자를 위한 복수의 전극(16)이 형성된다.
본 실시형태에서, 상기 웨이퍼(11)는 도전성 웨이퍼일 수 있으며, 필요에 따라 상기 도전성 웨이퍼(10)는 일측의 전극으로 사용될 수 있다. 개별 발광소자 영역에는 각각 하나의 전극(16)이 위치하는 것으로 도시되어 있으나, 이에 한정되지 않으며, 복수의 전극 또는 다양한 형상의 연장전극을 갖는 전극구조로 구현될 수 있다.
구체적으로, 본 실시형태에 채용된 반도체 발광소자는 도9 내지 도11에 도시된 발광구조일 수 있다.
일반적으로, 상기 반도체 적층체(15)와 상기 기판(11)은 서로 다른 물질로 구성되므로, 그 열팽창계수의 차이에 의해 성장과정 또는 성장 후 냉각과정에 응력이 발생하여 도1a에 도시된 바와 같이, 웨이퍼가 일정한 방향으로 휘어지는 문제가 야기될 수 있다. 예를 들면, 상기 기판(11)이 결정성장용 기판인 경우에, 성장되는 과정에서 격자상수 및 열팽창계수 차이에 의해 휨(bending)현상이 발생될 수 있으며, 반도체 적층체(15)를 도전성 기판에 전사하는 경우에도 휨상태가 유지되거나, 도전성 기판과의 일정한 열팽창계수 차이로 인해 여전히 휨이 발생될 여지가 있다.
도1a에 도시된 휨상태는 반도체 적층체(15) 방향으로 휜 형태로 예시되어 있으나, 기판(11)과 반도체 적층체(15)의 열팽창계수 차이와 주위 온도조건에 따라 이와 반대 방향으로 휨현상이 발생될 수 있을 것이다.
도1b에 도시된 바와 같이, 상기 복수의 전극(16) 상에 소정의 높이(h)를 갖는 구조물(17,18)을 형성한다.
본 실시형태에 채용된 구조물(17,18)은 파장변환층 형성 및 연마공정에서 크게 변형되지 않고 그 구조를 유지할 수 있는 물질로 형성될 수 있다. 본 실시형태에 채용가능한 구조물(17,18)은 최종 제품에서 잔류하는지 여부에 따라 크게 2가지의 형태로 구분될 수 있다. 즉, 상기 구조물은 후속공정(연마공정 후)에서 쉽게 제거될 수 있는 희생 패턴(17)과, 통상의 본딩용 금속으로 이루어진 도전성 범프(18)으로 구분될 수 있다. 이에 대해서는 도2 내지 도6을 참조하여 상세히 설명하기로 한다.
바람직하게, 구조물(17,18)의 높이는 최종 파장변환층의 원하는 두께를 고려하여 설정될 수 있다. 구체적으로, 상기 구조물(17,18)은 그 상단이 최종적인 파장변환층(도1d의 19)의 상면 높이보다 높게 위치할 수 있도록 충분한 높이(h)로 형성되는 것이 바람직하다.
또한, 구조물이 희생패턴(17)으로서 제거되는 형태일 경우에는, 제거된 영역의 저면에 위치한 전극에 와이어 연결이 용이하도록 충분한 본딩면적을 확보하는 것이 바람직하다. 예를 들어, 희생패턴(17)이 점유된 면적을 전극의 일 영역(예, 중심)으로부터 반경(r)을 설정할 때에 그 반경이 적어도 20㎛로 설정하는 것이 바람직하다.
도1c에 도시된 바와 같이, 상기 구조물(17,18)을 커버되도록 상기 반도체 적층체(15) 상에 파장변환층(19)을 형성한다. 즉, 상기 파장변환층(19)은 앞서 설명한 바와 같이, 상기 구조물(17)을 커버하기 위한 충분한 두께(t1)로 형성될 수 있다.
본 실시형태에 채용되는 파장변환층(19)은 적어도 제1 및 제2 층(19a,19b)을 갖는 구조를 갖는다. 여기서, 상기 제1 층(19a)은 상기 반도체 적층체(15) 상에 형성되어 메인 파장변환부로 제공된다. 즉, 원하는 파장의 변환을 고려하여 적정한 파장변환물질을 포함하도록 형성될 수 있다.
구체적인 예에서, 상기 제1 층(19a)은 비교적 높은 농도로 파장변환물질(P)을 함유한 광투과성 수지층일 수 있다. 하지만, 이에 한정되지 않으며, 상기 제1 층(19a)은 파장변환물질 자체로 형성될 수 있다. 예를 들어, 세라믹 형광체를 타겟으로 사용하는 스퍼터링 공정을 통해서 얻어진 형광체막일 수 있다.
한편, 상기 제2 층(19b)은 두께 조절부로 제공되도록 상기 제1 층(19a) 상에 형성된다. 상기 제2 층(19b)은 파장의 변환을 위해서 제공되기 보다는 후속 연마공정에서 제거되는 부분을 제공하기 위한 두께 조절부로서 제공된다.
이러한 측면에서, 상기 제2 층(19b)은 상기 제1 층(19a)의 파장변환물질 함유 농도보다 낮은 농도를 갖는 것이 바람직할 것이다. 상기 제2 층(19b)의 예상되는 두께 편차가 파장변환 정도에 큰 영향을 주지 않는 수준에서 파장변환물질을 포함할 수 있다. 예를 들어, 상기 제2 층의 파장변환물질 함유농도는, 상기 제1 층(19a)의 파장변환물질 함유농도의 30% 이하일 수 있다.
바람직하게는, 본 실시형태와 같이, 상기 제2 층(19b)은 상기 파장변환물질을 함유하지 않은 광투과성 수지층일 수 있다. 따라서, 연마공정 후에 두께 편차가 발생하더라도, 색차에 영향을 거의 미치지 않도록 할 수 있다.
상기 제1 및 제2 층 모두 광투과성 수지층을 이용하는 경우에, 상기 제2 층(19b)의 광 투과성 수지층은 상기 제1 층(19a)의 광 투과성 수지층은 서로 동일한 물질로 이루어질 수 있다.
본 실시형태에 채용된 파장변환물질(P)은 형광체 또는 양자점 또는 그 조합일 수 있다. 상기 파장변환물질은, 백색광이 얻어지도록 황색 또는 적색 및 녹색 또는 적색 및 녹색과 함께 황색 또는 황등색을 포함할 수 있다. 이러한 형광체로는 YAG계, TAG계, 실리케이트(Silicate)계, 황화물(Sulfide)계 또는 질화물(Nitride)계 중 어느 하나일 수 있다. 양자점으로는 양자제한(Quantum confinement) 효과를 나타내는 나노결정(nano crystal) 물질로서, Si계 나노결정, II-VI족계 화합물 반도체 나노결정, III-V족계 화합물 반도체 나노결정, IV-VI족계 화합물 반도체 나노결정일 수 있다. 수지층은 에폭시(epoxy), 실리콘(silicone), 폴리스틸렌(polysthylene) 및 아크릴레이트(acrylate) 중 적어도 하나일 수 있다.
필요에 따라, 상기 파장변환층(19)은 Al2O3 또는 TiO2와 같은 광산란 분말을 더 포함할 수 있다. 이러한 광산란 분말은 제1 및 제2 층(19a,19b) 중 적어도 하나에 제공될 수 있다. 특정 예에서 제1층(19a)이 형광체 세라믹 시트를 제공되는 경우에, 광산란 분말은 제2층(19b)에 한하여 제공될 수 있다.
도1c에 도시된 바와 같이, 상기 제1 층(19a)의 두께(t1)는 상기 구조물(17,18)의 상단보다 낮은 높이를 갖도록 설정될 수 있다. 또한, 상기 제2 층(19b)의 두께(t2)는 구조물(17,18)을 충분히 덮도록 설정될 수 있다.
본 실시형태에 채용되는 파장변환층(19)은 이에 한정되지는 않으나, 제1 및 제2 층(19a,19b)이 각각 별도의 공정으로 순차적으로 형성될 수 있다. 스크린 프린팅(screen printing), 스핀 코팅(spin coating), 디스펜싱(dispensing), 스프레이 코팅(spray coating), 테이프 부착(tape attaching), 전기영동, 증착 공정, 스퍼터링 및 컴프레션 몰딩(compression molding) 중 다양한 공지된 공정을 이용하여 형성될 수 있다.
본 예에서는, 상기 파장변환층(19)이 상기 구조물(17,18)을 덮는 형태로 예시하였으나, 이에 한정되는 것은 아니다. 즉, 상기 파장변환층(19)이 충분한 두께로 제공된다면, 상기 구조물(17,18)이 노출된 형태로 형성되는 것도 고려될 수 있다.
도1d에 도시된 바와 같이, 상기 구조물(17,18)이 노출되도록 상기 파장변환층(19)을 연마한다.
상기 파장변환층(19)은 소정의 연마장치(G)를 이용하여, 원하는 두께로 감소되도록 연마된다. 이러한 연마공정을 통해서 연마된 파장변환층(19)의 표면을 통해서 구조물(17,18)이 노출될 수 있다. 앞선 공정에서 상기 제1 층(19a)은 상기 구조물(17,18)의 상단과는 적정한 차이를 갖도록 적절한 두께로 형성함으로써 본 연마 공정에서, 상기 제2 층(19b)에 해당되는 부분만이 제거될 수 있다.
이와 같이, 연마 공정에 의해 파장변환층(19)의 두께 편차가 발생 되었음에도 불구하고 메인 파장변환부(즉, 제1층)에서는 균일한 두께가 유지되므로, 각 칩 영역에서 균일한 색감을 기대할 수 있다.
앞서 설명한 바와 같이, 본 실시형태에서 채용된 구조물은, 크게 후속공정에서 취급 여부에 따라, 희생 패턴(17)과 도전성 범프(18)로 구분될 수 있다.
도2 및 도3에 도시된 실시형태는 희생패턴으로서 채용된 형태의 후속 공정을 예시한다.
우선, 도2a에 도시된 바와 같이, 상기 전극(16)이 노출되도록 상기 희생 패턴(17)을 제거한다.
상기 희생패턴이 제거된 영역(O)은 전극이 노출되어 본딩영역을 제공할 수 있다. 본 희생패턴 제거공정은 적절한 용제를 적용하여 희생 패턴(17)을 분해시키거나 계면을 용해시켜 박리시킴으로써 실행될 수 있다. 상기 희생패턴(17)이 포토레지스트 패턴인 경우에는, 융제가 희생패턴의 표면을 따라 침투시켜 포토레지스트인 희생패턴(17)을 용이하게 박리시킬 수 있다.
이러한 희생패턴 제거과정은 희생 패턴(17)을 구성하는 물질에만 선택적으로 반응함으로써 상기 연마된 파장변환층(19)을 크게 손상시키지 않고 원상태로 거의 유지시킬 수 있다.
이어, 도2b에 도시된 바와 같이, 상기 복수의 발광소자(10)가 얻어지도록 상기 반도체 적층체(15)가 형성된 웨이퍼(11)를 절단한다.
상기 반도체 적층체(15)가 형성된 웨이퍼(11)를 소자 단위로 분리하는 공정은, 이에 제한되는 것은 아니지만, 건식식각, 기계적 절삭과 같은 공지된 공정을 이용하여 실행될 수 있다.
본 실시형태에 따른 공정과 같이, 희생 패턴(17)을 노출하기 위한 연마 공정에 의해 웨이퍼의 휜 상면에 따라 파장변환층(19)은 불균일한 두께 분포를 갖는다. 하지만, 연마되는 부분은 두께 조절부인 제2층(19b)에 한하므로, 제1층(19a)은 최초 형성시에 구현된 균일한 두께를 유지할 수 있다.
이와 같이, 본 실시형태에 따르면, 희생패턴(17)의 노출을 위한 연마공정을 실행하더라도, 웨이퍼 상에서 개별 칩의 위치에 관계없이 메인 파장변환부인 제1층(19a)은 일정한 두께를 유지할 수 있으므로, 파장변환층(19)의 두께 편차에 따른 색차의 편차를 최소화할 수 있다.
또한, 본 실시형태에서는, 본딩영역에 별도의 도전성 범프를 형성하지 않고, 증착된 전극의 표면을 그대로 제공하므로, 도2에 도시된 바와 같이, 와이어 본딩시에 강한 결합강도를 보장할 수 있다. 도2는 도1f에서 제조된 반도체 발광소자를 탑재한 발광장치의 일 예를 나타내는 단면도이다.
도2를 참조하면, 제1 및 제2 회로패턴(26a,26b)을 갖는 회로 기판(21) 상에 도전성 접착층(27)을 이용하여 접합된 반도체 발광소자(10)가 도시되어 있다. 상기 반도체 발광소자(10)는 와이어(W)를 통해서 상기 전극(16)과 제2 회로패턴(26b)이 전기적으로 연결될 수 있다.
본 실시형태에서는, 와이어(W)가 비교적 많은 결함을 함유한 도전성 범프(미도시)를 통해서 상기 전극(16)과 연결되는 것이 아니라, 직접 전극(16) 표면에 접촉하여 연결되므로, 강한 결합강도를 보장할 수 있는 장점을 제공한다.
이러한 조건을 만족하는 희생 패턴(17)으로는, 포토레지스트일 수 있다. 상기 포토레지스트는 파장변환층 형성공정 중에도 전극의 노출영역을 안정적으로 유지할 수 있으면서도 적절한 용제에 의해 깨끗하면서도 용이하게 박리될 수 있는 장점이 있다. 또한, 포토레지스트는 정밀한 패턴형성공정이 가능하다는 장점도 있다.
앞선 예와 달리, 상기 구조물은 도4 및 도5에 도시된 바와 같이, 도전성 범프(19)로 제공될 수 있다.
도4에 도시된 바와 같이, 도1d에 도시된 결과물은 각 개별 소자 단위로 절단될 수 있다. 개별적으로 절단된 반도체 발광소자(10')에서, 도전성 범프(18)는 앞선 연마공정을 의해 파장변환층이 제거되어 노출될 뿐만 아니라, 파장변환층(19)의 제2층(19b)과 함께 연마되어 상기 제2 층(19b)의 평탄화된 표면과 동일한 평면을 가질 수 있다.
이러한 구조에서, 상기 도전성 범프(18)의 노출된 평탄한 상면은 도5에 도시된 바와 같이, 외부 회로기판의 회로패턴(26b)과 연결하기 위한 본딩영역으로 제공될 수 있다.
도6a 내지 도6e는 본 발명의 일 실시형태에 따른 반도체 발광소자 제조방법을 설명하기 위한 공정별 단면도이다.
도6a에 도시된 바와 같이, 상기 반도체 적층체(35)는 제1 도전형 반도체층(35a) 및 제2 도전형 반도체층(35b)과 그 사이에 위치한 활성층(35c)을 포함할 수 있다. 상기 반도체 적층체(35) 상에 상기 복수의 발광소자를 위한 복수의 전극(36)이 형성된다.
도1a에서 설명된 바와 같이, 상기 반도체 적층체(35)와 상기 기판(31)은 서로 다른 물질로 구성되므로, 그 열팽창계수의 차이에 의해 성장과정 또는 성장 후 냉각과정에 응력이 발생하여 도2a에 도시된 바와 같이, 웨이퍼가 일정한 방향으로 휘어지는 문제가 야기될 수 있다.
도6b에 도시된 바와 같이, 적어도 상기 반도체 적층체(35)가 개별 발광소자 단위로 분리되도록 상기 반도체 적층체(35)가 형성된 웨이퍼(31)를 하프 다이싱(half dicing)한다.
본 공정을 통해서, 하프 다이싱된 영역(HD)을 통해서 반도체 적층체(35)의 측면이 노출될 수 있다. 본 실시형태와 같이, 상기 웨이퍼(31)의 일부 영역까지 다이싱되어 반도체 적층체(35)의 측면이 완전히 노출시킬 수 있다.
도6c에 도시된 바와 같이, 상기 복수의 전극(36) 상에 소정의 높이(h)를 갖는 구조물(37)을 형성한다.
본 실시형태에 채용된 구조물(37,38)은 파장변환층 형성 및 연마공정에서 크게 변형되지 않고 그 구조를 유지할 수 있는 물질로 형성될 수 있다. 본 실시형태에 채용가능한 구조물(37,38)은 최종 제품에서 잔류하는지 여부에 따라 후속공정(연마공정 후)에서 쉽게 제거될 수 있는 희생 패턴(37)과, 통상의 본딩용 금속으로 이루어진 도전성 범프(38)으로 구분될 수 있다.
바람직하게, 구조물(37,38)의 높이는 최종 파장변환층의 원하는 두께를 고려하여 설정될 수 있다. 구체적으로, 상기 구조물(37,38)은 그 상단의 높이가 최종적인 파장변환층(39)의 상면 높이보다 높게 위치하도록 충분한 높이(h)로 형성될 수 있다.
도6d에 도시된 바와 같이, 상기 구조물(37,38)이 커버되도록 상기 반도체 적층체(35) 상에 파장변환층(39)을 형성한다.
본 실시형태에 채용된 파장변환층(39)은 메인 파장변환부로 제공되는 제1층(39a)과 상기 제1층 상에 형성되며 두께조절부로 제공되는 제2층(39b)을 포함한다. 상기 파장변환층(39)은 상기 구조물(37,38)을 커버하도록 충분한 두께를 갖도록 형성될 수 있다.
특히, 본 공정에서, 상기 제1 층(39a)은 상기 하프 다이싱된 영역(HD)에 파장변환 물질이 충전된다. 여기서, 제1 층(39a)은 적어도 구조물(37,38)의 상단보다 높지 않도록 형성된다. 상기 제2 층(39b)은 제1 층(39a) 상에 상기 구조물(37,38)을 덮도록 형성된다.
본 실시형태에서 채용된 제1 층(39a)은 비교적 높은 농도로 파장변환물질(P)을 함유한 광투과성 수지층일 수 있다. 하지만, 이에 한정되지 않으며, 상기 제1 층(39a)은 파장변환물질 자체로 형성될 수 있다. 예를 들어, 세라믹 형광체를 타겟으로 사용하는 스퍼터링 공정을 통해서 얻어진 형광체막일 수 있다.
상기 제2 층(39b)은 두께 조절부로 제공되도록 상기 제1 층(39a) 상에 형성된다. 상기 제2 층(39b)은 상기 제1 층(39a)의 파장변환물질 함유 농도보다 낮은 농도를 갖는 것이 바람직할 것이다. 상기 제2 층(39b)의 예상되는 두께 편차가 파장변환정도에 큰 영향을 주지 않는 수준에서 파장변환물질을 포함할 수 있다.
상기 제2 층(39b)은 상기 파장변환물질을 함유하지 않은 광투과성 수지층일 수 있다. 따라서, 연마공정 후에 두께 편차가 발생하더라도, 색차에 영향을 거의 주지 않도록 설계할 수 있다. 상기 제1 및 제2 층(39a,39b) 모두 광투과성 수지층을 이용하는 경우에, 상기 제2 층(39b)의 광 투과성 수지층은 상기 제1 층(39a)의 광 투과성 수지층은 서로 동일한 물질로 이루어질 수 있다.
상기 파장변환층(39)은 형광체 또는 양자점을 함유한 수지층일 수 있다. 상기 파장변환층(39)은 스크린 프린팅(screen printing), 스핀 코팅(spin coating), 디스펜싱(dispensing), 스프레이 코팅(spray coating), 테이프부착(tape attaching), 전기영동, 증착 공정, 스퍼터링 및 컴프레션 몰딩(compression molding)과 같은 다양한 공지된 공정을 이용하여 형성될 수 있다.
도6e에 도시된 바와 같이, 상기 구조물(37,38)이 노출되도록 상기 파장변환층(39)을 연마한다.
상기 파장변환층(39)은 소정의 연마장치(G)를 이용하여, 원하는 두께로 감소되도록 연마된다. 이러한 연마공정을 통해서 연마된 파장변환층(39)의 표면을 통해서 구조물(37,38)이 노출될 수 있다. 본 공정에서는, 앞서 설명한 바와 같이, 연마 공정에 의해 파장변환층(39)의 두께 편차가 발생 되었음에도 불구하고, 메인파장변환부인 제1 층(39)은 균일한 두께를 유지하므로, 각 칩 영역에서 균일한 색감을 기대할 수 있다.
앞서 설명한 바와 같이, 본 실시형태에서 채용된 구조물은, 크게 후속공정에서 취급 여부에 따라, 희생 패턴(37)과 도전성 범프(38)로 구분될 수 있다.
도7 및 도8에 도시된 실시형태는 희생패턴으로서 채용된 형태의 후속 공정을 예시한다.
우선, 도7a에 도시된 바와 같이, 상기 전극(36)이 노출되도록 상기 희생 패턴(37)을 제거한다.
상기 희생패턴이 제거된 영역(O)은 전극이 노출되어 본딩영역을 제공할 수 있다. 본 희생패턴 제거공정은 적절한 용제를 적용하여 희생 패턴(37)을 분해시키거나 계면을 용해시켜 박리시킴으로써 실행될 수 있다.
이어, 도7b에 도시된 바와 같이, 상기 복수의 발광소자(30)가 얻어지도록 상기 반도체 적층체(35)가 형성된 웨이퍼(31)를 절단한다.
본 절단 공정에서, 상기 하프 다이싱에 의해 얻어진 상기 발광소자(30)의 측면영역에 상기 파장변환층(38)이 유지될 수 있다. 또한, 소자 분리공정에서 절단 폭을 적절히 조절함으로써 측면에 위치한 파장변환층, 즉 제1 층(39a)의 두께를 원하는 두께 범위로 제어할 수 있다.
본 실시형태에서는, 웨이퍼(31)를 제외한 반도체 적층체(35)의 측면에도 파장변환층(39)을 추가적으로 적용하여 파장변환영역을 실질적으로 크게 확보할 수 있다. 이와 같이 하프 다이싱을 이용한 제조공정은 상기 웨이퍼는 도전성 웨이퍼이면서, 각각 발광소자영역에 하나의 전극이 위치하는 형태에 유익하게 채용될 수 있다.
또한, 본 실시형태에서, 하프 다이싱공정은 웨이퍼(31)를 마련한 후에 희생패턴(37)을 형성하기 전에 실행된 것으로 예시되어 있으나, 파장변환층(39)을 형성하기 전에 실행되는 것으로 만족한다. 즉, 필요에 따라 희생 패턴(37)을 형성한 후에 실행될 수 있다.
본 실시형태와 같이, 희생 패턴(37)을 노출하기 위한 연마 공정에 의해 웨이퍼의 휜 상면에 따라 파장변환층(39)은 불균일한 두께 분포를 갖더라도, 연마되는 부분은 두께 조절부인 제2층(39b)에 한하므로, 제1층(39a)은 최초 형성시의 균일한 두께를 유지할 수 있다.
이와 같이, 본 실시형태에 따르면, 희생패턴(37)의 노출을 위한 연마공정을 실행하더라도, 웨이퍼 상에서 개별 칩의 위치에 관계 없이 메인 파장변환부인 제1층(39a)은 일정한 두께를 유지할 수 있으므로, 파장변환층(39)의 두께 편차에 따른 색차의 편차를 최소화할 수 있다.
앞선 예와 달리, 상기 구조물은 도8에 도시된 바와 같이, 도전성 범프(39)로 제공될 수 있다.
도8에 도시된 바와 같이, 도6e에 도시된 결과물은 각 개별 소자 단위로 절단될 수 있다. 개별적으로 절단된 반도체 발광소자(10')에서, 도전성 범프(38)는 앞선 연마공정을 의해 파장변환층이 제거되어 노출될 뿐만 아니라, 파장변환층(39)의 제2층(39b)과 함께 연마되어 상기 제2 층(39b)의 평탄화된 표면과 동일한 평면을 가질 수 있다. 이러한 구조에서, 상기 도전성 범프(38)의 노출된 평탄한 상면은 외 본딩영역으로 제공될 수 있다.
도9 및 도10은 본 발명에 채용 가능한 반도체 발광소자의 일 예를 나타내는 평면도 및 측단면도이다.
도9에 도시된 바와 같이, 상기 반도체 발광소자(200)는 도전성 기판(210), 제1 전극층(220), 절연층(230), 제2 전극층(240), 제2 도전형 반도체층(250b), 활성층(250c) 및 제1 도전형 반도체층(250a)을 포함한다.
상기 제1 전극층(220)은 상기 도전성 기판(210) 상에 적층되어 구비되어 있을 뿐만 아니라, 도시된 바와 같이, 그 일부 영역이 상기 절연층(230), 제2 전극층(240), 제2 도전형 반도체층(250b) 및 활성층(250c)을 관통하고, 상기 제1 도전형 반도체층(250a)의 일정 영역까지 관통한 콘택홀(280)을 통해 연장되어 상기 제1 도전형 반도체층(250a)과 접촉하여 상기 도전성 기판(210)과 제1 도전형 반도체층(250a)은 전기적으로 연결되도록 구비되어 있다.
즉, 상기 제1 전극층(220)은 상기 도전성 기판(210)과 제1 도전형 반도체층(270)을 전기적으로 연결하되, 상기 콘택홀(280)을 통해 전기적으로 연결함으로써, 상기 콘택홀(280)의 크기, 더 정확하게는 상기 콘택홀(280)을 통해 상기 제1 전극층(220)과 제1 도전형 반도체층(250a)이 접촉하는 면적인 접촉 영역(290)을 통해 전기적으로 연결된다.
한편, 상기 제1 전극층(220) 상에는 상기 제1 전극층(220)이 상기 도전성 기판(210) 및 제1 도전형 반도체층(250a)을 제외한 다른 층과는 전기적으로 절연시키기 위한 절연층(220)이 구비된다. 즉, 상기 절연층(220)은 상기 제1 전극층(220)과 제2 전극층(240)의 사이뿐만 아니라 상기 콘택홀(280)에 의해 노출되는 상기 제2 전극층(240), 제2 도전형 반도체층(250b) 및 활성층(250c)의 측면들과 상기 제1 전극층(220) 사이에도 구비된다. 또한, 상기 콘택홀(280)이 관통한 상기 제1 도전형 반도체층(250a)의 일정 영역의 측면에도 상기 절연층(220)을 구비하여 절연하는 것이 바람직하다.
상기 제2 전극층(240)은 상기 절연층(220)상에 구비된다. 물론, 상기에서도 상술하고 있는 바와 같이 상기 콘택홀(280)이 관통하는 일정 영역들에는 상기 제2 전극층(240)이 존재하지 않는다. 이때, 상기 제2 전극층(240)은 도시된 바와 같이 상기 제2 도전형 반도체층(250b)과 접촉하는 계면 중 일부가 노출된 영역, 즉 노출 영역(245)을 적어도 하나 이상 구비하고 있다. 상기 노출 영역(245) 상에는 외부 전원을 상기 제2 전극층(240)에 연결하기 위한 전극패드부(247)를 구비할 수 있다.
또한, 상기 노출 영역(245) 상에는 반도체 적층체(250)이 형성되어 있지 않다. 또한, 상기 노출 영역(245)은 도시된 바와 같이 상기 반도체 발광 소자(200)의 모서리에 형성하는 것이 바람직한데, 이는 상기 반도체 발광 소자(200)의 발광 면적을 최대화하기 위해서이다. 한편, 상기 제2 전극층(240)은 Ag, Al 및 Pt 중 어느 하나의 금속을 포함하여 이루어지는 것이 바람직한데, 이는 상기 제2 전극층(240)이 상기 제2 도전형 반도체층(250b)과 전기적으로 접촉하기 때문에 상기 제2 도전형 반도체층(250b)의 접촉 저항을 최소화하는 특성을 가지는 동시에 상기 활성층(250c)에서 생성된 빛을 반사시켜 외부로 향하게 하여 발광효율을 높일 수 있는 기능을 갖는 층으로 구비되는 것이 바람직하기 때문이다.
상기 제2 도전형 반도체층(250b)은 상기 제2 전극층(240) 상에 구비되고, 상기 활성층(250c)은 상기 제2 도전형 반도체층(250b) 상에 구비되고, 상기 제1 도전형 반도체층(250a)은 상기 활성층(250b) 상에 구비된다. 이때, 상기 제1 도전형 반도체층(250a)은 n형 질화물 반도체이고, 상기 제2 도전형 반도체층(250b)은 p형 질화물 반도체일 수 있다.
이와 달리, 본 발명에 채용 가능한 다른 발광소자(300)는 도10에 도시된 발광소자와 달리, 콘택홀과 연결된 제1 전극층이 외부로 노출될 수도 있다.
도11을 참조하면, 발광 소자(300)는 도전성 기판(310) 상에 제2 도전형 반도체층(350b), 활성층(350c) 및 제1 도전형 반도체층(350a)이 형성된다. 이 경우, 제2 도전형 반도체층(350b)과 도전성 기판(310) 사이에는 제2 전극층(340)이 배치될 수 있으며, 앞선 실시 형태와 달리 제2 전극층(340)은 반드시 요구되는 것은 아니다.
본 실시형태의 경우, 제1 도전형 반도체층(350a)과 접촉되는 접촉 영역(390)을 갖는 콘택홀(380)은 제1 전극층(320)과 연결되며, 제1 전극층(320)은 외부로 노출되어 전기연결부(345)를 갖는다. 전기연결부(345)에는 전극패드부(347)가 형성될 수 있다. 제1 전극층(320)은 절연층(330)에 의하여 활성층(350c), 제2 도전형 반도체층(350b), 제2 전극층(340), 도전성 기판(310)과 전기적으로 분리될 수 있다.
앞선 실시형태에서, 콘택홀이 도전성 기판과 연결되었던 것과 달리 본 실시형태의 경우, 콘택홀(380)은 도전성 기판(310)과 전기적으로 분리되며, 콘택홀(380)과 연결된 제1 전극층(320)이 외부로 노출된다. 이에 따라, 도전성 기판(310)은 제2 도전형 반도체층(350b)과 전기적으로 연결되어 앞선 실시형태에서와 극성이 달라진다.
따라서, 이러한 발광소자는 제1 전극을 발광면 상에 일부 형성하고, 나머지 일부는 활성층 하부에 배치시킴으로써, 발광면적을 최대로 확보할 수 있고, 발광면상에 배치된 전극을 균일하게 배치함으로써 높은 동작 전류를 인가하여도 전류의 균일한 분포가 가능하여 고전류 동작에서 전류집중 현상을 완화할 수 있다.
이와 같이, 도10 및 도11에 도시된 발광소자는, 서로 대향하는 제1 및 제2 주면을 가지며, 각각 상기 제1 및 제2 주면을 제공하는 제1 및 제2 도전형 반도체층과 그 사이에 형성된 활성층을 갖는 반도체 적층체와, 상기 제2 주면으로부터 상기 활성층을 지나 상기 제1 도전형 반도체층의 일 영역에 연결된 콘택홀과, 상기 반도체 적층체의 제2 주면 상에 형성되며 상기 제1 도전형 반도체층의 일 영역에 상기 콘택홀을 통해 연결된 제1 전극과, 상기 반도체 적층체의 제2 주면 상에 형성되며 상기 제2 도전형 반도체층에 연결된 제2 전극을 포함하는 것으로 설명될 수 있다. 여기서, 상기 제1 및 제2 전극 중 어느 하나가 상기 반도체 적층체의 측방향으로 인출된 구조를 가질 수 있다.
본 발명의 다른 측면에서는, 연마공정을 이용하여 평탄화된 상면을 형성하고, 그 평탄화된 상면을 이용하여 균일한 두께의 파장변환부를 형성하는 파장변환층 형성공정을 제공할 수 있다. 이러한 실시형태는 도12a 내지 도12g을 참조하여 플립칩 발광소자의 제조공정에서 적용된 예로서 설명될 수 있다.
도12a에 도시된 바와 같이, 복수의 발광소자를 위한 반도체 적층체(45)가 형성된 웨이퍼(41)를 마련한다.
상기 반도체 적층체(45)는 제1 도전형 반도체층(45a) 및 제2 도전형 반도체층(45c)과 그 사이에 위치한 활성층(45b)을 포함할 수 있다. 상기 웨이퍼(41)는 에피택셜 성장용 웨이퍼일 수 있으며, 본 실시형태와 같이 절연성 기판일 수 있다.
따라서, 개별 발광소자의 영역 각각에 형성된 제1 전극(46a)은 노출된 제1 도전형 반도체층(45a) 상에 형성되며, 제2 전극(46b)은 제2 도전형 반도체층(45b) 상에 형성된다.
앞선 실시형태와 같이, 상기 반도체 적층체(45)와 상기 웨이퍼(41)은 서로 다른 물질로 구성되므로, 그 열팽창계수의 차이에 의해 성장과정 또는 성장 후 냉각과정에 응력이 발생하여 웨이퍼가 일정한 방향으로 휘어지는 문제가 야기될 수 있다.
도12b에 도시된 바와 같이, 상기 광투과성 웨이퍼(41) 하면에 광투과성 수지층(48)을 적용한다.
상기 광투과성 수지층(48)은 일정한 두께로 형성되더라도 웨이퍼(41)의 휨 정도에 대응되는 곡면의 형상을 갖는다. 본 실시형태에서 채용된 상기 광투과성 수지층은 광학적 요소로 채용되기 보다는 평탄한 상면을 제공하기 위해서 제공된다. 따라서, 광투과성 물질 자체로만 채용되는 것이 바람직하나, 필요에 따라 두께의 편차가 불이익하게 작용하지 않는 다른 물질이 함유될 수 있다.
이어, 도12c에 도시된 바와 같이, 평탄화된 면을 갖도록 상기 광투과성 수지층(48)을 연마한다. 이러한 연마공정을 통해서 상기 광투과성 수지층은 평탄화된 상면을 가질 수 있다. 도12d에 도시된 바와 같이, 이러한 평탄화된 상면을 이용하여 파장변환물질을 함유한 파장변환층(49a)을 비교적 용이하게 균일한 두께로 형성할 수 있다.
최종적으로, 도12e에 도시된 바와 같이, 개별 칩 단위로 절단하여 원하는 플립칩 구조의 반도체 발광소자를 제공할 수 있다. 필요에 따라, 소자의 측면 등에 추가적인 파장변환층을 제공하는 공정을 더 포함할 수 있다.
본 발명의 다양한 실시형태에서는, 파장변환층 형성 단계에서 별도의 적어도 하나의 제3 층을 형성하는 단계를 포함할 수 있다.
필요에 따라, 추가적인 제3 층은 다양한 추가적인 기능을 담당하도록 형성될 수 있다. 예를 들어, 상기 제3 층은 파장변환부로서 다른 발광색을 담당할 수 있다. 이와 같이, 상기 제3 층은 제1 및 제2 층에 함유된 광학 물질(파장변환물질, 광산란물질, 광투과성 매트릭스물질 등)과 다른 필요한 광학 물질을 포함할 수 있다. 다른 한편, 상기 제3 층은 연마공정에서 메인 파장변환부를 보호하는 층으로 사용될 수 있다.
이와 유사하게, 본 발명의 특정 실시형태에서는, 제1 층을 형성하는 단계와 제2 층을 형성하는 단계 사이에, 상기 제1 층 상에 적어도 일부 영역에 보정용 파장변환물질을 적용하는 단계를 포함할 수 있다. 이러한 실시형태는 도13a 내지 도13d에 걸쳐 설명되어 있다.
우선, 도13a에 도시된 바와 같이, 복수의 LED 칩(C)을 위한 반도체 적층체(55)가 형성된 웨이퍼(51)가 마련된다.
상기 웨이퍼(51)는 에피택셜 성장용 기판 또는 별도의 도전성을 갖는 지지기판일 수 있다. 상기 반도체 적층체(55)는 제1 및 제2 도전형 반도체층과 그 사이에 위치한 활성층을 포함한다. 상기 반도체 적층체(55)는 아이솔레이션 에칭(I)을 통해서 개별 칩 단위(C)로 분리된 형태를 가질 수 있다. 각 칩 단위(C)의 반도체 적층체(50a)은 전극(56)이 형성된다. 이러한 각 칩의 구조는 이에 한정되지는 않으나, 도9 내지 도11에 도시된 반도체 발광소자로 이해될 수 있다.
다음으로, 도13b에 도시된 바와 같이, 상기 반도체 적층체 상에 백색광을 방출하기 위한 메인 파장변환층(59a)을 형성한다. 본 공정은 도1b 및 도1c에서 설명된 파장변환층의 제1층을 형성하는 공정을 참조하여 이해될 수 있다.
본 공정에서 형성되는 메인 파장변환층(59a)은 각 칩(C)에 걸쳐 거의 균일한 두께를 갖도록 웨이퍼(51)의 휜 표면 상에 형성될 수 있다. 상기 반도체 적층체(55)이 메인 파장변환층(59a)이 형성되더라도, 발광다이오드 칩(C)의 전극(56)은 외부영역으로 노출되도록 제공될 수 있다. 앞서 설명한 바와 같이, 구조물로서 희생 패턴 및 도전성 범프를 형성할 수 있다.
이어, 이미 파장변환층이 적용된 LED 칩으로부터 방출되는 백색광의 색특성을 직접 측정하거나, 동일한 성장조건에서 제조된 웨이퍼의 개별 LED 칩의 파장특성에 대한 정보를 기초함으로써, 각 웨이퍼 상에 위치한 각 칩들이 원하는 목표 색특성(예, 색좌표)를 만족하는지 여부를 판단할 수 있다.
구체적인 예를 참조하여 설명하면, 도13c에 도시된 바와 같이, 각 개별 칩에 대한 색좌표 측정 결과, A, B, C 및 D로 표시된 영역에 위치한 일부 칩(c)들이 목표 색좌표영역(T)을 벗어난 색좌표 결과가 측정된 것으로 이해될 수 있다. 목표 색좌표영역을 벗어난 칩을 표시한 A,B,C,D의 영역은 도14에서 가상 웨이퍼 영역(WF)과 함께 동일한 문자로 표시된 색좌표 영역에 반영되어 있다.
이러한 웨이퍼 영역에 따른 색좌표 차이는 에피택셜 성장공정 중 웨이퍼 영역별 공정조건의 차이로 인해서 다른 파장을 갖는 활성층에 의해 발생될 수 있다. 따라서, 파장변환층(제1층(59a))을 균일한 두께로 형성하더라도, 도13c에 표시된 바와 같이, 각 영역별로 일부 칩(c)들이 목표 색특성영역(T)과의 색좌표 차이를 고려하여, 보정용 파장변환부로서 적어도 하나의 파장변환물질을 추가적으로 적용하여 최종 제품의 색차를 최소화시킬 수 있다.
이러한 보정용 파장변환부의 형성공정은 도1c에서 설명된 제2 층(19b)인 두께 조절부를 형성하기 전에 실시하는 것이 바람직하다.
우선, 도13c에 도시된 바와 같이, 도14의 결과에서 얻어진 색보정의 필요 여부와 편차정도에 따라 색보정을 위한 파장변환물질을 선택하고 그 양을 결정할 수 있다. 또한, 도13c에 나타난 각 영역에 따라, 일정한 영역의 칩에 대해서는 일괄적으로 색보정 공정을 적용할 수 있으나, 도13d에 도시된 바와 같이, 개별 칩(C)의 색편차에 따라, 보다 정밀하게 보정용 파장변환물질(58)을 적용할 수 있다.
즉, 색보정이 필요하다고 판단된 경우에, 색보정대상인 LED 칩(C)에 필요한 형광체의 종류 및 양을 결정하고, 추가적인 파장변환물질(58)을 적용한다. 예를 들어, A영역에 해당되는 경우에, 목표 색좌표영역(T)에 이동시키기 위해서, 적색 형광체(R)을 추가하는 방향으로 정해질 수 있다. 이와 유사하게, C영역과 E영역에 해당되는 경우에는, 목표 색좌표영역(T)을 조정하기 위해서 각각 황색 형광체(Y)와 녹색 형광체(G)를 선택할 수 있다.
또한, 목표 색좌표영역(T)에서 벗어난 B,G,D 영역에 위치한 칩들은 다른 형광체의 적절한 조합이 사용될 수 있다. 한편, 선택된 형광체의 양은 편차의 크기, 즉 색좌표의 차이에 근거하여 적절히 선택될 수 있다.
이러한 색보정 공정을 완료한 후에, 앞선 설명한 두께 조절부에 해당되는 광투과성 수지층을 형성하는 공정을 수행하고, 구조물의 노출공정을 실시할 수 있다. 이러한 과정은 앞서 설명된 실시형태를 참조할 수 있다. 구체적으로, 도1c 내지 도1d와 함께 도2 또는 도4의 공정이 본 실시형태의 후속공정을 위한 공정을 유익하게 채용되는 것으로 당업자라면 자명하게 이해할 수 있을 것이다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (27)

  1. 복수의 발광소자를 위한 반도체 적층체가 형성된 웨이퍼를 마련하는 단계 - 상기 반도체 적층체 상에는 상기 복수의 발광소자를 위한 복수의 전극이 위치함 -;
    상기 복수의 전극 상에 소정의 높이를 갖는 구조물을 형성하는 단계;
    상기 반도체 적층체 상에 순차적으로 적층된 적어도 2개의 층을 갖는 파장변환층을 형성하는 단계; 및
    상기 파장변환층이 원하는 두께를 갖도록 상기 파장변환층을 연마하는 단계;를 포함하며,
    상기 적어도 2개의 층은, 상기 반도체 적층체 상에 형성되며 메인 파장변환부로 제공되도록 파장변환물질을 갖는 제1 층과, 상기 제1 층 상에 형성되어 두께 조절부로 제공되며 상기 발광소자로부터 방출될 광의 파장에 대한 투과율이 상기 제1 층보다 큰 제2층을 포함하는 발광소자 제조방법.
  2. 제1항에 있어서,
    상기 제1 층은 상기 구조물의 상단보다 낮은 높이를 갖도록 형성되는 것을 특징으로 하는 발광소자 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 파장변환층을 연마하는 단계에서는, 상기 제2 층에 해당되는 부분만이 제거되는 것을 특징으로 하는 발광소자 제조방법.
  4. 제1항에 있어서,
    상기 파장변환층을 형성하는 단계는, 상기 구조물을 커버하도록 상기 파장변환층을 형성하는 단계인 것을 특징으로 하는 발광소자 제조방법.
  5. 제4항에 있어서,
    상기 파장변환층을 연마하는 단계는, 상기 구조물이 노출되도록 상기 파장변환층을 형성하는 단계인 것을 특징으로 하는 발광소자 제조방법.
  6. 제5항에 있어서,
    상기 파장변환층을 연마하는 단계는, 상기 구조물의 상면과 평탄화된 상면을 갖도록 상기 파장변환층을 연마하는 단계인 것을 특징으로 하는 발광소자 제조방법.
  7. 제1항에 있어서,
    상기 제1 층은 상기 파장변환물질을 함유한 광투과성 수지층인 것을 특징으로 하는 발광소자 제조방법.
  8. 제7항에 있어서,
    상기 제2층은 상기 제1층의 파장변환물질 함유농도보다 낮은 함유농도로 파장변환물질을 함유한 광투과성 수지층인 것을 특징으로 하는 발광소자 제조방법.
  9. 제8항에 있어서,
    상기 제2 층의 파장변환물질 함유농도는 상기 제1 층의 파장변환물질 함유농도의 30% 미만인 것을 특징으로 하는 발광소자 제조방법.
  10. 제1항에 있어서,
    상기 제2 층은 상기 파장변환물질을 함유하지 않은 광투과성 수지층인 것을 특징으로 하는 발광소자 제조방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서,
    상기 제2 층의 광 투과성 수지층은 상기 제1 층의 광 투과성 수지층은 서로 동일한 물질로 이루어진 것을 특징으로 하는 발광소자 제조방법.
  12. 제1항에 있어서,
    상기 파장변환층은 광산란 분말을 더 포함하는 것을 특징으로 하는 발광소자 제조방법.
  13. 제12항에 있어서,
    상기 광산란 분말은 상기 파장변환층의 제2층에 함유된 것을 특징으로 하는 발광소자 제조방법.
  14. 제1항에 있어서,
    상기 파장변환층은 상기 제1 및 제2 층 중 적어도 어느 한 층에 함유된 광학 물질과 다른 광학물질을 함유한 적어도 하나의 제3 층을 포함하는 것을 특징으로 하는 발광소자 제조방법.
  15. 제1항에 있어서,
    상기 파장변환층을 형성하는 단계는,
    상기 제1 층을 형성하는 단계와 상기 제2 층을 형성하는 단계 사이에, 상기 제1 층 상에 적어도 일부 영역에 보정용 파장변환물질을 적용하는 단계를 포함하는 것을 특징으로 하는 발광소자 제조방법.
  16. 제15항에 있어서,
    상기 보정용 파장변환물질은 상기 제1 층에 함유된 파장변환물질과 다른 발광색을 갖는 것을 특징으로 하는 발광소자 제조방법.
  17. 제15항에 있어서,
    상기 보정용 파장변환물질은 상기 구조물의 상단보다 낮은 높이를 갖도록 적용되는 것을 특징으로 하는 발광소자 제조방법.
  18. 제1항에 있어서,
    상기 파장변환층을 연마하는 단계 후에, 상기 전극이 노출되도록 상기 구조물을 제거하는 단계를 더 포함하는 것을 특징으로 하는 발광소자 제조방법.
  19. 제18항에 있어서,
    상기 구조물은 포토 레지스트로 형성된 것을 특징으로 하는 발광소자 제조방법.
  20. 제19항에 있어서,
    상기 구조물을 제거하는 단계는, 노출된 구조물에 융제를 적용하여 상기 구조물을 박리시키는 단계인 것을 특징으로 하는 발광소자 제조방법.
  21. 제1항에 있어서,
    상기 구조물은 도전성 범프인 것을 특징으로 하는 발광소자 제조방법.
  22. 제1항에 있어서,
    상기 파장변환층을 형성하는 단계 전에, 적어도 상기 반도체 적층체가 개별 발광소자 단위로 분리되도록 상기 반도체 적층체가 형성된 웨이퍼를 하프 다이싱(half dicing)하는 단계를 더 포함하는 것을 특징으로 하는 발광소자 제조방법.
  23. 제22항에 있어서,
    상기 파장변환층을 형성하는 단계는, 상기 하프 다이싱된 영역에 파장변환 물질이 충전되도록 상기 파장변환층을 형성하는 단계를 포함하며,
    상기 웨이퍼를 절단하는 단계는, 상기 하프 다이싱에 의해 얻어진 상기 발광소자의 측면영역에 상기 파장변환층이 유지되도록 상기 웨이퍼를 절단하는 단계를 포함하는 것을 특징으로 하는 발광소자 제조방법.
  24. 제23항에 있어서,
    상기 웨이퍼는 도전성 웨이퍼이며, 상기 복수의 전극은 각각 발광소자영역에 하나의 전극이 위치하도록 형성된 것을 특징으로 하는 반도체 발광소자 제조방법.
  25. 제1항에 있어서,
    상기 파장변환층을 형성하는 단계는, 스크린 프린팅(screen printing), 스핀 코팅(spin coating), 디스펜싱(dispensing), 스프레이 코팅(spray coating), 테이프부착(tape attaching), 전기영동, 증착 공정, 스퍼터링 및 컴프레션 몰딩(compression molding) 중 적어도 하나에 의해 수행되는 것을 특징으로 하는 발광소자 제조방법.
  26. 복수의 발광소자를 위한 반도체 적층체가 형성된 광투과성 웨이퍼를 마련하는 단계;
    상기 광투과성 웨이퍼 하면에 광투과성 수지층을 적용하는 단계;
    평탄화된 면을 갖도록 상기 광투과성 수지층을 연마하는 단계; 및
    상기 평탄화된 면 상에 파장변환물질을 함유한 파장변환층을 형성하는 단계를 포함하는 발광소자 제조방법.
  27. 제16항에 있어서,
    상기 웨이퍼는 절연 기판이며, 상기 복수의 전극은 각각 발광소자영역에 적어도 2개의 전극이 위치하도록 형성된 것을 특징으로 하는 발광소자 제조방법.
KR1020110076721A 2011-08-01 2011-08-01 반도체 발광소자 제조방법 KR20130014950A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110076721A KR20130014950A (ko) 2011-08-01 2011-08-01 반도체 발광소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110076721A KR20130014950A (ko) 2011-08-01 2011-08-01 반도체 발광소자 제조방법

Publications (1)

Publication Number Publication Date
KR20130014950A true KR20130014950A (ko) 2013-02-12

Family

ID=47894870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110076721A KR20130014950A (ko) 2011-08-01 2011-08-01 반도체 발광소자 제조방법

Country Status (1)

Country Link
KR (1) KR20130014950A (ko)

Similar Documents

Publication Publication Date Title
JP7136834B2 (ja) 小型光源を有する波長変換発光デバイス
US10043955B2 (en) Light emitting diode chip having wavelength converting layer and method of fabricating the same, and package having the light emitting diode chip and method of fabricating the same
CN106558597B (zh) 发光器件封装件
JP5508244B2 (ja) 半導体発光装置の製造方法
JP5918221B2 (ja) Ｌｅｄチップの製造方法
US8916890B2 (en) Light emitting diodes with light filters
US20150303355A1 (en) Semiconductor light emitting device and method for manufacturing same
JP5634003B2 (ja) 発光装置
JP6248431B2 (ja) 半導体発光装置の製造方法
US10283685B2 (en) Light emitting device and method of fabricating the same
JP2013251417A (ja) 発光装置
US11398462B2 (en) Light emitting device for display and light emitting package having the same
EP2953175B1 (en) Light emitting device module
KR101752425B1 (ko) 파장변환층을 갖는 발광 다이오드 칩, 그것을 제조하는 방법 및 그것을 갖는 패키지
JP2019016821A (ja) 半導体発光装置
JP2016197760A (ja) 発光装置
CN111129062B (zh) Led显示模组、led显示屏及制作方法
US9059381B2 (en) Light emitting device having wavelength converting layer and method of fabricating the same
JP6511809B2 (ja) 発光装置及びその実装方法、並びに光源装置の製造方法
TW201909453A (zh) 半導體模組、顯示裝置、以及半導體模組的製造方法
KR20120106624A (ko) 반도체 발광 장치 웨이퍼 및 반도체 발광 장치의 제조 방법
KR20140123720A (ko) 발광소자 패키지 및 그 제조 방법
JP6432654B2 (ja) 半導体発光装置
KR20130014950A (ko) 반도체 발광소자 제조방법
US20240105757A1 (en) Pixel device and display apparatus having the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination