KR20130011484A - Light emitting device - Google Patents

Light emitting device Download PDF

Info

Publication number
KR20130011484A
KR20130011484A KR1020110072661A KR20110072661A KR20130011484A KR 20130011484 A KR20130011484 A KR 20130011484A KR 1020110072661 A KR1020110072661 A KR 1020110072661A KR 20110072661 A KR20110072661 A KR 20110072661A KR 20130011484 A KR20130011484 A KR 20130011484A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
emitting device
current blocking
blocking layer
Prior art date
Application number
KR1020110072661A
Other languages
Korean (ko)
Other versions
KR101880451B1 (en
Inventor
정환희
김소정
김현주
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110072661A priority Critical patent/KR101880451B1/en
Publication of KR20130011484A publication Critical patent/KR20130011484A/en
Application granted granted Critical
Publication of KR101880451B1 publication Critical patent/KR101880451B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of group II and group VI of the periodic system

Abstract

PURPOSE: A light emitting device is provided to improve the luminous efficiency of the light emitting device by reducing current concentration generating between a bearing substrate and an electrode. CONSTITUTION: An ohmic layer(150) is formed on a bearing substrate(190). A current blocking layer(145) is formed at a predetermined portion on the ohmic layer. A light emitting structure is formed on the ohmic layer and a current blocking layer. The current blocking layer includes zinc(Zn).

Description

발광소자{LIGHT EMITTING DEVICE}[0001] LIGHT EMITTING DEVICE [0002]

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing the light emitting device, a light emitting device package and an illumination system.

발광소자(Light Emitting Device:LED)는 전기에너지를 빛에너지로 변환시키는 소자로서, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. Light Emitting Device (LED) is a device that converts electrical energy into light energy and can realize various colors by adjusting the composition ratio of compound semiconductors.

발광소자는 형광등, 백열등 등 기존의 광원에 비해 저 소비 전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다.The light emitting device has advantages of low power consumption, semi-permanent life, fast response speed, safety, and environmental friendliness compared to conventional light sources such as fluorescent lamps and incandescent lamps.

이에 기존의 광원을 발광소자로 대체하기 위한 많은 연구가 진행되고 있으며, 실내 외에서 사용되는 각종 램프, 액정표시장치, 전광판, 가로등 등의 조명 장치의 광원으로서 발광소자를 사용하는 경우가 증가하고 있는 추세이다.Therefore, many researches are being made to replace the existing light sources with light emitting devices, and the use of light emitting devices as light sources for lighting devices such as lamps, liquid crystal displays, electronic signs, and street lamps, which are used indoors and outdoors, is increasing. to be.

예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.For example, nitride semiconductors have received great interest in the development of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy. In particular, blue light emitting devices, green light emitting devices, and ultraviolet light emitting devices using nitride semiconductors are commercially used and widely used.

발광소자의 응용범위의 확대는 근본적으로 발광소자의 고출력, 고효율화 기술개발을 요구한다.The expansion of the application range of the light emitting device basically requires the development of high output and high efficiency technology of the light emitting device.

실시예는 고출력, 고효율의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.Embodiments provide a high output, high efficiency light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

또한, 실시예는 신뢰성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.In addition, the embodiment is to provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package and an illumination system with improved reliability.

실시예에 따른 발광소자는 지지 기판; 상기 지지 기판 상에 오믹층; 상기 오믹층 상의 일부 영역에 형성된 전류차단층; 및 상기 오믹층과 상기 전류차단층 상에 형성된 발광구조물;을 포함하며, 상기 전류차단층은 아연(Zn)을 포함한다.The light emitting device according to the embodiment includes a support substrate; An ohmic layer on the support substrate; A current blocking layer formed on a portion of the ohmic layer; And a light emitting structure formed on the ohmic layer and the current blocking layer, wherein the current blocking layer includes zinc (Zn).

실시예에 고출력, 고효율의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.The embodiment can provide a high power, high efficiency light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

또한, 실시예는 신뢰성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.In addition, the embodiment can provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package and an illumination system with improved reliability.

도 1은 제1 실시예에 따른 발광소자의 단면도.
도 2는 제2 실시예에 따른 발광소자의 단면도.
도 3 내지 도 10은 실시예에 따른 발광소자의 공정 단면도.
도 11은 실시예에 따른 발광소자 패키지의 단면도.
도 12는 실시예에 따른 조명 유닛의 사시도.
도 13은 실시예에 따른 백라이트 유닛의 사시도.1 is a sectional view of a light emitting device according to a first embodiment;
2 is a cross-sectional view of a light emitting device according to a second embodiment;
3 to 10 are cross-sectional views of a light emitting device according to the embodiment;
11 is a cross-sectional view of a light emitting device package according to an embodiment.
12 is a perspective view of a lighting unit according to an embodiment.
13 is a perspective view of a backlight unit according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. In addition, the size of each component does not necessarily reflect the actual size.

(실시예)(Example)

도 1은 제1 실시예에 따른 발광소자(100)의 단면도이다.1 is a cross-sectional view of a light emitting device 100 according to a first embodiment.

제1 실시예에 따른 발광소자(100)는 지지 기판(190)과, 상기 지지 기판(190) 상에 형성된 오믹층(150)과, 상기 오믹층(150) 상의 일부 영역에 형성된 전류차단층(145) 및 상기 오믹층(150)과 상기 전류차단층(145) 상에 형성된 발광구조물(135)을 포함한다.The light emitting device 100 according to the first embodiment includes a support substrate 190, an ohmic layer 150 formed on the support substrate 190, and a current blocking layer formed in a portion of the ohmic layer 150. 145 and the light emitting structure 135 formed on the ohmic layer 150 and the current blocking layer 145.

상기 발광구조물(135)은 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함할 수 있다.The light emitting structure 135 may include a first conductive semiconductor layer 110, an active layer 120, and a second conductive semiconductor layer 130.

실시예에서 상기 오믹층(150)은 아연(Zn)을 포함하는 오믹층일 수 있다. 예를 들어, 상기 오믹층(150)은 IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), AZO(aluminum zinc oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.In an embodiment, the ohmic layer 150 may be an ohmic layer including zinc (Zn). For example, the ohmic layer 150 may include indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), aluminum zinc oxide (AZO), and GZO. (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), and may be formed, including at least one of, but not limited to such materials.

실시예에 의하면, Zn 계열로 오믹층을 형성하는 경우 광도와 신뢰성이 증대되고, 가격 경쟁력이 있으며, MOCVD 또는 MBE 등의 공정에 의해 양산이 가능하여 양산성이 증대되는 장점이 있다.According to the embodiment, when the ohmic layer is formed of Zn series, the brightness and reliability are increased, the price is competitive, and mass production is possible by a process such as MOCVD or MBE, and thus the mass productivity is increased.

종래기술에 의하면 오믹층과 반사층 사이에 SiO2를 포함하는 전류차단층을 형성하는 경우, 열처리시 SiO2 전류차단층과 오믹층 사이의 접촉(adhesion)이 약해져 신뢰성이 저하되는 문제가 있다.According to the prior art, five in the case of forming a current blocking layer including a SiO 2 between mikcheung and the reflective layer, heat treatment SiO 2 There is a problem in that the contact between the current blocking layer and the ohmic layer is weak and the reliability is lowered.

실시예는 Zn 계열로 오믹층을 형성하는 경우에, 전류차단층(145)과 Zn 계열의 오믹층이 맞닿을 경우 고온 열처리시 전류차단층(145)과 오믹층(150) 계면에서의 접촉(adhesion)이 약해지는 것을 보완할 수 있다.According to the embodiment, when the ohmic layer is formed of Zn-based, when the current blocking layer 145 and the Zn-based ohmic layer contact each other, the contact at the interface of the current blocking layer 145 and the ohmic layer 150 during high temperature heat treatment ( It can compensate for the weakening of adhesion.

이를 위해, 실시예에서의 전류차단층(145)은 아연(Zn)을 포함하는 산화물일 수 있다. 예를 들어, 상기 전류차단층(145)은 산화아연(ZnO)을 포함할 수 있으나 이에 한정되는 것은 아니다.To this end, the current blocking layer 145 in the embodiment may be an oxide containing zinc (Zn). For example, the current blocking layer 145 may include zinc oxide (ZnO), but is not limited thereto.

실시예에서 상기 전류차단층(145)의 상면은 제2 도전형 반도체층(130)과 접촉하고, 상기 전류차단층(145)의 하면 및 측면은 오믹층(150)과 접할 수 있으나 이에 한정되는 것은 아니다.In an embodiment, an upper surface of the current blocking layer 145 may contact the second conductive semiconductor layer 130, and a lower surface and a side surface of the current blocking layer 145 may contact the ohmic layer 150, but is not limited thereto. It is not.

상기 전류차단층(145)은 전극(115)과 수직 방향으로 적어도 일부분이 중첩되도록 형성될 수 있으며, 이에 따라 전극(115)과 지지 기판(190) 사이의 최단 거리로 전류가 집중되는 현상을 완화하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다. The current blocking layer 145 may be formed such that at least a portion of the current blocking layer 145 overlaps with the electrode 115 in a vertical direction, thereby alleviating a phenomenon in which current is concentrated at the shortest distance between the electrode 115 and the supporting substrate 190. The luminous efficiency of the light emitting device 100 can be improved.

상기 전류차단층(145)은 열처리를 통해 형성될 수 있다. 예를 들어, 상기 전류차단층(145)은 스퍼터(sputter) 장비로 증착시 약 200℃ 이하의 온도에서 산소분위기로 증착되어 ZnO를 형성할 수 있으나 이에 한정되는 것은 아니다.The current blocking layer 145 may be formed through heat treatment. For example, the current blocking layer 145 may be deposited in an oxygen atmosphere at a temperature of about 200 ° C. or less when deposited by sputtering equipment to form ZnO, but is not limited thereto.

또한, 상기 전류차단층(145)은 약 500℃ 이하의 온도에서 분자빔 에피택시법(Molecular Beam Epitaxy: MBE)를 이용하여 ZnO를 형성할 수 있으나 이에 한정되는 것은 아니다.In addition, the current blocking layer 145 may form ZnO using a molecular beam epitaxy (MBE) at a temperature of about 500 ° C. or less, but is not limited thereto.

실시예에서 상기 전류차단층(145)의 두께는 약 2nm~약 500nm일 수 있다. 상기 전류차단층(145)의 두께가 약 2nm 미만인 경우 전류차단층의 두께가 너무 얇아 터널링이 발생할 수 있며, 상기 전류차단층(145)의 두께가 약 500nm를 초과하는 경우 전류차단층에 의해 과도한 단차가 발생하여 소자의 평평도를 유지하기 어려울 수 있다.In an embodiment, the thickness of the current blocking layer 145 may be about 2 nm to about 500 nm. If the thickness of the current blocking layer 145 is less than about 2 nm, the thickness of the current blocking layer may be too thin, and tunneling may occur. If the thickness of the current blocking layer 145 is greater than about 500 nm, the current blocking layer is excessively exceeded by the current blocking layer. A step may occur and it may be difficult to maintain the flatness of the device.

또한, 실시예에서 상기 전류차단층(145)의 비저항은 약 1×10-3 Ωcm 이상을 유지하여 전류차단 및 전류확산 기능을 할 수 있다.In addition, in the exemplary embodiment, the resistivity of the current blocking layer 145 may be maintained at about 1 × 10 −3 Ωcm or more to serve as a current blocking and current spreading function.

실시예에 의하면 전류차단층의 재질을 산화아연(ZnO)을 채용함으로써 오믹층과 전류차단층의 접합력을 증대함과 아울러 전류차단기능 및 전류확산 기능을 효율적으로 수행할 수 있다.According to the embodiment, by using zinc oxide (ZnO) as the material of the current blocking layer, the bonding force between the ohmic layer and the current blocking layer can be increased, and the current blocking function and the current diffusion function can be efficiently performed.

실시예는 상기 지지 기판(190)과 발광구조물(135) 사이에 접합층(180), 베리어층(170), 반사층(160)을 더 포함할 수 있다. The embodiment may further include a bonding layer 180, a barrier layer 170, and a reflective layer 160 between the support substrate 190 and the light emitting structure 135.

상기 발광구조물(135)의 측면으로 패시베이션층(195)이 형성될 수 있고, 상기 제1 도전형 반도체층(110)의 상면의 일부 영역에 전극(115)이 형성되며, 상기 제1 도전형 반도체층(110)의 상면의 다른 영역에 광 추출 효율을 증가시키기 위해 러프니스 패턴(112)이 형성될 수 있다.A passivation layer 195 may be formed on a side surface of the light emitting structure 135, and an electrode 115 is formed on a portion of an upper surface of the first conductivity type semiconductor layer 110, and the first conductivity type semiconductor. Roughness patterns 112 may be formed in other regions of the top surface of layer 110 to increase light extraction efficiency.

도 2는 제2 실시예에 따른 발광소자(102)의 단면도이다.2 is a sectional view of the light emitting device 102 according to the second embodiment.

제2 실시예는 제1 실시예의 기술적인 특징을 채용할 수 있으며, 이하 차별되는 특징을 중심으로 설명한다.The second embodiment may employ the technical features of the first embodiment, and will be described below with respect to features that are different.

제2 실시예는 상기 오믹층(150)과 상기 제2 도전형 반도체층(130) 사이의 외측에는 보호층(140)이 형성될 수 있다. 상기 보호층(140)은 채널층으로 칭할수도 있으나 이에 한정되는 것은 아니다.In the second embodiment, a protective layer 140 may be formed on an outer side between the ohmic layer 150 and the second conductive semiconductor layer 130. The protective layer 140 may also be referred to as a channel layer, but is not limited thereto.

상기 보호층(140)의 상면은 제2 도전형 반도체층(130)과 패시베이션층(195)에 접촉하고, 상기 보호층(140)의 하면 및 측면은 오믹층(150)에 의해 둘러싸일 수 있다. 예를 들어, 상기 오믹층(150)이 상기 보호층(140)을 감싸는 구조를 형성할 수 있다.The upper surface of the protective layer 140 may contact the second conductive semiconductor layer 130 and the passivation layer 195, and the lower surface and the side surface of the protective layer 140 may be surrounded by the ohmic layer 150. . For example, the ohmic layer 150 may form a structure surrounding the protective layer 140.

따라서, 발광구조물(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 상기 보호층(140)을 에칭하지 않기 때문에 상기 보호층(140)의 측면에서 발생하던 깨짐 현상을 효과적으로 방지할 수 있다. Therefore, when the isolation etching is performed to separate the light emitting structure 135 into the unit chip region, since the protective layer 140 is not etched, the cracking phenomenon occurring at the side of the protective layer 140 is eliminated. Can be effectively prevented.

상기 보호층(140)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(180) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 상기 보호층(140)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.The protective layer 140 may be formed of an electrically insulating material, a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 180, or a material forming a Schottky contact with the second conductive semiconductor layer 130. Can be formed. For example, the protective layer 140 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , It may include at least one of TiO x , TiO 2 , Ti, Al or Cr.

또한, 상기 보호층(140)은 일부분이 발광구조물(135)과 수직 방향에서 중첩될 수 있다. 이러한 보호층(140)은 오믹층(150)과 활성층(120) 사이의 측면에서의 거리를 증가시켜 오믹층(150)과 활성층(120) 사이의 전기적 단락의 발생 가능성을 줄일 수 있다. 또한, 상기 보호층(140)은 발광구조물(135)과 지지 기판(190) 사이의 틈새로 수분 등이 침투되는 것도 방지할 수 있다.In addition, a portion of the protective layer 140 may overlap the light emitting structure 135 in the vertical direction. The protective layer 140 may increase the distance between the ohmic layer 150 and the active layer 120 to reduce the possibility of an electrical short circuit between the ohmic layer 150 and the active layer 120. In addition, the protective layer 140 may prevent penetration of moisture and the like into a gap between the light emitting structure 135 and the support substrate 190.

상기 보호층(140)은 칩 분리 공정에서 전기적 단락이 발생하는 것을 방지할 수 있다. 좀더 구체적으로 설명하면, 발광구조물(135)을 단위 칩 영역으로 분리하기 위하여 아이솔레이션 에칭(isolation etching)을 하는 경우, 오믹층(150)에서 발생된 파편이 제2 도전형 반도체층(130)과 활성층(120) 사이 또는 활성층(120)과 제1 도전형 반도체층(110) 사이에 부착되어 전기적 단락이 발생할 수 있는데, 상기 보호층(140)은 이러한 전기적 단락을 방지한다.The protective layer 140 may prevent an electrical short circuit from occurring in the chip separation process. More specifically, in the case of isolation etching to separate the light emitting structure 135 into the unit chip region, the fragments generated in the ohmic layer 150 are formed of the second conductive semiconductor layer 130 and the active layer. An electrical short may occur between the layers 120 or between the active layer 120 and the first conductivity-type semiconductor layer 110, and the protective layer 140 may prevent the electrical short.

실시예에 고출력, 고효율의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.The embodiment can provide a high power, high efficiency light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

또한, 실시예는 신뢰성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.In addition, the embodiment can provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package and an illumination system with improved reliability.

이하, 도 3 내지 도 10을 참조하여 실시예에 따른 발광소자의 제조방법을 설명하면서 실시예의 특징을 좀더 자세히 기술한다.Hereinafter, the features of the embodiment will be described in more detail with reference to FIGS. 3 to 10 while describing a method of manufacturing the light emitting device according to the embodiment.

우선, 도 3과 같이 성장 기판(101) 상에 발광구조물(135)을 형성한다.First, the light emitting structure 135 is formed on the growth substrate 101 as shown in FIG. 3.

상기 성장기판(101)은 예를 들어, 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge 중 적어도 하나로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 예를 들어, 상기 성장 기판(101)은 상기 발광 구조물이 성장되며, 상기 사파이어 기판이 사용될 수도 있다.The growth substrate 101 may be formed of, for example, at least one of sapphire (Al 2 O 3 ), SiC, GaAs, GaN, ZnO, Si, GaP, InP, Ge, but is not limited thereto. For example, the light emitting structure may be grown on the growth substrate 101, and the sapphire substrate may be used.

상기 발광구조물(135)은 상기 성장기판(101) 상에 상기 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 순차적으로 성장함으로써 형성될 수 있다.The light emitting structure 135 may be formed by sequentially growing the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 on the growth substrate 101.

상기 발광구조물(135)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.The light emitting structure 135 may include, for example, a metal organic chemical vapor deposition (MOCVD), a chemical vapor deposition (CVD), a plasma chemical vapor deposition (PECVD), a molecular beam. Molecular Beam Epitaxy (MBE), Hydride Vapor Phase Epitaxy (HVPE), etc. may be formed using, but is not limited thereto.

한편, 상기 발광구조물(135) 및 상기 성장 기판(101) 사이에는 격자 상수 차이를 완화하기 위해 버퍼층(미도시) 및/또는 언도프트 반도체층(미도시)이 형성될 수도 있다. Meanwhile, a buffer layer (not shown) and / or an undoped semiconductor layer (not shown) may be formed between the light emitting structure 135 and the growth substrate 101 to alleviate the lattice constant difference.

상기 제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(110)이 N형 반도체층인 경우, 상기 제1도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.The first conductivity type semiconductor layer 110 may be implemented as a group III-V compound semiconductor doped with a first conductivity type dopant, and when the first conductivity type semiconductor layer 110 is an N-type semiconductor layer, The first conductive dopant may be an N-type dopant and may include Si, Ge, Sn, Se, or Te, but is not limited thereto.

상기 제1 도전형 반도체층(110)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 예를 들어, 상기 제1 도전형 반도체층(110)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 110 may be formed of a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It may include. For example, the first conductivity type semiconductor layer 110 is formed of any one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP. Can be.

상기 제1 도전형 반도체층(110)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(110)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductivity type semiconductor layer 110 may form an N-type GaN layer using a chemical vapor deposition method (CVD), molecular beam epitaxy (MBE), sputtering, or hydroxide vapor phase epitaxy (HVPE). . In addition, the first conductive semiconductor layer 110 may include a silane including n-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and silicon (Si) in the chamber. The gas SiH 4 may be injected and formed.

이후, 상기 제1 도전형 반도체층(110) 상에 전류확산층(미도시), 전자주입층(미도시) 또는 스트레인 제어층(미도시)을 형성할 수 있다.Thereafter, a current spreading layer (not shown), an electron injection layer (not shown), or a strain control layer (not shown) may be formed on the first conductive semiconductor layer 110.

상기 전류확산층은 언도프트 질화갈륨층(undoped GaN layer)일 수 있으나 이에 한정되는 것은 아니다. The current diffusion layer may be an undoped GaN layer, but is not limited thereto.

상기 전자주입층(미도시)은 제1 도전형 질화갈륨층일 수 있다. 예를 들어, 상기 전자주입층은 n형 도핑원소가 6.0x1018atoms/cm3~8.0x1018atoms/cm3의 농도로 도핑 됨으로써 효율적으로 전자주입을 할 수 있다. The electron injection layer (not shown) may be a first conductivity type gallium nitride layer. For example, the electron injection layer may be the electron injection efficiently by being doped at a concentration of the n-type doping element 6.0x10 18 atoms / cm 3 ~ 8.0x10 18 atoms / cm 3.

또한, 실시예는 전자주입층 상에 InyAlxGa(1-x-y)N(0≤x≤1, 0≤y≤1)/GaN 등으로 형성된 스트레인 제어층(미도시)을 형성할 수 있다. 상기 스트레인 제어층은 제1 도전형 반도체층(110)과 활성층(120) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다. In addition, the embodiment may form a strain control layer (not shown) formed of In y Al x Ga (1-xy) N (0≤x≤1, 0≤y≤1) / GaN, etc. on the electron injection layer. have. The strain control layer may effectively mitigate stress that is odd due to lattice mismatch between the first conductivity-type semiconductor layer 110 and the active layer 120.

또한, 상기 스트레인제어층은 제1 InGaN 및 제2 InGaN 등의 조성을 갖는 적어도 6주기로 반복 적층됨에 따라, 더 많은 전자가 활성층(120)의 낮은 에너지 준위로 모이게 되며, 결과적으로 전자와 정공의 재결합 확률이 증가되어 발광효율이 향상될 수 있다.In addition, as the strain control layer is repeatedly stacked in at least six cycles having the composition of the first InGaN and the second InGaN, more electrons are collected at the low energy level of the active layer 120, and as a result, the probability of recombination of electrons and holes This can be increased to improve the luminous efficiency.

이후, 상기 스트레인 제어층 상에 활성층(120)을 형성한다. Thereafter, the active layer 120 is formed on the strain control layer.

상기 활성층(120)은 제1 도전형 반도체층(110)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(130)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다. The active layer 120 has an energy band inherent to the active layer (light emitting layer) material because electrons injected through the first conductive semiconductor layer 110 and holes injected through the second conductive semiconductor layer 130 formed thereafter meet each other. It is a layer that emits light with energy determined by.

상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(120)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 120 may be formed of at least one of a single quantum well structure, a multi quantum well structure (MQW), a quantum line structure, or a quantum dot structure. For example, the active layer 120 may be injected with trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) to form a multi-quantum well structure. It is not limited to this.

상기 활성층(120)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 120 is formed of one or more pair structures of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) / AlGaP. But it is not limited thereto. The well layer may be formed of a material having a lower band gap than the band gap of the barrier layer.

다음으로, 실시예에서 상기 활성층(120) 상에는 전자차단층(미도시)이 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. 예를 들어, 상기 전자차단층은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(120)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있으며, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다. Next, in the embodiment, the electron blocking layer (not shown) is formed on the active layer 120 to improve the luminous efficiency by acting as electron blocking and the cladding of the active layer (MQW cladding). For example, the electron blocking layer may be formed of Al x In y Ga (1-xy) N (0 ≦ x ≦ 1,0 ≦ y ≦ 1) based semiconductor, and an energy band gap of the active layer 120 Rather, it may have a high energy band gap and may be formed to a thickness of about 100 kPa to about 600 kPa, but is not limited thereto.

또한, 상기 전자차단층은 AlzGa(1-z)N/GaN(0≤z≤1) 초격자(superlattice)로 형성될 수 있으나 이에 한정되는 것은 아니다.The electron blocking layer may be formed of a superlattice of Al z Ga (1-z) N / GaN (0? Z ? 1), but is not limited thereto.

상기 전자차단층은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다. 예를 들어, 상기 전자차단층은 Mg이 약 1018~1020/cm3 농도 범위로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다.The electron blocking layer can efficiently block the electrons that are ion-implanted into the p-type and overflow, and increase the hole injection efficiency. For example, the electron blocking layer can effectively prevent electrons that are overflowed by ion implantation of Mg in a concentration range of about 10 18 to 10 20 / cm 3 , and increase the hole injection efficiency.

이후, 상기 전자차단층 상에 제2 도전형 반도체층(130)을 형성한다.Thereafter, a second conductivity type semiconductor layer 130 is formed on the electron blocking layer.

상기 제2 도전형 반도체층(130)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(130)이 P형 반도체층인 경우, 상기 제2도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive type semiconductor layer 130 is a second conductive type dopant is doped -5-group three-V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0≤x≤1, 0≤y And a semiconductor material having a composition formula of ≦ 1, 0 ≦ x + y ≦ 1). When the second conductive semiconductor layer 130 is a P-type semiconductor layer, the second conductive dopant may be a P-type dopant and may include Mg, Zn, Ca, Sr, and Ba.

상기 제2 도전형 반도체층(130)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductivity type semiconductor layer 130 is a bicetyl cyclone containing p-type impurities such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and magnesium (Mg). Pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } may be injected to form a p-type GaN layer, but is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(110)은 N형 반도체층, 상기 제2 도전형 반도체층(130)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(130) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물(135)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an exemplary embodiment, the first conductivity type semiconductor layer 110 may be an N type semiconductor layer, and the second conductivity type semiconductor layer 130 may be a P type semiconductor layer, but is not limited thereto. In addition, a semiconductor, for example, an N-type semiconductor layer (not shown) having a polarity opposite to that of the second conductive type may be formed on the second conductive type semiconductor layer 130. Accordingly, the light emitting structure 135 may be implemented as any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

다음으로, 도 4와 같이, 상기 발광구조물(135) 상에 단위 칩 영역에 대응하여 보호층(140) 및 전류 차단층(145)이 형성된다.Next, as shown in FIG. 4, the passivation layer 140 and the current blocking layer 145 are formed on the light emitting structure 135 corresponding to the unit chip region.

상기 보호층(140) 및 상기 전류 차단층(145)은 마스크 패턴을 이용하여 제2 도전형 반도체층(130) 상에 형성될 수 있다. 상기 보호층(140) 및 상기 전류 차단층(145)은 다양한 증착 방법을 이용하여 형성할 수 있다.The protective layer 140 and the current blocking layer 145 may be formed on the second conductive semiconductor layer 130 using a mask pattern. The protective layer 140 and the current blocking layer 145 may be formed using various deposition methods.

상기 보호층(140)은 전기 절연성을 가지는 물질, 반사층(160) 또는 접합층(180) 보다 전기 전도성이 낮은 물질, 또는 제2 도전형 반도체층(130)과 쇼트키 접촉을 형성하는 물질을 이용하여 형성될 수 있다. 예를 들어, 보호층(140)은, ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiOx, TiO2, Ti, Al 또는 Cr 중 적어도 하나를 포함할 수 있다.The protective layer 140 may be formed of an electrically insulating material, a material having a lower electrical conductivity than the reflective layer 160 or the bonding layer 180, or a material forming a Schottky contact with the second conductive semiconductor layer 130. Can be formed. For example, the protective layer 140 may include ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, ZnO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , It may include at least one of TiO x , TiO 2 , Ti, Al or Cr.

실시예에서의 전류차단층(145)은 아연(Zn)을 포함하는 산화물일 수 있다. 예를 들어, 상기 전류차단층(145)은 산화아연(ZnO)을 포함할 수 있으나 이에 한정되는 것은 아니다.In one embodiment, the current blocking layer 145 may be an oxide including zinc (Zn). For example, the current blocking layer 145 may include zinc oxide (ZnO), but is not limited thereto.

상기 전류차단층(145)은 열처리를 통해 형성될 수 있다. 예를 들어, 상기 전류차단층(145)은 스퍼터(sputter) 장비로 증착시 약 200℃ 이하의 온도에서 산소분위기로 증착되어 ZnO를 형성할 수 있으나 이에 한정되는 것은 아니다.The current blocking layer 145 may be formed through heat treatment. For example, the current blocking layer 145 may be deposited in an oxygen atmosphere at a temperature of about 200 ° C. or less when deposited by sputtering equipment to form ZnO, but is not limited thereto.

또한, 상기 전류차단층(145)은 약 500℃ 이하의 온도에서 분자빔 에피택시법(Molecular Beam Epitaxy: MBE)를 이용하여 ZnO를 형성할 수 있으나 이에 한정되는 것은 아니다.In addition, the current blocking layer 145 may form ZnO using a molecular beam epitaxy (MBE) at a temperature of about 500 ° C. or less, but is not limited thereto.

실시예에서 상기 전류차단층(145)의 두께는 약 2nm~약 500nm일 수 있다. 상기 전류차단층(145)의 두께가 약 2nm 미만인 경우 전류차단층이 균일하게 형성되기 어려워 터널링이 발생할 수 있며, 상기 전류차단층(145)의 두께가 약 500nm를 초과하는 경우 전류차단층에 의해 과도한 단차가 발생하여 소자의 평평도를 유지하기 어려울 수 있다.In an embodiment, the thickness of the current blocking layer 145 may be about 2 nm to about 500 nm. If the thickness of the current blocking layer 145 is less than about 2 nm, the current blocking layer may be difficult to uniformly form, and tunneling may occur. If the thickness of the current blocking layer 145 is greater than about 500 nm, the current blocking layer may be caused by the current blocking layer. Excessive stepping can occur, making it difficult to maintain device flatness.

또한, 실시예에서 상기 전류차단층(145)의 비저항은 약 1×10-3 Ωcm 이상을 유지하여 전류차단 및 전류확산 기능을 할 수 있다.In addition, in the exemplary embodiment, the resistivity of the current blocking layer 145 may be maintained at about 1 × 10 −3 Ωcm or more to serve as a current blocking and current spreading function.

다음으로, 도 5 및 도 6과 같이, 상기 제2 도전형 반도체층(130) 및 상기 보호층(140) 상에 오믹층(150)을 형성하고, 상기 오믹층(150) 상에 반사층(160)을 형성할 수 있다. 여기서, 상기 오믹층(150)은 상기 보호층(140)을 둘러싸는 구조로 형성된다.Next, as shown in FIGS. 5 and 6, the ohmic layer 150 is formed on the second conductive semiconductor layer 130 and the protective layer 140, and the reflective layer 160 is formed on the ohmic layer 150. ) Can be formed. Here, the ohmic layer 150 is formed in a structure surrounding the protective layer 140.

상기 오믹층(150) 및 상기 반사층(160)은 예를 들어, 전자빔(E-beam) 증착, 스퍼터링(Sputtering), PECVD(Plasma Enhanced Chemical Vapor Deposition) 중 어느 하나의 방법에 의해 형성될 수 있다.The ohmic layer 150 and the reflective layer 160 may be formed by, for example, any one of an electron beam (E-beam) deposition, sputtering, and plasma enhanced chemical vapor deposition (PECVD).

상기 오믹층(150)과 반사층(160)이 형성되는 면적은 다양하게 선택될 수 있으며, 상기 오믹층(150) 및/또는 반사층(160)이 형성되는 면적에 따라 다양한 종류의 발광 소자가 제작될 수 있다.The area in which the ohmic layer 150 and the reflective layer 160 are formed may be variously selected, and various kinds of light emitting devices may be manufactured according to the area in which the ohmic layer 150 and / or the reflective layer 160 are formed. Can be.

실시예에서 상기 오믹층(150)은 아연(Zn)을 포함하는 오믹층일 수 있다. 예를 들어, 상기 오믹층(150)은 IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), AZO(aluminum zinc oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.In an embodiment, the ohmic layer 150 may be an ohmic layer including zinc (Zn). For example, the ohmic layer 150 may include indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide (IGZO), aluminum zinc oxide (AZO), and GZO. (gallium zinc oxide), IZON (IZO Nitride), AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), and may be formed, including at least one of, but not limited to such materials.

실시예에 의하면, Zn 계열로 오믹층을 형성하는 경우 광도와 신뢰성이 증대되고, 가격 경쟁력이 있으며, MOCVD 또는 MBE 등의 공정에 의해 양산이 가능하여 양산성이 증대되는 장점이 있다.According to the embodiment, when the ohmic layer is formed of Zn series, the brightness and reliability are increased, the price is competitive, and mass production is possible by a process such as MOCVD or MBE, and thus the mass productivity is increased.

상기 반사층(160)은 발광구조물(135)에서 발생되어 반사층(160) 쪽으로 향하는 빛을 반사시켜, 발광 소자(100, 102)의 발광 효율을 개선시켜 줄 수 있다.The reflective layer 160 may be generated by the light emitting structure 135 to reflect the light directed toward the reflective layer 160 to improve the luminous efficiency of the light emitting devices 100 and 102.

한편, 상기 반사층(160)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 또는 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 반사층(160)은 상술한 금속 또는 합금과, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminium zinc oxide), IGTO(indium gallium tin oxide), IGZO(indium gallium zinc oxide), AZO(aluminium zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성될 수 있다. 예를 들어, 상기 반사층(160)이 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni, Ag/Cu, Ag/Pd/Cu 등의 적층 구조를 포함할 수 있으나 이에 한정되는 것은 아니다.Meanwhile, the reflective layer 160 may include at least one of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, or an alloy thereof. In addition, the reflective layer 160 may include the above-described metal or alloy, indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), indium aluminum zinc oxide (IZO), and indium gallium tin (IGTO). oxide), IGZO (indium gallium zinc oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide) can be formed in a multi-layer using a transmissive conductive material. For example, the reflective layer 160 may include a stacked structure of IZO / Ni, AZO / Ag, IZO / Ag / Ni, AZO / Ag / Ni, Ag / Cu, Ag / Pd / Cu, etc. It doesn't happen.

다음으로, 도 7과 같이, 상기 반사층(160) 상에 베리어층(170)을 형성하고, 상기 베리어층(170) 상에 접합층(180)을 형성한다. 이후, 상기 접합층(180) 상에 지지 기판(190)을 형성한다.Next, as shown in FIG. 7, the barrier layer 170 is formed on the reflective layer 160, and the bonding layer 180 is formed on the barrier layer 170. Thereafter, the support substrate 190 is formed on the bonding layer 180.

비록, 실시 예에서는 상기 지지 기판(190)이 상기 접합층(180)을 통해 본딩 방식으로 결합된 것이 예시되어 있으나, 상기 지지 기판(190)을 도금 방식 또는 증착 방식으로 형성하는 것도 가능하다.Although the embodiment illustrates that the support substrate 190 is bonded by the bonding layer 180, the support substrate 190 may be formed by a plating method or a deposition method.

상기 베리어층(170)은 확산 장벽층(diffusion barrier layer)으로서, 반사층(160) 상에 형성될 수 있다. 상기 베리어층(170)은 반사층(160)과 접합층(180) 사이에 접촉되어, 상기 반사층(160)과 상기 접합층(180) 사이의 확산을 방지할 있다.The barrier layer 170 may be formed on the reflective layer 160 as a diffusion barrier layer. The barrier layer 170 may be in contact between the reflective layer 160 and the bonding layer 180 to prevent diffusion between the reflective layer 160 and the bonding layer 180.

상기 베리어층(170)은 Ni, Pt, Ti, W, V, Fe, Mo 및 이들의 합금 중 적어도 하나를 포함할 수 있다. 또한, 상기 베리어층(170)은 단층(single-layer)뿐만 아니라, 다층(multi-layer)으로 형성될 수 있다. The barrier layer 170 may include at least one of Ni, Pt, Ti, W, V, Fe, Mo, and alloys thereof. In addition, the barrier layer 170 may be formed in a multi-layer as well as a single layer.

상기 접합층(180)은 본딩층(bonding layer) 또는 시드층(seed layer)으로서, 베리어층(170) 상에 형성될 수 있다. 상기 접합층(180)은 상기 베리어층(170)과 상기 지지 기판(190) 사이에 접촉되어, 상기 베리어층(170)과 상기 지지 기판(190) 사이의 접착력을 강화시켜 줄 수 있다. The bonding layer 180 may be formed on the barrier layer 170 as a bonding layer or a seed layer. The bonding layer 180 may be in contact between the barrier layer 170 and the support substrate 190 to enhance the adhesive force between the barrier layer 170 and the support substrate 190.

상기 접합층(180)은 Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al-Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag-Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu2O, Cu-Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni 중 어느 하나 또는 둘 이상을 포함하는 층으로 형성될 수 있으나 이에 한정되는 것은 아니다.The bonding layer 180 is Cu, Ni, Ag, Mo, Al, Au, Nb, W, Ti, Cr, Ta, Al, Pd, Pt, Si, Al-Si, Ag-Cd, Au-Sb, Al -Zn, Al-Mg, Al-Ge, Pd-Pb, Ag-Sb, Au-In, Al-Cu- Si, Ag-Cd-Cu, Cu-Sb, Cd-Cu, Al-Si-Cu, Ag -Cu, Ag-Zn, Ag-Cu-Zn, Ag-Cd-Cu-Zn, Au-Si, Au-Ge, Au-Ni, Au-Cu, Au-Ag-Cu, Cu-Cu 2 O, Cu -Zn, Cu-P, Ni-P, Ni-Mn-Pd, Ni-P, Pd-Ni may be formed of a layer including any one or two or more, but is not limited thereto.

상기 지지 기판(190)은 발광구조물(135)을 지지하며 전극(115)과 함께 발광구조물(135)에 전원을 제공할 수 있다. 그리고, 상기 지지 기판(190)은 Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함하는 전도성 지지 기판일 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니며 전도성 지지 기판 대신 절연성의 기판을 사용하고 별도의 전극을 형성하는 것도 가능하다.The support substrate 190 may support the light emitting structure 135 and provide power to the light emitting structure 135 together with the electrode 115. In addition, the support substrate 190 may be a conductive support substrate including at least one of Cu, Au, Ni, Mo, Cu-W, Si, Ge, GaAs, ZnO, or SiC. However, the embodiment is not limited thereto, and an insulating substrate may be used instead of the conductive support substrate, and a separate electrode may be formed.

상기 지지 기판(190)은 30㎛ 내지 500㎛의 두께를 가질 수 있다. 그러나 실시 예가 이에 한정되는 것은 아니다.The support substrate 190 may have a thickness of 30 μm to 500 μm. However, the embodiment is not limited thereto.

다음으로, 도 8과 같이, 상기 성장기판(101)을 상기 발광구조물(135)으로부터 제거한다. 도 8에서는 도 7에 도시된 발광 소자를 뒤집어서 도시하였다. 여기서, 상기 성장기판(101)은 레이저 리프트 오프(Laser Lift Off) 방법 또는 화학적 리프트 오프(Chemical Lift Off) 방법에 의해 제거될 수 있다.Next, as shown in FIG. 8, the growth substrate 101 is removed from the light emitting structure 135. In FIG. 8, the light emitting device illustrated in FIG. 7 is shown upside down. In this case, the growth substrate 101 may be removed by a laser lift off method or a chemical lift off method.

다음으로, 도 9와 같이 상기 발광구조물(135)에 단위 칩 영역에 따라 아이솔레이션(isolation) 에칭을 하여 복수 개의 발광구조물(135)으로 분리한다.Next, as shown in FIG. 9, an isolation etching is performed on the light emitting structure 135 according to the unit chip region, and the light emitting structure 135 is separated into a plurality of light emitting structures 135.

예를 들어, 상기 아이솔레이션 에칭은 ICP(Inductively Coupled Plasma)와 같은 건식 식각 방법에 의해 실시될 수 있으나 이에 한정되는 것은 아니다.For example, the isolation etching may be performed by a dry etching method such as inductively coupled plasma (ICP), but is not limited thereto.

다음으로, 도 10과 같이 상기 보호층(140) 및 상기 발광구조물(135) 상에 패시베이션층(195)을 형성하고, 상기 제1 도전형 반도체층(110)의 상면이 노출되도록 상기 패시베이션층(195)을 선택적으로 제거한다.Next, as shown in FIG. 10, a passivation layer 195 is formed on the passivation layer 140 and the light emitting structure 135, and the passivation layer is formed so that the top surface of the first conductive semiconductor layer 110 is exposed. Selectively remove 195).

상기 제1 도전형 반도체층(110)의 상면에 광 추출 효율 향상을 위한 러프니스 패턴(112)을 형성하고, 상기 러프니스 패턴(112) 상에 전극(115)을 형성한다. 상기 러프니스 패턴(112)은 습식 식각 공정 또는 건식 식각 공정에 의해 형성될 수 있다. 상기 전극(115)은 스퍼터링 또는 전자빔 증착 등의 방법으로 형성될 수 있다.A roughness pattern 112 is formed on the top surface of the first conductive semiconductor layer 110 to improve light extraction efficiency, and an electrode 115 is formed on the roughness pattern 112. The roughness pattern 112 may be formed by a wet etching process or a dry etching process. The electrode 115 may be formed by a method such as sputtering or electron beam deposition.

이후, 상기 구조물을 칩 분리 공정을 통해 단위 칩 영역으로 분리하면 복수 개의 발광 소자를 제작할 수 있다. 상기 칩 분리 공정은 예를 들어, 블레이드(blade)를 이용해 물리적인 힘을 가하여 분리시키는 브레이킹 공정, 칩 경계에 레이저를 조사하여 칩을 분리시키는 레이저 스크라이빙 공정, 습식 식각 또는 건식 식각을 포함하는 식각 공정 등을 포함할 수 있으나, 이에 대해 한정하지는 않는다.Thereafter, when the structure is separated into a unit chip region through a chip separation process, a plurality of light emitting devices may be manufactured. The chip separation process may include, for example, a breaking process of separating a chip by applying a physical force using a blade, a laser scribing process of separating a chip by irradiating a laser to a chip boundary, and a wet etching or a dry etching process. It may include an etching process, but is not limited thereto.

실시 예에서는 보호층(140)을 둘러싸는 전도층인 오믹층(150), 반사층(160), 베리어층(170)을 관통하여 레이저 스크라이빙 공정을 진행함으로써 상기 보호층(140)의 손상을 방지할 수 있다.In an embodiment, the protective layer 140 is damaged by performing a laser scribing process through the ohmic layer 150, the reflective layer 160, and the barrier layer 170, which are conductive layers surrounding the protective layer 140. It can prevent.

실시예에 고출력, 고효율의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.The embodiment can provide a high power, high efficiency light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

또한, 실시예는 신뢰성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.In addition, the embodiment can provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package and an illumination system with improved reliability.

도 11은 실시예에 따른 발광소자 패키지(200)의 단면도이다.11 is a cross-sectional view of a light emitting device package 200 according to the embodiment.

실시예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(240)가 포함된다.The light emitting device package 200 according to the embodiment may include a package body 205, a third electrode layer 213 and a fourth electrode layer 214 installed on the package body 205, and the package body 205. The light emitting device 100 is installed at and electrically connected to the third electrode layer 213 and the fourth electrode layer 214, and a molding member 240 surrounding the light emitting device 100 is included.

상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The package body 205 may include a silicon material, a synthetic resin material, or a metal material, and an inclined surface may be formed around the light emitting device 100.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically isolated from each other and provide power to the light emitting device 100. The third electrode layer 213 and the fourth electrode layer 214 may function to increase light efficiency by reflecting the light generated from the light emitting device 100, And may serve to discharge heat to the outside.

상기 발광 소자(100)는 도 1 에 예시된 제1 실시예에 따른 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니며, 도 2와 같은 제2 실시예에 따른 발광소자(102)도 적용될 수 있다.The light emitting device 100 may be a light emitting device according to the first embodiment illustrated in FIG. 1, but is not limited thereto. The light emitting device 102 according to the second embodiment of FIG. 2 may also be applied.

상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.The light emitting device 100 may be installed on the package body 205 or on the third electrode layer 213 or the fourth electrode layer 214.

상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213)과 와이어(230)를 통해 전기적으로 연결되고 상기 제4 전극층(214)과 직접 접촉하여 전기적으로 연결된 것이 예시되어 있다.The light emitting device 100 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 by a wire, flip chip, or die bonding method. The light emitting device 100 is electrically connected to the third electrode layer 213 through the wire 230 and is electrically connected to the fourth electrode layer 214 directly.

상기 몰딩부재(240)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(240)에는 형광체가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 240 may surround the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 240 may include a phosphor to change the wavelength of the light emitted from the light emitting device 100.

실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.A plurality of light emitting device packages according to the embodiment may be arranged on a substrate, and a light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, or the like, which is an optical member, may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or function as a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, a pointing device, a lamp, and a streetlight.

도 12는 실시예에 따른 조명 유닛의 사시도(1100)이다. 다만, 도 12의 조명 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.12 is a perspective view 1100 of a lighting unit according to an embodiment. However, the lighting unit 1100 of FIG. 12 is an example of a lighting system, but is not limited thereto.

실시예에서 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.In the embodiment, the lighting unit 1100 is connected to the case body 1110, the light emitting module unit 1130 installed on the case body 1110, and the case body 1110 and receive power from an external power source. It may include a terminal 1120.

상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1110 may be formed of a material having good heat dissipation characteristics. For example, the case body 1110 may be formed of a metal material or a resin material.

상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.The light emitting module unit 1130 may include a substrate 1132 and at least one light emitting device package 200 mounted on the substrate 1132.

상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 1132 may be a circuit pattern printed on an insulator, and for example, a general printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB, and the like. It may include.

또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.In addition, the substrate 1132 may be formed of a material that reflects light efficiently, or the surface may be formed of a color that reflects light efficiently, for example, white, silver, or the like.

상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The at least one light emitting device package 200 may be mounted on the substrate 1132. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) 100. The light emitting diodes 100 may include colored light emitting diodes emitting red, green, blue, or white colored light, and UV light emitting diodes emitting ultraviolet (UV) light.

상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module unit 1130 may be disposed to have a combination of various light emitting device packages 200 to obtain color and luminance. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be combined to secure high color rendering (CRI).

상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 실시예에서 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1120 may be electrically connected to the light emitting module unit 1130 to supply power. In an embodiment, the connection terminal 1120 is coupled to the external power source by a socket, but is not limited thereto. For example, the connection terminal 1120 may be formed in a pin shape and inserted into an external power source, or may be connected to the external power source by a wire.

도 13은 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 다만, 도 13의 백라이트 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.13 is an exploded perspective view 1200 of a backlight unit according to an embodiment. However, the backlight unit 1200 of Fig. 13 is an example of the illumination system, and is not limited thereto.

실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.The backlight unit 1200 according to the embodiment includes a light guide plate 1210, a light emitting module unit 1240 that provides light to the light guide plate 1210, a reflective member 1220 under the light guide plate 1210, and the light guide plate. 1210, a bottom cover 1230 for accommodating the light emitting module unit 1240 and the reflective member 1220, but is not limited thereto.

상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1210 serves to surface light by diffusing light. The light guide plate 1210 is made of a transparent material, for example, an acrylic resin series such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.

상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.The light emitting module unit 1240 provides light to at least one side of the light guide plate 1210 and ultimately serves as a light source of a display device in which the backlight unit is installed.

상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.The light emitting module unit 1240 may be in contact with the light guide plate 1210, but is not limited thereto. Specifically, the light emitting module 1240 includes a substrate 1242 and a plurality of light emitting device packages 200 mounted on the substrate 1242. The substrate 1242 is mounted on the light guide plate 1210, But is not limited to.

상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The substrate 1242 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1242 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.The plurality of light emitting device packages 200 may be mounted on the substrate 1242 such that a light emitting surface on which light is emitted is spaced apart from the light guide plate 1210 by a predetermined distance.

상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective member 1220 may be formed under the light guide plate 1210. The reflection member 1220 reflects the light incident on the lower surface of the light guide plate 1210 so as to face upward, thereby improving the brightness of the backlight unit. The reflective member 1220 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto.

상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The bottom cover 1230 may accommodate the light guide plate 1210, the light emitting module unit 1240, the reflective member 1220, and the like. For this purpose, the bottom cover 1230 may be formed in a box shape having an opened upper surface, but the present invention is not limited thereto.

상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.The bottom cover 1230 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding.

실시예에 고출력, 고효율의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.The embodiment can provide a high power, high efficiency light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

또한, 실시예는 신뢰성이 향상된 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공할 수 있다.In addition, the embodiment can provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package and an illumination system with improved reliability.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects, and the like illustrated in each embodiment may be combined or modified with respect to other embodiments by those skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

100, 102 : 발광소자 101 : 성장기판 110 : 제1도전형 반도체층
120 : 활성층 130 : 제2도전형 반도체층 135 : 발광구조물
140 : 보호층 145 : 전류차단층 150 : 오믹층
160 : 반사층 170 : 베리어층 180 : 접합층
190 : 지지기판
195 : 페시베이션층 112 : 러프니스 패턴 115 : 전극100, 102: light emitting element 101: growth substrate 110: first conductive semiconductor layer
120 active layer 130 second conductive semiconductor layer 135 light emitting structure
140: protective layer 145: current blocking layer 150: ohmic layer
160: reflective layer 170: barrier layer 180: bonding layer
190: support substrate
195 passivation layer 112 roughness pattern 115 electrode

Claims (8)

지지 기판;
상기 지지 기판 상에 오믹층;
상기 오믹층 상의 일부 영역에 형성된 전류차단층; 및
상기 오믹층과 상기 전류차단층 상에 형성된 발광구조물;을 포함하며,
상기 전류차단층은 아연(Zn)을 포함하는 산화물인 발광소자.Support substrates;
An ohmic layer on the support substrate;
A current blocking layer formed on a portion of the ohmic layer; And
And a light emitting structure formed on the ohmic layer and the current blocking layer.
The current blocking layer is an oxide containing zinc (Zn). 제1 항에 있어서,
상기 전류차단층은
산화아연(ZnO)을 포함하는 발광소자.The method according to claim 1,
The current blocking layer is
Light emitting device comprising zinc oxide (ZnO). 제1 항 또는 제2 항에 있어서,
상기 오믹층은
아연(Zn)을 포함하는 발광소자.3. The method according to claim 1 or 2,
The ohmic layer
Light emitting device containing zinc (Zn). 제3 항에 있어서,
상기 오믹층은,
IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), AZO(aluminum zinc oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO 중 적어도 하나를 포함하는 발광소자.The method of claim 3,
The ohmic layer,
IZO (indium zinc oxide), IZTO (indium zinc tin oxide), AZO (indium aluminum zinc oxide), IGZO (indium gallium zinc oxide), AZO (aluminum zinc oxide), GZO (gallium zinc oxide), IZON (IZO Nitride) Light emitting device comprising at least one of, AGZO (Al-Ga ZnO), IGZO (In-Ga ZnO), ZnO. 제1 항 또는 제2 항에 있어서,
상기 전류차단층의 두께는 2nm~500nm인 발광소자.3. The method according to claim 1 or 2,
The thickness of the current blocking layer is a light emitting device 2nm ~ 500nm. 제1 항 또는 제2 항에 있어서,
상기 전류차단층의 비저항은
1×10-3 Ωcm 이상인 발광소자.3. The method according to claim 1 or 2,
The resistivity of the current blocking layer is
Light emitting device having 1 × 10 -3 Ωcm or more. 제1 항에 있어서,
상기 오믹층과 상기 발광구조물 사이의 외측에 보호층을 더 포함하는 발광소자.The method according to claim 1,
The light emitting device further comprises a protective layer on the outer side between the ohmic layer and the light emitting structure. 제7 항에 있어서,
상기 오믹층은
상기 보호층의 하면 및 측면을 감싸는 발광소자.The method of claim 7, wherein
The ohmic layer
A light emitting device surrounding the bottom and side of the protective layer.
KR1020110072661A 2011-07-21 2011-07-21 Light emitting device KR101880451B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110072661A KR101880451B1 (en) 2011-07-21 2011-07-21 Light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110072661A KR101880451B1 (en) 2011-07-21 2011-07-21 Light emitting device

Publications (2)

Publication Number Publication Date
KR20130011484A true KR20130011484A (en) 2013-01-30
KR101880451B1 KR101880451B1 (en) 2018-07-23

Family

ID=47840435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110072661A KR101880451B1 (en) 2011-07-21 2011-07-21 Light emitting device

Country Status (1)

Country Link
KR (1) KR101880451B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986318B1 (en) * 2010-02-09 2010-10-08 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR20110041270A (en) * 2009-10-15 2011-04-21 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110041270A (en) * 2009-10-15 2011-04-21 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof
KR100986318B1 (en) * 2010-02-09 2010-10-08 엘지이노텍 주식회사 Semiconductor light emitting device and fabrication method thereof

Also Published As

Publication number Publication date
KR101880451B1 (en) 2018-07-23

Similar Documents

Publication Publication Date Title
KR101114191B1 (en) Light emitting device, method for fabricating the light emitting device
KR101081062B1 (en) Light emitting device, method for fabricating the light emitting device and light emitting device package
JP6199948B2 (en) Light emitting device, light emitting device package
US8071973B2 (en) Light emitting device having a lateral passivation layer
EP2434545B1 (en) Light emitting device
KR101894025B1 (en) Light emitting device
CN102867897A (en) Light emitting device
US8426883B2 (en) Light emitting device, method of manufacturing the light emitting device, light emitting device package, and lighting unit
EP2337093B1 (en) Light emitting device, light emitting device package and lighting system
EP2315272A2 (en) Light emitting device, light emitting device package and lighting system
KR20110115384A (en) Light emitting device and method for manufacturing the same, light emitting device package and lighting system
KR20120014972A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
US9444016B2 (en) Light emitting device
KR20110118333A (en) Light emitting device, method for fabricating the light emitting device, light emitting device package and lighting system
KR20120087036A (en) Light emitting device and light emitting device package
KR101734544B1 (en) Light emitting device package
KR20120087035A (en) Light emitting device and light emitting device package
KR20130016945A (en) Light emitting device and method for fabricating the same
KR101880451B1 (en) Light emitting device
KR101871498B1 (en) Light emitting device
KR101829798B1 (en) Light emitting device
KR20130079867A (en) Light emitting device
KR101856213B1 (en) Light emitting device and method for fabricating the same
KR20140059442A (en) Semiconductor device
KR20120029868A (en) Light emitting device, light emitting device package and lighting system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant