KR101856213B1 - Light emitting device and method for fabricating the same - Google Patents

Light emitting device and method for fabricating the same Download PDF

Info

Publication number
KR101856213B1
KR101856213B1 KR1020110061650A KR20110061650A KR101856213B1 KR 101856213 B1 KR101856213 B1 KR 101856213B1 KR 1020110061650 A KR1020110061650 A KR 1020110061650A KR 20110061650 A KR20110061650 A KR 20110061650A KR 101856213 B1 KR101856213 B1 KR 101856213B1
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
fence
emitting structure
layer
Prior art date
Application number
KR1020110061650A
Other languages
Korean (ko)
Other versions
KR20130006845A (en
Inventor
김명수
추성호
김성균
임우식
나민규
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110061650A priority Critical patent/KR101856213B1/en
Publication of KR20130006845A publication Critical patent/KR20130006845A/en
Application granted granted Critical
Publication of KR101856213B1 publication Critical patent/KR101856213B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
실시예에 따른 발광소자는 기판; 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하여 상기 기판 상에 형성된 발광구조물; 및 상기 제2 도전형 반도체층 및 상기 활성층의 일부가 제거되어 상기 제1 도전형 반도체층을 노출하는 제1 패드 영역에 형성된 펜스를 포함한다.
Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.
A light emitting device according to an embodiment includes a substrate; A light emitting structure formed on the substrate including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; And a fence formed in a first pad region that exposes the first conductivity type semiconductor layer by removing a part of the second conductivity type semiconductor layer and the active layer.

Description

발광소자 및 그 제조방법{LIGHT EMITTING DEVICE AND METHOD FOR FABRICATING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a light emitting device,

실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.Embodiments relate to a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination system.

발광소자(Light Emitting Device)는 전기에너지를 빛에너지로 변환시키는 화합물 반도체이며, 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다. Light emitting devices are compound semiconductors that convert electrical energy into light energy. By controlling the composition ratio of compound semiconductors, various colors can be realized.

종래기술에 따른 발광소자의 패키지 공정은 발광소자 칩을 패키지 바디에 접합하는 다이 본딩(Die bonding) 공정, 발광소자 칩과 패키지 간에 전기적 접속이 이루어지게 하는 와이어 본딩(wire bonding) 공정 및 봉지재를 이용한 봉지(Encapsulation)공정순으로 진행된다.The packaging process of the light emitting device according to the related art includes a die bonding process for bonding the light emitting device chip to the package body, a wire bonding process for making electrical connection between the light emitting device chip and the package, Encapsulation Used in sequence.

발광소자는 전극층의 위치에 따라 수평형(Lateral Type) 발광소자와 수직형 (Vertical type) 발광소자로 구분할 수 있다.The light emitting device may be classified into a lateral type light emitting device and a vertical type light emitting device depending on the position of the electrode layer.

수평형 발광소자는 사파이어 기판 상에 N형 질화물 반도체층, 활성층 및 P형 질화물 반도체층을 형성하고, 상기 P형 질화물 반도체층 및 활성층의 일부를 제거하여 상기 N형 질화물 반도체층의 일부를 노출시킨 후 상기 노출된 N형 질화물 반도체층 상에 N 패드전극을 형성하고, 상기 P형 질화물 반도체층 상에 P 패드전극을 형성한다.The horizontal type light emitting device includes an N-type nitride semiconductor layer, an active layer and a P-type nitride semiconductor layer formed on a sapphire substrate, a part of the P-type nitride semiconductor layer and the active layer are removed to expose a part of the N-type nitride semiconductor layer An N pad electrode is formed on the exposed N type nitride semiconductor layer, and a P pad electrode is formed on the P type nitride semiconductor layer.

한편, 종래기술에 의하면 수평형 발광소자에 대해 다이본딩 후 진행되는 와이어 본딩(wire bonding) 공정에서 쇼트(short)가 발생하는 문제가 있다. On the other hand, according to the related art, there is a problem that a short is generated in a wire bonding process that proceeds after die bonding to a horizontal light emitting device.

예를 들어, 수평형 발광소자의 N 패드전극 상에 형성되는 와이어 볼이 활성층이나 P형 질화물 반도체층과 접하게 되어 쇼트불량이 발생하는 문제가 있다.For example, there is a problem that a wire ball formed on the N pad electrode of the horizontal-type light emitting element comes in contact with the active layer or the P-type nitride semiconductor layer, resulting in short-circuit failure.

실시예는 쇼트불량이 발생하지 않는 발광소자 및 그 제조방법을 제공하고자 한다.The embodiment is intended to provide a light emitting device in which a short defect does not occur and a manufacturing method thereof.

실시예에 따른 발광소자는 기판; 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하여 상기 기판 상에 형성된 발광구조물; 및 상기 제2 도전형 반도체층 및 상기 활성층의 일부가 제거되어 상기 제1 도전형 반도체층을 노출하는 제1 패드 영역에 형성된 펜스를 포함한다.A light emitting device according to an embodiment includes a substrate; A light emitting structure formed on the substrate including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; And a fence formed in a first pad region that exposes the first conductivity type semiconductor layer by removing a part of the second conductivity type semiconductor layer and the active layer.

또한, 실시예에 따른 발광소자의 제조방법은 기판을 준비하는 단계; 상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계; 상기 제2 도전형 반도체층 및 상기 활성층을 일부 제거하여 제1 패드 영역에 대응하는 제1 도전형 반도체층을 노출시키는 단계;를 포함하며, 상기 제1 도전형 반도체층을 노출시키는 단계에 있어서, 상기 제1 패드 영역 상에 펜스가 잔존할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a light emitting device, comprising: preparing a substrate; Forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the substrate; Exposing the first conductive type semiconductor layer corresponding to the first pad region by partially removing the second conductive type semiconductor layer and the active layer, and exposing the first conductive type semiconductor layer, A fence may remain on the first pad region.

실시예에 따른 발광소자 및 그 제조방법에 의하면 쇼트불량이 발생하지 않을 수 있다.According to the light emitting device and the manufacturing method thereof according to the embodiment, a short failure may not occur.

도 1은 제1 실시예에 따른 발광소자의 평면도.
도 2는 제1 실시예에 따른 발광소자의 단면도.
도 3 내지 도 5는 실시예에 따른 발광소자 제조방법의 공정단면도.
도 6은 제2 실시예에 따른 발광소자의 평면도.
도 7은 제2 실시예에 따른 발광소자의 단면도.
도 8은 실시예에 따른 발광소자 패키지의 단면도.
도 9는 실시예에 따른 조명 유닛의 사시도.
도 10은 실시예에 따른 백라이트 유닛의 사시도.
1 is a plan view of a light emitting device according to a first embodiment;
2 is a cross-sectional view of a light emitting device according to the first embodiment;
3 to 5 are process sectional views of a method of manufacturing a light emitting device according to an embodiment.
6 is a plan view of a light emitting device according to the second embodiment;
7 is a cross-sectional view of a light emitting device according to a second embodiment;
8 is a sectional view of a light emitting device package according to an embodiment.
9 is a perspective view of a lighting unit according to an embodiment;
10 is a perspective view of a backlight unit according to an embodiment.

실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on/over)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on/over)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.In the description of the embodiments, it is to be understood that each layer (film), area, pattern or structure may be referred to as being "on" or "under" the substrate, each layer Quot; on "and" under "are intended to include both" directly "or" indirectly " do. Also, the criteria for top, bottom, or bottom of each layer will be described with reference to the drawings.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.The thickness and size of each layer in the drawings are exaggerated, omitted, or schematically shown for convenience and clarity of explanation. Also, the size of each component does not entirely reflect the actual size.

(실시예)(Example)

도 1은 제1 실시예에 따른 발광소자(100)이며, 도 2는 제1 실시예에 따른 발광소자(100)의 A-A'선을 따른 단면도이다.FIG. 1 is a sectional view of a light emitting device 100 according to a first embodiment, and FIG. 2 is a sectional view taken along line A-A 'of a light emitting device 100 according to a first embodiment.

제1 실시예에 따른 발광소자(100)는 기판(105) 및 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하여 상기 기판(105) 상에 형성된 발광구조물을 포함한다.The light emitting device 100 according to the first embodiment includes a substrate 105 and a first conductivity type semiconductor layer 110, an active layer 120, and a second conductivity type semiconductor layer 130, And a light emitting structure formed on the substrate.

실시예에서 상기 제2 도전형 반도체층(130) 및 상기 활성층(120)의 일부는 제거되어 소정의 제1 패드 영역(P)에 대응하는 제1 도전형 반도체층(110)을 노출시키며, 상기 제1 패드 영역(P) 상에 펜스(140)를 포함할 수 있다. 상기 펜스(140)는 상기 발광구조물과 같은 계열의 물질로 형성되는 발광구조물 펜스일 수 있다.The second conductive semiconductor layer 130 and a part of the active layer 120 are removed to expose the first conductive semiconductor layer 110 corresponding to a predetermined first pad region P, And may include a fence 140 on the first pad region P. [ The fence 140 may be a light emitting structure fence formed of the same material as the light emitting structure.

실시예는 상기 제2 도전형 반도체층(130) 상에 제2 패드전극(162) 및 상기 노출된 제1 도전형 반도체층(110) 상에 제1 패드전극(161)을 포함할 수 있고, 상기 제2 도전형 반도체층 상 투광성 오믹층(150)을 포함할 수 있다.The embodiment may include a second pad electrode 162 on the second conductive semiconductor layer 130 and a first pad electrode 161 on the exposed first conductive semiconductor layer 110, And a light transmitting ohmic layer 150 on the second conductive type semiconductor layer.

실시예는 상기 제1 도전형 반도체층(110) 상에 전류확산층(112) 및 스트레인 제어층(114)을 더 포함할 수 있다. 또한, 실시예는 상기 제2 도전형 반도체층(130)과 상기 활성층(120) 사이에 전자차단층(132)을 더 포함할 수 있다.The embodiment may further include a current diffusion layer 112 and a strain control layer 114 on the first conductive semiconductor layer 110. In addition, the embodiment may further include an electron blocking layer 132 between the second conductive semiconductor layer 130 and the active layer 120.

실시예에 의하면 N형 패드 영역인 제1 패드 영역(P)에 발광구조물 펜스(140)를 형성함으로써 와이어 본딩(wire bonding) 공정에서의 쇼트(short) 불량을 개선할 수 있다.According to the embodiment, short-circuit defects in the wire bonding process can be improved by forming the light-emitting structure fins 140 in the first pad region P as the N-type pad region.

상기 발광구조물 펜스(140)는 상기 제1 패드 영역의 제2 도전형 반도체층(130) 및 활성층(120)이 상기 제1 도전형 반도체층(110)을 노출시키기 위해 일부 제거되면서 잔존하는 발광구조물 재질의 펜스일 수 있다.The light emitting structure fence 140 may be formed in a manner that the second conductive semiconductor layer 130 and the active layer 120 of the first pad region are partially removed to expose the first conductive semiconductor layer 110, It can be a fence of material.

예를 들어, 상기 발광구조물 펜스(140)는 상기 활성층(120) 및 상기 제2 도전형 반도체층(130)의 잔존물질을 포함할 수 있으며, 상기 제1 도전형 반도체층(110)의 잔존물질 일부도 포함할 수 있다.For example, the light emitting structure fence 140 may include a remaining material of the active layer 120 and the second conductive type semiconductor layer 130, and the remaining material of the first conductive type semiconductor layer 110 It can also include some parts.

실시예에 의하면 제1 도전형 반도체층(110)을 노출시키는 메사식각(mesa etching) 공정을 통해 상기 발광구조물 펜스(140)를 하나의 공정으로 형성할 수 있다.The light emitting structure fence 140 may be formed as a single process through a mesa etching process in which the first conductivity type semiconductor layer 110 is exposed.

실시에에서 상기 발광구조물 펜스(140)의 높이는 상기 제1 패드전극(161)의 높이 이상으로 형성될 수 있다. 예를 들어, 상기 발광구조물 펜스(140)는 상기 제1 패드전극(161)의 높이 이상으로 형성되며, 상기 발광구조물의 높이 이하로 형성될 수 있으나 이에 한정되는 것은 아니다.The height of the light emitting structure fence 140 may be greater than the height of the first pad electrode 161. [ For example, the light emitting structure fence 140 may be formed to have a height equal to or greater than a height of the first pad electrode 161, but may be less than a height of the light emitting structure.

예를 들어, 상기 발광구조물 펜스(140)의 높이는 약 5000Å~ 약 10 ㎛로 형성될 수 있으나 이에 한정되는 것은 아니다.For example, the height of the light emitting structure fence 140 may be about 5000 Å to about 10 탆, but the present invention is not limited thereto.

또한, 실시예에 의하면 상기 발광구조물 펜스(140) 상에 제2 펜스(미도시)를 더 포함할 수 있다. 예를 들어, 발광구조물 펜스(140) 상에 패시베이션 물질이 형성되거나, 투광성 전극 물질이 형성되거나, 패드 물질이 형성되어 제2 펜스를 구성함으로써 전체적인 펜스의 높이가 높아져 쇼트불량을 방지할 수 있는 효과가 커질 수 있다.In addition, according to the embodiment, the light emitting structure fence 140 may further include a second fence (not shown). For example, a passivation material is formed on the light-emitting structure fence 140, a light-transmitting electrode material is formed, or a pad material is formed to form the second fence, thereby increasing the height of the fence as a whole, Can be increased.

실시예에서 상기 발광구조물 펜스(140)와 발광구조물 간의 거리(d)는 약 1~ 약10㎛로 형성할 수 있으며, 양자의 거리(d)를 최소화할수록 발광영역을 확보할 수 있다.In the embodiment, the distance d between the light emitting structure fence 140 and the light emitting structure may be about 1 to about 10 m, and the light emitting area can be ensured as the distance d between the light emitting structure fence 140 and the light emitting structure is minimized.

실시예에서 상기 발광구조물 펜스(140)의 폭(w)은 약 1~ 약 10㎛로 형성될 수 있으며, 상기 발광구조물 펜스(140)가 붕괴하지 않을 최소한 폭이 될수록 발광영역을 확보할 수 있다.The width W of the light emitting structure fence 140 may be about 1 to about 10 m and the light emitting structure fence 140 may have a light emitting area as the fence 140 has a minimum width .

제1 실시예는 도 1 및 도 2와 같이 상기 발광구조물 펜스(140)는 상기 제1 패드전극(161)과 상기 발광구조물 사이에 위치할 수 있다.1 and 2, the light emitting structure fence 140 may be positioned between the first pad electrode 161 and the light emitting structure.

이에 따라 제1 실시예에 의하면 N형 패드 영역인 제1 패드 영역(P)에 발광구조물 펜스(140)를 형성함으로써 와이어 본딩(wire bonding) 공정에서의 쇼트(short) 불량을 개선할 수 있다.Accordingly, according to the first embodiment, short-circuit defects in the wire bonding process can be improved by forming the light-emitting structure fence 140 in the first pad region P as the N-type pad region.

도 6은 제2 실시예에 따른 발광소자(102)의 평면도이며, 도 7은 제2 실시예에 따른 발광소자(102)의 B-B'선을 따른 단면도이다.6 is a plan view of the light emitting device 102 according to the second embodiment, and FIG. 7 is a cross-sectional view taken along line B-B 'of the light emitting device 102 according to the second embodiment.

제2 실시예는 상기 제1 실시예의 기술적인 특징을 채용할 수 있으며, 이하 제2 실시예의 차별점 위주로 설명한다.The second embodiment can employ the technical features of the first embodiment, and will be described below mainly on the different point of the second embodiment.

제2 실시예에서 발광구조물 펜스는 제1 패드전극(161)의 외측에 형성된 제2 발광구조물 펜스(142)을 더 포함하여 제1 패드전극(161)을 둘러싸는 형태일 수 있다.The light emitting structure fence may further include a second light emitting structure fence 142 formed on the outer side of the first pad electrode 161 to surround the first pad electrode 161.

제2 실시예에 의하면 발광구조물 펜스가 제1 패드전극(161)을 둘러싸는 형태가 됨으로써 와이어 본딩(wire bonding) 공정에서의 쇼트(short) 불량을 더욱 개선할 수 있다.According to the second embodiment, since the light emitting structure fence surrounds the first pad electrode 161, short defects in the wire bonding process can be further improved.

이하, 도 3 내지 도 5를 참조하여, 실시예에 따른 발광소자 제조방법을 설명한다. 이하의 설명에서는 제1 실시예를 중심으로 설명하나 이에 한정되는 것은 아니다.Hereinafter, a method of manufacturing a light emitting device according to an embodiment will be described with reference to FIGS. The following description will focus on the first embodiment, but it is not limited thereto.

우선, 도 3과 같이 기판(105)을 준비한다.First, the substrate 105 is prepared as shown in Fig.

상기 기판(105)은 전도성 기판 또는 절연성 기판을 포함하며, 예컨대 상기 기판(105)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(105) 위에는 요철 구조가 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 기판(105)에 대해 습식세척을 하여 표면의 불순물을 제거할 수 있다.The substrate 105 includes a conductive substrate or an insulating substrate such as the substrate 105 is a sapphire (Al 2 O 3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga 2 0 3 May be used. A concavo-convex structure may be formed on the substrate 105, but the present invention is not limited thereto. The substrate 105 may be wet-cleaned to remove impurities on the surface.

이후, 상기 기판(105) 상에 제1 도전형 반도체층(110), 활성층(120) 및 제2 도전형 반도체층(130)을 포함하는 발광구조물을 형성할 수 있다.The light emitting structure including the first conductive semiconductor layer 110, the active layer 120, and the second conductive semiconductor layer 130 may be formed on the substrate 105.

상기 기판(105) 위에는 버퍼층(미도시)이 형성될 수 있다. 상기 버퍼층은 상기 발광구조물의 재료와 기판(105)의 격자 부정합을 완화시켜 줄 수 있으며, 버퍼층의 재료는 3족-5족 화합물 반도체 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 중 적어도 하나로 형성될 수 있다.A buffer layer (not shown) may be formed on the substrate 105. The buffer layer may alleviate the lattice mismatch between the material of the light emitting structure and the substrate 105. The material of the buffer layer may be a group III-V compound semiconductor such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, And may be formed as at least one.

상기 제1 도전형 반도체층(110)은 제1 도전형 도펀트가 도핑된 3족-5족 화합물 반도체로 구현될 수 있으며, 상기 제1 도전형 반도체층(110)이 N형 반도체층인 경우, 상기 제1 도전형 도펀트는 N형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.When the first conductive semiconductor layer 110 is an N-type semiconductor layer, the first conductive semiconductor layer 110 may be formed of a Group III-V compound semiconductor doped with a first conductive dopant. The first conductive dopant may include, but is not limited to, Si, Ge, Sn, Se, and Te as an N-type dopant.

상기 제1 도전형 반도체층(110)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. The first conductive semiconductor layer 110 may include a semiconductor material having a composition formula of In x Al y Ga 1 -x- y N (0? X? 1, 0? Y? 1, 0? X + .

상기 제1 도전형 반도체층(110)은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN,AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상으로 형성될 수 있다.The first conductive semiconductor layer 110 may be formed of one or more of GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP and InP.

상기 제1 도전형 반도체층(110)은 화학증착방법(CVD) 혹은 분자선 에피택시 (MBE) 혹은 스퍼터링 혹은 수산화물 증기상 에피택시(HVPE) 등의 방법을 사용하여 N형 GaN층을 형성할 수 있다. 또한, 상기 제1 도전형 반도체층(110)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 실리콘(Si)와 같은 n 형 불순물을 포함하는 실란 가스(SiH4)가 주입되어 형성될 수 있다.The first conductive semiconductor layer 110 may be formed by a chemical vapor deposition (CVD) method, a molecular beam epitaxy (MBE) method, a sputtering method, or a vapor phase epitaxy (HVPE) method . The first conductive semiconductor layer 110 may be formed by depositing a silane containing an n-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ) Gas (SiH 4 ) may be implanted and formed.

실시예는 상기 제1 도전형 반도체층(110) 상에 전류확산층(112) 및 스트레인 제어층(114)을 더 포함할 수 있다.The embodiment may further include a current diffusion layer 112 and a strain control layer 114 on the first conductive semiconductor layer 110.

예를 들어, 실시예는 상기 제1 도전형 반도체층(110) 상에 전류확산층(112)을 형성할 수 있다. 상기 전류확산층(112)은 언도프트 질화갈륨층(undoped GaN layer)일 수 있으나 이에 한정되는 것은 아니다. 상기 전류확산층(112)은 50nm ~ 200nm의 두께일 수 있으나 이에 한정되는 것은 아니다.For example, the current diffusion layer 112 may be formed on the first conductive semiconductor layer 110 in the embodiment. The current diffusion layer 112 may be an undoped GaN layer but is not limited thereto. The current diffusion layer 112 may have a thickness of 50 nm to 200 nm, but is not limited thereto.

또한, 실시예는 상기 전류확산층(112) 상에 스트레인 제어층(114)을 형성하여 상기 제1 도전형 반도체층(110)과 활성층(120) 사이의 격자 불일치에 기이한 응력을 효과적으로 완화시킬 수 있다. 예를 들어, 상기 스트레인 제어층(114)은 AlxInyGaN(1-x-y)(0≤x≤1, 0≤y≤1)/GaN 등으로 형성될 수 있으나 이에 한정되는 것은 아니다.In addition, in the embodiment, the strain control layer 114 may be formed on the current diffusion layer 112 to effectively relieve the stress that is caused by the lattice mismatch between the first conductivity type semiconductor layer 110 and the active layer 120 have. For example, the strain control layer 114 may be formed of Al x In y GaN (1-xy ) (0? X ? 1, 0? Y? 1) / GaN, but is not limited thereto.

이후, 상기 스트레인 제어층(114) 상에 활성층(120)을 형성한다.Thereafter, the active layer 120 is formed on the strain control layer 114.

상기 활성층(120)은 제1 도전형 반도체층(110)을 통해서 주입되는 전자와 이후 형성되는 제2 도전형 반도체층(130)을 통해서 주입되는 정공이 서로 만나서 활성층(발광층) 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.Electrons injected through the first conductive type semiconductor layer 110 and holes injected through the second conductive type semiconductor layer 130 formed after the first and second conductive type semiconductor layers 130 and 130 form an active band 120, Which emits light having an energy determined by < RTI ID = 0.0 >

상기 활성층(120)은 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 예를 들어, 상기 활성층(120)은 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 트리메틸 인듐 가스(TMIn)가 주입되어 다중 양자우물구조가 형성될 수 있으나 이에 한정되는 것은 아니다.The active layer 120 may be formed of at least one of a single quantum well structure, a multi quantum well (MQW) structure, a quantum-wire structure, or a quantum dot structure. For example, the active layer 120 may be formed with multiple quantum well structures by injecting trimethyl gallium gas (TMGa), ammonia gas (NH 3 ), nitrogen gas (N 2 ), and trimethyl indium gas (TMIn) But is not limited thereto.

상기 활성층(120)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN , GaAs(InGaAs)/AlGaAs, GaP(InGaP) /AlGaP중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.The well layer / barrier layer of the active layer 120 may be formed of any one or more pairs of InGaN / GaN, InGaN / InGaN, GaN / AlGaN, InAlGaN / GaN, GaAs (InGaAs) / AlGaAs, GaP (InGaP) But is not limited thereto. The well layer may be formed of a material having a band gap lower than the band gap of the barrier layer.

실시예에서 상기 활성층(120) 상에는 전자차단층(132)이 형성되어 전자 차단(electron blocking) 및 활성층의 클래딩(MQW cladding) 역할을 해줌으로써 발광효율을 개선할 수 있다. In the embodiment, the electron blocking layer 132 is formed on the active layer 120 to serve as electron blocking and cladding of the active layer, thereby improving the luminous efficiency.

예를 들어, 상기 전자차단층(132)은 AlxInyGa(1-x-y)N(0≤x≤1,0≤y≤1)계 반도체로 형성될 수 있으며, 상기 활성층(120)의 에너지 밴드 갭보다는 높은 에너지 밴드 갭을 가질 수 있고, 약 100Å~ 약 600Å의 두께로 형성될 수 있으나 이에 한정되는 것은 아니다. For example, the electron blocking layer 132 may be formed of a semiconductor of Al x In y Ga (1-xy) N (0? X ? 1, 0? Y ? 1 ) And may have a thickness of about 100 angstroms to about 600 angstroms. However, the present invention is not limited thereto.

상기 전자차단층(132)은 p형으로 이온주입되어 오버플로우되는 전자를 효율적으로 차단하고, 홀의 주입효율을 증대시킬 수 있다. 예를 들어, Mg이 약 1018~1020/cm3 농도 범위로 도핑될 수 있으나 이에 한정되는 것은 아니다.The electron blocking layer 132 may effectively block the electrons that are ion-implanted into the p-type to overflow, and increase the hole injection efficiency. For example, Mg may be doped in a concentration range of about 10 18 to 10 20 / cm 3, but is not limited thereto.

이후, 상기 전자차단층(132) 상에 제2 도전형 반도체층(130)을 형성한다.Thereafter, the second conductive semiconductor layer 130 is formed on the electron blocking layer 132.

상기 제2 도전형 반도체층(130)은 제2 도전형 도펀트가 도핑된 3-족-5족 화합물 반도체 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 상기 제2 도전형 반도체층(130)이 P형 반도체층인 경우, 상기 제2 도전형 도펀트는 P형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.The second conductive semiconductor layer 130 may include a Group 3-Group-5 compound semiconductor doped with a second conductive dopant such as In x Al y Ga 1 -x- y N (0? X? 1, 0? Y 1, 0? X + y? 1). When the second conductive semiconductor layer 130 is a P-type semiconductor layer, the second conductive dopant may include Mg, Zn, Ca, Sr, and Ba as a P-type dopant.

상기 제2 도전형 반도체층(130)은 챔버에 트리메틸 갈륨 가스(TMGa), 암모니아 가스(NH3), 질소 가스(N2), 및 마그네슘(Mg)과 같은 p 형 불순물을 포함하는 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}가 주입되어 p형 GaN층이 형성될 수 있으나 이에 한정되는 것은 아니다.The second conductive type semiconductor layer 130 is Bisei that the chamber comprises a p-type impurity such as trimethyl gallium gas (TMGa), ammonia gas (NH 3), nitrogen gas (N 2), and magnesium (Mg) butyl bicyclo The p-type GaN layer may be formed by implanting pentadienyl magnesium (EtCp 2 Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 }, but the present invention is not limited thereto.

실시예에서 상기 제1 도전형 반도체층(110)은 N형 반도체층, 상기 제2 도전형 반도체층(130)은 P형 반도체층으로 구현할 수 있으나 이에 한정되지 않는다. 또한 상기 제2 도전형 반도체층(130) 위에는 상기 제2 도전형과 반대의 극성을 갖는 반도체 예컨대 N형 반도체층(미도시)을 형성할 수 있다. 이에 따라 발광구조물은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다.In an exemplary embodiment, the first conductive semiconductor layer 110 may be an N-type semiconductor layer, and the second conductive semiconductor layer 130 may be a P-type semiconductor layer. On the second conductive semiconductor layer 130, a semiconductor layer, for example, an N-type semiconductor layer (not shown) having a polarity opposite to that of the second conductive type may be formed. Accordingly, the light emitting structure can be implemented by any one of an N-P junction structure, a P-N junction structure, an N-P-N junction structure, and a P-N-P junction structure.

다음으로, 도 4와 같이 발광구조물의 일부를 제거하여 제1 도전형 반도체층(110)을 노출시킨다.Next, a part of the light emitting structure is removed as shown in FIG. 4 to expose the first conductivity type semiconductor layer 110.

예를 들어, 소정의 마스크 패턴(미도시)을 식각마스크로 하여 제1 패드 영역(P)에 대응하는 상기 제2 도전형 반도체층(130), 전자차단층(132), 활성층(120)을 일부 제거하여 제1 도전형 반도체층(110)을 노출시킨다.For example, the second conductivity type semiconductor layer 130, the electron blocking layer 132, and the active layer 120, which correspond to the first pad region P, are formed by using a predetermined mask pattern (not shown) The first conductivity type semiconductor layer 110 is exposed.

이때, 상기 스트레인 제어층(114), 전류확산층(112) 및 제1 도전형 반도체층(110)의 일부도 제거될 수 있다.At this time, part of the strain control layer 114, the current diffusion layer 112, and the first conductivity type semiconductor layer 110 may also be removed.

실시예에 의하면 N형 패드 영역인 제1 패드 영역(P)에 발광구조물 펜스(140)를 형성함으로써 와이어 본딩(wire bonding) 공정에서의 쇼트(short) 불량을 개선할 수 있다.According to the embodiment, short-circuit defects in the wire bonding process can be improved by forming the light-emitting structure fins 140 in the first pad region P as the N-type pad region.

상기 발광구조물 펜스(140)는 상기 제1 패드 영역의 제2 도전형 반도체층(130) 및 활성층(120)이 상기 제1 도전형 반도체층(110)을 노출시키기 위해 일부 제거되면서 잔존하는 발광구조물 재질의 펜스일 수 있다.The light emitting structure fence 140 may be formed in a manner that the second conductive semiconductor layer 130 and the active layer 120 of the first pad region are partially removed to expose the first conductive semiconductor layer 110, It can be a fence of material.

예를 들어, 상기 발광구조물 펜스(140)는 상기 활성층(120) 및 상기 제2 도전형 반도체층(130)의 잔존물질을 포함할 수 있으며, 상기 제1 도전형 반도체층(110)의 잔존물질 일부도 포함할 수 있다.For example, the light emitting structure fence 140 may include a remaining material of the active layer 120 and the second conductive type semiconductor layer 130, and the remaining material of the first conductive type semiconductor layer 110 It can also include some parts.

실시예에 의하면 제1 도전형 반도체층(110)을 노출시키는 메사식각(mesa etching) 공정을 통해 상기 발광구조물 펜스(140)를 하나의 공정으로 형성할 수 있다.The light emitting structure fence 140 may be formed as a single process through a mesa etching process in which the first conductivity type semiconductor layer 110 is exposed.

실시에에서 상기 발광구조물 펜스(140)의 높이는 이후 형성되는 제1 패드전극(161)의 높이 이상으로 형성될 수 있다. 예를 들어, 상기 발광구조물 펜스(140)는 상기 제1 패드전극(161)의 높이 이상으로 형성되며, 상기 발광구조물의 높이 이하로 형성될 수 있으나 이에 한정되는 것은 아니다.The height of the light emitting structure fence 140 may be greater than the height of the first pad electrode 161 formed later. For example, the light emitting structure fence 140 may be formed to have a height equal to or greater than a height of the first pad electrode 161, but may be less than a height of the light emitting structure.

예를 들어, 상기 발광구조물 펜스(140)의 높이는 약 5000Å~ 약 10 ㎛로 형성될 수 있으나 이에 한정되는 것은 아니다.For example, the height of the light emitting structure fence 140 may be about 5000 Å to about 10 탆, but the present invention is not limited thereto.

실시예에서 상기 발광구조물 펜스(140)와 발광구조물 간의 거리(d)는 약 1~ 약10㎛로 형성할 수 있으며, 양자의 거리(d)를 최소화할수록 발광영역을 확보할 수 있다.In the embodiment, the distance d between the light emitting structure fence 140 and the light emitting structure may be about 1 to about 10 m, and the light emitting area can be ensured as the distance d between the light emitting structure fence 140 and the light emitting structure is minimized.

실시예에서 상기 발광구조물 펜스(140)의 폭(w)은 약 1~ 약 10㎛로 형성될 수 있으며, 상기 발광구조물 펜스(140)가 붕괴하지 않을 최소한 폭이 될수록 발광영역을 확보할 수 있다.The width W of the light emitting structure fence 140 may be about 1 to about 10 m and the light emitting structure fence 140 may have a light emitting area as the fence 140 has a minimum width .

실시예는 상기 발광구조물 펜스(140)는 상기 제1 패드전극(161)과 상기 발광구조물 사이에 위치할 수 있다. 이에 따라 제1 실시예에 의하면 N형 패드 영역인 제1 패드 영역(P)에 발광구조물 펜스(140)를 형성함으로써 와이어 본딩(wire bonding) 공정에서의 쇼트(short) 불량을 개선할 수 있다.The light emitting structure fence 140 may be positioned between the first pad electrode 161 and the light emitting structure. Accordingly, according to the first embodiment, short-circuit defects in the wire bonding process can be improved by forming the light-emitting structure fence 140 in the first pad region P as the N-type pad region.

또한, 제2 실시예에서 발광구조물 펜스(도 6, 도 7 참조)는 제1 패드전극(161)의 외측에 형성된 제2 발광구조물 펜스(142)을 더 포함하여 제1 패드전극(161)을 둘러싸는 형태일 수 있다. 제2 실시예에 의하면 발광구조물 펜스가 제1 패드전극(161)을 둘러싸는 형태가 됨으로써 와이어 본딩(wire bonding) 공정에서의 쇼트(short) 불량을 더욱 개선할 수 있다.6 and 7) further includes a second light emitting structure fence 142 formed on the outer side of the first pad electrode 161 to electrically connect the first pad electrode 161 It may be in the form of surrounding. According to the second embodiment, since the light emitting structure fence surrounds the first pad electrode 161, short defects in the wire bonding process can be further improved.

또한, 실시예에 의하면 상기 발광구조물 펜스(140) 상에 형성되는 제2 펜스(미도시)를 더 포함할 수 있다. 예를 들어, 발광구조물 펜스(140) 상에 패시베이션 물질이 형성되거나, 투광성 오믹층 물질이 형성되거나, 패드 물질이 형성되어 제2 펜스를 구성함으로써 전체적인 펜스의 높이가 높아져 쇼트불량을 방지할 수 있는 효과가 커질 수 있다.In addition, according to the embodiment, the light emitting structure may further include a second fence (not shown) formed on the light emitting structure fence 140. For example, a passivation material may be formed on the light emitting structure fence 140, a light-transmitting ohmic layer material may be formed, or a pad material may be formed to form the second fence, thereby increasing the height of the fence as a whole, The effect can be increased.

다음으로, 도 5와 같이, 실시예는 상기 제2 도전형 반도체층(130) 상에 투광성 오믹층(150)을 형성하여 상기 발광구조물과 이후 형성되는 제2 패드 전극(162)과의 오믹컨택을 형성함하고 아울러 활성층에서 발광된 빛을 투과시켜 외부 발광효율 증대에 기여할 수 있다.5, the light-transmitting ohmic layer 150 is formed on the second conductive semiconductor layer 130, and the ohmic contact with the second pad electrode 162, which will be formed later, And can transmit light emitted from the active layer to contribute to the increase of external light emitting efficiency.

예를 들어, 상기 투광성 오믹층(150)은 캐리어의 주입을 효율적으로 할 수 있도록 단일 금속 혹은 금속합금, 금속산화물 등을 다중으로 적층하여 형성할 수 있다. 예를 들어, 상기 투광성 오믹층(150)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으며, 이러한 재료에 한정되는 않는다.For example, the light transmissive ohmic layer 150 may be formed by laminating a single metal, a metal alloy, a metal oxide, or the like in multiple layers so as to efficiently inject carriers. For example, the light transmissive ohmic layer 150 may be formed of indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc oxide (IZTO), indium aluminum zinc oxide (IAZO), indium gallium zinc oxide IGTO (indium gallium tin oxide), AZO (aluminum zinc oxide), ATO (antimony tin oxide), GZO (gallium zinc oxide), IZON (nitrite nitride), AGZO TiO 2, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, IrOx, NiO, RuOx / ITO, Ni / IrOx / Au, Pt, Au, and Hf, and is not limited to such a material.

한편, 상기 투광성 오믹층(150)은 메사식각 공정 전에 형성되어, 메사식각을 통해 제1 패드 영역에 대응하는 투광성 오믹층의 일부가 제거될 수 있다. 이경우, 상기 투광성 오믹층의 물질이 제2 펜스를 구성할 수 있다.Meanwhile, the transmissive ohmic layer 150 may be formed before the mesa etching process, and a part of the transmissive ohmic layer corresponding to the first pad region may be removed through the mesa etching. In this case, the material of the light-transmitting ohmic layer can constitute the second fence.

또는, 투광성 오믹층(150)의 형성공정 중 투광성 오믹층이 상기 발광구조물 펜스(140) 상에 일부 증착됨으로써 제2 펜스를 구성할수도 있다.Alternatively, the light-transmitting ohmic layer may be partially deposited on the light-emitting structure fins 140 during the formation of the light-transmitting ohmic layer 150, thereby forming the second fence.

이후, 상기 투광성 오믹층(150) 또는 상기 제2 도전형 반도체층(130) 상에 제2 패드전극(162)을 형성하고, 상기 노출된 제1 도전형 반도체층(110) 상에 제1 패드전극(161)을 형성한다. 이때, 패드 전극의 물질이 상기 발광구조물 펜스(140) 상에 형성되는 경우 상기 패드 전극물질이 제2 펜스를 구성할 수 있다.Thereafter, a second pad electrode 162 is formed on the light-transmitting ohmic layer 150 or the second conductivity type semiconductor layer 130, and the first pad 160 is formed on the exposed first conductivity type semiconductor layer 110. Then, Electrode 161 is formed. At this time, when the pad electrode material is formed on the light emitting structure fence 140, the pad electrode material may constitute the second fence.

실시예에 의하면 N형 패드 영역인 제1 패드 영역(P)에 발광구조물 펜스(140)를 형성함으로써 와이어 본딩(wire bonding) 공정에서의 쇼트(short) 불량을 개선할 수 있다.According to the embodiment, short-circuit defects in the wire bonding process can be improved by forming the light-emitting structure fins 140 in the first pad region P as the N-type pad region.

도 8은 실시예에 따른 발광소자가 설치된 발광소자 패키지(200)를 설명하는 도면이다.8 is a view illustrating a light emitting device package 200 having a light emitting device according to an embodiment.

실시예에 따른 발광 소자 패키지는 패키지 몸체부(205)와, 상기 패키지 몸체부(205)에 설치된 제3 전극층(213) 및 제4 전극층(214)과, 상기 패키지 몸체부(205)에 설치되어 상기 제3 전극층(213) 및 제4 전극층(214)과 전기적으로 연결되는 발광 소자(100)와, 상기 발광 소자(100)를 포위하는 몰딩부재(230)가 포함된다.The light emitting device package according to the embodiment includes a package body 205, a third electrode layer 213 and a fourth electrode layer 214 provided on the package body 205, A light emitting device 100 electrically connected to the third electrode layer 213 and the fourth electrode layer 214 and a molding member 230 surrounding the light emitting device 100 are included.

상기 패키지 몸체부(205)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광 소자(100)의 주위에 경사면이 형성될 수 있다.The package body 205 may be formed of a silicon material, a synthetic resin material, or a metal material, and the inclined surface may be formed around the light emitting device 100.

상기 제3 전극층(213) 및 제4 전극층(214)은 서로 전기적으로 분리되며, 상기 발광 소자(100)에 전원을 제공하는 역할을 한다. 또한, 상기 제3 전극층(213) 및 제4 전극층(214)은 상기 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 상기 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.The third electrode layer 213 and the fourth electrode layer 214 are electrically isolated from each other and provide power to the light emitting device 100. The third electrode layer 213 and the fourth electrode layer 214 may function to increase light efficiency by reflecting the light generated from the light emitting device 100, And may serve to discharge heat to the outside.

상기 발광 소자(100)는 도 1 에 예시된 발광 소자가 적용될 수 있으나 이에 한정되는 것은 아니며, 제2 실시예에 따른 발광소자(102)도 적용될 수 있다.The light emitting device 100 may be applied to the light emitting device illustrated in FIG. 1, but not limited thereto. The light emitting device 102 according to the second embodiment may also be applied.

상기 발광 소자(100)는 상기 패키지 몸체부(205) 상에 설치되거나 상기 제3 전극층(213) 또는 제4 전극층(214) 상에 설치될 수 있다.The light emitting device 100 may be mounted on the package body 205 or on the third electrode layer 213 or the fourth electrode layer 214.

상기 발광 소자(100)는 상기 제3 전극층(213) 및/또는 제4 전극층(214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 상기 발광 소자(100)가 상기 제3 전극층(213) 및 제4 전극층(214)과 각각 와이어를 통해 전기적으로 연결된 것이 예시되어 있으나 이에 한정되는 것은 아니다.The light emitting device 100 may be electrically connected to the third electrode layer 213 and / or the fourth electrode layer 214 by a wire, flip chip, or die bonding method. The light emitting device 100 is electrically connected to the third electrode layer 213 and the fourth electrode layer 214 through wires. However, the present invention is not limited thereto.

상기 몰딩부재(230)는 상기 발광 소자(100)를 포위하여 상기 발광 소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(230)에는 형광체(232)가 포함되어 상기 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.The molding member 230 surrounds the light emitting device 100 to protect the light emitting device 100. In addition, the molding member 230 may include a phosphor 232 to change the wavelength of light emitted from the light emitting device 100.

실시예에 따른 발광소자 패키지는 복수개가 기판 상에 어레이되며, 상기 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.A light guide plate, a prism sheet, a diffusion sheet, a fluorescent sheet, and the like, which are optical members, may be disposed on a path of light emitted from the light emitting device package. The light emitting device package, the substrate, and the optical member may function as a backlight unit or function as a lighting unit. For example, the lighting system may include a backlight unit, a lighting unit, a pointing device, a lamp, and a streetlight.

도 9는 실시예에 따른 조명 유닛의 사시도(1100)이다. 다만, 도 9의 조명 유닛(1100)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.9 is a perspective view 1100 of a lighting unit according to an embodiment. However, the illumination unit 1100 of Fig. 9 is an example of the illumination system and is not limited thereto.

실시예에서 상기 조명 유닛(1100)은 케이스몸체(1110)와, 상기 케이스몸체(1110)에 설치된 발광모듈부(1130)과, 상기 케이스몸체(1110)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1120)를 포함할 수 있다.The illumination unit 1100 may include a case body 1110, a light emitting module 1130 installed in the case body 1110, a connection unit 1130 installed in the case body 1110, Terminal 1120. [0031]

상기 케이스몸체(1110)는 방열 특성이 양호한 재질로 형성되는 것이 바람직하며, 예를 들어 금속 재질 또는 수지 재질로 형성될 수 있다.The case body 1110 is preferably formed of a material having a good heat dissipation property, and may be formed of, for example, a metal material or a resin material.

상기 발광모듈부(1130)은 기판(1132)과, 상기 기판(1132)에 탑재되는 적어도 하나의 발광소자 패키지(200)를 포함할 수 있다.The light emitting module unit 1130 may include a substrate 1132 and at least one light emitting device package 200 mounted on the substrate 1132.

상기 기판(1132)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(PCB: Printed Circuit Board), 메탈 코아(Metal Core) PCB, 연성(Flexible) PCB, 세라믹 PCB 등을 포함할 수 있다. The substrate 1132 may be a circuit pattern printed on an insulator. For example, the PCB 1132 may be a printed circuit board (PCB), a metal core PCB, a flexible PCB, a ceramic PCB . ≪ / RTI >

또한, 상기 기판(1132)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.Further, the substrate 1132 may be formed of a material that efficiently reflects light, or may be formed of a color whose surface is efficiently reflected, for example, white, silver, or the like.

상기 기판(1132) 상에는 상기 적어도 하나의 발광소자 패키지(200)가 탑재될 수 있다. 상기 발광소자 패키지(200) 각각은 적어도 하나의 발광 다이오드(LED: Light Emitting Diode)(100)를 포함할 수 있다. 상기 발광 다이오드(100)는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 다이오드 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 다이오드를 포함할 수 있다.The at least one light emitting device package 200 may be mounted on the substrate 1132. Each of the light emitting device packages 200 may include at least one light emitting diode (LED) 100. The light emitting diode 100 may include a colored light emitting diode that emits red, green, blue, or white colored light, and a UV light emitting diode that emits ultraviolet (UV) light.

상기 발광모듈부(1130)는 색감 및 휘도를 얻기 위해 다양한 발광소자 패키지(200)의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 다이오드, 적색 발광 다이오드 및 녹색 발광 다이오드를 조합하여 배치할 수 있다.The light emitting module unit 1130 may be arranged to have a combination of various light emitting device packages 200 to obtain color and brightness. For example, a white light emitting diode, a red light emitting diode, and a green light emitting diode may be arranged in combination in order to secure a high color rendering index (CRI).

상기 연결 단자(1120)는 상기 발광모듈부(1130)와 전기적으로 연결되어 전원을 공급할 수 있다. 실시예에서 상기 연결 단자(1120)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 상기 연결 단자(1120)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.The connection terminal 1120 may be electrically connected to the light emitting module 1130 to supply power. In an embodiment, the connection terminal 1120 is connected to the external power source by being inserted in a socket manner, but is not limited thereto. For example, the connection terminal 1120 may be formed in a pin shape and inserted into an external power source or may be connected to an external power source through a wiring.

도 10은 실시예에 따른 백라이트 유닛의 분해 사시도(1200)이다. 다만, 도 10의 백라이트 유닛(1200)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.10 is an exploded perspective view 1200 of a backlight unit according to an embodiment. However, the backlight unit 1200 of FIG. 10 is an example of the illumination system and is not limited thereto.

실시예에 따른 백라이트 유닛(1200)은 도광판(1210)과, 상기 도광판(1210)에 빛을 제공하는 발광모듈부(1240)와, 상기 도광판(1210) 아래에 반사 부재(1220)와, 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220)를 수납하는 바텀 커버(1230)를 포함할 수 있으나 이에 한정되지 않는다.The backlight unit 1200 according to the embodiment includes a light guide plate 1210, a light emitting module unit 1240 for providing light to the light guide plate 1210, a reflection member 1220 below the light guide plate 1210, But the present invention is not limited thereto, and may include a bottom cover 1230 for housing the light emitting module unit 1210, the light emitting module unit 1240, and the reflecting member 1220.

상기 도광판(1210)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1210)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다. The light guide plate 1210 serves to diffuse light into a surface light source. The light guide plate 1210 may be made of a transparent material such as acrylic resin such as PMMA (polymethyl methacrylate), polyethylene terephthalate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate Resin. ≪ / RTI >

상기 발광모듈부(1240)은 상기 도광판(1210)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 상기 백라이트 유닛이 설치되는 디스플레이 장치의 광원으로써 작용하게 된다.The light emitting module part 1240 provides light to at least one side of the light guide plate 1210 and ultimately acts as a light source of a display device in which the backlight unit is installed.

상기 발광모듈부(1240)은 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는). 구체적으로는, 상기 발광모듈부(1240)은 기판(1242)과, 상기 기판(1242)에 탑재된 다수의 발광소자 패키지(200)를 포함하는데, 상기 기판(1242)이 상기 도광판(1210)과 접할 수 있으나 이에 한정되지 않는다.The light emitting module 1240 may be in contact with the light guide plate 1210, but is not limited thereto. Specifically, the light emitting module 1240 includes a substrate 1242 and a plurality of light emitting device packages 200 mounted on the substrate 1242. The substrate 1242 is mounted on the light guide plate 1210, But is not limited to.

상기 기판(1242)은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1242)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다.The substrate 1242 may be a printed circuit board (PCB) including a circuit pattern (not shown). However, the substrate 1242 may include not only a general PCB, but also a metal core PCB (MCPCB), a flexible PCB (FPCB), and the like.

그리고, 상기 다수의 발광소자 패키지(200)는 상기 기판(1242) 상에 빛이 방출되는 발광면이 상기 도광판(1210)과 소정 거리 이격되도록 탑재될 수 있다.The plurality of light emitting device packages 200 may be mounted on the substrate 1242 such that a light emitting surface on which the light is emitted is spaced apart from the light guiding plate 1210 by a predetermined distance.

상기 도광판(1210) 아래에는 상기 반사 부재(1220)가 형성될 수 있다. 상기 반사 부재(1220)는 상기 도광판(1210)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 백라이트 유닛의 휘도를 향상시킬 수 있다. 상기 반사 부재(1220)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The reflective member 1220 may be formed under the light guide plate 1210. The reflection member 1220 reflects the light incident on the lower surface of the light guide plate 1210 so as to face upward, thereby improving the brightness of the backlight unit. The reflective member 1220 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto.

상기 바텀 커버(1230)는 상기 도광판(1210), 발광모듈부(1240) 및 반사 부재(1220) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1230)는 상면이 개구된 박스(box) 형상으로 형성될 수 있으나, 이에 대해 한정하지는 않는다.The bottom cover 1230 may receive the light guide plate 1210, the light emitting module 1240, and the reflective member 1220. For this purpose, the bottom cover 1230 may be formed in a box shape having an opened upper surface, but the present invention is not limited thereto.

상기 바텀 커버(1230)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다.The bottom cover 1230 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.The features, structures, effects, and the like described in the embodiments are included in at least one embodiment and are not necessarily limited to only one embodiment. Furthermore, the features, structures, effects and the like illustrated in the embodiments can be combined and modified by other persons skilled in the art to which the embodiments belong. Accordingly, the contents of such combinations and modifications should be construed as being included in the scope of the embodiments.

이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention. It can be seen that the modification and application of branches are possible. For example, each component specifically shown in the embodiments can be modified and implemented. It is to be understood that the present invention may be embodied in many other specific forms without departing from the spirit or essential characteristics thereof.

Claims (15)

기판;
제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하여 상기 기판 상에 형성된 발광구조물; 및
상기 제2 도전형 반도체층 및 상기 활성층의 일부가 제거되어 상기 제1 도전형 반도체층을 노출하는 제1 패드 영역에 형성된 펜스를 포함하고,
상기 펜스는 상기 발광구조물과 같은 계열의 물질로 형성되는 발광구조물 펜스이며,
상기 발광구조물 펜스는 상기 활성층 및 상기 제2 도전형 반도체층의 일부를 포함하고,
상기 발광구조물 펜스 상에 형성된 제2 펜스를 더 포함하며,
상기 제2 펜스는 패시베이션 물질, 투광성 전극 물질 또는 패드 물질 중 어느 하나 이상을 포함하는 발광소자.
Board;
A light emitting structure formed on the substrate including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer; And
And a fence formed in a first pad region where the second conductivity type semiconductor layer and a portion of the active layer are removed to expose the first conductivity type semiconductor layer,
Wherein the fence is a light emitting structure fence formed of the same material as the light emitting structure,
Wherein the light emitting structure fence includes a part of the active layer and the second conductive type semiconductor layer,
And a second fence formed on the light emitting structure fence,
And the second fence includes at least one of a passivation material, a light-transmitting electrode material, and a pad material.
삭제delete 제1 항에 있어서,
상기 제2 도전형 반도체층 상에 제2 패드전극; 및
상기 노출된 제1 도전형 반도체층 상에 제1 패드전극을 더 포함하고,
상기 발광구조물 펜스는,
상기 제1 패드전극과 상기 발광구조물 사이에 위치하는 발광소자.
The method according to claim 1,
A second pad electrode on the second conductive semiconductor layer; And
And a first pad electrode on the exposed first conductive semiconductor layer,
The light-
Wherein the light emitting structure is disposed between the first pad electrode and the light emitting structure.
제3항에 있어서,
상기 발광구조물 펜스는,
상기 제1 패드전극을 둘러싸는 형태인 발광소자.
The method of claim 3,
The light-
And the second pad electrode is surrounded by the first pad electrode.
제4항에 있어서,
상기 발광구조물 펜스는 상기 제1 패드 전극의 외측에 형성된 제2 발광구조물 펜스를 더 포함하고 상기 발광구조물 펜스와 상기 제2발광구조물 펜스는 상기 제1 패드전극을 둘러싸는 형태이며,
상기 발광구조물 펜스의 높이는 상기 제1 패드전극의 높이 이상으로 형성되는 발광소자.
5. The method of claim 4,
Wherein the light emitting structure fence further includes a second light emitting structure fence formed on the outer side of the first pad electrode and the fence and the second light emitting structure fence surround the first pad electrode,
Wherein a height of the light emitting structure fence is greater than a height of the first pad electrode.
삭제delete 삭제delete 삭제delete 기판을 준비하는 단계;
상기 기판 상에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광구조물을 형성하는 단계;
상기 제2 도전형 반도체층 및 상기 활성층을 일부 제거하여 제1 패드 영역에 대응하는 제1 도전형 반도체층을 노출시키는 단계;
상기 제2 도전형 반도체층 상에 제2 패드전극을 형성하는 단계; 및
상기 노출된 제1 도전형 반도체층 상에 제1 패드전극을 형성하는 단계를 포함하고,
상기 제1 도전형 반도체층을 노출시키는 단계에 있어서, 상기 제1 패드 영역 상에 펜스가 잔존하며,
상기 펜스는 상기 발광구조물과 같은 계열의 물질로 형성되는 발광구조물 펜스이며,
상기 발광구조물 펜스 상에 제2 펜스를 형성하는 단계를 더 포함하고,
상기 제2 펜스는 패시베이션 물질, 투광성 전극 물질 또는 패드 물질 중 어느 하나 이상을 포함하는 발광소자의 제조방법.
Preparing a substrate;
Forming a light emitting structure including a first conductive semiconductor layer, an active layer, and a second conductive semiconductor layer on the substrate;
Exposing the first conductivity type semiconductor layer corresponding to the first pad region by partially removing the second conductivity type semiconductor layer and the active layer;
Forming a second pad electrode on the second conductive semiconductor layer; And
And forming a first pad electrode on the exposed first conductive semiconductor layer,
Wherein the step of exposing the first conductive type semiconductor layer comprises:
Wherein the fence is a light emitting structure fence formed of the same material as the light emitting structure,
Further comprising forming a second fence on the light emitting structure fence,
Wherein the second fence includes at least one of a passivation material, a light-transmitting electrode material, and a pad material.
삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 삭제delete
KR1020110061650A 2011-06-24 2011-06-24 Light emitting device and method for fabricating the same KR101856213B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110061650A KR101856213B1 (en) 2011-06-24 2011-06-24 Light emitting device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110061650A KR101856213B1 (en) 2011-06-24 2011-06-24 Light emitting device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20130006845A KR20130006845A (en) 2013-01-18
KR101856213B1 true KR101856213B1 (en) 2018-05-09

Family

ID=47837548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110061650A KR101856213B1 (en) 2011-06-24 2011-06-24 Light emitting device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101856213B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165590A (en) 2002-11-12 2004-06-10 Epitech Technology Corp Horizontal current shielding light emitting diode led and its manufacturing method
JP2005136177A (en) * 2003-10-30 2005-05-26 Toyoda Gosei Co Ltd Group iii-v nitride semiconductor element
KR100833313B1 (en) 2006-01-02 2008-05-28 삼성전기주식회사 GaN TYPE LIGHT EMITTING DIODE DEVICE AND METHOD OF MANUFACTURING THE SAME

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165590A (en) 2002-11-12 2004-06-10 Epitech Technology Corp Horizontal current shielding light emitting diode led and its manufacturing method
JP2005136177A (en) * 2003-10-30 2005-05-26 Toyoda Gosei Co Ltd Group iii-v nitride semiconductor element
KR100833313B1 (en) 2006-01-02 2008-05-28 삼성전기주식회사 GaN TYPE LIGHT EMITTING DIODE DEVICE AND METHOD OF MANUFACTURING THE SAME

Also Published As

Publication number Publication date
KR20130006845A (en) 2013-01-18

Similar Documents

Publication Publication Date Title
JP5443465B2 (en) Light emitting device, method for manufacturing light emitting device, and light emitting device package
US8071973B2 (en) Light emitting device having a lateral passivation layer
US8669586B2 (en) Light emitting device, light emitting device package, and lighting system
US9391248B2 (en) Light emitting device, light emitting device package
KR101894025B1 (en) Light emitting device
KR101701510B1 (en) Light emitting device
EP2315272B1 (en) Light emitting diode, light emitting diode package, and lighting system
KR101798238B1 (en) Light emitting device
KR101973608B1 (en) Light emitting device
KR101803573B1 (en) Light emitting device
KR101856213B1 (en) Light emitting device and method for fabricating the same
KR101871498B1 (en) Light emitting device
KR101886153B1 (en) Light emitting device
KR101823682B1 (en) Light emitting device
KR101829798B1 (en) Light emitting device
KR101842177B1 (en) Light emitting device
KR20130079867A (en) Light emitting device
KR20130019277A (en) Light emitting device
KR20130074073A (en) Light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant