KR20120135420A - 다수의 디스플레이 패널들의 구동 및 동기화 - Google Patents

다수의 디스플레이 패널들의 구동 및 동기화 Download PDF

Info

Publication number
KR20120135420A
KR20120135420A KR1020127026009A KR20127026009A KR20120135420A KR 20120135420 A KR20120135420 A KR 20120135420A KR 1020127026009 A KR1020127026009 A KR 1020127026009A KR 20127026009 A KR20127026009 A KR 20127026009A KR 20120135420 A KR20120135420 A KR 20120135420A
Authority
KR
South Korea
Prior art keywords
data
panel
rate
subset
panels
Prior art date
Application number
KR1020127026009A
Other languages
English (en)
Other versions
KR101497522B1 (ko
Inventor
마크 에스. 카스키
스텐 조르겐 루드비그 달
Original Assignee
콸콤 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 콸콤 인코포레이티드 filed Critical 콸콤 인코포레이티드
Publication of KR20120135420A publication Critical patent/KR20120135420A/ko
Application granted granted Critical
Publication of KR101497522B1 publication Critical patent/KR101497522B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/026—Video wall, i.e. juxtaposition of a plurality of screens to create a display screen of bigger dimensions
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법이 제공된다. 다수의 디스플레이들에 걸쳐 데이터를 동기화하는 통신 장치가 제공된다. 다수의 디스플레이들에 걸쳐 비디오 데이터를 동기화하는 컴퓨터-판독가능 매체를 포함하는 컴퓨터 프로그램 물건이 제공된다. 다수의 패널들에 걸쳐 데이터를 동기화하도록 구성되는 적어도 하나의 프로세서가 제공된다. 데이터의 동기화를 용이하게 하기 위해서 다수의 패널들 또는 디스플레이들 사이에서 비디오 데이터가 상이한 레이트들로 전송될 수 있다. 각각의 패널에서의 더블 버퍼링은 데이터가 제 1 버퍼에 기록되게 할 수 있고, 실질적으로 동일한 시간에 데이터는 제 2 버퍼로부터 추출되어 디스플레이에 기록된다.

Description

다수의 디스플레이 패널들의 구동 및 동기화{DRIVING AND SYNCHRONIZING MULTIPLE DISPLAY PANELS}
다음의 설명은 일반적으로 통신 디바이스들에 관한 것으로, 보다 상세하게는, 데이터를 출력하기 위해서 다수의 디스플레이들을 사용하는 디바이스들에 관한 것이다.
통신 시스템들은 음성, 데이터, 비디오 등과 같은 다양한 타입들의 통신 컨텐츠를 제공하기 위해서, 그리고 사용자가 어디에 위치되는지(예를 들어, 구조물의 내부에 위치되는지 또는 외부에 위치되는지) 그리고 사용자가 정지 상태인지 또는 (예를 들어, 차량으로, 도보로) 이동하고 있는지에 관계없이 정보를 통신하기 위해서, 널리 전개된다. 이러한 시스템들은 이용가능한 시스템 자원들(예를 들어, 대역폭 및 송신 전력)을 공유함으로써 다수의 사용자들과의 통신을 지원할 수 있는 다중-액세스 시스템들일 수 있다. 다중-액세스 시스템들은 주파수 분할 다중 액세스(FDMA) 시스템들, 시분할 다중 액세스(TDMA) 시스템들, 코드 분할 다중 액세스(CDMA) 시스템들, 직교 주파수 분할 다중 액세스(OFDMA) 시스템들, 3 세대 파트너쉽 프로젝트(3GPP) 롱 텀 에볼루션(LTE) 시스템들 및 그 외의 것들을 포함한다.
거의 모든 사람들의 통신 요구들을 위해서 사람들은 모바일 디바이스들에 의존하고 있으며, 이로써 심지어 5년 전에 존재하였던 것보다 이러한 모바일 디바이스들에 대하여 이용가능한 더 많은 기능들이 오늘날 존재한다. 이러한 다수의 기능들은 모바일 디바이스와 연관된 스크린(또는 디스플레이)의 크기에 의해 제한된다. 따라서, 사용자 인터페이스가 소비자 경험과 관련되므로 사용자 인터페이스는 병목화되어 왔다. 이 병목 현상(bottleneck)을 완화하기 위해서, 현재 모바일 디바이스들에는 모바일 디바이스들에 접속될 수 있는 추가 디스플레이들이 장착되어 있다. 더 큰 스크린 크기 경험이 요구될 때 추가 디스플레이들이 사용될 수 있다.
추가 스크린들과 연관된 문제는 디스플레이되고 있는 임의의 데이터가 단일의 큰 디스플레이로서 나타나도록 스크린들이 동기화되어야 한다는 점이다. 이것은 추가 디스플레이들이, 데이터가 각각의 디스플레이 상에서 제시되게 하기 위해서 신호들이 통과하여야 하는 물리적 제한들, 이를테면, 힌지(hinge)들을 가질 때 훨씬 더 큰 문제가 된다.
다음의 설명은 하나 또는 그보다 많은 양상들에 대한 기본적인 이해를 제공하기 위해서 이러한 양상들의 간략화된 요약을 제시한다. 이러한 요약은 모든 참작되는 양상들의 포괄적인 개요는 아니며, 모든 양상들의 핵심 또는 중요한 엘리먼트들을 식별하거나, 임의의 또는 모든 양상들의 범위를 서술하고자 할 의도도 아니다. 이러한 요약의 유일한 목적은 후에 제시되는 보다 상세한 설명에 대한 도입부로서 간략화된 형태로 하나 또는 그보다 많은 양상들의 일부 개념들을 제시하기 위함이다.
하나 또는 그보다 많은 양상들 및 이의 대응하는 개시에 따르면, 예를 들어, 힌지들과 같은 접속들을 통과하기에 적합할 수 있는 소수의 신호 라인들과 다수의 패널들에 걸쳐 렌더링되는 비디오의 동기화와 관련하여 다양한 양상들이 설명된다. 또한, 다수의 디스플레이들은 크기조정가능(scalable)하며, 여기서 디스플레이들을 더 추가하는 것은 더 많은 시그널링 라인들의 추가를 요구하지 않는다.
양상은 다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법에 관한 것이다. 방법은, 제 1 패널에서, 다수의 패널들에 대하여 의도되는 데이터를 수신하는 단계를 포함한다. 데이터는 제 1 레이트로 수신된다. 또한, 방법은 데이터의 제 1 서브세트를 제거하기 위해서 데이터를 분할하는 단계 및 데이터의 제 2 서브세트를 제 2 패널로 전송하는 단계를 포함한다. 데이터의 제 2 서브세트는 제 2 레이트로 전송된다. 방법은 데이터의 제 1 서브세트로 디스플레이를 업데이트하는 단계를 더 포함한다.
양상은 메모리 및 프로세서를 포함하는 통신 장치에 관한 것이다. 메모리는 제 1 레이트로 비디오 데이터를 수신하는 것 및 적어도 비디오 데이터의 제 1 부분을 제거하는 것과 관련된 명령들을 보유한다. 또한, 메모리는 제 2 레이트로 적어도 비디오 데이터의 제 2 부분을 다음 패널로 전달하는 것, 및 메인 제어기로부터 수신된 마스터 타이밍 신호로부터 생성되는 로컬 타이밍 신호에 기초하여 디스플레이를 업데이트하는 것과 관련된 명령들을 보유한다. 프로세서는 메모리에 커플링되며, 메모리에 보유된 명령들을 실행하도록 구성된다.
양상은 다수의 디스플레이들에 걸쳐 데이터를 동기화하는 통신 장치에 관한 것이다. 통신 장치는 다수의 디스플레이들 상에 출력될 데이터를 제 1 레이트로 수신하기 위한 수단 및 수신된 데이터의 서브세트를 제거하기 위한 수단을 포함한다. 또한, 수신된 데이터의 잔여 부분을 적어도 제 2 디스플레이로 전송하기 위한 수단이 포함된다. 잔여 부분은 제 1 레이트의 함수인 데이터 레이트로 전송된다. 또한, 통신 장치는 마스터 타이밍 신호에 기초하여 로컬 타이밍 신호를 생성하기 위한 수단 및 로컬 타이밍 신호에 기초하여 수신된 데이터의 서브세트를 제 1 디스플레이로 출력하기 위한 수단을 포함한다. 일부 양상들에 따르면, 통신 장치는 수신된 데이터의 잔여 부분을 직렬화(serialize)하기 위한 수단을 포함한다. 일부 양상들에 따르면, 통신 장치는 제 1 버퍼에 수신된 데이터의 서브세트를 기록하기 위한 수단 및 제 1 디스플레이에 기록할 데이터를 제 2 버퍼로부터 추출하기 위한 수단을 포함한다. 제 1 버퍼 및 제 2 버퍼는 라인 버퍼들 또는 프레임 버퍼들일 수 있다.
양상은 컴퓨터-판독가능 매체를 포함하는, 컴퓨터 프로그램 물건에 관한 것이다. 컴퓨터로 하여금, 제 1 레이트로 비디오 데이터를 수신하게 하기 위한 코드들의 제 1 세트, 및 컴퓨터로 하여금, 적어도 비디오 데이터의 제 1 부분을 제거하게 하기 위한 코드들의 제 2 세트가 컴퓨터-판독가능 매체에 포함된다. 또한, 컴퓨터로 하여금, 제 2 레이트로 적어도 비디오 데이터의 제 2 부분을 다음의 패널로 전달하게 하기 위한 코드들의 제 3 세트가 컴퓨터-판독가능 매체에 포함된다. 또한, 컴퓨터-판독가능 매체는 컴퓨터로 하여금, 로컬 타이밍 신호에 기초하여 디스플레이를 업데이트하게 하기 위한 코드들의 제 4 세트를 포함한다.
양상은 다수의 패널들에 걸쳐 데이터를 동기화하도록 구성되는 적어도 하나의 프로세서에 관한 것이다. 프로세서는, 제 1 패널에서, 다수의 패널들에 대하여 의도되는 데이터를 수신하는 제 1 모듈을 포함한다. 데이터는 제 1 레이트로 수신된다. 또한, 프로세서는 데이터의 제 1 서브세트를 제거하기 위해서 데이터를 분할하는 제 2 모듈 및 데이터의 제 2 서브세트를 제 2 패널로 전송하는 제 3 모듈을 포함하고, 데이터의 제 2 서브세트는 제 2 레이트로 전송된다. 또한, 데이터의 제 1 서브세트로 디스플레이를 업데이트하는 제 4 모듈이 프로세서에 포함된다.
상술한 목적 및 관련된 목적을 달성하기 위해서, 하나 또는 그보다 많은 양상들은, 이하에서 충분히 설명되고 특히 청구항들에서 지시되는 특징들을 포함한다. 다음의 설명 및 부가된 도면들은 하나 또는 그보다 많은 양상들의 특정한 예시적인 특징들을 상세하게 설명한다. 그러나, 이러한 특징들은 다양한 양상들의 원리들이 사용될 수 있는 다양한 방식들 중 몇 가지만을 나타낸다. 다른 이점들 및 신규한 특징들은 도면들과 함께 고려될 때 다음의 상세한 설명으로부터 명백해질 것이며, 개시되는 양상들은 모든 이러한 양상들 및 그의 등가물들을 포함하는 것으로 의도된다.
도 1은 양상에 따른, 단일 디바이스와 다수의 디스플레이들을 제공하기 위한 시스템을 도시한다.
도 2는 양상에 따른, 다수의 패널들에 걸쳐 비디오를 동기화하도록 구성되는 예시적인 시스템을 도시한다.
도 3은 양상에 따른, 다수의 패널들에 걸쳐 데이터를 동기화하기 위한 시스템을 도시한다.
도 4는 개시되는 양상들의 가능한 구현을 설명하는 예시적인 시스템을 도시한다.
도 5는 양상에 따라 다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법을 도시한다.
도 6은 양상에 따른, 다수의 디스플레이들에 걸쳐 데이터를 동기화하는 예시적인 시스템을 도시한다.
다양한 양상들은 이제 도면들을 참조하여 설명된다. 다음의 설명에서, 예시를 목적으로, 다수의 특정 세부사항들이 하나 또는 그보다 많은 양상들의 완전한 이해를 제공하기 위해서 설명된다. 그러나, 이러한 양상(들)은 이러한 특정 세부사항들 없이 실시될 수 있다는 것이 명백할 수 있다. 다른 경우들에서, 이러한 양상들의 설명을 용이하게 하기 위해서 잘-알려져 있는 구조들 및 디바이스들이 블록도 형태로 도시된다.
도 1을 참조하면, 양상에 따른, 단일 디바이스와 다수의 디스플레이들을 제공하기 위한 시스템(100)이 도시된다. 시스템(100)은 하나 또는 그보다 많은 추가 디스플레이들과 통신가능하게 접속될 수 있는 모바일 디바이스(102)를 포함한다. 이 추가 디스플레이들은 주변 디스플레이들일 수 있으며, 여기서 모바일 디바이스(102)는 사용자에 의한 소비를 위한 컨텐츠(예를 들어, 데이터, 비디오 등)를 출력하는데 사용될 수 있는 디스플레이(104)를 포함한다. 대부분의 모바일 디바이스들의 풋프린트 크기로 인하여, 디스플레이(104)의 크기가 제한될 수 있다. 그러나, 모바일 디바이스(102)의 사용자가 작은 디스플레이(104)에 제약되지 않고 출력을 보기를 원할 때가 있을 수 있다. 이러한 경우, 하나 또는 그보다 많은 추가 디스플레이들이 활성화될 수 있다. 이러한 확장 디스플레이들은 디스플레이0(106), 디스플레이1(108) 내지 디스플레이 N (110)로 라벨링되며, 여기서 N은 정수이다.
단일 디바이스와 연관된 다수의 디스플레이들에 대한 다양한 구성들이 존재할 수 있다. 디스플레이들에 대한 하나 또는 그보다 많은 특정 구성들이 본 명세서에 도시되고 설명될 수 있지만, 단일 디바이스와 다수의 디스플레이들을 연관시키기 위해서 다양한 다른 구성들이 이용될 수 있으며, 개시되는 양상들을 설명할 목적으로 상기 구성들이 예시된다는 것이 이해되어야 한다. 또한, 구성들은 특정 수의 디스플레이들로 예시되지만, 본 명세서에 도시되고 설명되는 디스플레이들의 수보다 더 적거나 또는 더 많은 디스플레이들이 존재할 수 있다.
일부 양상들에 따르면, 추가 디스플레이들은 모바일 디바이스(102)의 통합형 부분(integral portion)이다. 그러나, 다른 양상들에 따르면, 하나 또는 추가 디스플레이들은 개별 컴포넌트들이며, 모바일 디바이스(102)로부터 분리(detach)될 수 있다. 다른 양상에 따르면, 모바일 디바이스(102) 및 하나 또는 그보다 많은 추가 디스플레이들은 서로 분리될 수 있으며, 물리적 컴포넌트들 뿐만 아니라 필요한 회로 모두에 접속하는 접속 수단을 통해 동작가능하게 접속될 수 있다. 예를 들어, 사용자가 추가 디스플레이들을 활성화시키기 원하는 경우, 사용자는 이를테면 (디스플레이들이 접힌 상태로 저장된 경우) 디스플레이들을 펼침으로써, 모바일 디바이스(102)로부터 추가 디스플레이들을 선택적으로 디스인게이지(disengage)할 수 있다. 다른 예에서, 사용자는 확장 스크린 크기를 달성하기 위해서 각각의 스크린을 모바일 디바이스(102)에 그리고 서로 선택적으로 접속할 수 있다.
추가 디스플레이들이 펼쳐지거나, 접속되거나 또는 모바일 디바이스(102)에 부착될 때, 출력이 각각의 추가 디스플레이 상에서 렌더링되게 하기 위해서 신호들이 전달되게 할 필요가 있는 힌지들 또는 다른 접속 수단(112, 114, 116)이 존재할 수 있다.
다수의 디스플레이 아키텍처들을 가지는 단일 디바이스(예를 들어, 하나의 제어기)와 연관된 과제는, 비디오(또는 사용자에게 디스플레이 또는 렌더링되고 있는 다른 데이터)가 다수의 디스플레이들에 걸쳐 분할되며 사용자에게 단일 스크린을 제공하도록 동기화된 상태로 유지되어야 한다는 것이다. 디스플레이 패널들이 힌지들과 같은 접속기들에 의해 분리되는 경우, 이러한 물리적 제한들은 패널들(예를 들어, 디스플레이들) 사이에서 전달할 수 있는 신호들의 수를 감소시킬 수 있다. 종래의 직렬 인터페이스들은 다수의 패널들에 걸쳐 비디오를 동기화하도록 구성되지 않는다. 대신에, 종래의 직렬 인터페이스들은 일-대-일 구성(예를 들어, 일 제어기 대 일 패널 아키텍처)을 위해서 설계된다.
개시되는 양상들은 소스로부터의 비디오 스트림을 수용하는 하나 또는 그보다 많은 외부 제어기들을 포함한다. 외부 제어기들은 다수의 패널들로의 송신들을 버퍼링, 분할, 직렬화 및 동기화한다. 또한, 각각의 수신 패널에서의 외부 제어기 로직은 각각의 로컬 패널로의 송신을 직렬화하며(필요한 경우) , 동기화한다.
도 2는 양상에 따른, 다수의 패널들에 걸쳐 비디오를 동기화하도록 구성되는 예시적인 시스템(200)을 도시한다. 단일 제어기가 다수의 디스플레이들을 커버하는 비디오를 렌더링하기 위해서 다수의 디스플레이들을 구동하려고 시도할 때, 다수의 디스플레이들에 걸쳐 동기화하는데 있어서 비디오가 나타나도록 출력(예를 들어, 사진)을 동기화하는 것이 어려울 수 있다. 비디오는 다수의 디스플레이들에 걸쳐 분할되며, 양호한 사용자 경험을 제공하도록 동기화된 상태로 유지되어야 한다. 디스플레이 패널들이 다양한 물리적 접속들(예를 들어, 힌지들 또는 다른 접속 수단)에 의해 분리될 때, 제어기와 패널들 사이의 신호 라인들의 수가 제한되며, 이는 그것이 다수의 패널들에 걸쳐 동기화하는 것과 관련되므로 문제를 초래한다. 물리적 제한들(이를테면 힌지들)을 통과하는데 적합한 기존의 직렬 인터페이스들은 다수의 패널들에 걸쳐 비디오를 동기화하도록 셋업되지 않는다. 대신에, 이러한 직렬 인터페이스들은 일 제어 대 일 패널 아키텍처들(예를 들어, 일-대-일 구성)을 위해서 설계된다.
다수의 패널들에 걸친 더 양호한 동기화를 달성하기 위해서, 시스템(200)은 비디오 데이터를 직렬화 및 직렬화해제(de-serialize)하기 위해서 추가되는 외부 제어기들을 포함한다. 각각의 제어기는 각각의 패널에 대한 데이터를 선택하며, 인간의 눈이 검출할 수 있는 수용가능한 제한들 내에서 패널들 사이의 동기화를 유지할 수 있다.
시스템(200)은 디스플레이(예를 들어, 디바이스 디스플레이)를 포함하는 통신 장치(마스터 제어기 또는 MSM(202)으로 도시됨)를 포함한다. MSM(202)은 다수의 패널들과 연관되고, 패널0(204), 패널1(206) 내지 패널 N (208)로 라벨링될 수 있으며, 여기서 N은 정수이다. 또한, 제어 라인들(216, 218, 220, 222)이 도시된다. 4개의 패널들(예를 들어, MSM(202), 패널0(204), 패널1(206) 및 패널 N (208))이 도시되지만, 개시되는 양상들은 임의의 수의 패널들에 적용될 수 있다. 각각의 패널과 연관된 제어기가 존재한다. 제어기는 패널의 외부 또는 패널의 내부에 있을 수 있다. 이 예는 외부 제어기들을 도시한다. 외부 제어기0(210)는 패널0(204)과 연관되고, 제어기1(212)는 패널1(206)과 연관되며, 제어기 N (214)는 Panel N (208)과 연관된다. 다양한 패널들은 접속 수단(224, 226, 228)에 의해 분리될 수 있다.
MSM(202)가 하나의 큰 패널을 구동하고 있는 것처럼, (액정 디스플레이 제어기(LCDC)로부터 외부 제어기0(210)로의) 비디오 인터페이스(222)는 비디오 데이터를 공급한다. 예를 들어, 비디오 인터페이스(222)는 모바일 산업 프로세서 인터페이스(MIPI), 모바일 디스플레이 디지털 인터페이스(MDDI), 또는 RGB(Red, Green, Blue) 인터페이스일 수 있지만, 이들에 제한되지 않는다.
제어기0(210)는 데이터를 더블 버퍼링(double buffer)하는데, 이는 MSM(202)로부터의 데이터가 제 1 버퍼에 기록되게 하는 반면, 패널들(예를 들어, 패널0(204) 내지 패널N(208))에 기록될 데이터가 제 2 버퍼로부터 추출된다. 일부 양상들에 따르면, 버퍼는 라인 단위(line-by-line) 기반으로 데이터를 버퍼링하는 라인 버퍼이다. 다른 양상들에 따르면, 버퍼는 프레임 단위(frame-by-frame) 기반의 데이터를 버퍼링하는 프레임 버퍼이다. 제어기0(210)가 하나 또는 그보다 많은 프레임 버퍼들을 포함하는 경우, 스크린으로 전송될 새로운 데이터가 존재하지 않으면, 제어기0(210)는 MSM(202)이 슬립(sleep) 모드로 진입하게 한다(예를 들어, 디스플레이 제어기들로부터의 데이터는 MSM(202)으로부터의 임의의 동작 없이, 동일한 정보를 반복적으로 전송함으로써 패널들을 리프레시(refresh)하고 있음).
추출되어 다른 패널들에 기록될 데이터는 직렬화되어 다음 패널로 그리고 후속하는 패널들로 시프트(shift)될 수 있다. 동기화는 개별 패널 제어기들이 이들 각각의 패널들에 데이터를 동시에(또는 실질적으로 동시에) 기록함을 보장함으로써 수행된다.
제어기0(210)은 비디오 데이터(230)를 패널1(206) 및 패널 N (208)로 직렬화한다. 제어기1(212) 및 제어기 N (214)는 비디오 데이터를 직렬화해제하며, 각각의 패널들(예를 들어, 패널1(206) 및 패널 N (208))을 구동한다. 패널1 제어기(212)가 자신의 데이터의 각각의 부분을 제거한 이후, 패널 N (208)에 대한 데이터(232)가 패널1 제어기(212)로부터 전송된다.
제어기0(210), 제어기1(212), 및 제어기 N (214)은 비디오가 모든 패널들에 걸쳐 동기화되도록 (각각의 비디오 인터페이스들(234, 236, 238)을 통해) 타이밍 신호들을 이들 각각의 패널들로 제공한다. MSM(202)으로부터의 인입 데이터는 로컬 패널들 상의 제어기들에 의해 로컬로 저장되며, 패널들 상에 디스플레이되는 데이터가 동기화되도록 로컬 디스플레이들에 대하여 구동된다.
각각의 패널 상의 제어기들은 타이밍 신호들을 패널로 제공한다. 상이한 패널들 상의 제어기들은 서로 통신할 필요가 없지만, 메인 제어기 또는 MSM(202)에 의해 동기화될 수 있다.
도 3은 양상에 따른, 다수의 패널들에 걸쳐 데이터를 동기화하기 위한 시스템(300)을 도시한다. 시스템(300)은 무선 통신 환경 또는 무선 통신 환경에서 이용될 수 있으며, 제 1 패널(302)로 지칭되는 무선 통신 장치를 포함할 수 있다. 대안적으로, 통신 장치는 유선일 수 있다.
제 1 패널(302)은 다수의 패널들(또는 디스플레이들)에 대하여 의도되는 데이터를 수신하도록 구성될 수 있다. 예를 들어, 제 1 패널(302)은 다수의 다른 패널들과 연관될 수 있으며, 이들 중 하나는 제 2 패널(304)로서 도시된다. 제 1 패널(302)은 메인 제어기(306)로부터 데이터를 수신할 수 있으며, 이는 제 1 패널(302) 외부에 있거나(예를 들어, 다른 디바이스에 통합됨), 또는 제 1 패널(302)과 통합될 수 있다(예를 들어, 동일한 디바이스 상에 통합됨).
데이터는 제 1 레이트(308)로 수신될 수 있다. 일부 양상들에 따르면, 메인 제어기(306)는 데이터가 디스플레이될 다수의 패널들이 존재한다는 것을 인지하지 못한다. 따라서, 메인 제어기(306)는 데이터가 3개의 패널들로 가고 있다는 것 및 동기화가 요구된다는 것을 인지하지 못하며, 제 1 패널(302), 제 2 패널(304) 및 제 3 패널(326)이 하나의 큰 디스플레이인 것처럼 데이터를 전송한다. 예를 들어, 수신기 컴포넌트(310)는 큰 디스플레이 크기(예를 들어, 디스플레이들의 수가 곱해지는 디스플레이들의 픽셀 크기)에 각각의 픽셀에 대하여 요구되는 바이트들의 수를 그리고 패널들이 구동되는 레이트를 곱하는 것에 기초하는 레이트로 메인 제어기(306)로부터 데이터를 수신할 수 있다.
수신된 데이터로부터 데이터의 제 1 서브세트를 제거하도록 구성되는 분할 컴포넌트(312)가 제 1 패널(302)에 포함된다. 데이터의 제 1 서브세트는 수신된 데이터의 제 1 부분일 수 있다. 예를 들어, 4개의 패널들이 존재하는 경우, 분할 컴포넌트(312)는 데이터의 1/4(예를 들어, 데이터의 4분의 1)을 제거하도록 구성될 수 있다.
일부 양상들에 따르면, 분할 컴포넌트는 데이터의 제 1 서브세트를 더블 버퍼링하기 위해서 제 1 버퍼(314) 및 제 2 버퍼(316)를 포함한다. 데이터의 더블 버퍼링은 제 1 버퍼(314)에 수신된 데이터의 제 1 부분을 기록하는 것 및 제 2 버퍼(316)로부터 데이터를 추출하는 것을 포함한다. 제 2 버퍼(316)로부터 추출된 데이터는 디스플레이(318)에 기록된다. 모든 데이터가 제 2 버퍼(316)로부터 추출된 이후, 버퍼들은 연속 방식으로 역할들을 반대로 수행한다(reverse). 예를 들어, 제 1 버퍼(314)에 기록된 데이터가 추출되어 디스플레이(318)에 기록되고, 수신된 데이터의 제 1 부분이 제 2 버퍼(316)에 기록된다.
제 1 버퍼(314) 및 제 2 버퍼(316)는 라인 버퍼들 또는 프레임 버퍼들일 수 있다. 버퍼들이 라인 버퍼들인 경우, 각각의 라인의 제 1 부분(또는 각각의 라인의 각각의 부분들)은 라인 단위 기반으로 제거된다. 버퍼들이 프레임 버퍼들인 경우, 각각의 프레임의 제 1 부분(또는 각각의 프레임의 각각의 부분들)은 프레임 단위 기반으로 제거된다.
송신 컴포넌트(320)는 데이터의 제 1 서브세트의 제거 이후의 잔여 데이터를 포함할 수 있는 데이터의 제 2 서브세트를 제 2 패널(304)로 전송할 수 있다. 데이터의 제 2 서브세트를 전송하기 위해서, 송신 컴포넌트(320)는 데이터의 제 2 서브세트가 전송되어야 하는 제 2 레이트(322)를 결정할 수 있다. 제 2 레이트(322)를 결정하기 위해서, 변경(translate) 컴포넌트(324)는 잔여 패널들에 전송되고 있는 데이터의 양에 비례하게 제 1 레이트(308)를 감소시킬 수 있다. 예를 들어, 3개의 패널들이 존재하는 경우, (제 1 패널(302)이 각각의 부분을 제거한 이후) 잔여 데이터의 2/3가 잔여 패널들로 전송될 것이다. 따라서, 제 2 레이트(322)는 제 1 레이트의 2/3이다.
다른 예에서, 4개의 패널들이 존재하는 경우, 제 2 레이트는 제 1 레이트의 3/4이다. 5개의 패널들이 존재하는 경우, 제 2 레이트(322)는 제 1 레이트(308)의 4/5인 등의 식이다.
더 상세한 예에서, 3개의 패널들(제 1 패널(302), 제 2 패널(304) 및 제 3 패널(326))이 존재하고, 각각의 패널은 272 x 480 디스플레이를 포함한다. 메인 제어기(306)는 3개의 패널들이 존재한다는 것을 인지하지 못한다. 대신에, 메인 제어기(306)는 단지 자신이 큰 스크린(예를 들어, 816 x 480 디스플레이)을 구동하고 있다는 것만을 인지한다. 큰 스크린 크기는 스크린들의 수(이 예에서는 3개)를 획득하여 픽셀들의 수(이 예에서는 272개)를 곱함으로써 결정되며, 결과적으로 816(3 * 272)이다. 스크린들은 60 Hz으로 구동되고, 816 x 480 픽셀들 각각은 3개의 바이트들을 요구한다. 따라서, 제 1 레이트(308)는 큰 디스플레이 크기(816 x 480)에 3 바이트들을 곱하고 60Hz((816 * 480 * 3 * 60)를 곱하거나 초당 70502400 바이트들(Bps)을 곱함으로써 결정된다. 3개의 패널들이 존재하므로, 데이터의 1/3이 각각의 패널로 간다. 데이터의 1/3이 제 1 패널(302)로 가고, 다른 2/3는 제 2 패널(304) 및 제 3 패널(326)로 간다. 계속 예를 들어, 제 2 레이트(322)는 47001600 Bps(제 1 레이트(308)의 2/3)이다. 제 3 레이트(328)는 제 2 레이트(322)의 1/2 또는 제 1 레이트(308)의 1/3이며, 23500800 Bps일 것이다.
일부 양상들에 따르면, 제 1 패널(302)은 데이터가 제 2 패널(304)로 전송되기 이전에 데이터의 제 2 서브세트를 직렬화하도록 구성되는 직렬화 컴포넌트(330)를 포함한다. 데이터의 직렬화는 데이터가 물리적 접속 수단(332, 334)(예를 들어, 힌지들)을 통해 전송되게 한다. 제 2 패널(304)은 수신된 데이터의 제 2 서브세트를 직렬화해제하도록 구성되는 직렬화해제 컴포넌트(336)를 포함한다. 또한, 제 2 패널(304)은 더블 버퍼들(336, 338) 및 디스플레이(340)를 포함할 수 있다. 또한, 제 3 패널(326)은 직렬화해제 컴포넌트(342), 더블 버퍼들(344, 346) 및 디스플레이(348)를 포함할 수 있다. 더블 버퍼들(336, 338, 344, 346)은 제 1 버퍼(314) 및 제 2 버퍼(316)와 유사하게 동작한다.
제 2 패널(304)은 적어도 데이터의 제 2 서브세트의 부분(예를 들어, 제 2 패널(304)에 의해 디스플레이될 데이터)을 제거한다. 데이터의 나머지는 제 3 패널(326)(또는 후속하는 패널들)로 전송되고, 제 3 패널(326)(또는 후속하는 패널들)에 의해 디스플레이될 데이터는 제거된다. 제 3 레이트(328)는 제 2 패널(304)로부터 제 3 패널(326)로 데이터의 서브세트를 전달하는데 이용될 수 있다. 제 3 레이트(328)는 시스템(300)에 포함되는 패널들의 수에 기초하는 그리고 제 1 레이트(308) 및/또는 제 2 레이트(322)에 기초하는 데이터 레이트 변경의 함수이다. 이 예에서, 3개의 패널에 대하여, 제 3 레이트(328)는 제 2 레이트(322)의 1/2(또는 제 1 레이트(308)의 1/3)이다.
라인들이 대략 동일한 레이트로 다수의 패널들(또는 다수의 패널들에 업데이트된 프레임들) 상에 그려지도록, 데이터는 상이한 레이트들로 상이한 패널들에 전송되어, 동기화 시에 결과적인 데이터가 다수의 패널들로 제공된다. 이러한 레이트 동기화는 각각의 디스플레이 상에서 렌더링될 수 있는 티어링(tearing), 오정렬(misalignment) 또는 각각의 디스플레이 상에서 렌더링될 수 있는 통상적이지 않은 혼란(distracting) 동작들을 완화시킬 수 있으며, 이는 인간의 눈에 의해 검출될 수 있다.
라인 버퍼 예에서, 제 1 패널(302)은 데이터의 제 1 서브세트를 취하며, 이는 제 1 버퍼(314) 및 제 2 버퍼(316)에 대하여 적절한 데이터의 양이다. 예를 들어, 제 1 패널(302)이 200 픽셀 너비이고, 메인 제어기(306)가 600 픽셀들을 전송하는 경우, 제 1 패널(302)은 데이터의 제 1 서브세트로서 처음 200 픽셀들(예를 들어, 픽셀들 1 내지 200)을 취한다. 제 2 패널(304)은 픽셀들의 제 2 부분(예를 들어, 픽셀들 201 내지 400)을 선택하고, 제 3 패널(326)은 픽셀들의 제 3 부분(예를 들어, 픽셀들 401 내지 600)을 선택한다. 전체 프레임이 전송되는 경우, 유사한 프레임 분할이 발생한다. 일부 양상들에 따르면, 패널들은 버퍼 전부를 저장하며, 전체 버퍼를 재생할 수 있다. 일부 양상들에 따르면, 라인의 세그먼트가 저장될 수 있고, 라인의 나머지는 후속하는 패널들로 전송된다.
시스템(300)은 메인 제어기(306)에 동작가능하게 커플링되는 메모리(350)를 포함할 수 있다. 메모리(350)는 메인 제어기(306)의 외부에 있을 수 있거나, 또는 메인 제어기(306) 내에 상주할 수 있다. 메모리(350)는 데이터 동기화와 관련된 정보 및 통신 네트워크에서 송신 및 수신되는 신호들과 관련된 다른 적합한 정보를 저장할 수 있다.
메모리(350)는 데이터 동기화와 연관된 프로토콜들을 저장할 수 있어서, 메인 제어기(306)와 제 1 패널(302) 사이의 통신을 제어하기 위한 동작(예를 들어, 메모리로부터 메인 제어기(306)를 통해 제 1 패널(302)로 데이터 전달)을 취할 수 있다. 또한, 본 명세서에 설명되는 바와 같이, 시스템(300)이 저장된 프로토콜들 및/또는 알고리즘들을 사용하여 무선 또는 유선 네트워크에서 개선된 통신들을 달성할 수 있도록, 메모리(350)는 메인 제어기(306)와 다른 컴포넌트들(예를 들어, 패널들) 사이의 통신을 제어하기 위한 동작을 취하는 것과 연관된 프로토콜들을 저장할 수 있다. 본 명세서에 설명되는 데이터 저장소(예를 들어, 메모리들) 컴포넌트들은 휘발성 메모리 또는 비휘발성 메모리일 수 있거나 또는 휘발성 및 비휘발성 메모리 모두를 포함할 수 있다는 것이 인식되어야 한다. 제한이 아닌 예시로서, 비휘발성 메모리는 판독 전용 메모리(ROM), 프로그램가능한 ROM(PROM), 전기적 프로그램가능한 ROM(EPROM), 전기적 삭제가능한 PROM(EEPROM) 또는 플래시 메모리를 포함할 수 있다. 휘발성 메모리는 외부 캐시 메모리로서 역할하는 랜덤 액세스 메모리(RAM)를 포함할 수 있다. 제한이 아닌 예시로서, RAM은 동기식 RAM(SRAM), 동적 RAM(DRAM), 동기식 DRAM(SDRAM), 2배속 데이터 레이트 SDRAM(DDR SDRAM), 강화된 SDRAM(ESDRAM), 싱크링크 DRAM(SLDRAM) 및 다이렉트 램버스 RAM(DRRAM)과 같은 많은 형태들로 이용가능하다. 개시되는 양상들의 메모리는 이러한 그리고 다른 적합한 타입들의 메모리를 포함하지만, 이들로 제한되지 않는 것으로 의도된다.
일부 양상들에 따르면, 메모리(350)는 제 1 레이트로 비디오 데이터를 수신하는 것 및 적어도 비디오 데이터의 제 1 부분을 제거하는 것과 관련된 명령들을 보유한다. 또한, 메모리(350)는 제 2 레이트로 적어도 비디오 데이터의 제 2 부분을 다음의 패널로 전달하는 것 및 메인 제어기로부터 수신된 마스터 타이밍 신호로부터 생성되는 로컬 타이밍 신호에 기초하여 디스플레이를 업데이트하는 것과 관련된 명령들을 보유한다.
추가적으로, 메모리(350)는 메인 제어기와 연관된 패널들의 수량, 패널들과 연관된 디스플레이들의 픽셀 크기 및 각각의 픽셀에 대한 바이트들의 수의 함수로써 데이터 레이트를 결정하는 것과 관련된 명령들을 보유한다.
일부 양상들에 따르면, 메모리(350)는 제 1 버퍼에 비디오 데이터를 기록하는 것 및 디스플레이로 전송할 비디오 데이터를 제 2 버퍼로부터 추출하는 것과 관련된 명령들을 보유한다. 일부 양상들에 따르면, 제 1 버퍼 및 제 2 버퍼는 라인 단위 기반으로 업데이트되는 라인 버퍼들이다. 일부 양상들에 따르면, 제 1 버퍼 및 제 2 버퍼는 프레임 단위 기반으로 업데이트되는 프레임 버퍼들이다.
추가적으로, 메모리(350)는 메인 제어기로부터 마스터 타이밍 신호를 수신하는 것과 관련된 명령들을 보유한다. 또한, 메모리(350)는 로컬 타이밍 신호를 생성하기 위해서 마스터 타이밍 신호를 참조하는 것 및 적어도 다음의 패널과 동기화되는 시간에 디스플레이를 업데이트하는 것과 관련된 명령들을 보유한다.
적어도 하나의 프로세서(352)는 통신 네트워크에서 데이터 동기화와 관련된 정보의 분석을 용이하게 하기 위해서 메인 제어기(306), 메모리(350) 및/또는 제 1 패널(302)에 동작가능하게 접속될 수 있다. 프로세서(352)는, 메인 제어기(306) 및/또는 제 1 패널(302)에 의해 수신된 정보를 분석 및/또는 생성하는데 전용인 프로세서, 시스템(300)의 하나 또는 그보다 많은 컴포넌트들을 제어하는 프로세서, 및/또는 메인 제어기(306) 및/또는 제 1 패널(302)에 의해 수신된 정보의 분석 및 생성 및 시스템(300)의 하나 또는 그보다 많은 컴포넌트들의 제어 모두를 수행하는 프로세서일 수 있다.
일부 양상들에 따르면, 프로세서(352)는 다수의 패널들에 걸쳐 데이터를 동기화하도록 구성된다. 프로세서(352)는, 제 1 패널에서 다수의 패널들에 대하여 의도되는 데이터를 수신하는 제 1 모듈을 포함할 수 있다. 데이터는 제 1 레이트로 수신된다. 또한, 데이터의 제 1 서브세트를 제거하기 위해서 데이터를 분할하는 제 2 모듈 및 데이터의 제 2 서브세트를 제 2 패널로 전송하는 제 3 모듈이 포함되며, 여기서, 데이터의 제 2 서브세트는 제 2 레이트로 전송된다. 또한, 프로세서(352)는 데이터의 제 1 서브세트로 디스플레이를 업데이트하는 제 4 모듈을 포함한다. 일부 양상들에 따르면, 프로세서(352)는 또한 제 1 레이트 및 잔여 패널들의 수에 비례하게 제 2 레이트를 결정하는 제 5 모듈을 포함한다.
도 4는 개시되는 양상들의 가능한 구현을 설명하는 예시적인 시스템(400)을 도시한다. 시스템(400)이 개시되는 양상들의 예의 설명을 목적으로 도시되며, 다양한 양상들을 이 예로 제한하는 것을 의미하는 것은 아니라는 점에 주목하여야 한다.
(상당한 수의 패널들이 이용될 수 있지만) 시스템(400)은 패널0(402), 패널1(404) 및 패널2(406)로 라벨링된 3개의 패널들을 포함한다. 패널0(402)은 일반적 제어기, 또는 도시되는 바와 같은 이동국 모뎀(MSM(410))을 포함할 수 있다. 이 예에서, MSM(410)은 액정 디스플레이(LCD) 패널들을 구동하는데 이용될 수 있는 병렬 인터페이스인 RGB 인터페이스(412)를 통해 데이터를 전송한다. RGB 인터페이스(412)가 도시되지만, MSM(410)은 다른 인터페이스들을 지원할 수 있다.
또한, 도시되는 바와 같은 필드 프로그램가능한 게이트 어레이(FPGA(414)) 또는 다른 디바이스(예를 들어, 복합 프로그램가능한 로직 디바이스(CPLD), 주문형 집적 회로(ASIC), 프로그램가능한 로직 제어기(PLC) 등)일 수 있는 프로그램가능한 로직 디바이스가 패널0(402)에 포함된다.
데이터의 일부는 교번하는 라인 버퍼들(416, 418)에 디포짓(deposit)된다. 데이터 스트림이 라인 버퍼에 기록될 때, 상태 머신(예를 들어, 제어 블록(420))은 다른 라인 버퍼로부터 디스플레이(422)로 데이터를 전달하고 있다. 데이터가 FPGA(414)에 의해 수신되는 데이터 레이트(예를 들어, 제 1 레이트는) 제어 블록(420)이 디스플레이(422)에 데이터를 기록하는 데이터 레이트와 상이하다. 이 예에서, 제 1 레이트는 제어 블록(420)이 디스플레이(422)에 데이터를 기록하는 레이트의 3배 빠르다(여기서 3개의 패널들이 존재하기 때문).
라인 버퍼들(416, 418)에 의해 수행되는 기능들은 필터링 동작의 부분으로서 대체할 수 있다. 디스플레이(422)에 특정한 데이터는 라인 버퍼들(416, 418)에 의해 프로세싱된다. 패널1(404) 및 패널2(406) 상의 디스플레이들(424, 426)에 대하여 의도되는 데이터가 병렬-직렬 컨버터(428)로 전송된다. 데이터는 직렬화되어 제 1 레이트로 430에 도시되는 힌지에 걸쳐 전송된다. 이 예에서, 제 1 레이트는 400 Mbps이다.
데이터는 패널1(404)의 프로그램가능한 로직 디바이스(예를 들어, FPGA(432))에 도착한다. 직렬-병렬 컨버터(434)는 디스플레이(424) 상에 출력되도록 의도되는 데이터에 대하여 직렬-병렬 변환을 수행할 수 있다. 데이터는 교번하는 라인 버퍼들(436, 438)로 전송되고, 상태 머신(제어 블록(440))은 데이터를 디스플레이(424)로 전송한다.
패널2(406)에 대하여 의도되는 데이터는 442의 힌지 또는 다른 물리적 접속 수단에 걸쳐 FPGA(444)(또는 다른 프로그램가능한 로직 디바이스)로 전송되며, 직렬-병렬 컨버터(446), 교번하는 라인 버퍼들(448, 450) 및 상태 머신(제어 블록(452))을 통해 프로세싱된다. 데이터는 디스플레이(426)를 통해 사용자에게 출력된다.
도시되는 바와 같이, 패널들(패널0(402), 패널1(404) 및 패널2(406))은 하나의 라인에 걸쳐 동기화할 시에 구동되며, 상기 하나의 라인은 3개의 패널들에 걸쳐 기록된다. 예를 들어, 픽셀들의 상부 라인(top line)은 패널들에 기록되고, 이후 픽셀들의 제 2 라인은 패널들에 기록되며, 이후 픽셀들의 제 3 라인은 패널들에 기록되는 등의 식이다. 각각의 패널은 다른 패널들에 대하여 독립적으로 업데이트되지 않지만, 대신에 다수의 디스플레이들에 걸쳐 라인 단위로 업데이트된다. 업데이트들은 모든 패널들에서 실질적으로 동시에 발생한다.
대안적인 예에서, 라인 버퍼들(416, 418, 436, 438, 448 및 450)은 프레임 버퍼들일 수 있다. 제 1 프레임이 패널들에 기록되고, 이후 제 2 프레임이 패널들에 기록되는 등의 식이다. 각각의 패널은 다수의 디스플레이들에 걸쳐 프레임 단위로 업데이트된다. 업데이트들은 모든 패널들에서 실질적으로 동시에 발생한다.
도 4의 예에서, 디스플레이들(422, 424, 426)은 272 x 480 디스플레이들일 수 있다. 프로세서 클럭(PCLK) 또는 제 1 데이터 레이트는, 3(디스플레이들) * 272(픽셀들) * 480 (픽셀들) 80 * 1.2 (각각의 픽셀에 대한 바이트들) = 31.3 MHz의 등식에 기초하여 계산될 수 있다. RGB 인터페이스(412)는 PCLK 레이트로 또는 31.3 MHz로 데이터를 전송할 수 있다. RGB 1(454)에서 전송된 데이터는 로컬 타이밍 신호 PCLK1의 데이터 레이트(PCLK/3임)로 전송될 수 있다. 430에서 전송된 데이터는 약 400 Mbps로 전송되며, 단지 패널1(404) 및 패널 N (406)에 대한 데이터이다. RGB 2(456)에서 디스플레이(424)로 전송된 데이터는 로컬 타이밍 신호 PCLK2의 데이터 레이트(PCKL/3와 동일함)로 전송된다. 442에서 전송된 데이터는 대략 200 Mps의 레이트로 전송되며, 단지 패널 N (406)에 대한 데이터이다. 데이터는 RGB3 (458)을 통해 디스플레이(426)로 전송되며, 로컬 클럭 PCLK3의 데이터 레이트(PCLK/3과 동일함)로 전송된다.
위에서 도시되고 설명되는 예시적인 시스템들의 관점에서, 개시되는 대상에 따라 구현될 수 있는 방법들이 다양한 흐름도들을 참조하여 더 양호하게 인식될 것이다. 설명의 간략함을 목적으로, 방법들이 일련의 블록들로서 도시되고 설명되지만, 일부 블록들이 본 명세서에 도시되고 설명되는 것과 상이한 순서들로 그리고/또는 다른 블록들과 실질적으로 동시에 발생할 수 있기 때문에, 청구되는 대상은 블록들의 수 또는 순서에 의해 제한되지 않는다는 것이 이해되고 인식될 것이다. 더욱이, 본 명세서에 개시되는 방법들을 구현하기 위해서 모든 예시되는 블록들이 요구되지는 않을 수 있다. 블록들과 연관된 기능이 소프트웨어, 하드웨어, 이들의 조합 또는 임의의 다른 적합한 수단(예를 들어, 디바이스, 시스템, 프로세스, 컴포넌트)에 의해 구현될 수 있다는 것이 인식될 것이다. 추가적으로, 본 명세서 전체에 걸쳐 설명되는 방법들은 이러한 방법들을 다양한 디바이스들로 전송 및 전달하는 것을 용이하게 하기 위해서 제조 물품 상에 저장되어 있을 수 있다는 것이 추가로 인식되어야 한다. 당업자들은 방법이 이를테면 상태도에서 일련의 상호관련된 상태들 또는 이벤트들로서 대안적으로 표현될 수 있다는 것을 이해 및 인식할 것이다.
도 5는 양상에 따른, 다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법(500)을 도시한다. 방법(500)은 다수의 패널들에 포함되는 하나의 패널인 제 1 패널에 의해 수행될 수 있다. 비디오 데이터(또는 사용자에 의한 소비를 위해서 출력될 다른 데이터)를 직렬화 및 직렬화해제하기 위해서 (각각의 패널 내의) 외부 제어기들이 추가될 수 있다. 각각의 제어기는 자신의 패널에 대하여 데이터를 선택할 수 있다. 인간의 눈이 검출할 수 있는 수용가능한 제한들 내에서 패널들 사이의 동기화가 유지될 수 있다. 이러한 동기화는 패널들 사이의 접속기와 같은 물리적 제한들을 가로지르는데 적합한 소수의 신호 라인들을 사용하여 달성될 수 있다. 또한, 패널들의 수는 크기조정가능하며, 패널들(또는 디스플레이들)을 더 추가하는 것은 더 많은 시그널링 라인들의 추가를 요구하지 않는다.
방법(500)은 다수의 패널들에 대하여 의도되는 데이터가 수신되는 502에서 시작한다. 일부 양상들에 따르면, 데이터는 비디오 데이터이다. 데이터는 메인 제어기를 포함하는 모바일 디바이스로부터 수신될 수 있다. 일부 양상들에 따르면, 데이터는 제 1 패널의 통합형(integral) 컴포넌트인 메인 제어기로부터 수신될 수 있다. 데이터는 디스플레이들의 수, 디스플레이들의 픽셀 크기 및 각각의 픽셀에 대하여 요구되는 바이트들의 수의 함수인 제 1 레이트로 수신될 수 있다.
504에서, 데이터의 제 1 서브세트를 제거하기 위해서 수신된 데이터가 분할된다. 데이터의 제 1 서브세트는 (예를 들어, 디스플레이 상에서) 제 1 패널에 의해 제시될 데이터일 수 있다. 예를 들어, 데이터의 제 1 서브세트는 버퍼 타입에 따라, 라인의 제 1 부분 또는 프레임의 제 1 부분일 수 있다.
일부 양상들에 따르면, 데이터를 분할하는 단계는 데이터의 제 1 서브세트를 더블 버퍼링하는 단계를 포함한다. 더블 버퍼링하는 단계는 제 1 버퍼에 데이터의 제 1 서브세트를 기록하는 단계 및 제 2 버퍼로부터 데이터를 추출하는 단계를 포함할 수 있다. 추출된 데이터는 제 1 패널의 디스플레이에 기록된다. 모든 데이터가 제 2 버퍼로부터 추출된 이후, 버퍼들은 역할들을 바꾸어 데이터가 제 2 버퍼에 기록되고, 실질적으로 동시에, 데이터는 제 1 버퍼로부터 추출되어 디스플레이에 기록된다. 일부 양상들에 따르면, 데이터는 데이터가 도착되는 레이트(예를 들어, 제 1 레이트)와 상이한 레이트로 디스플레이에 기록된다.
일부 양상들에 따르면, 분할하는 단계는 라인 단위 기반으로 데이터의 제 1 서브세트를 제거하기 위해서 라인 버퍼를 사용하는 단계를 포함한다. 일부 양상들에 따르면, 분할하는 단계는 프레임 단위 기반으로 데이터의 제 1 서브세트를 제거하기 위해서 프레임 버퍼를 사용하는 단계를 포함한다.
제 2 서브세트에 실제로 포함된 데이터의 양에 관계없이, 데이터의 제 1 서브세트가 제거된 이후의 수신된 잔여 데이터의 부분은 데이터의 제 2 서브세트로 지칭된다. 예를 들어, 데이터의 제 2 서브세트는 데이터의 다수의 부분들을 포함하며, 각각의 패널의 하나의 부분은 다수의 패널들에 남아 있다. 예를 들어, 5개의 패널들이 존재하는 경우, 제 1 패널은 데이터의 1/5(데이터의 제 1 서브세트로서)를 제거하고, 데이터의 제 2 서브세트는 데이터의 나머지 4/5이다. 데이터의 제 2 서브세트는 506에서 잔여 패널들로 전송된다.
데이터의 제 2 서브세트는 제 2 레이트로 전송될 수 있다. 제 2 레이트는, 잔여 패널들의 수(예를 들어, 제 1 패널을 포함하지 않는 패널들의 수)를 결정하여 제 2 레이트를 설정하기 위해서 잔여 패널들의 수를 이용함으로써 설정될 수 있다. 따라서, 제 2 레이트는 잔여 패널들의 수에 비례한다. 5개의 패널 예를 다시 참조하면, 제 2 레이트는 제 1 레이트의 4/5이다.
일부 양상들에 따르면, 방법(500)은 제 2 패널로 전송되기 이전에 데이터의 제 2 서브세트를 직렬화하는 단계를 포함한다. 508에서, 제 1 패널과 연관된 디스플레이가 데이터의 제 1 서브세트로 업데이트된다.
일부 양상들에 따르면, 방법(500)은 마스터 타이밍 신호를 수신하는 단계를 포함하며, 상기 마스터 타이밍 신호는 메인 제어기로부터 수신될 수 있다. 로컬 타이밍 신호들은 제 1 패널 및 제 2 패널 각각에서 생성된다. 로컬 타이밍 신호들은 마스터 타이밍 신호에 참조된다. 또한, 로컬 타이밍 신호들은, 제 2 패널(및 후속하는 패널들)에 의해 생성되는 로컬 타이밍 신호에 기초하여 제 2 패널(및 후속하는 패널들)과 동기화되는 시간에 디스플레이를 업데이트하기 위해서 참조된다. 제 2 패널(및 후속하는 패널들)은 메인 제어기로부터 각각의 마스터 타이밍 신호를 수신한다.
방법(500)은 데이터의 제 2 서브세트를 획득함으로써 제 2 패널에서 계속될 수 있다. (제 2 패널에 대하여 적절한) 데이터의 제 2 서브세트의 부분이 제거된다. 데이터의 제 2 서브세트의 잔여 부분이 제 3 레이트로 제 2 패널로 전달된다. 제 3 레이트는 데이터 레이트 변경에 의해 결정될 수 있는데, 이는 (예를 들어, 제 1 패널 및 제 2 패널을 포함하지 않는) 잔여 패널들의 수와 비례한다. 5개의 패널 예를 다시 참조하면, 제 3 레이트는 제 1 레이트의 3/5이다. 제거된 부분은 제 2 패널 디스플레이로 출력된다. (메인 제어기로부터 수신된) 타이밍 신호는 다른 패널들과 동기화되는 시간에 디스플레이를 업데이트하기 위해서 참조될 수 있다. 대안적으로, 패널들 상에서 실행하는 상태 머신들은 업데이트된 모든 디스플레이가 모든 패널들에 걸쳐 동기화됨을 보장하도록 구성될 수 있다. 일부 양상들에 따르면, 방법은 제 2 부분을 제 2 패널 디스플레이로 출력하기 이전에 제거된 부분을 직렬화해제하는 단계를 포함한다.
일부 양상들에 따르면, 컴퓨터 프로그램 물건은 방법(500)의 다양한 양상들을 수행하기 위한 코드들을 포함하는 컴퓨터-판독가능 매체를 포함할 수 있다. 컴퓨터-판독가능 매체는, 컴퓨터로 하여금 제 1 레이트로 비디오 데이터를 수신하게 하기 위한 코드들의 제 1 세트 및 컴퓨터로 하여금 적어도 비디오 데이터의 제 1 부분을 제거하게 하기 위한 코드들의 제 2 세트를 포함할 수 있다. 또한, 컴퓨터-판독가능 매체는, 컴퓨터로 하여금 제 2 레이트로 적어도 비디오 데이터의 제 2 부분을 다음의 패널로 전달하게 하기 위한 코드들의 제 3 세트 및 컴퓨터로 하여금 로컬 타이밍 신호에 기초하여 디스플레이를 업데이트하게 하기 위한 코드들의 제 4 세트를 포함한다.
일부 양상들에 따르면, 컴퓨터-판독가능 매체는, 컴퓨터로 하여금 메인 제어기와 연관된 디스플레이들의 수량, 디스플레이 크기 및 디스플레이의 각각의 픽셀에 대한 바이트 크기를 결정하게 하기 위한 코드들의 제 5 세트를 더 포함한다. 또한, 컴퓨터로 하여금 수량, 디스플레이 크기 및 바이트 크기의 함수로써 데이터 레이트를 확인하게 하기 위한 코드들의 제 6 세트가 포함된다.
도 6을 참조하면, 양상에 따른, 다수의 디스플레이들에 걸쳐 데이터를 동기화하는 예시적인 시스템(600)이 도시된다. 시스템(600)은 모바일 디바이스 내에서 적어도 부분적으로 상주할 수 있다. 시스템(600)은 프로세서, 소프트웨어 또는 이들의 조합(예를 들어, 펌웨어)에 의해 구현되는 기능들을 표현하는 기능적 블록들일 수 있는 기능적 블록들을 포함하는 것으로 표현된다는 것이 인식될 것이다.
시스템(600)은 개별적으로 또는 함께 동작할 수 있는 전기적 컴포넌트들의 논리 그룹(602)을 포함한다. 논리 그룹(602)은 다수의 디스플레이들 상에서 출력될 데이터를 제 1 레이트로 수신하기 위한 전기적 컴포넌트(604)를 포함할 수 있다. 또한, 수신된 데이터의 서브세트를 제거하기 위한 전기적 컴포넌트(606)가 포함된다.
또한, 논리 그룹(602)은 수신된 데이터의 잔여 부분을 적어도 제 2 디스플레이로 전송하기 위한 전기적 컴포넌트(608)를 포함한다. 잔여 부분은 제 1 레이트의 함수인 데이터 레이트로 전송된다. 또한, 마스터 타이밍 신호에 기초하여 로컬 타이밍 신호를 생성하기 위한 전기적 컴포넌트(610) 및 로컬 타이밍 신호에 기초하여 수신된 데이터의 서브세트를 제 1 디스플레이로 출력하기 위한 전기적 컴포넌트(612)가 포함된다.
추가적으로, 논리 그룹(602)은 수신된 데이터의 잔여 부분을 직렬화하기 위한 전기적 컴포넌트(614)를 포함할 수 있다. 추가적으로 또는 대안적으로, 논리 그룹(602)은 제 1 버퍼에 수신된 데이터의 서브세트를 기록하기 위한 전기적 컴포넌트(616) 및 디스플레이에 기록할 데이터를 제 2 버퍼로부터 추출하기 위한 전기적 컴포넌트(618)를 포함할 수 있다. 일부 양상들에 따르면, 제 1 버퍼 및 제 2 버퍼는 라인 버퍼들이다. 일부 양상들에 따르면, 제 1 버퍼 및 제 2 버퍼는 프레임 버퍼들이다.
추가적으로, 시스템(600)은 전기적 컴포넌트들(604, 606, 608) 또는 다른 컴포넌트들과 연관된 기능들을 실행하기 위한 명령들을 보유하는 메모리(620)를 포함할 수 있다. 메모리(620)의 외부에 있는 것으로 도시되지만, 전기적 컴포넌트들(604, 606, 608) 중 하나 또는 그보다 많은 것이 메모리(620) 내에 존재할 수 있다는 것이 이해될 것이다.
본 명세서에 설명된 양상들은 하드웨어, 소프트웨어, 펌웨어 또는 이들의 임의의 조합으로 구현될 수 있다는 것이 이해될 것이다. 소프트웨어로 구현될 때, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 그보다 많은 명령들 또는 코드로서 저장되거나 또는 이들을 통해 송신될 수 있다. 컴퓨터-판독가능 매체는 컴퓨터 저장 매체, 및 하나의 장소에서 다른 장소로 컴퓨터 프로그램의 이전을 용이하게 하는 임의의 매체를 포함하는 통신 매체 모두를 포함한다. 저장 매체는 범용 또는 특수 용도의 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체일 수 있다. 제한이 아닌 예로서, 이러한 컴퓨터-판독가능 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 원하는 프로그램 코드 수단을 명령들 또는 데이터 구조들의 형태로 반송 또는 저장하기 위해서 사용될 수 있고 범용 또는 특수 용도의 컴퓨터, 또는 범용 또는 특수 용도의 프로세서에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속수단(connection)이 컴퓨터-판독가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 트위스티드 페어(twisted pair), 디지털 가입자 회선(DSL), 또는 (적외선, 라디오, 및 마이크로웨이브와 같은) 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되는 경우, 동축 케이블, 광섬유 케이블, 트위스티드 페어, DSL, 또는 (적외선, 라디오, 및 마이크로웨이브와 같은) 무선 기술들이 매체의 정의 내에 포함된다. 본 명세서에서 사용되는 바와 같은 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광 디스크(disc), 디지털 다목적 디스크(disc)(DVD), 플로피 디스크(disk) 및 블루-레이 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 통상적으로 데이터를 자기적으로 재생하는 반면, 디스크(disc)들은 레이저들을 사용하여 데이터를 광학적으로 재생한다. 위의 것들의 조합들 또한 컴퓨터-판독가능 매체의 범위 내에 포함되어야 한다.
본 명세서에 개시되는 양상들과 관련하여 설명된 다양한 예시적인 로직들, 논리 블록들, 모듈들, 및 회로들이 범용 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그램가능한 게이트 어레이(FPGA) 또는 다른 프로그램가능한 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명되는 기능들을 수행하도록 설계된 이들의 임의의 조합을 통해 구현되거나 또는 수행될 수 있다. 범용 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 프로세서는 또한 컴퓨팅 디바이스들의 조합 예를 들어, DSP 및 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그보다 많은 마이크로프로세서들, 또는 임의의 다른 이러한 구성으로서 구현될 수 있다. 추가적으로, 적어도 하나의 프로세서는 본 명세서에 설명된 단계들 및/동작들 중 하나 또는 그보다 많은 것을 수행하도록 동작가능한 하나 또는 그보다 많은 모듈들을 포함할 수 있다.
소프트웨어 구현을 위해서, 본 명세서에 설명되는 기법들은 본 명세서에 설명되는 기능들을 수행하는 모듈들(예를 들어, 프로시저들, 함수들 등)로 구현될 수 있다. 소프트웨어 코드들은 메모리 유닛들에 저장되고, 프로세서들에 의해 실행될 수 있다. 메모리 유닛은 프로세서 내에서 또는 프로세서 외부에서 구현될 수 있고, 이 경우, 메모리 유닛은 당해 기술 분야에서 공지된 바와 같이 다양한 수단을 통해 프로세서에 통신가능하게 연결될 수 있다. 또한, 적어도 하나의 프로세서는 본 명세서에 설명된 기능들을 수행하도록 동작가능한 하나 또는 그보다 많은 모듈들을 포함할 수 있다.
본 명세서에 설명되는 기법들은 CDMA, TDMA, FDMA, OFDMA, SC-FDMA 및 다른 시스템들과 같은 다양한 무선 통신 시스템들에 사용될 수 있다. "시스템" 및 "네트워크"라는 용어들은 종종 상호 교환가능하게 사용된다. CDMA 시스템은 유니버셜 지상 라디오 액세스(UTRA), CDMA2000 등과 같은 라디오 기술들을 구현할 수 있다. UTRA는 광대역-CDMA(W-CDMA) 및 CDMA의 다른 변형들을 포함한다. 또한, CDMA2000은 IS-2000, IS-95 및 IS-856 표준들을 커버한다. TDMA 시스템은 모바일 통신용 글로벌 시스템(GSM)과 같은 라디오 기술을 구현할 수 있다. OFDMA 시스템은 이볼브드 UTRA(E-UTRA), 울트라 모바일 광대역(UMB), IEEE 802.11(Wi-Fi), IEEE 802.16(WiMAX), IEEE 802.20, 플래시-OFDM? 등과 같은 라디오 기술을 구현할 수 있다. UTRA 및 E-UTRA는 유니버셜 모바일 전기통신 시스템(UMTS)의 부분이다. 3GPP 롱 텀 에벌루션(LTE)은 E-UTRA를 사용하는 UMTS의 릴리스이며, 이는 다운링크 상에서 OFDMA를 그리고 업링크 상에서 SC-FDMA를 사용한다. UTRA, E-UTRA, UMTS, LTE 및 GSM은 "3세대 파트너쉽 프로젝트"(3GPP)로 명명되는 기구로부터의 문서들에서 설명된다. 추가적으로, CDMA2000 및 UMB는 "3세대 파트너쉽 프로젝트 2"(3GPP2)로 명명되는 기구로부터의 문서들에서 설명된다. 또한, 이러한 무선 통신 시스템들은 비쌍형 비승인 스펙트럼(unpaired unlicensed spectrum)들, 802.xx 무선 LAN, BLUETOOTH 및 임의의 다른 단거리 또는 장거리, 무선 통신 기법들을 종종 사용하여 피어-투-피어(예를 들어, 모바일-투-모바일) 애드 혹 네트워크 시스템들을 추가로 포함할 수 있다.
단일 캐리어 변조 및 주파수 도메인 등화를 이용하는 단일 캐리어 주파수 분할 다중 액세스(SC-FDMA)는, 개시되는 양상들을 사용하여 이용될 수 있는 기법이다. SC-FDMA는 OFDMA 시스템의 것들과 유사한 성능 및 본질적으로 유사한 전반적인 복잡도를 가진다. SC-FDMA 신호는 자신의 고유한 단일 캐리어 구조로 인한 더 낮은 피크-대-평균 전력 비(PAPR)를 가진다. SC-FDMA는 더 낮은 PAPR이 송신 전력 효율성에 관하여 모바일 단말에 이익을 주는 업링크 통신들에서 이용될 수 있다.
더욱이, 본 명세서에 설명되는 다양한 양상들 또는 특징들은 표준 프로그래밍 및/또는 엔지니어링 기법들을 사용하여 방법, 장치 또는 제조 물품으로서 구현될 수 있다. 본 명세서에서 사용되는 바와 같은 "제조 물품"이라는 용어는 임의의 컴퓨터-판독가능 디바이스로부터 액세스 가능한 컴퓨터 프로그램, 캐리어, 또는 매체를 포함하는 것으로 의도된다. 예를 들어, 컴퓨터-판독가능 매체는 자기 저장 디바이스들(예를 들어, 하드 디스크, 플로피 디스크, 자기 스트립들, 등), 광 디스크들(예를 들어, 컴팩트 디스크(CD), 디지털 다목적 디스크(DVD), 등), 스마트 카드들, 및 플래시 메모리 디바이스들(예를 들어, EPROM, 카드, 스틱, 키 드라이브, 등)을 포함할 수 있지만, 이들에 제한되지 않는다. 추가적으로, 본 명세서에 설명되는 다양한 저장 매체는 정보를 저장하기 위한 하나 또는 그보다 많은 디바이스들 및/또는 다른 기계 판독가능 매체를 나타낼 수 있다. "기계 판독가능 매체"라는 용어는 명령(들) 및/또는 데이터를 저장, 보유, 및/또는 전달할 수 있는 무선 채널들 및 다양한 다른 매체에 제한되지 않고, 이들을 포함할 수 있다. 추가적으로, 컴퓨터 프로그램 물건은 컴퓨터가 본 명세서에 설명되는 기능들을 수행하게 하도록 동작가능한 하나 또는 그보다 많은 명령들 또는 코드들을 가지는 컴퓨터-판독가능 매체를 포함할 수 있다.
또한, 본 명세서에 개시되는 양상들과 관련하여 설명되는 알고리즘 또는 방법의 단계들 및/또는 동작들은 직접 하드웨어로 구현되거나, 프로세서에 의해 실행되는 소프트웨어 모듈로 구현되거나, 또는 이 둘의 조합으로 구현될 수 있다. 소프트웨어 모듈은 RAM 메모리, 플래쉬 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터들, 하드 디스크, 이동식(removable) 디스크, CD-ROM 또는 당해 기술에 알려져 있는 임의의 다른 형태의 저장 매체 내에 상주할 수 있다. 예시적인 저장 매체는 프로세서가 저장 매체로부터 정보를 판독하고 저장 매체에 정보를 기록할 수 있도록 프로세서에 커플링될 수 있다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 또한, 일부 양상들에서, 프로세서 및 저장 매체는 ASIC 내에 상주할 수 있다. 추가적으로, ASIC는 사용자 단말 내에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 사용자 단말에 이산 컴포넌트들로서 상주할 수 있다. 추가적으로, 일부 양상들에서, 알고리즘 또는 방법의 단계들 및/또는 동작들은 컴퓨터 프로그램 물건에 포함될 수 있는 기계 판독가능 매체 및/또는 컴퓨터 판독가능 매체 상에 하나의, 또는 임의의 조합 또는 세트의 코드들 및/또는 명령들로서 상주할 수 있다.
상기 개시는 예시적인 양상들 및/또는 실시예들을 논의하지만, 다양한 변화들 및 변경들이 첨부된 청구항들에 의해 정의되는 바와 같은 설명된 양상들 및/또는 실시예들의 범위로부터 벗어나지 않고 본 명세서에서 이루어질 수 있다는 점에 주목하여야 한다. 따라서, 설명되는 양상들은 첨부된 청구항들의 범위 내에 속하는 이러한 모든 변화들, 변경들 및 변형들을 포함하는 것으로 의도된다. 또한, 설명되는 양상들 및/또는 실시예들의 엘리먼트들은 단수형으로 설명되거나 또는 청구될 수 있지만, 단수형으로의 제한이 명시적으로 표기되지 않는 한 복수형이 참작된다. 추가적으로, 달리 표기되지 않는 한, 임의의 양상 및/또는 실시예의 전부 또는 일부가 임의의 다른 양상 및/또는 실시예의 전부 또는 일부에 이용될 수 있다.
"포함하다(include)"라는 용어가 상세한 설명 또는 청구항들에서 사용되는 경우, 이러한 용어는 "포함하다(comprising)"라는 용어가 청구항 내의 전이어로서 사용되는 경우 "포함하는"이라는 용어와 유사한 방식으로 포괄되는 것으로 의도된다. 또한, 상세한 설명 또는 청구항들에서 사용되는 바와 같은 "또는"이라는 용어는 배타적인 "또는"이라기보다는 포괄적인 "또는"을 의미하는 것으로 의도된다. 즉, 달리 명시되지 않거나 또는 문맥상으로 명백하지않다면, "X는 A 또는 B를 사용한다"라는 문구는 본래의 포괄적인 치환들 중 임의의 치환을 의미하는 것으로 의도된다. 즉, "X는 A 또는 B를 사용한다"라는 문구는 다음의 경우들: X가 A를 사용한다; X가 B를 사용한다; 또는 X가 A 및 B 모두를 사용한다 중 임의의 경우에 의해 충족된다. 추가적으로, 단수 형태에 관한 것으로 달리 명시되지 않거나 또는 문맥상으로 명백하지 않다면, 본 명세서 및 첨부된 청구항들에서 사용되는 관사들 "하나" 및 "한"은 일반적으로 "하나 또는 그보다 많은"을 의미하도록 해석되어야 한다.
본 출원에서 사용되는 바와 같이, "컴포넌트", "모듈", "시스템" 등의 용어들은 하드웨어, 펌웨어, 하드웨어 및 소프트웨어의 조합, 소프트웨어, 또는 실행 중인 소프트웨어인 컴퓨터-관련 엔티티를 지칭하는 것으로 의도된다. 예를 들어, 컴포넌트는 프로세서 상에서 실행되는 프로세스, 프로세서, 객체, 실행가능물(executable), 실행 스레드, 프로그램, 및/또는 컴퓨터일 수 있지만, 이들에 제한되는 것은 아니다. 예시로서, 컴퓨팅 디바이스 상에서 실행되는 애플리케이션 및 컴퓨팅 디바이스 모두는 컴포넌트일 수 있다. 하나 또는 그보다 많은 컴포넌트들은 프로세스 및/또는 실행 스레드 내에 상주할 수 있고, 컴포넌트는 하나의 컴퓨터 상에 로컬화될 수 있고, 그리고/또는 2개 또는 그보다 많은 컴퓨터들 사이에 분산될 수 있다. 또한, 이러한 컴포넌트들은 그에 저장된 다양한 데이터 구조들을 가지는 다양한 컴퓨터-판독가능 매체로부터 실행할 수 있다. 컴포넌트들은 이를테면 하나 또는 그보다 많은 데이터 패킷들을 가지는 신호(이를테면, 로컬 시스템에서, 분산 시스템에서 그리고/또는 신호에 의한 다른 시스템들과의 네트워크(이를테면, 인터넷)를 통해 다른 컴포넌트와 상호 작용하는 하나의 컴포넌트로부터의 데이터)에 따라 로컬 및/또는 원격 프로세스들을 통해 통신할 수 있다.
또한, 다양한 양상들이 모바일 디바이스와 관련하여 본 명세서에 설명된다. 모바일 디바이스는 또한 시스템, 가입자 유닛, 가입자국, 이동국, 모바일, 무선 단말, 노드, 디바이스, 원격국, 원격 단말, 액세스 단말, 사용자 단말, 단말, 무선 통신 디바이스, 무선 통신 장치, 사용자 에이전트, 사용자 디바이스 또는 사용자 장비(UE) 등이라 칭해질 수 있으며, 이들의 기능의 일부 또는 전부를 포함할 수 있다. 모바일 디바이스는 셀룰러 전화, 코드리스 전화, 세션 시작 프로토콜(SIP) 전화, 스마트 전화, 무선 로컬 루프(WLL) 스테이션, 개인용 디지털 보조기(PDA), 랩탑, 핸드헬드 통신 디바이스, 핸드헬드 컴퓨팅 디바이스, 위성 라디오, 무선 모뎀 카드 및/또는 무선 시스템을 통해 통신하기 위한 다른 프로세싱 디바이스일 수 있다. 더욱이, 다양한 양상들은 기지국과 관련하여 본 명세서에 설명된다. 기지국은 무선 단말(들)과 통신하는데 이용될 수 있고, 또한 액세스 포인트, 노드, 노드 B, e-노드B, e-NB 또는 일부 다른 네트워크 엔티티라 칭해질 수 있으며, 이들의 기능의 일부 또는 전부를 포함할 수 있다.
다수의 디바이스들, 컴포넌트들, 모듈들 등을 포함할 수 있는 시스템들에 대하여 다양한 양상들 또는 특징들이 제시될 것이다. 다양한 시스템들은 추가적인 디바이스들, 컴포넌트들, 모듈들 등을 포함할 수 있고, 그리고/또는 도면들과 관련하여 논의되는 디바이스들, 컴포넌트들, 모듈들 등의 전부를 포함하지는 않을 수 있다는 것이 이해 및 인식될 것이다. 이러한 방식들의 조합이 또한 사용될 수 있다.
추가적으로, 본 설명에서, "예시적인"(및 이의 변형들)이라는 용어는 예, 예시, 또는 예증으로서 제공되는의 의미로 사용된다. "예시적인"으로서 본 명세서에 설명되는 임의의 양상 또는 설계는 반드시 다른 양상들 또는 설계들보다 선호되거나 또는 유리한 것으로 해석되는 것은 아니다. 오히려, "예시적인"이라는 용어의 사용은 구체적인 방식으로 개념들을 제시하는 것으로 의도된다.

Claims (25)

  1. 다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법으로서,
    제 1 패널에서, 상기 다수의 패널들에 대하여 의도되는 데이터를 수신하는 단계 ― 상기 다수의 패널들에 대하여 의도되는 데이터를 수신하는 단계는 제 1 레이트로 상기 데이터를 수신하는 단계를 포함함 ― ;
    데이터의 제 1 서브세트를 제거하기 위해서 상기 데이터를 분할하는 단계;
    데이터의 제 2 서브세트를 제 2 패널로 전송하는 단계 ― 상기 데이터의 제 2 서브세트를 제 2 패널로 전송하는 단계는 제 2 레이트로 상기 데이터의 제 2 서브세트를 전송하는 단계를 포함함 ― ; 및
    상기 데이터의 제 1 서브세트로 디스플레이를 업데이트하는 단계를 포함하는,
    다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법.
  2. 제 1 항에 있어서,
    상기 전송하는 단계는,
    잔여 패널들의 수를 결정하는 단계, 및
    상기 제 2 레이트를 설정하기 위해서 상기 수의 잔여 패널들을 이용하는 단계를 포함하고,
    상기 제 2 레이트로 전송하는 단계는, 상기 잔여 패널들의 수에 비례하는 레이트로 전송하는 단계를 포함하는,
    다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법.
  3. 제 1 항에 있어서,
    상기 분할하는 단계는, 상기 데이터의 제 1 서브세트를 더블 버퍼링(double buffer)하는 단계를 포함하는,
    다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법.
  4. 제 3 항에 있어서,
    상기 더블 버퍼링하는 단계는,
    제 1 버퍼에 상기 데이터의 제 1 서브세트를 기록하는 단계;
    제 2 버퍼로부터 데이터를 추출하는 단계; 및
    상기 디스플레이에 상기 제 2 버퍼로부터의 데이터를 기록하는 단계를 포함하는,
    다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법.
  5. 제 1 항에 있어서,
    상기 제 2 패널로 전송하는 단계 이전에 상기 데이터의 제 2 서브세트를 직렬화(serialize)하는 단계를 더 포함하는,
    다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법.
  6. 제 1 항에 있어서,
    상기 분할하는 단계는, 라인 단위(line-by-line) 기반으로 상기 데이터의 제 1 서브세트를 제거하기 위해서 라인 버퍼를 사용하는 단계를 포함하는,
    다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법.
  7. 제 1 항에 있어서,
    상기 분할하는 단계는, 프레임 단위(frame-by-frame) 기반으로 상기 데이터의 제 1 서브세트를 제거하기 위해서 프레임 버퍼를 사용하는 단계를 포함하는,
    다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법.
  8. 제 1 항에 있어서,
    마스터 타이밍 신호를 수신하는 단계;
    상기 제 1 패널 및 상기 제 2 패널 각각에서 상기 마스터 타이밍 신호에 참조되는 로컬 타이밍 신호들을 생성하는 단계; 및
    상기 제 2 패널에 의해 생성되는 상기 로컬 타이밍 신호에 기초하여 상기 제 2 패널과 동기화되는 시간에 상기 디스플레이를 업데이트하기 위해서 상기 로컬 타이밍 신호를 참조하는 단계를 더 포함하는,
    다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법.
  9. 제 1 항에 있어서,
    상기 제 2 패널에서, 상기 데이터의 제 2 서브세트를 획득하는 단계;
    상기 데이터의 제 2 서브세트의 부분을 제거하는 단계;
    제 3 레이트로 상기 데이터의 제 2 서브세트의 잔여 부분을 제 3 패널로 전달하는 단계; 및
    제거된 부분을 제 2 패널 디스플레이로 출력하는 단계를 더 포함하는,
    다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법.
  10. 제 9 항에 있어서,
    상기 출력하는 단계 이전에 상기 제거된 부분을 직렬화해제(de-serialize)하는 단계를 더 포함하는,
    다수의 패널들에 걸쳐 데이터를 동기화하기 위한 방법.
  11. 통신 장치로서,
    제 1 레이트로 비디오 데이터를 수신하는 것, 적어도 상기 비디오 데이터의 제 1 부분을 제거하는 것, 제 2 레이트로 적어도 상기 비디오 데이터의 제 2 부분을 다음 패널로 전달하는 것, 및 메인 제어기로부터 수신된 마스터 타이밍 신호로부터 생성되는 로컬 타이밍 신호에 기초하여 디스플레이를 업데이트하는 것과 관련된 명령들을 보유하는 메모리; 및
    상기 메모리에 커플링되며, 상기 메모리에 보유된 상기 명령들을 실행하도록 구성되는 프로세서를 포함하는,
    통신 장치.
  12. 제 11 항에 있어서,
    상기 메모리는, 상기 메인 제어기와 연관된 패널들의 수량, 상기 패널들과 연관된 디스플레이들의 픽셀 크기 및 각각의 픽셀에 대한 바이트들의 수의 함수로써 데이터 레이트를 결정하는 것과 관련된 명령들을 보유하는,
    통신 장치.
  13. 제 11 항에 있어서,
    상기 메모리는, 제 1 버퍼에 상기 비디오 데이터를 기록하는 것 및 상기 디스플레이로 전송할 상기 비디오 데이터를 제 2 버퍼로부터 추출하는 것과 관련된 명령들을 보유하는,
    통신 장치.
  14. 제 13 항에 있어서,
    상기 제 1 버퍼 및 상기 제 2 버퍼는, 라인 단위 기반으로 업데이트되는 라인 버퍼들인,
    통신 장치.
  15. 제 13 항에 있어서,
    상기 제 1 버퍼 및 상기 제 2 버퍼는, 프레임 단위 기반으로 업데이트되는 프레임 버퍼들인,
    통신 장치.
  16. 제 11 항에 있어서,
    상기 메모리는, 상기 메인 제어기로부터 상기 마스터 타이밍 신호를 수신하는 것 및 로컬 타이밍 신호를 생성하기 위해서 상기 마스터 타이밍 신호를 참조하는 것, 및 적어도 다음의 패널과 동기화되는 시간에 상기 디스플레이를 업데이트하는 것과 관련된 명령들을 보유하는,
    통신 장치.
  17. 다수의 디스플레이들에 걸쳐 데이터를 동기화하는 통신 장치로서,
    상기 다수의 디스플레이들 상에 출력될 데이터를 제 1 레이트로 수신하기 위한 수단;
    수신된 데이터의 서브세트를 제거하기 위한 수단;
    상기 수신된 데이터의 잔여 부분을 적어도 제 2 디스플레이로 전송하기 위한 수단 ― 상기 잔여 부분은 상기 제 1 레이트의 함수인 데이터 레이트로 전송됨 ― ;
    마스터 타이밍 신호에 기초하여 로컬 타이밍 신호를 생성하기 위한 수단; 및
    상기 로컬 타이밍 신호에 기초하여 상기 수신된 데이터의 서브세트를 제 1 디스플레이로 출력하기 위한 수단을 포함하는,
    통신 장치.
  18. 제 17 항에 있어서,
    상기 수신된 데이터의 잔여 부분을 직렬화하기 위한 수단을 더 포함하는,
    통신 장치.
  19. 제 17 항에 있어서,
    제 1 버퍼에 상기 수신된 데이터의 서브세트를 기록하기 위한 수단; 및
    상기 제 1 디스플레이에 기록할 데이터를 제 2 버퍼로부터 추출하기 위한 수단을 더 포함하는,
    통신 장치.
  20. 제 19 항에 있어서,
    상기 제 1 버퍼 및 상기 제 2 버퍼는, 라인 버퍼들인,
    통신 장치.
  21. 제 19 항에 있어서,
    상기 제 1 버퍼 및 상기 제 2 버퍼는 프레임 버퍼들인,
    통신 장치.
  22. 컴퓨터-판독가능 매체를 포함하는, 컴퓨터 프로그램 물건으로서,
    상기 컴퓨터-판독가능 매체는,
    컴퓨터로 하여금, 제 1 레이트로 비디오 데이터를 수신하게 하기 위한 코드들의 제 1 세트;
    상기 컴퓨터로 하여금, 적어도 상기 비디오 데이터의 제 1 부분을 제거하게 하기 위한 코드들의 제 2 세트;
    상기 컴퓨터로 하여금, 제 2 레이트로 적어도 상기 비디오 데이터의 제 2 부분을 다음의 패널로 전달하게 하기 위한 코드들의 제 3 세트; 및
    상기 컴퓨터로 하여금, 로컬 타이밍 신호에 기초하여 디스플레이를 업데이트하게 하기 위한 코드들의 제 4 세트를 포함하는,
    컴퓨터 프로그램 물건.
  23. 제 22 항에 있어서,
    상기 컴퓨터-판독가능 매체는,
    상기 컴퓨터로 하여금, 메인 제어기와 연관된 디스플레이들의 수량, 디스플레이 크기 및 상기 디스플레이의 각각의 픽셀에 대한 바이트 크기를 결정하게 하기 위한 코드들의 제 5 세트; 및
    상기 컴퓨터로 하여금, 상기 수량, 상기 디스플레이 크기 및 상기 바이트 크기의 함수로써 데이터 레이트를 확인하게 하기 위한 코드들의 제 6 세트를 더 포함하는,
    컴퓨터 프로그램 물건.
  24. 다수의 패널들에 걸쳐 데이터를 동기화하도록 구성되는 적어도 하나의 프로세서로서,
    제 1 패널에서, 상기 다수의 패널들에 대하여 의도되는 데이터를 수신하는 제 1 모듈 ― 상기 데이터는 제 1 레이트로 수신됨 ― ;
    데이터의 제 1 서브세트를 제거하기 위해서 상기 데이터를 분할하는 제 2 모듈;
    데이터의 제 2 서브세트를 제 2 패널로 전송하는 제 3 모듈 ― 상기 데이터의 제 2 서브세트는 제 2 레이트로 전송됨 ― ; 및
    상기 데이터의 제 1 서브세트로 디스플레이를 업데이트하는 제 4 모듈을 포함하는,
    적어도 하나의 프로세서.
  25. 제 24 항에 있어서,
    상기 제 1 레이트 및 잔여 패널들의 수에 비례하게 상기 제 2 레이트를 결정하는 제 5 모듈을 더 포함하는,
    적어도 하나의 프로세서.
KR1020127026009A 2010-03-03 2011-03-03 다수의 디스플레이 패널들의 구동 및 동기화 KR101497522B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/716,507 US8836713B2 (en) 2010-03-03 2010-03-03 Driving and synchronizing multiple display panels
US12/716,507 2010-03-03
PCT/US2011/027083 WO2011109656A1 (en) 2010-03-03 2011-03-03 Driving and synchronizing multiple display panels

Publications (2)

Publication Number Publication Date
KR20120135420A true KR20120135420A (ko) 2012-12-13
KR101497522B1 KR101497522B1 (ko) 2015-03-02

Family

ID=43980738

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127026009A KR101497522B1 (ko) 2010-03-03 2011-03-03 다수의 디스플레이 패널들의 구동 및 동기화

Country Status (8)

Country Link
US (1) US8836713B2 (ko)
EP (1) EP2542958B1 (ko)
JP (1) JP5642807B2 (ko)
KR (1) KR101497522B1 (ko)
CN (1) CN102844735B (ko)
ES (1) ES2665299T3 (ko)
HU (1) HUE036669T2 (ko)
WO (1) WO2011109656A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10203924B2 (en) 2014-10-02 2019-02-12 Samsung Electronics Co., Ltd. Display apparatus, controlling method thereof and controlling method of display system

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9009984B2 (en) * 2008-09-08 2015-04-21 Qualcomm Incorporated Multi-panel electronic device
US8947320B2 (en) * 2008-09-08 2015-02-03 Qualcomm Incorporated Method for indicating location and direction of a graphical user interface element
US8933874B2 (en) * 2008-09-08 2015-01-13 Patrik N. Lundqvist Multi-panel electronic device
US8863038B2 (en) 2008-09-08 2014-10-14 Qualcomm Incorporated Multi-panel electronic device
US8860765B2 (en) * 2008-09-08 2014-10-14 Qualcomm Incorporated Mobile device with an inclinometer
US8803816B2 (en) 2008-09-08 2014-08-12 Qualcomm Incorporated Multi-fold mobile device with configurable interface
US8860632B2 (en) * 2008-09-08 2014-10-14 Qualcomm Incorporated Multi-panel device with configurable interface
US8836611B2 (en) * 2008-09-08 2014-09-16 Qualcomm Incorporated Multi-panel device with configurable interface
WO2012070447A1 (ja) * 2010-11-22 2012-05-31 三菱電機株式会社 映像信号出力方法及び映像情報再生装置
US9078028B2 (en) * 2012-10-04 2015-07-07 Ati Technologies Ulc Method and device for creating and maintaining synchronization between video signals
US10073667B2 (en) * 2013-04-25 2018-09-11 Nec Display Solutions, Ltd. Multi-monitor and display method for multi-monitor
KR20140148241A (ko) * 2013-06-21 2014-12-31 삼성디스플레이 주식회사 접착식 표시 패널, 상기 접착식 표시 패널에 연결되는 커넥터 및 이들을 포함하는 접착식 디스플레이 시스템
KR102095272B1 (ko) * 2013-10-10 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US9681407B2 (en) * 2013-12-28 2017-06-13 Qualcomm Incorporated Time synchronization function rollover solution
KR102348219B1 (ko) * 2014-11-05 2022-01-07 삼성전자 주식회사 탈부착이 가능한 전자 장치 및 그 동작 방법
GB2536691B (en) * 2015-03-26 2019-09-04 Displaylink Uk Ltd Method and apparatus for controlling a display comprising two or more panels
KR102592118B1 (ko) 2016-07-27 2023-10-20 삼성전자주식회사 입력 감지 패널을 가지는 전자 장치 및 그의 운용 방법
US10719286B2 (en) * 2018-03-29 2020-07-21 Microsoft Technology Licensing, Llc Mechanism to present in an atomic manner a single buffer that covers multiple displays
US11151965B2 (en) * 2019-08-22 2021-10-19 Qualcomm Incorporated Methods and apparatus for refreshing multiple displays
US11645030B2 (en) * 2020-06-10 2023-05-09 Rohde & Schwarz Gmbh & Co. Kg Scalable multiviewer system and method for distributing data
KR20220000270A (ko) * 2020-06-25 2022-01-03 삼성전자주식회사 플렉서블 디스플레이를 포함하는 전자 장치
KR20230033307A (ko) * 2021-09-01 2023-03-08 삼성전자주식회사 멀티 디스플레이 장치 및 이의 데이터 전송 방법
CN114242011B (zh) * 2021-12-15 2023-04-07 Tcl华星光电技术有限公司 显示装置的驱动***及显示装置的驱动方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212742A (en) * 1991-05-24 1993-05-18 Apple Computer, Inc. Method and apparatus for encoding/decoding image data
US5485215A (en) * 1994-05-19 1996-01-16 Matsushita Electric Corporation Of America HDTV raster converter and interpolation filter with section overlap
JP3582382B2 (ja) * 1998-11-13 2004-10-27 株式会社日立製作所 マルチディスプレイ装置の表示制御装置、表示装置及びマルチディスプレイ装置
TW582015B (en) * 2000-06-30 2004-04-01 Nichia Corp Display unit communication system, communication method, display unit, communication circuit and terminal adapter
CN100533367C (zh) * 2001-08-25 2009-08-26 金时焕 便携式多显示屏设备及其驱动方法
US7161557B2 (en) * 2002-04-08 2007-01-09 Clearcube Technology, Inc. Selectively updating a display in a multi-display system
US6999045B2 (en) 2002-07-10 2006-02-14 Eastman Kodak Company Electronic system for tiled displays
US7535478B2 (en) * 2003-12-24 2009-05-19 Intel Corporation Method and apparatus to communicate graphics overlay information to display modules
CA2577906A1 (en) * 2004-08-30 2006-03-09 Mitsubishi Denki Kabushiki Kaisha Screen synchronization control apparatus
JP4428272B2 (ja) * 2005-03-28 2010-03-10 セイコーエプソン株式会社 表示ドライバ及び電子機器
KR100720652B1 (ko) * 2005-09-08 2007-05-21 삼성전자주식회사 디스플레이 구동 회로
US20070279315A1 (en) * 2006-06-01 2007-12-06 Newsflex, Ltd. Apparatus and method for displaying content on a portable electronic device
US20090094658A1 (en) * 2007-10-09 2009-04-09 Genesis Microchip Inc. Methods and systems for driving multiple displays

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10203924B2 (en) 2014-10-02 2019-02-12 Samsung Electronics Co., Ltd. Display apparatus, controlling method thereof and controlling method of display system

Also Published As

Publication number Publication date
JP5642807B2 (ja) 2014-12-17
EP2542958A1 (en) 2013-01-09
CN102844735A (zh) 2012-12-26
US20110216082A1 (en) 2011-09-08
CN102844735B (zh) 2016-06-01
JP2013522656A (ja) 2013-06-13
ES2665299T3 (es) 2018-04-25
WO2011109656A1 (en) 2011-09-09
KR101497522B1 (ko) 2015-03-02
EP2542958B1 (en) 2018-02-14
US8836713B2 (en) 2014-09-16
HUE036669T2 (hu) 2018-07-30

Similar Documents

Publication Publication Date Title
KR101497522B1 (ko) 다수의 디스플레이 패널들의 구동 및 동기화
KR101861723B1 (ko) 티어링과 플리커를 방지하기 위한 동기 신호를 조절하는 장치들과 그 방법
TWI576800B (zh) 顯示驅動器及其操作方法以及攜帶型通信裝置
TWI582685B (zh) 高速顯示器介面
JP5019419B2 (ja) 表示データ受信回路及び表示パネルドライバ
TWI579819B (zh) 顯示驅動器積體電路及其顯示資料處理方法
TWI442376B (zh) Semiconductor integrated circuit and data processing system
KR102261962B1 (ko) 디스플레이 구동 장치, 이를 포함하는 디스플레이 장치 및 시스템
JP6272670B2 (ja) ディスプレードライバ集積回路及びディスプレーデータ処理方法
US10741128B2 (en) Dual scan out display system
US9286851B2 (en) Display panel driving device and driving method for saving electrical energy thereof
JP2015001549A (ja) 信号出力装置、信号出力方法、及び映像表示装置
JP6645738B2 (ja) 表示ドライバ、表示システム及び表示パネルの駆動方法
JP2011039256A (ja) 表示装置及びその動作方法
US11250763B2 (en) Picture frame display apparatus and a display method
US9019249B2 (en) Display panel driving device and driving method thereof for saving electrical energy
CN108255448B (zh) 显示装置的控制器及其处理方法、存储介质、处理器
TW201810183A (zh) 提供黑訊框***的方法及顯示系統
TW202143698A (zh) 顯示驅動器及驅動顯示器的方法
CN116348949A (zh) 动态帧率优化
US20220301525A1 (en) Flicker free experience in variable refresh rate (vrr) panels via frame duration balancing
WO2023160136A9 (zh) 帧率切换方法及相关装置
KR20130026801A (ko) 신호 처리 장치 및 신호 처리 방법
CN116069285A (zh) 显示设备、点屏方法及装置
JP2011186282A (ja) 液晶駆動装置、液晶表示装置、電子機器及び液晶駆動装置の制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee