KR20120125600A - Solid-state imaging device - Google Patents

Solid-state imaging device Download PDF

Info

Publication number
KR20120125600A
KR20120125600A KR1020127011946A KR20127011946A KR20120125600A KR 20120125600 A KR20120125600 A KR 20120125600A KR 1020127011946 A KR1020127011946 A KR 1020127011946A KR 20127011946 A KR20127011946 A KR 20127011946A KR 20120125600 A KR20120125600 A KR 20120125600A
Authority
KR
South Korea
Prior art keywords
semiconductor
region
semiconductor region
light
island
Prior art date
Application number
KR1020127011946A
Other languages
Korean (ko)
Inventor
후지오 마스오카
노조무 하라다
Original Assignee
유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 filed Critical 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드
Publication of KR20120125600A publication Critical patent/KR20120125600A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

화소를 구성하는 섬 형상 반도체(1a)는, 기판상에 형성된 제1 반도체 N+영역(2)과, 영역(2) 상에 형성된 제2 반도체 P영역(3)과, 영역(3)의 상부 측면 영역에 형성된 제3 반도체 N영역(6a, 6b)과, 영역(6a, 6b) 및 영역(2)의 하부 측면 영역의 외주부에 형성된 절연층(4a, 4b)과, 절연층(4a, 4b)의 외주부에 형성되어, 영역(2)의 하부 영역에 채널을 형성하는 게이트 전극으로서 기능하는 게이트 도체층(5a, 5b)과, 게이트 도체층(5a, 5b)을 제외한 N영역(6a, 6b) 및 절연층(4a, 4b)의 외주부에 형성된 광반사 도체층(9a, 9b)과, 영역(3) 및 영역(6a, 6b) 상에 형성된 제5 반도체 P+영역(10)과, 영역(10) 상에 형성되어, 영역(10)의 상부 표면 부근에 초점이 위치하는 마이크로렌즈(11)를 포함한다. The island-like semiconductor 1a constituting the pixel includes a first semiconductor N + region 2 formed on a substrate, a second semiconductor P region 3 formed on the region 2, and an upper portion of the region 3. Third semiconductor N regions 6a and 6b formed in the side region, insulating layers 4a and 4b formed in the outer periphery of regions 6a and 6b and the lower side region of region 2, and insulating layers 4a and 4b. ) N regions 6a and 6b formed on the outer periphery of the circuit board and functioning as gate electrodes for forming channels in the lower region of the region 2, except for the gate conductor layers 5a and 5b and the gate conductor layers 5a and 5b. ) And the light reflection conductor layers 9a and 9b formed on the outer circumference of the insulating layers 4a and 4b, the fifth semiconductor P + region 10 formed on the region 3 and the regions 6a and 6b, and the region. It is formed on (10) and includes a microlens (11) in which the focal point is located near the upper surface of the region (10).

Description

고체 촬상 장치 {SOLID-STATE IMAGING DEVICE}Solid State Imaging Device {SOLID-STATE IMAGING DEVICE}

본 발명은, 고체 촬상 장치에 관한 것으로, 특히, 고화소 밀도, 고해상도, 저혼색, 고감도를 실현할 수 있는 고체 촬상 장치에 관한 것이다. The present invention relates to a solid-state imaging device, and more particularly, to a solid-state imaging device that can realize high pixel density, high resolution, low color mixing, and high sensitivity.

현재, CCD 및 CMOS 고체 촬상 장치는, 비디오 카메라, 스틸 카메라 등에 널리 이용되고 있다. 그리고, 고체 촬상 장치의 고화소 밀도화, 고해상도화, 컬러 촬상에서의 저혼색화, 그리고 고감도화 등의 성능 향상이 항상 요구되고 있다. 이에 대하여, 고체 촬상 장치의 고해상도화를 실현하기 위해 화소 고밀도화 등에 의한 기술 혁신이 행해져 왔다. Currently, CCD and CMOS solid-state imaging devices are widely used in video cameras, still cameras, and the like. In addition, performance improvements such as high pixel density, high resolution, low color mixing in color imaging, and high sensitivity of the solid-state imaging device are always required. On the other hand, in order to realize the high resolution of a solid-state imaging device, technological innovation by the pixel high density etc. has been performed.

도 12a~도 12b, 도 13에 종래의 고체 촬상 장치를 도시한다.12A to 12B and FIG. 13 show a conventional solid-state imaging device.

도 12a에는 종래예에 따른 1개의 섬 형상 반도체(30)에 1개의 화소가 구성되어 있는 고체 촬상 장치의 단면도를 도시한다(예를 들면, 특허 문헌 1 참조). 도 12a에 도시하는 바와 같이, 이 화소를 구성하는 섬 형상 반도체(30)에서는, 도시하지 않은 기판상에 신호선 반도체 N+영역(31)(이하, "반도체 N+영역"을 도너 불순물이 많이 포함된 반도체 영역이라 함.)이 형성되어 있다. 이 신호선 반도체 N+영역(31) 상에 반도체 P영역(32)(이하, "반도체 P영역"을 액셉터 불순물이 포함된 반도체 영역이라 함.)이 형성되고, 이 반도체 P영역(32)의 외주부에 절연층(33a, 33b)이 형성되고, 이 절연층(33a, 33b)을 개재시켜서 게이트 도체층(34a, 34b)이 형성되어 있다. 이 게이트 도체층(34a, 34b)의 상측 부위에서의 반도체 P영역의 외주부에 반도체 N영역(35a, 35b)(이하, "반도체 N영역"을 도너 불순물이 포함된 반도체 영역이라 함.)이 형성되어 있다. 이 반도체 N영역(35a, 35b) 및 반도체 P영역(32) 상에서 섬 형상 반도체(30)의 상부에 반도체 P+영역(36)(이하, "반도체 P+영역"을 액셉터 불순물이 많이 포함된 반도체 영역이라 함.)이 형성되어 있다. 이 반도체 P+영역(36)은, 화소 선택선(37a, 37b)에 접속되어 있다. 전술한 절연층(33a, 33b)은, 섬 형상 반도체(30)의 외주부를 둘러싼 상태로 서로 연결되어 있다. 마찬가지로, 게이트 도체층(34a, 34b), 반도체 N영역(35a, 35b)도, 섬 형상 반도체(30)의 외주부를 둘러싼 상태로 서로 연결되어 있다. 12A is a sectional view of a solid-state imaging device in which one pixel is formed in one island-like semiconductor 30 according to the prior art (see Patent Document 1, for example). As shown in FIG. 12A, in the island-like semiconductor 30 constituting this pixel, a large amount of donor impurities are included in the signal line semiconductor N + region 31 (hereinafter referred to as "semiconductor N + region") on a substrate (not shown). Referred to as a semiconductor region). A semiconductor P region 32 (hereinafter referred to as a "semiconductor region containing an acceptor impurity") is formed on the signal line semiconductor N + region 31. The insulating layers 33a and 33b are formed in the outer peripheral part, and the gate conductor layers 34a and 34b are formed through these insulating layers 33a and 33b. Semiconductor N regions 35a and 35b (hereinafter referred to as " semiconductor N region " are referred to as semiconductor regions containing donor impurities) are formed in the outer peripheral portion of the semiconductor P region in the upper portion of the gate conductor layers 34a and 34b. It is. On the semiconductor N regions 35a and 35b and the semiconductor P region 32, the semiconductor P + region 36 (hereinafter referred to as the “semiconductor P + region”) is formed on the island-shaped semiconductor 30 in a large amount. A semiconductor region) is formed. The semiconductor P + region 36 is connected to the pixel selection lines 37a and 37b. The insulating layers 33a and 33b described above are connected to each other in a state surrounding the outer peripheral portion of the island-like semiconductor 30. Similarly, the gate conductor layers 34a and 34b and the semiconductor N regions 35a and 35b are also connected to each other while surrounding the outer peripheral portion of the island-like semiconductor 30.

이 섬 형상 반도체(30)에 대해, 전자기 에너지파의 일종인 빛은 섬 형상 반도체(30) 상면의 반도체 P+영역(36) 측으로부터 조사된다. 섬 형상 반도체(30) 내에서, 반도체 P영역(32)과 반도체 N영역(35a, 35b)으로 이루어지는 포토다이오드 영역이 형성되어 있고, 이 광 조사에 의해, 해당 포토다이오드 영역에서의 광전 변환 영역에서 신호 전하(여기서는, 자유 전자)가 발생한다. 그리고, 이 신호 전하는, 포토다이오드 영역의 반도체 N영역(35a, 35b)에 축적된다. 또한, 섬 형상 반도체(30) 내에서, 이 반도체 N영역(35a, 35b)을 게이트로, 반도체 P+영역(36)을 소스로 하고, 신호선 반도체 N+영역(31) 부근의 반도체 P영역(32)을 드레인으로 한 접합 트랜지스터가 구성되어 있다. 그리고, 접합 트랜지스터의 드레인?소스간 전류(출력 신호)가 반도체 N영역(35a, 35b)에 축적된 신호 전하량에 대응하여 변화하고, 신호선 반도체 N+영역(31)으로부터 외부로 취출됨으로써, 외부로 읽어내어진다. 또한, 섬 형상 반도체(30) 내에는, 포토다이오드 영역의 반도체 N영역(35a, 35b)을 소스로, 게이트 도체층(34a, 34b)을 게이트로, 신호선 반도체 N+영역(31)을 드레인으로, 반도체 N영역(35a, 35b)과 신호선 반도체 N+영역(31) 사이에서의 반도체 P영역(32)을 채널로 한 MOS 트랜지스터가 형성되어 있다. 그리고, 이 반도체 N영역(35a, 35b)에 축적된 신호 전하는, MOS 트랜지스터 게이트 도체층(34a, 34b)에 플러스?온(on) 전압이 인가됨으로써, 신호선 반도체 N+영역(31)으로 제거된다. With respect to the island-like semiconductor 30, light, which is a kind of electromagnetic energy waves, is irradiated from the semiconductor P + region 36 side of the island-shaped semiconductor 30 upper surface. In the island-like semiconductor 30, a photodiode region composed of the semiconductor P region 32 and the semiconductor N regions 35a and 35b is formed, and by this light irradiation, in the photoelectric conversion region in the photodiode region Signal charges (in this case, free electrons) are generated. This signal charge is accumulated in the semiconductor N regions 35a and 35b of the photodiode region. In the island-like semiconductor 30, the semiconductor N regions 35a and 35b are used as gates, the semiconductor P + region 36 is used as a source, and the semiconductor P region (near the signal line semiconductor N + region 31) A junction transistor having 32 as a drain is configured. The drain-source current (output signal) of the junction transistor changes in correspondence with the amount of signal charge accumulated in the semiconductor N regions 35a and 35b, and is taken out from the signal line semiconductor N + region 31 to the outside. It is read. In the island-like semiconductor 30, the semiconductor N regions 35a and 35b of the photodiode region are used as the source, the gate conductor layers 34a and 34b are used as the gate, and the signal line semiconductor N + region 31 is used as the drain. A MOS transistor whose channel is the semiconductor P region 32 between the semiconductor N regions 35a and 35b and the signal line semiconductor N + region 31 is formed. The signal charges accumulated in the semiconductor N regions 35a and 35b are removed to the signal line semiconductor N + region 31 by applying a positive on voltage to the MOS transistor gate conductor layers 34a and 34b. .

이 고체 촬상 장치의 촬상 동작은, 신호선 반도체 N+영역(31), 게이트 도체층(34a, 34b), 반도체 P+영역(36)에 그라운드 전압(0V)이 인가된 상태에서, 섬 형상 반도체(30)의 상면으로부터 입사한 광선의 조사에 의해 광전 변환 영역(포토다이오드 영역)에 발생한 신호 전하를 반도체 N영역(35a, 35b)에 축적하는 신호 전하 축적 동작과, 신호선 반도체 N+영역(31) 및 게이트 도체층(34a, 34b)에 그라운드 전압이 인가됨과 함께, 반도체 P+영역(36)에 플러스 전압이 인가된 상태에서, 축적 신호 전하량에 따라 변화한 반도체 N영역(35a, 35b)의 전위에 의해 변조된 접합 트랜지스터 소스?드레인 전류를 신호 전류로서 읽어내는 신호 전하 읽기 동작과, 이 신호 전하 읽기 동작 후에, 반도체 P+영역(36)에 그라운드 전압이 인가됨과 함께, 게이트 도체층(34a, 34b) 및 신호선 반도체 N+영역(31)에 플러스 전압이 인가된 상태에서, 반도체 N영역(35a, 35b)에 축적되어 있는 신호 전하를 신호선 반도체 N+영역(31)으로 제거하는 리셋 동작으로 이루어진다. In the imaging operation of the solid-state imaging device, the island-shaped semiconductor (in the state in which the ground voltage (0V) is applied to the signal line semiconductor N + region 31, the gate conductor layers 34a and 34b, and the semiconductor P + region 36 is applied). The signal charge accumulation operation of accumulating the signal charges generated in the photoelectric conversion region (photodiode region) by the irradiation of the light rays incident from the upper surface of 30) in the semiconductor N regions 35a and 35b, and the signal line semiconductor N + region 31. And a potential of the semiconductor N regions 35a and 35b changed in accordance with the accumulated signal charge amount while a ground voltage is applied to the gate conductor layers 34a and 34b and a positive voltage is applied to the semiconductor P + region 36. The signal charge read operation of reading the junction transistor source-drain current modulated by the signal current as the signal current, and the ground voltage is applied to the semiconductor P + region 36 after the signal charge read operation, and the gate conductor layer 34a, 34b) and signal line semiconductor In the positive voltage applied state to the N + region 31, it consists of a reset operation for removing the signal charges accumulated in the N semiconductor region (35a, 35b) to the signal line N + semiconductor region 31.

도 12b에는 조사광파장(λ)이 청색광(λ=400㎚), 녹색광(λ=550㎚), 적색광(λ=700㎚), 적외광(λ=870㎚)에서의 광 조사면으로부터의 Si(실리콘) 깊이(㎛)에 대한 광흡수 강도(I)의 관계를 나타낸다. 광흡수 강도(I)를 조사 표면에서의 광흡수 강도(IO)로 규격화하면, 규격화 값(I/I0)은 광의 진입 깊이에 대해서 지수 함수적으로 감소한다. 도 12b는, 청색광은 깊이 1㎛ 정도에서 그 대부분이 흡수되는 데 반해, 녹색광에서는 5㎛, 적색광에서는 10㎛ 이상의 깊이에도 빛이 도달하고, 거기에서 신호 전하가 발생하는 것을 나타내고 있다. 실제의 고체 촬상 장치에서는, 예를 들면, 비특허 문헌 1에 기재되어 있는 바와 같이, 녹색광의 80%를 흡수하도록, 감광 영역의 깊이를 2.5~3㎛로 할 필요가 있다. In Fig. 12B, the irradiation light wavelength? Shows Si from the light irradiation surface in blue light (λ = 400 nm), green light (λ = 550 nm), red light (λ = 700 nm) and infrared light (λ = 870 nm). The relationship of the light absorption intensity (I) with respect to the depth of silicon) (micrometer) is shown. When the light absorption intensity I is normalized to the light absorption intensity I O at the irradiation surface, the normalization value I / I 0 decreases exponentially with respect to the entrance depth of the light. 12B shows that most of blue light is absorbed at a depth of about 1 μm, while light reaches 5 μm in green light and 10 μm or more in red light, whereby signal charges are generated. In the actual solid-state imaging device, for example, as described in Non Patent Literature 1, the depth of the photosensitive region needs to be 2.5 to 3 µm so as to absorb 80% of the green light.

도 12a의 고체 촬상 장치에서의 광전 변환 영역은, 반도체 P영역(32) 및 반도체 N영역(35a, 35b)에 의해 형성되는 포토다이오드 영역이다. 이 때문에, 전술한 이유에 의해, 이 포토다이오드 영역의 높이(Ld)는 2.5~3㎛일 필요가 있다. 현재, 2차원 형상으로 배열된 화소의 피치는, 제품화된 고체 촬상 장치 중에서, 가장 작은 것이 1.4㎛이며, 0.9㎛인 것에 대해서도 발표되어 있다(예를 들면, 비특허 문헌 2 참조). 그리고, 한층 화소 피치의 축소화가 요구되고 있다. 또한, 서로 인접하고, 화소를 구성하는 섬 형상 반도체(30) 사이의 거리를 작게 하는 것은, 광선을 포토다이오드 영역에서 유효하게 받는 수광율(受光率)도 향상되고, 고체 촬상 장치의 감도 향상으로 이어지므로, 인접하는 섬 형상 반도체(30) 사이에서의 거리의 축소화도 요구되고 있다. 설계 룰이 0.2㎛(200㎚)인 경우, 통상, 인접하는 섬 형상 반도체(30) 사이의 거리가, 이 0.2㎛에 가능한 한 가까운 치수가 되도록 가공된다. 이 경우, 섬 형상 반도체간의 어스펙트비(인접하는 섬 형상 반도체간의 거리 길이에 대한 깊이 길이의 비)는 12.5~15, 또는 15 이상이 된다. 즉, 폭이 가늘고, 깊은 섬 형상 반도체(30) 사이에 형성된 홈 내에 MOS 트랜지스터 게이트 도체층(34a, 34b)을 형성할 필요가 있다. 또한, 섬 형상 반도체(30)의 바닥부에 신호선 반도체 N+영역(31)을 형성해야 한다. 이에 따라, 고체 촬상 장치의 제조가 곤란해진다. 이와 같이, 고체 촬상 장치를 구성하는 섬 형상 반도체(30)에서 높이(Ld)가 2.5~3㎛인 포토다이오드 영역이 필요해짐으로써, 고체 촬상 장치의 고화소 밀도화?고감도화가 곤란해진다. 이 때문에, 고체 촬상 장치에서 감도의 저하를 발생시키지 않고, 포토다이오드 영역의 높이(Ld)를 낮게 하는 기술이 요구되고 있다.The photoelectric conversion region in the solid-state imaging device of FIG. 12A is a photodiode region formed by the semiconductor P region 32 and the semiconductor N regions 35a and 35b. For this reason, for the reason mentioned above, the height Ld of this photodiode area | region needs to be 2.5-3 micrometers. At present, the pitch of the pixel arranged in the two-dimensional shape is published also about the smallest thing which is 1.4 micrometers and 0.9 micrometers among the solid-state imaging devices manufactured (for example, refer nonpatent literature 2). Further, further reduction in pixel pitch is required. In addition, reducing the distance between the island-like semiconductors 30 that are adjacent to each other and constitutes the pixel also improves the light receiving rate to effectively receive the light beam in the photodiode region, thereby improving the sensitivity of the solid-state imaging device. As a result, reduction in the distance between adjacent island-like semiconductors 30 is also required. When the design rule is 0.2 µm (200 nm), the distance between adjacent island-like semiconductors 30 is usually processed so that the dimension is as close as possible to this 0.2 µm. In this case, the aspect ratio (ratio of depth length to distance between adjacent island-like semiconductors) between island-like semiconductors is 12.5 to 15, or 15 or more. That is, it is necessary to form the MOS transistor gate conductor layers 34a and 34b in the groove formed between the thin and deep island-shaped semiconductors 30. In addition, the signal line semiconductor N + region 31 must be formed at the bottom of the island-like semiconductor 30. Thereby, manufacture of a solid-state imaging device becomes difficult. As described above, since the photodiode region having a height Ld of 2.5 to 3 µm is required in the island-like semiconductor 30 constituting the solid-state imaging device, high pixel density and high sensitivity of the solid-state imaging device are difficult. For this reason, the technique which makes low the height Ld of a photodiode area | region does not produce the fall of a sensitivity in a solid-state imaging device.

또한, 실제의 촬상시에서는, 도 12a에 도시하는 바와 같이 화소인 섬 형상 반도체(30)에 대하여 비스듬한 방향에서 입사하는 광선(38)은 그 화소를 구성하는 섬 형상 반도체(30)에 인접하는 섬 형상 반도체(30)의 포토다이오드 영역에도 입사한다. 이 화소 내에서의 수광율(收光率)의 저하에 의해, 원래는 1개의 화소를 구성하는 섬 형상 반도체(30)에서 발생해야 할 신호 전하가 주변의 화소를 구성하는 섬 형상 반도체(30)로 분산되어 발생하게 된다. 이에 따라 고체 촬상 장치의 해상도의 저하나, 컬러 촬상에서의 혼색을 발생시킨다. 이와 같은 문제는, 화소가 고밀도화될수록 커진다. In addition, at the time of actual imaging, as shown in FIG. 12A, the light rays 38 incident in an oblique direction with respect to the island-like semiconductor 30 as pixels are islands adjacent to the island-like semiconductor 30 constituting the pixel. It also enters the photodiode region of the shape semiconductor 30. Due to the decrease in the light reception rate in the pixel, the island-like semiconductor 30 in which signal charges that should originally occur in the island-like semiconductor 30 constituting one pixel constitutes the surrounding pixel It is dispersed and generated. Thereby, the fall of the resolution of a solid-state imaging device, and the mixed color in color imaging generate | occur | produce. This problem increases as the pixels become denser.

또한, 이와 같은 수광율(收光率)의 저하를 방지하기 위해, 도 13에 도시하는 바와 같이, 반도체 장치에서 포토다이오드 영역(41)의 상부에 금속벽(39a, 39b)을 설치하는 기술이 존재한다(예를 들면, 특허 문헌 2 참조). 이 화소 구조에서는, 반도체 기판(40) 내에 포토다이오드 영역(41)이 형성됨과 함께, 포토다이오드 영역(41)의 주변에 소자 분리 영역(42)과, MOS 트랜지스터 소스?드레인 영역(43a, 43b)이 형성되어 있다. 반도체 기판(40) 상에 형성된 제1 층간 절연층(44) 내에 MOS 트랜지스터의 게이트 전극(45), 콘택트 홀(46a), 포토다이오드 영역(41)을 포위하는 금속벽(39a, 39b)이 형성되어 있다. 제1 층간 절연층(44) 상에 제2 층간 절연층(47)이 형성되고, 또한 제2 층간 절연층(47) 상에, SiO2막(48), SiN막(49), 마이크로렌즈(50)가 이 순서로 형성되어 있다. 제2 층간 절연층(47) 내에 회로 배선을 위한 콘택트 홀(46b, 46c)이 형성됨과 함께, 제2 층간 절연층(47) 상에 금속 배선(51a, 51b, 51c, 51d)이 형성되어 있다. In addition, in order to prevent such a decrease in light receiving rate, as shown in FIG. 13, a technique of providing metal walls 39a and 39b in the upper portion of the photodiode region 41 in the semiconductor device is disclosed. It exists (for example, refer patent document 2). In this pixel structure, the photodiode region 41 is formed in the semiconductor substrate 40, and the element isolation region 42 and the MOS transistor source-drain regions 43a and 43b are formed around the photodiode region 41. Is formed. Metal walls 39a and 39b surrounding the gate electrode 45, the contact hole 46a and the photodiode region 41 of the MOS transistor are formed in the first interlayer insulating layer 44 formed on the semiconductor substrate 40. It is. A second interlayer insulating layer 47 is formed on the first interlayer insulating layer 44, and on the second interlayer insulating layer 47, a SiO 2 film 48, a SiN film 49, and a microlens ( 50) are formed in this order. Contact holes 46b and 46c for circuit wiring are formed in the second interlayer insulating layer 47, and metal wirings 51a, 51b, 51c and 51d are formed on the second interlayer insulating layer 47. .

이 반도체 장치에서 마이크로렌즈(50)를 통과한 광선(52a, 52b, 52c, 52d)은, 금속벽(39a, 39b)에 의해 반사되고, 포토다이오드 영역(41)에 입사한다. 이에 따라, 마이크로렌즈(50)로부터 입사한 광선이 포토다이오드 영역(41)에 입사하는 수광율(收光率)이 개선된다. 그러나, 이들 입사 광선은, 포토다이오드 영역(41) 표면에 대하여 비스듬한 방향에서 입사하므로, 포토다이오드 영역(41)에 입사하는 광선(53a, 53b, 53c, 53d)의 일부는, 해당 화소에 인접하는 화소로 누설하게 된다.Light rays 52a, 52b, 52c, and 52d passing through the microlens 50 in this semiconductor device are reflected by the metal walls 39a and 39b and enter the photodiode region 41. As a result, the light reception rate at which light incident from the microlens 50 enters the photodiode region 41 is improved. However, since these incident light beams are incident in an oblique direction with respect to the surface of the photodiode region 41, a part of the light beams 53a, 53b, 53c, 53d incident on the photodiode region 41 is adjacent to the pixel. Leakage to the pixel.

그 외에, 1개의 화소 내에서의 수광율(收光率)을 개선하는 기술로서, 마이크로렌즈와 포토다이오드 영역 사이에 형성한 컬러 필터층 내에 금속벽을 설치하는 기술(예를 들면, 특허 문헌 3 참조), 또는 포토다이오드 영역의 상부에 광파로를 형성하는 기술(예를 들면, 특허 문헌 4 참조) 등이 알려져 있다. 그러나, 이들 기술에 의해서도, 입사 광선은 포토다이오드 영역의 표면에 비스듬한 방향에서 입사하므로, 포토다이오드 영역으로의 입사 광선의 일부는, 해당 화소에 인접하는 화소로 누설되게 된다. In addition, as a technique for improving light reception in one pixel, a technique of providing a metal wall in a color filter layer formed between a microlens and a photodiode region (see Patent Document 3, for example). Or a technique for forming an optical waveguide on the photodiode region (for example, refer to Patent Document 4). However, even with these techniques, since the incident light beams are incident on the surface of the photodiode region in an oblique direction, part of the incident light beams to the photodiode region leaks to pixels adjacent to the pixel.

특허 문헌 1 : 국제 공개 제2009/034623호Patent Document 1: International Publication No. 2009/034623 특허 문헌 2 : 미국 특허 출원 공개 제2008/0185622호 명세서Patent Document 2: US Patent Application Publication No. 2008/0185622 특허 문헌 3 : 미국 특허 출원 공개 제2009/0101946호 명세서Patent Document 3: US Patent Application Publication No. 2009/0101946 특허 문헌 4 : 미국 특허 출원 공개 제2008/0145965호 명세서Patent Document 4: US Patent Application Publication No. 2008/0145965

비특허 문헌 1 : G. Agranov, R. Mauritzson;J. Ladd, A. Dokoutchaev, X. fan, X. Li, Z. Yin, R. Johnson, V. lenchenkov, S. Nagaraja, W. Gazeley, J. Bai, H. Lee, Takizawa yoshinori; "CMOS 이미지 센서의 화소 사이즈 축소와 특성 비교", 영상정보 미디어학회 보고, ITE Technical Report Vol. 33, No. 38, pp. 9-12(Sept.2009)Non Patent Literature 1: G. Agranov, R. Mauritzson; Ladd, A. Dokoutchaev, X. fan, X. Li, Z. Yin, R. Johnson, V. lenchenkov, S. Nagaraja, W. Gazeley, J. Bai, H. Lee, Takizawa yoshinori; "Reduction of Pixel Size and Characteristics of CMOS Image Sensors", Journal of Image and Information Media Society, ITE Technical Report Vol. 33, No. 38, pp. 9-12 (Sept.2009) 비특허 문헌 2 : S. G. Wuu, C. C. Wang, B. C. Hseih, Y. L. Tu, C.H. Tseng, T. H. Hsu, R. S. Hsiao, S. Takahashi, R. J. Lin, C. S. Tsai, Y. P. Chao, K. Y. Chou, P. S. CHOU, H. Y. Tu, F. L. Hsueh, L. Tran ; "A Leading-Edge 0.9 Pixel CMOS Image Sensor Technology with Backside Illumination: Future Challenges for Pixel Scaling", IEDM2010 Digest Papers, 14.1.1(2010) Non-Patent Document 2: S. G. Wuu, C. C. Wang, B. C. Hseih, Y. L. Tu, C. H. Tseng, T. H. Hsu, R. S. Hsiao, S. Takahashi, R. J. Lin, C. S. Tsai, Y. P. Chao, K. Y. Chou, P. S. CHOU, H. Y. Tu, F. L. Hsueh, L. Tran; "A Leading-Edge 0.9 Pixel CMOS Image Sensor Technology with Backside Illumination: Future Challenges for Pixel Scaling", IEDM 2010 Digest Papers, 14.1.1 (2010)

도 12a에 나타내는 고체 촬상 장치는, 1개의 화소가 1개의 섬 형상 반도체(30)에 의해 형성되므로, 고화소 밀도화에 적합하다. 따라서, 첨단 미세 가공 기술을 적용하면, 광 조사면에서 본 평면상의 화소 사이즈의 고화소 밀도화를 도모할 수 있다. 그러나, 비특허 문헌 1에 기재된 광 흡수의 조건을 적용하면, 도 12b의 그래프에 의하면, 섬 형상 반도체를 Si로 형성한 경우, 포토다이오드 영역의 높이(Ld)는 2.5~3㎛ 필요하다. 이 포토다이오드 영역에 필요한 높이(Ld)는, 화소의 고밀도화가 진행되어도 변하지 않는다. 또한, 감도 향상을 위해, 섬 형상 반도체(30) 사이의 거리의 축소화가 요구되고 있다. 이 때문에, 높은 어스펙트비(섬 형상 반도체(30) 사이의 거리와 포토다이오드 영역의 높이와의 비)의 섬 형상 반도체간의 가공이 필요하게 된다. 따라서, 폭이 가늘고, 깊은 섬 형상 반도체(30) 사이에 형성된 홈 내에 MOS 트랜지스터 게이트 도체층(34a, 34b)을 형성함과 함께, 섬 형상 반도체(30)의 바닥부에 신호선 N+영역(31)을 형성하기 때문에, 제조상의 곤란함이 발생한다. 이와 같이, 섬 형상 반도체(30)에 의한 화소 구조 형성의 곤란함이 고체 촬상 장치의 고화소 밀도화?고감도화를 곤란하게 한다. 이 때문에, 고체 촬상 장치에서 감도의 저하를 발생시키지 않고, 포토다이오드 영역의 높이(Ld)를 낮게 하는 기술이 요구되고 있다. In the solid-state imaging device shown in FIG. 12A, since one pixel is formed of one island-shaped semiconductor 30, it is suitable for high pixel density. Therefore, by applying the advanced microfabrication technology, it is possible to increase the high pixel density of the pixel size on the plane viewed from the light irradiation surface. However, when the conditions of light absorption described in Non-Patent Document 1 are applied, according to the graph of FIG. 12B, when the island-like semiconductor is formed of Si, the height Ld of the photodiode region is required to be 2.5 to 3 μm. The height Ld required for this photodiode region does not change even when the pixel is made denser. Further, in order to improve the sensitivity, the reduction in the distance between the island-like semiconductors 30 is required. For this reason, processing between island-like semiconductors with a high aspect ratio (ratio between the distance between the island-like semiconductors 30 and the height of the photodiode region) is required. Accordingly, the MOS transistor gate conductor layers 34a and 34b are formed in the groove formed between the thin and deep island-shaped semiconductors 30 and the signal line N + region 31 at the bottom of the island-shaped semiconductors 30. ), Manufacturing difficulties arise. As described above, the difficulty in forming the pixel structure by the island-like semiconductor 30 makes it difficult to increase the pixel density and the sensitivity of the solid-state imaging device. For this reason, the technique which makes low the height Ld of a photodiode area | region does not produce the fall of a sensitivity in a solid-state imaging device.

또한, 전술한 바와 같이, 종래의 고체 촬상 장치에서는, 화소를 구성하는 섬 형상 반도체(30)에 비스듬한 방향에서 입사하는 광선(38)은, 해당 섬 형상 반도체(30)에 인접하는 섬 형상 반도체(30)의 다이오드 영역에 입사할 수 있다. 이 1개의 화소를 구성하는 1개의 섬 형상 반도체(30) 내에서의 수광율의 저하에 의해, 원래는 1개의 화소(섬 형상 반도체(30))에서 발생해야 할 신호 전하가 주변의 화소(섬 형상 반도체(30))로 분산되어 발생한다. 이에 따라 고체 촬상 장치의 해상도의 저하, 또는 컬러 촬상에서의 혼색이 발생한다. 이 혼색은 컬러 재생 화상의 화질을 저하시키므로, 저혼색화가 요구되고 있다. In addition, as described above, in the conventional solid-state imaging device, the light rays 38 incident in an oblique direction to the island-like semiconductor 30 constituting the pixel are island-like semiconductors adjacent to the island-like semiconductor 30 ( 30 may be incident on the diode region. Due to the decrease in the light reception rate in one island-like semiconductor 30 constituting this one pixel, signal charges that should originally occur in one pixel (island-shaped semiconductor 30) are generated by surrounding pixels (islands). It is generated by being dispersed in the shape semiconductor 30. Thereby, the fall of the resolution of a solid-state imaging device, or the mixed color in color imaging generate | occur | produces. Since this mixed color degrades the image quality of color reproduction images, low color mixing is required.

또한, 도 13에 도시하는 화소 구조(예를 들면, 특허 문헌 2 참조)는 포토다이오드 영역(41) 위에 금속벽(39a, 39b)을 설치하여 수광율을 높이는 기술이다. 이 기술에서는 포토다이오드 영역(41)의 상부에서는, 해당 화소에 인접하는 화소로의 광 누설을 감소시켜서 수광율을 향상시킬 수 있다. 그러나, 포토다이오드 영역(41)에 비스듬한 방향으로 입사한 광선의 일부가 해당 화소에 인접하는 화소에 입사하기 때문에, 고체 촬상 장치의 해상도의 저하, 또는 컬러 촬상에서의 혼색을 피할 수는 없다. 이와 같은 사정은, 특허 문헌 3 및 특허 문헌 4에 개시된 종래예의 고체 촬상 장치에서도 마찬가지이다. 이 수광율의 저하는, 고화소 밀도화가 행해질수록 커진다. 이 때문에, 포토다이오드 영역(41)의 표면에 입사하는 광선의 수광율의 저하를 개선하는 기술이 요구되고 있다.In addition, the pixel structure shown in FIG. 13 (for example, refer patent document 2) is a technique of providing the light receiving rate by providing metal walls 39a and 39b on the photodiode area 41. In this technique, light leakage to a pixel adjacent to the pixel can be reduced in the upper portion of the photodiode region 41 to improve light reception. However, since a part of the light rays incident in the oblique direction to the photodiode region 41 enters the pixel adjacent to the pixel, a decrease in the resolution of the solid-state imaging device or color mixing in color imaging cannot be avoided. Such a situation also applies to the solid-state imaging device of the prior art disclosed by patent document 3 and patent document 4, too. This decrease in light receiving rate increases as the density of high pixels is performed. For this reason, the technique of improving the fall of the light reception rate of the light which injects into the surface of the photodiode area | region 41 is calculated | required.

본 발명은, 상기의 사정을 감안하여 이루어진 것으로서, 특히, 고화소 밀도, 고해상도, 저혼색, 고감도를 가능하게 하는 고체 촬상 장치를 실현하는 것을 목적으로 한다. The present invention has been made in view of the above circumstances, and an object thereof is particularly to realize a solid-state imaging device that enables high pixel density, high resolution, low color mixing, and high sensitivity.

상기 목적을 달성하기 위해, 본 발명의 관점에 따른 고체 촬상 장치는, 복수의 화소가 2차원 형상으로 배열된 고체 촬상 장치로서, 기판상에 상기 복수의 화소를 구성하는 복수의 섬 형상 반도체가 형성되고, 상기 각 섬 형상 반도체는, 각각 해당 섬 형상 반도체의 하부에 형성된 제1 반도체 영역과, 상기 제1 반도체 영역상에 형성되어, 상기 제1 반도체 영역과 반대의 도전형 또는 고유반도체인 제2 반도체 영역과, 상기 제2 반도체 영역의 상부 측면 영역에 형성되어, 상기 제1 반도체 영역과 동일한 도전형인 제3 반도체 영역과, 상기 제3 반도체 영역의 외주부에 형성되어, 상기 제1 반도체 영역과 반대의 도전형인 제4 반도체 영역과, 상기 제4 반도체 영역 및 상기 제2 반도체 영역의 하부 측면 영역의 외주부에 형성된 절연층과, 상기 절연층의 외주부에 형성되어, 상기 제2 반도체 영역의 하부 영역에 채널을 형성하는 게이트 전극으로서 기능하는 도체층과, 상기 제3 반도체 영역, 상기 제4 반도체 영역 및 상기 절연층의 외주부에 형성되어, 전자기 에너지파를 반사하는 반사 도체층과, 상기 제2 반도체 영역 및 상기 제3 반도체 영역의 상부 영역에 형성되어, 상기 제4 반도체 영역과 동일한 도전형인 제5 반도체 영역과, 상기 제5 반도체 영역상에 형성되어, 해당 제5 반도체 영역의 상부 표면 부근에 초점이 위치하는 마이크로렌즈를 포함하고, 상기 섬 형상 반도체가 광전 변환부로서 기능하는 부위와, 신호 전하 축적부로서 기능하는 부위와, 신호 전하 읽기부로서 기능하는 부위와, 축적 신호 전하 제거부로서 기능하는 부위를 포함하고 있으며, 상기 광전 변환부가 상기 제2 반도체 영역 및 상기 제3 반도체 영역으로 구성된 포토다이오드 영역으로 구성되고, 상기 마이크로렌즈에 입사한 전자기 에너지파에 의해, 상기 광전 변환부에 신호 전하가 발생하고, 상기 신호 전하 축적부가 상기 제3 반도체 영역으로 구성되고, 상기 광전 변환부에서 발생한 신호 전하를 축적하며, 상기 신호 전하 읽기부가 상기 제5 반도체 영역, 상기 제2 반도체 영역의 하부 영역을 드레인 또는 소스로 하고, 상기 신호 전하 축적부를 게이트로 한 접합 트랜지스터로 구성됨과 함께, 상기 신호 전하 축적부에 축적된 신호 전하의 양에 따라서 변화하는 상기 접합 트랜지스터의 드레인과 소스 사이에 흐르는 드레인?소스간 전류를 출력 신호로서 읽어내도록 기능하고, 상기 축적 신호 전하 제거부가 상기 제1 반도체 영역을 드레인으로, 상기 도체층을 게이트로, 상기 제3 반도체 영역을 소스로, 상기 제1 반도체 영역과 상기 제3 반도체 영역 사이에 끼워진 상기 제2 반도체 영역을 채널로 한 MOS 트랜지스터로 구성되고, 상기 도체층에 소정의 전압을 인가함으로써 상기 신호 전하 축적부에 축적된 신호 전하를 상기 제1 반도체 영역으로 제거하도록 기능하는 것을 특징으로 한다. In order to achieve the above object, the solid-state imaging device according to the aspect of the present invention is a solid-state imaging device in which a plurality of pixels are arranged in a two-dimensional shape, wherein a plurality of island-like semiconductors constituting the plurality of pixels are formed on a substrate. Each of the island-like semiconductors is a first semiconductor region formed under the island-like semiconductor, and a second formed on the first semiconductor region, the second semiconductor being a conductive type or an intrinsic semiconductor opposite to the first semiconductor region. A semiconductor region, a third semiconductor region formed in an upper side region of the second semiconductor region, the same conductivity type as that of the first semiconductor region, and an outer circumferential portion of the third semiconductor region, opposite to the first semiconductor region; A fourth semiconductor region of a conductivity type, an insulating layer formed on the outer circumferential portion of the lower side region of the fourth semiconductor region and the second semiconductor region, and a peripheral portion of the insulating layer. And a conductive layer which functions as a gate electrode for forming a channel in a lower region of the second semiconductor region, and is formed in an outer circumference of the third semiconductor region, the fourth semiconductor region, and the insulating layer. A reflective conductor layer that reflects, a fifth semiconductor region formed in an upper region of the second semiconductor region and the third semiconductor region, the same conductivity type as that of the fourth semiconductor region, and formed on the fifth semiconductor region, A microlens having a focal point positioned near the upper surface of the fifth semiconductor region, wherein the island-like semiconductor functions as a photoelectric conversion section, a section functioning as a signal charge storage section, and functions as a signal charge reading section And a portion functioning as an accumulation signal charge removing portion, wherein the photoelectric conversion portion is formed in the second semiconductor region and the third semiconductor. A photodiode region configured to be inverse, and signal charges are generated in the photoelectric conversion section by electromagnetic energy waves incident on the microlens, and the signal charge storage section is configured in the third semiconductor region, and the photoelectric conversion A signal charge generated in a negative portion, wherein the signal charge read portion comprises a junction transistor having a drain or a source as a drain or a source of the lower region of the fifth semiconductor region and the second semiconductor region, A function of reading a drain-source current flowing between a drain and a source of the junction transistor, which change according to the amount of signal charge stored in the signal charge storage unit, as an output signal, and the accumulated signal charge removal unit is arranged in the first semiconductor. A region as a drain, the conductor layer as a gate, and the third semiconductor region as And a MOS transistor whose channel is the second semiconductor region sandwiched between the first semiconductor region and the third semiconductor region, and a signal accumulated in the signal charge storage portion by applying a predetermined voltage to the conductor layer. And to remove charge into the first semiconductor region.

또한, 본 발명의 바람직한 양태에서는, 상기 고체 촬상 장치에 있어서, 해당 고체 촬상 장치에 의해 실행되는 촬상 동작이 상기 광전 변환부에서 발생한 신호 전하를 상기 제3 반도체 영역에 축적하는 신호 전하 축적 동작과, 상기 제3 반도체 영역에 축적된 신호 전하의 양에 따라서, 상기 접합 트랜지스터의 상기 드레인?소스간 전류를 출력 신호로서 읽어내는 신호 전하 읽기 동작과, 상기 제3 반도체 영역에 축적한 축적 신호 전하를 상기 도체층에 소정의 전압을 인가하여, 상기 제1 반도체 영역으로 제거하는 축적 신호 전하 제거 동작을 포함하고, 상기 신호 전하 축적 동작, 상기 신호 전하 읽기 동작 및 상기 축적 신호 전하 제거 동작이 각각 동작할 때, 상기 제4 반도체 영역에 상기 신호 전하와 반대 극성의 전하가 축적되는 것을 특징으로 한다.Further, in a preferred aspect of the present invention, in the solid-state imaging device, the imaging operation performed by the solid-state imaging device includes a signal charge accumulation operation for accumulating signal charges generated in the photoelectric conversion section in the third semiconductor region, The signal charge read operation of reading the drain-source current of the junction transistor as an output signal according to the amount of signal charges accumulated in the third semiconductor region, and the accumulated signal charges accumulated in the third semiconductor region. An accumulation signal charge removal operation for applying a predetermined voltage to the conductor layer to remove the first semiconductor region, wherein the signal charge accumulation operation, the signal charge read operation, and the accumulation signal charge removal operation are respectively performed. And charges of opposite polarity to the signal charges are accumulated in the fourth semiconductor region.

또한, 본 발명의 바람직한 양태에서는, 상기 제1 반도체 영역을 대신하여, 상기 제2 반도체 영역과 동일한 도전형의 제6 반도체 영역 또는 상기 제2 반도체 영역과 반대의 도전형인 제9 반도체 영역과, 상기 제2 반도체 영역과 동일한 도전형으로서, 상기 제2 반도체 영역에 연결된 제7 반도체 영역과, 상기 제2 반도체 영역과 반대의 도전형인 제8 반도체 영역을 포함하고, 상기 제6 반도체 영역, 상기 제9 반도체 영역 부근의 상기 제2 반도체 영역의 하부 영역이 각각 상기 접합 트랜지스터의 드레인, 소스이며, 상기 제8 반도체 영역이 상기 MOS 트랜지스터의 드레인인 것을 특징으로 한다.In a preferred embodiment of the present invention, a sixth semiconductor region of the same conductivity type as that of the second semiconductor region or a ninth semiconductor region of a conductivity type opposite to the second semiconductor region may be substituted for the first semiconductor region, and The same conductivity type as that of the second semiconductor region, comprising: a seventh semiconductor region connected to the second semiconductor region, and an eighth semiconductor region of a conductivity type opposite to the second semiconductor region; A lower region of the second semiconductor region near the semiconductor region is a drain and a source of the junction transistor, respectively, and the eighth semiconductor region is a drain of the MOS transistor.

또한, 본 발명의 바람직한 양태에서는, 상기 섬 형상 반도체의 하측 영역에 형성된 반사층을 포함하는 것을 특징으로 한다. Moreover, in the preferable aspect of this invention, it is characterized by including the reflecting layer formed in the lower region of the said island-shaped semiconductor.

또한, 본 발명의 바람직한 양태에서는, 상기 섬 형상 반도체의 하측 영역에 형성된 광투과 절연층과, 상기 광투과 절연층의 하측 영역에 형성된 광흡수층을 더 포함하며, 상기 마이크로렌즈로부터 입사하고, 상기 도체층 및 상기 반사 도체층에 의해 반사되면서, 상기 제1 내지 제4 반도체 영역을 통과하여, 상기 광투과 절연층에 도달한 광반사율이 녹색광이 상대적으로 커짐과 동시에 적색광이 상대적으로 작아지도록, 상기 광투과 절연층의 두께가 설정되는 것을 특징으로 한다. Further, in a preferred embodiment of the present invention, the light transmissive insulating layer formed in the lower region of the island-like semiconductor and a light absorbing layer formed in the lower region of the light transmissive insulating layer are further included. The light reflectance, which is reflected by the layer and the reflective conductor layer, through the first to fourth semiconductor regions and reaches the light transmissive insulating layer so that the green light becomes relatively large and the red light becomes relatively small. The thickness of the transmissive insulating layer is set.

또한, 본 발명의 바람직한 양태에서는, 상기 섬 형상 반도체의 하측 영역에 형성된 광투과 절연층과, 상기 광투과 절연층의 하측 영역에 형성된 광흡수층을 더 포함하며, 상기 마이크로렌즈로부터 입사하고, 상기 도체층 및 상기 반사 도체층에 의해 반사되면서, 상기 제1 내지 제4 반도체 영역을 통과하여, 상기 광투과 절연층에 도달한 광반사율이 녹색광 및 적색광이 상대적으로 커지도록, 상기 광투과 절연층의 두께가 설정되는 것을 특징으로 한다. Further, in a preferred embodiment of the present invention, the light transmissive insulating layer formed in the lower region of the island-like semiconductor and a light absorbing layer formed in the lower region of the light transmissive insulating layer are further included. The thickness of the light transmissive insulating layer is reflected by the layer and the reflective conductor layer, so that the light reflectance that has passed through the first to fourth semiconductor regions and reaches the light transmissive insulating layer becomes relatively large in green light and red light. It is characterized in that is set.

또한, 본 발명의 바람직한 양태에서는, 상기 마이크로렌즈와 상기 섬 형상 반도체 사이에 형성된 광투명 중간층을 포함하며, 상기 마이크로렌즈의 초점이 상기 광투명 중간층의 내부에 위치하는 것을 특징으로 한다. Further, in a preferred embodiment of the present invention, the optical lens includes an optically transparent intermediate layer formed between the microlens and the island-like semiconductor, wherein the focus of the microlens is located inside the optically transparent intermediate layer.

또한, 본 발명의 바람직한 양태에서는, 상기 섬 형상 반도체 상부의 중앙 표층부에 오목부 또는 볼록부가 형성되어, 상기 오목부의 오목 형상면 또는 상기 볼록부의 볼록 형상면을 경계면으로 하여 서로 접하는 2개의 물질 영역의 광굴절율이 서로 다른 것을 특징으로 한다. Moreover, in the preferable aspect of this invention, the recessed part or convex part is formed in the center surface layer part of the said island-shaped semiconductor upper part, and the two material regions which contact | connect each other on the concave surface of the said recessed part or the convex shape surface of the said convex part as a boundary surface It is characterized by different light refractive indices.

또한, 본 발명의 바람직한 양태에서는, 상기 마이크로렌즈와 상기 섬 형상 반도체 사이에 형성된 광투명 중간층을 포함하며, 상기 마이크로렌즈의 외주부의 1점으로부터 입사하고, 상기 마이크로렌즈의 중심선 및 상기 광투명 중간층을 통과하여, 상기 섬 형상 반도체 상부 외주부의 1점에 도달하는 광선과, 상기 제5 반도체 영역의 상부 표면과 직교하는 선이 이루는 각도(θi)가, 브루스터 각(θb)(= tan-1(N1/N2) ; 여기서, N1 :상기 광투명 중간층의 굴절율, N2 : 상기 제5 반도체 영역의 굴절율) 보다 작은 것을 특징으로 한다. In addition, in a preferred embodiment of the present invention, a light-transparent intermediate layer formed between the microlens and the island-like semiconductor is incident, and is incident from one point of the outer peripheral portion of the microlens, and the centerline and the light-transparent intermediate layer of the microlens are The angle θ i formed between the light rays reaching through the island-shaped semiconductor upper peripheral portion and the line orthogonal to the upper surface of the fifth semiconductor region is the Brewster angle θ b (= tan −1 (N 1 / N 2 ); where N 1 : Refractive index of the light-transparent intermediate layer, N 2 : refractive index of the fifth semiconductor region.

또한, 본 발명의 바람직한 양태에서는, 상기 복수의 화소가 정방격자 형상, 구형격자 형상, 또는 지그재그 형상으로 배열되고 있어, 상기 복수의 화소 중에서, 종방향으로 배열되는 복수의 화소에서의 상기 제1 반도체 영역을 서로 전기적으로 접속함과 함께, 종방향으로 연장하는 복수의 도체배선과, 상기 복수의 화소 중에서, 횡방향으로 배열되는 복수의 화소에서의 상기 도체층을 서로 전기적으로 접속함과 함께, 횡방향으로 연장되는 복수의 도체배선과, 상기 복수의 화소 중에서, 횡방향으로 배열되는 복수의 화소에서의 상기 반사 도체층을 서로 전기적으로 접속함과 함께, 횡방향으로 연장되는 복수의 반사 도체배선을 더 포함하며, 상기 횡방향으로 연장되는 도체배선과 상기 반사 도체배선이 상기 복수의 화소로의 전자기 에너지파의 조사 방향에서 볼 때, 서로 위, 아래로 겹치지 않고, 또한 종방향으로 교대로 배열되는 것을 특징으로 한다. In a preferred embodiment of the present invention, the plurality of pixels are arranged in a square lattice shape, a square lattice shape, or a zigzag shape, and among the plurality of pixels, the first semiconductor in the plurality of pixels arranged in the longitudinal direction. While electrically connecting the regions to each other, the plurality of conductor wirings extending in the longitudinal direction and the conductor layers in the plurality of pixels arranged laterally among the plurality of pixels are electrically connected to each other. A plurality of conductor wirings extending in a direction and the reflective conductor layers in a plurality of pixels arranged in a transverse direction among the plurality of pixels electrically connected to each other, and a plurality of reflective conductor wirings extending in a transverse direction. And a direction in which the conductor wiring extending in the lateral direction and the reflective conductor wiring radiate electromagnetic energy waves to the plurality of pixels. Stand as viewed, without overlapping each other up and down, and is characterized in that the alternately arranged in the longitudinal direction.

또한, 본 발명의 바람직한 양태에서는, 상기 복수의 화소 각각에서의 상기 반사 도체층은 해당 화소에서의 상기 제5 반도체 영역과 전기적으로 분리되어 있고, 상기 복수의 화소에서의 모든 상기 반사 도체층은 상기 복수의 화소가 존재하는 화소 영역에 걸쳐 해당 화소 영역을 덮도록 서로 연결되는 것을 특징으로 한다.Further, in a preferred aspect of the present invention, the reflective conductor layer in each of the plurality of pixels is electrically separated from the fifth semiconductor region in the pixel, and all the reflective conductor layers in the plurality of pixels are The plurality of pixels are connected to each other to cover the corresponding pixel area over the existing pixel area.

본 발명에 의하면, 고화소 밀도, 고해상도, 저혼색, 고감도를 실현할 수 있는 고체 촬상 장치를 제공할 수 있다. According to the present invention, it is possible to provide a solid-state imaging device capable of realizing high pixel density, high resolution, low color mixing, and high sensitivity.

도 1a는, 본 발명의 제1 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 1b는, 제1 실시 형태에 따른 고체 촬상 장치의 광입사면 측에서 본 모식 평면도이다.
도 1c는, 제1 실시 형태에 따른 고체 촬상 장치에서의 인접하는 2개의 화소(섬 형상 반도체)의 입체 구조를 도시하는 모식 입체 구조도이다.
도 2a는, 종래예의 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 2b는, 도 2a의 A-A’선에 따른 전위 분포도이다.
도 2c는, 본 발명의 제2 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 2d는, 도 2c의 B-B’선에 따른 전위 분포도이다.
도 2e는, 도 2c의 B-B’선에 따른 전위 분포도이다.
도 2f는, 제2 실시 형태에 따른 고체 촬상 장치의 광입사면 측에서 본 모식 평면도이다.
도 3a는, 제2 실시 형태의 변형예에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 3b는, 도 3a의 C-C’선에 따른 전위 분포도이다.
도 4a는, 제2 실시 형태의 변형예에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 4b는, 도 4a의 D-D’선에 따른 전위 분포도이다.
도 5a는, 본 발명의 제3 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 5b는, 제3 실시 형태의 변형예에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 6a는, 본 발명의 제4 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 6b는, 제4 실시 형태에 따른 고체 촬상 장치의 광투명 절연층(SiO2층) 표면에서의 녹색광, 적색광의 반사율의, 광투명 절연층의 막두께 의존성의 계산 결과를 나타내는 그래프이다.
도 7a는, 본 발명의 제5 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 7b는, 제5 실시 형태에 따른 고체 촬상 장치의 다른 화소 구조를 도시하는 단면도이다.
도 8은, 본 발명의 제6 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 9는, 본 발명의 제7 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 10a는, 도 1c에 도시하는 모식 입체 구조에서 광선이 섬 형상 반도체의 간극(G2)에 입사하고 있는 상태를 도시하는 모식 입체 구조도이다.
도 10b는, 본 발명의 제8 실시 형태에 따른 고체 촬상 장치의 모식 평면도이다.
도 10c는, 제8 실시 형태에 따른 고체 촬상 장치에서의 인접하는 2개의 화소(섬 형상 반도체)의 입체 구조를 도시하는 모식 입체 구조도이다.
도 10d는, 제8 실시 형태의 변형예에 따른 고체 촬상 장치에서의 인접하는 2개의 화소(섬 형상 반도체)의 입체 구조를 도시하는 모식 입체 구조도이다.
도 10e는, 제8 실시 형태의 변형예에 따른 고체 촬상 장치를 광입사면 측에서 본 모식 평면도이다.
도 11a는, 본 발명의 제9 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 11b는, 제9 실시 형태의 변형예에 따른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 12a는, 종래예의 고체 촬상 장치의 화소 구조를 도시하는 단면도이다.
도 12b는, Si(실리콘) 깊이와 광흡수 강도의 관계를 나타내는 그래프이다.
도 13은, 종래예의 다른 고체 촬상 장치의 화소 구조를 도시하는 단면도이다. 1A is a cross-sectional view showing a pixel structure of a solid-state imaging device according to the first embodiment of the present invention.
1B is a schematic plan view seen from the light incidence plane side of the solid-state imaging device according to the first embodiment.
FIG. 1C is a schematic three-dimensional structural diagram showing a three-dimensional structure of two adjacent pixels (island semiconductors) in the solid-state imaging device according to the first embodiment.
2A is a cross-sectional view showing a pixel structure of a solid-state imaging device of the conventional example.
FIG. 2B is a potential distribution diagram taken along the line AA ′ of FIG. 2A.
2C is a cross-sectional view showing the pixel structure of the solid-state imaging device according to the second embodiment of the present invention.
FIG. 2D is a potential distribution diagram taken along the line BB ′ of FIG. 2C.
FIG. 2E is a potential distribution diagram taken along the line BB ′ of FIG. 2C.
FIG. 2F is a schematic plan view seen from the light incident surface side of the solid-state imaging device according to the second embodiment.
3A is a cross-sectional view showing a pixel structure of a solid-state imaging device according to a modification of the second embodiment.
3B is a potential distribution diagram taken along the line CC ′ in FIG. 3A.
4A is a cross-sectional view showing a pixel structure of a solid-state imaging device according to a modification of the second embodiment.
4B is a potential distribution diagram taken along the line D-D 'of FIG. 4A.
5A is a cross-sectional view showing a pixel structure of a solid-state imaging device according to a third embodiment of the present invention.
5B is a cross-sectional view showing a pixel structure of a solid-state imaging device according to a modification of the third embodiment.
6A is a cross-sectional view showing the pixel structure of the solid-state imaging device according to the fourth embodiment of the present invention.
FIG. 6B is a graph showing the calculation result of the film thickness dependency of the light transparent insulating layer of the reflectance of green light and red light on the light transparent insulating layer (SiO 2 layer) surface of the solid-state imaging device according to the fourth embodiment.
7A is a cross-sectional view showing a pixel structure of a solid-state imaging device according to the fifth embodiment of the present invention.
7B is a cross-sectional view showing another pixel structure of the solid-state imaging device according to the fifth embodiment.
8 is a cross-sectional view showing the pixel structure of the solid-state imaging device according to the sixth embodiment of the present invention.
9 is a cross-sectional view showing the pixel structure of the solid-state imaging device according to the seventh embodiment of the present invention.
FIG. 10A is a schematic three-dimensional structural diagram showing a state in which light rays enter the gap G 2 of the island-like semiconductor in the schematic three-dimensional structure shown in FIG. 1C.
10B is a schematic plan view of the solid-state imaging device according to the eighth embodiment of the present invention.
FIG. 10C is a schematic three-dimensional structure diagram showing the three-dimensional structure of two adjacent pixels (island semiconductor) in the solid-state imaging device according to the eighth embodiment.
FIG. 10D is a schematic three-dimensional structure diagram showing the three-dimensional structure of two adjacent pixels (island semiconductors) in the solid-state imaging device according to the modification of the eighth embodiment.
10E is a schematic plan view of the solid-state imaging device according to the modification of the eighth embodiment when viewed from the light incident surface side.
11A is a cross-sectional view showing a pixel structure of a solid-state imaging device according to a ninth embodiment of the present invention.
11B is a cross-sectional view showing the pixel structure of the solid-state imaging device according to the modification of the ninth embodiment.
12A is a cross-sectional view showing a pixel structure of a solid-state imaging device of the prior art.
12B is a graph showing the relationship between Si (silicon) depth and light absorption intensity.
13 is a cross-sectional view showing a pixel structure of another solid-state imaging device of the prior art.

이하, 본 발명의 실시 형태에 따른 고체 촬상 장치에 대해 도면을 참조하면서 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, the solid-state imaging device which concerns on embodiment of this invention is demonstrated, referring drawings.

(제1 실시 형태) (1st embodiment)

도 1a에 본 발명의 제1 실시 형태에 따른 고체 촬상 장치의 화소를 구성하는 섬 형상 반도체(1a)의 단면 구조를 도시한다. 도 1a에 도시하는 바와 같이, 각 화소를 구성하는 섬 형상 반도체(1a)의 하측 부위 전체에, 기판상의 화소 영역에서 제1 주사 방향으로 연장되는 신호선인 제1 반도체 N+영역(2)이 형성되어 있다. 제1 반도체 N+영역(2) 상에는, 제1 반도체 N+영역(2)과 반대의 도전형인 제2 반도체 P영역(3)이 형성되어 있다. 제2 반도체 P영역(3)의 상부 측면 영역에는, 제1 반도체 N+영역(2)과 동일한 도전형인 제3 반도체 N영역(6a, 6b)이 형성되어 있다.The cross-sectional structure of the island-like semiconductor 1a which comprises the pixel of the solid-state imaging device which concerns on FIG. 1A in 1st Embodiment of this invention is shown. As shown in Fig. 1A, the first semiconductor N + region 2, which is a signal line extending in the first scanning direction from the pixel region on the substrate, is formed in the entire lower region of the island-like semiconductor 1a constituting each pixel. It is. On the first semiconductor N + region 2, a second semiconductor P region 3 having a conductivity type opposite to that of the first semiconductor N + region 2 is formed. In the upper side region of the second semiconductor P region 3, third semiconductor N regions 6a and 6b having the same conductivity type as the first semiconductor N + region 2 are formed.

제3 반도체 N영역(6a, 6b) 및 제2 반도체 P영역(3)의 하부 측면 영역의 외주부를 둘러싸도록 절연층(4a, 4b)이 형성되어 있다. 이 절연층(4a, 4b)의 외주부를 둘러싸도록, 제2 반도체 P영역(3)의 하부 영역에 게이트 도체층(5a, 5b)이 형성되어 있다. 이 게이트 도체층(5a, 5b)은, 예를 들면 금속 재료를 이용하여 형성되어, 빛(전자기 에너지파)을 반사하는 광반사층으로서도 기능한다. The insulating layers 4a and 4b are formed so as to surround the outer peripheral portions of the lower side region of the third semiconductor N regions 6a and 6b and the second semiconductor P region 3. Gate conductor layers 5a and 5b are formed in the lower region of the second semiconductor P region 3 so as to surround the outer circumferential portions of the insulating layers 4a and 4b. These gate conductor layers 5a and 5b are formed using a metal material, for example, and function also as a light reflection layer reflecting light (electromagnetic energy waves).

화소를 구성하는 섬 형상 반도체(1a)에는, 제3 반도체 N영역(6a, 6b)을 소스로, 게이트 도체층(5a, 5b)을 게이트로, 제1 반도체 N+영역(2)을 드레인으로, 제3 반도체 N영역(6a, 6b)과 제1 반도체 N+영역(2) 사이에 끼워진 제2 반도체 P영역(3)을 채널로 한 MOS 트랜지스터가 형성되어 있다. 그리고, 게이트 도체층(5a, 5b)의 상방측에, 제2 반도체 P영역(3) 및 제3 반도체 N영역(6a, 6b)으로 이루어지는 포토다이오드 영역(7)이 형성되어 있다. In the island-like semiconductor 1a constituting the pixel, the third semiconductor N regions 6a and 6b are used as the source, the gate conductor layers 5a and 5b are used as the gate, and the first semiconductor N + region 2 is used as the drain. A MOS transistor whose channel is the second semiconductor P region 3 sandwiched between the third semiconductor N regions 6a and 6b and the first semiconductor N + region 2 is formed. And the photodiode area | region 7 which consists of 2nd semiconductor P area | region 3 and 3rd semiconductor N area | regions 6a and 6b is formed above the gate conductor layers 5a and 5b.

포토다이오드 영역(7)의 표층부에는, 제4 반도체 P+영역(8a, 8b)이 형성되어 있다. 제4 반도체 P+영역(8a, 8b)은, 제3 반도체 N영역(6a, 6b)과 절연층(4a, 4b) 사이에서, 절연층(4a, 4b)에 접한 상태로 형성되어 있다. 제4 반도체 P+영역(8a, 8b)의 외주부에는, 절연층(4a, 4b)을 사이에 두고, 빛 등의 전자기 에너지파를 반사하는 광반사 도체층(9a, 9b)이 형성되어 있다. 광반사 도체층(9a, 9b)은, 도체층(5a, 5b)을 제외한 절연층(4a, 4b)의 외주부, 즉, 제3 반도체 N영역(6a, 6b)의 외주부에 형성되어 있다. 광반사 도체층(9a, 9b)은, 예를 들면 금속 재료를 이용하여 형성되어, 전류를 흘리는 도체층 및 빛을 반사하는 광반사층으로서 기능한다. Fourth semiconductor P + regions 8a and 8b are formed in the surface layer portion of the photodiode region 7. The fourth semiconductor P + regions 8a and 8b are formed in contact with the insulating layers 4a and 4b between the third semiconductor N regions 6a and 6b and the insulating layers 4a and 4b. Light reflecting conductor layers 9a and 9b reflecting electromagnetic energy waves such as light are formed on the outer circumferential portion of the fourth semiconductor P + regions 8a and 8b with the insulating layers 4a and 4b interposed therebetween. The light reflection conductor layers 9a and 9b are formed on the outer circumferential portion of the insulating layers 4a and 4b except for the conductor layers 5a and 5b, that is, on the outer circumferential portion of the third semiconductor N regions 6a and 6b. The light reflection conductor layers 9a and 9b are formed using a metal material, for example, and function as a conductor layer through which electric current flows and a light reflection layer reflecting light.

제3 반도체 N영역(6a, 6b)의 상부에는, 제4 반도체 P+영역(8a, 8b)과 전기적으로 접속된 제2 반도체 P영역(3)과 동일한 도전형인 제5 반도체 P+영역(10)이 형성되어 있다. 이 제5 반도체 P+영역(10)은, 광반사 도체층(9a, 9b)과 접속되어 있다. 이 광반사 도체층(9a, 9b)은, 제1 주사 방향(신호선)과 직교하는 방향으로 연장되는 화소 선택선이 된다. 이 때문에 광반사 도체층(9a, 9b)은, 광반사층 및 화소 선택선으로서 기능한다. 또한, 적어도 제3 반도체 N영역(6a, 6b), 제4 반도체 P+영역(8a, 8b), 및 제5 반도체 P+영역(10)은, 섬 형상 반도체(1a) 내에 형성되어 있는 것이 바람직하다. A fifth semiconductor P + region 10 having the same conductivity type as that of the second semiconductor P region 3 electrically connected to the fourth semiconductor P + regions 8a and 8b on the third semiconductor N region 6a and 6b. ) Is formed. The fifth semiconductor P + region 10 is connected to the light reflection conductor layers 9a and 9b. These light reflection conductor layers 9a and 9b become pixel selection lines extending in a direction orthogonal to the first scanning direction (signal line). For this reason, the light reflection conductor layers 9a and 9b function as a light reflection layer and a pixel selection line. At least the third semiconductor N regions 6a and 6b, the fourth semiconductor P + regions 8a and 8b, and the fifth semiconductor P + region 10 are preferably formed in the island-like semiconductor 1a. Do.

화소를 구성하는 섬 형상 반도체(1a)에서는, 제2 반도체 P영역(3) 및 제3 반도체 N영역(6a, 6b)으로 이루어지는 포토다이오드 영역(7)이 광전 변환부이며, 포토다이오드 영역(7)의 제3 반도체 N영역(6a, 6b)은 광전 변환부에서 발생한 신호 전하를 축적하는 신호 전하 축적부이다. 그리고, 제5 반도체 P+영역(10)과 제1 반도체 N+영역(2) 부근의 제2 반도체 P영역(3)을 소스?드레인으로 하고, 포토다이오드 영역(7)의 제3 반도체 N영역(6a, 6b)을 게이트로 한 접합 트랜지스터는, 포토다이오드 영역(7)에 축적된 신호 전하량에 대응한 소스?드레인 전류를 신호 전류로서 제1 반도체 N+영역(2)으로부터 읽어내기 위한 신호 전하 읽기부이다. 그리고, 제3 반도체 N영역(6a, 6b)을 소스로, 게이트 도체층(5a, 5b)을 게이트로, 제1 반도체 N+영역(2)을 드레인으로, 제3 반도체 N영역(6a, 6b) 및 제1 반도체 N+영역(2) 사이의 제2 반도체 P영역(3)을 채널로 한 MOS 트랜지스터는, 제3 반도체 N영역(6a, 6b)에 축적된 신호 전하를 제1 반도체 N+영역(2)으로 제거하기 위한 축적 신호 전하 제거부이다. 본 실시 형태에서는, 섬 형상 반도체(1a) 내에 광전 변환부와, 신호 전하 축적부와, 신호 전하 읽기부와, 축적 신호 전하 제거부가 형성됨과 함께, 광전 변환부가 형성되어 있는 섬 형상 반도체(1a)의 외주부가 광반사 도체층(9a, 9b)으로 덮어져 있다.In the island-like semiconductor 1a constituting the pixel, the photodiode region 7 including the second semiconductor P region 3 and the third semiconductor N regions 6a and 6b is a photoelectric conversion portion, and the photodiode region 7 The third semiconductor N regions 6a and 6b in Fig. 2 are signal charge accumulators which accumulate signal charges generated in the photoelectric conversion section. The third semiconductor N region of the photodiode region 7 is formed by using the second semiconductor P region 3 near the fifth semiconductor P + region 10 and the first semiconductor N + region 2 as source and drain. The junction transistor whose gate is (6a, 6b) has a signal charge for reading the source-drain current corresponding to the amount of signal charge accumulated in the photodiode region 7 from the first semiconductor N + region 2 as a signal current. It is a reading section. The third semiconductor N regions 6a and 6b are the source, the gate conductor layers 5a and 5b are the gate, the first semiconductor N + region 2 is the drain, and the third semiconductor N regions 6a and 6b are the sources. ) And the MOS transistor having the second semiconductor P region 3 as a channel between the first semiconductor N + regions 2 as the first semiconductor N + as the signal charge accumulated in the third semiconductor N regions 6a and 6b. An accumulation signal charge removing unit for removing the region 2. In the present embodiment, the island-like semiconductor 1a in which the photoelectric conversion section, the signal charge storage section, the signal charge readout section, and the accumulated signal charge removal section are formed in the island shape semiconductor 1a, and the photoelectric conversion section is formed. The outer circumferential portion of is covered with the light reflecting conductor layers 9a and 9b.

그리고, 제5 반도체 P+영역(10) 상에 빛을 투과하는 재료로 이루어지는 광투과 중간 영역(24)이 형성되고, 이 광투과 중간 영역(24) 상에 제5 반도체 P+영역(10)의 상부 표면 부근에 초점이 위치하는 마이크로렌즈(11)가 형성되어 있다. 이 광투과 중간 영역(24), 및 마이크로렌즈(11)는, 예를 들면, 투명 수지 재료로 형성되어 있다. And, the fifth semiconductor P + region 10, the light transmission made of a material that transmits the light in the intermediate region 24 is formed, the fifth semiconductor P + region on the light transmitting intermediate region (24) (10) A microlens 11 is formed in which the focal point is located near the upper surface of the lens. The light transmitting intermediate region 24 and the microlens 11 are formed of, for example, a transparent resin material.

이 섬 형상 반도체(1a)에서, 마이크로렌즈(11)의 상면으로부터 입사한 광선(전자기 에너지파)(12a, 12b)은, 제5 반도체 P+영역(10)의 상부 표면 부근에 위치하는 마이크로렌즈(11)의 초점에 집광된다. 이 집광된 광선(12a, 12b) 중에서, 마이크로렌즈(11)의 중심부에 수직으로 입사한 광선 이외의 섬 형상 반도체(1a)에 입사한 광선(12a, 12b)은 화소 선택선인 광반사 도체층(9a, 9b) 및 도체층(5a, 5b)에 의해 반사되어, 섬 형상 반도체(1a)의 하측으로 전파되고, 해당 섬 형상 반도체(1a) 내에서 흡수되어 신호 전하를 발생한다. In the island-like semiconductor 1a, light rays (electromagnetic energy waves) 12a and 12b incident from the upper surface of the microlens 11 are located near the upper surface of the fifth semiconductor P + region 10. (11) is focused on the focus. Of the condensed light rays 12a and 12b, the light rays 12a and 12b incident on the island-like semiconductor 1a other than the light incident perpendicularly to the center of the microlens 11 are the light reflection conductor layers (pixel selection lines) Reflected by 9a, 9b and conductor layers 5a, 5b, propagated below the island-like semiconductor 1a, and absorbed in the island-like semiconductor 1a to generate signal charges.

이 때문에, 감광 영역인 포토다이오드 영역(7)에서의 광 전파 길이는, 포토다이오드 영역의 높이(Ld)보다 길어진다. 이와 같이, 감광 영역인 포토다이오드 영역(7)에서의 광 전파 길이를 길게 할 수 있는 것은, 도 12a에 도시하는 종래예의 화소 구조의 고체 촬상 장치와 비교하여, 포토다이오드 영역의 높이(Ld)를 낮게 하면서 동일한 감도를 얻을 수 있음을 의미한다.For this reason, the light propagation length in the photodiode area | region 7 which is a photosensitive area | region becomes longer than the height Ld of a photodiode area | region. Thus, the length of the light propagation length in the photodiode area | region 7 which is a photosensitive area | region can lengthen the height Ld of a photodiode area | region compared with the solid-state imaging device of the pixel structure of the conventional example shown to FIG. 12A. This means lowering the same sensitivity.

이에 따라, 섬 형상 반도체(1a)의 어스펙트비(섬 형상 반도체(1a)의 상부 1 변의 길이와 포토다이오드 영역의 높이(Ld)와의 비)를 작게 할 수 있으므로, 화소를 구성하는 섬 형상 반도체를 포함하는 화소 구조의 가공이 용이해진다. 또한, 본 실시 형태에서는, 화소를 구성하는 섬 형상 반도체(1a)에 비스듬한 방향에서 입사한 광선(12a, 12b)이 광반사 도체층(9a, 9b) 및 도체층(5a, 5b)에 의해 반사되므로, 해당 화소를 구성하는 섬 형상 반도체(1a)에 인접하는 화소를 구성하는 섬 형상 반도체로 누설되는 것이 방지된다. 이에 따라, 고체 촬상 장치의 해상도의 저하와, 컬러 촬상에서의 혼색이 방지된다. As a result, the aspect ratio (ratio of the length of the upper one side of the island-like semiconductor 1a and the height Ld of the photodiode region) of the island-like semiconductor 1a can be reduced, and thus the island-like semiconductor constituting the pixel. It becomes easy to process the pixel structure including. In the present embodiment, the light rays 12a and 12b incident on the island-like semiconductor 1a constituting the pixel in an oblique direction are reflected by the light reflection conductor layers 9a and 9b and the conductor layers 5a and 5b. Therefore, leakage to the island-like semiconductors constituting the pixels adjacent to the island-like semiconductors 1a constituting the pixel is prevented. Thereby, the fall of the resolution of a solid-state imaging device and the mixed color in color imaging are prevented.

도 1b에 본 실시 형태에 따른 고체 촬상 장치에서 화소 영역에 형성된 3×3개(=9개)의 화소를 구성하는 섬 형상 반도체(P11~P33)의 배열 상태를, 광입사면 측에서 본 모식 평면도를 도시한다. In FIG. 1B, the arrangement state of island-like semiconductors P 11 to P 33 constituting 3 × 3 (= 9) pixels formed in the pixel region in the solid-state imaging device according to the present embodiment is shown on the light incident surface side. This schematic top view is shown.

도 1b에 도시하는 바와 같이, 마이크로렌즈를 상면에 갖는 화소를 구성하는 섬 형상 반도체(P11~P33)는, 동일 도면 상에서 수직 방향으로 연장되는 신호선 반도체 N+영역(S1, S2, S3) 상에 형성되어 있다. 그리고, 화소 선택선(9ab1, 9ab2, 9ab3) 및 MOS 게이트 배선(5ab1, 5ab2, 5ab3)이 매트릭스 형상으로 배치된 섬 형상 반도체(P11~P33)의 행 방향으로 배열된 섬 형상 반도체(P11~P33)를 둘러싸도록 형성되어 있다. 화소 선택선(9ab1, 9ab2, 9ab3)과, MOS 게이트 배선(5ab1, 5ab2, 5ab3)은 위, 아래로 겹치도록 형성되어 있다. 그리고, 신호선 반도체 N+영역(S1, S2, S3), MOS 게이트 배선(5ab1, 5ab2, 5ab3), 화소 선택선(9ab1, 9ab2, 9ab3)은, 화소 영역의 주변에 설치된 구동?출력 회로(미도시)에 접속되어 있다.As shown in FIG. 1B, the island-like semiconductors P 11 to P 33 constituting the pixel having the microlenses on the image surface have the signal line semiconductors N + regions S 1 , S 2 , which extend in the vertical direction on the same drawing. It is formed on S 3 ). The island-shaped semiconductors P arranged in the row direction of the island-shaped semiconductors P 11 to P 33 in which the pixel selection lines 9ab1, 9ab2 and 9ab3 and the MOS gate wirings 5ab1, 5ab2 and 5ab3 are arranged in a matrix form. 11 to P 33 ). The pixel selection lines 9ab1, 9ab2 and 9ab3 and the MOS gate wirings 5ab1, 5ab2 and 5ab3 are formed to overlap up and down. The signal line semiconductors N + regions S 1 , S 2 , S 3 , the MOS gate wirings 5ab1, 5ab2, 5ab3, and the pixel selection lines 9ab1, 9ab2, 9ab3 are provided at the periphery of the pixel region. It is connected to a circuit (not shown).

도 1c에 도 1b 중의 일점 쇄선 A로 둘러싼 구형상 영역에서의 모식 입체 구조도를 도시한다. 도 1c에 도시하는 바와 같이, 섬 형상 반도체(P11, P12)에는, 도 1a에 도시하는 섬 형상 반도체(1a)의 제1 반도체 N+영역(2)에 대응하는 제1 반도체 N+영역(2a, 2b)이 존재한다. 이 제1 반도체 N+영역(2a, 2b)은, 기판상에서 제1 주사 방향으로 연장되는 띠 형상 신호선 N+영역(2aa, 2bb)에 전기적으로 접속되어 있다. FIG. 1C shows a schematic three-dimensional structure diagram in the spherical region surrounded by the dashed-dotted line A in FIG. 1B. As shown in FIG. 1C, the island-like semiconductors P 11 and P 12 each include a first semiconductor N + region corresponding to the first semiconductor N + region 2 of the island-shaped semiconductor 1a illustrated in FIG. 1A. (2a, 2b) are present. The first semiconductor N + regions 2a and 2b are electrically connected to the band-shaped signal lines N + regions 2aa and 2bb extending on the substrate in the first scanning direction.

또한, 섬 형상 반도체(P11, P12)의 외주부를 둘러싸도록, 링 형상의 게이트 도체층(5aa, 5bb)이 형성되어 있다. 게이트 도체층(5aa, 5bb)은, 띠 형상 신호선 N+영역(2aa, 2bb)에 직교하는 방향으로 연장되는 MOS 게이트 배선(5ab)(5ab1, 5ab2, 5ab3)에 전기적으로 접속되어 있다. 링 형상의 광반사 도체층(9aa, 9bb)이 섬 형상 반도체(P11, P12)의 외주를 둘러싸도록 형성되어 있다. 광반사 도체층(9aa, 9bb)은, 띠 형상 신호선 N+영역(2aa, 2bb)에 직교하는 방향으로 연장되는 화소 선택선(9ab)에 전기적으로 접속되어 있다. 광반사 도체층(9aa, 9bb)은, 그 상측에 형성된 제5 반도체 P+영역(10a, 10b)에 전기적으로 접속되어 있다. 제5 반도체 P+영역(10a, 10b) 상에는, 마이크로렌즈(11a, 11b)가 배치되어 있다. In addition, ring-shaped gate conductor layers 5aa and 5bb are formed to surround the outer circumferential portions of the island-shaped semiconductors P 11 and P 12 . The gate conductor layers 5aa and 5bb are electrically connected to the MOS gate wirings 5ab 5ab1, 5ab2 and 5ab3 extending in the direction orthogonal to the band signal lines N + regions 2aa and 2bb. Ring-shaped light reflection conductor layers 9aa and 9bb are formed to surround the outer circumference of the island-like semiconductors P 11 and P 12 . The light reflection conductor layers 9aa and 9bb are electrically connected to the pixel selection lines 9ab extending in the direction orthogonal to the band-shaped signal lines N + regions 2aa and 2bb. The light reflection conductor layers 9aa and 9bb are electrically connected to the fifth semiconductor P + regions 10a and 10b formed on the upper side thereof. Micro lenses 11a and 11b are disposed on the fifth semiconductor P + regions 10a and 10b.

띠 형상 신호선 N+영역(2aa, 2bb) 상에 형성되어 있는 섬 형상 반도체(P11, P12)에는, 이 섬 형상 반도체(P11, P12)를 둘러싸도록, 빛을 반사하는 도체층(5aa, 5bb), 광반사 도체층(9aa, 9bb)이 형성되어 있다. 제1 반도체 N+영역(2a, 2b) 및 띠 형상 신호선 N+영역(2aa, 2bb)은 충분히 도너 불순물이 도프된 영역이기 때문에, 제1 반도체 N+영역(2a, 2b) 및 띠 형상 신호선 N+영역(2aa, 2bb)에는, 입사한 광선(전자기 에너지파)에 의해 신호 전하(여기서는, 자유 전자)는 발생하지 않는다. 이에 따라 마이크로렌즈(11a, 11b)로부터 섬 형상 반도체(P11, P12)에 입사한 광선은, 해당 섬 형상 반도체(P11, P12)에 인접하는 화소를 구성하는 섬 형상 반도체로의 광 누설이 거의 발생하지 않고, 각각 도체층(5aa, 5bb), 광반사 도체층(9aa, 9bb)에 의해 반사되면서 섬 형상 반도체(P11, P12) 내를 전파하고, 해당 섬 형상 반도체(P11, P12) 내에서 흡수되어 신호 전하가 발생한다. 이에 따라, 섬 형상 반도체(P11, P12)의 높이를 낮게 할 수 있음과 동시에, 화소 구조의 가공성을 높일 수 있어, 고화소 밀도화가 실현된다. 또한, 해상도의 저하, 컬러 촬상에서의 혼색이 없는 고체 촬상 장치를 제공할 수 있다. In the island-like semiconductors P 11 and P 12 formed on the band-shaped signal lines N + regions 2aa and 2bb, a conductor layer reflecting light so as to surround the island-like semiconductors P 11 and P 12 ( 5aa, 5bb, and light reflection conductor layers 9aa, 9bb are formed. Since the first semiconductor N + regions 2a and 2b and the band signal lines N + regions 2aa and 2bb are regions which are sufficiently doped with donor impurities, the first semiconductor N + regions 2a and 2b and the band signal lines N Signal charges (in this case, free electrons) are not generated by the incident light rays (electromagnetic energy waves) in the + regions 2aa and 2bb. As a result, light rays incident on the island-like semiconductors P 11 and P 12 from the microlenses 11a and 11b are emitted to the island-like semiconductors constituting pixels adjacent to the island-like semiconductors P 11 and P 12 . Leakage hardly occurs, and is reflected by the conductor layers 5aa and 5bb and the light reflection conductor layers 9aa and 9bb, respectively, and propagates in the island-like semiconductors P 11 and P 12 , and the island-like semiconductors P 11 , P 12 ) is absorbed in the signal charge. As a result, the height of the island-shaped semiconductors P 11 and P 12 can be made low, and the processability of the pixel structure can be increased, thereby achieving high pixel density. Moreover, the solid-state imaging device without the fall of the resolution and the color mixture in color imaging can be provided.

제1 실시 형태에 있어서, 제2 반도체 P영역(3)(도 1a 참조)은, P형의 반도체로 이루어지는 것으로 하였지만, 이와 같은 P형의 반도체를 대신해서, 해당 제2 반도체 P영역(3)은, 고유반도체(Intrinsic semiconductor)이어도 좋다. 고유반도체란, 모체 중에 불순물이 포함되어 있지 않은 반도체로서, 그 페르미 순위는 전도체 하단과 가전자대 상단과의 에너지 갭의 중심 부근에 위치하고 있다. 고유반도체는, 액셉터 불순물이 미량 포함되어 있으면 P-형, 전혀 포함되어 있지 않은 순수한 반도체이면 진성형, 도너 불순물이 미량 포함되어 있으면 N-형으로 된다. 고유반도체는 고저항체이며, 제5 반도체 P+영역(10a, 10b)과, 띠 형상 신호선 N+영역(2aa, 2bb) 사이에 전압이 인가되었을 때에 내부에 전위구배가 발생한다. 그리고, 이 전위구배를 갖는 벌크 내에 해당 제5 반도체 P+영역(10a, 10b)으로부터 주입된 정공(홀)이 신호선 N+영역(2aa, 2bb)을 향해 흐르므로, 고유반도체로 이루어지는 제2 반도체 영역(3)은, 접합 트랜지스터의 채널로서 기능한다.In the first embodiment, the second semiconductor P region 3 (see FIG. 1A) is made of a P-type semiconductor, but the second semiconductor P region 3 is substituted for such a P-type semiconductor. May be an intrinsic semiconductor. An intrinsic semiconductor is a semiconductor which contains no impurities in its matrix, and its Fermi rank is located near the center of the energy gap between the lower end of the conductor and the upper end of the valence band. The intrinsic semiconductor is P - type if a small amount of acceptor impurity is contained, or intrinsic type if a pure semiconductor is not included at all, and N - type if a small amount of donor impurity is included. The intrinsic semiconductor is a high resistor, and a potential gradient occurs inside when a voltage is applied between the fifth semiconductor P + regions 10a and 10b and the band signal lines N + regions 2aa and 2bb. Since the holes (holes) injected from the fifth semiconductor P + regions 10a and 10b in the bulk having the potential gradient flow toward the signal lines N + regions 2aa and 2bb, the second semiconductor is made of intrinsic semiconductor. The region 3 functions as a channel of the junction transistor.

(제2 실시 형태) (Second Embodiment)

도 2a, 도 2b에 종래예의 고체 촬상 장치의 단면도, 전위 분포도를 각각 도시한다. 또한, 도 2c~도 2f에 본 발명의 제2 실시 형태에 따른 고체 촬상 장치의 화소 구조, 전위 분포도, 모식 평면도를 도시한다.2A and 2B show sectional views and potential distribution diagrams of the solid-state imaging device of the conventional example, respectively. 2C to 2F show a pixel structure, a potential distribution diagram, and a schematic plan view of the solid-state imaging device according to the second embodiment of the present invention.

본 실시 형태에 따른 고체 촬상 장치는, 제1 실시 형태에 따른 고체 촬상 장치와 같이, 종래예의 고체 촬상 장치(도 12a 참조)에서 과제가 되는 고화소화?고감도화, 해상도의 저하 및 컬러 촬상에서의 혼색의 문제를 해결할 뿐만 아니라, 더 나아가, 암전류?암전류 노이즈의 발생을 방지한다.In the solid-state imaging device according to the present embodiment, as in the solid-state imaging device according to the first embodiment, in the high-pixelization and high-sensitivity, the resolution reduction, and the color imaging, which are problems in the solid-state imaging device (see FIG. 12A) of the conventional example. Not only solves the problem of color mixing, but also prevents the generation of dark current and dark current noise.

도 2a에 도시하는 섬 형상 반도체(30)의 단면 구조에서는, 도 12a에 도시하는 종래예의 고체 촬상 장치에서 발생하는 해상도의 저하, 컬러 촬상에서의 혼색을 방지하기 위해, 포토다이오드 영역의 반도체 N영역(35a, 35b)의 외주부를 둘러싸도록, 절연층(33a, 33b)을 사이에 두고, 빛을 차폐하는 광차폐 금속층(55a, 55b)을 설치하고 있는 점, 및, 포토다이오드 영역의 표층부에 제4 반도체 P+영역(8a, 8b)이 형성되어 있지 않은 점 이외에는, 도 1a에 도시하는 화소 구조와 동일하므로, 이하에 설명하는 경우를 제외하고 동일한 부호를 부여한 부위의 설명을 생략한다. 이 화소 구조에서는 이 광차폐 금속층(55a, 55b)에 의해, 입사한 광선(38a)이 반사됨으로써, 인접하는 화소의 포토다이오드 영역으로의 광 누설이 방지된다.In the cross-sectional structure of the island-like semiconductor 30 shown in FIG. 2A, the semiconductor N region of the photodiode region is used in order to prevent a decrease in resolution occurring in the solid-state imaging device of the conventional example shown in FIG. 12A and color mixing in color imaging. The light shielding metal layers 55a and 55b for shielding light are provided between the insulating layers 33a and 33b so as to surround the outer peripheral portions of the 35a and 35b, and the surface layer portion of the photodiode region is formed. Except for the fact that the four semiconductor P + regions 8a and 8b are not formed, it is the same as the pixel structure shown in FIG. In this pixel structure, the incident light rays 38a are reflected by the light shielding metal layers 55a and 55b, thereby preventing light leakage of adjacent pixels into the photodiode region.

그러나, 포토다이오드 영역의 반도체 N영역(35a, 35b)을 둘러싸도록, 광차폐 금속층(55a, 55b)을 설치하는 것으로는, 해상도의 저하와 컬러 촬상에서의 혼색을 막을 수 있으나, 암전류와 암전류 노이즈의 발생을 방지할 수 없다.However, providing the light shielding metal layers 55a and 55b so as to surround the semiconductor N regions 35a and 35b of the photodiode region can prevent the degradation of resolution and the color mixing in color imaging, but the dark current and the dark current noise The occurrence of can not be prevented.

도 2b에 본 실시 형태에 의한 고체 촬상 장치의 신호 전하 축적 동작시에서의 도 2a의 A-A’에 따른 전위 분포도를 도시한다. 도 2b에 도시하는 바와 같이, 광차폐 금속층(55a)(55b)에 플러스 전압 Vg(V)이 인가되어 있고, 반도체 P영역(32)의 전압 Vp(V)은 그라운드 전압 Vp(=0V)으로 된다. FIG. 2B shows a potential distribution diagram taken along the line AA ′ in FIG. 2A in the signal charge accumulation operation of the solid-state imaging device according to the present embodiment. As shown in FIG. 2B, a positive voltage Vg (V) is applied to the light shielding metal layers 55a and 55b, and the voltage Vp (V) of the semiconductor P region 32 is set to the ground voltage Vp (= 0V). do.

도 2b에서는, 반도체 N영역(35a)에 신호 전하(Qsig)(여기서는, 자유 전자)가 축적되어 있지 않을 때의 전위 분포를 점선으로 나타내고, 신호 전하(Qsig)가 축적되어 있을 때의 전위 분포를 실선으로 나타내고 있다. 신호 전하의 축적이 없는 경우의 전위 분포의 바닥(전압이 가장 높은 장소)은 반도체 N영역(35a)의 내부에 있으며, 그 전위 분포의 바닥에서의 전위는 Vcm이다. In FIG. 2B, the potential distribution when no signal charge Qsig (here, free electrons) is accumulated in the semiconductor N region 35a is indicated by a dotted line, and the potential distribution when signal charge Qsig is accumulated. It is shown by the solid line. The bottom of the potential distribution (the place with the highest voltage) in the absence of signal charge accumulation is inside the semiconductor N region 35a, and the potential at the bottom of the potential distribution is Vcm.

신호 전하(Qsig)가 반도체 N영역(35a)에 축적된 경우에는, 광차폐 금속층 (55a)(55b)의 전위(Vg)로부터 절연층(33a), 반도체 N영역(35a)의 계면 전위(Vi)로 전위가 깊어진다. 그리고, 신호 전하(Qsig)가 축적된 영역에서는, 신호 전하 축적부의 전위(Vs)에서 평탄해지고, 그리고 나서 반도체 N영역(35a), 반도체 P영역(32)을 향해 전위가 Vs에서 Vp로 얕아진다.When the signal charge Qsig is accumulated in the semiconductor N region 35a, the interface potential Vi of the insulating layer 33a and the semiconductor N region 35a is formed from the potential Vg of the light shielding metal layers 55a and 55b. Deepens the potential. Then, in the region where the signal charge Qsig is accumulated, the potential becomes flat at the potential Vs of the signal charge accumulation portion, and then the potential decreases from Vs to Vp toward the semiconductor N region 35a and the semiconductor P region 32. .

이와 같이 신호 전하(Qsig)의 유무에 따라, 반도체 P영역(32)으로 확산되는 공핍층 길이(Ldw)가 변화한다. 또한, 신호 전하(Qsig)의 유무에 따라, 반도체 N영역(35a)에서 절연층(33a)과 반도체 N영역(35a)의 계면 전위를 Vi(V)로 하면, 이 계면으로부터 반도체 N영역(35a) 내부를 향해 전위가 Vcm 또는 Vs까지 깊어지도록 변화한다. 이 상태에서, 절연층(33a)과 반도체 N영역(35a)과의 계면에서의 에너지 순위에 존재하는 전자(56)가 열적으로 도전대(Conduction band)에 여기되면, 이 전자(56)는 반도체 N영역(35a)에서 보다 깊은 전위에 있는 신호 전하(Qsig)에 혼입된다. 이 혼입되는 전자(56)는 암전류라고 하며, 화소 사이에서의 암전류 편차가 원인인 암전류 얼룩을 발생시킨다. 또한, 암전류 자신이 노이즈(불필요한 신호)가 되어, S/N(신호?노이즈 비)를 저하시키는 원인이 된다. 도 2b에서는, 광차폐 금속층(55a, 55b)의 전압(Vg)을 그라운드 전압(0V) 등으로 변화시켜도, Vs가 Vi보다 깊어지는 것에는 변화가 없으므로, 항상 절연층(33a)과 반도체 N영역(35a)과의 계면에서 발생한 암전류의 전자(56)는 반도체 N영역(35a)의 내부로 이동하고, 신호 전하(Qsig)에 혼입되게 된다. 이 때문에, 도 12a에 도시하는 종래예의 화소 구조에서 광차폐 금속층(55a, 55b)을 설치한 경우에서는, 암전류 및 암전류 노이즈의 발생을 억제할 수 없다.In this manner, the depletion layer length Ldw diffused into the semiconductor P region 32 changes depending on the presence or absence of the signal charge Qsig. In addition, when the interface potential of the insulating layer 33a and the semiconductor N region 35a is set to Vi (V) in the semiconductor N region 35a according to the presence or absence of the signal charge Qsig, the semiconductor N region 35a is removed from this interface. The potential changes deeper to Vcm or Vs inwardly. In this state, when electrons 56 present in the energy ranking at the interface between the insulating layer 33a and the semiconductor N region 35a are thermally excited to the conduction band, the electrons 56 are semiconductor. In the N region 35a, it is incorporated into the signal charge Qsig at a deeper potential. The mixed electrons 56 are called dark currents, and cause dark current spots caused by dark current variations between pixels. In addition, the dark current itself becomes noise (unnecessary signal), which causes a decrease in S / N (signal-to-noise ratio). In Fig. 2B, even if the voltage Vg of the light shielding metal layers 55a and 55b is changed to the ground voltage (0V) or the like, there is no change in Vs being deeper than Vi, so that the insulating layer 33a and the semiconductor N region ( The dark current electrons 56 generated at the interface with 35a move inside the semiconductor N region 35a and are mixed in the signal charge Qsig. For this reason, in the case where the light shielding metal layers 55a and 55b are provided in the pixel structure of the conventional example shown in Fig. 12A, the generation of dark current and dark current noise cannot be suppressed.

도 2c에 본 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시한다. 도 2c에 도시하는 바와 같이, 화소를 구성하는 섬 형상 반도체(1a)의 하측 부위에, 신호선이 되는 제1 반도체 N+영역(2)이 형성되어 있다. 제1 반도체 N+영역(2) 상에는, 제1 반도체 N+영역(2)과 반대의 도전형인 제2 반도체 P영역(3)이 형성되어 있다(이 제2 반도체 P영역은, P형 반도체 대신에 고유반도체로 형성되어도 좋다). 이 제2 반도체 P영역(3)의 상부 측면 영역에는, 제1 반도체 N+영역(2)과 동일한 도전형인 제3 반도체 N영역(6a, 6b)이 형성되어 있다.2C shows a pixel structure of the solid-state imaging device according to the present embodiment. As shown in FIG. 2C, the first semiconductor N + region 2 serving as a signal line is formed at a lower portion of the island-like semiconductor 1a constituting the pixel. On the first semiconductor N + region 2, a second semiconductor P region 3 having a conductivity type opposite to that of the first semiconductor N + region 2 is formed (in this second semiconductor P region, instead of the P-type semiconductor). May be formed of an intrinsic semiconductor). In the upper side region of the second semiconductor P region 3, third semiconductor N regions 6a and 6b having the same conductivity type as the first semiconductor N + region 2 are formed.

제3 반도체 N영역(6a, 6b) 및 제2 반도체 P영역(3)의 하부 측면 영역의 외주부를 둘러싸도록 절연층(4a, 4b)이 형성되어 있다. 이 절연층(4a, 4b)의 외주부를 둘러싸도록, 제2 반도체 P영역(3)의 하부 영역에 게이트 도체층(5a, 5b)이 형성되어 있다. 이 게이트 도체층(5a, 5b)은, 예를 들면 금속 재료를 이용하여 형성되어, 광선(전자기 에너지파)을 반사하는 광반사층으로서도 기능한다.The insulating layers 4a and 4b are formed so as to surround the outer peripheral portions of the lower side region of the third semiconductor N regions 6a and 6b and the second semiconductor P region 3. Gate conductor layers 5a and 5b are formed in the lower region of the second semiconductor P region 3 so as to surround the outer circumferential portions of the insulating layers 4a and 4b. These gate conductor layers 5a and 5b are formed using a metal material, for example, and also function as a light reflection layer reflecting light rays (electromagnetic energy waves).

화소를 구성하는 섬 형상 반도체(1a)에는, 제3 반도체 N영역(6a, 6b)을 소스로, 게이트 도체층(5a, 5b)을 게이트로, 제1 반도체 N+영역(2)을 드레인으로, 제1 반도체 N+영역(2) 및 제3 반도체 N영역(6a, 6b) 사이의 제2 반도체 P영역(3)을 채널로 한 MOS 트랜지스터가 형성되어 있다. 그리고, 게이트 도체층(5a, 5b)의 상방측에 제2 반도체 P영역(3) 및 제3 반도체 N영역(6a, 6b)으로 이루어지는 포토다이오드 영역(7)이 형성되어 있다.In the island-like semiconductor 1a constituting the pixel, the third semiconductor N regions 6a and 6b are used as the source, the gate conductor layers 5a and 5b are used as the gate, and the first semiconductor N + region 2 is used as the drain. In addition, a MOS transistor whose channel is the second semiconductor P region 3 between the first semiconductor N + region 2 and the third semiconductor N regions 6a and 6b is formed. And the photodiode area | region 7 which consists of 2nd semiconductor P area | region 3 and 3rd semiconductor N area | regions 6a and 6b is formed above the gate conductor layers 5a and 5b.

포토다이오드 영역(7)의 표층부에는, 제4 반도체 P+영역(8a, 8b)이 형성되어 있다. 제4 반도체 P+영역(8a, 8b)은, 제3 반도체 N영역(6a, 6b)과 절연층(4a, 4b) 사이에서 절연층(4a, 4b)에 접한 상태로 형성되어 있다. 제4 반도체 P+영역(8a, 8b)의 외주부에는, 절연층(4a, 4b)을 사이에 두고, 빛 등의 전자기 에너지파를 반사하는 광반사 도체층(99a, 99b)이 형성되어 있다. 광반사 도체층(9a, 9b)은, 도체층(5a, 5b)을 제외한 절연층(4a, 4b)의 외주부, 즉, 제3 반도체 N영역(6a, 6b)의 외주부에 형성되어 있다. 광반사 도체층(99a, 99b)은, 예를 들면 금속 재료를 이용하여 형성되어, 전류를 흘리는 도체층 및 빛을 반사하는 광반사층으로서 기능한다.Fourth semiconductor P + regions 8a and 8b are formed in the surface layer portion of the photodiode region 7. The fourth semiconductor P + regions 8a and 8b are formed in contact with the insulating layers 4a and 4b between the third semiconductor N regions 6a and 6b and the insulating layers 4a and 4b. Light reflecting conductor layers 99a and 99b reflecting electromagnetic energy waves such as light are formed on the outer circumferential portion of the fourth semiconductor P + regions 8a and 8b with the insulating layers 4a and 4b interposed therebetween. The light reflection conductor layers 9a and 9b are formed on the outer circumferential portion of the insulating layers 4a and 4b except for the conductor layers 5a and 5b, that is, on the outer circumferential portion of the third semiconductor N regions 6a and 6b. The light reflection conductor layers 99a and 99b are formed using a metal material, for example, and function as a conductor layer through which electric current flows and a light reflection layer reflecting light.

제3 반도체 N영역(6a, 6b)의 상부에는, 제4 반도체 P+영역(8a, 8b)과 전기적으로 접속된 제2 반도체 P영역(3)과 동일한 도전형인 제5 반도체 P+영역(10)이 형성되어 있다. 이 제5 반도체 P+영역(10)은, 금속층(10aa, 10bb)과 전기적으로 접속되어 있다. 이 금속층(10aa, 10bb)은, 제1 주사 방향(신호선)과 직교하는 방향으로 연장되는 화소 선택선이 된다. 이 때문에 금속층(10aa, 10bb)은, 광반사층 및 화소 선택선으로서 기능한다. 또한, 광반사 도체층(99a, 99b)은, 화소를 구성하는 섬 형상 반도체(1a) 사이에 위치하는 광반사 도체층(99c, 99d)에 전기적으로 접속되어 있다. A fifth semiconductor P + region 10 having the same conductivity type as that of the second semiconductor P region 3 electrically connected to the fourth semiconductor P + regions 8a and 8b on the third semiconductor N region 6a and 6b. ) Is formed. The fifth semiconductor P + region 10 is electrically connected to the metal layers 10aa and 10bb. The metal layers 10aa and 10bb become pixel selection lines extending in a direction perpendicular to the first scanning direction (signal line). For this reason, the metal layers 10aa and 10bb function as light reflection layers and pixel selection lines. The light reflection conductor layers 99a and 99b are electrically connected to the light reflection conductor layers 99c and 99d positioned between the island-like semiconductors 1a constituting the pixel.

또한, 본 실시 형태에 있어서, 광전 변환부(포토다이오드 영역(7)), 신호 전하 축적부, 신호 전하 읽기부, 축적 신호 전하 제거부는, 도 1a에 도시하는 제1 실시 형태에서의 섬 형상 반도체(1a)와 마찬가지이므로, 그 설명을 생략한다. In addition, in this embodiment, the photoelectric conversion part (photodiode area | region 7), the signal charge accumulator, the signal charge read part, and the accumulated signal charge removal part are island-like semiconductors in 1st Embodiment shown to FIG. 1A. Since it is the same as (1a), the description is abbreviate | omitted.

그리고, 제5 반도체 P+영역(10) 상에 빛을 투과하는 재료로 이루어지는 광투과 중간 영역(24)이 형성되고, 이 광투과 중간 영역(24) 상에 제5 반도체 P+영역(10)의 상부 표면 부근에 초점이 위치하는 마이크로렌즈(11)가 형성되어 있다. 이 광투과 중간 영역(24), 및 마이크로렌즈(11)는, 예를 들면, 투명 수지 재료로 형성되어 있다. And, the fifth semiconductor P + region 10, the light transmission made of a material that transmits the light in the intermediate region 24 is formed, the fifth semiconductor P + region on the light transmitting intermediate region (24) (10) A microlens 11 is formed in which the focal point is located near the upper surface of the lens. The light transmitting intermediate region 24 and the microlens 11 are formed of, for example, a transparent resin material.

이 섬 형상 반도체(1a)에서 마이크로렌즈(11)의 상면으로부터 입사한 광선(12a, 12b)은, 제5 반도체 P+영역(10)의 상부 표면 부근에 위치하는 마이크로렌즈(11)의 초점에 집광된다. 이 집광된 광선(12a, 12b) 중에서, 마이크로렌즈(11)의 중심부에 수직으로 입사한 광선 이외의 섬 형상 반도체(1a)에 입사한 광선(12a, 12b)은, 화소 선택선인 광반사 도체층(99a, 99b) 및 게이트 도체층(5a, 5b)에 의해 반사되어, 섬 형상 반도체(1a) 내를 전파하고, 해당 섬 형상 반도체(1a) 내에서 흡수되어 신호 전하를 발생시킨다. 이에 따라, 제1 실시 형태의 고체 촬상 장치와 마찬가지로, 섬 형상 반도체(1a)의 높이(포토다이오드 영역(7)의 높이(Ld))를 낮게 할 수 있다. 이 결과, 화소를 구성하는 섬 형상 반도체를 포함하는 화소 구조의 가공성을 높일 수 있어, 고화소 밀도화가 실현됨과 동시에, 해상도의 저하, 컬러 촬상에서의 혼색을 방지할 수 있는 고체 촬상 장치를 제공할 수 있다.Light rays 12a and 12b incident from the upper surface of the microlens 11 in the island-like semiconductor 1a are focused on the focal point of the microlens 11 positioned near the upper surface of the fifth semiconductor P + region 10. Condensed Of the condensed light rays 12a and 12b, the light rays 12a and 12b incident on the island-like semiconductor 1a other than the light incident perpendicularly to the center of the microlens 11 are light reflection conductor layers which are pixel selection lines. Reflected by the 99a and 99b and the gate conductor layers 5a and 5b, they propagate in the island-like semiconductor 1a and are absorbed in the island-like semiconductor 1a to generate signal charges. Thereby, the height (height Ld of the photodiode area | region 7) of the island-like semiconductor 1a can be made low similarly to the solid-state imaging device of 1st Embodiment. As a result, it is possible to improve the machinability of the pixel structure including the island-like semiconductors constituting the pixels, to realize high pixel density, and to provide a solid-state imaging device capable of preventing a decrease in resolution and color mixing in color imaging. have.

도 2d에 본 실시 형태에 따른 고체 촬상 장치의 신호 전하 축적 동작시에서의 도 2c의 B-B’선에 따른 전위 분포도를 도시한다. 도 2d에 도시하는 바와 같이, 광반사 도체층(99a)에는 그라운드 전압 Vg(=0V)이 인가되어 있다. 이와 마찬가지로, 제1 반도체 N+영역(2) 및 제5 반도체 P+영역(10)에도 그라운드 전압 Vg(=0V)이 인가되어 있다. FIG. 2D shows a potential distribution along the line BB ′ of FIG. 2C in the signal charge accumulation operation of the solid-state imaging device according to the present embodiment. As shown in FIG. 2D, the ground voltage Vg (= 0 V) is applied to the light reflection conductor layer 99a. Similarly, the ground voltage Vg (= 0 V) is applied to the first semiconductor N + region 2 and the fifth semiconductor P + region 10.

도 2c에서는, 제4 반도체 P+영역(8a)은 제5 반도체 P+영역(10)에 전기적으로 접속되어 있으므로, 제4 반도체 P+영역(8a)의 전위는 그라운드 전압 Vg(=0V)이 된다.In FIG. 2C, since the fourth semiconductor P + region 8a is electrically connected to the fifth semiconductor P + region 10, the potential of the fourth semiconductor P + region 8a is equal to the ground voltage Vg (= 0 V). do.

신호 전하(Qsig)가 제3 반도체 N영역(6a)에 축적되어 있는 상태에서, 제4 반도체 P+영역(8a)에서 제3 반도체 N영역(6a)을 향해, 전위는 Vg에서 신호 전하(Qsig)가 있는 전위(Vs)까지 깊어지고, 신호 전하(Qsig)가 축적된 영역에서 일정한 전위(Vs)가 유지되고, 그리고 나서 제2 반도체 P영역(3)을 향해, 이 제2 반도체 P영역(3)의 전위(Vp)까지 저하한다. 이 상태에서, 제4 반도체 P+영역(8a)에는 제5 반도체 P+영역(10)으로부터 공급된 정공(홀)(56d)이 많이 존재한다. 이 때문에, 절연층(4a)과 제4 반도체 P+영역(8a)과의 계면에서의 에너지 순위에 존재하는 전자(56c)가 열적으로 도전대에 여기되면, 이 전자(56c)는 제4 반도체 P+영역(8a)에 존재하는 정공(56d)과 재결합하여 소멸한다. 이에 따라, 여기된 전자(56c)는 신호 전하(Qsig)에 혼입되지 않고, 암전류 및 암전류 노이즈는 발생하지 않는다.In the state where the signal charge Qsig is accumulated in the third semiconductor N region 6a, the potential is from the fourth semiconductor P + region 8a toward the third semiconductor N region 6a, and the potential is Vg at the signal charge Qsig. ) Is deepened to the potential Vs, and the constant potential Vs is maintained in the region where the signal charge Qsig is accumulated, and then toward the second semiconductor P region 3, the second semiconductor P region ( The voltage drops to the potential Vp of 3). In this state, many holes (holes) 56d supplied from the fifth semiconductor P + region 10 exist in the fourth semiconductor P + region 8a. For this reason, when electrons 56c existing in the energy ranking at the interface between the insulating layer 4a and the fourth semiconductor P + region 8a are thermally excited to the conductive band, the electrons 56c are the fourth semiconductor. It recombines and disappears with the hole 56d present in the P + region 8a. Accordingly, the excited electrons 56c are not mixed in the signal charge Qsig, and dark current and dark current noise do not occur.

도 2e는, 본 실시 형태에 따른 고체 촬상 장치의 신호 전하 읽기 동작시에서의 도 2c의 B-B’선에 따른 전위 분포도를 도시한다.　도 2c 및　도 2e를 참조하여, 신호 전하 읽기 동작시에는 제5 반도체 P+영역(10)에 플러스 전압 VH(V)이 인가되고, 광반사 도체층(99a), 신호선인 제1 반도체 N+영역(2), 및 게이트 도체층(5a)에는 그라운드 전압 Vg(=0V)이 각각 인가되어 있다. 도 2c에 도시하는 바와 같이, 제4 반도체 P+영역(8a)은 제5 반도체 P+영역(10)에 전기적으로 접속되어 있으므로, 제4 반도체 P+영역(8a)의 전위는 플러스 전압(VH)이 된다. FIG. 2E shows a potential distribution diagram along the line BB ′ of FIG. 2C in the signal charge read operation of the solid-state imaging device according to the present embodiment. 2C and 2E, in the signal charge read operation, a positive voltage VH (V) is applied to the fifth semiconductor P + region 10, and the light reflecting conductor layer 99a and the first semiconductor N + which are signal lines. The ground voltage Vg (= 0 V) is applied to the region 2 and the gate conductor layer 5a, respectively. As shown in FIG. 2C, since the fourth semiconductor P + region 8a is electrically connected to the fifth semiconductor P + region 10, the potential of the fourth semiconductor P + region 8a is positive voltage (VH). )

이 상태에서의 전위 분포도는, 광반사 도체층(99a)의 전위(Vg)로부터 제4 반도체 P+영역(8a)의 전위(VH)를 거쳐, 신호 전하(Qsig)가 축적된 영역의 전위(Vs)까지 상승한다. 그리고, 신호 전하(Qsig)가 축적된 영역에서 일정한 전위(Vs)가 유지되고, 더 나아가 제2 반도체 P영역(3)을 향해, 이 제2 반도체 P영역(3)의 전위(Vp)까지 얕아진다. The potential distribution diagram in this state is obtained from the potential Vg of the light reflection conductor layer 99a to the potential VH of the fourth semiconductor P + region 8a, and the potential of the region where the signal charge Qsig is accumulated. Rises to Vs). Then, the constant potential Vs is maintained in the region where the signal charge Qsig is accumulated, and further it is shallow toward the second semiconductor P region 3 to the potential Vp of the second semiconductor P region 3. Lose.

이 상태에서, 제4 반도체 P+영역(8a)에는 제5 반도체 P+영역(10)으로부터 공급된 정공(홀)이 많이 존재한다. 이 때문에, 도 2d에 도시하는 상태와 마찬가지로, 절연층(4a)과 제4 반도체 P+영역(8a)과의 계면에서의 에너지 순위에 존재하는 전자(56c)가 열적으로 도전대에 여기되면, 이 전자(56c)는 제4 반도체 P+영역(8a)에 존재하는 정공(56d)과 재결합하여 소멸한다. 이에 따라, 여기된 전자(56c)는 신호 전하(Qsig)에 혼입되지 않고, 암전류 및 암전류 노이즈는 발생하지 않는다. In this state, there are many holes (holes) supplied from the fifth semiconductor P + region 10 in the fourth semiconductor P + region 8a. For this reason, similarly to the state shown in FIG. 2D, when the electron 56c existing in the energy rank at the interface between the insulating layer 4a and the fourth semiconductor P + region 8a is thermally excited to the conductive band, The electrons 56c recombine with the holes 56d present in the fourth semiconductor P + region 8a and disappear. Accordingly, the excited electrons 56c are not mixed in the signal charge Qsig, and dark current and dark current noise do not occur.

이와 같이, 본 실시 형태의 고체 촬상 장치에 의하면, 제4 반도체 P+영역(8a)의 전위를 변화시켜도, 전자(56c)는 정공(56d)과의 재결합에 의해 소멸하므로, 암전류 및 암전류 노이즈를 발생하지 않는 상태를 유지할 수 있다. 또한, 광반사 도체층(99a)의 전위가 변화하더라도, 제4 반도체 P+영역(8a)의 전위는 제5 반도체 P+영역(10)의 전위로 유지되므로, 절연층(4a)과 제4 반도체 P+영역(8a)과의 계면에 있는 에너지 순위에 존재하는 전자(56c)가 열적으로 도전대에 여기되어도, 이 전자(56c)는 제4 반도체 P+영역(8a)에 있는 정공(56d)과 재결합하여 소멸하고, 암전류 및 암전류 노이즈가 발생하지 않는 상태를 유지할 수 있다.As described above, according to the solid-state imaging device of the present embodiment, even if the potential of the fourth semiconductor P + region 8a is changed, the electrons 56c are extinguished by recombination with the holes 56d, thereby suppressing dark current and dark current noise. You can keep it from occurring. In addition, even when the potential of the light reflection conductor layer 99a changes, the potential of the fourth semiconductor P + region 8a is maintained at the potential of the fifth semiconductor P + region 10, so that the insulating layer 4a and the fourth Even when electrons 56c present in the energy ranking at the interface with the semiconductor P + region 8a are thermally excited to the conductive band, the electrons 56c are provided with holes 56d in the fourth semiconductor P + region 8a. ) Can be recombined and extinguished to maintain a state in which dark current and dark current noise do not occur.

전술한 바와 같이, 제4 반도체 P+영역(8a)은 제5 반도체 P+영역(10)에 전기적으로 접속되어 있으므로, 제4 반도체 P+영역(8a)에는 신호 전하 축적시 뿐만 아니라, 신호 전하 읽기시, 축적 신호 전하 제거시에서도 제4 반도체 P+영역(8a)에는 제5 반도체 P+영역(10)으로부터 공급된 정공이 많이 존재하게 된다. 이 때문에, 절연층(4a)과 제4 반도체 P+영역(8a)의 계면으로부터 열적으로 도전대에 여기된 전자(56c)는 제4 반도체 P+영역(8a)에 존재하는 정공(56d)과 재결합하여 소멸한다. 이 결과, 암전류 및 암전류 노이즈의 발생이 방지된다. As described above, since the fourth semiconductor P + region 8a is electrically connected to the fifth semiconductor P + region 10, the fourth semiconductor P + region 8a is not only at the time of accumulating the signal charge, but also the signal charge. At the time of reading, even when the accumulated signal charge is removed, many holes supplied from the fifth semiconductor P + region 10 are present in the fourth semiconductor P + region 8a. For this reason, the electrons 56c thermally excited in the conductive band from the interface between the insulating layer 4a and the fourth semiconductor P + region 8a are separated from the holes 56d present in the fourth semiconductor P + region 8a. Recombine and disappear. As a result, generation of dark current and dark current noise is prevented.

도 2f는, 도 2c에 도시하는 본 실시 형태에 따른 고체 촬상 장치를 광입사면 측에서 본 모식 평면도이다. 도 2f에 도시하는 바와 같이, 도 2c의 광반사 도체층(99a, 99b)에 접속된 광반사 도체층(99c, 99d)이 화소 영역 전체에 걸쳐 존재하여 광반사 도체 접속층(99)을 형성하고 있다. 화소 선택선(금속층)(9ab1, 9ab2, 9ab3)(도 2c의 금속층(10aa, 10bb)에 대응)은 광반사 도체층(99a, 99b) 및 광반사 도체층(99c, 99d)으로부터 분리됨과 함께, 매트릭스 형상으로 배치된 섬 형상 반도체(P11~P33)의 행 방향으로 연장되도록 형성되어 있다. 또한, MOS 게이트 배선(5ab1, 5ab2, 5ab3), 신호선 반도체 N+영역(S1, S2, S3)은 도 1b와 마찬가지의 상태로 형성되어 있다. 광반사 도체 접속층(99)은, 화소를 구성하는 섬 형상 반도체(P11~P33)의 상면을 제외하고 화소 영역을 빛으로부터 차폐하고 있다. 이 때문에, 화소를 구성하는 섬 형상 반도체(P11~P33)의 행 방향으로 형성된 간극(G1~G4)에 입사한 입사 광선(100)은 섬 형상 반도체(P11~P33)의 외주부를 둘러싸도록 연결된 광반사 도체 접속층(99)에 의해 간극(G1~G4) 사이로부터 구조체 내부로의 진입이 방지되므로, 종래의 고체 촬상 장치와 같은 해상도의 저하, 컬러 촬상에서의 혼색이 방지된다. FIG. 2F is a schematic plan view of the solid-state imaging device according to the present embodiment illustrated in FIG. 2C as seen from the light incident surface side. As shown in FIG. 2F, the light reflection conductor layers 99c and 99d connected to the light reflection conductor layers 99a and 99b of FIG. 2C exist throughout the pixel region to form the light reflection conductor connection layer 99. Doing. The pixel selection lines (metal layers) 9ab1, 9ab2, 9ab3 (corresponding to the metal layers 10aa, 10bb in FIG. 2C) are separated from the light reflection conductor layers 99a and 99b and the light reflection conductor layers 99c and 99d. And extend in the row direction of the island-like semiconductors P 11 to P 33 arranged in a matrix. In addition, the MOS gate wirings 5ab1, 5ab2, 5ab3 and the signal line semiconductors N + regions S 1 , S 2 , and S 3 are formed in the same state as in FIG. 1B. The light reflection conductor connection layer 99 shields the pixel region from light except for the upper surfaces of the island-like semiconductors P 11 to P 33 constituting the pixel. For this reason, the incident light ray 100 incident on the gaps G 1 to G 4 formed in the row direction of the island-shaped semiconductors P 11 to P 33 constituting the pixel is formed of the island-shaped semiconductors P 11 to P 33 . Since the light reflection conductor connecting layer 99 connected to surround the outer circumference prevents entry into the structure from between the gaps G 1 to G 4 , the same resolution as in the conventional solid-state imaging device is reduced, and color mixing in color imaging is performed. This is avoided.

이하, 도 3a, 도 3b를 참조하면서, 제2 실시 형태의 변형예에 대해 설명한다. Hereinafter, the modification of 2nd Embodiment is demonstrated, referring FIG. 3A and FIG. 3B.

도 3a에 본 실시 형태의 변형예에 따른 고체 촬상 장치의 화소 구조를 도시한다.　도 2c에서는, 제3 반도체 N영역(6a, 6b) 및 제4 반도체 P+영역(8a, 8b)의 외주부에 게이트 도체층(5a, 5b) 및 금속층(화소 선택선)(10aa, 10bb)에 대하여 분리된 광반사 도체층(99a, 99b)이 형성되어 있었다. 그러나, 도 3a에 도시하는 변형예의 화소 구조에서는, 게이트 도체층(56a, 56b)이 제3 반도체 N영역(6a, 6b) 및 제4 반도체 P+영역(8a)의 외주부까지 연장되도록 형성되어 있다. 그 밖의 구성 부위는 도 2c에 도시하는 단면 구조와 동일하므로, 이하에 설명하는 경우를 제외하고 동일한 부호를 부여한 부위의 설명을 생략한다.3A shows the pixel structure of the solid-state imaging device according to the modification of the present embodiment. In FIG. 2C, the outer peripheral portions of the third semiconductor N regions 6a and 6b and the fourth semiconductor P + regions 8a and 8b are provided on the gate conductor layers 5a and 5b and the metal layers (pixel select lines) 10aa and 10bb. Light reflective conductor layers 99a and 99b separated from each other were formed. However, in the pixel structure of the modified example shown in FIG. 3A, the gate conductor layers 56a and 56b are formed to extend to the outer peripheral portions of the third semiconductor N regions 6a and 6b and the fourth semiconductor P + region 8a. . Since the other component site | part is the same as the cross-sectional structure shown in FIG. 2C, description of the site | part which attached | subjected the same code | symbol is abbreviate | omitted except the case demonstrated below.

도 3b에 본 실시 형태에 따른 고체 촬상 장치의 신호 전하 축적 동작시에서의 도 3a의 C-C’선에 따른 전위 분포도를 도시한다. 도 3b에 도시하는 상태에서는, 신호 전하 축적 동작시에 게이트 도체층(56a)에는 그라운드 전압(Vrg1)(=0V)이 인가되는 한편, 축적 신호 전하 제거 동작시에 게이트 도체층(56a)에는 플러스 전압(Vrg2)이 인가되어 있다. 도 3b에서는, 게이트 도체층(56a)에 Vrg1이 인가되어 있는 경우의 전위 분포도를 실선으로 나타내고, 게이트 도체층(56a)에 Vrg2가 인가되어 있는 경우의 절연층(4a)에서의 전위도를 점선으로 나타내고 있다. 도 3b에 도시하는 바와 같이, 신호 전하(Qsig)가 제3 반도체 N영역(6a)에 축적되어 있는 상태에서, 제4 반도체 P+영역(8a)으로부터 제3 반도체 N영역(6a)을 향해, 전위는 신호 전하(Qsig)가 있는 전위(Vs)까지 깊어지고, 신호 전하(Qsig)가 축적된 영역에서 일정한 전위(Vs)가 유지되고, 그로부터 제2 반도체 P영역(3)을 향해, 이 제2 반도체 P영역(3)의 전위(Vp)까지 얕아진다. FIG. 3B shows a potential distribution diagram along the line CC ′ in FIG. 3A in the signal charge accumulation operation of the solid-state imaging device according to the present embodiment. In the state shown in Fig. 3B, the ground voltage Vrg1 (= 0 V) is applied to the gate conductor layer 56a during the signal charge accumulation operation, while the ground voltage Vrg1 (= 0 V) is applied to the gate conductor layer 56a during the accumulation signal charge removal operation. The voltage Vrg2 is applied. In FIG. 3B, the potential distribution diagram when Vrg1 is applied to the gate conductor layer 56a is indicated by a solid line, and the potential diagram in the insulating layer 4a when Vrg2 is applied to the gate conductor layer 56a is dotted. It is indicated by. As shown in FIG. 3B, in the state where the signal charge Qsig is accumulated in the third semiconductor N region 6a, from the fourth semiconductor P + region 8a toward the third semiconductor N region 6a, The potential is deepened to the potential Vs with the signal charge Qsig, and the constant potential Vs is maintained in the region where the signal charge Qsig is accumulated, from which it is directed toward the second semiconductor P region 3. 2 to the potential Vp of the semiconductor P area | region 3 becomes shallow.

도 3a에 도시하는 바와 같이, 제4 반도체 P+영역(8a)은 제5 반도체 P+영역(10)에 전기적으로 접속되어 있으므로, 제4 반도체 P+영역(8a)의 전위(Vp1)는 제5 반도체 P+영역(10)과 동전위이다. 이 때문에, 게이트 도체층(56a)의 전위는, 축적 신호 전하 제거 동작시에 Vrg1에서 Vrg2(>Vrg1)로 변화하더라도, 제4 반도체 P+영역(8)은 제5 반도체 P+영역(10)에 접속되어 있기 때문에, Vp1로 고정되어 있다. 이 때문에, 제4 반도체 P+영역(8a)에는 액셉터 영역인 제5 반도체 P+영역(10)으로부터 공급된 정공(홀)(56d)이 많이 존재한다. 마찬가지로, 신호 전하 읽기 동작시에도 제4 반도체 P+영역(8)은 제5 반도체 P+영역(10)에 접속되어 있기 때문에, 제4 반도체 P+영역(8a)에는 제5 반도체 P+영역(10)으로부터 공급된 정공(홀)(56d)이 많이 존재한다. 이 때문에,　도 2d,　도 2e에 도시하는 상태와 마찬가지로, 절연층(4a)과 제4 반도체 P+영역(8a)과의 계면에 있는 에너지 순위에 존재하는 전자(56c)가 열적으로 도전대에 여기되면, 이 전자(56c)는 제4 반도체 P+영역(8a)에 있는 정공(56d)과 재결합하여 소멸한다. 이에 따라, 여기된 전자(56c)는 신호 전하(Qsig)에 혼입되지 않고, 암전류 및 암전류 노이즈는 발생하지 않는다. 이와 같이, 본 실시 형태의 고체 촬상 장치에 의하면, 게이트 도체층(56a)의 전위가 변화하더라도, 암전류 및 암전류 노이즈를 발생시키지 않는 상태를 유지할 수 있다.As shown in FIG. 3A, since the fourth semiconductor P + region 8a is electrically connected to the fifth semiconductor P + region 10, the potential Vp1 of the fourth semiconductor P + region 8a is set to the fourth semiconductor P + region 8a. 5 is the semiconductor P + region 10 and coincidence. For this reason, even if the potential of the gate conductor layer 56a changes from Vrg1 to Vrg2 (> Vrg1) during the accumulation signal charge removal operation, the fourth semiconductor P + region 8 is the fifth semiconductor P + region 10. Since it is connected to, it is fixed at Vp1. For this reason, many holes (holes) 56d supplied from the fifth semiconductor P + region 10 serving as the acceptor region are present in the fourth semiconductor P + region 8a. Similarly, since the fourth semiconductor P + region 8 is connected to the fifth semiconductor P + region 10 even during the signal charge read operation, the fourth semiconductor P + region 8a has a fifth semiconductor P + region ( There are many holes (holes) 56d supplied from 10). For this reason, similarly to the states shown in FIGS. 2D and 2E, electrons 56c present in the energy ranking at the interface between the insulating layer 4a and the fourth semiconductor P + region 8a are thermally applied to the conductive band. When excited, these electrons 56c recombine with the holes 56d in the fourth semiconductor P + region 8a and disappear. Accordingly, the excited electrons 56c are not mixed in the signal charge Qsig, and dark current and dark current noise do not occur. Thus, according to the solid-state imaging device of this embodiment, even if the potential of the gate conductor layer 56a changes, the state which does not generate dark current and dark current noise can be maintained.

이하, 도 4a, 도 4b를 참조하면서, 제2 실시 형태의 다른 변형예에 대해 설명한다. Hereinafter, another modification of 2nd Embodiment is demonstrated, referring FIG. 4A and FIG. 4B.

도 4a에 본 실시 형태의 변형예에 따른 고체 촬상 장치의 화소 구조를 도시한다.　도 2c에서는, 제3 반도체 N영역(6a, 6b)의 외주부에 형성된 제4 반도체 P+영역(8a, 8b) 및 제3 반도체 N영역(6a, 6b)은 제5 반도체 P+영역(10)에 전기적으로 접속되어 있었다. 이에 반하여, 본 변형예의 화소 구조에서는, 제4 반도체 P+영역(88a, 88b) 및 제3 반도체 N영역(66a, 66b)은 제5 반도체 P+영역(10)과 전기적으로 분리되어 있다. 제3 반도체 N영역(66a, 66b) 및 제4 반도체 P+영역(88a, 88b)의 외주부에 절연층(4a, 4b)을 사이에 두고 광반사 도체층(9a, 9b)이 형성되어 있다. 그 밖의 구성 부분은,　도 2c에 도시하는 단면 구조와 동일하므로, 이하에 설명하는 경우를 제외하고 동일한 부호를 부여한 부위의 설명을 생략한다.4A shows the pixel structure of the solid-state imaging device according to the modification of the present embodiment. In FIG. 2C, the fourth semiconductor P + regions 8a and 8b and the third semiconductor N regions 6a and 6b formed in the outer circumference of the third semiconductor N regions 6a and 6b are the fifth semiconductor P + regions 10. Was electrically connected to. In contrast, in the pixel structure of the present modification, the fourth semiconductor P + regions 88a and 88b and the third semiconductor N regions 66a and 66b are electrically separated from the fifth semiconductor P + region 10. Light reflection conductor layers 9a and 9b are formed on the outer circumferential portions of the third semiconductor N regions 66a and 66b and the fourth semiconductor P + regions 88a and 88b with the insulating layers 4a and 4b interposed therebetween. Since the other components are the same as the cross-sectional structure shown in FIG. 2C, description of the site | part which attached the same code | symbol is abbreviate | omitted except the case demonstrated below.

도 4b에 본 실시 형태에 따른 고체 촬상 장치의 신호 전하 축적 동작시에서의 도 4a의 D-D’선에 따른 전위 분포도를 도시한다. 도 4b에 도시하는 상태에서는, 제4 반도체 P+영역(88a, 88b)이 정공의 축적 상태(정공이 제2 반도체 P영역(3)으로부터 공급되어, 많이 존재하는 상태)가 되도록, 광반사 도체층(9a, 9b)에는 마이너스 전압(Vpg)(<0V=Vp)이 인가되어 있다. 또한, 제4 반도체 P+영역(88a, 88b)의 전위는 Vp2(≒0V)이다. 도 4b에 도시하는 바와 같이, 신호 전하(Qsig)가 제3 반도체 N영역(66a)에 축적되어 있는 상태에서, 제4 반도체 P+영역(88a)(88b)으로부터 제3 반도체 N영역(66a)을 향해, 전위는 Vp2에서 신호 전하(Qsig)가 있는 전위(Vs)까지 깊어지고, 신호 전하(Qsig)가 축적된 영역에서 일정한 전위(Vs)가 유지되고, 그로부터 제2 반도체 P영역(3)을 향해, 이 제2 반도체 P영역(3)의 전위(Vp)까지 얕아진다. 4B shows potential distribution diagrams along the line D-D 'of FIG. 4A in the signal charge accumulation operation of the solid-state imaging device according to the present embodiment. In the state shown in FIG. 4B, the light reflecting conductor is such that the fourth semiconductor P + regions 88a and 88b are in the state of accumulation of holes (states in which a lot of holes are supplied from the second semiconductor P region 3 and are present). A negative voltage Vpg (<0V = Vp) is applied to the layers 9a and 9b. In addition, the potential of the fourth semiconductor P + regions 88a and 88b is Vp2 (? 0V). As shown in FIG. 4B, in the state in which the signal charge Qsig is accumulated in the third semiconductor N region 66a, the fourth semiconductor P + regions 88a and 88b to the third semiconductor N region 66a. Toward, the potential deepens from Vp2 to the potential Vs with the signal charge Qsig, and the constant potential Vs is maintained in the region where the signal charge Qsig is accumulated, from which the second semiconductor P region 3 Towards the top, the second semiconductor P region 3 becomes shallower to the potential Vp.

도 4a에 도시하는 화소 구조에서는, 제4 반도체 P+영역(88a, 88b)은 제5 반도체 P+영역(10)과 전기적으로 분리되어 있으므로, 제4 반도체 P+영역(88a, 88b)의 전위는 제5 반도체 P+영역(10)의 전위와는 반드시 동전위가 아니다.In the pixel structure shown in FIG. 4A, since the fourth semiconductor P + regions 88a and 88b are electrically separated from the fifth semiconductor P + region 10, the potentials of the fourth semiconductor P + regions 88a and 88b. Is not necessarily coincident with the potential of the fifth semiconductor P + region 10.

이 경우, 제4 반도체 P+영역(88a, 88b)에는, 제2 반도체 P영역(3)으로부터 정공이 주입되어, 많은 정공이 존재한다. 이 때문에, 도 3b에 도시하는 상태와 마찬가지로, 절연층(4a)과 제4 반도체 P+영역(88a)(88b)과의 계면에서의 에너지 순위에 존재하는 전자(56c)가 열적으로 도전대에 여기되면, 이 전자(56c)는 제4 반도체 P+영역(88a)(88b)에 있는 정공(56d)과 재결합하여 소멸한다. 이에 따라, 여기된 전자(56c)는 신호 전하(Qsig)에 혼입되지 않고, 암전류 및 암전류 노이즈는 발생하지 않는다. In this case, holes are injected from the second semiconductor P region 3 into the fourth semiconductor P + regions 88a and 88b, and many holes exist. For this reason, like the state shown in FIG. 3B, the electron 56c which exists in the energy rank in the interface of the insulating layer 4a and the 4th semiconductor P + area | region 88a (88b) thermally becomes a conductive band. When excited, these electrons 56c recombine and disappear with holes 56d in the fourth semiconductor P + regions 88a and 88b. Accordingly, the excited electrons 56c are not mixed in the signal charge Qsig, and dark current and dark current noise do not occur.

이상,　도 2c, 도 3a, 도 4a를 참조하면서 설명한 바와 같이, 제3 반도체 N영역(6a, 6b, 66a, 66b)의 외주부에 제4 반도체 P+영역(8a, 8b, 88a, 88b)과, 절연층(4a, 4b)을 사이에 두고 광반사 도체층(99a, 99b), 게이트 도체층(56a, 56b), 광반사 도체층(9a, 9b)을 형성하고, 고체 촬상 장치에 의한 신호 전하 축적 동작, 신호 전하 읽기 동작, 축적 신호 전하 제거 동작시에서, 제4 반도체 P+영역(8a, 8b, 88a, 88b)에 많은 정공이 존재하는 상태로 함으로써, 종래예의 고체 촬상 장치에서 과제가 되었던 고화소화?고감도화의 실현과, 해상도의 저하, 컬러 촬상에서의 혼색의 발생을 해결할 뿐만 아니라, 암전류 및 암전류 노이즈의 발생을 방지할 수도 있다.As described above with reference to FIGS. 2C, 3A, and 4A, the fourth semiconductor P + regions 8a, 8b, 88a, and 88b are formed on the outer circumference of the third semiconductor N regions 6a, 6b, 66a, and 66b. And the light reflection conductor layers 99a and 99b, the gate conductor layers 56a and 56b, and the light reflection conductor layers 9a and 9b with the insulating layers 4a and 4b interposed therebetween, and a signal by the solid-state imaging device. In the charge accumulation operation, the signal charge read operation, and the accumulated signal charge removal operation, a large number of holes are present in the fourth semiconductor P + regions 8a, 8b, 88a, and 88b. It is possible not only to solve the high pixel and high sensitivity, to reduce the resolution and to generate color mixture in the color imaging, but also to prevent the dark current and the dark current noise.

(제3 실시 형태)(Third embodiment)

도 5a, 도 5b에 본 발명의 제3 실시 형태에 따른 고체 촬상 장치의 화소 구조, 그 변형예에 따른 고체 촬상 장치의 화소 구조를 각각 도시한다. 5A and 5B show the pixel structure of the solid-state imaging device according to the third embodiment of the present invention, and the pixel structure of the solid-state imaging device according to a modification thereof, respectively.

도 5a에 도시하는 본 실시 형태의 고체 촬상 장치에서는, 도 1a에 도시하는 제1 실시 형태의 고체 촬상 장치에서의 섬 형상 반도체(1a)의 하측으로 절연층(13)이 형성되고, 그 절연층(13)의 하측에 금속 등으로 형성되고, 빛을 반사함과 함께 도전체로 이루어지는 광반사 도체층(14a)이 형성되어 있다. 마이크로렌즈 상면으로부터 입사한 광선(12b)은 화소 선택선인 광반사 도체층(9a, 9b) 및 게이트 도체층(5a, 5b)에 의해 반사되어, 섬 형상 반도체(1a)의 하측으로 전파된다. 그리고, 절연층(13)에 입사한 광선(12c)은 광반사 도체층(14a)에 의해 반사되고, 이 반사 광선(12d)은 다시 화소를 형성하는 섬 형상 반도체(1a) 내의 포토다이오드 영역(7)에 도달하여 신호 전하를 발생시킨다. 이는, 도 1a에 도시하는 제1 실시 형태의 고체 촬상 장치와 비교하여, 본 실시 형태의 고체 촬상 장치에서는, 그 감도를 제1 실시 형태의 고체 촬상 장치와 동일하다고 했을 경우, 제1 실시 형태의 고체 촬상 장치보다도 더 포토다이오드 영역(7)의 높이(Ld)를 낮게 할 수 있다. 이에 따라, 화소 구조의 가공이 용이해져, 고체 촬상 장치의 고화소 밀도화가 실현된다. In the solid-state imaging device of this embodiment shown in FIG. 5A, the insulating layer 13 is formed below the island-like semiconductor 1a in the solid-state imaging device of the first embodiment shown in FIG. 1A, and the insulating layer is provided. A light reflecting conductor layer 14a formed of a metal or the like and reflecting light and made of a conductor is formed below (13). The light ray 12b incident from the microlens image plane is reflected by the light reflection conductor layers 9a and 9b and the gate conductor layers 5a and 5b which are pixel selection lines, and propagates below the island-like semiconductor 1a. The light ray 12c incident on the insulating layer 13 is reflected by the light reflection conductor layer 14a, and the reflected light 12d is again formed in the photodiode region (1) in the island-like semiconductor 1a, which forms a pixel. 7) to generate a signal charge. This is compared with the solid-state image pickup device of the first embodiment shown in FIG. 1A, and in the solid-state image pickup device of the present embodiment, the sensitivity is the same as that of the solid-state image pickup device according to the first embodiment. The height Ld of the photodiode region 7 can be made lower than that of the solid-state imaging device. As a result, processing of the pixel structure becomes easy, and high pixel density of the solid-state imaging device is realized.

또한, 본 실시 형태의 고체 촬상 장치에서는, 포토다이오드 영역(7)의 높이(Ld)는 제1 실시 형태의 고체 촬상 장치와 동일하더라도, 감광 영역인 포토다이오드 영역(7)에서의 광 전파 길이를 길게 할 수 있으므로, 광반사 도체층(14a)으로부터의 반사 광선(12d)에 의해 발생한 신호 전하를 감도 향상에 기여하도록 할 수도 있다.In addition, in the solid-state imaging device of this embodiment, even if the height Ld of the photodiode region 7 is the same as that of the solid-state imaging device of the first embodiment, the light propagation length in the photodiode region 7 which is the photosensitive region is determined. Since it can lengthen, the signal charge which generate | occur | produced by the reflected light 12d from the light reflection conductor layer 14a can also be made to contribute to a sensitivity improvement.

도 5b에 도시하는 본 실시 형태의 변형예에서는, 도 1a에 도시하는 섬 형상 반도체(1a)의 하부에 절연층을 개재하지 않고 직접 광반사 도체층(14b)이 형성되어 있다. 이 화소 구조에 의해서도, 상기 광반사 도체층(14b)에 의해 반사된 반사 광선(12e)이 다시 화소를 구성하는 섬 형상 반도체(1a)의 포토다이오드 영역(7)에 입사하여 신호 전하를 발생시킨다. 이에 따라,　도 2a에 도시하는 제2 실시 형태의 고체 촬상 장치와 마찬가지의 효과를 얻을 수 있다.In the modified example of this embodiment shown in FIG. 5B, the light reflection conductor layer 14b is directly formed in the lower part of the island-like semiconductor 1a shown in FIG. 1A without interposing an insulating layer. Also in this pixel structure, the reflected light 12e reflected by the light reflection conductor layer 14b again enters the photodiode region 7 of the island-like semiconductor 1a constituting the pixel to generate signal charges. . Thereby, the effect similar to the solid-state imaging device of 2nd Embodiment shown to FIG. 2A can be acquired.

이에 따라, 제2 실시 형태 및 그 변형예에 의하면, 고화소 밀도, 고해상도, 저혼색, 고감도를 얻을 수 있는 고체 촬상 장치가 실현된다.Thereby, according to 2nd Embodiment and its modification, the solid-state imaging device which can obtain high pixel density, high resolution, low color mixing, and high sensitivity is achieved.

(제4 실시 형태)(Fourth Embodiment)

도 6a에 본 발명의 제4 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시한다. 도 6a에 도시하는 바와 같이, 본 실시 형태의 고체 촬상 장치는, 도 1a에 도시하는 제1 실시 형태의 고체 촬상 장치 화소를 구성하는 섬 형상 반도체(1a)의 하측에 SiO2막 등의 광투과 절연층(15)이 형성됨과 함께, 이 광투과 절연층(15) 아래에, Si(실리콘) 등으로 이루어지는 입사 광선의 일부를 흡수하는 광흡수층(16)이 형성되어 있는 점 이외에는, 제1 실시 형태의 고체 촬상 장치와 마찬가지의 화소 구조를 가지고 있다. 6A shows the pixel structure of the solid-state imaging device according to the fourth embodiment of the present invention. As shown in Fig. 6a, a solid-state imaging device according to one embodiment of the invention, the light transmission of the first such embodiment of the SiO 2 film on the lower side of the island-shaped semiconductor (1a) constituting the solid-state image sensor pixels shown in Figure 1a The first embodiment except that the insulating layer 15 is formed and the light absorption layer 16 that absorbs a part of the incident light rays made of Si (silicon) or the like is formed under the light transmitting insulating layer 15. It has the same pixel structure as the solid-state imaging device of the form.

광투과 절연층(15)에 입사한 광선(17)은, 도 6a에 도시하는 바와 같이, 광투과 절연층(15) 내에서 다중 반사를 발생시키고, 광흡수층(16)의 표면에서의 반사 광선(8a, 18b, …)과, 광흡수층(16)으로의 입사 광선(19a , 19b, …)을 발생시킨다. 이 경우, 광투과 절연층(15) 내에서 다중 반사되어, 포토다이오드 영역(7)으로 되돌아오는 광량은, 광투과 절연층(15)의 두께, Si와 SiO2의 광흡수율, 굴절율, 입사 광선의 파장, 입사 각도 등에 의존해서 변화한다.As shown in FIG. 6A, the light beam 17 incident on the light transmissive insulating layer 15 generates multiple reflections in the light transmissive insulating layer 15 and reflects the reflected light on the surface of the light absorbing layer 16. (8a, 18b, ...) and incident light rays 19a, 19b, ... to the light absorption layer 16 are generated. In this case, the amount of light that is multiplely reflected in the light transmissive insulating layer 15 and returned to the photodiode region 7 includes the thickness of the light transmissive insulating layer 15, the light absorption rate of Si and SiO 2 , the refractive index, and the incident light beam. Changes depending on the wavelength, the incident angle, and the like.

도 6b에 본 실시 형태에 따른 고체 촬상 장치에 있어서, 광투과 절연층(SiO2층)(15)의 표면에 45도의 각도로 입사한 녹색광(파장 λ=550㎚), 적색광(λ=650㎚)이 Si 광흡수층(16)에서 반사했을 때의 반사율의 SiO2층(15)의 막두께 의존성의 계산 결과를 그래프로 나타낸다. 한편, 청색광은 섬 형상 반도체(1a)의 표면 부근의 포토다이오드 영역(7)에서 흡수되므로, 이와 같은 막두께 의존성은 보이지 않는다. 이 반사율은, 광투과 절연층(15)으로의 입사 광량에 대한 포토다이오드 영역(7)으로의 복귀 광량의 비율을 나타낸다. 도 6b에 도시하는 바와 같이, 녹색광, 적색광은 SiO2층(15)의 두께에 의존해서 반사율이 높아지거나 낮아지거나 한다. 예를 들면, SiO2 막 두께를 0.5㎛ 정도로 하면, 녹색광, 적색광 모두 반사율을 상대적으로 크게 할 수 있다. 한편, 예를 들면, SiO2 막 두께를 0.2㎛ 정도로 하면, 녹색광의 반사율을 상대적으로 크게 함과 동시에, 적색광의 반사율을 상대적으로 작게 할 수 있다. 이와 같은 SiO2 막 두께의 변경에 의해, 컬러 촬상으로 청?녹?적색광의 신호 출력의 밸런스를 조정할 필요가 있는 신호 처리에서는 SiO2 막 두께를 0.2㎛ 정도로 하고, 녹색광의 감도를 높이고, 적색광의 감도를 낮춤으로써 컬러 고체 촬상 장치의 감도 향상에 기여하도록 할 수 있다. 또한, SiO2 막 두께를 0.5㎛ 정도로 하고, 녹색광, 적색광 모두 반사율을 높이면, 흑백 촬상에서의 감도 향상에 기여하도록 할 수 있다. 이와 같이, SiO2층(15)의 막 두께의 변경에 의해, 빛의 파장에 따라 반사율을 변경할 수 있는 것은, SiO2 막 두께의 변경에 의해, 입사 광선의 파장과, 고체 촬상 장치의 감도의 관계를 나타내는 분광 감도 특성을 제어할 수 있음을 의미한다. In the solid-state imaging device according to this embodiment in FIG. 6B, green light (wavelength λ = 550 nm) and red light (λ = 650 nm) incident on the surface of the light transmissive insulating layer (SiO 2 layer) 15 at an angle of 45 degrees. ) represents the result of the calculation of the film thickness dependence of the SiO 2 layer 15 in the reflection factor, when reflected by the light-absorbing layer Si 16 graphically. On the other hand, since blue light is absorbed in the photodiode region 7 near the surface of the island-like semiconductor 1a, such film thickness dependency is not seen. This reflectance represents the ratio of the amount of returned light to the photodiode region 7 to the amount of incident light to the light transmissive insulating layer 15. As shown in FIG. 6B, the green light and the red light may have a high or low reflectance depending on the thickness of the SiO 2 layer 15. For example, when the SiO 2 film thickness is about 0.5 μm, the reflectance can be made relatively large for both green light and red light. On the other hand, when the SiO 2 film thickness is about 0.2 μm, for example, the reflectance of green light can be made relatively large, and the reflectance of red light can be made relatively small. By changing such SiO 2 film thickness, in signal processing where it is necessary to adjust the balance of the signal output of blue, green, and red light by color imaging, the SiO 2 film thickness is set to about 0.2 μm, the sensitivity of green light is increased, By lowering the sensitivity, it is possible to contribute to the improvement of the sensitivity of the color solid-state imaging device. If the SiO 2 film thickness is set to about 0.5 μm and the reflectance of both green light and red light is increased, it is possible to contribute to the improvement of sensitivity in black and white imaging. In this way, by just changing the thickness of the SiO 2 layer 15, is to change the reflection factor depending on the wavelength of light, due to a change in the SiO 2 film thickness, of the incident light wavelength, the sensitivity of the solid-state imaging device It means that the spectral sensitivity characteristic showing the relationship can be controlled.

실제의 고체 촬상 장치에서는, 광투과 절연층(SiO2층)(15)의 표면에 다양한입사 각도로 빛이 입사하고, 또한 마이크로렌즈의 설계에 의해서도, 도 6b의 특성은 변화한다. 또한, 컬러 촬상, 흑백 촬상에 의해서도 요구되는 분광 감도 특성은 서로 다르다. 이와 같이, 광투과 절연층(SiO2층)(15)의 두께를 변화시켜, 빛의 파장에 따라 반사율을 변경하는 기술은, 원하는 분광 감도 특성을 얻는데 있어서 효과적인 방법을 제공한다.In an actual solid-state imaging device, light is incident on the surface of the light transmissive insulating layer (SiO 2 layer) 15 at various incidence angles, and the characteristics of FIG. 6B also change depending on the design of the microlens. In addition, the spectral sensitivity characteristics required by color imaging and black and white imaging are different from each other. Thus, the technique of changing the thickness of the light transmissive insulating layer (SiO 2 layer) 15 and changing the reflectance in accordance with the wavelength of light provides an effective method for obtaining the desired spectral sensitivity characteristics.

(제5 실시 형태) (Fifth Embodiment)

도 7a, 도 7b에 본 발명의 제5 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시한다.7A and 7B show the pixel structure of the solid-state imaging device according to the fifth embodiment of the present invention.

도 7a, 도 7b에 도시하는 바와 같이, 본 실시 형태의 고체 촬상 장치는, 도 1a에 도시하는 제1 실시 형태의 고체 촬상 장치의 화소(섬 형상 반도체)(1a)에서의 제5 반도체 P+영역(10)의 중앙 표층부에 오목부(20a) 또는 볼록부(20b)를 형성함과 함께, 오목부(20a)의 오목 형상면 또는 볼록부(20b)의 볼록 형상면을 경계면으로 하여 서로 접하는 2개의 물질 영역의 광굴절율을 서로 다르게 한 점 이외에는, 제1 실시 형태의 고체 촬상 장치와 마찬가지의 화소 구조를 가지고 있다. As shown to FIG. 7A and FIG. 7B, the solid-state imaging device of this embodiment is the 5th semiconductor P + in the pixel (island semiconductor) 1a of the solid-state imaging device of 1st Embodiment shown in FIG. 1A. The concave portion 20a or the convex portion 20b is formed in the central surface layer portion of the region 10, and the concave surface of the concave portion 20a or the convex surface of the convex portion 20b is in contact with each other. It has the same pixel structure as the solid-state imaging device of the first embodiment except that the optical refractive indices of the two material regions are different from each other.

도 7a에 화소를 구성하는 섬 형상 반도체(1a)에서의 제5 반도체 P+영역(10)의 중앙 표층부에 삼각뿔 형상의 오목부(20a)가 형성되어 있는 예를 도시한다. FIG. 7A shows an example in which the triangular pyramidal recesses 20a are formed in the central surface layer portion of the fifth semiconductor P + region 10 in the island-like semiconductor 1a constituting the pixel.

도 1a에 도시하는 제1 실시 형태에서의 화소 구조에서는, 제5 반도체 P+영역(10)의 중앙 표층부에 오목부(20a)가 존재하지 않는다. 이 때문에, 마이크로렌즈(11)의 중앙부에 수직으로 입사한 광선(21a, 21b)은, 그대로 광반사 도체층(9a, 9b)에 의해 반사되지 않고, 화소를 구성하는 섬 형상 반도체(1a)의 내부에 입사한다. 이 때문에, 마이크로렌즈(11)의 중앙부에 수직으로 입사하는 광선(21a, 21b)에 대해서는, 광반사 도체층(9a, 9b)의 반사에 의한 포토다이오드 영역(7)에서의 광 전파 길이를 길게 하는 효과를 얻을 수 없다. In the pixel structure in the first embodiment shown in FIG. 1A, no recess 20a exists in the central surface layer portion of the fifth semiconductor P + region 10. For this reason, the light rays 21a and 21b which are incident perpendicularly to the center part of the microlens 11 are not reflected by the light reflection conductor layers 9a and 9b as they are, and of the island-like semiconductors 1a constituting the pixels. It enters inside. For this reason, the light propagation length in the photodiode region 7 due to the reflection of the light reflection conductor layers 9a and 9b is lengthened with respect to the light beams 21a and 21b which are incident perpendicularly to the center portion of the microlens 11. You can not get the effect.

이에 반하여, 도 7a에 도시하는 화소 구조에서는, 마이크로렌즈(11)의 중심선을 따라 입사하는 광선(21a)을 제외하고, 마이크로렌즈(11)의 중앙부에 수직으로 제5 반도체 P+영역(10)에 입사하는 광선(21b)은 오목부(20a)에 의해 광반사 도체층(9a, 9b) 측으로 굴절된다. 이에 따라, 이 굴절된 광선(22a)이 광반사 도체층(9a, 9b)에 의해 반사되어, 포토다이오드 영역(7)에서의 광 전파 길이가 길어져, 고체 촬상 장치의 감도가 향상된다. 이 오목부(20a)에서의 광선의 굴절은, 제5 반도체 P+영역(10)의 재료인 Si(실리콘)의 굴절율과, 광투과 중간 영역(24)의 재료인 투명 수지 재료의 굴절율과의 차이에 의해 발생한다.In contrast, in the pixel structure illustrated in FIG. 7A, the fifth semiconductor P + region 10 is perpendicular to the center portion of the microlens 11 except for the light ray 21a incident along the centerline of the microlens 11. The light beam 21b incident on the beam is refracted toward the light reflection conductor layers 9a and 9b by the concave portion 20a. Thereby, this refracted light beam 22a is reflected by the light reflection conductor layers 9a and 9b, and the light propagation length in the photodiode area | region 7 becomes long, and the sensitivity of a solid-state imaging device improves. The refraction of light rays in this recessed portion 20a is between the refractive index of Si (silicon), which is the material of the fifth semiconductor P + region 10, and the refractive index of the transparent resin material, which is the material of the light transmission intermediate region 24. Caused by the difference.

도 7b에 제5 반도체 P+영역(10)의 중앙 표층부에 삼각뿔 형상의 볼록부(20b)가 형성되어 있는 예를 도시한다.FIG. 7B shows an example in which a triangular pyramid-shaped convex portion 20b is formed in the central surface layer portion of the fifth semiconductor P + region 10.

도 7b에 도시하는 바와 같이, 제5 반도체 P+영역(10)의 중앙 표층부에는, 도 7a에 도시하는 오목부(20a) 대신에 볼록부(20b)를 형성해도 좋다. 이 경우에도, 마이크로렌즈(11)의 중심선을 따라 입사하는 광선(21c)을 제외하고, 마이크로렌즈(11)의 중앙부로부터 제5 반도체 P+영역(10)에 수직으로 입사하는 광선(21d)은 볼록부(20b)에 의해 광반사 도체층(9a, 9b) 측으로 굴절된다. 이에 따라, 이 굴절된 광선(22a)이 광반사 도체층(9a, 9b)에 의해 반사되어, 포토다이오드 영역(7)에서의 광 전파 길이가 길어져, 고체 촬상 장치의 감도가 향상된다. As shown in FIG. 7B, a convex portion 20b may be formed in the central surface layer portion of the fifth semiconductor P + region 10 instead of the concave portion 20a illustrated in FIG. 7A. Also in this case, except for the light ray 21c incident along the centerline of the microlens 11, the light ray 21d incident perpendicularly to the fifth semiconductor P + region 10 from the center of the microlens 11 is The convex portion 20b is refracted toward the light reflection conductor layers 9a and 9b. Thereby, this refracted light beam 22a is reflected by the light reflection conductor layers 9a and 9b, and the light propagation length in the photodiode area | region 7 becomes long, and the sensitivity of a solid-state imaging device improves.

본 실시 형태에서는, 오목부(20a)의 오목 형상면 또는 볼록부(20b)의 볼록 형상면을 경계면으로 하여 서로 접하는 2개의 물질 영역의 광굴절율이 서로 다르도록 하였다. 이에 한정되지 않고, 오목부(20a) 또는 볼록부(20b) 자체가, 제5 반도체 P+영역(10)의 재료인 Si 또는 광투과 중간 영역(24)의 투명 수지 재료와는 서로 다른 굴절율을 갖는 재료로 형성되어 있어도 좋다. 이것에 의해서도, 마이크로렌즈(11)의 중앙부로부터 제5 반도체 P+영역(10)에 입사하는 광선은 오목부(20a) 또는 볼록부(20b)에 의해 광반사 도체층(9a, 9b) 측으로 굴절된다. 그리고, 감광 영역인 포토다이오드 영역(7)에서의 광 전파 길이가 길어져, 고체 촬상 장치의 감도가 향상된다.In this embodiment, the light refractive indexes of the two material regions which are in contact with each other are different from each other by using the concave surface of the concave portion 20a or the convex surface of the convex portion 20b as an interface. The concave portion 20a or the convex portion 20b itself is not limited thereto and has a refractive index different from that of Si or the transparent resin material of the light transmitting intermediate region 24, which is the material of the fifth semiconductor P + region 10. It may be formed of a material having. Also by this, the light rays incident on the fifth semiconductor P + region 10 from the central portion of the microlens 11 are refracted toward the light reflection conductor layers 9a and 9b by the concave portion 20a or the convex portion 20b. do. And the light propagation length in the photodiode area | region 7 which is a photosensitive area | region becomes long, and the sensitivity of a solid-state imaging device improves.

본 실시 형태에서는, 도 7a, 도 7b를 참조하여, 오목부(20a) 및 볼록부(20b)의 형상은 모두 삼각뿔 형상으로 하였다. 이에 한정되지 않고, 마이크로렌즈(11)의 중앙부에 입사한 광선이 오목부(20a) 또는 볼록부(20b)에 의해 굴절되고, 광반사 도체층에 의해 반사되는 형상이면, 그 밖의 형상, 예를 들면, 원뿔 형상, 사각뿔 형상, 반원 형상이어도 좋다. In this embodiment, with reference to FIG. 7A and 7B, the shape of the recessed part 20a and the convex part 20b was made into the triangular pyramid shape. The light beam incident on the central portion of the microlens 11 is not limited thereto, and other shapes, e.g., are refracted by the concave portion 20a or the convex portion 20b and reflected by the light reflection conductor layer. For example, a cone shape, a square pyramid shape, and a semicircle shape may be sufficient.

(제6 실시 형태)(6th Embodiment)

도 8에 본 발명의 제6 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시한다. 도 8에 도시하는 바와 같이, 본 실시 형태의 고체 촬상 장치는, 도 1a에 도시하는 제1 실시 형태에서의 고체 촬상 장치의 화소를 구성하는 섬 형상 반도체(1a)에서 마이크로렌즈(11)의 초점(23)이 제5 반도체 P+영역(10)의 상부 표면보다 상방측의 광투과 중간 영역(24) 내에 위치하는 점 이외에는, 제1 실시 형태의 고체 촬상 장치와 마찬가지의 화소 구조를 가지고 있다.8 shows a pixel structure of the solid-state imaging device according to the sixth embodiment of the present invention. As shown in FIG. 8, the solid-state imaging device of the present embodiment is the focal point of the microlens 11 in the island-like semiconductor 1a constituting the pixel of the solid-state imaging device in the first embodiment shown in FIG. 1A. Except that the 23 is located in the light transmission intermediate region 24 above the upper surface of the fifth semiconductor P + region 10, it has the same pixel structure as the solid-state imaging device of the first embodiment.

도 8에 도시하는 화소 구조에 있어서, 마이크로렌즈(11)의 초점(23)은 제5 반도체 P+영역(10)보다 상부의 광투과 중간 영역(24) 내에 형성되어 있다.In the pixel structure shown in FIG. 8, the focal point 23 of the microlens 11 is formed in the light transmitting intermediate region 24 above the fifth semiconductor P + region 10.

본 실시 형태의 고체 촬상 장치에서는, 이와 같은 화소 구조를 가짐으로써, 마이크로렌즈(11)로부터 입사하여 광투과 중간 영역(24)의 내부의 초점(23)에 집광되는 입사 광선(25b)은, 제5 반도체 P+영역(10)의 상부 표면에 초점이 위치하는 경우(제1 실시 형태의 화소 구조의 경우)의 입사 광선(25a)보다 처음에 광반사 도체층(9a, 9b)에 도달하는 위치가 제5 반도체 P+영역(10)의 상부 표면에 더 접근한다. 이는, 본 실시 형태의 화소 구조에 의한 입사 광선(25b) 쪽이, 제1 실시 형태의 화소 구조에서의 입사 광선(25a)보다 포토다이오드 영역(7)에서의 광 전파 길이를 더 길게 할 수 있음을 의미한다. 따라서, 본 실시 형태의 고체 촬상 장치에 의하면, 제1 실시 형태의 고체 촬상 장치에 비하여, 감도가 더욱 향상되게 된다. In the solid-state imaging device of the present embodiment, by having such a pixel structure, the incident light beam 25b incident from the microlens 11 and focused on the focal point 23 inside the light transmission intermediate region 24 is formed. 5 Position where the light reflection conductor layers 9a and 9b arrive first before the incident light beam 25a when the focal point is located on the upper surface of the semiconductor P + region 10 (in the case of the pixel structure of the first embodiment). Approaches the upper surface of the fifth semiconductor P + region 10. This allows the incident light beam 25b having the pixel structure of the present embodiment to have a longer light propagation length in the photodiode region 7 than the incident light beam 25a of the pixel structure of the first embodiment. Means. Therefore, according to the solid-state imaging device of this embodiment, the sensitivity is further improved as compared with the solid-state imaging device of the first embodiment.

도 8에 도시하는 화소 구조에 있어서도, 도 7a, 도 7b에 도시하는 마이크로렌즈(11)의 중심부에 입사하는 광선(21b, 21d)에 대해서는, 포토다이오드 영역(7)에서의 광 전파 길이를 길게 하는 효과는 얻을 수 없다. 이 때문에, 도 7a, 도 7b에서 설명한 제5 실시 형태에서의 구성(제5 반도체 P+영역(10)의 중앙부에 형성된 오목부(20a) 또는 볼록부(20b))을 본 제6 실시 형태에 적용함으로써, 한층 고체 촬상 장치의 감도 향상이 실현된다. Also in the pixel structure shown in FIG. 8, the light propagation length in the photodiode region 7 is long for the light rays 21b and 21d incident on the center of the microlens 11 shown in FIGS. 7A and 7B. You can not get the effect. For this reason, in the 6th embodiment which looked at the structure (concave part 20a or convex part 20b formed in the center part of the 5th semiconductor P + area | region 10) demonstrated by FIG. 7A and FIG. By applying, the sensitivity improvement of a solid-state imaging device is realized.

(제7 실시 형태) (Seventh Embodiment)

도 9에 본 발명의 제7 실시 형태에 따른 고체 촬상 장치의 화소 구조를 도시한다. 도 9에 도시하는 바와 같이, 본 실시 형태의 고체 촬상 장치는, 도 1a에 도시하는 제1 실시 형태에서의 고체 촬상 장치의 화소를 구성하는 섬 형상 반도체(1a)에 있어서, 마이크로렌즈(11)의 외주부의 1점(26a, 26b)으로부터 입사하고, 마이크로렌즈(11)의 중심선(27)을 통과하여, 제5 반도체 P+영역(10)의 외주부의 1점(28a, 28b)에 도달하는 광선(29a, 29b)과, 제5 반도체 P+영역(10)의 상부 표면과 직교하는 선이 이루는 각도(θi)가, 브루스터(Brewster) 각(θb)보다 작은 것을 특징으로 한다. 9 shows a pixel structure of the solid-state imaging device according to the seventh embodiment of the present invention. As shown in FIG. 9, the solid-state imaging device of this embodiment is the microlens 11 in the island-like semiconductor 1a which comprises the pixel of the solid-state imaging device in 1st Embodiment shown to FIG. 1A. Enters from one point 26a, 26b of the outer circumferential portion of the lens, passes through the center line 27 of the microlens 11, and reaches one point 28a, 28b of the outer circumference of the fifth semiconductor P + region 10. The angle? I formed between the light rays 29a and 29b and a line orthogonal to the upper surface of the fifth semiconductor P + region 10 is smaller than the Brewster angle? B.

도 12a, 도 13에 도시하는 종래예의 고체 촬상 장치에 있어서는, 포토다이오드 영역이 빛을 반사하는 물질로 완전히 둘러싸여 있지 않기 때문에, 포토다이오드 영역에 큰 입사각으로 입사하는 광선(38)은, 해당 화소에 인접하는 화소로 누설된다. 이에 반하여, 도 1a에 도시하는 바와 같이, 본 실시 형태의 화소 구조에서는, 포토다이오드 영역(7)에 어떠한 각도로 광선이 입사하더라도, 포토다이오드 영역(7) 전체가 도체층(5a, 5b) 및 광반사 도체층(9a, 9b)으로 완전히 포위되어 있기 때문에, 인접하는 화소로의 광 누설을 없애는 것이 가능해진다. 이는, 마이크로렌즈(11)로부터 입사하는 광선이 제5 반도체 P+영역(10)의 내부에 도달되면, 그 입사 광선의 전부를 유효하게 신호 전하의 발생에 기여하도록 할 수 있음을 의미한다. 그러나, 마이크로렌즈(11)에 대하여 큰 입사 각도로 입사하는 광선은 제5 반도체 P+영역(10) 표면에서 반사되어, 신호 전하의 발생에 기여하지 않는다. 이에 반하여, 제7 실시 형태에 따른 고체 촬상 장치에서는, 하기와 같이, 마이크로렌즈(11)에 입사하고, 광투과 중간 영역(24)을 통과한 모든 광선이 포토다이오드 영역(7)에 유효하게 유도되도록 한다.In the solid-state imaging device of the conventional example shown in FIGS. 12A and 13, since the photodiode region is not completely surrounded by a material that reflects light, light rays 38 incident at a large incident angle to the photodiode region are directed to the pixel. Leak to adjacent pixels. In contrast, as shown in FIG. 1A, in the pixel structure of the present embodiment, even when light rays enter the photodiode region 7 at any angle, the entire photodiode region 7 is composed of the conductor layers 5a and 5b and Since it is completely surrounded by the light reflection conductor layers 9a and 9b, it becomes possible to eliminate the light leakage to the adjacent pixel. This means that when the light rays incident from the microlens 11 reach the inside of the fifth semiconductor P + region 10, all of the incident rays can be effectively contributed to the generation of signal charges. However, light rays incident on the microlens 11 at a large incidence angle are reflected at the surface of the fifth semiconductor P + region 10 and do not contribute to generation of signal charges. In contrast, in the solid-state imaging device according to the seventh embodiment, all light rays that enter the microlens 11 and pass through the light transmission intermediate region 24 are effectively guided to the photodiode region 7 as follows. Be sure to

도 9에 도시하는 바와 같이, 마이크로렌즈(11)의 외주부의 1점(26a, 26b)으로부터 입사하고, 마이크로렌즈(11)의 중심선(27) 및 광투과 중간 영역(24)을 통과하여, 제5 반도체 P+영역(10)의 외주부의 1점(28a, 28b)에 도달하는 광선(29a, 29b)과, 제5 반도체 P+영역(10)의 표면과 직교하는 각도(θi)가, 브루스터 각(θb)보다 작게 되어 있다. 브루스터 각(θb)은 광투과 중간 영역(24)의 굴절율을 N1, 제5 반도체 P+영역(10)의 굴절율을 N2로 하면 다음 식으로 나타내어진다. As shown in FIG. 9, the light enters from one point 26a or 26b of the outer circumferential portion of the microlens 11 and passes through the center line 27 and the light transmitting intermediate region 24 of the microlens 11. 5 the surface and perpendicular to the angle (θi) of the semiconductor P + region 10, a point beam (29a, 29b) and the fifth semiconductor P + region 10 to reach (28a, 28b) of the outer peripheral part of the, Brewster It is smaller than angle (theta) b. The Brewster angle θb is expressed by the following equation when the refractive index of the light transmission intermediate region 24 is N1 and the refractive index of the fifth semiconductor P + region 10 is N2.

θb=tan-1(N1/N2) θb = tan -1 (N 1 / N 2 )

전술한 각도(θi)가, 브루스터 각(θb)보다 크면, 마이크로렌즈(11)로부터 입사하고, 광투과 중간 영역(24)을 통과한 입사 광선은 제5 반도체 P+영역(10)의 표면에서 전반사되어, 제5 반도체 P+영역(10) 내에 진입하지 않는다. 이와 같이, 각도(θi)를 브루스터 각(θb)보다 작게 함으로써, 마이크로렌즈(11)에 입사하고, 광투과 중간 영역(24)을 통과한 모든 광선이 포토다이오드 영역(7)에 유효하게 유도되게 된다. 여기서, 광선을 유효하게 유도한다는 것은, 제5 반도체 P+영역(10)의 표면에 입사한 광선은 전반사하지 않고 제5 반도체 P+영역(10) 내에 입사하는 것을 의미한다. 이에 따라, 고체 촬상 장치의 감도 향상을 실현할 수 있다.When the above-described angle θ i is larger than the Brewster angle θ b, the incident light beams incident from the microlens 11 and passing through the light transmission intermediate region 24 are formed at the surface of the fifth semiconductor P + region 10. The total reflection does not enter the fifth semiconductor P + region 10. Thus, by making the angle θ i smaller than the Brewster angle θ b, all the light rays incident on the microlens 11 and passing through the light transmission intermediate region 24 are effectively induced in the photodiode region 7. do. Here, means that the incidence in that it effectively inducing light, the fifth light beams incident on the surface of the semiconductor P + region 10 is not totally reflected fifth semiconductor P + region 10. Thereby, the sensitivity improvement of a solid-state imaging device can be implement | achieved.

(제8 실시 형태) (Eighth embodiment)

이하, 도 10a~도 10e를 참조하면서, 본 발명의 제8 실시 형태에 따른 고체 촬상 장치에 대해 설명한다.Hereinafter, the solid-state imaging device which concerns on 8th Embodiment of this invention is demonstrated, referring FIGS. 10A-10E.

도 10a에, 도 1b에 도시하는 제1 실시 형태에서의 화소를 구성하는 섬 형상 반도체(P11~P33) 사이에서 행 방향으로 연장되는 간극(G2)에 입사 광선(100)이 입사하고 있는 상태의 모식 입체 구조도를 도시한다.In FIG. 10A, the incident light beam 100 enters the gap G 2 extending in the row direction between the island-shaped semiconductors P 11 to P 33 constituting the pixel in the first embodiment shown in FIG. 1B. A schematic three-dimensional structural diagram of a state in which there is is shown.

도 10a에 도시하는 바와 같이, 상측으로부터 입사하는 입사 광선(100)은 섬 형상 반도체(P11)의 하측에 위치하는 띠 형상 신호선 N+영역(2aa)에 입사한다. 이 입사 광선(100) 내의 일부는, 굴절율이 서로 다른 2개의 절연층에 의해 끼워져 있는 띠 형상 신호선 N+영역(2aa)과, 거기에 인접하는 띠 형상 신호선 N+영역(2bb)(신호선 반도체 N+영역(S1, S2, S3)) 내에서 다중 반사광(101a, 101b, 101c, 101d)을 발생시킨다. 다중 반사광(101a, 101b, 101c, 101d)은, 화소를 구성하는 섬 형상 반도체(P11)에 인접하는 화소를 구성하는 섬 형상 반도체(P12)의 포토다이오드 영역(7)(도 1a 참조)에 입사하여 신호 전하를 발생시킨다. 이 인접하는 화소를 구성하는 섬 형상 반도체(P12)로의 광 누설은, 고체 촬상 장치의 해상도의 저하와 컬러 촬상에서의 혼색을 발생시킨다.As shown in FIG. 10A, the incident light beam 100 incident from the upper side enters into the band-shaped signal line N + region 2aa located below the island-shaped semiconductor P 11 . A part of the incident light beam 100 is a band-shaped signal line N + region 2aa sandwiched by two insulating layers having different refractive indices, and a band-shaped signal line N + region 2bb adjacent thereto (signal line semiconductor N Multiple reflected lights 101a, 101b, 101c, and 101d are generated in the + regions S 1 , S 2 , and S 3 ). Multiple reflected light (see Fig. 1a) (101a, 101b, 101c , 101d) , the photodiode region 7 of the island-shaped semiconductor (P 12) constituting the pixels adjacent to the island-shaped semiconductor (P 11) constituting the pixel Is incident on and generates signal charge. Light leakage to the island-like semiconductor P 12 constituting the adjacent pixels causes a decrease in the resolution of the solid-state imaging device and color mixing in color imaging.

도 10b에 본 실시 형태에 따른 고체 촬상 장치를 광입사면 측에서 본 모식 평면도를 도시한다. 도 10b에 도시하는 바와 같이, 화소를 구성하는 섬 형상 반도체(P11~P33)는, 정방격자 형상 또는 구형격자 형상으로 배열되어 있다. 도면의 수평 방향으로 연장되어 형성된 화소 선택선(9ab1, 9ab2, 9ab3)과 MOS 게이트 배선(5ab1, 5ab2, 5ab3)은 도면 상면에서 볼 때, 서로 겹치지 않도록 배열되어 있다. 화소 선택선(9ab1, 9ab2, 9ab3)은 MOS 게이트 배선(5ab1, 5ab2, 5ab3) 사이에 형성된 간극(G1, G2, G3, G4) 내에 배선되어 있다. 이 구성에 의해, 고체 촬상 장치의 화소 영역의 전역에서 광 조사면으로부터 입사한 입사광은 화소 선택선(9ab1, 9ab2, 9ab3)에 의해 진로가 막혀, 직접 다중 반사를 발생시키는 신호선 반도체 N+영역(S1, S2, S3)에 도달하는 것이 방지된다. 이에 따라, 본 실시 형태의 고체 촬상 장치에 의하면, 해상도의 저하와, 컬러 촬상에서의 혼색이 방지된다.10B is a schematic plan view of the solid-state imaging device according to the present embodiment as seen from the light incident surface side. As shown in FIG. 10B, the island-like semiconductors P 11 to P 33 constituting the pixels are arranged in a square lattice shape or a square lattice shape. The pixel selection lines 9ab1, 9ab2 and 9ab3 and the MOS gate lines 5ab1, 5ab2 and 5ab3 formed extending in the horizontal direction of the drawing are arranged so as not to overlap each other when viewed from the top of the drawing. The pixel selection lines 9ab1, 9ab2, 9ab3 are wired in the gaps G 1 , G 2 , G 3 , G 4 formed between the MOS gate wirings 5ab1, 5ab2, 5ab3. With this configuration, the incident light incident from the light irradiation surface in the entire region of the pixel region of the solid-state imaging device is blocked by the pixel selection lines 9ab1, 9ab2, and 9ab3, so that the signal line semiconductor N + region (which generates direct multiple reflection) Reaching S 1 , S 2 , S 3 ) is prevented. Thereby, according to the solid-state imaging device of this embodiment, the fall of a resolution and the mixed color in color imaging are prevented.

도 10c에 도 10b의 일점 쇄선 B로 둘러싸인 영역에서의 모식 입체 구조도를 도시한다. 도 10c에 도시하는 바와 같이, 섬 형상 반도체(P11, P12)의 외주부에 형성된 광반사 도체층(9aa, 9bb)에 접속된 화소 선택선(9ab1)이 형성되어 있다. 그리고, 이 화소 선택선(9ab1)은 간극(G2)이 형성되어 있는 영역에 수평 방향으로 연장되도록 형성되어 있다. 그 외에는, 도 1c에 도시된 화소 구조와 마찬가지이므로, 동일한 개소에는 동일한 부호를 부여하여 설명을 생략한다. 광입사면 측에서 보면, 광전 변환부가 존재하는 섬 형상 반도체(P11, P12) 이외의 영역은 화소 선택선(9ab1) 및 MOS 게이트 배선(5ab)에 의해 거의 덮어져 있으므로, 입사 광선(100)은 도 10a에 도시하는 화소 구조와 같이 인접하는 섬 형상 반도체의 내부로 누설되지는 않는다. 10C is a schematic three-dimensional structure diagram in the region enclosed by the dashed-dotted line B in FIG. 10B. As shown in FIG. 10C, the pixel selection lines 9ab1 connected to the light reflection conductor layers 9aa and 9bb formed on the outer peripheral portions of the island-like semiconductors P 11 and P 12 are formed. The pixel selection line 9ab1 is formed to extend in the horizontal direction in the region where the gap G 2 is formed. Otherwise, since it is the same as the pixel structure shown in FIG. 1C, the same code | symbol is attached | subjected to the same location and description is abbreviate | omitted. As viewed from the light incidence plane side, the region other than the island-like semiconductors P 11 and P 12 in which the photoelectric conversion unit is present is almost covered by the pixel selection line 9ab1 and the MOS gate wiring 5ab, so that the incident light beam 100 ) Does not leak into adjacent island-like semiconductors as in the pixel structure shown in Fig. 10A.

도 10d에 화소를 구성하는 섬 형상 반도체 사이에서 행 방향으로 연장되는 간극(G2)의 영역에 MOS 게이트 배선(55ab1)을 설치한 상태의 모식 입체 구조를 도시한다. MOS 게이트 배선(55ab1)을 설치한 것 이외에는, 도 1c, 도 10a에 도시하는 모식 입체 구조와 마찬가지이다. 도 10d에 도시하는 구조에 의해서도, 도 10c에 도시하는 구조와 마찬가지로, 광입사면 측에서 보면, 광전 변환부가 존재하는 섬 형상 반도체(P11, P12) 이외의 영역은 화소 선택선(9ab) 및 MOS 게이트 배선(55ab1)에 의해 거의 덮어져 있으므로, 입사 광선(100)은, 도 10a에 도시하는 화소 구조와 같이 인접하는 섬 형상 반도체 내부로 누설되지는 않는다. 10D shows a schematic three-dimensional structure in a state where the MOS gate wiring 55ab1 is provided in the region of the gap G 2 extending in the row direction between island-like semiconductors constituting the pixel. Except for providing the MOS gate wiring 55ab1, it is similar to the schematic three-dimensional structure shown in FIGS. 1C and 10A. Also in the structure shown in FIG. 10D, similarly to the structure shown in FIG. 10C, when viewed from the light incidence plane side, regions other than the island-like semiconductors P 11 and P 12 in which the photoelectric conversion units exist are pixel selection lines 9ab. And since it is almost covered by the MOS gate wiring 55ab1, the incident light beam 100 does not leak inside adjacent island-like semiconductors like the pixel structure shown in FIG. 10A.

도 10e에 본 실시 형태의 변형예에 따른 고체 촬상 장치의 평면도를 도시한다. 도 10e에 도시하는 바와 같이, 화소를 구성하는 섬 형상 반도체(P11~P33)는, 상하 방향으로 일렬로 배치되지 않고, 지그재그 형상으로 배치되어 있다. 이와 같이 화소를 구성하는 섬 형상 반도체(P11~P33)가 지그재그 형상으로 배치되는 것에 수반하여, 신호선 반도체 N+영역(S1, S2, S3)은 상하 방향으로 지그재그 형상으로 사행(蛇行)하면서 각 섬 형상 반도체(P11~P33)를 연결하고 있다. 도 10b와 마찬가지로, 화소 선택선(9ab1, 9ab2, 9ab3)은 MOS 게이트 배선(5ab1, 5ab2, 5ab3)의 간극(G1, G2, G3, G4) 내에 배선되어 있다. 이에 따라, 고체 촬상 장치의 화소 영역의 전역에서, 화소 선택선(9ab1, 9ab2, 9ab3)과 MOS 게이트 배선(5ab1, 5ab2, 5ab3)에 의해, 입사 광선이 직접 다중 반사를 발생하는 신호선 반도체 N+영역(S1, S2, S3)에 도달하는 것이 방지된다. 이에 따라, 본 변형예의 고체 촬상 장치에 의하면, 해상도의 저하와, 컬러 촬상에서의 혼색이 방지된다.10E is a plan view of the solid-state imaging device according to the modification of the present embodiment. As shown in FIG. 10E, the island-like semiconductors P 11 to P 33 constituting the pixels are arranged in a zigzag shape without being arranged in a line in the vertical direction. As the island-like semiconductors P 11 to P 33 constituting the pixel are arranged in a zigzag shape in this manner, the signal line semiconductors N + regions S 1 , S 2 , and S 3 meander in a zigzag shape in the vertical direction. Each island-like semiconductor (P 11 to P 33 ) is connected while traveling. As in FIG. 10B, the pixel selection lines 9ab1, 9ab2, and 9ab3 are wired in the gaps G 1 , G 2 , G 3 , and G 4 of the MOS gate wirings 5ab1, 5ab2, and 5ab3. Accordingly, the signal line semiconductors N + , in which the incident light beams directly generate multiple reflections by the pixel selection lines 9ab1, 9ab2, 9ab3 and the MOS gate wirings 5ab1, 5ab2, 5ab3 throughout the pixel region of the solid-state imaging device. Reaching the regions S 1 , S 2 , S 3 is prevented. Thereby, according to the solid-state imaging device of this modification, the fall of a resolution and the mixed color in color imaging are prevented.

한편, 도 10b, 도 10e에서는, 광입사면에서 본 상태에서 화소 선택선(9ab1, 9ab2, 9ab3)과, MOS 게이트 배선(5ab1, 5ab2, 5ab3)과의 사이에 미소한 간극이 형성되어 있지만, 화소 선택선(9ab1, 9ab2, 9ab3)과, MOS 게이트 배선(5ab1, 5ab2, 5ab3)을 위, 아래로 겹치도록 형성할 수 있다. 이에 따라, 고체 촬상 장치의 화소 영역의 전역에서, 입사 광선은 화소 선택선(9ab1, 9ab2, 9ab3)에 의해, 직접 다중 반사를 발생하는 신호선 반도체 N+영역(S1, S2, S3)에 도달하는 것이 보다 확실하게 방지된다. 이에 따라, 본 변형예의 고체 촬상 장치에 의하면, 해상도의 저하와, 컬러 촬상에서의 혼색이 방지된다. On the other hand, in Figs. 10B and 10E, a small gap is formed between the pixel selection lines 9ab1, 9ab2 and 9ab3 and the MOS gate wirings 5ab1, 5ab2 and 5ab3 in the state seen from the light incidence plane. The pixel selection lines 9ab1, 9ab2, and 9ab3 and the MOS gate lines 5ab1, 5ab2, and 5ab3 may be formed to overlap each other up and down. Accordingly, in the entire region of the pixel region of the solid-state imaging device, the incident light rays are generated by the pixel selection lines 9ab1, 9ab2, and 9ab3, and the signal line semiconductors N + regions S 1 , S 2 , and S 3 which directly generate multiple reflections. Reaching is more reliably prevented. Thereby, according to the solid-state imaging device of this modification, the fall of a resolution and the mixed color in color imaging are prevented.

(제9 실시 형태)(Ninth embodiment)

이하, 도 11a, 도 11을 참조하면서, 본 발명의 제9 실시 형태에 따른 고체 촬상 장치에 대해 설명한다. Hereinafter, the solid-state imaging device according to the ninth embodiment of the present invention will be described with reference to FIGS. 11A and 11.

도 11a에 본 실시 형태에 따른 고체 촬상 장치의 단면도를 도시한다. 도 1a에서 나타나는 제1 실시 형태에서는, 제1 반도체 N+영역(2)은 MOS 트랜지스터의 하측 부위 전체에 형성되어 있다. 이에 반하여, 도 11a에 도시하는 바와 같이, 본 실시 형태에서는, 제1 실시 형태에서 제1 반도체 N+영역(2)이 형성되어 있던 영역은, 제6 반도체 P+영역(2c)과, 제2 반도체 P영역(3)과 연결된 제7 반도체 P영역(3b)과, 이 제7 반도체 P영역(3b)에 의해 제6 반도체 P+영역(2c)으로부터 분리된 제8 반도체 N+영역(2d)으로 구성되어 있다. 본 화소 구조에서는, 제6 반도체 P+영역(2c)이 포토다이오드 영역(7)에 축적된 신호 전하를 읽어내기 위한 신호 전하 읽기부로서 기능하는 접합 트랜지스터의 드레인이 되고, 제8 반도체 N+영역(2d)이 포토다이오드 영역(7)에 축적된 신호 전하를 제거하기 위한 축적 신호 전하 제거부로서 기능하는 MOS 트랜지스터의 드레인이 된다. 이 화소 구조에서는, 제6 반도체 P+영역(2c)과, 제8 반도체 N+영역(2d)은 제2 반도체 P영역(3)과 연결된 제7 반도체 P영역(3b)에 의해 서로 분리되어 있다. 이에 따라, 신호 전하 읽기 동작과, 축적 신호 전하 제거 동작에 있어서, 전류의 경로를 서로 다르게 할 수 있다. 이 결과, 예를 들면, 고속 셔터 타이밍을 시간 추이로 독립된 신호 전하 읽기 타이밍과, 축적 신호 전하 제거 타이밍으로 행할 수 있어, 고속 셔터 동작이 가능해진다고 하는 촬상 동작상의 이점을 얻을 수 있다.11A is a sectional view of the solid-state imaging device according to the present embodiment. In the first embodiment shown in FIG. 1A, the first semiconductor N + region 2 is formed in the entire lower region of the MOS transistor. In contrast, as shown in FIG. 11A, in the present embodiment, the region in which the first semiconductor N + region 2 is formed in the first embodiment is the sixth semiconductor P + region 2c and the second. A seventh semiconductor P region 3b connected to the semiconductor P region 3 and an eighth semiconductor N + region 2d separated from the sixth semiconductor P + region 2c by the seventh semiconductor P region 3b. It consists of. In this pixel structure, the sixth semiconductor P + region 2c becomes the drain of the junction transistor which functions as a signal charge reading section for reading out the signal charge accumulated in the photodiode region 7 and the eighth semiconductor N + region. (2d) becomes a drain of the MOS transistor which functions as an accumulation signal charge removing unit for removing the signal charge accumulated in the photodiode region 7. In this pixel structure, the sixth semiconductor P + region 2c and the eighth semiconductor N + region 2d are separated from each other by the seventh semiconductor P region 3b connected to the second semiconductor P region 3. . As a result, the paths of the currents can be different from each other in the signal charge read operation and the accumulated signal charge removal operation. As a result, for example, the high-speed shutter timing can be performed with the independent signal charge read timing and the accumulated signal charge removal timing over time, and the advantage of the imaging operation that the high-speed shutter operation can be obtained can be obtained.

또한, 도 11a에 있어서, 접합 트랜지스터의 제6 반도체 P+영역(2c)은, 도 11b에 도시하는 본 실시 형태의 변형예에 따른 고체 촬상 장치의 화소 구조와 같이, 제9 반도체 N+영역(2ca)으로 치환하더라도 마찬가지의 촬상 동작이 실현된다. 이 경우에는, 제9 반도체 N+영역(2ca) 부근의 제2 반도체 P+영역(2)의 하부 영역이 신호 전하 읽기부로서 기능하는 접합 트랜지스터 소스가 된다.Further, in Figure 11a, the sixth semiconductor P + region (2c) of the junction transistor, such as the pixel structure of the solid-state image sensor according to the modified example of the embodiment shown in Figure 11b, a ninth semiconductor N + region ( The same imaging operation is realized even if it is replaced with 2ca). In this case, the lower region of the second semiconductor P + region 2 near the ninth semiconductor N + region 2ca becomes a junction transistor source that functions as a signal charge reading unit.

또한, 상기 실시 형태에서는, 화소 영역에 1개, 2개, 또는 3×3개(=9개)로 배열된 화소를 이용하여, 고체 촬상 장치의 화소 구조 및 그 촬상 동작에 대해 설명하였다. 그러나 이에 한정되지 않고, 본 발명의 기술적 사상은, 그 이외의 복수의 화소가 화소 영역에 1차원 또는 2차원 형상으로 배열된 고체 촬상 장치에 적용할 수 있음은 물론이다.In the above embodiment, the pixel structure of the solid-state imaging device and its imaging operation have been described using pixels arranged in one, two, or three by three (= 9) in the pixel region. However, the present invention is not limited thereto, and the technical idea of the present invention can be applied to a solid-state imaging device in which a plurality of other pixels are arranged in a pixel area in a one-dimensional or two-dimensional shape.

상기 실시 형태에서는, 섬 형상 반도체(1a) 중에 광전 변환부인 포토다이오드 영역(7), 신호 전하 축적부인 제3 반도체 N영역(6a, 6b), 신호 전하 읽기부인 접합 트랜지스터, 축적 신호 전하 제거부인 MOS 트랜지스터를 갖는 화소 구조로 하였지만, 섬 형상 반도체 중에는, 그 이외의 구성에 의해, 광전 변화부, 신호 전하 축적부, 신호 전하 읽기부, 축적 신호 전하 제거부를 구비한 구조라 하더라도, 본 발명의 기술 사상에 포함되는 것은 말할 필요도 없다.In the above embodiment, in the island-like semiconductor 1a, the photodiode region 7 as the photoelectric conversion portion, the third semiconductor N regions 6a and 6b as the signal charge accumulating portion, the junction transistor as the signal charge reading portion, and the MOS as the accumulated signal charge removing portion. Although a pixel structure having a transistor is provided, the island-like semiconductor has a structure other than that, even if the structure includes a photoelectric change section, a signal charge storage section, a signal charge readout section, and a accumulated signal charge removal section. It goes without saying that it is included.

상기 실시 형태에서는, 화소를 구성하는 섬 형상 반도체(1a, P11~P33)의 구조는, 모두 원기둥 형상의 것으로 하였다. 이에 한정되지 않고, 사각기둥 형상, 다각 기둥형상이어도 좋다.In the above embodiment, the structure of the island-like semiconductor constituting the pixel (1a, P 11 ~ P 33 ) is, and all of that cylindrical shape. It is not limited to this, A square pillar shape and a polygonal pillar shape may be sufficient.

상기 실시 형태에서는, 제1 반도체 N+영역(2) 및 제3 반도체 N영역(6a, 6b)은 N형 도전형으로 하고, 제2 반도체 P영역(3)은 P형 도전형으로 하고, 또한, 제4 반도체 P+영역(8a, 8b) 및 제5 반도체 P+영역(10)은 P형 도전형으로 하였다. 그러나 이에 한정되지 않고, 제1 반도체 영역(2) 및 제3 반도체 영역(6a, 6b)은 P형 도전형으로 하고, 제2 반도체 영역(3)은 N형 도전형으로 하고, 또한, 제4 반도체 영역(8a, 8b) 및 제5 반도체 영역(10)은 N+형 도전형으로 할 수도 있다. 이 경우, N+형의 제4 반도체 N+영역에는, 신호 전하인 정공의 반대 극성의 전자가 많이 축적되어 있다. 이 상태에서, 절연층(4a)과 N+형의 제4 반도체 N+영역의 계면에서, 가전자대에 존재하는 전자가 금제대 내의 에너지 순위에 열적으로 도전대에 여기되면, 암전류의 원인이 되는 정공이 발생한다. 이 정공은 N+형의 제4 반도체 N+영역에 존재하는 전자와 재결합하여 소멸한다. 이에 따라, 암전류가 되는 정공은 신호 전하(Qsig)에 혼입되지 않고, 암전류 및 암전류 노이즈는 발생하지 않는다.In the above embodiment, the first semiconductor N + region 2 and the third semiconductor N regions 6a and 6b are of N type conductivity, and the second semiconductor P region 3 is of P type conductivity. , The fourth semiconductor P + regions 8a and 8b and the fifth semiconductor P + region 10 were P-type conductivity. However, the present invention is not limited thereto, and the first semiconductor region 2 and the third semiconductor regions 6a and 6b are P-type conductivity, the second semiconductor region 3 is N-type conductivity, and the fourth The semiconductor regions 8a and 8b and the fifth semiconductor region 10 may be of an N + type conductivity type. In this case, many electrons of the opposite polarity of the holes as the signal charges are accumulated in the N + type fourth semiconductor N + region. In this state, at the interface between the insulating layer 4a and the N + -type fourth semiconductor N + region, when electrons present in the valence band are excited to the conductive band thermally in the energy ranking in the forbidden band, it causes a dark current. Holes are generated. These holes recombine and disappear with electrons present in the fourth semiconductor N + region of the N + type. Accordingly, holes that become dark currents are not mixed in the signal charge Qsig, and dark currents and dark current noises do not occur.

상기 실시 형태에서는, MOS 트랜지스터의 채널은 제2 반도체 P영역(3)에 전계에 의해 형성하였다(엔핸스먼트형). 이에 한정되지 않고, MOS 트랜지스터의 채널은, 예를 들면, 제2 반도체 P영역(3)에 이온 주입 등으로 불순물을 주입하는 디프레션형, 또는 매립 채널에 의해 형성할 수도 있다.In the above embodiment, the channel of the MOS transistor is formed in the second semiconductor P region 3 by an electric field (enhanced type). The channel of the MOS transistor may be formed by, for example, a depression type or a buried channel in which impurities are implanted into the second semiconductor P region 3 by ion implantation or the like.

상기 실시 형태에서는, 광투과 중간 영역(24)은 단층 구조로 하였지만, 광투과 중간 영역은 복수의 층으로 형성되어 있어도 좋고, 더 나아가, 광투과 중간 영역(24)에 컬러 필터층이 포함되어 있어도 좋다. In the above embodiment, the light transmitting intermediate region 24 has a single layer structure, but the light transmitting intermediate region may be formed of a plurality of layers, and further, the color filter layer may be included in the light transmitting intermediate region 24. .

상기 실시 형태에서는, 도체층(5a, 5b), 광반사 도체층(9a, 9b, 99a, 99b)은 단층의 금속막으로 형성하였지만, 복수층의 금속막으로 형성해도 된다. 또한, 도체층(5a, 5b), 광반사 도체층(9a, 9b, 99a, 99b)은 금속에 한정되지 않으며, 불순물 도프된 다결정 Si나, 실리사이드와 같이 장파장 광을 반사하는 재료층을 금속의 일부에 포함시켜서 형성해도 좋고, 불순물 도프된 다결정 Si나, 실리사이드만으로 형성해도 좋다.In the above embodiment, the conductor layers 5a and 5b and the light reflection conductor layers 9a, 9b, 99a and 99b are formed of a single metal film, but may be formed of a plurality of metal films. In addition, the conductor layers 5a and 5b and the light reflection conductor layers 9a, 9b, 99a and 99b are not limited to metals, and the material layers reflecting long-wavelength light such as impurity-doped polycrystalline Si or silicides may be used. It may be included in a part and may be formed, and may be formed only from impurity-doped polycrystalline Si and silicide.

도 1b, 도 2f, 도 10b, 도 10e에서는, 신호선을 구성하는 S1, S2, S3은 반도체 N+영역으로 하였다. 그러나 이에 한정되지 않으며, 도 5b에 도시하는 바와 같이, 제1 반도체 N+영역(2)의 하측에 절연층을 개재하지 않고 직접 금속으로 이루어지는 광반사 도체층(14b)이 형성되어 있는 경우에는, 신호선(S1, S2, S3)의 저항은 이 광반사 도체층(14b)에 의해 저하되므로, 신호선(S1, S2, S3)은 반도체 N+영역이 아니어도 좋다. 이 경우에도,　도 2f에서 나타나는 간극(G1, G2, G3, G4)에 입사한 입사 광선(100)은 광반사 도체층(14b)에 의해 반사되어, 그 일부가 해당 화소(섬 형상 반도체(1a))에 인접하는 화소(섬 형상 반도체)의 포토다이오드 영역(7)으로 누설되는 것이 방지된다.In Figure 1b, Figure 2f, Figure 10b, Figure 10e, S 1, S 2, S 3 constituting the signal line was set to N + semiconductor region. However, the present invention is not limited thereto, and as shown in FIG. 5B, when the light reflection conductor layer 14b made of metal is formed directly below the first semiconductor N + region 2 without interposing an insulating layer, a signal line is provided. Since the resistance of (S 1 , S 2 , S 3 ) is lowered by the light reflection conductor layer 14b, the signal lines S 1 , S 2 , S 3 may not be the semiconductor N + region. Even in this case, the incident light beam 100 incident on the gaps G 1 , G 2 , G 3 , and G 4 shown in FIG. 2F is reflected by the light reflection conductor layer 14b, and part of the pixels (islands) Leakage to the photodiode region 7 of the pixel (island semiconductor) adjacent to the shape semiconductor 1a is prevented.

상기 실시 형태에서는, 광반사 도체층(14a, 14b)은 전자파의 일종인 빛 등의 전자기 에너지파를 반사하는 것으로 하였지만, 광반사 도체층은 고체 촬상 장치의 사용 목적에 따라, 그 밖의 전자기 에너지파, 예를 들면, 적외선, 가시광선, 자외선, X선, 감마선, 전자선 등을 반사하는 것으로서도 기능하는 전자파 반사 도체층이어도 좋다. In the above embodiment, the light reflection conductor layers 14a and 14b reflect electromagnetic energy waves, such as light, which is a kind of electromagnetic waves, but the light reflection conductor layer has other electromagnetic energy waves depending on the purpose of use of the solid-state imaging device. For example, it may be an electromagnetic wave reflecting conductor layer which also functions as reflecting infrared rays, visible rays, ultraviolet rays, X-rays, gamma rays, electron beams, and the like.

또한, 본 출원은 2010년 10월 29일에 출원된 PCT/JP2010/69384에 근거한다. 본 명세서 중에 PCT/JP2010/69384의 명세서, 특허청구의 범위, 도면 전체를 참조로서 도입하는 것으로 한다.In addition, this application is based on PCT / JP2010 / 69384, filed October 29, 2010. In this specification, the specification of PCT / JP2010 / 69384, a claim, and the whole drawing shall be taken as reference.

또한, 본 발명은 본 발명의 광의의 정신과 범위에서 벗어나지 않고, 다양한 실시 형태 및 변형이 가능하다. 또한, 전술한 실시 형태는 본 발명의 일실시예를 설명하기 위한 것으로, 본 발명의 범위를 한정하는 것은 아니다. In addition, the present invention can be variously modified and modified without departing from the spirit and scope of the present invention. In addition, embodiment mentioned above is for describing one Example of this invention, and does not limit the scope of the present invention.

(산업상의 이용 가능성)  (Industrial availability)

본 발명은, 기둥 형상 구조를 갖는 반도체 내에 채널 영역이 형성되어 있는 트랜지스터를 구비하는 반도체 장치에 적용할 수 있다. INDUSTRIAL APPLICABILITY The present invention can be applied to a semiconductor device having a transistor in which a channel region is formed in a semiconductor having a columnar structure.

1a, 1b, 1c, P11~P33 : 화소를 구성하는 섬 형상 반도체
2, 2a, 2b : 제1 반도체 N+영역
2c : 제6 반도체 P+영역
2ca : 제9 반도체 N+영역
2d : 제8 반도체 N+영역
2aa, 2bb : 띠 형상 신호선 N+영역
3 : 제2 반도체 P영역
3a : 제2 반도체 영역(고유반도체 영역)
3b : 제7 반도체 P영역
4a, 4b : 절연층
5a, 5b, 5aa, 5bb : 게이트 도체층(MOS 트랜지스터 게이트 도체층)
5ab, 5ab1, 5ab2, 5ab3, 55ab1 : MOS 게이트 배선(MOS 트랜지스터 게이트 배선;도체배선)
6a, 6b, 66a, 66b : 제3 반도체 N영역
7 : 포토다이오드 영역
8a, 8b, 88a, 88b : 제4 반도체 P+영역
9a, 9b, 9aa, 9bb : 광반사 도체층
9ab, 9ab1, 9ab2, 9ab3: 화소 선택선(광반사 도체배선)
10, 10a, 10b : 제5 반도체 P+영역
10aa, 10bb : 금속층(화소 선택선)
11, 11a, 11b : 마이크로렌즈
12a, 12b : 광선(제5 반도체 P+영역의 상부 표면 부근의 초점에 집광되는 빛)
12c : 광선
12d, 12e : 반사 광선
13 : 절연층
14a, 14b : 광반사 도체층
15 : 광투과 절연층
16 : 광흡수층
17 : 광선(SiO2막으로의 입사 광선)
18a, 18b : 반사 광선(Si층에 의한 반사광)
19a, 19b : 입사 광선(Si층으로의 입사광)
20a : 오목부(P+영역의 오목부)
20b : 볼록부(P+영역의 볼록부)
21a, 21c : 광선(마이크로렌즈의 중심선을 따라 입사하는 빛)
21b, 21d : 광선(마이크로렌즈의 중앙부에 수직으로 입사하는 빛)
22a : 광선(오목부에서의 굴절광)
22b : 광선(볼록부에서의 굴절광)
23 : 마이크로렌즈의 초점
24: 광투과 중간 영역
25a, 25b : 제5 반도체 P+영역으로의 입사 광선
26 : 마이크로렌즈의 외주부의 1점
27 : 마이크로렌즈의 중심선
28a, 28b : 제5 반도체 P+영역의 외주부의 1점
29a, 29b : 광선(마이크로렌즈의 중심선 및 광투과 중간 영역을 통과한 빛)
30 : 섬 형상 반도체
31 : 신호선 반도체 N+영역
32 : 반도체 P영역
33a, 33b : 절연층
34a, 34b : 게이트 도체층
35a, 35b : 반도체 N영역
36 : 반도체 P+영역
37a, 37b : 화소 선택선
38a : 광선(섬 형상 반도체에 비스듬한 방향에서 입사하는 빛)
39a, 39b : 금속벽
40 : 반도체기판
41 : 포토다이오드 영역
42 : 소자 분리 영역
43a, 43b : MOS 트랜지스터 소스?드레인 영역
44 : 제1 층간 절연층
45 : MOS 트랜지스터 게이트 전극
46a, 46b, 46c : 콘택트 홀
47 : 제2 층간 절연층
48 : SiO2막
49 : SiN막
50 : 마이크로렌즈
51a, 51b, 51c, 51d : 금속 배선
52a, 52b, 52c, 52d, 100 : 광선
53a, 53b, 53c, 53d, 102 : 포토다이오드로의 입사 광선
55a, 55b : 광차폐 금속층
56, 56c : 전자
56a, 56b : 게이트 도체층
56d : 정공(홀)
99 : 광반사 도체 접속층
99a, 99b, 99c, 99d : 광반사 도체층
100 : 입사 광선
101a, 101b, 101c, 101d : 신호선 N+영역 내에서의 다중 반사광
G1, G2, G3, G4 : 간극
Ld : 포토다이오드 영역의 높이
Ldw : 반도체 P영역으로 확산되는 공핍층 길이
Qsig : 신호 전하
S1, S2, S3 : 신호선 반도체 N+영역
φ(V) : 전위 방향
Vs, Vp, Vg, Vpg, Vrg1, Vrg2, Vp1,Vp2, VH : 전위(전압) 1a, 1b, 1c, and P 11 to P 33 : island-like semiconductors constituting pixels
2, 2a, 2b: first semiconductor N + region
2c: sixth semiconductor P + region
2ca: ninth semiconductor N + region
2d: eighth semiconductor N + region
2aa, 2bb: strip-shaped signal line N + region
3: second semiconductor P region
3a: second semiconductor region (intrinsic semiconductor region)
3b: seventh semiconductor P region
4a, 4b: insulation layer
5a, 5b, 5aa, 5bb: gate conductor layer (MOS transistor gate conductor layer)
5ab, 5ab1, 5ab2, 5ab3, 55ab1: MOS gate wiring (MOS transistor gate wiring; conductor wiring)
6a, 6b, 66a, 66b: third semiconductor N region
7: photodiode area
8a, 8b, 88a, 88b: fourth semiconductor P + region
9a, 9b, 9aa, 9bb: light reflecting conductor layer
9ab, 9ab1, 9ab2, 9ab3: pixel select line (light reflection conductor wiring)
10, 10a, 10b: fifth semiconductor P + region
10aa, 10bb: metal layer (pixel selection line)
11, 11a, 11b: microlenses
12a, 12b: light beam (light focused at a focus near the upper surface of the fifth semiconductor P + region)
12c: rays
12d, 12e: reflected rays
13: insulation layer
14a, 14b: light reflecting conductor layer
15: light transmission insulation layer
16: light absorption layer
17 light beam (incident light beam into the SiO 2 film)
18a, 18b: reflected light (reflected light by Si layer)
19a, 19b: incident light (incident light into the Si layer)
20a: concave portion (concave portion of P + region)
20b: Convex part (convex part of P + area)
21a, 21c: light rays (light incident along the center line of the microlens)
21b, 21d: Light rays (light incident perpendicularly to the center of the microlens)
22a: light ray (refracted light at recess)
22b: light ray (refracted light at convex portion)
23: focus of the microlens
24: light transmission intermediate region
25a, 25b: incident light rays into the fifth semiconductor P + region
26: 1 point of the outer peripheral portion of the microlens
27: center line of the microlens
28a, 28b: 1 point of the outer peripheral portion of the fifth semiconductor P + region
29a, 29b: light rays (light passing through the center line of the microlens and the light transmission intermediate region)
30: island shape semiconductor
31: signal line semiconductor N + region
32: semiconductor P area
33a, 33b: insulation layer
34a, 34b: gate conductor layer
35a, 35b: semiconductor N area
36: semiconductor P + region
37a, 37b: pixel selection line
38a: light ray (light incident on the island-like semiconductor in an oblique direction)
39a, 39b: metal wall
40: semiconductor substrate
41: photodiode area
42: device isolation region
43a, 43b: MOS transistor source-drain region
44: first interlayer insulating layer
45: MOS transistor gate electrode
46a, 46b, 46c: contact hole
47: second interlayer insulating layer
48: SiO 2 film
49 SiN film
50: microlens
51a, 51b, 51c, 51d: metal wiring
52a, 52b, 52c, 52d, 100: light beam
53a, 53b, 53c, 53d, and 102: incident light beams to the photodiode
55a, 55b: light shielding metal layer
56, 56c: electronic
56a, 56b: gate conductor layer
56d: hole (hole)
99: light reflection conductor connection layer
99a, 99b, 99c, 99d: light reflecting conductor layer
100: incident light
101a, 101b, 101c, 101d: multiple reflected light in the signal line N + region
G 1 , G 2 , G 3 , G 4 : gap
Ld: height of photodiode area
Ldw: Depletion layer length diffused into semiconductor P region
Qsig: signal charge
S 1 , S 2 , S 3 : signal line semiconductor N + region
φ (V): potential direction
Vs, Vp, Vg, Vpg, Vrg1, Vrg2, Vp1, Vp2, VH: Potential (voltage)

Claims (11)

복수의 화소가 2차원 형상으로 배열된 고체 촬상 장치로서,
기판상에 상기 복수의 화소를 구성하는 복수의 섬 형상 반도체가 형성되고,
상기 각 섬 형상 반도체는, 각각
해당 섬 형상 반도체의 하부에 형성된 제1 반도체 영역과,
상기 제1 반도체 영역상에 형성되어, 상기 제1 반도체 영역과 반대의 도전형 또는 고유반도체인 제2 반도체 영역과,
상기 제2 반도체 영역의 상부 측면 영역에 형성되어, 상기 제1 반도체 영역과 동일한 도전형인 제3 반도체 영역과,
상기 제3 반도체 영역의 외주부에 형성되어, 상기 제1 반도체 영역과 반대의 도전형인 제4 반도체 영역과,
상기 제4 반도체 영역 및 상기 제2 반도체 영역의 하부 측면 영역의 외주부에 형성된 절연층과,
상기 절연층의 외주부에 형성되어, 상기 제2 반도체 영역의 하부 영역에 채널을 형성하는 게이트 전극으로서 기능하는 도체층과,
상기 제3 반도체 영역, 상기 제4 반도체 영역 및 상기 절연층의 외주부에 형성되어, 전자기 에너지파를 반사하는 반사 도체층과,
상기 제2 반도체 영역 및 상기 제3 반도체 영역의 상부 영역에 형성되어, 상기 제4 반도체 영역과 동일한 도전형인 제5 반도체 영역과,
상기 제5 반도체 영역상에 형성되어, 해당 제5 반도체 영역의 상부 표면 부근에 초점이 위치하는 마이크로렌즈를 포함하고,
상기 섬 형상 반도체가 광전 변환부로서 기능하는 부위와, 신호 전하 축적부로서 기능하는 부위와, 신호 전하 읽기부로서 기능하는 부위와, 축적 신호 전하 제거부로서 기능하는 부위를 포함하고 있으며,
상기 광전 변환부가 상기 제2 반도체 영역 및 상기 제3 반도체 영역으로 구성된 포토다이오드 영역으로 구성되고, 상기 마이크로렌즈에 입사한 전자기 에너지파에 의해, 상기 광전 변환부에 신호 전하가 발생하고,
상기 신호 전하 축적부가 상기 제3 반도체 영역으로 구성되고, 상기 광전 변환부에서 발생한 신호 전하를 축적하며,
상기 신호 전하 읽기부가 상기 제5 반도체 영역, 상기 제2 반도체 영역의 하부 영역을 드레인 또는 소스로 하고, 상기 신호 전하 축적부를 게이트로 한 접합 트랜지스터로 구성됨과 함께, 상기 신호 전하 축적부에 축적된 신호 전하의 양에 따라서 변화하는 상기 접합 트랜지스터의 드레인과 소스 사이에 흐르는 드레인?소스간 전류를 출력 신호로서 읽어내도록 기능하고,
상기 축적 신호 전하 제거부가 상기 제1 반도체 영역을 드레인으로, 상기 도체층을 게이트로, 상기 제3 반도체 영역을 소스로, 상기 제1 반도체 영역과 상기 제3 반도체 영역 사이에 끼워진 상기 제2 반도체 영역을 채널로 한 MOS 트랜지스터로 구성되고, 상기 도체층에 소정의 전압을 인가함으로써 상기 신호 전하 축적부에 축적된 신호 전하를 상기 제1 반도체 영역으로 제거하도록 기능하는
것을 특징으로 하는 고체 촬상 장치. A solid-state imaging device in which a plurality of pixels are arranged in a two-dimensional shape,
A plurality of island-like semiconductors constituting the plurality of pixels are formed on a substrate,
The island-like semiconductors, respectively
A first semiconductor region formed under the island-like semiconductor,
A second semiconductor region formed on the first semiconductor region, the second semiconductor region being a conductivity type or intrinsic semiconductor opposite to the first semiconductor region;
A third semiconductor region formed in an upper side region of the second semiconductor region, the third semiconductor region being of the same conductivity type as the first semiconductor region,
A fourth semiconductor region formed on an outer circumferential portion of the third semiconductor region and having a conductivity type opposite to that of the first semiconductor region;
An insulating layer formed on an outer circumferential portion of the lower side region of the fourth semiconductor region and the second semiconductor region;
A conductor layer formed on an outer periphery of said insulating layer and functioning as a gate electrode for forming a channel in a lower region of said second semiconductor region;
A reflective conductor layer formed on outer periphery of said third semiconductor region, said fourth semiconductor region and said insulating layer and reflecting electromagnetic energy waves;
A fifth semiconductor region formed in the upper region of the second semiconductor region and the third semiconductor region, and having the same conductivity type as the fourth semiconductor region;
A microlens formed on said fifth semiconductor region, said microlens being in focus near a top surface of said fifth semiconductor region,
The island-like semiconductor includes a portion that functions as a photoelectric conversion portion, a portion that functions as a signal charge storage portion, a portion that functions as a signal charge reading portion, and a portion that functions as a storage signal charge removing portion,
The photoelectric conversion section is configured by a photodiode region including the second semiconductor region and the third semiconductor region, and signal charges are generated in the photoelectric conversion section by electromagnetic energy waves incident on the microlens.
The signal charge accumulating portion is constituted by the third semiconductor region, accumulates signal charge generated in the photoelectric conversion portion,
A signal accumulated in the signal charge storage unit while the signal charge reading unit is configured of a junction transistor having a drain or a source as a drain or a source of the fifth semiconductor region and a lower region of the second semiconductor region; Function to read out the drain-source current flowing between the drain and the source of the junction transistor, which change according to the amount of charge, as an output signal,
The accumulated signal charge removing unit is configured to drain the first semiconductor region, the conductor layer as a gate, the third semiconductor region as a source, and the second semiconductor region sandwiched between the first semiconductor region and the third semiconductor region. And a MOS transistor having a channel, and functioning to remove the signal charge accumulated in the signal charge storage portion to the first semiconductor region by applying a predetermined voltage to the conductor layer.
A solid-state imaging device, characterized in that. 제1항에 있어서,
상기 고체 촬상 장치에 있어서,
해당 고체 촬상 장치에 의해 실행되는 촬상 동작이,
상기 광전 변환부에서 발생한 신호 전하를, 상기 제3 반도체 영역에 축적하는 신호 전하 축적 동작과,
상기 제3 반도체 영역에 축적된 신호 전하의 양에 따라서, 상기 접합 트랜지스터의 상기 드레인?소스간 전류를 출력 신호로서 읽어내는 신호 전하 읽기 동작과,
상기 제3 반도체 영역에 축적한 축적 신호 전하를 상기 도체층에 소정의 전압을 인가하여, 상기 제1 반도체 영역으로 제거하는 축적 신호 전하 제거 동작
을 포함하고,
상기 신호 전하 축적 동작, 상기 신호 전하 읽기 동작 및 상기 축적 신호 전하 제거 동작이 각각 동작할 때, 상기 제4 반도체 영역에 상기 신호 전하와 반대 극성의 전하가 축적되는
것을 특징으로 하는 고체 촬상 장치. The method of claim 1,
In the solid-state imaging device,
The imaging operation performed by the solid-state imaging device,
A signal charge accumulation operation for accumulating signal charges generated in the photoelectric conversion section in the third semiconductor region;
A signal charge read operation for reading the drain-source current of the junction transistor as an output signal in accordance with the amount of signal charge accumulated in the third semiconductor region;
An accumulated signal charge removing operation of applying a predetermined voltage to the conductor layer and removing the accumulated signal charges accumulated in the third semiconductor region to the first semiconductor region.
Including,
When the signal charge accumulation operation, the signal charge read operation, and the accumulated signal charge removal operation are performed respectively, charges having opposite polarities to the signal charges are accumulated in the fourth semiconductor region.
A solid-state imaging device, characterized in that. 제1항 또는 제2항에 있어서,
상기 제1 반도체 영역을 대신하여, 상기 제2 반도체 영역과 동일한 도전형의 제6 반도체 영역 또는 상기 제2 반도체 영역과 반대의 도전형인 제9 반도체 영역과, 상기 제2 반도체 영역과 동일한 도전형으로서, 상기 제2 반도체 영역에 연결된 제7 반도체 영역과, 상기 제2 반도체 영역과 반대의 도전형인 제8 반도체 영역을 포함하고, 상기 제6 반도체 영역, 상기 제9 반도체 영역 부근의 상기 제2 반도체 영역의 하부 영역이 각각 상기 접합 트랜지스터의 드레인, 소스이며, 상기 제8 반도체 영역이 상기 MOS 트랜지스터의 드레인인 것을 특징으로 하는 고체 촬상 장치. The method according to claim 1 or 2,
Instead of the first semiconductor region, a sixth semiconductor region of the same conductivity type as the second semiconductor region or a ninth semiconductor region of a conductivity type opposite to the second semiconductor region and the same conductivity type as the second semiconductor region may be used. And a seventh semiconductor region connected to the second semiconductor region, and an eighth semiconductor region having a conductivity type opposite to the second semiconductor region, wherein the second semiconductor region is adjacent to the sixth semiconductor region and the ninth semiconductor region. A lower region of the transistor is a drain and a source of the junction transistor, and the eighth semiconductor region is a drain of the MOS transistor. 제1항 또는 제2항에 있어서,
상기 섬 형상 반도체의 하측 영역에 형성된 반사층을 포함하는 것을 특징으로 하는 고체 촬상 장치. The method according to claim 1 or 2,
And a reflective layer formed in the lower region of the island-like semiconductor. 제1항 또는 제2항에 있어서,
상기 섬 형상 반도체의 하측 영역에 형성된 광투과 절연층과, 상기 광투과 절연층의 하측 영역에 형성된 광흡수층을 더 포함하며,
상기 마이크로렌즈로부터 입사하고, 상기 도체층 및 상기 반사 도체층에 의해 반사되면서, 상기 제1 내지 제4 반도체 영역을 통과하여, 상기 광투과 절연층에 도달한 광반사율이 녹색광이 상대적으로 커짐과 동시에 적색광이 상대적으로 작아지도록, 상기 광투과 절연층의 두께가 설정되는 것을 특징으로 하는 고체 촬상 장치.The method according to claim 1 or 2,
And a light transmitting layer formed on a lower region of the island-shaped semiconductor, and a light absorbing layer formed on a lower region of the light transmitting insulating layer.
The light reflectance incident from the microlens and reflected by the conductor layer and the reflective conductor layer, passing through the first to fourth semiconductor regions and reaching the light transmissive insulating layer, increases the green light relatively simultaneously. And the thickness of the light transmitting insulating layer is set so that the red light becomes relatively small. 제1항 또는 제2항에 있어서,
상기 섬 형상 반도체의 하측 영역에 형성된 광투과 절연층과, 상기 광투과 절연층의 하측 영역에 형성된 광흡수층을 더 포함하며,
상기 마이크로렌즈로부터 입사하고, 상기 도체층 및 상기 반사 도체층에 의해 반사되면서, 상기 제1 내지 제4 반도체 영역을 통과하여, 상기 광투과 절연층에 도달한 광반사율이 녹색광 및 적색광이 상대적으로 커지도록, 상기 광투과 절연층의 두께가 설정되는 것을 특징으로 하는 고체 촬상 장치. The method according to claim 1 or 2,
And a light transmitting layer formed on a lower region of the island-shaped semiconductor, and a light absorbing layer formed on a lower region of the light transmitting insulating layer.
The light reflectance that enters from the microlens and is reflected by the conductor layer and the reflective conductor layer and passes through the first to fourth semiconductor regions to reach the light transmissive insulating layer becomes relatively large in green light and red light. And the thickness of the light transmissive insulating layer is set. 제1항 또는 제2항에 있어서,
상기 마이크로렌즈와 상기 섬 형상 반도체 사이에 형성된 광투명 중간층을 포함하며,
상기 마이크로렌즈의 초점이 상기 광투명 중간층의 내부에 위치하는 것을 특징으로 하는 고체 촬상 장치. The method according to claim 1 or 2,
A light transparent intermediate layer formed between the microlens and the island-like semiconductor,
And the focal point of the microlens is located inside the light-transparent intermediate layer. 제1항 또는 제2항에 있어서,
상기 섬 형상 반도체 상부의 중앙 표층부에 오목부 또는 볼록부가 형성되어,
상기 오목부의 오목 형상면 또는 상기 볼록부의 볼록 형상면을 경계면으로 하여 서로 접하는 2개의 물질 영역의 광굴절율이 서로 다른 것을 특징으로 하는 고체 촬상 장치. The method according to claim 1 or 2,
Concave or convex portions are formed in the central surface layer portion on the island-shaped semiconductor,
And a photorefractive index of the two material regions in contact with each other with the concave surface of the concave portion or the convex surface of the convex portion as an interface. 제1항 또는 제2항에 있어서,
상기 마이크로렌즈와 상기 섬 형상 반도체 사이에 형성된 광투명 중간층을 포함하며,
상기 마이크로렌즈의 외주부의 1점으로부터 입사하고, 상기 마이크로렌즈의 중심선 및 상기 광투명 중간층을 통과하여, 상기 섬 형상 반도체 상부 외주부의 1점에 도달하는 광선과, 상기 제5 반도체 영역의 상부 표면과 직교하는 선이 이루는 각도(θi)가, 브루스터 각(θb)(= tan-1(N1/N2); 여기서, N1 : 상기 광투명 중간층의 굴절율, N2 : 상기 제5 반도체 영역의 굴절율) 보다 작은 것을 특징으로 하는 고체 촬상 장치. The method according to claim 1 or 2,
A light transparent intermediate layer formed between the microlens and the island-like semiconductor,
A light ray incident from one point of the outer circumference of the microlens, passing through the center line of the microlens and the optically transparent intermediate layer, and reaching one point of the outer circumference of the island-shaped semiconductor, and an upper surface of the fifth semiconductor region; The angle θi formed by the orthogonal lines is Brewster angle θb (= tan −1 (N 1 / N 2 ); where N1: refractive index of the light-transparent intermediate layer, N2: refractive index of the fifth semiconductor region) It is smaller, the solid-state imaging device characterized by the above. 제1항 또는 제2항에 있어서,
상기 복수의 화소가 정방격자 형상, 구형격자 형상, 또는 지그재그 형상으로 배열되고 있어,
상기 복수의 화소 중에서, 종방향으로 배열되는 복수의 화소에서의 상기 제1 반도체 영역을 서로 전기적으로 접속함과 함께, 종방향으로 연장되는 복수의 도체배선과,
상기 복수의 화소 중에서, 횡방향으로 배열되는 복수의 화소에서의 상기 도체층을 서로 전기적으로 접속함과 함께, 횡방향으로 연장되는 복수의 도체배선과,
상기 복수의 화소 중에서, 횡방향으로 배열되는 복수의 화소에서의 상기 반사 도체층을 서로 전기적으로 접속함과 함께, 횡방향으로 연장되는 복수의 반사 도체배선을 더 포함하며,
상기 횡방향으로 연장되는 도체배선과 상기 반사 도체배선이 상기 복수의 화소로의 전자기 에너지파의 조사 방향에서 볼 때, 서로 위, 아래로 겹치지 않고, 또한 종방향으로 교대로 배열되는 것을 특징으로 하는 고체 촬상 장치. The method according to claim 1 or 2,
The plurality of pixels are arranged in a square grid shape, a square grid shape, or a zigzag shape,
A plurality of conductor wirings extending in the longitudinal direction while electrically connecting the first semiconductor regions in the plurality of pixels arranged in the longitudinal direction among the plurality of pixels;
A plurality of conductor wirings extending laterally while electrically connecting the conductor layers of the plurality of pixels arranged in the transverse direction to each other;
Further comprising a plurality of reflective conductor wirings extending in the lateral direction while electrically connecting the reflective conductor layers in the plurality of pixels arranged in the lateral direction among the plurality of pixels,
The conductor wires extending in the transverse direction and the reflective conductor wires do not overlap each other up and down when viewed from the irradiation direction of electromagnetic energy waves to the plurality of pixels, and are alternately arranged in the longitudinal direction. Solid-state imaging device. 제1항 또는 제2항에 있어서,
상기 복수의 화소 각각에서의 상기 반사 도체층은 해당 화소에서의 상기 제5 반도체 영역과 전기적으로 분리되어 있고, 상기 복수의 화소에서의 모든 상기 반사 도체층은 상기 복수의 화소가 존재하는 화소 영역에 걸쳐, 해당 화소 영역을 덮도록 서로 연결되는 것을 특징으로 하는 고체 촬상 장치. The method according to claim 1 or 2,
The reflective conductor layer in each of the plurality of pixels is electrically separated from the fifth semiconductor region in the pixel, and all of the reflective conductor layers in the plurality of pixels are in a pixel region in which the plurality of pixels are present. And are connected to each other so as to cover the pixel region.
KR1020127011946A 2010-10-29 2011-07-29 Solid-state imaging device KR20120125600A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/JP2010/069384 WO2012056586A1 (en) 2010-10-29 2010-10-29 Solid-state imaging device
WOPCT/JP2010/069384 2010-10-29
PCT/JP2011/067540 WO2012056782A1 (en) 2010-10-29 2011-07-29 Solid-state imaging device

Publications (1)

Publication Number Publication Date
KR20120125600A true KR20120125600A (en) 2012-11-16

Family

ID=44693610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127011946A KR20120125600A (en) 2010-10-29 2011-07-29 Solid-state imaging device

Country Status (5)

Country Link
JP (1) JP4769911B1 (en)
KR (1) KR20120125600A (en)
CN (1) CN102668084A (en)
TW (1) TW201218364A (en)
WO (2) WO2012056586A1 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054182B2 (en) * 2010-03-12 2012-10-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Solid-state imaging device
WO2014061100A1 (en) * 2012-10-16 2014-04-24 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド Solid-state image pickup device
US8921905B2 (en) 2012-10-16 2014-12-30 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
JP2014127545A (en) * 2012-12-26 2014-07-07 Sony Corp Solid-state imaging element and solid-state imaging device including the same
JP6368894B1 (en) * 2017-07-04 2018-08-01 雫石　誠 Photoelectric conversion element and optical measuring device
CN111294493A (en) * 2020-02-25 2020-06-16 Oppo广东移动通信有限公司 Image sensor, camera assembly and mobile terminal
TWI725827B (en) * 2020-04-24 2021-04-21 力晶積成電子製造股份有限公司 Image sensing module

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6393174A (en) * 1986-10-07 1988-04-23 Nec Corp Photodiode
JP3008163B2 (en) * 1995-08-24 2000-02-14 エルジイ・セミコン・カンパニイ・リミテッド Solid-state imaging device and method of manufacturing the same
JP3713418B2 (en) * 2000-05-30 2005-11-09 光正 小柳 Manufacturing method of three-dimensional image processing apparatus
JP2002100796A (en) * 2000-07-18 2002-04-05 Nippon Sheet Glass Co Ltd Photodetection element array
JP3762673B2 (en) * 2001-08-29 2006-04-05 シャープ株式会社 Solid-state imaging device and manufacturing method thereof
JP2003258220A (en) * 2002-02-28 2003-09-12 Canon Inc Imaging element and imaging device
JP2008112831A (en) * 2006-10-30 2008-05-15 Fujifilm Corp Solid-state imaging element, and imaging apparatus equipped with it
TW200913244A (en) * 2007-09-12 2009-03-16 Unisantis Electronics Jp Ltd A solid state imaging device
JP5369441B2 (en) * 2008-01-24 2013-12-18 ソニー株式会社 Solid-state image sensor
JP2009188316A (en) * 2008-02-08 2009-08-20 Denso Corp Light receiving element
WO2009133623A1 (en) * 2008-05-02 2009-11-05 日本ユニサンティスエレクトロニクス株式会社 Solid-state imaging element
JP2010056167A (en) * 2008-08-26 2010-03-11 Sony Corp Solid-state image pickup element and manufacturing method thereof

Also Published As

Publication number Publication date
JPWO2012056586A1 (en) 2014-03-20
JP4769911B1 (en) 2011-09-07
TW201218364A (en) 2012-05-01
WO2012056586A1 (en) 2012-05-03
WO2012056782A1 (en) 2012-05-03
CN102668084A (en) 2012-09-12

Similar Documents

Publication Publication Date Title
US8378400B2 (en) Solid state imaging device
JP6274567B2 (en) Solid-state imaging device and imaging system
US10074682B2 (en) Phase difference detection in pixels
US20140339606A1 (en) Bsi cmos image sensor
KR101458271B1 (en) Backside image sensor pixel with silicon microlenses and metal reflector
US9263487B2 (en) Photoelectric conversion apparatus
US10608031B2 (en) Image sensor
KR20120125600A (en) Solid-state imaging device
US20140339615A1 (en) Bsi cmos image sensor
US9443891B2 (en) Solid-state image sensor and imaging device
JP7383597B2 (en) Image sensor and imaging device
US20090250777A1 (en) Image sensor and image sensor manufacturing method
US20040214368A1 (en) Microlens array with improved fill factor
JP2012169530A (en) Solid state image sensor, manufacturing method therefor, and electronic apparatus
TWI588981B (en) Image sensor
US7884397B2 (en) Solid-state image sensor and method for producing the same
WO2011151951A1 (en) Solid-state image pickup device
JP5393904B2 (en) Photoelectric conversion device
JP4769910B1 (en) Solid-state imaging device
WO2024029383A1 (en) Light detecting device and electronic apparatus
CN116256724A (en) Detection unit, detection array motherboard, detector and laser radar
CN116936586A (en) Image sensor
JP2020065040A (en) Photoelectric conversion device and apparatus
JP2018061060A (en) Solid-state imaging apparatus and imaging system
CN110770908A (en) Image sensor, manufacturing method thereof and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application