KR20120111684A

KR20120111684A - 액정표시장치

Info

Publication number: KR20120111684A
Application number: KR1020110030323A
Authority: KR
Inventors: 김홍재; 최현철
Original assignee: 엘지디스플레이 주식회사
Priority date: 2011-04-01
Filing date: 2011-04-01
Publication date: 2012-10-10
Also published as: TW201241810A; TWI485677B; EP2506246A1; CN102737596B; CN102737596A; US20120249492A1

Abstract

본 발명은 액정표시장치에 관한 것이다. 본 발명의 액정표시장치는 라인 방향을 따라 형성된 데이터라인들, 상기 라인 방향과 교차하는 컬럼 방향을 따라 형성되는 게이트라인들, 상기 데이터라인들과 상기 게이트라인들에 의해 정의된 매트릭스 형태로 배치된 다수의 픽셀들을 포함하는 액정표시패널; 상기 데이터라인들에 데이터 전압을 공급하는 데이터 구동회로; 및 상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 포함하고, 상기 픽셀들 각각은 서브픽셀들을 포함하며, 상기 서브픽셀들 각각의 컬럼 방향의 길이는 상기 서브픽셀들 각각의 라인 방향의 길이보다 길고, 상기 서브픽셀들 중 2 이상의 서브픽셀들은 하나의 게이트라인을 공유하며, 상기 2 이상의 서브픽셀들은 상기 하나의 게이트라인으로부터의 게이트펄스에 응답하여 동시에 데이터 전압을 충전하는 것을 특징으로 한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.

액정표시장치는 그 구동 방법과 제조 공정의 발달에 힘입어 제조 원가와 화질이 크게 향상되고 있다. 최근에는 일반적인 픽셀 배치가 적용된 액정표시장치에 비하여, 액정표시장치의 픽셀 배치를 도 1과 같은 픽셀 배치로 적용하여 소스 드라이브 IC(Integrated Circuit)의 개수를 1/2 내지 1/3로 줄임으로써, 제조 원가를 절감한 TRD(Triple rate driving) 기술이 제안된 바 있다.

도 1은 기존 TRD 액정표시장치에 클리어 타입(Clear type)을 적용하여 "A"를 표시한 실험 결과를 나타낸다. 클리어 타입(Clear type)은 마이크로소프트 윈도의 글꼴 렌더링 기술로서, 문자열의 모양을 컴퓨터 디스플레이 화면의 특정한 방식으로 개선해 준다. 도 1에서 확인할 수 있는 바와 같이, 기존 TRD 액정표시장치는 라인 방향(x축 방향)으로 긴 서브 픽셀들의 구조로 되어 있다. 하지만, 이러한 구조의 기존 TRD 액정표시장치는 클리어 타입에서 가독성이 나빠지고 컬럼 방향(y축 방향)으로 긴 서브 픽셀들을 가지는 일반적인 픽셀 구조의 액정표시장치에 비하여 클리어 타입의 문자 가독성이 30% 이상 떨어지는 문제가 있다. 따라서, 기존 TRD 액정표시장치는 낮은 문자 가독성으로 인하여 상용 제품으로 적용되지 않고 있다. 하지만, 세트 메이커(set maker) 업체들의 액정표시패널의 가격 인하 요구에 따라, 제조 원가의 절감을 위하여 소스 드라이브 IC의 개수를 줄일 수 있는 방법이 계속해서 요구되고 있다.

본 발명은 소스 드라이브 IC의 개수를 줄임과 동시에, 클리어 타입의 문자 가독성을 높일 수 있는 액정표시장치를 제공한다.

본 발명의 액정표시장치는 라인 방향을 따라 형성된 데이터라인들, 상기 라인 방향과 교차하는 컬럼 방향을 따라 형성되는 게이트라인들, 상기 데이터라인들과 상기 게이트라인들에 의해 정의된 매트릭스 형태로 배치된 다수의 픽셀들을 포함하는 액정표시패널; 상기 데이터라인들에 데이터 전압을 공급하는 데이터 구동회로; 및 상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 포함하고, 상기 픽셀들 각각은 서브픽셀들을 포함하며, 상기 서브픽셀들 각각의 컬럼 방향의 길이는 상기 서브픽셀들 각각의 라인 방향의 길이보다 길고, 상기 서브픽셀들 중 2 이상의 서브픽셀들은 하나의 게이트라인을 공유하며, 상기 2 이상의 서브픽셀들은 상기 하나의 게이트라인으로부터의 게이트펄스에 응답하여 동시에 데이터 전압을 충전하는 것을 특징으로 한다.

본 발명의 액정표시장치는 라인 방향을 따라 형성된 데이터라인들, 상기 라인 방향과 교차하는 컬럼 방향을 따라 형성되는 게이트라인들, 상기 데이터라인들과 상기 게이트라인들에 의해 정의된 매트릭스 형태로 배치된 다수의 픽셀들을 포함하는 액정표시패널; 상기 데이터라인들에 데이터 전압을 공급하는 데이터 구동회로; 및 상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 포함하고, 상기 픽셀들 각각은 서브픽셀들을 포함하며, 상기 서브픽셀들 각각의 라인 방향의 길이는 상기 서브픽셀들 각각의 컬럼 방향의 길이보다 길고, 상기 서브픽셀들 중 2 이상의 서브픽셀들은 하나의 데이터라인을 공유하며, 상기 2 이상의 서브픽셀들은 상기 하나의 데이터라인을 통해 시분할 공급되는 데이터 전압을 충전하는 것을 특징으로 한다.

본 발명은 데이터라인들을 표시패널의 라인 방향을 따라 형성하고, 게이트라인들을 컬럼 방향을 따라 형성한다. 또한, 본 발명의 서브픽셀들은 적어도 하나의 게이트 라인 또는 하나의 데이터 라인을 공유한다. 그 결과, 본 발명은 소스 드라이브 IC의 개수를 줄여 비용을 절감할 수 있을 뿐만 아니라, 클리어 타입의 문자 가독성을 높일 수 있다. 또한, 본 발명은 게이트 라인의 감소로 인해 개구율을 증가시킬 수 있다.

또한, 본 발명은 표시패널의 서브픽셀들을 도트 인버전 방식으로 구동하고, 데이터라인들에 데이터 전압을 직류로 인가한다. 그 결과, 본 발명은 소비전력을 현저히 줄일 수 있다.

나아가, 본 발명은 서브픽셀들의 단변이 데이터 라인들과 나란하도록 형성된다. 그 결과, 본 발명은 서브픽셀들과 데이터라인 사이에 존재하는 기생용량을 최소화할 수 있다.

도 1은 기존 TRD 액정표시장치에 클리어 타입으로 문자를 표시한 실험 결과를 보여 주는 도면이다.
도 2는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 3은 본 발명의 제1 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 4는 도 3의 도트 인버전을 구현하기 위한 데이터 전압과 게이트 펄스를 보여주는 파형도이다.
도 5는 종래 기술과 본 발명의 제1 실시예의 픽셀 어레이를 갖는 액정표시장치에 클리어 타입으로 문자를 표시한 실험 결과를 보여주는 도면이다.
도 6은 본 발명의 제2 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 7은 도 6의 수직 2 도트 인버전을 구현하기 위한 데이터 전압과 게이트 펄스를 보여주는 파형도이다.
도 8은 본 발명의 제3 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다.
도 9는 도 8의 수직 2 도트 인버전을 구현하기 위한 데이터 전압과 게이트 펄스를 보여주는 파형도이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.

도 2는 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다. 도 2를 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(10), 게이트 구동회로(110), 데이터 구동회로(120), 타이밍 콘트롤러(130) 등을 포함한다. 데이터 구동회로(120)는 다수의 소스 드라이브 IC들을 포함한다.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널(10)은 데이터라인들(D)과 게이트라인들(G)의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다. 액정표시패널(10)의 픽셀 배치는 도 3, 도 6, 및 도 8과 같은 형태로 구현될 수 있다.

액정표시패널(10)의 TFT 어레이 기판에는 데이터라인들(D), 데이터라인들(D)과 교차되는 게이트라인들(G), 데이터라인들(D)과 게이트라인들(G)의 교차부에 형성된 TFT, TFT에 접속된 액정셀(Clc)의 픽셀전극(1), 픽셀전극(1)에 접속된 스토리지 커패시터(Cst) 등이 형성된다. 데이터라인들(D)은 라인 방향(x축 방향)을 따라 형성되고, 게이트라인들(G)은 라인 방향과 교차하는 컬럼 방향(y축 방향)을 따라 형성된다.

액정셀들(Clc)은 TFT에 접속되어 픽셀전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 공통전극(2)에는 공통전압(Vcom)이 공급된다. 공통전극(2)은 TFT 어레이 기판 및/또는 컬러필터 어레이 기판에 형성될 수 있다. 액정표시패널(10)의 컬러필터 어레이 기판에는 블랙매트릭스, 컬러필터 등이 형성된다. 액정표시패널(10)의 TFT 어레이 기판과 컬러필터 어레이 기판 각각에는 편광판이 부착된다. TFT 어레이 기판과 컬러필터 어레이 기판 각각에서 액정층과 접하는 면에는 액정분자들의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

액정표시패널(10)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식으로 구현되거나 IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식으로 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

타이밍 콘트롤러(130)는 호스트 시스템(140)으로부터 입력된 입력 영상의 디지털 비디오 데이터(RGB)를 데이터 구동회로(120)에 공급한다. 타이밍 콘트롤러(130)는 호스트 시스템(140)으로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(120)와 게이트 구동회로(110)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 구동회로(110)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호, 데이터 구동회로(120)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생화는 게이트 드라이브 IC에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다.

데이터 타이밍 제어신호는 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 극성제어신호(POL), 및 소스 출력 인에이블신호(SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(120)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(120)의 출력 타이밍을 제어한다. 극성제어신호(POL)는 데이터 구동회로(120)로부터 출력되는 데이터전압의 극성 반전 타이밍을 지시한다.

데이터 구동회로(120)는 데이터 타이밍 제어신호에 응답하여 타이밍 콘트롤러(130)로부터 입력되는 디지털 비디오 데이터(RGB)를 래치한다. 그리고 데이터 구동회로(120)는 극성제어신호(POL)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 생성한다. 데이터 구동회로(120)로부터 출력된 정극성/부극성 데이터전압은 데이터라인들(D)에 공급된다. 데이터 구동회로(120)의 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 액정표시패널(10)의 데이터라인들(D)에 접속될 수 있다.

게이트 구동회로(110)는 게이트 타이밍 제어신호들에 응답하여 데이터 전압과 동기되는 게이트펄스를 게이트라인들(G)에 순차적으로 공급한다. 게이트 구동회로(110)는 GIP(Gate In Panel) 방식으로 액정표시패널(10)의 TFT 어레이 기판 상에 직접 형성되거나 TAB 방식으로 액정표시패널(10)의 게이트라인들(G)에 접속될 수 있다.

도 3은 본 발명의 제1 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다. 도 3을 참조하면, 데이터라인들(D1 내지 D4)은 라인 방향(x축 방향)을 따라 형성되고, 게이트라인들(G1 내지 G3)은 컬럼 방향(y축 방향)을 따라 형성된다. 표시패널(10)의 픽셀들 각각은 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B)을 포함한다. 표시패널(10)의 픽셀들 각각의 서브픽셀들은 라인 방향을 따라 나란하게 배치된다. 즉, 표시패널(10)의 픽셀들 각각은 도 3과 같이 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B) 순으로 라인 방향을 따라 나란하게 배치된다.

동일 색의 서브픽셀들은 컬럼 방향을 따라서 나란하게 배치된다. 적색 서브픽셀(R)들은 제3i-2(i는 자연수) 컬럼에서 컬럼 방향을 따라 나란하게 배치된다. 녹색 서브픽셀(G)들은 제3i-1 컬럼에서 컬럼 방향을 따라 나란하게 배치된다. 청색 서브픽셀(B)은 제3i 컬럼에서 컬럼 방향을 따라 나란하게 배치된다. 하지만, 적색 서브픽셀(R)들, 녹색 서브픽셀(G)들, 및 청색 서브픽셀(B)들의 배치는 이에 한정되지 않음에 주의하여야 하고, 당업자가 설계 변경할 수 있는 범위 내에서 달라질 수 있다. 또한, 적색 서브픽셀(R)들, 녹색 서브픽셀(G)들, 및 청색 서브픽셀(B)들 각각의 컬럼 방향 길이는 라인 방향 길이보다 길게 형성된다.

픽셀들 각각의 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B) 중 2 이상의 서브픽셀들은 하나의 게이트라인을 공유한다. 즉, 기수 컬럼에 배치된 서브픽셀들 각각은 라인 방향으로 서로 이웃하는 우수 컬럼에 배치된 서브픽셀과 그들 사이에 존재하는 게이트라인을 공유한다. 도 3과 같이, 제1 컬럼의 적색 서브픽셀(R)들 각각은 라인 방향으로 서로 이웃하는 제2 컬럼의 녹색 서브픽셀(G)과 그들 사이에 존재하는 제1 게이트라인(G1)을 공유하고, 제3 컬럼의 청색 서브픽셀(B)들 각각은 라인 방향으로 서로 이웃하는 제4 컬럼의 적색 서브픽셀(R)과 그들 사이에 존재하는 제2 게이트라인(G2)을 공유한다.

또한, 픽셀들 각각의 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B) 중 2 이상의 서브픽셀들은 하나의 게이트라인으로부터의 게이트펄스에 응답하여 동시에 데이터 전압을 충전한다. 이하에서, 도 3을 참조하여 제1 픽셀(P1), 게이트라인, 및 데이터라인 접속 구조와 데이터 전압 공급에 대하여 설명한다.

제1 픽셀(P1)의 적색 서브픽셀(R)의 픽셀전극과 접속된 TFT 제1 TFT(T1), 녹색 서브픽셀(G)의 픽셀전극과 접속된 TFT를 제2 TFT(T2), 청색 서브픽셀(B)의 픽셀전극과 접속된 TFT를 제3 TFT(T3)로 정의한다. 제1 TFT(T1)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스(GP1)에 응답하여 제1 데이터라인(D1)으로부터의 적색 데이터전압을 적색 서브픽셀(R)의 픽셀전극에 공급한다. 제1 TFT(T1)의 게이트전극은 제1 게이트라인(G1)에 접속되고, 소스전극은 적색 서브픽셀(R)의 픽셀전극에 접속되며, 드레인전극은 제1 데이터라인(D1)에 접속된다. 제2 TFT(T2)는 제1 게이트라인(G1)로부터의 제1 게이트펄스(GP1)에 응답하여 제2 데이터라인(D2)으로부터의 녹색 데이터전압을 녹색 서브픽셀(G)의 픽셀전극에 공급한다. 제2 TFT(T2)의 게이트전극은 제1 게이트라인(G1)에 접속되고, 소스전극은 녹색 서브픽셀(G)의 픽셀전극에 접속되며, 드레인전극은 제2 데이터라인(D2)에 접속된다. 제3 TFT(T3)는 제2 게이트라인(G2)로부터의 제2 게이트펄스(GP2)에 응답하여 제1 데이터라인(D1)으로부터의 청색 데이터전압을 청색 서브픽셀(B)의 픽셀전극에 공급한다. 제3 TFT(T3)의 게이트전극은 제2 게이트라인(G2)에 접속되고, 소스전극은 청색 서브픽셀(B)의 픽셀전극에 접속되며, 드레인전극은 제1 데이터라인(D1)에 접속된다.

결국, 본 발명의 제1 실시예에 따른 픽셀 어레이를 포함하는 액정표시장치의 데이터라인(D)들은 라인 방향(x축 방향)을 따라 형성되어 있으므로, 소스 드라이브 IC의 개수를 줄일 수 있다. 1366×738 해상도를 갖는 액정표시장치를 예로 들어 설명하면, 데이터라인(D)들이 컬럼 방향(y축 방향)을 따라 형성되는 일반적인 액정표시장치의 경우, 4098(1366×3)개의 데이터라인(D)들이 형성되며, 4098개의 데이터라인(D)들을 제어하기 위해 적어도 3개의 소스 드라이브 IC가 필요하다. 하지만, 데이터라인(D)들이 라인 방향(x축 방향)을 따라 형성되는 본 발명의 경우, 1536(738×2)개의 데이터라인(D)들이 형성되며, 1개 또는 2개의 소스 드라이브 IC만으로도 1536개의 데이터라인(D)들을 충분히 제어할 수 있다. 따라서, 본 발명의 제1 실시예는 일반적인 액정표시장치에 비하여 소스 드라이브 IC의 개수를 줄여 비용을 절감할 수 있는 효과가 있다.

또한, 본 발명의 제1 실시예는 기수 컬럼의 서브픽셀들이 우수 컬럼의 서브픽셀들과 게이트라인(G)을 공유하므로, 게이트라인(G)들의 개수를 절감할 수 있다. 따라서, 본 발명의 제1 실시예는 게이트라인(G)들의 개수를 줄임으로써, 공정의 복잡도를 낮출 수 있을 뿐만 아니라, 게이트 구동회로의 주파수를 감소시킬 수 있다. 또한, 본 발명의 제1 실시예는 게이트라인(G)들의 개수 감소로 인해 픽셀의 개구율이 증가할 수 있다.

나아가, 본 발명의 제1 실시예는 데이터라인(D)들을 라인 방향을 따라 형성하고, 게이트라인들을 컬럼 방향을 따라 형성하며, 서브픽셀들 각각의 컬럼 방향 길이를 라인 방향 길이보다 길게 형성한다. 서브픽셀들의 픽셀전극과 데이터라인 사이에 존재하는 기생용량(C_dp)이 존재하고, 기생용량은 수학식 1과 같이 정의될 수 있다.

수학식 1에서, C_dp는 서브픽셀들의 픽셀전극과 데이터라인 사이에 존재하는 기생용량, s는 단면적, d는 거리를 의미한다. 수학식 1과 같이, 기생용량(C_dp)은 단면적(s)에 비례한다. 서브픽셀들의 장변이 데이터라인과 인접하게 형성되는 일반적인 액정표시장치는 서브픽셀들의 픽셀전극의 단면적(s)이 크므로, 기생용량(C_dp)의 값이 커지게 된다. 하지만, 본 발명의 제1 실시예는 서브픽셀들의 단변이 데이터라인과 인접하게 형성되므로, 서브픽셀들의 픽셀전극의 단면적(s)을 줄일 수 있다. 즉, 본 발명의 제1 실시예는 서브픽셀들의 픽셀전극과 데이터라인 사이에 존재하는 기생용량(C_dp)을 최소화할 수 있는 장점이 있다.

도 3과 같이 본 발명의 제1 실시예에 따른 픽셀 어레이는 액정의 열화와 잔상을 줄이고, 소비전력 절감을 위해 도트 인버전으로 구현된다. 이하에서, 도 4를 참조하여 본 발명의 제1 실시예에 따른 픽셀 어레이의 도트 인버전 구동에 대하여 상세히 설명한다.

도 4는 도 3의 도트 인버전을 구현하기 위한 데이터 전압과 게이트 펄스를 보여주는 파형도이다. 도 4에는 데이터라인들을 통해 공급되는 데이터 전압의 극성을 주기적으로 반전시키는 극성제어신호(POL), 제1 내지 제4 데이터라인들(D1~D4)에 공급되는 데이터 전압의 파형, 및 제1 내지 제3 게이트라인들(G1~G3)에 공급되는 게이트펄스의 파형이 나타나 있다.

소스 드라이브 IC는 극성제어신호(POL)에 응답하여 데이터라인들(D1~D4)에 공급되는 데이터 전압의 극성을 1 프레임마다 반전시킨다. 예를 들어, 극성제어신호(POL)는 기수(홀수) 프레임기간에 하이 레벨 전압(H)으로 발생하고, 우수(짝수) 프레임 기간에 로우 레벨 전압(L)으로 발생할 수 있다. 도 4에서는 극성제어신호(POL)가 하이 레벨 전압(H)으로 발생한 것을 예시하였다.

제1 및 제4 데이터라인들(D1, D4)은 기수 프레임 기간에 공통전압(Vcom)보다 높은 레벨의 정극성 데이터 전압들을 직류로 공급한다. 제2 및 제3 데이터라인들(D2, D3)은 기수 프레임 기간에 공통전압(Vcom)보다 낮은 레벨의 부극성 데이터 전압들을 직류로 공급한다. 제1 데이터라인(D1)은 제4k-3(k는 자연수) 데이터라인에 포함되고, 제2 데이터라인(D2)은 제4k-2 데이터라인에 포함된다. 제3 데이터라인(D3)은 제4k-1 데이터라인에 포함되고, 제4 데이터라인(D4)은 제4k 데이터라인에 포함된다. 이하에서 설명의 편의를 위해 제1 내지 제4 데이터라인(D1~D4)를 중심으로 설명한다.

제1 및 제4 데이터라인(D1, D4)은 우수 프레임 기간에 공통전압(Vcom)보다 낮은 레벨의 부극성 데이터 전압들을 직류로 공급한다. 제2 및 제3 데이터라인(D2, D3)은 우수 프레임 기간에 공통전압(Vcom)보다 높은 레벨의 정극성 데이터 전압들을 직류로 공급한다.

게이트 구동회로(110)는 부족한 픽셀 충전시간을 보상하기 위하여 대략 2 수평기간(2H)의 펄스폭을 갖는 게이트펄스들을 게이트라인들(G1~G3)에 순차 공급한다. 이때, 게이트펄스들은 대략 1 수평기간(1H)만큼 중첩된다. 1 수평기간은 액정표시패널(10)에서 1 표시라인의 픽셀들에 데이터가 기입되는 1 라인 스캐닝 시간을 의미한다. 서브픽셀들 각각은 게이트펄스의 처음 1 수평기간 동안에 데이터 전압을 프리차징하고, 그 다음 1 수평기간 동안에 표시하고자 하는 데이터 전압을 충전한다. 서브픽셀들 각각은 충전된 데이터 전압을 1 프레임 기간 동안 유지한다. 예를 들어, 도 3에서 제1 픽셀(P1)의 청색 서브픽셀(B)은 제2 게이트라인(G2)의 제2 게이트펄스(GP2)의 처음 1 수평기간 동안에 적색 데이터 전압(R+)을 프리차징하고, 그 다음 1 수평기간 동안에 표시하고자 하는 청색 데이터 전압(B+)을 충전한다.

도 3 및 도 4를 참조하면, 제1 및 제4 데이터라인들(D1, D4)과 제2 및 제3 데이터라인들(D2, D3)에 동시에 공급되는 데이터 전압들의 극성은 서로 다르다. 제1 및 제4 데이터라인들(D1, D4)과 제2 및 제3 데이터라인들(D2, D3)에 동시에 공급되는 데이터 전압들의 극성은 1 프레임 기간을 주기로 반전된다. 기수 프레임 기간 동안 제1 및 제4 데이터라인들(D1, D4)에 정극성 데이터 전압이 공급되고, 제2 및 제3 데이터라인들(D2, D3)에 부극성 데이터 전압이 공급된다. 우수 프레임 기간 동안 제1 및 제4 데이터라인들(D1, D4)에 정극성 데이터 전압이 공급되고, 제2 및 제3 데이터라인들(D2, D3)에 부극성 데이터 전압이 공급된다. 그 결과, 도 3의 픽셀 어레이는 도트 인버전으로 구동된다. 본 발명의 액정표시장치는 도트 인버전 구동으로 인해 액정의 열화와 잔상을 줄일 수 있는 효과가 있다.

또한, 본 발명의 액정표시장치는 제1 및 제4 데이터라인들(D1, D4)과 제2 및 제3 데이터라인들(D2, D3)에 데이터 전압들을 직류로 공급한다. 그 결과, 본 발명의 액정표시장치는 소비전력(P)을 현저히 감소시킬 수 있다. 소비전력(P)은 수학식 2와 같이 정의된다.

수학식 2에서, P는 소비전력, f는 주파수, n은 데이터라인의 수, C는 캐패시터, V는 실효전압을 의미한다. 소비전력(P)은 주파수(f)와 실효전압(V)의 크기에 비례하는데, 주파수(f)는 교류로 구동하는 경우 커지고, 실효전압(V)은 정극성 데이터 전압으로부터 부극성 데이터 전압으로 트랜지션(transition)될 때, 그리고 그 반대로 부극성 데이터 전압으로부터 정극성 데이터 전압으로 트랜지션될 때 커진다.

종래의 액정표시장치는 공통전압(Vcom)을 중심으로 정극성의 데이터 전압과 부극성의 데이터 전압을 1 수평기간 또는 2 수평기간마다 스윙한다. 종래의 액정표시장치는 주파수(f)가 높고, 실효전압(V)의 크기가 부극성 데이터 전압으로부터 정극성 데이터 전압까지이다. 이에 비해, 본 발명의 액정표시장치는 1 프레임 기간을 주기로 직류 구동을 하므로 도 4와 같이 주파수(f)가 낮고, 실효전압(V)의 크기가 공통전압으로부터 정극성 또는 부극성 데이터 전압까지이다. 즉, 본 발명의 액정표시장치의 실효전압(V)의 크기는 종래 액정표시장치의 50%에 해당하고, 주파수(f)는 종래 액정표시장치보다 현저히 낮아진다. 따라서, 본 발명의 액정표시장치는 종래의 액정표시장치에 비해 소비전력(P)를 크게 줄일 수 있는 장점이 있다.

도 5는 종래 기술과 본 발명의 제1 실시예의 픽셀 어레이를 갖는 액정표시장치에 클리어 타입으로 문자를 표시한 실험 결과를 보여주는 도면이다. 도 5를 참조하면, 동일 색의 서브 픽셀들이 라인 방향으로 길게 형성된 종래 기술과, 동일 색의 서브 픽셀들이 컬럼 방향으로 길게 형성된 본 발명의 제2 및 제3 실시예가 나타나 있다. 클리어 타입(Clear type)은 마이크로소프트 윈도의 글꼴 렌더링 기술로서, 문자열의 모양을 컴퓨터 디스플레이 화면의 특정한 방식으로 개선해 준다.

클리어 타입을 미적용한 일반 폰트의 경우, 종래 기술과 본 발명의 제2 및 제3 실시예 모두 문제없이 서브 픽셀 이미지를 표시하고, 화면상으로도 깔끔하게 문자를 표시한다. 하지만, 클리어 타입을 적용한 경우, 종래 기술은 서브 픽셀 이미지가 뭉개져서 표현되고, 이로 인해 화면상으로 문자 가독성이 현저히 떨어지는 문제가 발생한다. 이에 비해, 본 발명의 제2 및 제3 실시예는 클리어 타입을 적용하더라도, 클리어 타입 미적용시와 같이 문제없이 서브 픽셀 이미지를 표시한다. 또한, 본 발명의 제2 및 제3 실시예는 클리어 타입 미적용시보다 클리어 타입 적용시 화면상으로도 더욱 깔끔하고 클리어하게 문자를 표시한다. 즉, 본 발명의 제1 실시예는 클리어 타입 폰트를 적용할 수 있음과 동시에, 소스 드라이브 IC의 개수를 줄일 수 있는 장점이 있다.

도 6은 본 발명의 제2 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다. 도 6을 참조하면, 데이터라인들(D1 내지 D4)은 라인 방향(x축 방향)을 따라 형성되고, 게이트라인들(G1 내지 G3)은 컬럼 방향(y축 방향)을 따라 형성된다. 표시패널(10)의 픽셀들 각각은 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B)을 포함한다. 즉, 표시패널(10)의 픽셀들 각각은 도 6과 같이 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B) 순으로 컬럼 방향을 따라 나란하게 배치된다.

동일 색의 서브픽셀들은 라인 방향을 따라서 나란하게 배치된다. 적색 서브픽셀(R)들은 제3p-2(p는 자연수) 라인에서 라인 방향을 따라 나란하게 배치된다. 녹색 서브픽셀(G)들은 제3p-1 라인에서 라인 방향을 따라 나란하게 배치된다. 청색 서브픽셀(B)은 제3p 라인에서 라인 방향을 따라 나란하게 배치된다. 하지만, 적색 서브픽셀(R)들, 녹색 서브픽셀(G)들, 및 청색 서브픽셀(B)들의 배치는 이에 한정되지 않음에 주의하여야 하고, 당업자가 설계 변경할 수 있는 범위 내에서 달라질 수 있다. 또한, 적색 서브픽셀(R)들, 녹색 서브픽셀(G)들, 및 청색 서브픽셀(B)들 각각의 라인 방향 길이는 컬럼 방향 길이보다 길게 형성된다.

픽셀들 각각의 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B) 중 2 이상의 서브픽셀들은 하나의 데이터라인을 공유한다. 보다 상세히 설명하면, 기수 라인에 배치된 서브픽셀들 각각은 컬럼 방향으로 서로 이웃하는 우수 라인에 배치된 서브픽셀과 그들 사이에 존재하는 데이터라인을 공유한다. 도 6과 같이, 제1 라인의 적색 서브픽셀(R)들 각각은 컬럼 방향으로 서로 이웃하는 제2 라인의 녹색 서브픽셀(G)과 그들 사이에 존재하는 제1 데이터라인(D1)을 공유한다. 제3 라인의 청색 서브픽셀(B)들 각각은 컬럼 방향으로 서로 이웃하는 제4 라인의 적색 서브픽셀(R)과 그들 사이에 존재하는 제2 데이터라인(D2)을 공유한다.

또한, 픽셀들 각각의 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B) 중 2 이상의 서브픽셀들은 하나의 데이터라인을 통해 시분할 공급되는 데이터 전압을 충전한다. 이하에서, 도 6을 참조하여 제2 픽셀(P2), 게이트라인, 및 데이터라인 접속 구조와 데이터 전압 공급에 대하여 설명한다.

제2 픽셀(P2)의 적색 서브픽셀(R)의 픽셀전극과 접속된 TFT 제4 TFT(T4), 녹색 서브픽셀(G)의 픽셀전극과 접속된 TFT를 제5 TFT(T5), 청색 서브픽셀(B)의 픽셀전극과 접속된 TFT를 제6 TFT(T6)로 정의한다. 제4 TFT(T4)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스(GP1)에 응답하여 제1 데이터라인(D1)으로부터의 적색 데이터전압을 적색 서브픽셀(R)의 픽셀전극에 공급한다. 제4 TFT(T4)의 게이트전극은 제1 게이트라인(G1)에 접속되고, 소스전극은 적색 서브픽셀(R)의 픽셀전극에 접속되며, 드레인전극은 제1 데이터라인(D1)에 접속된다. 제5 TFT(T5)는 제2 게이트라인(G2)로부터의 제2 게이트펄스(GP2)에 응답하여 제1 데이터라인(D1)으로부터의 녹색 데이터전압을 녹색 서브픽셀(G)의 픽셀전극에 공급한다. 제5 TFT(T5)의 게이트전극은 제2 게이트라인(G2)에 접속되고, 소스전극은 녹색 서브픽셀(G)의 픽셀전극에 접속되며, 드레인전극은 제1 데이터라인(D1)에 접속된다. 제6 TFT(T6)는 제2 게이트라인(G2)로부터의 제2 게이트펄스(GP2)에 응답하여 제2 데이터라인(D2)으로부터의 청색 데이터전압을 청색 서브픽셀(B)의 픽셀전극에 공급한다. 제6 TFT(T6)의 게이트전극은 제2 게이트라인(G2)에 접속되고, 소스전극은 청색 서브픽셀(B)의 픽셀전극에 접속되며, 드레인전극은 제2 데이터라인(D2)에 접속된다.

결국, 본 발명의 제2 실시예에 따른 픽셀 어레이를 포함하는 액정표시장치의 데이터라인(D)들은 라인 방향(x축 방향)을 따라 형성되어 있으므로, 소스 드라이브 IC의 개수를 줄일 수 있다. 1366×738 해상도를 갖는 액정표시장치를 예로 들어 설명하면, 데이터라인(D)들이 컬럼 방향(y축 방향)을 따라 형성되는 일반적인 액정표시장치의 경우, 4098(1366×3)개의 데이터라인(D)들이 형성되며, 4098개의 데이터라인(D)들을 제어하기 위해 적어도 3개의 소스 드라이브 IC가 필요하다. 하지만, 데이터라인(D)들이 라인 방향(x축 방향)을 따라 형성되는 본 발명의 경우, 기수 라인의 서브픽셀들이 우수 라인의 서브픽셀들과 데이터라인(D)을 공유하므로, 1152(738×3/2)개의 데이터라인(D)들이 형성된다. 따라서, 본 발명은 1개 또는 2개의 소스 드라이브 IC만으로도 1152개의 데이터라인(D)들을 충분히 제어할 수 있다. 그러므로, 본 발명은 일반적인 액정표시장치에 비하여 소스 드라이브 IC의 개수를 줄여 비용을 절감할 수 있는 효과가 있다.

도 6과 같이 본 발명의 제2 실시예에 따른 픽셀 어레이는 액정의 열화와 잔상을 줄이고, 소비전력 절감을 위해 수직 2 도트 인버전으로 구현된다. 이하에서, 도 7을 참조하여 본 발명의 제2 실시예에 따른 픽셀 어레이의 수직 2 도트 인버전 구동에 대하여 상세히 설명한다.

도 7은 도 6의 수직 2 도트 인버전을 구현하기 위한 데이터 전압과 게이트 펄스를 보여주는 파형도이다. 도 7에는 데이터라인들을 통해 공급되는 데이터 전압의 극성을 주기적으로 반전시키는 극성제어신호(POL), 제1 내지 제6 데이터라인들(D1~D6)에 공급되는 데이터 전압의 파형, 및 제1 내지 제4 게이트라인들(G1~G4)에 공급되는 게이트펄스의 파형이 나타나 있다.

소스 드라이브 IC는 극성제어신호(POL)에 응답하여 데이터라인들(D1~D6)에 공급되는 데이터 전압의 극성을 1 프레임마다 반전시킨다. 또한, 극성제어신호(POL)는 2 수평 기간을 주기로 반전된다. 소스 드라이브 IC는 수직 2 도트 인버전을 구현하기 위해, 제1, 제3, 및 제5 데이터라인(D1, D3, D5) 등의 기수 데이터라인들에 공급되는 데이터 전압의 스윙과, 제2, 제4, 및 제6 데이터라인(D2, D4, D6) 등의 우수 데이터라인들에 공급되는 데이터 전압의 스윙이 서로 반대되도록 데이터 전압들을 공급한다.

게이트 구동회로(110)는 부족한 픽셀 충전시간을 보상하기 위하여 대략 2 수평기간(2H)의 펄스폭을 갖는 게이트펄스들을 게이트라인들(G1~G4)에 순차 공급한다. 이때, 게이트펄스들은 대략 1 수평기간(1H)만큼 중첩된다. 1 수평기간은 액정표시패널(10)에서 1 표시라인의 픽셀들에 데이터가 기입되는 1 라인 스캐닝 시간을 의미한다. 서브픽셀들 각각은 게이트펄스의 처음 1 수평기간 동안에 데이터 전압을 프리차징하고, 그 다음 1 수평기간 동안에 표시하고자 하는 데이터 전압을 충전한다. 서브픽셀들 각각은 충전된 데이터 전압을 1 프레임 기간 동안 유지한다. 예를 들어, 도 6에서 제2 픽셀(P2)의 녹색 서브픽셀(G)은 제2 게이트라인(G2)의 제2 게이트펄스(GP2)의 처음 1 수평기간 동안에 적색 데이터 전압(R+)을 프리차징하고, 그 다음 1 수평기간 동안에 표시하고자 하는 녹색 데이터 전압(G+)을 충전한다. 또한, 제2 픽셀(P2)의 청색 서브픽셀(B)은 제2 게이트라인(G2)의 제2 게이트펄스(GP2)의 처음 1 수평기간 동안에 적색 데이터 전압(R-)을 프리차징하고, 그 다음 1 수평기간 동안에 표시하고자 하는 청색 데이터 전압(B-)을 충전한다.

도 6 및 도 7을 참조하면, 제1, 제3, 및 제5 데이터라인들(D1, D3, D5) 등의 기수 데이터라인들과 제2, 제4, 및 제6 데이터라인들(D2, D4, D6) 등의 우수 데이터라인들에 동시에 공급되는 데이터 전압들의 극성은 서로 다르다. 또한, 기수 및 우수 데이터라인들에 공급되는 데이터 전압은 소정의 기간마다 정극성 데이터 전압과 부극성 데이터 전압 사이에서 스윙한다. 본 발명의 제2 실시예에서 상기 소정의 기간은 2 수평기간으로 예시되었다. 제1, 제3, 및 제5 데이터라인들(D1, D3, D5)의 기수 데이터라인들과 제2, 제4, 및 제6 데이터라인들(D2, D4, D6) 등의 우수 데이터라인들에 동시에 공급되는 데이터 전압들의 극성은 1 프레임 기간을 주기로 반전된다. 그 결과, 도 6의 픽셀 어레이는 수직 2 도트 인버전으로 구동된다. 본 발명의 액정표시장치는 수직 2 도트 인버전 구동으로 인해 액정의 열화와 잔상을 줄일 수 있는 효과가 있다.

도 8은 본 발명의 제3 실시예에 따른 픽셀 어레이의 일부를 보여 주는 등가 회로도이다. 도 8을 참조하면, 데이터라인들(D1 내지 Dm)은 라인 방향(x축 방향)을 따라 형성되고, 게이트라인들(G1 내지 G6)은 컬럼 방향(y축 방향)을 따라 형성된다. 표시패널(10)의 픽셀들 각각은 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B)을 포함한다. 즉, 표시패널(10)의 픽셀들 각각은 도 8과 같이 청색 서브픽셀(B), 녹색 서브픽셀(G), 및 적색 서브픽셀(R) 순으로 컬럼 방향을 따라 나란하게 배치된다.

동일 색의 서브픽셀들은 라인 방향을 따라서 나란하게 배치된다. 적색 서브픽셀(R)들은 제3r(r은 자연수) 라인에서 라인 방향을 따라 나란하게 배치된다. 녹색 서브픽셀(G)들은 제3r-1 라인에서 라인 방향을 따라 나란하게 배치된다. 청색 서브픽셀(B)은 제3r-2 라인에서 라인 방향을 따라 나란하게 배치된다. 하지만, 적색 서브픽셀(R)들, 녹색 서브픽셀(G)들, 및 청색 서브픽셀(B)들의 배치는 이에 한정되지 않음에 주의하여야 하고, 당업자가 설계 변경할 수 있는 범위 내에서 달라질 수 있다. 또한, 적색 서브픽셀(R)들, 녹색 서브픽셀(G)들, 및 청색 서브픽셀(B)들 각각의 라인 방향 길이는 컬럼 방향 길이보다 길게 형성된다.

픽셀들 각각의 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B) 중 2 이상의 서브픽셀들은 하나의 데이터라인을 공유한다. 보다 상세히 살펴보면, 본 발명의 제3 실시예는 기수 라인에 배치된 서브픽셀과 그와 컬럼 방향으로 서로 이웃하는 우수 라인에 배치된 서브픽셀 사이에 데이터라인이 존재하지 않는다. 따라서, 기수 라인에 배치된 서브픽셀과 그와 컬럼 방향으로 서로 이웃하는 우수 라인에 배치된 서브픽셀은 기수 라인에 배치된 서브픽셀과 인접한 데이터라인 또는 우수 라인에 배치된 서브픽셀과 인접한 데이터라인 중 어느 하나를 공유한다. 도 8과 같이, 제1 라인의 청색 서브픽셀(B)들 각각은 컬럼 방향으로 서로 이웃하는 제2 라인의 녹색 서브픽셀(G)과 제1 또는 제2 데이터라인(D1, D2) 중 어느 하나를 공유하고, 제3 라인의 적색 서브픽셀(R)들 각각은 컬럼 방향으로 서로 이웃하는 제4 라인의 청색 서브픽셀(B)과 제2 또는 제3 데이터라인(D2, D3) 중 어느 하나를 공유한다.

또한, 기수 라인에 배치된 서브픽셀과 우수 라인에 배치된 서브픽셀은 기수 라인에 배치된 서브픽셀과 인접한 데이터라인 및 우수 라인에 배치된 서브픽셀과 인접한 데이터라인 중 어느 하나를 교대로 공유한다. 도 8과 같이, 제1 라인의 청색 서브픽셀(B)은 제1 컬럼에서 컬럼 방향으로 서로 이웃하는 제2 라인의 녹색 서브픽셀(G)과 제2 데이터라인(D2)을 공유한다. 제1 라인의 청색 서브픽셀(B)은 제2 컬럼에서 컬럼 방향으로 서로 이웃하는 제2 라인의 녹색 서브픽셀(G)과 제1 데이터라인(D1)을 공유한다. 또한, 제3 라인의 적색 서브픽셀(R)은 제1 컬럼에서 컬럼 방향으로 서로 이웃하는 제4 라인의 청색 서브픽셀(B)과 제3 데이터라인(D3)을 공유한다. 제3 라인의 적색 서브픽셀(R)은 제2 컬럼에서 서로 이웃하는 제4 라인의 청색 서브픽셀(B)과 제3 데이터라인(D3)을 공유한다.

또한, 픽셀들 각각의 적색 서브픽셀(R), 녹색 서브픽셀(G), 및 청색 서브픽셀(B) 중 2 이상의 서브픽셀들은 하나의 데이터라인을 통해 시분할 공급되는 데이터 전압을 충전한다. 이하에서, 도 8을 참조하여 제3 픽셀(P3), 게이트라인, 및 데이터라인 접속 구조에 대하여 설명한다.

제3 픽셀(P3)의 적색 서브픽셀(R)의 픽셀전극과 접속된 TFT 제7 TFT(T7), 녹색 서브픽셀(G)의 픽셀전극과 접속된 TFT를 제8 TFT(T8), 청색 서브픽셀(B)의 픽셀전극과 접속된 TFT를 제9 TFT(T9)로 정의한다. 제7 TFT(T7)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스(GP1)에 응답하여 제3 데이터라인(D3)으로부터의 적색 데이터전압을 적색 서브픽셀(R)의 픽셀전극에 공급한다. 제7 TFT(T7)의 게이트전극은 제1 게이트라인(G1)에 접속되고, 소스전극은 적색 서브픽셀(R)의 픽셀전극에 접속되며, 드레인전극은 제3 데이터라인(D3)에 접속된다. 제8 TFT(T8)는 제2 게이트라인(G2)로부터의 제2 게이트펄스(GP2)에 응답하여 제2 데이터라인(D2)으로부터의 녹색 데이터전압을 녹색 서브픽셀(G)의 픽셀전극에 공급한다. 제8 TFT(T8)의 게이트전극은 제2 게이트라인(G2)에 접속되고, 소스전극은 녹색 서브픽셀(G)의 픽셀전극에 접속되며, 드레인전극은 제2 데이터라인(D2)에 접속된다. 제9 TFT(T9)는 제1 게이트라인(G1)로부터의 제1 게이트펄스(GP1)에 응답하여 제2 데이터라인(D2)으로부터의 청색 데이터전압을 청색 서브픽셀(B)의 픽셀전극에 공급한다. 제9 TFT(T9)의 게이트전극은 제1 게이트라인(G1)에 접속되고, 소스전극은 청색 서브픽셀(B)의 픽셀전극에 접속되며, 드레인전극은 제2 데이터라인(D2)에 접속된다.

결국, 본 발명의 제3 실시예에 따른 픽셀 어레이를 포함하는 액정표시장치의 데이터라인(D)들은 라인 방향(x축 방향)을 따라 형성되어 있으므로, 소스 드라이브 IC의 개수를 줄일 수 있다. 1366×738 해상도를 갖는 액정표시장치를 예로 들어 설명하면, 데이터라인(D)들이 컬럼 방향(y축 방향)을 따라 형성되는 일반적인 액정표시장치의 경우, 4098(1366×3)개의 데이터라인(D)들이 형성되며, 4098개의 데이터라인(D)들을 제어하기 위해 적어도 3개의 소스 드라이브 IC가 필요하다. 하지만, 데이터라인(D)들이 라인 방향(x축 방향)을 따라 형성되는 본 발명의 경우, 기수 라인의 서브픽셀들이 우수 라인의 서브픽셀들과 데이터라인(D)을 공유하므로, 1152(738×3/2)개의 데이터라인(D)들이 형성된다. 따라서, 본 발명은 1개 또는 2개의 소스 드라이브 IC만으로도 1152개의 데이터라인(D)들을 충분히 제어할 수 있다. 그러므로, 본 발명은 일반적인 액정표시장치에 비하여 소스 드라이브 IC의 개수를 줄여 비용을 절감할 수 있는 효과가 있다.

도 8과 같이 본 발명의 제3 실시예에 따른 픽셀 어레이는 액정의 열화와 잔상을 줄이고, 소비전력 절감을 위해 수직 2 도트 인버전으로 구현된다. 이하에서, 도 9를 참조하여 본 발명의 제3 실시예에 따른 픽셀 어레이의 수직 2 도트 인버전 구동에 대하여 상세히 설명한다.

도 9는 도 8의 수직 2 도트 인버전을 구현하기 위한 데이터 전압과 게이트 펄스를 보여주는 파형도이다. 도 9에는 데이터라인들을 통해 공급되는 데이터 전압의 극성을 주기적으로 반전시키는 극성제어신호(POL), 제1 내지 제m 데이터라인들(D1~Dm)에 공급되는 데이터 전압의 파형, 및 제1 내지 제6 게이트라인들(G1~G6)에 공급되는 게이트펄스의 파형이 나타나 있다.

소스 드라이브 IC는 극성제어신호(POL)에 응답하여 데이터라인들(D1~Dm)에 공급되는 데이터 전압의 극성을 1 프레임마다 반전시킨다. 예를 들어, 극성제어신호(POL)는 기수(홀수) 프레임기간에 하이 레벨 전압(H)으로 발생하고, 우수(짝수) 프레임 기간에 로우 레벨 전압(L)으로 발생할 수 있다. 도 9에서는 극성제어신호(POL)가 하이 레벨 전압(H)으로 발생한 것을 예시하였다.

제1 및 제3 데이터라인들(D1, D3) 등의 기수 데이터라인들은 기수 프레임 기간에 공통전압(Vcom)보다 높은 레벨의 정극성 데이터 전압들을 직류로 공급한다. 제2 및 제4 데이터라인들(D2, D4) 등의 우수 데이터라인들은 기수 프레임 기간에 공통전압(Vcom)보다 낮은 레벨의 부극성 데이터 전압들을 직류로 공급한다. 제1 및 제3 데이터라인들(D1, D3) 등의 기수 데이터라인들은 우수 프레임 기간에 공통전압(Vcom)보다 낮은 레벨의 부극성 데이터 전압들을 직류로 공급한다. 제2 및 제4 데이터라인들(D2, D4) 등의 우수 데이터라인들은 우수 프레임 기간에 공통전압(Vcom)보다 높은 레벨의 정극성 데이터 전압들을 직류로 공급한다.

게이트 구동회로(110)는 부족한 픽셀 충전시간을 보상하기 위하여 대략 2 수평기간(2H)의 펄스폭을 갖는 게이트펄스들을 게이트라인들(G1~G4)에 순차 공급한다. 이때, 게이트펄스들은 대략 1 수평기간(1H)만큼 중첩된다. 1 수평기간은 액정표시패널(10)에서 1 표시라인의 픽셀들에 데이터가 기입되는 1 라인 스캐닝 시간을 의미한다. 서브픽셀들 각각은 게이트펄스의 처음 1 수평기간 동안에 데이터 전압을 프리차징하고, 그 다음 1 수평기간 동안에 표시하고자 하는 데이터 전압을 충전한다. 서브픽셀들 각각은 충전된 데이터 전압을 1 프레임 기간 동안 유지한다. 예를 들어, 도 8에서 제3 픽셀(P3)의 녹색 서브픽셀(G)은 제2 게이트라인(G2)의 제2 게이트펄스(GP2)의 처음 1 수평기간 동안에 청색 데이터 전압(B-)을 프리차징하고, 그 다음 1 수평기간 동안에 표시하고자 하는 녹색 데이터 전압(G-)을 충전한다.

도 8 및 도 9를 참조하면, 제1, 및 제3 데이터라인들(D1, D3) 등의 기수 데이터라인들과 제2, 및 제4 데이터라인들(D2, D4) 등의 우수 데이터라인들에 동시에 공급되는 데이터 전압들의 극성은 서로 다르다. 제1, 및 제3 데이터라인들(D1, D3)의 기수 데이터라인들과 제2, 및 제4 데이터라인들(D2, D4) 등의 우수 데이터라인들에 동시에 공급되는 데이터 전압들의 극성은 1 프레임 기간을 주기로 반전된다. 그 결과, 도 8의 픽셀 어레이는 수직 2 도트 인버전으로 구동된다. 본 발명의 액정표시장치는 수직 2 도트 인버전 구동으로 인해 액정의 열화와 잔상을 줄일 수 있는 효과가 있다.

또한, 본 발명의 액정표시장치는 제1 및 제3 데이터라인들(D1, D3) 등의 기수 데이터라인들과 제2 및 제4 데이터라인들(D2, D4) 등의 우수 데이터라인들에 데이터 전압들을 직류로 공급한다. 그 결과, 본 발명의 액정표시장치는 소비전력(P)을 현저히 감소시킬 수 있다. 소비전력(P)은 수학식 1과 같이 정의된다.

소비전력(P)은 주파수(f)와 실효전압(V)의 크기에 비례하는데, 주파수(f)는 교류로 구동하는 경우 커지고, 실효전압(V)은 정극성 데이터 전압으로부터 부극성 데이터 전압으로 트랜지션(transition)될 때, 그리고 그 반대로 부극성 데이터 전압으로부터 정극성 데이터 전압으로 트랜지션될 때 커진다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

10: 액정표시패널 110: 게이트 구동회로
120: 데이터 구동회로 130: 타이밍 콘트롤러
140: 호스트 시스템

Claims

라인 방향을 따라 형성된 데이터라인들, 상기 라인 방향과 교차하는 컬럼 방향을 따라 형성되는 게이트라인들, 상기 데이터라인들과 상기 게이트라인들에 의해 정의된 셀 영역에 매트릭스 형태로 배치된 다수의 픽셀들을 포함하는 액정표시패널;
상기 데이터라인들에 데이터 전압을 공급하는 데이터 구동회로; 및
상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 포함하고,
상기 픽셀들 각각은 서브픽셀들을 포함하며, 상기 서브픽셀들 각각의 컬럼 방향의 길이는 상기 서브픽셀들 각각의 라인 방향의 길이보다 길고,
상기 서브픽셀들 중 2 이상의 서브픽셀들은 하나의 게이트라인을 공유하며, 상기 2 이상의 서브픽셀들은 상기 하나의 게이트라인으로부터의 게이트펄스에 응답하여 동시에 데이터 전압을 충전하는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
상기 픽셀들 각각의 서브픽셀들은 상기 라인 방향을 따라 나란하게 배치되고,
동일 색의 서브픽셀들은 상기 컬럼 방향을 따라 나란하게 배치되는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
기수 컬럼에 배치된 서브픽셀들 각각은 라인 방향으로 서로 이웃하는 우수 컬럼에 배치된 서브픽셀과 그들 사이에 존재하는 게이트라인을 공유하는 것을 특징으로 하는 액정표시장치.
제 3 항에 있어서,
제4k-3(k는 자연수) 및 제4k 데이터라인들에 공급되는 데이터 전압의 극성은 동일하고, 제4k-2 및 제4k-1 데이터라인들에 공급되는 데이터 전압의 극성은 동일하며,
상기 제4k-3 및 제4k 데이터라인들에 공급되는 데이터 전압의 극성과 상기 제4k-2 및 제4k-1 데이터라인들에 공급되는 데이터 전압의 극성은 상반된 것을 특징으로 하는 액정표시장치.
제 4 항에 있어서,
상기 제4k-3, 제4k-2, 제4k-1, 및 제4k 데이터라인들에 공급되는 데이터 전압은 1 프레임 기간을 주기로 반전되고,
상기 제4k-3, 제4k-2, 제4k-1, 및 제4k 데이터라인들에는 데이터 전압이 직류로 공급되는 것을 특징으로 하는 액정표시장치.
제 1 항에 있어서,
상기 게이트펄스의 펄스폭은 2 수평기간인 것을 특징으로 하는 액정표시장치.
제 6 항에 있어서,
상기 제n(n은 2 이상의 자연수) 게이트펄스의 펄스폭은 상기 제n-1 게이트펄스의 펄스폭과 1 수평기간 중첩되는 것을 특징으로 하는 액정표시장치.
라인 방향을 따라 형성된 데이터라인들, 상기 라인 방향과 교차하는 컬럼 방향을 따라 형성되는 게이트라인들, 상기 데이터라인들과 상기 게이트라인들에 의해 정의된 셀 영역에 매트릭스 형태로 배치된 다수의 픽셀들을 포함하는 액정표시패널;
상기 데이터라인들에 데이터 전압을 공급하는 데이터 구동회로; 및
상기 게이트라인들에 게이트펄스를 순차적으로 공급하는 게이트 구동회로를 포함하고,
상기 픽셀들 각각은 서브픽셀들을 포함하며, 상기 서브픽셀들 각각의 라인 방향의 길이는 상기 서브픽셀들 각각의 컬럼 방향의 길이보다 길고,
상기 서브픽셀들 중 2 이상의 서브픽셀들은 하나의 데이터라인을 공유하며, 상기 2 이상의 서브픽셀들은 상기 하나의 데이터라인을 통해 시분할 공급되는 데이터 전압을 충전하는 것을 특징으로 하는 액정표시장치.
제 8 항에 있어서,
상기 픽셀들 각각의 서브픽셀들은 상기 컬럼 방향을 따라 나란하게 배치되고,
동일 색의 서브픽셀들은 상기 라인 방향을 따라 나란하게 배치되는 것을 특징으로 하는 액정표시장치.
제 8 항에 있어서,
기수 컬럼에 배치된 서브픽셀들 각각은 컬럼 방향으로 서로 이웃하는 우수 컬럼에 배치된 서브픽셀과 그들 사이에 존재하는 데이터라인을 공유하는 것을 특징으로 하는 액정표시장치.
제 10 항에 있어서,
기수 데이터라인들에 공급되는 데이터 전압의 극성은 동일하고, 우수 데이터라인들에 공급되는 데이터 전압의 극성은 동일하며,
상기 기수 데이터라인들에 공급되는 데이터 전압의 극성과 상기 우수 데이터라인들에 공급되는 데이터 전압의 극성은 상반된 것을 특징으로 하는 액정표시장치.
제 12 항에 있어서,
상기 기수 및 우수 데이터라인들에 공급되는 데이터 전압은 소정의 기간마다 공통전압보다 전압 레벨이 높은 정극성의 데이터 전압과 상기 공통전압보다 전압 레벨이 낮은 부극성의 데이터 전압 사이에서 스윙하고,
상기 기수 및 우수 데이터라인들에 공급되는 데이터 전압은 1 프레임 기간을 주기로 반전되는 것을 특징으로 하는 액정표시장치.
제 8 항에 있어서,
기수 라인에 배치된 서브픽셀과 상기 기수 라인에 배치된 서브픽셀로부터 컬럼 방향으로 서로 이웃하는 우수 라인에 배치된 서브픽셀은 상기 기수 라인에 배치된 서브픽셀과 인접한 데이터라인 또는 상기 우수 라인에 배치된 서브픽셀과 인접한 데이터라인 중 어느 하나를 공유하는 것을 특징으로 하는 액정표시장치.
제 13 항에 있어서,
기수 데이터라인들에 공급되는 데이터 전압의 극성은 동일하고, 우수 데이터라인들에 공급되는 데이터 전압의 극성은 동일하며,
상기 기수 데이터라인들에 공급되는 데이터 전압의 극성과 상기 우수 데이터라인들에 공급되는 데이터 전압의 극성은 상반된 것을 특징으로 하는 액정표시장치.
제 14 항에 있어서,
상기 기수 및 우수 데이터라인들에 공급되는 데이터 전압은 1 프레임 기간을 주기로 반전되고, 상기 기수 및 우수 데이터라인들에는 데이터 전압이 직류로 공급되는 것을 특징으로 하는 액정표시장치.
제 8 항에 있어서,
상기 게이트펄스의 펄스폭은 2 수평기간인 것을 특징으로 하는 액정표시장치.
제 16 항에 있어서,
상기 제n(n은 2 이상의 자연수) 게이트펄스의 펄스폭은 상기 제n-1 게이트펄스의 펄스폭과 1 수평기간 중첩되는 것을 특징으로 하는 액정표시장치.