KR101752003B1 - 액정표시장치 - Google Patents

Abstract

본 발명은 액정표시장치에 관한 것으로, 입력영상이 정지영상일 때 N(N은 자연수) 번째 프레임기간 동안 3k(k는 양의 정수)+1 번째 게이트라인들을 제외한 나머지 게이트라인들에 상기 게이트펄스를 공급하고, N+1 번째 프레임기간 동안 상기 3k+2 번째 게이트라인들을 제외한 나머지 게이트라인들에 게이트펄스를 공급하며, N+2 번째 프레임기간 동안 상기 3k+3 번째 게이트라인들을 제외한 나머지 게이트라인들에 게이트펄스를 공급하는 게이트 구동회로를 포함한다.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY}

본 발명은 액정표시장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 음극선관을 빠르게 대체하고 있다.

액정표시장치는 그 구동 방법과 제조 공정의 발달에 힘입어 제조 원가와 화질이 크게 향상되고 있다. 최근에는 일반적인 픽셀 배치가 적용된 액정표시장치에 비하여, 액정표시장치의 픽셀 배치를 도 1과 같은 픽셀 배치로 적용하여 소스 드라이브 IC(Integrated Circuit)의 개수를 1/3로 줄인 TRD(Triple rate driving) 기술이 제안된 바 있다.

도 1을 참조하면, TRD 액정표시장치의 1 픽셀은 컬럼 방향(y축 방향)을 따라 나란하게 배치되는 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(G)을 포함한다. 픽셀들의 적색 서브픽셀(R)은 3i(i는 양의 정수)+1 번째 라인(LINE#1, LINE#4)에서 라인 방향(x축 방향)을 따라 나란하게 배치된다. 픽셀들의 녹색 서브픽셀(G)은 3i+2 번째 라인(LINE#2, LINE#5)에서 라인 방향을 따라 나란하게 배치된다. 그리고 픽셀들의 청색 서브픽셀(B)은 3i+3 번째 라인(LINE#3, LINE#6)에서 라인 방향을 따라 나란하게 배치된다.

도 1과 같은 기존 TRD 액정표시장치에서 서브픽셀의 라인 방향 길이는 컬럼 방향 길이보다 길다. 따라서, 서브픽셀은 라인 방향으로 긴 구조를 갖는다. 이렇게 라인 방향으로 긴 서브픽셀 구조로 인하여, 기존 TRD 액정표시장치에 작은 텍스트를 표시하면 그 텍스트의 문자 가독성(Legibility)이 낮아지는 문제가 있다.

도 2는 도 1과 같은 TRD 액정표시장치에 클리어 타입(Clear type)을 적용하여 "A"와 "Sub-pixel"을 표시한 실험 결과를 나타낸다. 클리어타입(Clear type)은 마이크로소프트 윈도의 글꼴 렌더링 기술로서, 문자열의 모양을 컴퓨터 디스플레이 화면의 특정한 방식으로 개선해 준다.

도 2에서 확인할 수 있는 바와 같이, 라인 방향으로 긴 서브픽셀들의 구조로 인하여 기존 TRD 액정표시장치는 클리어 타입에서 가독성이 나빠지고 컬럼 방향으로 긴 서브픽셀들을 가지는 일반적인 픽셀 구조의 액정표시장치에 비하여 클리어 타입의 문자 가독성이 30% 이상 떨어진다. 그 결과, 낮은 문자 가독성으로 인하여 기존 TRD 액정표시장치는 상용 제품으로 적용되지 않고 있다. 또한, 기존 TRD 액정표시장치는 소비전력이 비교적 높다.

본 발명은 액정표시패널의 데이터라인 구동에 필요한 소스 드라이브 IC의 개수를 줄이고 문자 가독성을 높이고 소비전력을 낮출 수 있는 액정표시장치를 제공한다.

본 발명의 액정표시장치는 컬럼 방향을 따라 형성된 데이터라인들, 상기 컬럼 방향과 직교하는 라인 방향을 따라 형성되는 게이트라인들, 상기 데이터라인들과 상기 게이트라인들에 의해 정의된 매트릭스 형태로 배치된 다수의 픽셀들을 포함하는 액정표시패널, 입력 영상을 분석하여 상기 입력 영상이 정지영상인가를 판단하는 영상 분석부, 상기 입력 영상의 디지털 비디오 데이터를 데이터전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로, 및 상기 입력영상이 정지영상일 때 N(N은 자연수) 번째 프레임기간 동안 3k(k는 양의 정수)+1 번째 게이트라인들을 제외한 나머지 게이트라인들에 상기 게이트펄스를 공급하고, N+1 번째 프레임기간 동안 상기 3k+2 번째 게이트라인들을 제외한 나머지 게이트라인들에 게이트펄스를 공급하며, N+2 번째 프레임기간 동안 상기 3k+3 번째 게이트라인들을 제외한 나머지 게이트라인들에 게이트펄스를 공급하는 게이트 구동회로를 포함한다.
1 픽셀 내의 서브픽셀들은 하나의 데이터라인을 공유하여 하나의 데이터라인을 통해 시분할 공급되는 데이터전압을 연속 충전한다.
상기 서브픽셀들 각각의 컬럼 방향 길이가 상기 서브픽셀들 각각의 라인 방향 길이보다 길다.

삭제

삭제

삭제

본 발명은 픽셀 내의 서브픽셀들이 하나의 데이터라인을 공유한다. 서브픽셀들은 컬럼 방향 길이가 라인 방향 길이보다 길게 제작되고, 하나의 데이터라인을 통해 시분할 공급되는 데이터전압들을 충전한다. 또한, 본 발명은 입력 영상이 정지영상이면 수평 인터레이스 모드로 게이트 구동회로의 출력을 제어하여 픽셀들의 구동 주파수를 2/3로 줄인다. 그 결과, 본 발명은 액정표시패널의 데이터라인 구동에 필요한 소스 드라이브 IC의 개수를 줄이고 문자 가독성을 높일 수 있을 뿐 아니라, 정지영상에서 표시품질 저하를 줄이면서 소스 드라이브 IC의 소비전력을 줄일 수 있다.

도 1은 기존 TRD 액정표시장치의 픽셀 어레이 일부를 보여 주는 도면이다.
도 2는 도 1과 같은 픽셀들에 클리어 타입으로 문자를 표시한 실험 결과를 보여 주는 도면이다.
도 3은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.
도 4는 도 3에 도시된 액정표시패널의 따른 픽셀 어레이 일부를 보여 주는 등가 회로도이다.
도 5는 도 4에 도시된 픽셀 어레이를 갖는 액정표시장치에 클리어 타입으로 문자를 표시한 실험 결과를 보여 주는 도면이다.
도 6은 프로그레시브 모드에서 액정표시패널의 도트 인버젼 극성을 보여 주는 도면이다.
도 7은 도 6과 같은 도트 인버젼을 구동하기 위한 데이터전압 및 게이트펄스 를 보여 주는 파형도이다.
도 8a 내지 도 8c는 수평 인터레이스 모드에서 연속되는 3 프레임기간 동안 액정표시패널의 도트 인버젼 극성을 보여 주는 도면들이다.
도 9a는 도 8a와 같은 도트 인버젼을 구동하기 위한 데이터전압 및 게이트펄스 를 보여 주는 파형도이다.
도 9b는 도 8b와 같은 도트 인버젼을 구동하기 위한 데이터전압 및 게이트펄스 를 보여 주는 파형도이다.
도 9c는 도 8c와 같은 도트 인버젼을 구동하기 위한 데이터전압 및 게이트펄스 를 보여 주는 파형도이다.
도 10은 16 프레임 기간 동안 도 8a 내지 도 8b에 도시된 3i+1 번째 컬럼에 존재하는 특정 서브픽셀의 구동 상태를 보여 주는 도면이다.
도 11은 본 발명의 실시예에 따른 액정표시장치의 구동방법을 단계적으로 보여 주는 흐름도이다.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.

도 3을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(100), 영상 분석부(110), 타이밍 콘트롤러(101), 데이터 구동회로(102), 게이트 구동회로(103) 등을 포함한다.

액정표시패널(100)은 두 장의 유리기판 사이에 액정층이 형성된다. 액정표시패널(100)은 데이터라인들(105)과 게이트라인들(106)의 교차 구조에 의해 매트릭스 형태로 배치된 픽셀들을 포함한다. 액정표시패널(100)의 픽셀 배치는 도 4와 같은 형태로 구현될 수 있다.

액정표시패널(100)의 TFT 어레이 기판에는 데이터라인들(105), 데이터라인들(105)과 교차되는 게이트라인들(106), 데이터라인들(105)과 게이트라인들(106)의 교차부에 형성된 TFT, TFT에 접속된 액정셀(Clc)의 픽셀전극(1), 픽셀전극(1)에 접속된 스토리지 커패시터(Cst) 등이 형성된다. 데이터라인들(105)은 컬럼 방향(y축 방향)을 따라 형성되고, 게이트라인들(106)은 컬럼 방향과 직교하는 라인 방향(x축 방향)을 따라 형성된다.

액정셀들(Clc)은 TFT에 접속되어 픽셀전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 공통전극(2)에는 공통전압(Vcom)이 공급된다. 공통전극(2)은 TFT 어레이 기판 및/또는 컬러필터 어레이 기판에 형성될 수 있다. 액정표시패널(100)의 컬러필터 어레이 기판에는 블랙매트릭스, 컬러필터 등이 형성된다. 액정표시패널(100)의 TFT 어레이 기판과 컬러필터 어레이 기판 각각에는 편광판이 부착된다. TFT 어레이 기판과 컬러필터 어레이 기판 각각에서 액정층과 접하는 면에는 액정분자들의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

액정표시패널(100)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식으로 구현되거나 IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식으로 구현될 수 있다. 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 백라이트 유닛이 필요하다. 백라이트 유닛은 직하형(direct type) 백라이트 유닛 또는, 에지형(edge type) 백라이트 유닛으로 구현될 수 있다.

영상 분석부(110)는 호스트 시스템(104)으로부터 입력되는 영상의 디지털 비디오 데이터를 분석하여 현재 입력되는 영상이 정지영상인지 아니면 동영상인지를 판단한다. 영상 분석 알고리즘은 움직임 벡터를 검출하여 그 움직임 벡터에 기초하여 동영상과 정지영상을 판단하거나 프레임간 데이터 비교를 통해 동영상과 정지영상을 판단하는 공지의 동영상/정지영상 판단 알고리즘을 이용한다. 영상 분석부(110)는 호스트 시스템(104) 또는 타이밍 콘트롤러(101)에 내장될 수 있다.

타이밍 콘트롤러(101)는 호스트 시스템(104)으로부터 입력된 입력 영상의 디지털 비디오 데이터(RGB)를 데이터 구동회로(102)에 공급한다. 타이밍 콘트롤러(101)는 호스트 시스템(104)으로부터 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(102)와 게이트 구동회로(103)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 게이트 구동회로(103)의 동작 타임을 제어하기 위한 게이트 타이밍 제어신호, 데이터 구동회로(102)의 동작 타이밍과 데이터전압의 극성을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.

게이트 타이밍 제어신호는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등을 포함한다. 게이트 스타트 펄스(GSP)는 첫 번째 게이트펄스를 발생화는 게이트 드라이브 IC에 인가되어 첫 번째 게이트펄스가 발생되도록 그 게이트 드라이브 IC를 제어한다. 게이트 쉬프트 클럭(GSC)은 게이트 드라이브 IC들에 공통으로 입력되는 클럭신호로써 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 드라이브 IC들의 출력을 제어한다.

데이터 타이밍 제어신호는 소스 스타트 펄스(SSP), 소스 샘플링 클럭(SSC), 극성제어신호(POL), 및 소스 출력 인에이블신호(SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동회로(102)의 데이터 샘플링 시작 타이밍을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 소스 드라이브 IC들 각각에서 데이터의 샘플링 타이밍을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로(102)의 출력 타이밍을 제어한다. 극성제어신호(POL)는 데이터 구동회로(102)로부터 출력되는 데이터전압의 극성 반전 타이밍을 지시한다.

타이밍 콘트롤러(101)는 영상 분석부(110)로부터 입력되는 정지영상/동영상 판단결과를 입력받아 입력 영상이 정지영상이면 게이트 타이밍 제어신호(GSP, GSC, GOE)를 수평 인터레이스(Horizontal interlace) 모드로 발생한다. 그리고 타이밍 콘트롤러(101)는 입력 영상이 동영상이면 게이트 타이밍 제어신호(GSP, GSC, GOE)를 프로그레시브(progressive) 모드로 발생한다.

프로그레시브 모드의 게이트 타이밍 제어신호들은 기존 노멀(normal) 구동 상태의 게이트 타이밍 제어신호들과 같은 방법으로 생성된다.

수평 인터레이스 모드의 게이트 타이밍 제어신호들은 3k(k는 양의 정수)+1 번째 게이트라인들에 공급되는 게이트펄스, 3k+2 번째 게이트라인들에 공급되는 게이트펄스, 3k+3 번째 게이트라인들에 공급되는 게이트펄스를 선택적으로 차단된다. 이를 위하여, 게이트 구동회로(103)는 3k+1 번째 게이트라인들에 출력을 순차적으로 공급하는 제1 시프트 레지스터, 3k+2 번째 게이트라인들에 출력을 순차적으로 공급하는 제2 시프트 레지스터, 및 3k+3 번째 게이트라인들에 출력을 순차적으로 공급하는 제3 시프트 레지스터를 포함할 수 있다. 타이밍 콘트롤러(101)는 수평 인터페레이스 모드에서 게이트 구동회로(103)의 제1 내지 제3 시프트 레지스터의 출력을 독립적으로 제어할 수 있도록 시프트 레지스터들 각각에 인가되는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블신호(GOE) 중 적어도 어느 하나를 게이트 구동회로(103)의 쉬프트 레지스터들에 독립적으로 인가할 수 있다.

호스트 시스템(104)은 비디오 소스 예를 들면, 셋톱박스(Set-top Box), DVD 플레이어(Player), 블루레이 플레이어(Blue-ray Player), 개인용 컴퓨터(PC), 홈 시어터 시스템(Home theater Syteme)에 접속된다. 또한, 호스트 시스템(104)는 스케일러(scaler)를 포함한 시스템 온 칩(System on Chip, 이하 "SoC"라 함)을 포함하여 외부 비디오 소스 기기로부터의 그래픽 데이터를 액정표시패널(100)에 표시하기에 적합한 포맷으로 변환한다. 호스트 시스템(104)은 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 비디오 소스로부터의 영상 데이터와 타이밍신호들(Vsync, Hsync, DE, CLK)을 타이밍 콘트롤러(101)와 영상 분석부(110)에 공급한다.

데이터 구동회로(102)는 다수의 소스 드라이브 IC들을 포함한다. 데이터 구동회로(102)는 데이터 타이밍 제어신호에 응답하여 타이밍 콘트롤러(101)로부터 입력되는 디지털 비디오 데이터(RGB)를 래치한다. 그리고 데이터 구동회로(102)는 극성제어신호(POL)에 응답하여 디지털 비디오 데이터(RGB)를 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 데이터전압을 생성한다. 데이터 구동회로(102)로부터 출력된 정극성/부극성 데이터전압은 데이터라인들(105)에 공급된다. 데이터 구동회로(102)의 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정으로 액정표시패널(100)의 데이터라인들(105)에 접속될 수 있다.

게이트 구동회로(103)는 레벨 시프터(level shifter)와 시프트 레지스터(shifte register)를 이용하게 게이트 타이밍 제어신호들에 응답하게 데이터 전압과 동기되는 게이트펄스를 출력한다. 게이트 구동회로(103)는 수평 인터레이스 모드의 게이트 타이밍 제어신호들에 응답하여 데이터전압과 동기되는 게이트펄스를 게이트라인들(106)에 비순차적으로 공급한다. 게이트 구동회로(103)는 프로그레시브 모드의 게이트 타이밍 제어신호들에 응답하여 데이터전압과 동기되는 게이트펄스를 게이트라인들(106)에 순차적으로 공급한다. 게이트 구동회로(103)는 GIP(Gate In Panel) 방식으로 액정표시패널(100)의 TFT 어레이 기판 상에 직접 형성되거나 TAB 방식으로 액정표시패널(100)의 게이트라인들(106)에 접속될 수 있다.

수평 인터레이스 모드의 게이트 타이밍 제어신호들이 발생되면, 게이트 구동회로(103)는 N(N은 자연수) 번째 프레임기간 동안 3k+1 번째 게이트라인들을 제외한 나머지 게이트라인들에 게이트펄스를 순차적으로 인가하고 3k+1 번째 게이트라인들에 게이트펄스를 공급하지 않는다. 게이트 구동회로(103)는 수평 인터레이스 모드의 게이트 타이밍 제어신호들에 응답하여 N+1 번째 프레임기간 동안 3k+2 번째 게이트라인들을 제외한 나머지 게이트라인들에 게이트펄스를 순차적으로 인가하고 3k+2 번째 게이트라인들에 게이트펄스를 공급하지 않는다. 또한, 게이트 구동회로(103)는 수평 인터레이스 모드의 게이트 타이밍 제어신호들에 응답하여 N+2 번째 프레임기간 동안 3k+3 번째 게이트라인들을 제외한 나머지 게이트라인들에 게이트펄스를 순차적으로 인가하고 3k+3 번째 게이트라인들에 게이트펄스를 공급하지 않는다.

도 4는 도 3에 도시된 액정표시패널(100)의 픽셀 어레이의 일부를 보여 주는 등가 회로도이다. 도 4에서 D1~D3는 데이터라인들이고, G1~G9는 게이트라인들이다.

도 4를 참조하면, 1 픽셀은 라인 방향(x축 방향)을 따라 나란하게 배치되는 적색 서브픽셀(R), 녹색 서브픽셀(G) 및 청색 서브픽셀(G)을 포함한다. 픽셀들의 적색 서브픽셀(R)은 3i+1 번째 컬럼에서 컬럼 방향(y축 방향)을 따라 나란하게 배치된다. 픽셀들의 녹색 서브픽셀(G)은 3i+2 번째 컬럼에서 컬럼 방향을 따라 나란하게 배치된다. 그리고 픽셀들의 청색 서브픽셀(B)은 3i+3 번째 컬럼에서 컬럼 방향을 따라 나란하게 배치된다.

도 4의 픽셀 어레이에서 1 픽셀의 서브픽셀들(RGB)은 동일한 데이터라인을 공유하여 그 데이터라인을 통해 시분할 방식으로 공급되는 데이터전압을 연속으로 충전한다. 그 결과, 본 발명의 액정표시장치는 서브픽셀들 각각이 독립적인 데이터라인과 연결되는 일반적인 액정표시장치에 비하여 데이터라인들(105)과 소스 드라이브 IC들의 개수를 1/3로 줄일 수 있다.

제1 데이터라인(D1)으로부터의 데이터전압들을 시분할 충전하는 제1 픽셀(pix1)의 서브픽셀들과 데이터라인의 연결 관계를 예로 들어 도 4의 픽셀 어레이 구조를 구체적으로 설명하면 다음과 같다.

적색 서브픽셀(R)의 픽셀전극과 TFT를 각각 제1 픽셀전극(P1)과 제1 TFT(T1)로 정의한다. 그리고, 녹색 서브픽셀(G)의 픽셀전극과 TFT를 각각 제2 픽셀전극(P2)과 제2 TFT(T2)로 정의하고, 청색 서브픽셀(B)의 픽셀전극과 TFT를 각각 제3 픽셀전극(P3)과 제3 TFT(T3)로 정의한다. 제1 픽셀의 서브픽셀들을 시분할 구동하기 위하여, 제1 내지 제3 게이트라인들(G1~G3)에 게이트펄스가 순차적으로 인가된다.

제1 TFT(T1)는 제1 게이트라인(G1)으로부터의 제1 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 적색 데이터전압을 제1 픽셀전극(P1)에 공급한다. 제1 TFT(T1)의 게이트전극은 제1 게이트라인(G1)에 접속되고, 드레인전극은 제1 데이터라인(D1)에 접속된다. 제1 TFT(T1)의 소스전극은 제1 픽셀전극(P1)에 접속된다. 제2 TFT(T2)는 제2 게이트라인(G2)로부터의 제2 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제2 픽셀전극(P2)에 공급한다. 제2 TFT(T2)의 게이트전극은 제2 게이트라인(G2)에 접속되고, 드레인전극은 제1 데이터라인(D1)에 접속된다. 제2 TFT(T2)의 소스전극은 제2 픽셀전극(P2)에 접속된다. 제3 TFT(T3)는 제3 게이트라인(G3)로부터의 제3 게이트펄스에 응답하여 제1 데이터라인(D1)으로부터의 데이터전압을 제3 픽셀전극(P3)에 공급한다. 제3 TFT(T3)의 게이트전극은 제3 게이트라인(G3)에 접속되고, 드레인전극은 제1 데이터라인(D1)에 접속된다. 제3 TFT(T3)의 소스전극은 제3 픽셀전극(P3)에 접속된다.

도 4에서 제1 게이트라인(G1)은 픽셀들 위에 배치되고 제2 및 제3 게이트라인들(G2, G3)은 픽셀들 아래에 배치되나, 이에 한정되지 않는다. 예를 들어, 제1 게이트라인(G1)은 제2 및 제3 게이트라인들(G2, G3)과 함께 픽셀들의 아래에 형성될 수 있다.

도 4와 같은 픽셀 어레이에서 서브픽셀의 컬럼 방향 길이는 라인 방향 길이보다 길다. 따라서, 서브픽셀은 컬럼 방향으로 긴 구조를 갖는다. 이렇게 라인 방향으로 긴 서브픽셀 구조로 인하여, 도 4와 같은 픽셀 어레이에서 작은 텍스트를 표시하면 그 텍스트의 문자 가독성이 도 5에서 알 수 있듯이 도 1의 픽셀 어레이보다 현저히 높아진다.

액정표시장치는 액정의 열화와 잔상을 줄이기 위하여 데이터전압의 극성을 N(N은 자연수) 도트 인버젼 방식으로 구동되고 있다.

도 6은 프로그레시브 모드에서 액정표시패널의 도트 인버젼 극성을 보여 주는 도면이다. 도 7은 도 6과 같은 도트 인버젼을 구동하기 위한 데이터전압 및 게이트펄스 를 보여 주는 파형도이다.

도 6 및 도 7을 참조하면, 극성제어신호(POL)는 1 수평기간 주기로 반전된다. 1 수평기간은 액정표시패널(100)에서 1 표시라인의 픽셀들에 데이터가 기입되는 1 라인 스캐닝 시간을 의미한다. 극성제어신호(POL)는 매 프레임기간마다 픽셀에 충전된 데이터전압의 극성을 반전시키기 위하여 매 프레임마다 위상이 반전된다. 소스 드라이브 IC들은 극성제어신호(POL)에 응답하여 데이터라인들(D1~D3)에 공급되는 데이터전압의 극성을 반전시킨다. 데이터전압 각각은 대략 1/3 수평기간 동안 데이터라인들에 공급된다.

게이트 구동회로(103)는 비교적 부족한 픽셀 충전시간을 보상하기 위하여 대략 1 수평기간의 펄스폭을 갖는 게이트펄스들을 게이트라인들(G1~G9)에 순차 공급한다. n(n은 자연수) 번째 게이트펄스는 n-1 번째 게이트펄스와 대략 2/3 펄스폭 만큼 중첩되고, n+1 번째 게이트펄스와 대략 2/3 펄스폭 만큼 중첩된다.

픽셀들은 두 개의 데이터전압을 프리차징한 후에 표시하고자 하는 데이터전압을 충전하고 1 프레임기간 동안 유지한다. 예를 들어, 도 6에서 제1 픽셀(pix1)의 청색 서브픽셀(B)은 정극성 데이터전압으로 발생되는 적색 및 녹색 데이터전압(R+, G+)을 프리차징한 후에 표시하고자 하는 정극성 데이터전압의 청색 데이터전압(B+)을 충전하고 그 청색 데이터전압(B+)을 대략 1 프레임기간 동안 유지한다.

도 6에서 기수 데이터라인들(D1, D3)과 우수 데이터라인(D2)에 동시에 공급되는 데이터전압들의 극성은 서로 다르다. 기수 데이터라인들(D1, D3)과 우수 데이터라인(D2)에 동시에 공급되는 데이터전압들의 극성은 1 수평기간마다 반전된다. 따라서, 제1 픽셀의 서브픽셀들에 충전되는 데이터전압들은 정극성 데이터전압들이고, 동일 표시라인에서 제1 픽셀과 이웃하는 제2 픽셀의 서브픽셀들에 충전되는 데이터전압들은 부극성 데이터전압이다. 그 결과, 도 6의 픽셀 어레이는 수평 3 도트 및 수직 1 도트 인버젼으로 동작한다.

소스 드라이브 IC의 전류는 정극성 데이터전압으로부터 부극성 데이터전압으로 트랜지션(transition)될 때, 그리고 그 반대로 부극성 데이터전압으로부터 정극성 데이터전압으로 트랜지션될 때 커진다. 따라서, 소스 드라이브 IC의 소비전력은 극성이 다른 전압들 간의 트랜지션 횟수가 많을수록 커진다. 본 발명은 도 7과 같이 3 개의 데이터전압이 연속으로 같은 극성의 데이터전압으로 발생되기 때문에 기존 액정표시장치에 비하여 소비전력을 대략 1/3 이하로 낮출 수 있다.

도 8a 내지 도 8c는 수평 인터레이스 모드에서 연속되는 3 프레임기간 동안 액정표시패널의 도트 인버젼 극성을 보여 주는 도면들이다. 도 8a 내지 도 8c에서 D1 및 D2는 데이터라인들이고, G1~G6은 게이트라인들이다. 도 9a는 도 8a와 같은 도트 인버젼을 구동하기 위한 데이터전압 및 게이트펄스 를 보여 주는 파형도이다. 도 9b는 도 8b와 같은 도트 인버젼을 구동하기 위한 데이터전압 및 게이트펄스 를 보여 주는 파형도이다. 도 9c는 도 8c와 같은 도트 인버젼을 구동하기 위한 데이터전압 및 게이트펄스 를 보여 주는 파형도이다.

데이터 타이밍 제어신호와 소스 드라이브 IC로부터 출력되는 데이터전압들은 프로그레시브 모드와 수평 인터레이스 모드에서 실질적으로 동일하다.

수평 인터레이스 모드에서, 게이트 구동회로(103)는 수평 인터레이스 모드의 게이트 타이밍 제어신호에 응답하여 N 번째 프레임기간 동안, 도 8a 및 도 9a와 같이 3k+1 번째 게이트라인들에 게이트펄스를 공급하지 않고 3k+2 및 3k+3 번째 게이트라인들에 게이트펄스를 순차적으로 공급한다. 그 결과, 수평 인터레이스 모드의 N 번째 프레임기간 동안, 픽셀 어레이의 3i+1 번째 컬럼들의 서브픽셀들에서 TFT가 턴-오프(turn-off)되어 그 서브픽셀들이 구동하지 않는다. 따라서, 수평 인터레이스 모드의 N 번째 프레임기간 동안 3i+2 및 3i+3 번째 컬럼들의 서브픽셀들은 구동하여 데이터전압들을 충전하는데 비하여, 3i+1 번째 컬럼들의 서브픽셀들은 구동되지 않는다.

게이트 구동회로(103)는 수평 인터레이스 모드의 게이트 타이밍 제어신호에 응답하여 N+1 번째 프레임기간 동안, 도 8b 및 도 9b와 같이 3k+2 번째 게이트라인들에 게이트펄스를 공급하지 않고 3k+1 및 3k+3 번째 게이트라인들에 게이트펄스를 순차적으로 공급한다. 그 결과, 수평 인터레이스 모드의 N+1 번째 프레임기간 동안, 픽셀 어레이의 3i+2 번째 컬럼들의 서브픽셀들에서 TFT가 턴-오프되어 그 서브픽셀들이 구동하지 않는다. 따라서, 수평 인터레이스 모드의 N+1 번째 프레임기간 동안 3i+1 및 3i+3 번째 컬럼들의 서브픽셀들은 구동하여 데이터전압들을 충전하는데 비하여, 3i+2 번째 컬럼들의 서브픽셀들은 구동되지 않는다.

게이트 구동회로(103)는 수평 인터레이스 모드의 게이트 타이밍 제어신호에 응답하여 N+2 번째 프레임기간 동안, 도 8c 및 도 9c와 같이 3k+3 번째 게이트라인들에 게이트펄스를 공급하지 않고 3k+1 및 3k+2 번째 게이트라인들에 게이트펄스를 순차적으로 공급한다. 그 결과, 수평 인터레이스 모드의 N+1 번째 프레임기간 동안, 픽셀 어레이의 3i+3 번째 컬럼들의 서브픽셀들에서 TFT가 턴-오프되어 그 서브픽셀들이 구동하지 않는다. 따라서, 수평 인터레이스 모드의 N+1 번째 프레임기간 동안 3i+1 및 3i+2 번째 컬럼들의 서브픽셀들은 구동하여 데이터전압들을 충전하는데 비하여, 3i+3 번째 컬럼들의 서브픽셀들은 구동되지 않는다.

도 10은 16 프레임 기간 동안, 액정표시패널에서 3i+1 번째 컬럼에 존재하는 특정 서브픽셀의 구동 상태를 보여 주는 도면이다. 도 10에서 빗금친 박스는 특정 픽셀이 구동되지 않는 프레임기간을 의미하며, +/-가 표시된 박스는 특정 픽셀이 구동되어 정극성/부극성 데이터전압이 그 특정픽셀에 충전되는 프레임기간들을 의미한다. 본 발명은 정지영상이 입력될 때 수평 인터레이스 모드로 동작 모드를 전환함으로써 도 8 내지 도 10에서 알 수 있는 바와 같이 60Hz 프레임 주파수에서 서브픽셀들 각각을 40Hz의 낮은 주파수로 구동하여 소스 드라이브 IC들의 소비전력을 낮출 수 있다.

도 11은 본 발명의 실시예에 따른 액정표시장치의 구동방법을 단계적으로 보여 주는 흐름도이다.

도 11을 참조하면, 본 발명은 입력 영상을 분석하여 그 입력 영상이 정지영상인지 아니면 동영상인지를 판단한다.(S1) 입력 영상이 정지영상이면 전술한 수평 인터레이스 모드로 액정표시패널(100)을 스캐닝하여 정지영상에서 액정표시장치의 소비전력을 줄인다.(S2 및 S3) 반면에, 입력 영상이 동영상이면 전술한 프로그레시브 모드로 액정표시패널(100)을 스캐닝하여 액정표시장치에서 재현된 동영상의 휘도와 표시품질을 높인다.(S2 및 S4)

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

100 : 액정표시패널 101 : 타이밍 콘트롤러
102 : 데이터 구동회로 104 : 게이트 구동회로
110 : 영상 분석부

Claims (5)

1. 컬럼 방향을 따라 형성된 데이터라인들, 상기 컬럼 방향과 직교하는 라인 방향을 따라 형성되는 게이트라인들, 상기 데이터라인들과 상기 게이트라인들에 의해 정의된 매트릭스 형태로 배치된 다수의 픽셀들을 포함하는 액정표시패널;
   입력 영상을 분석하여 상기 입력 영상이 정지영상인가를 판단하는 영상 분석부;
   상기 입력 영상의 디지털 비디오 데이터를 데이터전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동회로; 및
   상기 입력영상이 정지영상일 때 N(N은 자연수) 번째 프레임기간 동안 3k(k는 양의 정수)+1 번째 게이트라인들을 제외한 나머지 게이트라인들에 게이트펄스를 공급하고, N+1 번째 프레임기간 동안 3k+2 번째 게이트라인들을 제외한 나머지 게이트라인들에 게이트펄스를 공급하며, N+2 번째 프레임기간 동안 3k+3 번째 게이트라인들을 제외한 나머지 게이트라인들에 게이트펄스를 공급하는 게이트 구동회로를 포함하고,
   1 픽셀 내의 서브픽셀들은 하나의 데이터라인을 공유하여 하나의 데이터라인을 통해 시분할 공급되는 데이터전압을 연속 충전하고,
   상기 서브픽셀들 각각의 컬럼 방향 길이가 상기 서브픽셀들 각각의 라인 방향 길이보다 긴 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,
   상기 1 픽셀 내의 서브픽셀들은 상기 라인 방향을 따라 나란하게 배치되고,
   동일한 색의 서브픽셀들은 상기 컬럼 방향을 따라 나란하게 배치되는 것을 특징으로 하는 액정표시장치.
   
3. 제 1 항에 있어서,
   상기 픽셀들은 제1 데이터라인을 통해 시분할 공급되는 제1 내지 제3 데이터전압들을 충전하는 제1 픽셀을 포함하고,
   상기 제1 픽셀은,
   3k+1 번째 게이트라인으로부터의 제1 게이트펄스에 응답하여 상기 제1 데이터라인으로부터의 제1 데이터전압을 상기 액정표시패널의 3i(i는 양의 정수)+1 번째 컬럼에 배치된 제1 픽셀전극에 공급하는 제1 TFT;
   3k+2 번째 게이트라인으로부터의 제2 게이트펄스에 응답하여 상기 제1 데이터라인으로부터의 제2 데이터전압을 상기 액정표시패널의 3i+2 번째 컬럼에 배치된 제2 픽셀전극에 공급하는 제2 TFT; 및
   3k+3 번째 게이트라인으로부터의 제3 게이트펄스에 응답하여 상기 제1 데이터라인으로부터의 제3 데이터전압을 상기 액정표시패널의 3i+3 번째 컬럼에 배치된 제3 픽셀전극에 공급하는 제3 TFT를 포함하는 것을 특징으로 하는 액정표시장치.
4. 제 3 항에 있어서,
   상기 입력 영상의 디지털 비디오 데이터를 상기 데이터 구동회로에 공급하고 상기 데이터 구동회로와 상기 게이트 구동회로의 동작 타이밍을 제어하는 타이밍 콘트롤러를 더 포함하고,
   상기 타이밍 콘트롤러는,
   상기 영상 분석부로부터의 영상 판단 결과에 응답하여 상기 입력 영상이 정지 영상일 때 매 프레임기간마다 상기 게이트 구동회로를 수평 인터레이스 모드로 제어하고,
   상기 영상 분석부로부터의 영상 판단 결과에 응답하여 상기 입력 영상이 동영상일 때 매 프레임기간마다 상기 게이트 구동회로를 프로그레시브 모드로 제어하는 것을 특징으로 하는 액정표시장치.
   
5. 삭제

Images